JP2010145581A - 表示装置、表示装置の駆動方法および電子機器 - Google Patents

Abstract

【課題】閾値補正準備期間での共通電源供給線の電位の揺れを抑え、当該電位の揺れに起因する画質不良の発生を抑制する。
【解決手段】電源供給線の電位ＤＳの高電位Ｖｃｃから低電位Ｖｓｓへの遷移、即ち立ち下がりの過渡応答（トランジェント）を、低電位Ｖｓｓから高電位Ｖｃｃへの遷移、即ち立ち上がりの過渡応答よりも遅くする。これにより、閾値補正準備期間での共通電源供給線の電位（有機ＥＬ素子のカソード電位Ｖｃａｔｈ）の揺れを抑える。
【選択図】図４

Description

本発明は、表示装置、表示装置の駆動方法および電子機器に関し、特に電気光学素子を含む画素が行列状（マトリクス状）に２次元配置された平面型（フラットパネル型）の表示装置、当該表示装置の駆動方法および当該表示装置を有する電子機器に関する。

近年、画像表示を行う表示装置の分野では、発光素子を含む画素（以下、「画素回路」と記述する場合もある）が行列状に２次元配置されてなる平面型の表示装置が急速に普及している。平面型の表示装置の一つとして、デバイスに流れる電流値に応じて発光輝度が変化するいわゆる電流駆動型の電気光学素子を画素の発光素子として用いた表示装置がある。電流駆動型の電気光学素子としては、有機薄膜に電界をかけると発光する現象を利用した有機ＥＬ(Electro Luminescence)素子が知られている。

この有機ＥＬ素子を画素の発光素子として用いた有機ＥＬ表示装置は次のような特長を持っている。すなわち、有機ＥＬ素子は、１０Ｖ以下の印加電圧で駆動できるために低消費電力である。有機ＥＬ素子は、自発光素子であるために、画素ごとに液晶にて光源からの光強度を制御することによって画像を表示する液晶表示装置に比べて、画像の視認性が高く、しかもバックライト等の光源を必要としないために軽量化および薄型化が容易である。さらに、有機ＥＬ素子の応答速度が数μｓｅｃ程度と非常に高速であるために動画表示時の残像が発生しない。

有機ＥＬ表示装置では、液晶表示装置と同様に、その駆動方式として単純（パッシブ）マトリクス方式とアクティブマトリクス方式とを採ることができる。ただし、単純マトリクス方式の表示装置は、構造が簡単であるものの、電気光学素子の発光期間が走査線（即ち、画素数）の増加によって減少するために、大型でかつ高精細な表示装置の実現が難しいなどの問題がある。

そのため、近年、電気光学素子に流れる電流を、当該電気光学素子と同じ画素内に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタによって制御するアクティブマトリクス方式の表示装置の開発が盛んに行われている。絶縁ゲート型電界効果トランジスタとしては、一般には、ＴＦＴ(Thin Film Transistor;薄膜トランジスタ)が用いられる。アクティブマトリクス方式の表示装置は、電気光学素子が１フレームの期間に亘って発光を持続するために、大型でかつ高精細な表示装置の実現が容易である。

ところで、一般的に、有機ＥＬ素子のＩ（電流）−Ｖ（電圧）特性は、時間が経過すると劣化（いわゆる、経時劣化）することが知られている。有機ＥＬ素子を電流駆動するトランジスタ（以下、「駆動トランジスタ」と記述する）として特にＮチャネル型のＴＦＴを用いた画素回路では、有機ＥＬ素子のＩ−Ｖ特性が経時劣化すると、駆動トランジスタのゲート−ソース間電圧Ｖｇｓが変化する。その結果、有機ＥＬ素子の発光輝度が変化する。これは、有機ＥＬ素子が駆動トランジスタのソース電極側に接続されることに起因する。

このことについてより具体的に説明する。駆動トランジスタのソース電圧は、駆動トランジスタと有機ＥＬ素子の動作点で決まる。そして、有機ＥＬ素子のＩ−Ｖ特性が劣化すると、駆動トランジスタと有機ＥＬ素子の動作点が変動してしまうために、駆動トランジスタのゲート電極に同じ電圧を印加したとしても駆動トランジスタのソース電圧が変化する。これにより、駆動トランジスタのソース−ゲート間電圧Ｖｇｓが変化するために、駆動トランジスタに流れる電流値が変化する。その結果、有機ＥＬ素子に流れる電流値も変化するために、有機ＥＬ素子の発光輝度が変化することになる。

また、特にポリシリコンＴＦＴを用いた画素回路では、有機ＥＬ素子のＩ−Ｖ特性の経時劣化に加えて、駆動トランジスタのトランジスタ特性が経時的に変化したり、製造プロセスのばらつきによってトランジスタ特性が画素ごとに異なったりする。すなわち、画素個々に駆動トランジスタのトランジスタ特性にばらつきがある。トランジスタ特性としては、駆動トランジスタの閾値電圧Ｖｔｈや、駆動トランジスタのチャネルを構成する半導体薄膜の移動度μ（以下、単に「駆動トランジスタの移動度μ」と記述する）等が挙げられる。

駆動トランジスタのトランジスタ特性が画素ごとに異なると、画素ごとに駆動トランジスタに流れる電流値にばらつきが生じるために、駆動トランジスタのゲート電極に画素間で同じ電圧を印加しても、有機ＥＬ素子の発光輝度に画素間でばらつきが生じる。その結果、画面のユニフォーミティ（一様性）が損なわれる。

そこで、有機ＥＬ素子のＩ−Ｖ特性の経時劣化や、駆動トランジスタのトランジスタ特性の経時変化等の影響を受けることなく、有機ＥＬ素子の発光輝度を一定に維持するために、各種の補正（補償）機能を画素回路に持たせる技術が提案されている（例えば、特許文献１参照）。

補正機能としては、有機ＥＬ素子のＩ−Ｖ特性の変動に対する補償機能、駆動トランジスタの閾値電圧Ｖｔｈの変動に対する補正機能、駆動トランジスタの移動度μの変動に対する補正機能などが挙げられる。以下、駆動トランジスタの閾値電圧Ｖｔｈの変動に対する補正を「閾値補正」と呼び、駆動トランジスタの移動度μの変動に対する補正を「移動度補正」と呼ぶこととする。

このように、画素回路の各々に、各種の補正機能を持たせることで、有機ＥＬ素子のＩ−Ｖ特性の経時劣化や、駆動トランジスタのトランジスタ特性の経時変化の影響を受けることなく、有機ＥＬ素子の発光輝度を一定に保つことができる。その結果、有機ＥＬ表示装置の表示品質を向上できる。

また、特許文献１記載の従来技術では、駆動トランジスタのドレイン電極が接続された電源供給線の電位を、第１電位Ｖｃｃと第２電位Ｖｓｓとで適宜切り替えることで、有機ＥＬ素子の発光／非発光の制御が行なわれる。ここで、第１電位Ｖｃｃは駆動トランジスタに電流を供給する電源電位であり、第２電位Ｖｓｓは有機ＥＬ素子に逆バイアスをかける電源電位である。

特開２００７−３１０３１１号公報

ところで、上述した閾値補正処理を行う前に、その準備のための処理が行われる。この閾値補正準備の処理は、書込みトランジスタが非導通状態にあるときに、電源供給線の電位を第１電位Ｖｃｃから第２電位Ｖｓｓに切り替え、有機ＥＬ素子のアノードから駆動トランジスタを通して電源供給線へ電流を流すことによって行われる。その詳細については後述する。

この閾値補正準備の処理において、電源供給線の電位が第１電位Ｖｃｃから第２電位Ｖｓｓに切り替わったときに、駆動トランジスタを通して電流が流れることで、当該駆動トランジスタのソース電圧が変動する。すると、有機ＥＬ素子のカソード電極が全画素共通に接続された共通電源供給線の電位（有機ＥＬ素子のカソード電位）が揺れる。具体的には、共通電源供給線の電位が負側に大きく下降し、その後上昇して一定時間経過後に本来の電位に戻る。

閾値補正準備は行単位での動作であるために、当該閾値補正準備がある行の閾値補正期間に行われることになる。そのため、ある行の閾値補正処理中に共通電源供給線の電位が揺れることとなる。この共通電源供給線の電位の揺れは、有機ＥＬ素子の寄生容量Ｃｅｌによるカップリングにより、閾値補正処理中の画素行（ライン）の駆動トランジスタのソース電極に入力され、当該駆動トランジスタのソース電圧を変化させる。

具体的には、共通電源供給線の電位が負側に下降することによって、閾値補正処理中の画素行の駆動トランジスタのソース電圧が低下する。これにより、当該駆動トランジスタのソース−ゲート間電圧Ｖｇｓが大きくなる。また逆に、共通電源供給線の電位の上昇によって駆動トランジスタのソース電圧が上昇するために、当該駆動トランジスタのソース−ゲート間電圧Ｖｇｓが小さくなる。

この共通電源供給線の電位の揺れに起因する駆動トランジスタのソース−ゲート間電圧Ｖｇｓの変動については、閾値補正処理の開始付近であればその後の閾値補正処理によって補正することができる。しかし、閾値補正処理の終了付近において駆動トランジスタのソース−ゲート間電圧Ｖｇｓが変動してしまうと、本来の閾値補正処理が行われなかったことになるために、発光輝度にムラが生じ、画質不良が発生してしまう。

そこで、本発明は、閾値補正準備期間での共通電源供給線の電位の揺れを抑え、当該電位の揺れに起因する画質不良の発生を抑制することが可能な表示装置、当該表示装置の駆動方法および当該表示装置を有する電子機器を提供することを目的とする。

上記目的を達成するために、本発明は、
電気光学素子と、映像信号を書き込む書込みトランジスタと、前記書込みトランジスタによって書き込まれた前記映像信号に応じて前記電気光学素子を駆動する駆動トランジスタと、前記駆動トランジスタのゲート電極とソース電極との間に接続され、前記書込みトランジスタによって書き込まれた前記映像信号を保持する保持容量とを有する画素が行列状に配置された画素アレイ部と、
前記駆動トランジスタに電流を供給する第１電位と、前記電気光学素子に逆バイアスをかける第２電位とを選択的にとる電源電位を前記画素に供給する電源供給線とを備えた表示装置において、
前記駆動トランジスタのゲート電圧を基準電位で初期化したときの初期化電位を基準として、当該初期化電位から前記駆動トランジスタの閾値電圧を減じた電位に向けてソース電圧を変化させる閾値補正処理の準備段階において前記電源供給線の電位が前記第１電位から前記第２電位へ変化する時間を、前記閾値補正処理前において前記電源供給線の電位が前記第２電位から前記第１電位へ変化する時間よりも遅くする。

閾値補正処理の準備段階において電源供給線の電位が第１電位から第２電位へ変化する時間が、閾値補正処理前において電源供給線の電位が第２電位から第１電位へ変化する時間よりも遅いと、駆動トランジスタを通して電源供給線へ流れる電流量が小さくなる。すると、電源供給線の電位の切替え時の駆動トランジスタのソース電圧の変動が小さくなるために、電気光学素子のカソード電極が全画素共通に接続された共通電源供給線の電位の揺れが小さくなる。その結果、閾値補正処理の終了付近にある画素行（ライン）の駆動トランジスタのソース電圧に対して、電気光学素子の寄生容量を通して入力されるカップリング量が小さく抑えられるために、閾値補正処理の終了付近にある画素行において正常に閾値補正処理が行われる。

本発明によれば、閾値補正準備期間での共通電源供給線の電位の揺れを抑えることで、閾値補正処理の終了付近にある画素行において正常に閾値補正処理を行うことができるために、共通電源供給線の電位の揺れに起因する画質不良の発生を抑制できる。

以下、発明を実施するための最良の形態（以下、「実施形態」と記述する）について図面を用いて詳細に説明する。なお、説明は以下の順序で行う。

１．第１実施形態（２Ｔｒの画素構成の表示装置）
１−１．システム構成
１−２．回路動作
１−３．第１実施形態の特徴部分
２．第２実施形態（ユニットスキャン方式の表示装置）
２−１．システム構成
２−２．回路動作
２−３．第２実施形態の特徴部分
３．変形例
４．適用例（電子機器）

＜１．第１実施形態＞
［１−１．システム構成］
図１は、本発明の第１実施形態に係るアクティブマトリクス型表示装置の構成の概略を示すシステム構成図である。ここでは、一例として、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機ＥＬ素子を画素（画素回路）の発光素子として用いたアクティブマトリクス型有機ＥＬ表示装置の場合を例に挙げて説明するものとする。

図１に示すように、本実施形態に係る有機ＥＬ表示装置１０Ａは、発光素子を含む複数の画素２０と、当該画素２０が行列状に２次元配置された画素アレイ部３０と、当該画素アレイ部３０の周辺に配置された駆動部とを有する構成となっている。駆動部は、画素アレイ部３０の各画素２０を発光駆動する。

画素２０の駆動部としては、例えば、書込み走査回路４０および電源供給走査回路５０からなる走査駆動系と、信号出力回路６０からなる信号供給系とが設けられている。本適用例に係る有機ＥＬ表示装置１０Ａの場合には、画素アレイ部３０が形成された表示パネル７０上に信号出力回路６０が設けられているのに対して、走査駆動系である書込み走査回路４０および電源供給走査回路５０はそれぞれ、表示パネル（基板）７０の外部に設けられている。

ここで、有機ＥＬ表示装置１０Ａが白黒表示対応の場合は、白黒画像を形成する単位となる１つの画素が画素２０に相当する。一方、有機ＥＬ表示装置１０Ａがカラー表示対応の場合は、カラー画像を形成する単位となる１つの画素は複数の副画素（サブピクセル）から構成され、この副画素が画素２０に相当する。より具体的には、カラー表示用の表示装置では、１つの画素は、例えば、赤色（Ｒ）光を発光する副画素、緑色（Ｇ）光を発光する副画素、青色（Ｂ）光を発光する副画素の３つの副画素から構成される。

ただし、１つの画素としては、ＲＧＢの３原色の副画素の組み合わせに限られるものではない。すなわち、３原色の副画素にさらに１色あるいは複数色の副画素を加えて１つの画素を構成するようにすることも可能である。より具体的には、例えば、輝度向上のために白色（Ｗ）光を発光する副画素を加えて１つの画素を構成したり、色再現範囲を拡大するために補色光を発光する少なくとも１つの副画素を加えて１つの画素を構成したりすることも可能である。

画素アレイ部３０には、ｍ行ｎ列の画素２０の配列に対して、行方向（画素行の画素の配列方向）に沿って走査線３１−１〜３１−ｍと電源供給線３２−１〜３２−ｍとが画素行ごとに配線されている。さらに、列方向（画素列の画素の配列方向）に沿って信号線３３−１〜３３−ｎが画素列ごとに配線されている。

走査線３１−１〜３１−ｍは、書込み走査回路４０の対応する行の出力端にそれぞれ接続されている。電源供給線３２−１〜３２−ｍは、電源供給走査回路５０の対応する行の出力端にそれぞれ接続されている。信号線３３−１〜３３−ｎは、信号出力回路６０の対応する列の出力端にそれぞれ接続されている。

画素アレイ部３０は、通常、ガラス基板などの透明絶縁基板上に形成されている。これにより、有機ＥＬ表示装置１０Ａは、平面型（フラット型）のパネル構造となっている。画素アレイ部３０の各画素２０の駆動回路は、アモルファスシリコンＴＦＴまたは低温ポリシリコンＴＦＴを用いて形成することができる。低温ポリシリコンＴＦＴを用いる場合には、書込み走査回路４０および電源供給走査回路５０についても、表示パネル７０上に実装することができる。

書込み走査回路４０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフト（転送）するシフトレジスタ等によって構成されている。この書込み走査回路４０は、画素アレイ部３０の各画素２０への映像信号の書込みに際して、走査線３１−１〜３１−ｍに順次書込み走査信号ＷＳ（ＷＳ１〜ＷＳｍ）を供給することによって画素アレイ部３０の各画素２０を行単位で順番に走査する（線順次走査）。

電源供給走査回路５０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフトするシフトレジスタ等によって構成されている。この電源供給走査回路５０は、書込み走査回路４０による線順次走査に同期して、第１電源電位Ｖｃｃと当該第１電源電位Ｖｃｃよりも低い第２電源電位Ｖｓｓで切り替わる電源電位ＤＳ（ＤＳ１〜ＤＳｍ）を電源供給線３２−１〜３２−ｍに供給する。この電源電位ＤＳのＶｃｃ／Ｖｓｓの切替えにより、画素２０の発光／非発光の制御が行なわれる。

信号出力回路６０は、信号供給源（図示せず）から供給される輝度情報に応じた映像信号の信号電圧（以下、単に「信号電圧」と記述する場合もある）Ｖｓｉｇと基準電位Ｖｏｆｓのいずれか一方を適宜選択して出力する。ここで、信号出力回路６０から選択的に出力される基準電位Ｖｏｆｓは、映像信号の信号電圧Ｖｓｉｇの基準となる電位（例えば、映像信号の黒レベルに相当する電位）である。

信号出力回路６０としては、例えば、周知の時分割駆動方式の回路構成を用いることができる。時分割駆動方式は、セレクタ方式とも呼ばれ、信号供給源であるドライバ（図示せず）の１つの出力端に対して複数の信号線を単位（組）として割り当る。そして、この複数の信号線を時分割にて順次選択する一方、その選択した信号線に対してドライバの各出力端ごとに時系列で出力される映像信号を時分割で振り分けて供給することによって各信号線を駆動する方式である。

一例として、カラー表示対応の場合を例に挙げると、隣り合うＲ，Ｇ，Ｂの３つの画素列を単位とし、ドライバからは１水平期間内にＲ，Ｇ，Ｂの各映像信号が時系列で信号出力回路６０に入力するようにする。信号出力回路６０は、Ｒ，Ｇ，Ｂの３つの画素列に対応して設けられたセレクタ（選択スイッチ）によって構成され、当該セレクタが時分割にて順次オン動作を行うことで、Ｒ，Ｇ，Ｂの各映像信号を対応する信号線に対して時分割で書き込む。

ここでは、Ｒ，Ｇ，Ｂの３つの画素列（信号線）を単位としたが、これに限られるものではない。そして、この時分割駆動方式（セレクタ方式）を採用することで、時分割数をｘ（ｘは２以上の整数）とすると、ドライバの出力数および当該ドライバと信号出力回路６０、ひいては表示パネル７０との間の配線数を、信号線の本数の１／ｘに削減できる利点がある。

信号出力回路６０から選択的に出力される信号電圧Ｖｓｉｇ／基準電位Ｖｏｆｓは、信号線３３−１〜３３−ｎを介して画素アレイ部３０の各画素２０に対して行単位で書き込まれる。すなわち、信号出力回路６０は、信号電圧Ｖｓｉｇを行（ライン）単位で書き込む線順次書込みの駆動形態を採っている。

（画素回路）
図２は、本実施形態に係る有機ＥＬ表示装置１０Ａに用いられる画素（画素回路）２０の具体的な構成例を示す回路図である。

図２に示すように、画素２０は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機ＥＬ素子２１と、当該有機ＥＬ素子２１を駆動する駆動回路とによって構成されている。有機ＥＬ素子２１は、全ての画素２０に対して共通に配線（いわゆる、ベタ配線）された共通電源供給線３４にカソード電極が接続されている。

有機ＥＬ素子２１を駆動する駆動回路は、駆動トランジスタ２２、書込みトランジスタ（サンプリングトランジスタ）２３および保持容量２４を有する構成となっている。ここでは、駆動トランジスタ２２および書込みトランジスタ２３としてＮチャネル型のＴＦＴを用いている。ただし、駆動トランジスタ２２および書込みトランジスタ２３の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。

なお、駆動トランジスタ２２および書込みトランジスタ２３としてＮチャネル型のＴＦＴを用いると、アモルファスシリコン（ａ−Ｓｉ）プロセスを用いることができる。ａ−Ｓｉプロセスを用いることで、ＴＦＴを作成する基板の低コスト化、ひいては本有機ＥＬ表示装置１０Ａの低コスト化を図ることが可能になる。また、駆動トランジスタ２２および書込みトランジスタ２３を同じ導電型の組み合わせにすると、両トランジスタ２２，２３を同じプロセスで作成することができるため低コスト化に寄与できる。

駆動トランジスタ２２は、一方の電極（ソース／ドレイン電極）が有機ＥＬ素子２１のアノード電極に接続され、他方の電極（ドレイン／ソース電極）が電源供給線３２（３２−１〜３２−ｍ）に接続されている。

書込みトランジスタ２３は、ゲート電極が走査線３１（３１−１〜３１−ｍ）に接続され、一方の電極（ソース／ドレイン電極）が信号線３３（３３−１〜３３−ｎ）に接続され、他方の電極（ドレイン／ソース電極）が駆動トランジスタ２２のゲート電極に接続されている。

駆動トランジスタ２２および書込みトランジスタ２３において、一方の電極とは、ソース／ドレイン領域に電気的に接続された金属配線を言い、他方の電極とは、ドレイン／ソース領域に電気的に接続された金属配線を言う。また、一方の電極と他方の電極との電位関係によって一方の電極がソース電極ともなればドレイン電極ともなり、他方の電極がドレイン電極ともなればソース電極ともなる。

保持容量２４は、一方の電極が駆動トランジスタ２２のゲート電極に接続され、他方の電極が駆動トランジスタ２２の他方の電極および有機ＥＬ素子２１のアノード電極に接続されている。

なお、有機ＥＬ素子２１の駆動回路としては、駆動トランジスタ２２および書込みトランジスタ２３の２つのトランジスタと保持容量２４の１つの容量素子とからなる回路構成のものに限られるものではない。例えば、一方の電極が有機ＥＬ素子２１のアノード電極に、他方の電極が固定電位にそれぞれ接続されることで、有機ＥＬ素子２１の容量不足分を補う補助容量を必要に応じて設けた回路構成を採ることも可能である。

上記構成の画素２０において、書込みトランジスタ２３は、書込み走査回路４０から走査線３１を通してゲート電極に印加されるＨｉｇｈアクティブの書込み走査信号ＷＳに応答して導通状態となる。これにより、書込みトランジスタ２３は、信号線３３を通して信号出力回路６０から供給される輝度情報に応じた映像信号の信号電圧Ｖｓｉｇまたは基準電位Ｖｏｆｓをサンプリングして画素２０内に書き込む。この書き込まれた信号電圧Ｖｓｉｇまたは基準電位Ｖｏｆｓは、駆動トランジスタ２２のゲート電極に印加されるとともに保持容量２４に保持される。

駆動トランジスタ２２は、電源供給線３２（３２−１〜３２−ｍ）の電位（以下、「電源電位」と記述する場合もある）ＤＳが第１電源電位Ｖｃｃにあるときには、一方の電極がドレイン電極、他方の電極がソース電極となって飽和領域で動作する。これにより、駆動トランジスタ２２は、電源供給線３２から電流の供給を受けて有機ＥＬ素子２１を電流駆動にて発光駆動する。より具体的には、駆動トランジスタ２２は、飽和領域で動作することにより、保持容量２４に保持されている信号電圧Ｖｓｉｇの電圧値に応じた電流値の駆動電流を有機ＥＬ素子２１に供給し、当該有機ＥＬ素子２１を電流駆動することによって発光させる。

駆動トランジスタ２２はさらに、電源電位ＤＳが第１電源電位Ｖｃｃから第２電源電位Ｖｓｓに切り替わったときは、一方の電極がソース電極、他方の電極がドレイン電極となる。そして、駆動トランジスタ２２は、有機ＥＬ素子２１への駆動電流の供給を停止し、有機ＥＬ素子２１を非発光状態にする。すなわち、駆動トランジスタ２２は、有機ＥＬ素子２１の発光／非発光を制御するトランジスタとしての機能をも併せ持っている。

このようにして、駆動トランジスタ２２のスイッチング動作により、有機ＥＬ素子２１が非発光状態となる期間（非発光期間）を設け、有機ＥＬ素子２１の発光期間と非発光期間との割合を制御する（いわゆる、デューティ制御）。このデューティ制御により、１フレーム期間に亘って画素２０が発光することに伴う残像ボケを低減できるために、特に動画の画品位をより優れたものとすることができる。

電源供給走査回路５０から電源供給線３２を通して選択的に供給される第１，第２電源電位Ｖｃｃ，Ｖｓｓのうち、第１電源電位Ｖｃｃは有機ＥＬ素子２１を発光駆動する駆動電流を駆動トランジスタ２２に供給するための電源電位である。また、第２電源電位Ｖｓｓは、有機ＥＬ素子２１に対して逆バイアスを掛けるための電源電位である。この第２電源電位Ｖｓｓは、信号電圧の基準となる基準電位Ｖｏｆｓよりも低い電位、例えば、駆動トランジスタ２２の閾値電圧をＶｔｈとするときＶｏｆｓ−Ｖｔｈよりも低い電位、好ましくはＶｏｆｓ−Ｖｔｈよりも十分に低い電位に設定される。

（画素構造）
図３は、画素２０の断面構造の一例を示す断面図である。図３に示すように、画素２０は、駆動トランジスタ２２等を含む駆動回路が形成されたガラス基板２０１上に形成されている。具体的には、ガラス基板２０１上に絶縁膜２０２、絶縁平坦化膜２０３およびウインド絶縁膜２０４がその順に形成され、当該ウインド絶縁膜２０４の凹部２０４Ａに有機ＥＬ素子２１が設けられた構成となっている。ここでは、駆動回路の各構成素子のうち、駆動トランジスタ２２のみを図示し、他の構成素子については省略している。

有機ＥＬ素子２１は、金属等からなるアノード電極２０５と、当該アノード電極２０５上に形成された有機層２０６と、当該有機層２０６上に全画素共通に形成された透明導電膜等からなるカソード電極２０７とから構成されている。アノード電極２０５は、上記ウインド絶縁膜２０４の凹部２０４Ａの底部に形成されている。

この有機ＥＬ素子２１において、有機層２０６は、アノード電極２０５上にホール輸送層/ホール注入層２０６１、発光層２０６２、電子輸送層２０６３および電子注入層（図示せず）が順次堆積されることによって形成される。そして、図２の駆動トランジスタ２２による電流駆動の下に、駆動トランジスタ２２からアノード電極２０５を通して有機層２０６に電流が流れることで、当該有機層２０６内の発光層２０６２において電子と正孔が再結合する際に発光するようになっている。

駆動トランジスタ２２は、ゲート電極２２１と、半導体層２２２のゲート電極２２１と対向する部分のチャネル形成領域２２５と、半導体層２２２のチャネル形成領域２２５の両側のドレイン／ソース領域２２３，２２４とから構成されている。ソース／ドレイン領域２２３は、コンタクトホールを介して有機ＥＬ素子２１のアノード電極２０５と電気的に接続されている。

そして、図３に示すように、駆動トランジスタ２２を含む駆動回路が形成されたガラス基板２０１上に、絶縁膜２０２、絶縁平坦化膜２０３およびウインド絶縁膜２０４を介して有機ＥＬ素子２１が画素単位で形成される。そして、パッシベーション膜２０８を介して封止基板２０９が接着剤２１０によって接合され、当該封止基板２０９によって有機ＥＬ素子２１が封止されることによって表示パネル７０が形成される。

［１−２．回路動作］
次に、上記構成の画素２０が行列状に２次元配置されてなる有機ＥＬ表示装置１０Ａの回路動作について、図４のタイミング波形図を基に図５および図６の動作説明図を用いて説明する。

なお、図５および図６の動作説明図では、図面の簡略化のために、書込みトランジスタ２３をスイッチのシンボルで図示している。また、周知の通り、有機ＥＬ素子２１は寄生容量（等価容量）Ｃｅｌを持っている。したがって、ここでは、寄生容量Ｃｅｌについても図示している。

図４のタイミング波形図には、信号線３３の電位（Ｖｏｆｓ／Ｖｓｉｇ）、電源供給線３２の電位（Ｖｃｃ／Ｖｓｓ）ＤＳ、走査線３１の電位（書込み走査信号）ＷＳ、駆動トランジスタ２２のゲート電圧Ｖｇおよびソース電圧Ｖｓの各変化を示している。なお、信号線３３の電位は、１Ｈ期間（Ｈは水平走査期間）内において映像信号の信号電圧Ｖｓｉｇと基準電位Ｖｏｆｓとが切り替わるようになっている。

〔前フレームの発光期間〕
図４のタイミング波形図において、時刻ｔ１以前は、前のフレーム（フィールド）における有機ＥＬ素子２１の発光期間となる。この前フレームの発光期間では、電源供給線３２の電位ＤＳが第１電源電位Ｖｃｃにあり、また、走査線３１の電位が低電位状態にあることで、書込みトランジスタ２３がオフ（非導通）状態にある。

このとき、駆動トランジスタ２２は飽和領域で動作するように設計されているため、図５（Ａ）に示すように、電源供給線３２から駆動トランジスタ２２を通して有機ＥＬ素子２１に電流Ｉｄｓが供給され、その電流値に応じた輝度で有機ＥＬ素子２１が発光する。このとき、有機ＥＬ素子２１に流れる電流Ｉｄｓは、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓに応じて次式（１）で与えられる値をとる。

Ｉｄｓ＝（１／２）・μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−Ｖｔｈ）² ……（１）
ここで、μは駆動トランジスタ２２のキャリア移動度、Ｗはチャネル幅、Ｌはチャネル長、Ｃｏｘは単位面積当たりのゲート容量である。

〔現フレームの非発光期間〕
時刻ｔ１になると、線順次走査の新しいフレーム（現フレーム）に入る。このとき、信号線３３の電位は基準電位Ｖｏｆｓの状態にある。そして、走査線３１の電位が低電位側から高電位側に遷移し、書込みトランジスタ２３がオン（導通）状態になることで、図５（Ｂ）に示すように、基準電位Ｖｏｆｓが駆動トランジスタ２２のゲート電極に書き込まれる。因みに、走査線３１の電位が低電位側から高電位側に遷移するということは、書込み走査信号ｗｓがアクティブ状態になることである。

（消光）
駆動トランジスタ２２のゲート電圧Ｖｇが基準電位Ｖｏｆｓになることで、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが閾値電圧Ｖｔｈ以下となるために、駆動トランジスタ２２がオフ状態になる。これにより、駆動トランジスタ２２から有機ＥＬ素子２１に電流が供給されなくなるために有機ＥＬ素子２１は消光する。このとき、有機ＥＬ素子２１にかかる電圧は有機ＥＬ素子２１の閾値電圧Ｖｔｈｅｌとなる。これにより、有機ＥＬ素子２１のアノード電圧は、有機ＥＬ素子２１の閾値電圧Ｖｔｈｅｌとカソード電圧Ｖｃａｔｈの和、即ちＶｔｈｅｌ＋Ｖｃａｔｈとなる。

（閾値補正準備）
時刻ｔ２で書込みトランジスタ２３がオフ状態になり、それから一定時間が経過した時刻ｔ３で電源供給線３２の電位（電源電位）ＤＳが第１電源電位（以下、「高電位」と記述する）Ｖｃｃから第２電源電位（以下、「低電位」と記述する）Ｖｓｓに切り替わる。ここで、電源電位ＤＳが高電位Ｖｃｃから低電位Ｖｓｓに変化する時間は、電源電位ＤＳが低電位Ｖｓｓから高電位Ｖｃｃに変化する時間より遅くなるように設定されている。その作用効果については後述する。

電源電位ＤＳが低電位Ｖｓｓになると、駆動トランジスタ２２は電源電位ＤＳ側の電極がソース電極となる。このとき、図５（Ｃ）に示すように、保持容量２４→駆動トランジスタ２２→電源供給線３２の経路で電流が流れる。

これにより、有機ＥＬ素子２１のアノード電圧は、時間の経過とともに低下してゆく。このとき、書込みトランジスタ２３がオフ状態にあり、駆動トランジスタ２２のゲート電極が信号線３３から電気的に切り離されてフローティング状態にある。したがって、駆動トランジスタ２２のゲート電圧Ｖｇも、有機ＥＬ素子２１のアノード電圧に連動して時間の経過とともに低下してゆく。

このとき、駆動トランジスタ２２が飽和領域で動作するなら、つまり、Ｖｇｓ−Ｖｔｈｄ≦Ｖｄｓであるならば、図５（Ｃ）に示すように、駆動トランジスタ２２のゲート−ソース間に寄生容量Ｃｐが発生する。ここで、Ｖｔｈｄは駆動トランジスタ２２のゲート−ソース（電源）間の閾値電圧、Ｖｄｓは駆動トランジスタ２２のドレイン−ソース間電圧である。

そして、駆動トランジスタ２２が飽和領域で動作し続ければ、時刻ｔ３から一定時間経過後に、図５（Ｄ）に示すように、駆動トランジスタ２２のゲート電圧ＶｇはＶｓｓ＋Ｖｔｈｄとなる。

次に、時刻ｔ４で電源供給線３２の電位ＤＳが低電位Ｖｓｓから高電位Ｖｃｃに切り替わる。このとき、駆動トランジスタ２２のゲート電極に、図６（Ａ）に示すように、ゲート−ソース間の寄生容量Ｃｐを介してカップリングが入る。図６（Ａ）では、駆動トランジスタ２２のゲート電極に入るカップリング量をΔＶｃ、有機ＥＬ素子２１のアノード電圧をＶｘとしている。

電源供給線３２の電位ＤＳが高電位Ｖｃｃになることで、駆動トランジスタ２２の有機ＥＬ素子２１側がソース電極となる。これにより、駆動トランジスタ２２のゲート−ソース間電圧（ゲート−アノード間電圧）Ｖｇｓに応じた電流が、電源供給線３２から駆動トランジスタ２２を介して有機ＥＬ素子２１のアノード電極へ流れる。このとき、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが閾値電圧Ｖｔｈよりも小さければ、駆動トランジスタ２２に流れる電流による駆動トランジスタ２２のゲート電圧Ｖｇ、ソース電圧Ｖｓの上昇は殆どない。

（閾値補正）
次に、信号線３３の電位が基準電位Ｖｏｆｓの状態にある時刻ｔ５で走査線３１の電位が低電位側から高電位側に遷移することで、書込みトランジスタ２３がオン状態になる。これにより、駆動トランジスタ２２のゲート電圧Ｖｇが基準電位Ｖｏｆｓとなる。すなわち、駆動トランジスタ２２のゲート電圧Ｖｇが基準電位Ｖｏｆｓに初期化される。この基準電位Ｖｏｆｓを駆動トランジスタ２２のゲート電圧Ｖｇの初期化電圧と呼ぶ。

この初期化に伴うゲート電圧Ｖｇの変化量は、保持容量２４、駆動トランジスタ２２のゲート−ソース間の寄生容量Ｃｇｓ、有機ＥＬ素子２１の寄生容量Ｃｅｌによるある一定比で駆動トランジスタ２２のソース電極に入力される。このときの入力比をＧとする。この入力比Ｇは、次式（２）で与えられる値をとなる。
Ｇ＝（Ｃｃｓ＋Ｃｇｓ）／（Ｃｃｓ＋Ｃｇｓ＋Ｃｅｌ） ……（２）
ここで、Ｃｃｓは保持容量２４の容量値である。

この状態において、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓがその閾値電圧Ｖｔｈよりも大きければ、図６（Ｂ）に示すように、電源供給線３２→駆動トランジスタ２２→保持容量２４の経路で電流が流れる。換言すれば、このときの駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓがその閾値電圧Ｖｔｈよりも大きくなるように、基準電位Ｖｏｆｓ、低電位Ｖｓｓの各値を設定しておく必要がある。

ここで。有機ＥＬ素子２１の等価回路はダイオードと容量で表わされるために、Ｖｅｌ≦Ｖｃａｔｈ＋Ｖｔｈｅｌである限り、駆動トランジスタ２２の電流は保持容量２４と有機ＥＬ素子２１の寄生容量Ｃｅｌを充電するために使われる。ここで、Ｖｅｌ≦Ｖｃａｔｈ＋Ｖｔｈｅｌということは、有機ＥＬ素子２１のリーク電流が駆動トランジスタ２２に流れる電流よりも小さいことを意味する。

駆動トランジスタ２２の電流によって保持容量２４と有機ＥＬ素子２１の寄生容量Ｃｅｌが充電されることで、有機ＥＬ素子２１のアノード電圧、即ち駆動トランジスタ２２のソース電圧Ｖｓは、図７に示すように、時間の経過とともに上昇してゆく。そして、一定時間経過後、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓは、その閾値電圧Ｖｔｈに収束する。このとき、Ｖｅｌ＝Ｖｏｆｓ−Ｖｔｈ≦Ｖｃａｔｈ＋Ｖｔｈｅｌとなっている。

ここでは、駆動トランジスタ２２のゲート電圧Ｖｇの初期化電位Ｖｏｆｓを基準とし、当該初期化電位Ｖｏｆｓから駆動トランジスタ２２の閾値電圧Ｖｔｈを減じた電位に向けてソース電圧Ｖｓを変化させる処理を閾値補正処理と呼んでいる。この閾値補正処理が進むと、上述したように、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが駆動トランジスタ２２の閾値電圧Ｖｔｈに収束する。この閾値電圧Ｖｔｈに相当する電圧は保持容量２４に保持される。

なお、閾値補正処理を行う期間（閾値補正期間）において、電流が専ら保持容量２４側に流れ、有機ＥＬ素子２１側には流れないようにする必要がある。そのために、有機ＥＬ素子２１がカットオフ状態となるように共通電源供給線３４の電位Ｖｃａｔｈを設定しておくこととする。

時刻ｔ６で走査線３１の電位ＷＳが高電位側から低電位側に遷移することで、書込みトランジスタ２３がオフ状態となる。このとき、駆動トランジスタ２２のゲート電極が信号線３３から電気的に切り離されることによってフローティング状態になる。しかし、ゲート−ソース間電圧Ｖｇｓが駆動トランジスタ２２の閾値電圧Ｖｔｈに等しいために、当該駆動トランジスタ２２はカットオフ状態にある。したがって、駆動トランジスタ２２にドレイン−ソース間電流Ｉｄｓは流れない。

（信号書込み＆移動度補正）
次に、信号線３３の電位が映像信号の信号電圧Ｖｓｉｇの状態にある時刻ｔ７で、走査線３１の電位ＷＳが低電位側から高電位側に遷移することで、図６（Ｃ）に示すように、書込みトランジスタ２３が再びオン状態になって信号電圧Ｖｓｉｇを書き込む。映像信号の信号電圧Ｖｓｉｇは、階調に応じた電圧である。

書込みトランジスタ２３による信号電圧Ｖｓｉｇの書込みにより、駆動トランジスタ２２のゲート電圧Ｖｇが信号電圧Ｖｓｉｇとなる。そして、映像信号の信号電圧Ｖｓｉｇによる駆動トランジスタ２２の駆動の際に、当該駆動トランジスタ２２の閾値電圧Ｖｔｈが保持容量２４に保持された閾値電圧Ｖｔｈに相当する電圧とキャンセルされる。この閾値キャンセルの原理の詳細については後述する。

このとき、有機ＥＬ素子２１はカットオフ状態（ハイインピーダンス状態）にある。したがって、映像信号の信号電圧Ｖｓｉｇに応じて電源供給線３２から駆動トランジスタ２２に流れる電流（ドレイン−ソース間電流Ｉｄｓ）は有機ＥＬ素子２１の寄生容量Ｃｅｌに流れ込む。このドレイン−ソース間電流Ｉｄｓにより、有機ＥＬ素子２１の寄生容量Ｃｅｌの充電が開始される。

寄生容量Ｃｅｌの充電により、駆動トランジスタ２２のソース電圧Ｖｓが時間の経過とともに上昇していく。このとき既に、駆動トランジスタ２２の閾値電圧Ｖｔｈの画素ごとのばらつきがキャンセルされており、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓは当該駆動トランジスタ２２の移動度μに依存（反映）したものとなる。

具体的に言うと、図８に示すように、移動度μが大きい駆動トランジスタ２２ではそのときの電流量が大きく、ソース電圧Ｖｓの上昇が早くなる。逆に、移動度μが小さい駆動トランジスタ２２ではそのときの電流量が小さく、ソース電圧Ｖｓの上昇が遅くなる。これにより、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓは移動度μを反映して小さくなり、一定時間経過後に完全に移動度μを補正する電圧値となる。

ここで、映像信号の信号電圧Ｖｓｉｇに対する保持容量２４の保持電圧Ｖｇｓの比率が１（理想値）であると仮定する。この信号電圧Ｖｓｉｇに対する保持電圧Ｖｇｓの比率を書込みゲインと呼ぶ場合もある。すると、駆動トランジスタ２２のソース電圧ＶｓがＶｏｆｓ−Ｖｔｈ＋ΔＶの電位まで上昇することで、駆動トランジスタ２２のゲート‐ソース間電圧ＶｇｓはＶｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶとなる。

すなわち、駆動トランジスタ２２のソース電圧Ｖｓの上昇分ΔＶは、保持容量２４に保持されている電圧（Ｖｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ）から差し引かれるように作用する。換言すれば、ソース電圧Ｖｓの上昇分ΔＶは、保持容量２４の充電電荷を放電するように作用し、負帰還がかけられたことになる。したがって、駆動トランジスタ２２のソース電圧Ｖｓの上昇分ΔＶは負帰還の帰還量となる。

このように、駆動トランジスタ２２に流れるドレイン−ソース間電流Ｉｄｓに応じた帰還量ΔＶでゲート‐ソース間電圧Ｖｇｓに負帰還をかけることで、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓの移動度μに対する依存性を打ち消すことができる。この移動度μに対する依存性を打ち消す処理が、駆動トランジスタ２２の移動度μの画素ごとのばらつきを補正する移動度補正処理である。

より具体的には、駆動トランジスタ２２のゲート電極に書き込まれる映像信号の信号振幅Ｖｉｎ（＝Ｖｓｉｇ−Ｖｏｆｓ）が高いほどドレイン−ソース間電流Ｉｄｓが大きくなるために、負帰還の帰還量ΔＶの絶対値も大きくなる。したがって、発光輝度レベルに応じた移動度補正処理が行われる。

また、映像信号の信号振幅Ｖｉｎを一定とした場合、駆動トランジスタ２２の移動度μが大きいほど負帰還の帰還量ΔＶの絶対値も大きくなるために、画素ごとの移動度μのばらつきを取り除くことができる。したがって、負帰還の帰還量ΔＶは移動度補正の補正量とも言える。移動度補正の原理の詳細については後述する。

〔現フレームの発光期間〕
次に、時刻ｔ８で走査線３１の電位ＷＳが高電位側から低電位側に遷移することで、図６（Ｄ）に示すように、書込みトランジスタ２３がオフ状態となる。これにより、駆動トランジスタ２２のゲート電極は、信号線３３から電気的に切り離されるためにフローティング状態になる。

ここで、駆動トランジスタ２２のゲート電極がフローティング状態にあるときは、駆動トランジスタ２２のゲート−ソース間に保持容量２４が接続されていることにより、駆動トランジスタ２２のソース電圧Ｖｓの変動に連動して（追従して）ゲート電圧Ｖｇも変動する。このように、駆動トランジスタ２２のゲート電圧Ｖｇがソース電圧Ｖｓの変動に連動して変動する動作を、本明細書では保持容量２４によるブートストラップ動作と呼ぶこととする。

駆動トランジスタ２２のゲート電極がフローティング状態になり、それと同時に、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓ′が有機ＥＬ素子２１に流れ始める。すると、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓ′に応じて有機ＥＬ素子２１のアノード電圧が上昇する。

そして、有機ＥＬ素子２１のアノード電圧がＶｔｈｅｌ＋Ｖｃａｔｈを越えると、有機ＥＬ素子２１に駆動電流Ｉｄｓ′が流れ始めるため有機ＥＬ素子２１が発光を開始する。また、有機ＥＬ素子２１のアノード電圧の上昇は、即ち駆動トランジスタ２２のソース電圧Ｖｓの上昇に他ならない。そして、駆動トランジスタ２２のソース電圧Ｖｓが上昇すると、保持容量２４のブートストラップ動作により、駆動トランジスタ２２のゲート電圧Ｖｇも連動して上昇する。

このとき、ブートストラップゲインが１（理想値）であると仮定した場合、駆動トランジスタ２２のゲート電圧Ｖｇの上昇量はソース電圧Ｖｓの上昇量に等しくなる。故に、発光期間中駆動トランジスタ２２のゲート‐ソース間電圧ＶｇｓはＶｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶで一定に保持される。

以上説明した一連の回路動作において、閾値補正準備、閾値補正、信号電圧Ｖｓｉｇの書込み（信号書込み）および移動度補正の各処理動作は、１水平走査期間（１Ｈ）において実行される。また、信号書込みおよび移動度補正の各処理動作は、時刻ｔ７−ｔ８の期間において並行して実行される。

なお、ここでは、閾値補正処理を１回だけ実行する駆動法を採る場合を例に挙げて説明したが、この駆動法は一例に過ぎず、この駆動法に限られるものではない。例えば、閾値補正処理を移動度補正および信号書込み処理と共に行う１Ｈ期間に加えて、当該１Ｈ期間に先行する複数の水平走査期間に分割して複数回実行する、いわゆる分割閾値補正を行う駆動法を採ることも可能である。

この分割閾値補正の駆動法を採用することにより、高精細化に伴う多画素化によって１水平走査期間に割り当てられる時間が短くなったとしても、閾値補正期間として複数の水平走査期間に亘って十分な時間を確保することができるために、閾値補正処理を確実に行うことができる。

（閾値キャンセルの原理）
ここで、駆動トランジスタ２２の閾値補正（即ち、閾値キャンセル）の原理について説明する。閾値補正処理は、先述したように、駆動トランジスタ２２のゲート電圧Ｖｇの初期化電位Ｖｏｆｓを基準として当該電位Ｖｏｆｓから駆動トランジスタ２２の閾値電圧Ｖｔｈを減じた電位に向かって、駆動トランジスタ２２のソース電圧Ｖｓを変化させる処理である。

駆動トランジスタ２２は、飽和領域で動作するように設計されているために定電流源として動作する。駆動トランジスタ２２が定電流源として動作することで、有機ＥＬ素子２１に対して駆動トランジスタ２２から、先述した式（１）で与えられる一定のドレイン−ソース間電流（駆動電流）Ｉｄｓが供給される。

図９に、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓ対ゲート−ソース間電圧Ｖｇｓの特性を示す。

この特性図に示すように、駆動トランジスタ２２の閾値電圧Ｖｔｈの画素ごとのばらつきに対する補正を行わないと、閾値電圧ＶｔｈがＶｔｈ１のとき、ゲート−ソース間電圧Ｖｇｓに対応するドレイン−ソース間電流ＩｄｓがＩｄｓ１になる。

これに対して、閾値電圧ＶｔｈがＶｔｈ２（Ｖｔｈ２＞Ｖｔｈ１）のとき、同じゲート−ソース間電圧Ｖｇｓに対応するドレイン−ソース間電流ＩｄｓがＩｄｓ２（Ｉｄｓ２＜Ｉｄｓ）になる。すなわち、駆動トランジスタ２２の閾値電圧Ｖｔｈが変動すると、当該駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが一定であってもドレイン−ソース間電流Ｉｄｓが変動する。

一方、上記構成の画素（画素回路）２０では、先述したように、発光時の駆動トランジスタ２２のゲート−ソース間電圧ＶｇｓがＶｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶであるために、これを式（１）に代入すると、ドレイン−ソース間電流Ｉｄｓは、次式（３）で表される。
Ｉｄｓ＝（１／２）・μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｓｉｇ−Ｖｏｆｓ−ΔＶ）²
……（３）

すなわち、駆動トランジスタ２２の閾値電圧Ｖｔｈの項がキャンセルされており、駆動トランジスタ２２から有機ＥＬ素子２１に供給されるドレイン−ソース間電流Ｉｄｓは、駆動トランジスタ２２の閾値電圧Ｖｔｈに依存しない。その結果、駆動トランジスタ２２の製造プロセスのばらつきや経時変化により、駆動トランジスタ２２の閾値電圧Ｖｔｈが画素ごとに変動したとしても、ドレイン−ソース間電流Ｉｄｓが変動しないために、有機ＥＬ素子２１の発光輝度を一定に保つことができる。

（移動度補正の原理）
続いて、駆動トランジスタ２２の移動度補正の原理について説明する。移動度補正処理は、先述したように、駆動トランジスタ２２に流れるドレイン−ソース間電流Ｉｄｓに応じた補正量ΔＶで駆動トランジスタ２２のゲート−ソース間の電位差に負帰還をかける処理である。この移動度補正処理により、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓの移動度μに対する依存性を打ち消すことができる。

図１０に、駆動トランジスタ２２の移動度μが相対的に大きい画素Ａと、駆動トランジスタ２２の移動度μが相対的に小さい画素Ｂとを比較した状態で特性カーブを示す。駆動トランジスタ２２をポリシリコン薄膜トランジスタなどで構成した場合、画素Ａや画素Ｂのように、画素間で移動度μがばらつくことは避けられない。

画素Ａと画素Ｂで移動度μにばらつきがある状態で、駆動トランジスタ２２のゲート電極に例えば両画素Ａ，Ｂに対して同レベルの信号振幅Ｖｉｎ（＝Ｖｓｉｇ−Ｖｏｆｓ）を書き込んだ場合を考える。この場合、移動度μの補正を何ら行わないと、移動度μの大きい画素Ａに流れるドレイン−ソース間電流Ｉｄｓ１′と移動度μの小さい画素Ｂに流れるドレイン−ソース間電流Ｉｄｓ２′との間には大きな差が生じてしまう。このように、移動度μの画素ごとのばらつきに起因してドレイン−ソース間電流Ｉｄｓに画素間で大きな差が生じると、画面のユニフォーミティが損なわれる。

ここで、先述した式（１）のトランジスタ特性式から明らかなように、移動度μが大きいとドレイン−ソース間電流Ｉｄｓが大きくなる。したがって、負帰還における帰還量ΔＶは移動度μが大きくなるほど大きくなる。図１０に示すように、移動度μの大きな画素Ａの帰還量ΔＶ１は、移動度の小さな画素Ｂの帰還量ΔＶ２に比べて大きい。

そこで、移動度補正処理によって駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓに応じた帰還量ΔＶでゲート−ソース間電圧Ｖｇｓに負帰還をかけることにより、移動度μが大きいほど負帰還が大きくかかることになる。その結果、移動度μの画素ごとのばらつきを抑制することができる。

具体的には、移動度μの大きな画素Ａで帰還量ΔＶ１の補正をかけると、ドレイン−ソース間電流ＩｄｓはＩｄｓ１′からＩｄｓ１まで大きく下降する。一方、移動度μの小さな画素Ｂの帰還量ΔＶ２は小さいために、ドレイン−ソース間電流ＩｄｓはＩｄｓ２′からＩｄｓ２までの下降となり、それ程大きく下降しない。結果的に、画素Ａのドレイン−ソース間電流Ｉｄｓ１と画素Ｂのドレイン−ソース間電流Ｉｄｓ２とはほぼ等しくなるために、移動度μの画素ごとのばらつきが補正される。

以上をまとめると、移動度μの異なる画素Ａと画素Ｂがあった場合、移動度μの大きい画素Ａの帰還量ΔＶ１は移動度μの小さい画素Ｂの帰還量ΔＶ２に比べて大きくなる。つまり、移動度μが大きい画素ほど帰還量ΔＶが大きく、ドレイン−ソース間電流Ｉｄｓの減少量が大きくなる。

したがって、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓに応じた帰還量ΔＶで、ゲート−ソース間電圧Ｖｇｓに負帰還をかけることで、移動度μの異なる画素のドレイン−ソース間電流Ｉｄｓの電流値が均一化される。その結果、移動度μの画素ごとのばらつきを補正することができる。すなわち、駆動トランジスタ２２に流れる電流（ドレイン−ソース間電流Ｉｄｓ）に応じた帰還量ΔＶで、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓに負帰還をかける処理が移動度補正処理となる。

ここで、図２に示した画素（画素回路）２０において、閾値補正、移動度補正の有無による映像信号の信号電位（サンプリング電位）Ｖｓｉｇと駆動トランジスタ２２のドレイン・ソース間電流Ｉｄｓとの関係について図１１を用いて説明する。

図１１において、（Ａ）は閾値補正処理および移動度補正処理を共に行わない場合、（Ｂ）は移動度補正処理を行わず、閾値補正処理のみを行った場合、（Ｃ）は閾値補正処理および移動度補正処理を共に行った場合をそれぞれ示している。図１１（Ａ）に示すように、閾値補正処理および移動度補正処理を共に行わない場合には、閾値電圧Ｖｔｈおよび移動度μの画素Ａ，Ｂごとのばらつきに起因してドレイン−ソース間電流Ｉｄｓに画素Ａ，Ｂ間で大きな差が生じることになる。

これに対して、閾値補正処理のみを行った場合は、図１１（Ｂ）に示すように、ドレイン−ソース間電流Ｉｄｓのばらつきをある程度低減できるものの、移動度μの画素Ａ，Ｂごとのばらつきに起因する画素Ａ，Ｂ間でのドレイン−ソース間電流Ｉｄｓの差は残る。そして、閾値補正処理および移動度補正処理を共に行うことで、図１１（Ｃ）に示すように、閾値電圧Ｖｔｈおよび移動度μの画素Ａ，Ｂごとのばらつきに起因する画素Ａ，Ｂ間でのドレイン−ソース間電流Ｉｄｓの差をほぼ無くすことができる。したがって、どの階調においても有機ＥＬ素子２１の輝度ばらつきは発生せず、良好な画質の表示画像を得ることができる。

また、図２に示した画素２０は、閾値補正および移動度補正の各補正機能に加えて、先述した保持容量２４によるブートストラップ動作の機能を備えていることで、次のような作用効果を得ることができる。

すなわち、有機ＥＬ素子２１のＩ−Ｖ特性の経時変化に伴って駆動トランジスタ２２のソース電圧Ｖｓが変化したとしても、保持容量２４によるブートストラップ動作により、駆動トランジスタ２２のゲート−ソース間電位Ｖｇｓを一定に維持することができる。したがって、有機ＥＬ素子２１に流れる電流は変化せず一定となる。その結果、有機ＥＬ素子２１の発光輝度も一定に保たれるために、有機ＥＬ素子２１のＩ−Ｖ特性が経時変化したとしても、それに伴う輝度劣化のない画像表示を実現できる。

（カソード電位Ｖｃａｔｈの揺れに伴う不具合について）
ところで、先述した回路動作の説明から明らかなように、閾値補正準備の処理は、書込みトランジスタ２３がオフ状態にあるときに、電源供給線３２の電位ＤＳを高電位Ｖｃｃから低電位Ｖｓｓに切り替えることによって行われる。電源供給線３２の電位ＤＳが低電位Ｖｓｓになることで、駆動トランジスタ２２がスイッチングトランジスタとして機能するために、当該駆動トランジスタ２２を通して有機ＥＬ素子２１のアノード側から電源供給線３２へ電流が流れる。

ここで、従来技術では、図１２のタイミング波形図に示すように、電源供給線３２の電位ＤＳを高電位Ｖｃｃから低電位Ｖｓｓに切り替えるときに、低電位Ｖｓｓから高電位Ｖｃｃに切り替えるときと同じ応答速度で切り替えていた。具体的には、電源電位ＤＳが高電位Ｖｃｃから低電位Ｖｓｓに変化する時間を、電源電位ＤＳが低電位Ｖｓｓから高電位Ｖｃｃに変化する時間と同じになるように設定していた。

しかし、電源供給線３２の電位ＤＳが高電位Ｖｃｃから低電位Ｖｓｓに大きな電位差をもって瞬間的に切り替わると、有機ＥＬ素子２１のアノード側から電源供給線３２へ急激に大きな電流が流れるために、駆動トランジスタ２２のソース電圧Ｖｓが大きく変動する。すると、図１２のタイミング波形図に示すように、共通電源供給線３４の電位（カソード電位Ｖｃａｔｈ）が負側に大きく下降する。

共通電源供給線３４には有機ＥＬ素子２１のカソード電極が全画素共通に接続されている。したがって、この共通電源供給線３４の電位の揺れは、有機ＥＬ素子２１の寄生容量Ｃｅｌによるカップリングにより、閾値補正処理中の画素行（ライン）の駆動トランジスタ２２のソース電極に入力され、当該駆動トランジスタ２２のソース電圧Ｖｓを変化させる。

具体的には、共通電源供給線３４の電位が負側に下降することによって、閾値補正処理中のラインの駆動トランジスタ２２のソース電圧Ｖｓが低下する。これにより、駆動トランジスタ２２のソース−ゲート間電圧Ｖｇｓが大きくなる。また逆に、共通電源供給線３４の電位が上昇した場合には駆動トランジスタ２２のソース電圧Ｖｓが上昇するために、当該駆動トランジスタ２２のソース−ゲート間電圧Ｖｇｓが小さくなる。

前にも述べたように、共通電源供給線３４の電位、即ちカソード電位Ｖｃａｔｈの揺れに起因する駆動トランジスタのソース−ゲート間電圧Ｖｇｓの変動については、閾値補正処理の開始付近であればその後の閾値補正処理によって補正することができる。しかし、閾値補正処理の終了付近において駆動トランジスタ２２のソース−ゲート間電圧Ｖｇｓが変動してしまうと、本来の閾値補正処理が行われなかったことになるために、発光輝度にムラが生じ、画質不良が発生してしまう。

以上説明したことから明らかなように、共通電源供給線３４の電位、即ちカソード電位Ｖｃａｔｈが揺れる現象は、電源供給線３２の電位ＤＳの切替えによって画素の発光／非発光の制御を行なう画素構成を採る表示装置特有の現象である。

［１−３．第１実施形態の特徴部分］
そこで、第１実施形態に係る有機ＥＬ表示装置１０Ａでは、図４のタイミング波形図から明らかなように、電源供給線３２の電位ＤＳを高電位Ｖｃｃから低電位Ｖｓｓへ立ち下げるときに、その立ち上げ時よりも緩やかに変化させるようにしている。具体的には、閾値補正処理の準備段階において電源供給線３２の電位ＤＳが高電位Ｖｃｃから低電位Ｖｓｓへ変化する時間を、閾値補正処理前において電源供給線３２の電位ＤＳが高電位Ｖｃｃから低電位Ｖｓｓへ変化する時間よりも遅く設定するようにしている。

このように、電源電位ＤＳの高電位Ｖｃｃから低電位Ｖｓｓへの遷移、即ち立ち下がりの過渡応答（トランジェント）を、低電位Ｖｓｓから高電位Ｖｃｃへの遷移、即ち立ち上がりの過渡応答よりも遅くすることで、次のような作用効果を得ることができる。すなわち、電源電位ＤＳの立ち下がりの過渡応答が立ち上がりの過渡応答よりも遅いと、駆動トランジスタ２２を通して電源供給線３２へ流れる電流量が小さくなる。

すると、駆動トランジスタ２２のソース電圧Ｖｓの変動が小さくなるために、共通電源供給線３４の電位の揺れが小さくなる。これにより、閾値補正処理の終了付近にある画素行（ライン）の駆動トランジスタ２２のソース電圧Ｖｓに対して、有機ＥＬ素子２１の寄生容量Ｃｅｌを通して入力されるカップリング量が小さく抑えられる。その結果、閾値補正処理の終了付近にある画素行において正常に閾値補正処理を行うことができるために、共通電源供給線３４の電位の揺れに起因する画質不良の発生を抑制できる。

ここで、高電位Ｖｃｃから低電位Ｖｓｓへの遷移、即ち立ち下がりの過渡応答が、低電位Ｖｓｓから高電位Ｖｃｃへの遷移、即ち立ち上がりの過渡応答よりも遅い電源電位ＤＳは、電源供給走査回路５０で生成される。電源供給走査回路５０の具体的な構成について以下に説明する。

（電源供給走査回路の出力段の回路例）
図１３は、電源供給走査回路５０の出力段の回路構成の一例を示す回路図であり、出力段である出力バッファ部５０Ｂの回路構成を示している。この出力バッファ部５０Ｂは、画素アレイ部３０の各画素行に対応して設けられる。ここでは、ある画素行に対応した１つの出力バッファ部５０Ｂを代表して示している。また、出力バッファ部５０Ｂとして１段構成のものを示しているが、出力バッファ部５０Ｂとしては多段構成のものであってもよいことは勿論である。

出力バッファ部５０Ｂは、ゲート電極同士およびドレイン電極同士が共通接続されたＰｃｈＭＯＳトランジスタ５０１およびＮｃｈＭＯＳトランジスタ５０２からなるＣＭＯＳインバータ構成となっている。ＰｃｈＭＯＳトランジスタ５０１のソース電極は、正側の電源電位Ｖｃｃに接続されている。ＮｃｈＭＯＳトランジスタ５０２のソース電極には、負側の電源電位Ｖｓｓに接続されている。ドレイン共通接続ノードＮｏｕｔには、対応する画素行の電源供給線３２が接続される。

上記構成の出力バッファ部５０Ｂにおいて、電源電位ＤＳの立ち下がり、立ち上がりの応答特性（時定数）は、ＭＯＳトランジスタ５０１，５０２のオン抵抗、電源供給線３２の配線抵抗および寄生容量等によって決まる。

そこで、ＮｃｈＭＯＳトランジスタ５０２のトランジスタサイズを、ＰｃｈＭＯＳトランジスタ５０１のトランジスタサイズよりも小さく設定する。これにより、ＮｃｈＭＯＳトランジスタ５０２のオン抵抗がＰｃｈＭＯＳトランジスタ５０１のオン抵抗よりも大きくなるために、電源電位ＤＳの立ち下がりの過渡応答が立ち上がりの過渡応答よりも遅くなる。

上記構成によれば、特別な回路を追加しなくても、電源供給走査回路５０の出力バッファ部５０Ｂを構成するＣＭＯＳインバータのトランジスタサイズを変更するだけで、立ち下がりの過渡応答が立ち上がりの過渡応答よりも遅い電源電位ＤＳを生成できる。図１４に、出力バッファ部５０Ｂの入力ＩＮおよび出力ＯＵＴ（ＤＳ）の波形を示す。

＜２．第２実施形態＞
［２−１．システム構成］
図１５は、本発明の第２実施形態に係るアクティブマトリクス型表示装置の構成の概略を示すシステム構成図である。ここでも、一例として、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機ＥＬ素子を画素（画素回路）の発光素子として用いたアクティブマトリクス型有機ＥＬ表示装置の場合を例に挙げて説明するものとする。

第１実施形態に係る有機ＥＬ表示装置１０Ａは、電源供給線３２を画素行（ライン）ごとに１本ずつ、即ち１つの画素行に１本ずつ配線し、電源供給走査回路５０による電源電位ＤＳの切替え走査をラインごとに順に行う構成を採っていた。

これに対して、第２実施形態に係る有機ＥＬ表示装置１０Ｂは、複数の画素行をユニット（単位）とし、電源供給線３２をユニットごとに１本ずつ、即ち１つのユニットに１本ずつ配線し、電源電位ＤＳの切替え走査をユニットごとに順に行う構成を採っている。

本明細書では、電源電位ＤＳの切替え走査をユニットごとに順に行うことをユニットスキャンと呼ぶこととする。１つのユニットとする画素行の本数（ライン数）については、数十ライン単位あるいは１００ライン単位など任意である。

具体的には、図１５に示すように、画素２０が行列状に配置された画素アレイ部３０において、走査線３１が画素行ごとに１本ずつ配線されているのに対して、電源供給線３２が複数の画素行ごと、即ちユニットごとに１本ずつ配線されている。ここでは、図面の簡略化のために、３つの画素行を１つのユニットＵ（１），Ｕ（２），…，Ｕ（ｉ）としている。すなわち、３つの画素行に対して電源供給線３２が１本配線されている。

電源供給線３２は、駆動トランジスタ２２に有機ＥＬ素子２１を駆動するための電流を供給する走査線であり、しかもその電源電位ＤＳが高電位Ｖｃｃと低電位Ｖｓｓとの間で切替えが行われる。したがって、電源供給線３２を駆動する電源供給走査回路５０の１つの画素行に対応する回路部分の回路規模は、書込み走査回路４０に比べて大きくならざるを得ない。そして、１つの画素行に対応する回路部分が画素アレイ部３０の画素行分だけ設けられることになるために、電源供給走査回路５０全体の規模が非常に大きくなり、その分コストも高くなる。

これに対して、本実施形態に係るユニットスキャン方式を採用することで、電源供給走査回路５０全体の規模を、ユニットスキャン方式を採らない場合に比べて非常に小さくすることができる。第１実施形態に係る有機ＥＬ表示装置１０Ａにおいて説明したように、電源供給走査回路５０は、一般的に、シフトレジスタや出力バッファ部５０Ｂなどによって構成される。

一方、ユニットスキャン方式を採用し、１ユニット当たりのライン数を増やすことによってユニット数を少なく設定することで、図１５に示すような簡単な構成を採ることができる。具体的には、電源供給走査回路５０に代えて出力バッファ部５０Ｂに相当する電源供給部５０（１），５０（２），…，５０（ｉ）を、ユニットＵ（１），Ｕ（２），…，Ｕ（ｉ）に対応して設けるだけの構成で済む。そして、電源供給部５０（１），５０（２），……，５０（ｉ）の個々については、タイミング制御部（図示せず）によって書込み走査回路４０による垂直走査に同期して駆動するようにすればよい。

このように、ユニットスキャン方式を採用した有機ＥＬ表示装置１０Ｂによれば、電源供給走査回路５０に相当する回路部分、即ち電源供給部５０（１），５０（２），…，５０（ｉ）全体の回路規模を、電源供給走査回路５０に比べて非常に小さくできる。また、それに伴って表示装置全体の低コスト化を図ることができる。

図１５において、画素２０の回路構成および画素構造、ならびに書込み走査回路４０や信号出力回路６０の構成については、第１実施形態の場合と基本的に同じである。したがって、ここでは重複するのでその説明については省略するものとする。

［２−２．回路動作］
上記構成の第２実施形態に係る有機ＥＬ表示装置１０Ｂの回路動作についても、基本的に、第１実施形態に係る有機ＥＬ表示装置１０Ａと同じである。具体的には、第１実施形態に係る有機ＥＬ表示装置１０Ａでは、電源電位ＤＳの切替え走査がラインごとに順に行われる。これに対して、第２実施形態に係る有機ＥＬ表示装置１０Ｂでは電源電位ＤＳの切替え走査がユニットＵ（１），Ｕ（２），…，Ｕ（ｉ）ごとに順に行われるだけの違いである。

すなわち、第２実施形態に係る有機ＥＬ表示装置１０Ｂにおいても、第１実施形態に係る有機ＥＬ表示装置１０Ａと同様に、閾値補正動作、移動度補正動作およびブートストラップ動作等が行われる。これにより、駆動トランジスタ２２に特性ばらつきがあったり、有機ＥＬ素子２１のＩ−Ｖ特性が経時変化したりしたとしても、輝度ムラや輝度劣化のない良質な画像表示を実現できる。

（カソード電位Ｖｃａｔｈの揺れに伴う不具合について）
ところで、ユニットスキャン方式を採用した有機ＥＬ表示装置１０Ｂにおいても、共通電源供給線３４の電位の揺れ、即ち有機ＥＬ素子２１のカソード電位Ｖｃａｔｈの揺れに伴う不具合の発生は免れない。逆に、有機ＥＬ素子２１のカソード電位Ｖｃａｔｈの揺れに伴う不具合は、ユニットスキャン方式を採用した有機ＥＬ表示装置１０Ｂにおいて特に顕著に現れる。

何故ならば、電源電位ＤＳを高電位Ｖｃｃから低電位Ｖｓｓに切り替えて、有機ＥＬ素子２１のアノード側から電源供給線３２に電流を流すことによって行う閾値補正準備はユニット単位で行われるからである。すなわち、この閾値補正準備の動作は、電源電位ＤＳの切替えタイミングを共通にしているユニット内のライン全てで同時に行われるために、駆動トランジスタ２２のソース電圧Ｖｓの変動が非常に大きくなる。具体的には、駆動トランジスタ２２のソース電圧Ｖｓの変動が、電源電位ＤＳの切替え走査がラインごとに行う場合に比べてユニットのライン数倍になる。

ここで、閾値補正準備期間における電源供給線３２の電位（電源電位）ＤＳのタイミングのみを抜き出して考える。図１６に示すように、電源電位ＤＳ（１）のユニットが閾値補正処理を開始する際に、電源電位ＤＳ（４）が立ち下がるタイミングとなっている。このため、電源電位ＤＳ（１）のユニットの閾値補正処理に共通電源供給線３４の電位、即ち有機ＥＬ素子２１のカソード電位Ｖｃａｔｈが揺れることとなる。

この揺れは、電源電位ＤＳの切替え走査がラインごとに行う場合に比べて、駆動トランジスタ２２のソース電圧Ｖｓの変動が大きい分だけ大きくなる。そして、閾値補正処理の終了付近において駆動トランジスタ２２のソース−ゲート間電圧Ｖｇｓが変動してしまうと、本来の閾値補正処理が行われなかったことになる。その結果、ユニットスキャン方式の場合には、発光輝度にムラが生じ、明るい帯や暗い帯といった画質不良が発生してしまう。

なお、図１６のタイミング波形図において、電源電位ＤＳ（１）は１番目のユニットＵ（１）の電源電位を、電源電位ＤＳ（２）は２番目のユニットＵ（２）の電源電位をそれぞれ表わしている。また、電源電位ＤＳ（３）は３番目のユニットＵ（３）の電源電位を、電源電位ＤＳ（４）は４番目のユニットＵ（４）の電源電位をそれぞれ表わしている。

［２−３．第２実施形態の特徴部分］
そこで、第２実施形態に係る有機ＥＬ表示装置１０Ｂにおいて、電源電位ＤＳを高電位Ｖｃｃから低電位Ｖｓｓへ立ち下げるときに、その立ち上げ時よりも緩やかに変化させる構成を採る。具体的には、閾値補正処理の準備段階において電源供給線３２の電位ＤＳが高電位Ｖｃｃから低電位Ｖｓｓへ変化する時間を、閾値補正処理前において電源供給線３２の電位ＤＳが高電位Ｖｃｃから低電位Ｖｓｓへ変化する時間よりも遅く設定する（図４参照）。

このように、電源電位ＤＳの立ち下がりの過渡応答を立ち上がりの過渡応答よりも遅くすると、駆動トランジスタ２２を通して電源供給線３２へ流れる電流量が小さくなる。すると、駆動トランジスタ２２のソース電圧Ｖｓの変動が小さくなるために、共通電源供給線３４の電位の揺れが小さくなる。これにより、閾値補正処理の終了付近にあるユニットの駆動トランジスタ２２のソース電圧Ｖｓに対して、有機ＥＬ素子２１の寄生容量Ｃｅｌを通して入力されるカップリング量が小さく抑えられる。

その結果、閾値補正処理の終了付近にある画素行において正常に閾値補正処理を行うことができるために、共通電源供給線３４の電位の揺れに起因する画質不良の発生を抑制できる。特に、ユニットスキャン方式を採る有機ＥＬ表示装置１０Ｂでは、共通電源供給線３４の電位の揺れが、電源電位ＤＳの切替え走査がラインごとに行う場合に比べて大きいために、当該揺れを抑えることによって得られる効果は極めて大きいと言える。

＜３．変形例＞
上記実施形態では、電源電位ＤＳが高電位Ｖｃｃから低電位Ｖｓｓへ変化するときに、高電位Ｖｃｃから所定の応答特性をもって低電位Ｖｓｓへ変化するとしたが、これに限られるものではない。所定の応答特性は、先述したように、出力バッファ部を構成するＣＭＯＳトランジスタ５０１，５０２（図１３参照）のオン抵抗、電源供給線３２の配線抵抗および寄生容量等によって決まる。

その変形例として、図１７に示すように、電源電位ＤＳを高電位Ｖｃｃ、中間電位Ｖｍｉｄおよび低電位Ｖｓｓの３値の構成とする。そして、閾値補正準備期間において、時刻ｔ３１で電源電位ＤＳを高電位Ｖｃｃから一旦中間電位Ｖｍｉｄとして書込みトランジスタ２３をオン状態にする。このときの電源電位ＤＳの変化量は、高電位Ｖｃｃから低電位Ｖｓｓに切り替える場合よりも小さいために、電源供給線３２からの駆動トランジスタ２２のゲート電位Ｖｇへのカップリングを低減できる。

ただし、この場合でも、駆動トランジスタ２２のゲート電位Ｖｇが僅かなカップリングによって若干低下するために、信号線３３の電位が基準電位Ｖｏｆｓにある時刻ｔ３２−ｔ３３の期間に走査線３１の電位を高電位状態にする。これにより、書込みトランジスタ２３をオン状態になるために、駆動トランジスタ２２のゲート電位Ｖｇが基準電位Ｖｏｆｓになる。その後、時刻ｔ３４で中間電位Ｖｍｉｄから所定の応答特性をもって低電位Ｖｓｓへ変化させることで、駆動トランジスタ２２のソース電圧Ｖｓの変動によるカソード電位Ｖｃａｔｈの変動を小さく抑えることができる。

本変形例においても、閾値補正処理の終了付近にあるラインの駆動トランジスタ２２のソース電圧Ｖｓに電源供給線３２から入力されるカップリング量を小さく抑えることができるために、正常に閾値補正処理を行うことが可能になる。その結果、明るい帯や暗い帯といった画質不良が発生を抑制することができる。

また、上記実施形態では、有機ＥＬ素子２１の駆動回路が、駆動トランジスタ２２および書込みトランジスタ２３の２つのトランジスタ（Ｔｒ）からなる２Ｔｒの回路構成の場合を例に挙げて説明した。しかし、本発明はこの２Ｔｒの回路構成への適用に限られるものではない。

例えば、駆動トランジスタ２２のゲート電圧Ｖｇを初期化する基準電位Ｖｏｆｓを、信号線３３から書込みトランジスタ２３によって書き込むのではなく、専用のスイッチングトランジスタによって書き込む回路構成のものであってもよい。

要は、駆動トランジスタ２２に有機ＥＬ素子２１を駆動するための電流を供給する電源供給線３２の電位を切り替えることによって発光／非発光の制御を行なう構成を採る画素構成全般に適用することができる。

また、上記実施形態では、画素の電気光学素子として、有機ＥＬ素子を用いた有機ＥＬ表示装置に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではない。具体的には、本発明は、無機ＥＬ素子、ＬＥＤ素子、半導体レーザ素子等、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子（発光素子）を用いた表示装置全般に対して適用可能である。

＜４．適用例＞
以上説明した本発明による表示装置は、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。

本発明による表示装置によれば、閾値補正準備期間での共通電源供給線の電位の揺れを抑え、当該電位の揺れに起因する画質不良の発生を抑制することができる。したがって、あらゆる分野の電子機器の表示装置として本発明による表示装置を用いることで、当該電子機器の表示装置の表示品質の向上を図ることができる。

本発明による表示装置は、封止された構成のモジュール形状のものをも含む。このモジュール形状のものとしては、例えば、画素アレイ部に透明なガラス等の対向部が貼り付けられて形成された表示モジュールが該当する。この透明な対向部には、カラーフィルタ、保護膜等、さらには、上記した遮光膜が設けられてもよい。なお、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やＦＰＣ（フレキシブルプリントサーキット）等が設けられていてもよい。

以下に、本発明が適用される電子機器の具体例について説明する。一例として、図１８〜図２２に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話機等の携帯端末装置、ビデオカメラなどの表示装置に本発明を適用することが可能である。

図１８は、本発明が適用されるテレビジョンセットの外観を示す斜視図である。本適用例に係るテレビジョンセットは、フロントパネル１０２やフィルターガラス１０３等から構成される映像表示画面部１０１を含んでいる。そして、映像表示画面部１０１として本発明による表示装置を用いることにより、本適用例に係るテレビジョンセットが作製される。

図１９は、本発明が適用されるデジタルカメラの外観を示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部１１１、表示部１１２、メニュースイッチ１１３、シャッターボタン１１４等を含んでいる。そして、表示部１１２として本発明による表示装置を用いることにより、本適用例に係るデジタルカメラが作製される。

図２０は、本発明が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体１２１に、文字等を入力するときに操作されるキーボード１２２、画像を表示する表示部１２３等を含んでいる。そして、表示部１２３として本発明による表示装置を用いることにより、本適用例に係るノート型パーソナルコンピュータが作製される。

図２１は、本発明が適用されるビデオカメラの外観を示す斜視図である。本適用例に係るビデオカメラは、本体部１３１、前方を向いた側面に被写体撮影用のレンズ１３２、撮影時のスタート／ストップスイッチ１３３、表示部１３４等を含んでいる。そして、表示部１３４として本発明による表示装置を用いることにより、本適用例に係るビデオカメラが作製される。

図２２は、本発明が適用される携帯端末装置、例えば携帯電話機を示す外観図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。

本適用例に係る携帯電話機は、上側筐体１４１、下側筐体１４２、連結部（ここではヒンジ部）１４３、ディスプレイ１４４、サブディスプレイ１４５、ピクチャーライト１４６、カメラ１４７等を含んでいる。そして、ディスプレイ１４４やサブディスプレイ１４５として本発明による表示装置を用いることにより、本適用例に係る携帯電話機が作製される。

本発明の第１実施形態に係る有機ＥＬ表示装置の構成の概略を示すシステム構成図である。 画素の基本的な回路構成を示す回路図である。 画素の断面構造の一例を示す断面図である。 第１実施形態に係る有機ＥＬ表示装置の回路動作の説明に供するタイミング波形図である。 第１実施形態に係る有機ＥＬ表示装置の回路動作の説明に供する動作説明図（その１）である。 第１実施形態に係る有機ＥＬ表示装置の回路動作の説明に供する動作説明図（その２）である。 閾値補正処理時の駆動トランジスタのソース電圧Ｖｓの時間経過に伴う変化を示す図である。 移動度補正処理時の駆動トランジスタのソース電圧Ｖｓの時間経過に伴う変化を示す図である。 駆動トランジスタの閾値電圧Ｖｔｈのばらつきに起因する課題の説明に供する特性図である。 駆動トランジスタの移動度μのばらつきに起因する課題の説明に供する特性図である。 閾値補正、移動度補正の有無による映像信号の信号電圧Ｖｓｉｇと駆動トランジスタのドレイン・ソース間電流Ｉｄｓとの関係の説明に供する特性図である。 カソード電位Ｖｃａｔｈの揺れに伴う不具合についての説明に供するタイミング波形図である。 電源供給走査回路の出力段の回路構成の一例を示す回路図である。 電源供給走査回路の出力段の入力および出力波形を示すタイミング波形図である。 本発明の第２実施形態に係る有機ＥＬ表示装置の構成の概略を示すシステム構成図である。 閾値補正準備期間における電源電位ＤＳのタイミングのみを抜き出して示したタイミング波形図である。 本発明の変形例に係る電源電位ＤＳを用いる場合の回路動作の説明に供するタイミング波形図である。 本発明が適用されるテレビジョンセットの外観を示す斜視図である。 本発明が適用されるデジタルカメラの外観を示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。 本発明が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。 本発明が適用されるビデオカメラの外観を示す斜視図である。 本発明が適用される携帯電話機を示す外観図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。

符号の説明

１０Ａ，１０Ｂ…有機ＥＬ表示装置、２０…画素（画素回路）、２１…有機ＥＬ素子、２２…駆動トランジスタ、２３…書込みトランジスタ、２４…保持容量、３０…画素アレイ部、３１（３１−１〜３１−ｍ）…走査線、３２（３２−１〜３２−ｍ）…電源供給線、３３（３３−１〜３３−ｎ）…信号線、３４…共通電源供給線、４０…書込み走査回路、５０…電源供給走査回路、５０Ｂ…出力バッファ部、６０…信号出力回路、７０…表示パネル、ＷＳ（ＷＳ１〜ＷＳｍ）…走査線の電位（書込み走査信号）、ＤＳ（ＤＳ１〜ＤＳｍ）…電源供給線の電位

Claims (8)

1. 電気光学素子と、映像信号を書き込む書込みトランジスタと、前記書込みトランジスタによって書き込まれた前記映像信号に応じて前記電気光学素子を駆動する駆動トランジスタと、前記駆動トランジスタのゲート電極とソース電極との間に接続され、前記書込みトランジスタによって書き込まれた前記映像信号を保持する保持容量とを有する画素が行列状に配置された画素アレイ部と、
   前記駆動トランジスタに電流を供給する第１電位と、前記電気光学素子に逆バイアスをかける第２電位とを選択的にとる電源電位を前記画素に供給する電源供給線とを備え、
   前記駆動トランジスタのゲート電圧を基準電位で初期化したときの初期化電位を基準として、当該初期化電位から前記駆動トランジスタの閾値電圧を減じた電位に向けてソース電圧を変化させる閾値補正処理の準備段階において前記電源供給線の電位が前記第１電位から前記第２電位へ変化する時間は、前記閾値補正処理前において前記電源供給線の電位が前記第２電位から前記第１電位へ変化する時間よりも遅い
   表示装置。
2. 前記電源供給線の電位は、前記第１電位から前記第２電位へ変化するときに、前記第１電位から所定の応答特性をもって前記第２電位へ変化する
   請求項１記載の表示装置。
3. 前記電源供給線の電位は、前記第１電位から前記第２電位へ変化するときに、前記第１電位と前記第２電位との間の中間電位を経た後、当該中間電位から所定の応答特性をもって前記第２電位へ変化する
   請求項１記載の表示装置。
4. 前記電源供給線に対して前記第１電位または前記第２電位を選択的に出力する走査回路の出力段は、前記第１電位の電源と前記第２電位の電源との間に接続されたＣＭＯＳインバータを有し、
   前記ＣＭＯＳインバータの前記第２電位側のトランジスタのサイズは、前記第１電位側のトランジスタのサイズよりも小さい
   請求項２または請求項３記載の表示装置。
5. 前記所定の応答特性は、前記ＣＭＯＳインバータの前記第２電位側のトランジスタのサイズ、前記電源供給線の配線抵抗および寄生容量によって決まる
   請求項４記載の表示装置。
6. 前記電源供給線は、複数の画素行を単位として配線されている
   請求項１記載の表示装置。
7. 電気光学素子と、映像信号を書き込む書込みトランジスタと、前記書込みトランジスタによって書き込まれた前記映像信号に応じて前記電気光学素子を駆動する駆動トランジスタと、前記駆動トランジスタのゲート電極とソース電極との間に接続され、前記書込みトランジスタによって書き込まれた前記映像信号を保持する保持容量とを有する画素が行列状に配置された画素アレイ部と、
   前記駆動トランジスタに電流を供給する第１電位と、前記電気光学素子に逆バイアスをかける第２電位とを選択的にとる電源電位を前記画素に供給する電源供給線とを備えた表示装置の駆動に当たって、
   前記駆動トランジスタのゲート電圧を基準電位で初期化したときの初期化電位を基準として、当該初期化電位から前記駆動トランジスタの閾値電圧を減じた電位に向けてソース電圧を変化させる閾値補正処理の準備段階において前記電源供給線の電位が前記第１電位から前記第２電位へ変化する時間を、前記閾値補正処理前において前記電源供給線の電位が前記第２電位から前記第１電位へ変化する時間よりも遅くする
   表示装置の駆動方法。
8. 電気光学素子と、映像信号を書き込む書込みトランジスタと、前記書込みトランジスタによって書き込まれた前記映像信号に応じて前記電気光学素子を駆動する駆動トランジスタと、前記駆動トランジスタのゲート電極とソース電極との間に接続され、前記書込みトランジスタによって書き込まれた前記映像信号を保持する保持容量とを有する画素が行列状に配置された画素アレイ部と、
   前記駆動トランジスタに電流を供給する第１電位と、前記電気光学素子に逆バイアスをかける第２電位とを選択的にとる電源電位を前記画素に供給する電源供給線とを備え、
   前記駆動トランジスタのゲート電圧を基準電位で初期化したときの初期化電位を基準として、当該初期化電位から前記駆動トランジスタの閾値電圧を減じた電位に向けてソース電圧を変化させる閾値補正処理の準備段階において前記電源供給線の電位が前記第１電位から前記第２電位へ変化する時間は、前記閾値補正処理前において前記電源供給線の電位が前記第２電位から前記第１電位へ変化する時間よりも遅い
   表示装置を有する電子機器。

Images