JP2011519730A - 超格子／量子井戸ナノワイヤ - Google Patents

超格子／量子井戸ナノワイヤ Download PDF

Info

Publication number
JP2011519730A
JP2011519730A JP2011501851A JP2011501851A JP2011519730A JP 2011519730 A JP2011519730 A JP 2011519730A JP 2011501851 A JP2011501851 A JP 2011501851A JP 2011501851 A JP2011501851 A JP 2011501851A JP 2011519730 A JP2011519730 A JP 2011519730A
Authority
JP
Japan
Prior art keywords
nanowire
segmented
segment
forming
nanowires
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011501851A
Other languages
English (en)
Inventor
ホブル、ハロルド、ジェイ
ファン、チアーン
シャオ・シャオヤン
ヴィシコンティ、ジェームズ
ウォーカー、ジョージ、エフ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2011519730A publication Critical patent/JP2011519730A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/52—Alloys
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C30B29/605—Products containing multiple oriented crystallites, e.g. columnar crystallites
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08—Etching
    • C30B33/10—Etching in solutions or melts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/068—Nanowires or nanotubes comprising a junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/122—Single quantum well structures
    • H01L29/125—Quantum wire structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Abstract

【課題】 超格子／量子井戸構造体を含むセグメント化された半導体ナノワイヤ及びその製造方法を提供する。
【解決手段】 セグメント化された半導体ナノワイヤは、テンプレートなしに、２つ又はそれ以上の半導体材料の層状構造体から材料を除去することによって製造する。除去は、層状構造体の表面上のいくつかの場所で起こり、優先的に結晶軸の方向に沿って進行するので、除去が殆どまたは全く生じなかった場所に、セグメント化された構造体を有するナノワイヤが残る。異なるセグメント間の界面は、ナノワイヤの長手方向に対して垂直であるか又はある角度をなしている。
【選択図】 図６

Description

本発明は、異なる半導体材料のセグメントを含むナノワイヤ、及びこれらのナノワイヤの製造方法に関する。より具体的には、本発明は、組み込み（built-in）超格子／量子井戸構造体を含むナノワイヤに関する。
半導体ナノワイヤは、これらのナノワイヤの量子力学的寸法に起因する新たな物理領域を含む新規な電気的及び光学的特性のために、マイクロスケール及びナノスケールのデバイスの構成要素として関心を集めている。ＳｉＧｅ、歪みＳｉ、超格子および量子井戸のような材料は、それらのバルク形態で独特の特性を有し、これにより、これらの材料が多くの光学及び電気デバイスにおいて有用になる。
従来より、シリコン・ナノワイヤは、特許文献１に記載された方法のような化学気相成長法を用いて、シリコン基板の上にエピタキシャルに成長させるか、又は、シリコン基板の頂部の２ブロック共重合体によって画定されたパターン化されたテンプレート内でＳｉナノワイヤを成長させる。特許文献２は、化学気相成長法（ＣＶＤ）によって、パターン化されたシリコン基板の頂部に、Ｓｉナノワイヤ及び量子ドットを成長させる方法について記載している。特許文献３は、化学気相法によって、ヘテロ接合ナノワイヤを形成する方法について記載している。特許文献４は、ＣＶＤによって、埋め込み量子ドットを有するｐ−Ｓｉ／ｎ−Ｓｉナノワイヤ接合部を形成する方法について記載している。
均一にドープされたＳｉ基板をエッチングしてＳｉナノワイヤを形成する化学的方法は、Ｋ．Ｑ．Ｐｅｎｇ他の公表された研究（非特許文献１、非特許文献２及び非特許文献３）おいて論じられている。図１は、Ｐｅｎｇ他の方法によってシリコン・ナノワイヤを得る方法の概略図を示す。
米国特許出願第２００７／０２２２０７４Ａ１号 米国特許出願第２００６／００９８７０５Ａ１号 米国特許出願第２００５／０２４８００３Ａ１号 米国特許出願第２００７／０２３５７３８Ａ１号
Ｋ．Ｑ．Ｐｅｎｇ他著、Ａｄｖ．Ｍａｔｅｒ．１４（２００２年）１１６４ Ｋ．Ｑ．Ｐｅｎｇ他著、Ｊ．Ｅｌｅｃｔｒｏａｎａｌ．Ｃｈｅｍ．５５８（２００３年）３５ Ｋ．Ｑ．Ｐｅｎｇ他著、Ａｄｖ．Ｆｕｎｃｔ．Ｍａｔｅｓ．１３（２００３年）１２７
超格子／量子井戸構造体を含むセグメント化されたナノワイヤ及びその製造方法を提供する。
本明細書で開示するのは、セグメント化されたナノワイヤ及びこれらのセグメント化されたナノワイヤの製造方法である。本明細書で開示するナノワイヤは、ナノワイヤ形態の超格子及び量子井戸構造体を組み合わせることによって、さらに新規の物理的特性を示す高い確率を有し、通常の２次元の代わりに３次元の量子井戸構造体を形成する。
２つ又はそれ以上の半導体材料層の基板を形成した後、この基板を、テンプレートを用いずに化学エッチングにより部分的に除去する。最初に、基板表面上のいくつかの場所で化学エッチングが始まる。半導体材料は、（１１１）又は（１１０）面のような特定の結晶面が表面に向くように配向させることができる。化学エッチングは、主に半導体材料の結晶軸に沿って起り、シリコンに関しては［１００］方向であり、その結果、異なる層の材料に対応する異なる材料のセグメントを有するナノワイヤが、化学エッチングが殆ど又は全く起らない場所に残る。異なるセグメント間の界面は、セグメント化されたナノワイヤの長手方向に対して垂直であるか又はある角度をなすものとすることができる。
開示する化学エッチング法は、２つ又はそれ以上の異なる半導体層を有する平面基板の外のシリコン・ナノワイヤの中に、ＳｉＧｅ、Ｇｅ量子井戸構造体、及び垂直接合を有する半導体ナノワイヤを形成する減法の手法である。
シリコン・ウェハ上にエッチングされた、セグメント化されないシリコン・ナノワイヤを製造するための従来技術の方法の略図を示す。 （１００）シリコン基板の化学エッチングによって形成されたシリコン・ナノワイヤのＳＥＭ断面図を示す。 組み込まれた量子井戸を有するセグメント化されたナノワイヤの概略的な断面図を示す。 化学エッチングによって形成されたＳｉ／ＳｉＧｅ／Ｓｉナノワイヤの断面のＳＥＭ像を示す。 化学エッチングによって形成されたＳｉ／ＳｉＧｅ／Ｓｉナノワイヤの上面のＳＥＭ像を示す。 垂直のｐ−ｎ接合を有するナノワイヤの調製の概略を示す。 図６の概略に従って調製された垂直のｐ−ｎ接合を有するナノワイヤの断面図を示す。 （１１０）面からエッチングされた基板から得られ、ｎ型ドープ・セグメント及びｐ型ドープ・セグメントがシリコンの[１００]結晶方向に対応するナノワイヤの長手方向に対して６０度の角度を形成する、シリコン・ナノワイヤを示す。 （１１１）面からエッチングされた基板から得られたシリコン・ナノワイヤの５００倍の倍率の上面図を示す。 （１１１）面からエッチングされた基板から得られ、基板と５４．７度の角度を形成する、シリコン・ナノワイヤの１０，０００倍の倍率の側面ＳＥＭ像を示す。 （１１１）面からエッチングされた基板から得られたシリコン・ナノワイヤの１，０００倍の倍率の上面ＳＥＭ像を示す。 （１１１）面からエッチングされた基板から得られ、基板と５４．７度の角度を形成する、シリコン・ナノワイヤの５，０００倍の倍率の側面ＳＥＭ像を示す。
Ｓｉ／ＳｉＧｅ／Ｓｉ／ＳｉＧｅ、Ｓｉ／Ｇｅ／Ｓｉ／Ｇｅ、又はｎ−Ｓｉ／ｐ−Ｓｉ／ｎ−Ｓｉ交互層のような、種々の交互半導体層を含む多層基板に、化学エッチング処理を施す。この基板をエッチングして、半導体ナノワイヤ中の埋め込み量子井戸又は超格子構造体を有する半導体ナノワイヤを形成する。好ましい半導体はシリコンである。ｎ型ドープ・シリコン及びｐ型ドープ・シリコンが、特に好ましい。具体的には、本明細書で開示するのは量子寸法の交互の材料の多層を含むナノワイヤである。例えば、積層形状のＧｅ又はＳｉＧｅ層を有するＳｉナノワイヤである。量子井戸は、Ｓｉ、ＳｉＧｅ、Ｓｉ、ＳｉＧｅ等の交互層を組み込むことによって得られる。この構造はＳｉＧｅに限定されるものではなく、ＧｅナノワイヤにＧａＡｓ層を組み込むことができ、Ｓｉナノワイヤに、ＧａＰ、ＧａＡｓＰ、或いは他のＩＩＩ−Ｖ族又はＩＩ−ＶＩ族材料を組み込むことが可能である。こうした多数の量子井戸ナノワイヤは、バンド構造の変更による光吸収の向上といった光学的特性の変更、並びに変更された電気的特性を示すことになる。幾つかの実施形態において、ワイヤの断面は、一方の寸法が他方の寸法よりも小さい、すなわち、断面は、円形ではなく楕円形である。ナノワイヤ中のセグメントの３つの寸法全てを制御できれば、電気的特性及び光学的特性を微調整することが可能になる。具体例を以下に示す。
従って、２つ又はそれ以上の層を含む基板内の層が、基板から得られたナノワイヤのセグメントに対応する。従って、本明細書では、層状ナノワイヤという用語は、セグメント化されたナノワイヤという用語と交換可能に用いられる。さらに、幾つかの実施形態は２つのセグメントから成るのに対して、他の実施形態は複数のセグメントから成る。特定の数のセグメントの開示は、セグメント化されたナノワイヤが、付加的なセグメントを含むことができないことを意味するように解釈されるべきではない。
基板内の層の厚さは、結果として得られるナノワイヤ内のセグメントの長さを決定する主要因である。層の厚さは、エピタキシャル成長パラメータ又は多結晶成長パラメータに依って調整することができる。１０ｎｍと１０ミクロンの間の厚さを有するドープ上部シリコン層を形成した。ＳｉＧｅ及びＧｅ層も、同様に１０ｎｍと１０ミクロンの間にすることができる。
図２は、均一な（１００）Ｓｉ基板の同じ化学エッチング法を用いたシリコン・ナノワイヤの形成を示す。右側の保護された縁部は、シリコン・ナノワイヤの形成が基板の上面から開始することを指し示すように示されている。
Ｓｉナノワイヤが、ＨＦ−ＡｇＮＯ３溶液でＳｉウェハ表面の（１００）面をエッチングすることによって得られた。表面上に堆積させたＡｇの小粒子が、幾つかの場所でエッチングを増大させたが、しかしＡｇ粒子が存在しない場所では、エッチングが大きく減少した。その結果が、図３に示すような、Ｓｉ基板上の多数の垂直ナノワイヤである。Ａｇ粒子は、後で酸エッチングにより除去される。Ａｇ除去のための好ましい酸は王水である。別の好ましい酸は硝酸である。ワイヤ及び基板表面は、他のナノワイヤ形成方法を阻害する反応副産物がない状態になる。
好ましい実施形態において、化学エッチング試薬は、水溶液中の硝酸銀（ＡｇＮＯ３）及びフッ化水素（ＨＦ）の混合物である。ＡｇＮＯ３に対するＨＦの好ましいモル比は、１２０から４８０までであり、約２４０の程度であることが特に好ましい。図３のナノワイヤを得るために用いるエッチング溶液は、３．４ｇ／ｌ（０．０２Ｍ）ＡｇＮＯ３＋１：５（４．８Ｍ）ＨＦ溶液の１：１混合物を含み、従って、溶液中のＨＦ／ＡｇＮＯ３のモル比は、２４０であった。また、ＡｇＮＯ３／ＨＦの１：１混合物は、希釈又は５〜１０倍まで濃縮してもやはり半導体ナノワイヤを形成することもできるが、エッチング速度が実質的に異なる。この溶液が大過剰のＡｇＮＯ３を含む場合、例えば、ＨＦ／ＡｇＮＯ３のモル比が２４の場合、エッチングは、ナノワイヤを形成することなく平面をもたらした。溶液中の大過剰のＨＦ、例えば、ＨＦ／ＡｇＮＯ３のモル比が２４００の場合は、ナノワイヤを形成することなく、シリコンはほとんどエッチングされなかった。
０℃と９０℃の間の範囲の溶液温度が好ましく、室温付近の温度が特に好ましい。ナノワイヤ形成に対する溶液温度の主な効果は、温度の上昇と共にエッチング速度が増すことである。１．０ミクロンと１．５ミクロンの間の長さを有するナノワイヤが、３．４ｇ／ｌ（０．０２Ｍ）ＡｇＮＯ３＋１：５（４．８Ｍ）ＨＦの標準溶液中で、２０℃の温度で１０分間エッチングすることによって得られた。
ワイヤの断面寸法は、１０ｎｍから５００ｎｍまでの範囲であり、ファセット形成されて丸みがなかった。通常、一方の寸法は他方のものより短く、幾つかの条件下で、ナノワイヤはナノリボンの形状になった。エッチング速度は、溶液濃度、溶液温度、及び攪拌に依存する。温度２０℃の標準溶液（３．４ｇ／ｌ（０．０２Ｍ）ＡｇＮＯ３＋１：５（４．８Ｍ）ＨＦ）中に３０分間浸漬した（１００）シリコン基板は、約３ミクロンの長さのナノワイヤをもたらした。温度３５℃の標準溶液中に３０分間浸漬した同じ基板は、約６ミクロンの長さのナノワイヤを与え、温度５０℃の同じ溶液中に３０分間浸漬した同じ基板は、約１６ミクロンの長さのナノワイヤを与えた。同じ実験を強力な攪拌を与える超音波処理タンク中で行なったとき、エッチング速度は、静止エッチング溶液に比べて２倍になった。
エッチング速度は、非ドープ・シリコン（真性シリコン）を除き、半導体基板中のドーパント型又はドーパント密度に対して特に敏感ではない。Ｐ、Ｂ又はＡｓでドープすることにより、ｐ型ドーパント及びｎ型ドーパントの両方について、０．０１オーム・ｃｍ及び１００オーム・ｃｍの抵抗率がもたらされ、類似の長さ及び幾何学的形状の半導体ナノワイヤが生成された。しかしながら、真性シリコンは、全く異なる挙動をした。真性シリコン（９９９９オーム・ｃｍの抵抗率）のエッチング速度は、ドープされたシリコンのサンプルより２０倍遅かった。
ＳｉＧｅ量子井戸を有するＳｉナノワイヤは、Ｓｉ基板上でＳｉ及びＳｉＧｅの交互層をエピタキシャルに成長させることによって生成することができる。これらの層は、エピ・プロセスによって薄層化することができるので、ＳｉＧｅの厚さは臨界厚以下として緩和／欠陥が生じないようにする。Ａｇ強化エッチングを行うと、図３に示すように、ＳｉＧｅ／Ｓｉ量子井戸を含有するナノワイヤが形成される。Ｓｉ上のＳｉＧｅ層も、同じ方法でエッチングできることが分かった。図４及び図５は、それぞれ、多層基板を用いた埋め込みＳｉＧｅ量子ドットを有するエッチングされたＳｉナノワイヤを有するそのようなサンプルの断面ＳＥＭ像及び上面ＳＥＭ像を示す。
組み込み垂直ｐ−ｎ接合部を有するＳｉナノワイヤは、ｐ型及びｎ型ドーパントでシリコン基板をドープし、次いでＡｇＮＯ３−ＨＦ溶液中で化学エッチングを行なうことによって形成することができる。図６は、ｐ−ｎ接合部を有するシリコン・ナノワイヤを形成する順序を示し、図７は、そのようなエッチング後のサンプルの断面ＳＥＭ像を示す。
材料の選択は、エピタキシャル層を成長させる能力にのみ依存し、多結晶成長層もこの効果をもたらす可能性がある。こうした量子ナノワイヤを形成できる材料の対の例には、Ｓｉ／ＳｉＧｅ、Ｓｉ／ＧａＰ、Ｓｉ／ＧａＡｓ、Ｓｉ／ＧａＡｓＰ、Ｓｉ／ＺｎＳ、Ｇｅ／ＧａＡｓ、Ｇｅ／Ｓｉ、Ｇｅ／ＧａＩｎＡｓ、Ｇｅ／ＺｎＳｅ等がある。また、エピタキシャル成長中に異なる層を導電性にドープし、ナノワイヤ内及び量子井戸内に電場を作り出すことができることも明白である。
さらに、２つより多い異なる材料を、基板層のための材料として使用し、さらに多くの新しい物理／材料効果を開発することさえもできる。一実施形態において、ナノワイヤ中に含有されるＳｉ／ＳｉＧｅ／ＧａＡｓの３セグメントの量子層を形成することができる。別の実施形態においては、ｐ型ドープ層とｎ型ドープ層との間に絶縁層を設ける。この構造体の性質を制限する唯一の要因は、多層を形成するのに用いる開始成長プロセスである。また、ナノワイヤ及び量子井戸ナノワイヤをもたらす強化エッチングをＡｇＮＯ３化学エッチングによって示したが、他の化学物質も類似の効果を示すと予想され、異なる材料の組み合わせに対して異なる化学物質が最適であり得る。
図８は、（１１０）面が表面に向くように配向させたＳｉ基板を示す。この基板を、化学エッチング法によって処理した。ＳＥＭ像は、エッチングが、［１００］軸に沿って、すなわち表面に向かって６０°の角度で優先的に起ったことを明らかにした。この方法によって得られたナノワイヤは、ナノワイヤの長手方向に向かって６０°の角度で配向した異なるセグメント間の界面を有する。
図９は、（１１１）面が表面に向くように配向させた２層のＳｉ基板を示す。この基板を、化学エッチング法によって処理した。
図１０は、エッチングが、［１００］軸に沿って優先的に起ったこと、すなわちナノワイヤが表面に向かって５４．７°の角度で配向したことを明らかにしたＳＥＭ像を示す。この方法によって得られたナノワイヤは、ナノワイヤの長手方向に向かって５４．７°の角度で配向した異なるセグメント間の界面を有する。
図１１は、（１１１）面からエッチングされた基板から得られたシリコン・ナノワイヤの１，０００倍の倍率の上面図を示す。エッチングは、最初の溶液を用いて、５０℃で２０分間行った。
図１２は、（１１１）面からエッチングされた基板から得られた５，０００倍の倍率の側面ＳＥＭ像を示し、ナノワイヤは、基板と５４．７°の角度を形成する。
本明細書で用いられる「含む（comprising）」という用語（及びその文法的変化）は、「有する（having）」又は「包含する（including）」という包括的な意味で用いられ、「のみから成る（consisting only of)」という排他的な意味で用いられてはいない。本明細書に用いられる「不定冠詞（aという用語）」及び「定冠詞（theという用語）」は、単数形と同様に複数形をも包含するものとして理解される。
本明細書において引用されたすべての刊行物、特許及び特許出願は、いずれかの、及びすべての目的に対して、あたかも個別の各刊行物、特許及び特許出願が具体的に個別に引用により組み入れられていることが示されているかのように、引用により本明細書に組み入れられる。矛盾がある場合は、本開示が優先する。
本開示の上述の記載は、本開示を例証し、説明する。さらに、本開示は好ましい実施形態のみを示し、説明しているが、上述のように、本開示は様々な他の組み合わせ、変更、及び環境において用いることが可能であり、上記の教示及び／又は関連技術に関する技能若しくは知識に応じて、本明細書で表現された概念の範囲内の変更又は改変が可能であることを理解すべきである。
上記の実施形態はさらに、本発明の実施の既知の最良の形態を説明することを意図したものであり、かつ、当業者が本開示を、このような実施形態又は他の実施形態で、特定の用途又は使用で必要とされる様々な改変と共に利用できるようにするためのものであることを意図している。従って、本記載は、本発明を本明細書に開示された形態に限定することを意図していない。また、添付の特許請求の範囲は、代替的な実施形態を包含するものとして解釈されることが意図される。

Claims (20)

  1. セグメント化されたナノワイヤを得る方法であって、
    第１の材料及び前記第１の材料と異なる第２の材料を、前記第１の材料及び前記第２の材料を含む層状構造体から部分的に除去し、それによって、前記第１の材料のセグメント及び前記第２の材料のセグメントを有するセグメント化されたナノワイヤを得るステップを含む方法。
  2. 前記部分的に除去するステップは化学エッチングを含む、請求項１に記載の方法。
  3. 前記化学エッチングは、フッ化水素／硝酸銀溶液を適用するステップを含む、請求項２に記載の方法。
  4. 前記化学エッチングは、主に前記第１の材料又は前記第２の材料の結晶軸の方向に沿って起る、請求項２に記載の方法。
  5. 前記化学エッチングは、主に[１００]結晶軸の方向に沿って起る、請求項４に記載の方法。
  6. 前記第１の材料はｎ型ドープＳｉであり、前記第２の材料はｐ型ドープＳｉであり、又は、前記第１の材料はｐ型ドープＳｉであり、前記第２の材料はｎ型ドープＳｉである、請求項１に記載の方法。
  7. 前記層状構造体は、少なくとも２つの異なる材料の複数の層を含む、請求項１に記載の方法。
  8. 前記セグメント化されたナノワイヤは、セグメント化されたナノリボンである、請求項１に記載の方法。
  9. 前記セグメント化されたナノワイヤは、ファセット形成された表面を有する、請求項１に記載の方法。
  10. 前記第１の材料及び前記第２の材料は、Ｓｉ、ＳｉＧｅ、ＧａＰ、ＧａＡｓＰ、ＺｎＳ、Ｇｅ、ＧｅＡｓ、ＧａＩｎＡｓ及びＺｎＳｅから成る群から選択される、請求項１に記載の方法。
  11. 請求項１に記載の方法によるセグメント化されたナノワイヤを得るステップを含む、電気的、光学的及び熱電気的デバイスを製造する方法。
  12. セグメント化されたナノワイヤを得る方法であって、
    第１の材料の第１の層を形成するステップと、
    前記第１の材料に隣接する、前記第１の材料とは異なる第２の材料の第２の層を形成するステップと、
    前記第１の材料及び前記第２の材料を部分的に除去し、それによって前記第１の材料のセグメント及び前記第２の材料のセグメントを有するセグメント化されたナノワイヤを得るステップと、
    を含む方法。
  13. 前記第１の層を前記形成するステップ又は前記第２の層を前記形成するステップは、エピタキシャル成長を含む、請求項１２に記載の方法。
  14. 前記第１の層を前記形成するステップ又は前記第２の層を前記形成するステップは、多結晶材料を堆積させるステップを含む、請求項１２に記載の方法。
  15. 前記部分的に除去するステップの前に、少なくとも２つの異なる材料の複数の層を形成するステップをさらに含む、請求項１２に記載の方法。
  16. 前記第１の材料及び前記第２の材料は、Ｓｉ、ＳｉＧｅ、ＧａＰ、ＧａＡｓＰ、ＺｎＳ、Ｇｅ、ＧｅＡｓ、ＧａＩｎＡｓ及びＺｎＳｅから成る群から選択される、請求項１２に記載の方法。
  17. 請求項１２に記載の方法によるセグメント化されたナノワイヤを得るステップを含む、電気的、光学的及び熱電気的デバイスを製造する方法。
  18. 第１の材料の第１のセグメント及び第２の材料の第２のセグメントを含むセグメント化されたナノワイヤであって、前記第１のセグメントと前記第２のセグメントとの間の界面は、前記セグメント化されたナノワイヤの長手方向に向かってある角度で配向する、前記セグメント化されたナノワイヤ。
  19. 請求項１８による前記セグメント化されたナノワイヤを含む太陽電池。
  20. 請求項１８による前記セグメント化されたナノワイヤを含む、垂直キャビティ面発光レーザー、発光ダイオード、又は光電子デバイス。
JP2011501851A 2008-03-25 2009-01-29 超格子／量子井戸ナノワイヤ Pending JP2011519730A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/054,886 2008-03-25
US12/054,886 US8273591B2 (en) 2008-03-25 2008-03-25 Super lattice/quantum well nanowires
PCT/US2009/032339 WO2009120404A1 (en) 2008-03-25 2009-01-29 Super lattice/quantum well nanowires

Publications (1)

Publication Number Publication Date
JP2011519730A true JP2011519730A (ja) 2011-07-14

Family

ID=41114260

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011501851A Pending JP2011519730A (ja) 2008-03-25 2009-01-29 超格子／量子井戸ナノワイヤ

Country Status (6)

Country Link
US (2) US8273591B2 (ja)
EP (1) EP2257968A4 (ja)
JP (1) JP2011519730A (ja)
KR (1) KR20100127249A (ja)
TW (1) TW201004863A (ja)
WO (1) WO2009120404A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010260170A (ja) * 2009-04-28 2010-11-18 Commissariat A L'energie Atomique & Aux Energies Alternatives シリコン及び／又はゲルマニウムナノワイヤの組立方法
US10381451B2 (en) 2015-10-09 2019-08-13 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
US10490681B2 (en) 2015-10-15 2019-11-26 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0601319D0 (en) 2006-01-23 2006-03-01 Imp Innovations Ltd A method of fabricating pillars composed of silicon-based material
GB0709165D0 (en) 2007-05-11 2007-06-20 Nexeon Ltd A silicon anode for a rechargeable battery
GB0713895D0 (en) 2007-07-17 2007-08-29 Nexeon Ltd Production
GB0713896D0 (en) 2007-07-17 2007-08-29 Nexeon Ltd Method
GB0713898D0 (en) 2007-07-17 2007-08-29 Nexeon Ltd A method of fabricating structured particles composed of silcon or a silicon-based material and their use in lithium rechargeable batteries
US8143143B2 (en) 2008-04-14 2012-03-27 Bandgap Engineering Inc. Process for fabricating nanowire arrays
KR20100028412A (ko) * 2008-09-04 2010-03-12 삼성전자주식회사 나노 막대를 이용한 발광 다이오드 및 그 제조 방법
GB2464157B (en) 2008-10-10 2010-09-01 Nexeon Ltd A method of fabricating structured particles composed of silicon or a silicon-based material
GB2464158B (en) 2008-10-10 2011-04-20 Nexeon Ltd A method of fabricating structured particles composed of silicon or a silicon-based material and their use in lithium rechargeable batteries
TWI379430B (en) * 2009-04-16 2012-12-11 Atomic Energy Council A method of fabricating a thin interface for internal light reflection and impurities isolation
GB2470056B (en) 2009-05-07 2013-09-11 Nexeon Ltd A method of making silicon anode material for rechargeable cells
GB2470190B (en) 2009-05-11 2011-07-13 Nexeon Ltd A binder for lithium ion rechargeable battery cells
US9853292B2 (en) 2009-05-11 2017-12-26 Nexeon Limited Electrode composition for a secondary battery cell
GB201005979D0 (en) 2010-04-09 2010-05-26 Nexeon Ltd A method of fabricating structured particles composed of silicon or a silicon-based material and their use in lithium rechargeable batteries
GB201009519D0 (en) 2010-06-07 2010-07-21 Nexeon Ltd An additive for lithium ion rechargeable battery cells
GB201014707D0 (en) 2010-09-03 2010-10-20 Nexeon Ltd Electroactive material
GB201014706D0 (en) 2010-09-03 2010-10-20 Nexeon Ltd Porous electroactive material
WO2012099953A1 (en) * 2011-01-18 2012-07-26 Bandgap Engineering, Inc. Method of electrically contacting nanowire arrays
GB201113464D0 (en) * 2011-08-03 2011-09-21 Sunflake As Nanostructure, nanostructure fabrication method and photovoltaic cell incorporating a nanostructure
WO2014123860A2 (en) * 2013-02-06 2014-08-14 President And Fellows Of Harvard College Anisotropic deposition in nanoscale wires
WO2015171699A1 (en) 2014-05-07 2015-11-12 President And Fellows Of Harvard College Controlled growth of nanoscale wires
US20170117147A1 (en) * 2014-06-13 2017-04-27 President And Fellows Of Harvard College Facet-selective growth of nanoscale wires
US9343529B2 (en) 2014-09-05 2016-05-17 International Business Machines Corporation Method of formation of germanium nanowires on bulk substrates
US9607900B1 (en) * 2015-09-10 2017-03-28 International Business Machines Corporation Method and structure to fabricate closely packed hybrid nanowires at scaled pitch
CN108352400B (zh) 2015-10-30 2021-09-10 佛罗里达大学研究基金会有限公司 包封的纳米结构及其制造方法
US10312081B2 (en) 2016-07-15 2019-06-04 University Of Kentucky Research Foundation Synthesis of metal oxide surfaces and interfaces with crystallographic control using solid-liquid-vapor etching and vapor-liquid-solid growth

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05175123A (ja) * 1991-06-20 1993-07-13 Sanyo Electric Co Ltd 半導体装置の製造方法
JPH05218499A (ja) * 1991-10-28 1993-08-27 Xerox Corp 量子閉じ込め半導体発光素子
JP2003101069A (ja) * 2001-09-25 2003-04-04 Nagoya Industrial Science Research Inst Ｉｉｉ族窒化物量子ドットおよびその製造方法
JP2003301240A (ja) * 2002-04-12 2003-10-24 Nippon Steel Corp 海底光ファイバーケーブル補強用異形線
US20040005723A1 (en) * 2002-04-02 2004-01-08 Nanosys, Inc. Methods of making, positioning and orienting nanostructures, nanostructure arrays and nanostructure devices
JP2004532133A (ja) * 2001-03-30 2004-10-21 ザ・リージェンツ・オブ・ザ・ユニバーシティ・オブ・カリフォルニア ナノ構造及びナノワイヤーの組立方法並びにそれらから組立てられた装置
US20050133254A1 (en) * 2003-12-19 2005-06-23 General Electric Company Direct integration of inorganic nanowires with micron-sized electrodes
JP2005522030A (ja) * 2002-03-28 2005-07-21 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ ナノワイヤ製造方法及び電子装置
US20060097389A1 (en) * 2004-11-05 2006-05-11 Islam M S Nanowire interconnection and nano-scale device applications
JP2006261666A (ja) * 2005-03-16 2006-09-28 General Electric Co <Ge> 高効率無機ナノロッド強化光起電素子
JP2006270107A (ja) * 2005-03-24 2006-10-05 Samsung Electronics Co Ltd ラウンド状のナノワイヤートランジスタチャンネルを備える半導体素子及びその製造方法
JP2007535412A (ja) * 2004-04-30 2007-12-06 ナノシス・インコーポレイテッド ナノワイヤの成長および製造のためのシステムならびに方法
JP2007535413A (ja) * 2004-04-30 2007-12-06 ナノシス・インコーポレイテッド ナノワイヤ成長および採取のための系および方法
JP2009524264A (ja) * 2006-01-23 2009-06-25 ネクソン・リミテッド シリコン系材料のエッチング方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6294450B1 (en) * 2000-03-01 2001-09-25 Hewlett-Packard Company Nanoscale patterning for the formation of extensive wires
US7301199B2 (en) * 2000-08-22 2007-11-27 President And Fellows Of Harvard College Nanoscale wires and related devices
JP2004527905A (ja) * 2001-03-14 2004-09-09 ユニバーシティー オブ マサチューセッツ ナノ製造
US6656573B2 (en) * 2001-06-26 2003-12-02 Hewlett-Packard Development Company, L.P. Method to grow self-assembled epitaxial nanowires
US6773616B1 (en) * 2001-11-13 2004-08-10 Hewlett-Packard Development Company, L.P. Formation of nanoscale wires
KR100481209B1 (ko) * 2002-10-01 2005-04-08 삼성전자주식회사 다중 채널을 갖는 모스 트랜지스터 및 그 제조방법
US7211143B2 (en) * 2002-12-09 2007-05-01 The Regents Of The University Of California Sacrificial template method of fabricating a nanotube
US20050248003A1 (en) * 2004-02-17 2005-11-10 Leonid Tsybeskov One dimensional nanostructures for vertical heterointegration on a silicon platform and method for making same
KR20070034515A (ko) * 2004-05-26 2007-03-28 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 수직 구성요소를 지니는 전기 소자 및 그 제조 방법
KR100647288B1 (ko) * 2004-09-13 2006-11-23 삼성전자주식회사 나노와이어 발광소자 및 그 제조방법
US7400665B2 (en) * 2004-11-05 2008-07-15 Hewlett-Packard Developement Company, L.P. Nano-VCSEL device and fabrication thereof using nano-colonnades
US20060223211A1 (en) * 2004-12-02 2006-10-05 The Regents Of The University Of California Semiconductor devices based on coalesced nano-rod arrays
JP2006239857A (ja) * 2005-02-25 2006-09-14 Samsung Electronics Co Ltd シリコンナノワイヤ、シリコンナノワイヤを含む半導体素子及びシリコンナノワイヤの製造方法
WO2006101659A2 (en) * 2005-03-17 2006-09-28 The George Washington University Method of making nanoparticle wires
JP2007214260A (ja) * 2006-02-08 2007-08-23 Matsushita Electric Ind Co Ltd 半導体発光素子およびその製造方法

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05175123A (ja) * 1991-06-20 1993-07-13 Sanyo Electric Co Ltd 半導体装置の製造方法
JPH05218499A (ja) * 1991-10-28 1993-08-27 Xerox Corp 量子閉じ込め半導体発光素子
JP2004532133A (ja) * 2001-03-30 2004-10-21 ザ・リージェンツ・オブ・ザ・ユニバーシティ・オブ・カリフォルニア ナノ構造及びナノワイヤーの組立方法並びにそれらから組立てられた装置
JP2003101069A (ja) * 2001-09-25 2003-04-04 Nagoya Industrial Science Research Inst Ｉｉｉ族窒化物量子ドットおよびその製造方法
JP2005522030A (ja) * 2002-03-28 2005-07-21 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ ナノワイヤ製造方法及び電子装置
US20040005723A1 (en) * 2002-04-02 2004-01-08 Nanosys, Inc. Methods of making, positioning and orienting nanostructures, nanostructure arrays and nanostructure devices
JP2003301240A (ja) * 2002-04-12 2003-10-24 Nippon Steel Corp 海底光ファイバーケーブル補強用異形線
US20050133254A1 (en) * 2003-12-19 2005-06-23 General Electric Company Direct integration of inorganic nanowires with micron-sized electrodes
JP2007535412A (ja) * 2004-04-30 2007-12-06 ナノシス・インコーポレイテッド ナノワイヤの成長および製造のためのシステムならびに方法
JP2007535413A (ja) * 2004-04-30 2007-12-06 ナノシス・インコーポレイテッド ナノワイヤ成長および採取のための系および方法
US20060097389A1 (en) * 2004-11-05 2006-05-11 Islam M S Nanowire interconnection and nano-scale device applications
JP2006261666A (ja) * 2005-03-16 2006-09-28 General Electric Co <Ge> 高効率無機ナノロッド強化光起電素子
JP2006270107A (ja) * 2005-03-24 2006-10-05 Samsung Electronics Co Ltd ラウンド状のナノワイヤートランジスタチャンネルを備える半導体素子及びその製造方法
JP2009524264A (ja) * 2006-01-23 2009-06-25 ネクソン・リミテッド シリコン系材料のエッチング方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JPN6013047236; Ｍｉｎｇ-Ｌｉａｎｇ　Ｚｈａｎｇ，　Ｋｕｉ-Ｑｉｎｇ　Ｐｅｎｇ，　Ｘｉａ　Ｆａｎ，　Ｊｉａｎ-Ｓｈｅｎｇ　Ｊｉｅ，　Ｒｕｉ-Ｑｉｎ　Ｚｈａｎｇ，　Ｓｈｕｉｔ-Ｔｏｎｇ　Ｌｅｅ，　ａｎｄ　Ｎｉｎｇ-Ｂｅ: 'Ｐｒｅｐａｒａｔｉｏｎ　ｏｆ　Ｌａｒｇｅ-Ａｒｅａ　Ｕｎｉｆｏｒｍ　Ｓｉｌｉｃｏｎ　Ｎａｎｏｗｉｒｅｓ　Ａｒｒａｙｓ　ｔｈｒｏｕｇｈ　Ｍｅｔａｌ-Ａｓｓｉｓｔｅｄ　Ｃｈｅｍｉｃａｌ　Ｅｔｃｈｉｎｇ' Ｊｏｕｒｎａｌ　ｏｆ　Ｐｈｙｓｉｃａｌ　Ｃｈｅｍｉｓｔｒｙ　Ｃ Ｖｏｌ．　１１２，　Ｎｏ．　１２, 20080304, ｐｐ　４&#x *
JPN7013003522; Ｋｕｉ-Ｑｉｎｇ　Ｐｅｎｇ，　Ｙｕｎ-Ｊｉｅ　Ｙａｎ，　Ｓｈａｎｇ-Ｐｅｎｇ　Ｇａｏ，　Ｊｉｎ　Ｚｈｕ: 'Ｓｙｎｔｈｅｓｉｓ　ｏｆ　Ｌａｒｇｅ-Ａｒｅａ　Ｓｉｌｉｃｏｎ　Ｎａｎｏｗｉｒｅ　Ａｒｒａｙｓ　ｖｉａ　Ｓｅｌｆ-Ａｓｓｅｍｂｌｉｎｇ　Ｎａｎｏｅｌｅｃｔｒｏｃｈｅｍｉｓｔｒｙ' Ａｄｖａｎｃｅｄ　Ｍａｔｅｒｉａｌｓ Ｖｏｌ．　１４，　Ｎｏ．　１６, 20020816, ｐｐ．　１１６４-１１６７ *
JPN7013003523; Ｋｕｉｑｉｎｇ　Ｐｅｎｇ，　Ｍｉｎｇｌｉａｎｇ　Ｚｈａｎｇ，　Ａｉｊｉａｎｇ　Ｌｕ，　Ｎｉｎｇ-Ｂｅｗ　Ｗｏｎｇ，　Ｒｕｉｑｉｎ　Ｚｈａｎｇ，　ａｎｄ　Ｓｈｕｉｔ-Ｔｏｎｇ　Ｌｅｅ: 'Ｏｒｄｅｒｅｄ　ｓｉｌｉｃｏｎ　ｎａｎｏｗｉｒｅ　ａｒｒａｙｓ　ｖｉａ　ｎａｎｏｓｐｈｅｒｅ　ｌｉｔｈｏｇｒａｐｈｙ　ａｎｄ　ｍｅｔａｌ-ｉｎｄｕｃｅｄ　ｅｔｃｈｉｎｇ' Ａｐｐｌｉｅｄ　Ｐｈｙｓｉｃｓ　Ｌｅｔｔｅｒｓ Ｖｏｌ．　９０，　Ｎｏ．　１６, 20070420, ｐｐ．　１６３１２３-１-３ *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010260170A (ja) * 2009-04-28 2010-11-18 Commissariat A L'energie Atomique & Aux Energies Alternatives シリコン及び／又はゲルマニウムナノワイヤの組立方法
US10381451B2 (en) 2015-10-09 2019-08-13 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
US10490681B2 (en) 2015-10-15 2019-11-26 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device

Also Published As

Publication number Publication date
US8878259B2 (en) 2014-11-04
TW201004863A (en) 2010-02-01
EP2257968A4 (en) 2014-05-07
US8273591B2 (en) 2012-09-25
EP2257968A1 (en) 2010-12-08
US20120286236A1 (en) 2012-11-15
WO2009120404A1 (en) 2009-10-01
KR20100127249A (ko) 2010-12-03
US20090242869A1 (en) 2009-10-01

Similar Documents

Publication Publication Date Title
JP2011519730A (ja) 超格子／量子井戸ナノワイヤ
US9752252B1 (en) Cubic phase, nitrogen-based compound semiconductor films
US5685946A (en) Method of producing buried porous silicon-geramanium layers in monocrystalline silicon lattices
US8778781B2 (en) Method of growing a thin film, a method of forming a structure and a device
Algra et al. Crystal structure transfer in core/shell nanowires
TWI588875B (zh) 半導體奈米線及其製造方法
KR101209151B1 (ko) 양자점 제조방법 및 양자점을 포함하는 반도체 구조물
TWI459589B (zh) 外延結構體的製備方法
US7432175B2 (en) Quantum dots nucleation layer of lattice mismatched epitaxy
US8450776B2 (en) Epitaxial devices
DE112008000514T5 (de) Heterokristallines Halbleiterbauelement und Verfahren zum Herstellen desselben
KR102018449B1 (ko) 단결정 ⅲa족 나이트라이드 층을 포함하는 반도체 웨이퍼
JP7325850B2 (ja) 超可撓性透明半導体薄膜及びその製造方法
US20140154874A1 (en) Method of making semiconductor materials and devices on silicon substrate
Barbagini et al. Critical aspects of substrate nanopatterning for the ordered growth of GaN nanocolumns
CN111668090A (zh) 一种半导体结构及其制造方法
US10483351B2 (en) Method of manufacturing a substrate with reduced threading dislocation density
US8222988B2 (en) Porous device for optical and electronic applications and method of fabricating the porous device
CN108400082B (zh) 一种在硅衬底上生长氮化镓薄膜的方法、结构及功率器件
Azhari et al. Synthesis and characterization of self-assembled, high aspect ratio nm-scale columnar silicon structures
Megalini et al. 1550-nm InGaAsP multi-quantum-well structures in InP nano-ridges by selective MOCVD growth on SOI substrates
CN107546299B (zh) 基于GeSiC选择外延的直接带隙改性Ge材料及其制备方法
Nam et al. Germanium on insulator (GOI) structure using hetero-epitaxial lateral overgrowth on silicon
WO2014123860A2 (en) Anisotropic deposition in nanoscale wires
JP2014067869A (ja) ヘテロエピタキシャル単結晶の製造方法、ヘテロ接合太陽電池の製造方法、ヘテロエピタキシャル単結晶、ヘテロ接合太陽電池

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130924

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20131118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20131118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131218

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140225

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20140305