KR101209151B1 - 양자점 제조방법 및 양자점을 포함하는 반도체 구조물 - Google Patents
양자점 제조방법 및 양자점을 포함하는 반도체 구조물 Download PDFInfo
- Publication number
- KR101209151B1 KR101209151B1 KR1020110038620A KR20110038620A KR101209151B1 KR 101209151 B1 KR101209151 B1 KR 101209151B1 KR 1020110038620 A KR1020110038620 A KR 1020110038620A KR 20110038620 A KR20110038620 A KR 20110038620A KR 101209151 B1 KR101209151 B1 KR 101209151B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- dielectric thin
- layer
- barrier layer
- compound semiconductor
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 69
- 239000002096 quantum dot Substances 0.000 title claims abstract description 48
- 238000000034 method Methods 0.000 title claims description 31
- 239000010409 thin film Substances 0.000 claims abstract description 98
- 230000004888 barrier function Effects 0.000 claims abstract description 70
- 150000001875 compounds Chemical class 0.000 claims abstract description 49
- 238000004519 manufacturing process Methods 0.000 claims abstract description 16
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 11
- 239000010408 film Substances 0.000 claims description 10
- 238000010438 heat treatment Methods 0.000 claims description 10
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 9
- 229910044991 metal oxide Inorganic materials 0.000 claims description 8
- 150000004706 metal oxides Chemical class 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 6
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 5
- 229910006404 SnO 2 Inorganic materials 0.000 claims description 4
- GEIAQOFPUVMAGM-UHFFFAOYSA-N ZrO Inorganic materials [Zr]=O GEIAQOFPUVMAGM-UHFFFAOYSA-N 0.000 claims description 4
- 230000007547 defect Effects 0.000 abstract description 6
- 238000002360 preparation method Methods 0.000 description 11
- 230000008569 process Effects 0.000 description 10
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 9
- 239000000463 material Substances 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- 238000000313 electron-beam-induced deposition Methods 0.000 description 5
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 5
- 239000004926 polymethyl methacrylate Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000000609 electron-beam lithography Methods 0.000 description 4
- 238000005424 photoluminescence Methods 0.000 description 4
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- 239000004372 Polyvinyl alcohol Substances 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000000103 photoluminescence spectrum Methods 0.000 description 2
- 239000002861 polymer material Substances 0.000 description 2
- 229920002451 polyvinyl alcohol Polymers 0.000 description 2
- 235000019422 polyvinyl alcohol Nutrition 0.000 description 2
- 229910013641 LiNbO 3 Inorganic materials 0.000 description 1
- 239000004793 Polystyrene Substances 0.000 description 1
- 229920002125 Sokalan® Polymers 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052793 cadmium Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000004584 polyacrylic acid Substances 0.000 description 1
- 229920000768 polyamine Polymers 0.000 description 1
- 229920002223 polystyrene Polymers 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/122—Single quantum well structures
- H01L29/127—Quantum box structures
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
Abstract
양자점 제조방법 및 양자점을 포함하는 반도체 구조물을 제공한다. 양자점 제조방법은 (a) 제1 장벽층, 우물층 및 제2 장벽층이 순차 적층된 양자우물 구조를 포함하는 화합물 반도체층을 준비하는 단계; (b) 상기 제2 장벽층 상에, 상기 제2 장벽층보다 열팽창 계수가 큰 제1 유전박막 및 상기 제2 장벽층보다 열팽창 계수가 작은 제2 유전박막을 포함하는 유전박막 패턴을 형성하되, 상기 제1 유전박막은 나노미터 크기의 폭을 갖도록 형성하는 단계; 및 (c) 상기 유전박막 패턴이 형성된 화합물 반도체층을 열처리하여, 상기 제2 유전박막의 하부에 해당하는 화합물 반도체층의 영역에서 상기 우물층의 원소와 상기 장벽층들의 원소 사이의 인터믹싱을 유발하는 단계를 포함한다. 이에 따르면, 양자점의 제조 공정 중 발생하는 결함을 최소화할 수 있으며, 양자점의 크기, 밀도 및 성장 위치를 선택적으로 제어할 수 있다.
Description
본 발명은 양자점 제조방법 및 그 응용에 관한 것으로, 보다 상세하게는 유전박막 패턴과 열처리 과정을 이용한 양자점 제조방법 및 이에 의해 제조된 양자점을 포함하는 반도체 구조물에 관한 것이다.
반도체 양자점은 밴드갭(bandgap)이 서로 다른 두 물질 중 밴드갭이 좁은 물질을 밴드갭이 넓은 물질 내에 드브로이(de Broglie) 파장 정도의 크기가 되도록 성장시킨 반도체 구조이다. 양자점은 그 밴드갭이 반도체 내의 두 운반자(carrier)인 전자와 정공 모두의 움직임을 3차원적으로 제한하게 되며, 운반자의 운동을 제한하지 않는 벌크(bulk) 물질에 비하여 독특하고 우수한 전기적 및 광학적 특성들을 지니게 된다. 따라서, 이러한 양자점을 이용한 적외선 검출기, 레이저, 발광 다이오드, 트랜지스터 및 태양전지 등 반도체 소자로의 응용연구가 활발히 진행되고 있다. 특히, 양자점들이 동일한 광학적 특성을 보이는 단일 양자점은 단전자 메모리와 단광자 광원 등의 나노 전자소자 및 나노 광소자로 응용된다. 나노 광소자 중 단광자 방출기(single photon emitter)는 단일 양자점을 응용한 대표적 광원으로 양자암호나 양자컴퓨터 구현에 핵심적인 소자이다.
이러한 양자점을 이용한 나노소자를 제조하는 경우 양자점의 위치, 크기 및 밀도 등을 제어하는 것이 중요하다. 종래의 양자점 성장에 가장 널리 사용되는 방법으로는 양자우물 구조를 식각하거나, S-K(Stranski-Krastanov) 모드를 사용하여 자발적으로 양자점을 성장시키는 것이었다. 그러나, 식각 방식을 사용하는 경우 식각되는 가장자리에서 발생되는 불규칙적인 원자 배열로 인한 결함이 문제되며, S-K 성장 방식의 경우 성장조건의 정확한 조절이 어려워 양자점의 크기, 밀도 및 성장 위치 등의 정밀한 제어가 어려운 문제가 있다.
본 발명의 해결하고자 하는 기술적 과제는 반도체 소자의 결함을 최소화하는 동시에 양자점의 위치를 선택적으로 제어할 수 있는 양자점 제조방법을 제공함에 있다.
본 발명이 해결하고자 하는 다른 기술적 과제는 상기 양자점 제조방법에 의해 제조된 양자점를 포함하는 반도체 구조물을 제공함에 있다.
상기 기술적 과제를 이루기 위하여 본 발명의 일 측면은 양자점 제조방법을 제공한다. 상기 방법은 (a) 제1 장벽층, 우물층 및 제2 장벽층이 순차 적층된 양자우물 구조를 포함하는 화합물 반도체층을 준비하는 단계; (b) 상기 제2 장벽층 상에, 상기 제2 장벽층보다 열팽창 계수가 큰 제1 유전박막 및 상기 제2 장벽층보다 열팽창 계수가 작은 제2 유전박막을 포함하는 유전박막 패턴을 형성하되, 상기 제1 유전박막은 나노미터 크기의 폭을 갖도록 형성하는 단계; 및 (c) 상기 유전박막 패턴이 형성된 화합물 반도체층을 열처리하여, 상기 제2 유전박막의 하부에 해당하는 화합물 반도체층의 영역에서 상기 우물층의 원소와 상기 장벽층들의 원소 사이의 인터믹싱을 유발하는 단계를 포함한다.
상기 화합물 반도체층은 Ⅲ-Ⅴ족 화합물 반도체층 또는 Ⅱ-Ⅵ족 화합물 반도체층일 수 있다.
또한, 상기 (b) 단계는, 상기 제2 장벽층 상에 레지스트층을 형성하는 단계; 상기 레지스트층을 식각하여 상기 제2 장벽층의 일부를 노출시키는 홀 패턴을 형성하는 단계; 상기 제2 장벽층의 노출된 부분에 상기 제1 및 제2 유전박막 중 어느 한 유전박막을 증착하는 단계; 및 상기 제2 장벽층 상에 남아있는 레지스트층을 제거한 후, 상기 제2 장벽층 상에 상기 제1 및 제2 유전박막 중 나머지 유전박막을 증착하는 단계를 포함할 수 있다.
이때, 상기 제1 유전박막 및 상기 제2 유전박막은 금속 산화물막일 수 있으며, 상기 금속 산화물막은 Al2O3, HfO2, TiO2, SnO2, SiO2 및 ZrO2 중에서 선택되는 적어도 어느 하나를 포함할 수 있다.
또한, 상기 (c) 단계에서의 열처리는 300 내지 900℃의 온도에서 50 내지 200초 동안 수행할 수 있다.
또한, 상기 (c) 단계 후에 상기 유전박막 패턴을 제거하는 단계를 더 포함할 수 있다.
상기 기술적 과제를 이루기 위하여 본 발명의 다른 측면은 양자점을 구비한 반도체 구조물을 제공한다. 상기 반도체 구조물은 제1 장벽층, 우물층 및 제2 장벽층이 순차 적층된 양자우물 구조를 포함하는 화합물 반도체층; 및 상기 제2 장벽층 상에 위치하는, 상기 제2 장벽층보다 열팽창 계수가 큰 제1 유전박막 및 상기 제2 장벽층보다 열팽창 계수가 작은 제2 유전박막을 포함하는 유전박막 패턴을 포함하고, 상기 제1 유전박막은 나노미터 크기의 폭을 가지며, 상기 제2 유전박막 하부에 해당하는 우물층 영역은 상기 제1 유전박막의 하부에 해당하는 우물층 영역보다 넓은 밴드갭을 갖는다.
상술한 바와 같이 본 발명에 따르면, 유전박막 패턴의 형성 및 열처리라는 방법을 통해 양자점을 형성하므로 공정 중 발생하는 결함을 최소화할 수 있다. 또한, 유전박막 패턴의 크기, 모양 및 위치에 따라 양자점의 크기, 밀도 및 성장 위치를 제어할 수 있으므로, 목적하는 소자의 기능에 맞추어 선택적으로 양자점을 성장시킬 수 있는 장점이 있다.
다만, 본 발명의 효과들은 이상에서 언급한 효과로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 양자점 제조방법을 나타낸 흐름도이다.
도 2a 내지 2e는 양자우물 구조를 포함하는 화합물 반도체층 상에 유전박막 패턴을 형성하는 과정을 나타낸 단면도들이다.
도 3은 본 발명의 일 실시예에 따라 제조된 양자점을 포함하는 반도체 구조물의 마이크로 광루미네센스 이미지이다.
도 4는 도 3에서 표시된 A와 B 지역의 마이크로 광루미네센스 스펙트럼을 나타낸 그래프이다.
도 2a 내지 2e는 양자우물 구조를 포함하는 화합물 반도체층 상에 유전박막 패턴을 형성하는 과정을 나타낸 단면도들이다.
도 3은 본 발명의 일 실시예에 따라 제조된 양자점을 포함하는 반도체 구조물의 마이크로 광루미네센스 이미지이다.
도 4는 도 3에서 표시된 A와 B 지역의 마이크로 광루미네센스 스펙트럼을 나타낸 그래프이다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 그러나, 본 발명은 여기서 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 축소 또는 과장된 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다. 또한, 하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 것이다.
도 1은 본 발명의 일 실시예에 따른 양자점 제조방법을 나타낸 흐름도이다.
도 1을 참조하면, 먼저 양자우물 구조를 포함하는 화합물 반도체층을 준비한다(S10). 상기 양자우물 구조는 제1 장벽층, 우물층 및 제2 장벽층이 순차 적층되어 형성된다. 다만, 본 실시예에서는 상기 화합물 반도체층이 단일 양자우물 구조를 갖는 것으로 예시하였으나 이에 한정되지 않으며, 3 이상의 장벽층들 사이에 2 이상의 우물층이 개재된 다중 양자우물 구조의 화합물 반도체층을 사용할 수도 있다.
상기 화합물 반도체층은 Ⅲ-Ⅴ족 화합물 반도체층 또는 Ⅱ-Ⅵ족 화합물 반도체층일 수 있다. 상기 Ⅲ-Ⅴ족 화합물 반도체층은 Al, Ga, In 중에서 선택되는 적어도 어느 하나와 N, P, As 중에서 선택되는 적어도 어느 하나를 포함할 수 있으며, 상기 Ⅱ-Ⅵ족 화합물 반도체층은 Be, Mg, Cd, Zn 중에서 선택되는 적어도 어느 하나와 O, S, Se, Te 중에서 선택되는 적어도 어느 하나를 포함할 수 있다. 다만, 이에 한정되는 것은 아니다.
일 예로서, 상기 화합물 반도체층이 Ⅲ-Ⅴ족 화합물 반도체층인 경우 상기 우물층은 GaAs층으로, 상기 제1 및 제2 장벽층은 AlGaAs로 구성할 수 있으며, 상기 화합물 반도체층이 Ⅱ-Ⅵ족 화합물 반도체층인 경우 상기 우물층은 ZnO층으로, 상기 제1 및 제2 장벽층은 MgZnO층으로 구성할 수 있다.
상기 양자우물 구조의 화합물 반도체층은 기판 상에 다양한 공지된 에피 성장 기술, 예를 들어, 분자 선속 에피 성장법(molecular beam epitaxy, MBE)에 의해 상기 제1 장벽층, 우물층 및 제2 장벽층을 순차적으로 성장시켜 형성할 수 있다. 또한, 상기 기판과 상기 화합물 반도체층과의 격자 부정합에 의한 결함을 최소화하기 위해 상기 기판 상에 버퍼층을 형성한 후, 상기 화합물 반도체층을 형성할 수도 있다. 상기 기판은 Si, ZnO, GaN, SiC, GaAs, InP, AlN, ScAlMgO4 LiNbO3, Al2O3 또는 유리 기판일 수 있으며, 상기 버퍼층은 Ⅲ-Ⅴ족 화합물 반도체 또는 Ⅱ-Ⅵ족 화합물 반도체로 이루어질 수 있다. 다만, 이에 한정되는 것은 아니다.
한편, 상기 기판 및 상기 버퍼층은 상기 화합물 반도체층(및 후술하는 유전박막 패턴)의 형성 후에 선택적으로 제거될 수도 있다.
상기 양자우물 구조를 포함하는 화합물 반도체층을 형성한 후에, 상기 제2 장벽층 상에 상기 제2 장벽층보다 열팽창 계수가 큰 제1 유전박막 및 상기 제2 장벽층보다 열팽창 계수가 작은 제2 유전박막을 포함하는 유전박막 패턴을 형성한다(S12). 이때, 상기 제1 유전박막은 나노미터 크기의 폭을 갖도록 형성한다.
여기서, 상기 "나노미터 크기"는 수 내지 수백 나노미터 스케일을 포함하며, 상기 "폭"은 상기 양자우물 구조의 화합물 반도체층에 나란한 방향으로 측정된 상기 유전박막의 평균 너비를 의미하는 것으로 정의된다.
상기 유전박막 패턴은 다양한 공지된 방법으로 형성할 수 있으며, 예를 들어, 전자빔 리소그래피(electron-beam lithography) 및 전자빔 증착(electron-beam evaporation) 장비를 이용하여 형성할 수 있다.
구체적으로, 상기 유전박막 패턴은 도 2a 내지 2e에 도시된 과정에 따라 형성될 수 있다.
도 2a를 참조하면, 먼저 화합물 반도체층(10)의 제2 장벽층(16) 상에 레지스트층(30)을 형성한다. 상기 레지스트층(30)은 그 하부에 위치하는 화합물 반도체층(10)보다 식각률이 우수한 고분자 소재로 이루어진 것이라면 특별히 한정되지 않으며, 통상의 용액 공정을 통해 상기 제2 장벽층(16) 상에 코팅될 수 있다. 상기 고분자 소재는, 예를 들어, 폴리메틸메타크릴레이트(polymethylmethacrylate, PMMA), 폴리아크릴산(polyacrylic acid), 폴리비닐알코올(polyvinylalcohol, PVA), 폴리스티렌(polystyrene) 또는 폴리아민(polyamine)일 수 있다.
도 2b를 참조하면, 상기 레지스트층(30)을 식각하여 제2 장벽층(16)의 일부를 노출시키는 홀 패턴(32)을 형성한다. 상기 식각은 전자빔 리소그래피를 이용하여 수행할 수 있다. 이때, 상기 홀 패턴(32)은 나노미터 크기의 폭을 갖도록 형성하거나, 식각 후 남아있는 레지스트층(31)이 나노미터 크기의 폭을 갖도록 형성할 수 있다. 한편, 본 실시예에서는 하나의 홀 패턴을 형성하는 것을 예시하였으나, 이에 한정되지 않고 다수의 홀 패턴들을 형성할 수도 있으며, 상기 홀 패턴은 원기둥, 타원기둥 또는 다각기둥 등 다양한 형상으로 형성할 수 있다.
도 2c를 참조하면, 상기 제2 장벽층(16)의 노출된 부분에 제1 유전박막 및 제2 유전박막 중 어느 한 유전박막을 증착한다. 상기 증착은 전자빔 증착법을 이용하여 수행할 수 있다. 본 실시예에서는 설명의 편의를 위해 제1 유전박막(22)이 증착된 것을 도시하였다.
이때, 상기 제1 및 제2 유전박막은 금속 산화물막일 수 있다. 상기 금속 산화물막은 Al2O3, HfO2, TiO2, SnO2, SiO2 및 ZrO2 중에서 선택되는 적어도 어느 하나를 포함할 수 있다. 다만, 이에 한정되는 것은 아니며, 그 하부에서 접촉되는 반도체층과 다른 열팽창 계수를 갖는 물질이라면 제한 없이 사용될 수 있다.
도 2d 및 2e를 참조하면, 상기 제2 장벽층(16) 상에 남아있는 레지스트층(31)을 제거한 후(도 2d), 상기 제2 장벽층(16) 상에 상기 제1 유전박막 및 제2 유전박막 중 나머지 유전박막을 증착한다(도 2e). 상기 남아있는 레지스트층(31)의 제거는 습식 에칭법에 의해 수행할 수 있으며, 상기 증착은 전자빔 증착법을 이용하여 수행할 수 있다. 본 실시예에서는 나머지 유전박막으로 제2 유전박막(24)이 증착된 것을 도시하였다(한편, 제1 유전박막(22) 상에 증착될 수 있는 제2 유전박막 부분은 도면에 도시하지 않았다). 이로써, 제1 유전박막(22) 및 제2 유전박막(24)으로 이루어진 유전박막 패턴(20)을 형성할 수 있다.
다시 도 1을 참조하면, 상기 유전박막 패턴이 형성된 화합물 반도체층을 열처리하여, 상기 제2 유전박막의 하부에 해당하는 화합물 반도체층의 영역에서 우물층의 원소와 장벽층들의 원소 사이의 인터믹싱(intermixing)을 유발시킨다(S14).
여기서, 상기 "인터믹싱"이란 두 개 이상의 원소가 열처리 과정에서 서로 섞이는 현상을 말하는 것으로서, 이러한 인터믹싱을 통해 상기 제 2 유전박막의 하부에 위치하는 우물층 영역의 밴드갭을 변화시킬 수 있다.
상기 인터믹싱은 제2 장벽층 및 그 상부에 위치하는 유전박막의 열팽창 계수의 차이에 따라 결정되는데, 유전박막의 열팽창 계수가 제2 장벽층의 열팽창 계수보다 클 경우에는 유전박막과 제2 장벽층 사이에 인장 변형(tensile strain)이 발생하여 인터믹싱이 제한되고, 유전박막의 열팽창 계수가 제2 장벽층의 열팽창 계수보다 작을 경우에는 유전박막과 제2 장벽층 사이에 압축 변형(compressive strain)이 발생하여 인터믹싱이 증가된다. 그러므로, 양자우물 구조를 포함하는 화합물 반도체층의 제2 장벽층 상에 제1 유전박막 및 제2 유전박막을 포함하는 유전박막 패턴을 형성하되, 상기 유전박막들 중 어느 하나는 제2 장벽층보다 열팽창 계수가 큰 물질로 형성하고, 나머지 하나는 제2 장벽층보다 열팽창 계수가 작은 물질로 형성한 후 열처리함으로써 양자우물 구조 내의 우물층의 밴드갭을 선택적으로 변화시킬 수 있다.
또한, 상기 열처리는 용이한 인터믹싱을 위해 상기 양자우물 구조를 포함하는 반도체층의 성장 온도와 유사한 온도에서 신속히 수행하는 것이 바람직하며, 구체적으로는 300 내지 900℃의 온도 범위에서 50 내지 200초 동안 수행할 수 있다. 일 예로, Ⅱ-Ⅵ족 화합물 반도체층을 사용하는 경우에는 300 내지 500℃의 온도에서, Ⅲ-Ⅴ족 화합물 반도체층을 사용하는 경우에는 800 내지 900℃의 온도에서 급속 열처리할 수 있다.
결과적으로 본 실시예에 따르면, 상기 제2 유전박막의 하부에 위치하는 우물층 및 장벽층들의 원소들 간에는 인터믹싱이 일어나 상기 제2 유전박막의 하부에 위치하는 우물층 영역의 밴드갭은 넓어지는 반면, 상기 제1 유전박막의 하부에 위치하는 우물층 및 장벽층들의 원소들 간에는 인터믹싱이 제한되어 상기 제1 유전박막의 하부에 위치하는 우물층 영역의 밴드갭은 변하지 않게 된다. 따라서, 상기 제1 유전박막 하부에 위치하는 우물층 영역에서는 전자와 정공이 3차원적인 구속 효과를 받게 되는 양자점이 형성된다.
그러므로, 본 발명에 따르면 상기 유전박막 패턴의 크기, 모양 및 위치에 따라 양자점의 크기, 밀도 및 성장 위치를 선택적으로 제어할 수 있다. 또한, 반도체층의 성장 온도 부근에서 급속 열처리라는 간단한 방법을 통해 양자점 형성을 유도하므로 공정 중 발생하는 결함을 최소화할 수 있다.
한편, 상술한 과정들을 수행한 후에, 상기 유전박막 패턴을 제거하는 단계를 더 수행할 수도 있다. 즉, 상술한 과정들에 의해 양자우물 구조 내에 양자점을 형성한 후, 상기 양자점을 형성하기 위해 사용된 상기 유전박막 패턴은 제거될 수 있다. 이는 상기 양자점이 형성된 구조물을 특정 소자로 응용하는데 있어서, 상기 유전박막 패턴이 소자의 목적하는 기능에 의미 있는 부분으로서 활용되지 않거나 불리한 영향을 미치는 경우에 유익하다.
또한, 상술한 양자점 제조방법에서는 제2 장벽층에 유전박막 패턴이 직접 형성된 실시예를 들어 설명하였으나, 본 발명은 이에 한정되지 않으며, 상기 제2 장벽층과 상기 유전박막 패턴 사이에 다른 에피층이 삽입된 경우라도 상기 유전박막 패턴 및 상기 에피층이 열팽창 계수 측면에서 상술한 관계를 만족한다면, 상기 에피층보다 작은 열팽창 계수를 갖는 유전박막의 하부에 해당하는 우물층의 영역에서는 역시 밴드갭을 증가시키는 것이 가능할 것임을 당업자라면 쉽게 이해할 수 있을 것이다.
이하, 본 발명의 이해를 돕기 위하여 바람직한 실험예를 제시한다. 다만, 하기의 실험예는 본 발명의 이해를 돕기 위한 것일 뿐, 본 발명이 하기의 실험예에 의해 한정되는 것은 아니다.
<제조예 1: GaAs/AlGaAs 양자우물의 제조>
GaAs/AlGaAs 양자우물은 분자 선속 에피 성장법을 이용하여 성장시켰다.
먼저, GaAs 기판 위에 두꺼운 GaAs 완충층을 성장시킨 후, 20 nm Al0.45Ga0.55As 클래드층, 40-50 nm Al0 .3Ga0 .7As 장벽층, 5 nm GaAs 우물층, 40-50 nm Al0 .3Ga0 .7As 장벽층, 20 nm Al0 .45Ga0 .55As 클래드층 및 5 nm GaAs 덮개층을 순차적으로 성장시켜 양자우물 구조를 포함하는 반도체층을 제조하였다.
<제조예 2: 유전박막 패턴의 제조>
제조예 1에서 제조된 양자우물 시료 위에 전자빔 리소그래피 및 전자빔 증착 장비를 이용하여 TiO2와 SiO2로 이루어진 유전박막 패턴을 증착하였다.
1) 제조예 1에서 제조된 양자우물 시료의 GaAs 덮개층(열팽창 계수: 6.3×10-6℃-1)에 PMMA(polymethylmethacrylate)를 코팅하여 레지스트층을 형성한 후, 상기 레지스트층의 일부를 전자빔 리소그래피로 식각하여 상기 덮개층의 일부를 노출시키는 약 70 nm의 폭을 갖는 홀 패턴을 형성하였다.
3) 홀 패턴이 형성된 양자우물 시료 위에 전자빔 증착 장비를 이용하여 100 nm TiO2(열팽창 계수: 8.2×10-6℃-1)를 증착하였다.
4) 아세톤을 이용하여 PMMA 레지스트층 및 레지스트층 상부에 증착된 TiO2를 제거하였다.
5) TiO2가 증착된 양자우물 시료 위에 전자빔 증착 장비를 이용하여 100 nm SiO2(열팽창 계수: 0.52×10-6℃-1)를 증착하였다.
<제조예 3: 급속 열처리 과정에 의한 양자점의 제조>
제조예 2에서 제조된 TiO2와 SiO2로 이루어진 유전박막 패턴이 증착된 양자우물 시료를 급속 열처리 장비에 넣어 850℃에서 150초 동안 열처리하였다.
제조예 3에서 제조된 양자점을 포함하는 반도체 구조물을 저온(6 K)에서 532 nm의 파장을 갖는 Nd:YVO4 레이저를 이용하여 마이크로 광루미네센스(μ-photoluminescence)를 측정하였다.
도 3은 제조예 3에서 제조된 양자점을 포함하는 반도체 구조물의 마이크로 광루미네센스 이미지이다.
도 4는 도 3에서 표시된 A와 B 지역의 마이크로 광루미네센스 스펙트럼을 나타낸 그래프이다.
도 3 및 4를 참조하면, TiO2가 증착된 영역(B)에서 양자점 스펙트럼에 해당하는 광루미네센스가 나타남을 확인할 수 있으며, SiO2가 증착된 영역(A)에서는 광루미네센스가 나타나지 않음을 확인할 수 있다. 따라서, SiO2가 증착된 영역(A)의 하부에서는 우물층의 원소와 장벽층들의 원소 사이에 인터믹싱이 발생하여 우물층의 밴드갭이 넓어지며, 이에 의해 TiO2가 증착된 영역(B)의 하부에 해당하는 우물층에서 3차원적 구속 현상이 일어났음을 알 수 있다.
이상, 본 발명의 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형 및 변경이 가능하다.
10: 화합물 반도체층 12: 제1 장벽층
14: 우물층 16: 제2 장벽층
20: 유전박막 패턴 22: 제1 유전박막
24: 제2 유전박막 30: 레지스트층
31: 식각된 레지스트층 32: 홀 패턴
14: 우물층 16: 제2 장벽층
20: 유전박막 패턴 22: 제1 유전박막
24: 제2 유전박막 30: 레지스트층
31: 식각된 레지스트층 32: 홀 패턴
Claims (11)
- (a) 제1 장벽층, 우물층 및 제2 장벽층이 순차 적층된 양자우물 구조를 포함하는 화합물 반도체층을 준비하는 단계;
(b) 상기 제2 장벽층 상에, 상기 제2 장벽층보다 열팽창 계수가 큰 제1 유전박막 및 상기 제2 장벽층보다 열팽창 계수가 작은 제2 유전박막을 포함하는 유전박막 패턴을 형성하되, 상기 제1 유전박막은 나노미터 크기의 폭을 갖도록 형성하는 단계; 및
(c) 상기 유전박막 패턴이 형성된 화합물 반도체층을 열처리하여, 상기 제2 유전박막의 하부에 해당하는 화합물 반도체층의 영역에서 상기 우물층의 원소와 상기 장벽층들의 원소 사이의 인터믹싱을 유발하는 단계를 포함하는 양자점 제조방법. - 제1항에 있어서,
상기 화합물 반도체층은 Ⅲ-Ⅴ족 화합물 반도체층 또는 Ⅱ-Ⅵ족 화합물 반도체층인 양자점 제조방법. - 제1항에 있어서, 상기 (b) 단계는
상기 제2 장벽층 상에 레지스트층을 형성하는 단계;
상기 레지스트층을 식각하여 상기 제2 장벽층의 일부를 노출시키는 홀 패턴을 형성하는 단계;
상기 제2 장벽층의 노출된 부분에 상기 제1 및 제2 유전박막 중 어느 한 유전박막을 증착하는 단계; 및
상기 제2 장벽층 상에 남아있는 레지스트층을 제거한 후, 상기 제2 장벽층 상에 상기 제1 및 제2 유전박막 중 나머지 유전박막을 증착하는 단계를 포함하는 양자점 제조방법. - 제1항에 있어서,
상기 제1 유전박막 및 상기 제2 유전박막은 금속 산화물막인 양자점 제조방법. - 제4항에 있어서,
상기 금속 산화물막은 Al2O3, HfO2, TiO2, SnO2, SiO2 및 ZrO2 중에서 선택되는 적어도 어느 하나를 포함하는 양자점 제조방법. - 제1항에 있어서, 상기 (c) 단계에서의 열처리는
300 내지 900℃의 온도에서 50 내지 200초 동안 수행하는 양자점 제조방법. - 제1항에 있어서, 상기 (c) 단계 후에
상기 유전박막 패턴을 제거하는 단계를 더 포함하는 양자점 제조방법. - 제1 장벽층, 우물층 및 제2 장벽층이 순차 적층된 양자우물 구조를 포함하는 화합물 반도체층; 및
상기 제2 장벽층 상에 위치하는, 상기 제2 장벽층보다 열팽창 계수가 큰 제1 유전박막 및 상기 제2 장벽층보다 열팽창 계수가 작은 제2 유전박막을 포함하는 유전박막 패턴을 포함하고,
상기 제1 유전박막은 나노미터 크기의 폭을 가지며, 상기 제2 유전박막 하부에 해당하는 우물층 영역은 상기 제1 유전박막의 하부에 해당하는 우물층 영역보다 넓은 밴드갭을 갖는, 양자점을 구비한 반도체 구조물. - 제8항에 있어서,
상기 화합물 반도체층은 Ⅲ-Ⅴ족 화합물 반도체층 또는 Ⅱ-Ⅵ족 화합물 반도체층인 양자점을 구비한 반도체 구조물. - 제8항에 있어서,
상기 제1 유전박막 및 상기 제2 유전박막은 금속 산화물막인 양자점을 구비한 반도체 구조물. - 제10항에 있어서,
상기 금속 산화물막은 Al2O3, HfO2, TiO2, SnO2, SiO2 및 ZrO2 중에서 선택되는 적어도 어느 하나를 포함하는 양자점을 구비한 반도체 구조물.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110038620A KR101209151B1 (ko) | 2011-04-25 | 2011-04-25 | 양자점 제조방법 및 양자점을 포함하는 반도체 구조물 |
| US13/325,528 US8679879B2 (en) | 2011-04-25 | 2011-12-14 | Method for fabricating quantum dot and semiconductor structure containing quantum dot |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110038620A KR101209151B1 (ko) | 2011-04-25 | 2011-04-25 | 양자점 제조방법 및 양자점을 포함하는 반도체 구조물 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120120834A KR20120120834A (ko) | 2012-11-02 |
| KR101209151B1 true KR101209151B1 (ko) | 2012-12-06 |
Family
ID=47020584
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110038620A KR101209151B1 (ko) | 2011-04-25 | 2011-04-25 | 양자점 제조방법 및 양자점을 포함하는 반도체 구조물 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8679879B2 (ko) |
| KR (1) | KR101209151B1 (ko) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160123803A1 (en) * | 2014-10-31 | 2016-05-05 | Simon Fraser University | Vector light sensor and array thereof |
| US10084001B2 (en) | 2014-10-31 | 2018-09-25 | Simon Fraser University | Vector light sensor and array thereof |
| CN107919266B (zh) * | 2016-10-08 | 2020-04-10 | 青岛翼晨镭硕科技有限公司 | 一种量子点结构的制作方法 |
| US10365564B2 (en) * | 2017-08-09 | 2019-07-30 | Saudi Arabian Oil Company | Calcite channel nanofluidics |
| WO2019117977A1 (en) * | 2017-12-17 | 2019-06-20 | Intel Corporation | Quantum well stacks for quantum dot devices |
| US10761428B2 (en) | 2018-08-28 | 2020-09-01 | Saudi Arabian Oil Company | Fabricating calcite nanofluidic channels |
| US10926227B2 (en) | 2018-12-03 | 2021-02-23 | Saudi Arabian Oil Company | Fabricating calcite nanofluidic channels |
| KR102316051B1 (ko) * | 2019-10-11 | 2021-10-25 | 한국과학기술연구원 | 트랩 준위 밀도가 감소한 양자점 표면을 갖는 광학 소자 및 이를 제조하는 방법 |
| CN111584767B (zh) * | 2020-05-27 | 2022-12-02 | 合肥福纳科技有限公司 | 量子点发光二极管及其制备方法 |
| US11454097B2 (en) | 2021-01-04 | 2022-09-27 | Saudi Arabian Oil Company | Artificial rain to enhance hydrocarbon recovery |
| US11881533B2 (en) | 2021-11-15 | 2024-01-23 | International Business Machines Corporation | Fabrication of a semiconductor device including a quantum dot structure |
| US11728448B2 (en) | 2021-11-15 | 2023-08-15 | International Business Machines Corporation | Fabrication of a semiconductor device including a quantum dot structure |
| US11961702B2 (en) | 2021-12-09 | 2024-04-16 | Saudi Arabian Oil Company | Fabrication of in situ HR-LCTEM nanofluidic cell for nanobubble interactions during EOR processes in carbonate rocks |
| US11787993B1 (en) | 2022-03-28 | 2023-10-17 | Saudi Arabian Oil Company | In-situ foamed gel for lost circulation |
| US11913319B2 (en) | 2022-06-21 | 2024-02-27 | Saudi Arabian Oil Company | Sandstone stimulation |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5708674A (en) * | 1995-01-03 | 1998-01-13 | Xerox Corporation | Semiconductor laser or array formed by layer intermixing |
| US6984538B2 (en) * | 2001-07-26 | 2006-01-10 | Phosistor Technologies, Inc. | Method for quantum well intermixing using pre-annealing enhanced defects diffusion |
| SG99970A1 (en) * | 2002-04-05 | 2003-11-27 | Inst Materials Research & Eng | Method for forming a modified semiconductor having a plurality of band gaps |
| US7476787B2 (en) * | 2005-02-23 | 2009-01-13 | Stc.Unm | Addressable field enhancement microscopy |
| US7723139B2 (en) * | 2007-10-01 | 2010-05-25 | Corning Incorporated | Quantum well intermixing |
-
2011
- 2011-04-25 KR KR1020110038620A patent/KR101209151B1/ko not_active IP Right Cessation
- 2011-12-14 US US13/325,528 patent/US8679879B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US8679879B2 (en) | 2014-03-25 |
| US20120267603A1 (en) | 2012-10-25 |
| KR20120120834A (ko) | 2012-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101209151B1 (ko) | 양자점 제조방법 및 양자점을 포함하는 반도체 구조물 | |
| US11450528B2 (en) | Process for growing nanowires or nanopyramids on graphitic substrates | |
| KR102564288B1 (ko) | 그라파이트 기판상에서 성장한 나노와이어 또는 나노피라미드 | |
| US9076927B2 (en) | (In,Ga,Al)N optoelectronic devices grown on relaxed (In,Ga,Al)N-on-GaN base layers | |
| JP2010225870A (ja) | 半導体素子 | |
| CN107919266B (zh) | 一种量子点结构的制作方法 | |
| Barbagini et al. | Critical aspects of substrate nanopatterning for the ordered growth of GaN nanocolumns | |
| KR100760845B1 (ko) | 열처리를 이용한 저밀도 양자점 구조를 가지는 반도체소자의 제조 방법 | |
| JP4824270B2 (ja) | 半導体基板 | |
| JP3768790B2 (ja) | 量子ドット構造体及びそれを有する半導体デバイス装置 | |
| KR101323218B1 (ko) | 희생적 식각 마스크를 이용한 나노 구조물 제조방법 | |
| KR20090012472A (ko) | 실리콘 기판 상에 게르마늄 메사 구조를 형성하는 방법 | |
| KR101256757B1 (ko) | 다중 씨드층을 이용한 산화아연 나노구조체 제조방법 | |
| JP2004281954A (ja) | 量子ドットの作製方法 | |
| JPH04280629A (ja) | 微細階段状構造体の製造方法およびそれを用いた半導 体装置 | |
| JP2006114612A (ja) | 光半導体装置 | |
| Hulicius et al. | Quantum Dots | |
| JPH08181301A (ja) | 量子ドット構造及びその製造方法 | |
| KR100721479B1 (ko) | 성장 시간 정지를 이용한 저밀도 화합물 반도체 양자점제작방법 | |
| JP5493124B2 (ja) | 量子ドット構造製造方法 | |
| JP2000183327A (ja) | 量子ドットの作製方法並びに該方法により作製された量子ドット構造及び半導体量子ドットレーザ | |
| US7749787B2 (en) | Method for forming quantum dots by alternate growth process | |
| JP5494992B2 (ja) | 三次元微細加工基板 | |
| WO2005101470A1 (ja) | 三次元微細加工方法及び高密度三次元微細構造 | |
| JP2005109366A (ja) | 半導体素子及びその作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20151002 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20161004 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20170926 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |