JP2011160009A - 基板とこの基板の第1の面に搭載される集積回路ダイとの間の熱膨張差による応力を低減する方法 - Google Patents
基板とこの基板の第1の面に搭載される集積回路ダイとの間の熱膨張差による応力を低減する方法 Download PDFInfo
- Publication number
- JP2011160009A JP2011160009A JP2011117737A JP2011117737A JP2011160009A JP 2011160009 A JP2011160009 A JP 2011160009A JP 2011117737 A JP2011117737 A JP 2011117737A JP 2011117737 A JP2011117737 A JP 2011117737A JP 2011160009 A JP2011160009 A JP 2011160009A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- substrate
- circuit die
- contact
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 23
- 239000000758 substrate Substances 0.000 claims description 60
- 230000008878 coupling Effects 0.000 claims 8
- 238000010168 coupling process Methods 0.000 claims 8
- 238000005859 coupling reaction Methods 0.000 claims 8
- 239000004020 conductor Substances 0.000 claims 2
- 230000000694 effects Effects 0.000 claims 2
- 229910000679 solder Inorganic materials 0.000 description 32
- 230000035882 stress Effects 0.000 description 6
- 239000008393 encapsulating agent Substances 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/02—Arrangements of circuit components or wiring on supporting structure
- H05K7/06—Arrangements of circuit components or wiring on supporting structure on insulating boards, e.g. wiring harnesses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49204—Contact or terminal manufacturing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49204—Contact or terminal manufacturing
- Y10T29/49208—Contact or terminal manufacturing by assembling plural parts
- Y10T29/49222—Contact or terminal manufacturing by assembling plural parts forming array of contacts or terminals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
- Connecting Device With Holders (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
【解決手段】 基板の第2の面に接点群を形成する際において、集積回路ダイの寸法プロファイルの周辺に対応する領域については、接点のない領域とする。これにより、該接点のない領域すなわち熱膨張差による応力が加わる領域では、基板と集積回路ダイとの間の接続は行われない。
【選択図】 図4
Description
本発明は、集積回路パッケージに関する。
集積回路は、一般に、パッケージに取り付けられ、そのパッケージがプリント回路ボードにはんだ付けされる。1つのそのようなタイプの集積回路パッケージは、ボール・グリッド・アレイ(「BGA」)パッケージである。BGAパッケージは、パッケージ基板の外部底面上に配置された複数のはんだボールを有する。はんだボールは、パッケージをプリント回路ボードに取り付けるためにリフローされる。集積回路は、パッケージ基板の上面に取り付けられ、パッケージ内の内部配線によってはんだボールに電気的に結合される。
第2図に、はんだボール4の外部二次元アレイを有する従来技術のBGAパッケージ2を示す。はんだボール4は、集積回路6の下にあるパッケージ領域から離れた位置にある。はんだボール4を集積回路6から離れて配置すると、パッケージと集積回路との膨張差によって生じるはんだ接合の熱応力が小さくなる。外部アレイ・パターンは、はんだ故障を少なくするのに有効であるが、パッケージの入出力(I/O)を制限する。さらに、集積回路は、はんだボールを介してプリント回路ボード中に伝導する熱を発生する。はんだボールをパッケージの外縁に配置すると、パッケージ基板中の熱経路が増大する。経路が長くなると、パッケージの熱インピーダンスが増大し、集積回路の接合温度が上昇する。
本発明は、パッケージ基板の底面上に配置されたはんだボールの外部二次元アレイおよびはんだボールの中心二次元アレイを有するボール・グリッド・アレイ(「BGA」)集積回路パッケージである。はんだボールは、一般に、パッケージをプリント回路ボードに取り付けるためにリフローされる。基板の反対側の面には、パッケージ内の内部配線によってはんだボールに電気的に結合される集積回路が取り付けられる。はんだボールの外部アレイは、集積回路と基板との熱膨張差によって引き起こされるはんだ応力を小さくするために集積回路の寸法プロファイルの外側に配置される。中心はんだボールは、一般に、集積回路からプリント回路ボードまで直接熱経路および電気経路を形成するためにパッケージのグランドおよび電力パッドに直接配線される。
参照番号によってより具体的に図面を参照すると、第3図および第4図には、本発明のボール・グリッド・アレイ(「BGA」)集積回路パッケージ10が示されている。パッケージ10は、上面14および反対側の底面16を有する基板12を含んでいる。基板12の上面14には、集積回路18が取り付けられる。集積回路18は、一般にマイクロプロセッサである。マイクロプロセッサに対して説明するが、パッケージ10は、任意の電気デバイスを含むことを理解されたい。
1.上面および反対側の底面を有する基板であって、前記底面が、それぞれ第1の距離だけ互いに分離されたコンタクト・パッドの外部アレイ、およびそれぞれ第2の距離だけ互いに分離されたコンタクト・パッドの中心アレイを有し、前記コンタクト・パッドの中心アレイが、第1および第2の距離よりも長い第3の距離だけ前記コンタクト・パッドの外部アレイから分離された基板と、
前記基板の前記コンタクト・パッドに取り付けられた複数のはんだボールとを含むボール・グリッド・アレイ・パッケージ。
2.前記基板の前記上面が複数のボンド・パッドを有することを特徴とする実施態様1に記載のパッケージ。
3.前記基板の前記上面が、前記基板中に延びる複数のビアによって前記コンタクト・パッドの中心アレイに接続された接地バスを有することを特徴とする実施態様2に記載のパッケージ。
4.前記コンタクト・パッドの外部アレイがコンタクト・パッドの少なくとも5つの行を有することを特徴とする実施態様3に記載のパッケージ。
5.前記基板の前記上面が、前記基板中に延びる複数のビアによって前記コンタクト・パッドの中心アレイに接続された電力バスを有することを特徴とする実施態様4に記載のパッケージ。
6.前記コンタクト・パッドの中心アレイが4×4マトリックスの形に配置されたことを特徴とする実施態様5に記載のパッケージ。
7.上面および反対側の底面を有する基板であって、前記上面が複数のボンド・パッドを有し、前記底面が、それぞれ第1の距離だけ互いに分離されたコンタクト・パッドの外部アレイ、およびそれぞれ第2の距離だけ互いに分離されたコンタクト・パッドの中心アレイを有し、前記コンタクト・パッドの中心アレイが、第1および第2の距離よりも長い第3の距離だけ前記コンタクト・パッドの外部アレイから分離された基板と、
前記基板の前記コンタクト・パッドに取り付けられた複数のはんだボールと、
前記基板に取り付けられ、かつ前記ボンド・パッドに取り付けられた集積回路とを含むボール・グリッド・アレイ集積回路パッケージ。
8.前記基板の前記上面が、前記集積回路に結合され、かつ前記基板中に延びる複数のビアによって前記コンタクト・パッドの中心アレイに接続された接地バスを有することを特徴とする実施態様7に記載のパッケージ。
9.前記コンタクト・パッドの外部アレイがコンタクト・パッドの少なくとも5つの行を有することを特徴とする実施態様8に記載のパッケージ。
10.前記基板の前記上面が、前記基板中に延びる複数のビアによって前記コンタクト・パッドの中心アレイに接続された電力バスを有することを特徴とする実施態様9に記載のパッケージ。
11.前記コンタクト・パッドの中心アレイが4×4マトリックスの形に配置されたことを特徴とする実施態様10に記載のパッケージ。
12.前記集積回路がカプセル材によって囲まれることを特徴とする実施態様11に記載のパッケージ。
13.前記コンタクト・パッドの外部アレイが前記集積回路の外部寸法プロファイルの外側に配置されることを特徴とする実施態様7に記載のパッケージ。
14.a)上面および反対側の底面を有する基板であって、前記上面が複数のボンド・パッドを有し、前記底面が、それぞれ第1の距離だけ互いに分離されたコンタクト・パッドの外部アレイ、およびそれぞれ第2の距離だけ互いに分離されたコンタクト・パッドの中心アレイを有し、前記コンタクト・パッドの中心アレイが、第1および第2の距離よりも長い第3の距離だけ前記コンタクト・パッドの外部アレイから分離された基板を備えるステップと、
b)前記基板の前記上面に集積回路を取り付けるステップと、
c)前記コンタクト・パッドに複数の前記はんだボールを取り付けるステップとを含むボール・グリッド・アレイ集積回路パッケージを組み立てる方法。
15.前記集積回路をカプセル化するステップをさらに含むことを特徴とする実施態様14に記載の方法。
16.複数のボンド・ワイヤを用いて前記集積回路を前記基板に結合するステップをさらに含むことを特徴とする実施態様15に記載の方法。
36 コンタクトパッドの外部アレイ
38 コンタクトパッドの中心アレイ
Claims (14)
- 基板とこの基板の第1の面に搭載される集積回路ダイとの間の熱膨張差による応力の影響を低減する方法であって、
前記基板の前記第1の面と反対の第2の面に第1の接点群を形成することであって、該第1の接点群を前記第1の面に搭載される集積回路ダイの寸法プロファイルの外側に形成すること、
前記基板の前記第1の面と反対の第2の面に第2の接点群を形成することであって、該第2の接点群を前記第1の面に搭載される集積回路ダイの寸法プロファイルの内側に形成すること、
前記第1と第2の接点群の間であって、かつ前記集積回路ダイの寸法プロファイルのまわりに、接点のない領域を残すこと、
を含み、
前記集積回路ダイの寸法プロファイルのまわりは、前記基板と前記集積回路ダイとの間の熱膨張差が生じる領域である、方法。 - 請求項1に記載の方法であって、
前記第1、第2の接点群に電気導体を結合すること
をさらに含む方法。 - 請求項1に記載の方法であって、
前記第1の接点群の隣接する接点は第1の距離だけ隔てられており、第2の接点群の隣接する接点は第2の距離だけ隔てられている方法。 - 請求項3に記載の方法であって、
前記第1の距離と第2の距離が等しい方法。 - 請求項3に記載の方法であって、
前記接点のない領域の幅が前記第1、第2の各々の距離より大きい方法。 - 請求項1に記載の方法であって、
前記基板の第1の面に、前記集積回路ダイに結合する接地バスを形成すること、
前記基板を通って延びるとともに前記接地バスを前記第2の接点群のいずれかに結合する複数のビアを形成すること
をさらに含む方法。 - 請求項1に記載の方法であって、
前記基板の第1の面に、前記集積回路ダイに結合する電力バスを形成すること、
前記基板を通って延びるとともに前記電力バスを前記第2の接点群のいずれかに結合する複数のビアを形成すること
をさらに含む方法。 - 請求項1に記載の方法であって、
前記基板に集積回路ダイを搭載すること
をさらに含む方法。 - 基板とこの基板の第1の面に搭載される集積回路ダイとの間の熱膨張差による応力の影響を低減する方法であって、
前記集積回路ダイの寸法プロファイルのまわりの前記基板の前記第1の面と反対の第2の面の領域に接点のない領域を残しながら、該第2の面に接点群を形成することを含み、
前記接点群の内の第1の部分の接点群は前記接点のない領域の外側にあり、前記接点群の内の第2の部分の接点群は前記接点のない領域に包囲され、
前記接点のない領域は、前記第1の部分の接点群の隣接する接点間の距離よりも大きい幅を有するとともに、前記第2の部分の接点群の隣接する接点間の距離よりも大きい幅を有する方法。 - 請求項9に記載の方法であって、
前記接点群に電気導体を結合すること
をさらに含む方法。 - 請求項9に記載の方法であって、
前記第1の部分の隣接する接点間の距離が、前記第2の部分の隣接する接点間の距離に等しい方法。 - 請求項9に記載の方法であって、
前記基板に集積回路ダイを搭載すること
をさらに含む方法。 - 請求項9に記載の方法であって、
前記基板の第1の面に、前記集積回路ダイに結合する接地バスを形成すること、
前記基板を通って延びるとともに前記接地バスを前記第2の部分の接点群のいずれかに結合する複数のビアを形成すること
をさらに含む方法。 - 請求項9に記載の方法であって、
前記基板の第1の面に、前記集積回路ダイに結合する電力バスを形成すること、
前記基板を通って延びるとともに前記電力バスを前記第2の部分の接点群のいずれかに結合する複数のビアを形成すること
をさらに含む方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US62335596A | 1996-03-28 | 1996-03-28 | |
US08/623,355 | 1996-03-28 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008190163A Division JP5247281B2 (ja) | 1996-03-28 | 2008-07-23 | 分布中心を有する周辺マトリックス・ボール・グリッド・アレイ回路パッケージ |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014142905A Division JP2014187410A (ja) | 1996-03-28 | 2014-07-11 | 基板とこの基板の第1の面に搭載される集積回路ダイとの間の熱膨張差による応力を低減する方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011160009A true JP2011160009A (ja) | 2011-08-18 |
Family
ID=24497765
Family Applications (4)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9534409A Pending JPH11506274A (ja) | 1996-03-28 | 1997-03-07 | 分布中心を有する周辺マトリックス・ボール・グリッド・アレイ回路パッケージ |
JP2008190163A Expired - Lifetime JP5247281B2 (ja) | 1996-03-28 | 2008-07-23 | 分布中心を有する周辺マトリックス・ボール・グリッド・アレイ回路パッケージ |
JP2011117737A Pending JP2011160009A (ja) | 1996-03-28 | 2011-05-26 | 基板とこの基板の第1の面に搭載される集積回路ダイとの間の熱膨張差による応力を低減する方法 |
JP2014142905A Pending JP2014187410A (ja) | 1996-03-28 | 2014-07-11 | 基板とこの基板の第1の面に搭載される集積回路ダイとの間の熱膨張差による応力を低減する方法 |
Family Applications Before (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9534409A Pending JPH11506274A (ja) | 1996-03-28 | 1997-03-07 | 分布中心を有する周辺マトリックス・ボール・グリッド・アレイ回路パッケージ |
JP2008190163A Expired - Lifetime JP5247281B2 (ja) | 1996-03-28 | 2008-07-23 | 分布中心を有する周辺マトリックス・ボール・グリッド・アレイ回路パッケージ |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014142905A Pending JP2014187410A (ja) | 1996-03-28 | 2014-07-11 | 基板とこの基板の第1の面に搭載される集積回路ダイとの間の熱膨張差による応力を低減する方法 |
Country Status (10)
Country | Link |
---|---|
US (5) | US5894410A (ja) |
EP (2) | EP0835600B1 (ja) |
JP (4) | JPH11506274A (ja) |
KR (1) | KR100288065B1 (ja) |
CN (1) | CN1112086C (ja) |
AU (1) | AU2070197A (ja) |
DE (1) | DE69732166T2 (ja) |
IL (1) | IL122107A (ja) |
MY (1) | MY123146A (ja) |
WO (1) | WO1997036466A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101390017B1 (ko) | 2011-10-31 | 2014-04-29 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 3차원 집적회로 접속 구조 및 방법 |
Families Citing this family (83)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
MY123146A (en) * | 1996-03-28 | 2006-05-31 | Intel Corp | Perimeter matrix ball grid array circuit package with a populated center |
JPH1065039A (ja) * | 1996-08-13 | 1998-03-06 | Sony Corp | 半導体装置 |
US6037044A (en) * | 1998-01-08 | 2000-03-14 | International Business Machines Corporation | Direct deposit thin film single/multi chip module |
JPH11284006A (ja) * | 1998-03-31 | 1999-10-15 | Fujitsu Ltd | 半導体装置 |
US6060777A (en) | 1998-07-21 | 2000-05-09 | Intel Corporation | Underside heat slug for ball grid array packages |
JP3602968B2 (ja) * | 1998-08-18 | 2004-12-15 | 沖電気工業株式会社 | 半導体装置およびその基板接続構造 |
US6655022B1 (en) | 1998-09-24 | 2003-12-02 | Intel Corporation | Implementing micro BGA assembly techniques for small die |
US6034425A (en) * | 1999-03-17 | 2000-03-07 | Chipmos Technologies Inc. | Flat multiple-chip module micro ball grid array packaging |
US6489557B2 (en) | 1999-08-30 | 2002-12-03 | Intel Corporation | Implementing micro BGA™ assembly techniques for small die |
US6566741B2 (en) | 1999-10-21 | 2003-05-20 | Intel Corporation | Grounding of package substrates |
US6392887B1 (en) | 1999-12-14 | 2002-05-21 | Intel Corporation | PLGA-BGA socket using elastomer connectors |
JP2001223324A (ja) * | 2000-02-10 | 2001-08-17 | Mitsubishi Electric Corp | 半導体装置 |
US6448639B1 (en) | 2000-09-18 | 2002-09-10 | Advanced Semiconductor Engineering, Inc. | Substrate having specific pad distribution |
TW462121B (en) * | 2000-09-19 | 2001-11-01 | Siliconware Precision Industries Co Ltd | Heat sink type ball grid array package |
US6403896B1 (en) | 2000-09-27 | 2002-06-11 | Advanced Semiconductor Engineering, Inc. | Substrate having specific pad distribution |
US6816385B1 (en) | 2000-11-16 | 2004-11-09 | International Business Machines Corporation | Compliant laminate connector |
EP1346411A2 (en) * | 2000-12-01 | 2003-09-24 | Broadcom Corporation | Thermally and electrically enhanced ball grid array packaging |
US7161239B2 (en) * | 2000-12-22 | 2007-01-09 | Broadcom Corporation | Ball grid array package enhanced with a thermal and electrical connector |
US20020079572A1 (en) * | 2000-12-22 | 2002-06-27 | Khan Reza-Ur Rahman | Enhanced die-up ball grid array and method for making the same |
US7132744B2 (en) | 2000-12-22 | 2006-11-07 | Broadcom Corporation | Enhanced die-up ball grid array packages and method for making the same |
US6906414B2 (en) * | 2000-12-22 | 2005-06-14 | Broadcom Corporation | Ball grid array package with patterned stiffener layer |
US6853070B2 (en) * | 2001-02-15 | 2005-02-08 | Broadcom Corporation | Die-down ball grid array package with die-attached heat spreader and method for making the same |
US7259448B2 (en) * | 2001-05-07 | 2007-08-21 | Broadcom Corporation | Die-up ball grid array package with a heat spreader and method for making the same |
TW531873B (en) * | 2001-06-12 | 2003-05-11 | Advanced Interconnect Tech Ltd | Barrier cap for under bump metal |
US6617680B2 (en) * | 2001-08-22 | 2003-09-09 | Siliconware Precision Industries Co., Ltd. | Chip carrier, semiconductor package and fabricating method thereof |
GB2377080B (en) * | 2001-09-11 | 2003-05-07 | Sendo Int Ltd | Integrated circuit package and printed circuit board arrangement |
TW510034B (en) * | 2001-11-15 | 2002-11-11 | Siliconware Precision Industries Co Ltd | Ball grid array semiconductor package |
US6879039B2 (en) * | 2001-12-18 | 2005-04-12 | Broadcom Corporation | Ball grid array package substrates and method of making the same |
US7245500B2 (en) * | 2002-02-01 | 2007-07-17 | Broadcom Corporation | Ball grid array package with stepped stiffener layer |
US7550845B2 (en) | 2002-02-01 | 2009-06-23 | Broadcom Corporation | Ball grid array package with separated stiffener layer |
US6825108B2 (en) * | 2002-02-01 | 2004-11-30 | Broadcom Corporation | Ball grid array package fabrication with IC die support structures |
US6861750B2 (en) * | 2002-02-01 | 2005-03-01 | Broadcom Corporation | Ball grid array package with multiple interposers |
US6876553B2 (en) | 2002-03-21 | 2005-04-05 | Broadcom Corporation | Enhanced die-up ball grid array package with two substrates |
US7196415B2 (en) * | 2002-03-22 | 2007-03-27 | Broadcom Corporation | Low voltage drop and high thermal performance ball grid array package |
US20040104463A1 (en) * | 2002-09-27 | 2004-06-03 | Gorrell Robin E. | Crack resistant interconnect module |
SE0300686D0 (sv) * | 2003-03-13 | 2003-03-13 | Infineon Technologies Wireless | A method and device for protection of a component or module |
TWI225694B (en) * | 2003-04-23 | 2004-12-21 | Advanced Semiconductor Eng | Flip chip package |
US7429797B2 (en) * | 2003-10-10 | 2008-09-30 | Nxp B.V. | Electronic device and carrier substrate |
US7489517B2 (en) * | 2004-04-05 | 2009-02-10 | Thomas Joel Massingill | Die down semiconductor package |
US7482686B2 (en) * | 2004-06-21 | 2009-01-27 | Braodcom Corporation | Multipiece apparatus for thermal and electromagnetic interference (EMI) shielding enhancement in die-up array packages and method of making the same |
US7411281B2 (en) * | 2004-06-21 | 2008-08-12 | Broadcom Corporation | Integrated circuit device package having both wire bond and flip-chip interconnections and method of making the same |
US7432586B2 (en) | 2004-06-21 | 2008-10-07 | Broadcom Corporation | Apparatus and method for thermal and electromagnetic interference (EMI) shielding enhancement in die-up array packages |
US7235880B2 (en) * | 2004-09-01 | 2007-06-26 | Intel Corporation | IC package with power and signal lines on opposing sides |
US7786591B2 (en) | 2004-09-29 | 2010-08-31 | Broadcom Corporation | Die down ball grid array package |
CN100424842C (zh) * | 2004-11-17 | 2008-10-08 | 日本特殊陶业株式会社 | 布线基板的制造方法 |
US7269017B2 (en) * | 2004-11-19 | 2007-09-11 | Delphi Technologies, Inc. | Thermal management of surface-mount circuit devices on laminate ceramic substrate |
KR100574996B1 (ko) * | 2004-11-25 | 2006-05-02 | 삼성전자주식회사 | 반도체 패키지 및 이를 이용한 메모리 카드, 및 이의제조에 이용되는 몰드 |
JP4738996B2 (ja) * | 2004-12-13 | 2011-08-03 | キヤノン株式会社 | 半導体装置 |
JP4592413B2 (ja) * | 2004-12-27 | 2010-12-01 | 三洋電機株式会社 | 回路装置 |
US7772705B2 (en) * | 2005-02-02 | 2010-08-10 | Toshiba America Electronic Components, Inc. | Low thermal resistance package |
US7402757B1 (en) | 2005-05-19 | 2008-07-22 | Sun Microsystems, Inc. | Method, system, and apparatus for reducing transition capacitance |
KR100698526B1 (ko) * | 2005-07-20 | 2007-03-22 | 삼성전자주식회사 | 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지 |
US8183680B2 (en) * | 2006-05-16 | 2012-05-22 | Broadcom Corporation | No-lead IC packages having integrated heat spreader for electromagnetic interference (EMI) shielding and thermal enhancement |
DE102006032073B4 (de) * | 2006-07-11 | 2016-07-07 | Intel Deutschland Gmbh | Elektrisch leitfähiger Verbund aus einem Bauelement und einer Trägerplatte |
US7804167B2 (en) * | 2006-12-01 | 2010-09-28 | Lsi Logic Corporation | Wire bond integrated circuit package for high speed I/O |
US20080246139A1 (en) * | 2007-04-03 | 2008-10-09 | Don Craven | Polar hybrid grid array package |
CN101304016B (zh) * | 2007-05-10 | 2011-05-11 | 中芯国际集成电路制造(上海)有限公司 | 通用测试封装结构及方法 |
US7619901B2 (en) * | 2007-06-25 | 2009-11-17 | Epic Technologies, Inc. | Integrated structures and fabrication methods thereof implementing a cell phone or other electronic system |
CN101425099B (zh) * | 2007-10-31 | 2010-09-22 | 英业达股份有限公司 | 元件布设检测方法及*** |
TWI343780B (en) * | 2007-12-14 | 2011-06-11 | Delta Electronics Inc | Power module package structure |
US7750460B2 (en) * | 2008-02-21 | 2010-07-06 | Lsi Corporation | Ball grid array package layout supporting many voltage splits and flexible split locations |
US7923847B2 (en) * | 2008-08-27 | 2011-04-12 | Fairchild Semiconductor Corporation | Semiconductor system-in-a-package containing micro-layered lead frame |
CN101944492A (zh) | 2008-10-20 | 2011-01-12 | 联合科技公司 | 板上收缩封装 |
US8169065B2 (en) * | 2009-12-22 | 2012-05-01 | Epic Technologies, Inc. | Stackable circuit structures and methods of fabrication thereof |
US8901747B2 (en) | 2010-07-29 | 2014-12-02 | Mosys, Inc. | Semiconductor chip layout |
US8411444B2 (en) | 2010-09-15 | 2013-04-02 | International Business Machines Corporation | Thermal interface material application for integrated circuit cooling |
JP5819598B2 (ja) * | 2010-11-16 | 2015-11-24 | Necネットワークプロダクツ株式会社 | インターポーザー |
JP2013149797A (ja) * | 2012-01-19 | 2013-08-01 | Denso Corp | 半導体パッケージ |
JP5952032B2 (ja) * | 2012-03-07 | 2016-07-13 | 新光電気工業株式会社 | 配線基板及び配線基板の製造方法 |
CN103378029B (zh) * | 2012-04-18 | 2016-04-20 | 中芯国际集成电路制造(上海)有限公司 | 硅通孔结构 |
US9093429B2 (en) * | 2012-06-27 | 2015-07-28 | Freescale Semiconductor, Inc. | Methods and structures for reducing heat exposure of thermally sensitive semiconductor devices |
US8890302B2 (en) | 2012-06-29 | 2014-11-18 | Intel Corporation | Hybrid package transmission line circuits |
US8766453B2 (en) * | 2012-10-25 | 2014-07-01 | Freescale Semiconductor, Inc. | Packaged integrated circuit having large solder pads and method for forming |
US9368422B2 (en) * | 2012-12-20 | 2016-06-14 | Nvidia Corporation | Absorbing excess under-fill flow with a solder trench |
KR102079795B1 (ko) | 2013-07-19 | 2020-02-21 | 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. | 화상형성장치 및 칩 |
KR102117477B1 (ko) * | 2015-04-23 | 2020-06-01 | 삼성전기주식회사 | 반도체 패키지 및 반도체 패키지의 제조방법 |
US20170179069A1 (en) * | 2015-12-18 | 2017-06-22 | Jonathon R. Carstens | Ball grid array solder attachment |
CN105636344A (zh) * | 2015-12-31 | 2016-06-01 | 福建睿能科技股份有限公司 | 一种电子设备 |
JP2018056228A (ja) * | 2016-09-27 | 2018-04-05 | ルネサスエレクトロニクス株式会社 | 半導体装置、システムインパッケージ、及び車載用システムインパッケージ |
CN110740569A (zh) * | 2018-07-19 | 2020-01-31 | 鸿富锦精密工业(武汉)有限公司 | 印刷电路板 |
JP6990317B2 (ja) * | 2018-08-31 | 2022-01-12 | 富士フイルム株式会社 | 撮像ユニット及び撮像装置 |
CN110707055B (zh) * | 2019-09-11 | 2021-12-28 | 长江存储科技有限责任公司 | 芯片、电子设备 |
JP7316192B2 (ja) * | 2019-10-29 | 2023-07-27 | タイコエレクトロニクスジャパン合同会社 | ソケット |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0363944U (ja) * | 1989-10-26 | 1991-06-21 | ||
JPH0766330A (ja) * | 1993-06-30 | 1995-03-10 | Pfu Ltd | 半導体素子実装コネクタ |
JPH07212013A (ja) * | 1994-01-25 | 1995-08-11 | Pack Vision:Kk | ボール・グリッド・アレイ及びボール・グリッド・アレイ用のプリント回路基板の製造方法 |
JPH0851171A (ja) * | 1994-05-31 | 1996-02-20 | Sumitomo Kinzoku Ceramics:Kk | 半導体セラミックパッケージ |
JPH0855931A (ja) * | 1994-08-10 | 1996-02-27 | Dainippon Printing Co Ltd | 面実装半導体搭載装置及び面実装半導体搭載装置用基板 |
JPH0870062A (ja) * | 1994-08-30 | 1996-03-12 | Matsushita Electric Ind Co Ltd | 電子部品 |
JPH11506274A (ja) * | 1996-03-28 | 1999-06-02 | インテル・コーポレーション | 分布中心を有する周辺マトリックス・ボール・グリッド・アレイ回路パッケージ |
Family Cites Families (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4688170A (en) | 1983-09-22 | 1987-08-18 | Tau Systems Corporation | Communications network for communicating with computers provided with disparate protocols |
US4887148A (en) | 1988-07-15 | 1989-12-12 | Advanced Micro Devices, Inc. | Pin grid array package structure |
JP2670563B2 (ja) | 1988-10-12 | 1997-10-29 | 富士通株式会社 | 半導体装置の製造方法 |
WO1992005583A1 (en) * | 1990-09-19 | 1992-04-02 | Fujitsu Limited | Semiconductor device having many lead pins |
US5216278A (en) * | 1990-12-04 | 1993-06-01 | Motorola, Inc. | Semiconductor device having a pad array carrier package |
JP2872825B2 (ja) * | 1991-05-13 | 1999-03-24 | 三菱電機株式会社 | 半導体装置用パッケージ |
JPH04350959A (ja) * | 1991-05-28 | 1992-12-04 | Hitachi Ltd | 半導体装置およびその実装体 |
JPH05160292A (ja) * | 1991-06-06 | 1993-06-25 | Toshiba Corp | 多層パッケージ |
JPH0555418A (ja) * | 1991-08-23 | 1993-03-05 | Toshiba Corp | 半導体集積回路装置 |
US5285352A (en) * | 1992-07-15 | 1994-02-08 | Motorola, Inc. | Pad array semiconductor device with thermal conductor and process for making the same |
US5729894A (en) * | 1992-07-21 | 1998-03-24 | Lsi Logic Corporation | Method of assembling ball bump grid array semiconductor packages |
KR100280762B1 (ko) * | 1992-11-03 | 2001-03-02 | 비센트 비.인그라시아 | 노출 후부를 갖는 열적 강화된 반도체 장치 및 그 제조방법 |
US5355283A (en) * | 1993-04-14 | 1994-10-11 | Amkor Electronics, Inc. | Ball grid array with via interconnection |
US5495397A (en) * | 1993-04-27 | 1996-02-27 | International Business Machines Corporation | Three dimensional package and architecture for high performance computer |
US5490324A (en) * | 1993-09-15 | 1996-02-13 | Lsi Logic Corporation | Method of making integrated circuit package having multiple bonding tiers |
US5545923A (en) * | 1993-10-22 | 1996-08-13 | Lsi Logic Corporation | Semiconductor device assembly with minimized bond finger connections |
US5367435A (en) | 1993-11-16 | 1994-11-22 | International Business Machines Corporation | Electronic package structure and method of making same |
US5642261A (en) | 1993-12-20 | 1997-06-24 | Sgs-Thomson Microelectronics, Inc. | Ball-grid-array integrated circuit package with solder-connected thermal conductor |
US5477082A (en) * | 1994-01-11 | 1995-12-19 | Exponential Technology, Inc. | Bi-planar multi-chip module |
US5506756A (en) | 1994-01-25 | 1996-04-09 | Intel Corporation | Tape BGA package die-up/die down |
JP2647001B2 (ja) * | 1994-05-31 | 1997-08-27 | 日本電気株式会社 | テープキャリアならびに半導体デバイスの実装構造およびその製造方法 |
US5543661A (en) * | 1994-05-31 | 1996-08-06 | Sumitomo Metal Ceramics Inc. | Semiconductor ceramic package with terminal vias |
US5741729A (en) * | 1994-07-11 | 1998-04-21 | Sun Microsystems, Inc. | Ball grid array package for an integrated circuit |
TW353223B (en) | 1995-10-10 | 1999-02-21 | Acc Microelectronics Corp | Semiconductor board providing high signal pin utilization |
US5703402A (en) * | 1995-11-13 | 1997-12-30 | Acc Microelectronics Corporation | Output mapping of die pad bonds in a ball grid array |
JP3294490B2 (ja) * | 1995-11-29 | 2002-06-24 | 株式会社日立製作所 | Bga型半導体装置 |
US5650660A (en) | 1995-12-20 | 1997-07-22 | Intel Corp | Circuit pattern for a ball grid array integrated circuit package |
-
1997
- 1997-02-19 MY MYPI97000616A patent/MY123146A/en unknown
- 1997-03-07 IL IL12210797A patent/IL122107A/xx not_active IP Right Cessation
- 1997-03-07 EP EP97908909A patent/EP0835600B1/en not_active Expired - Lifetime
- 1997-03-07 EP EP04021077A patent/EP1482773A1/en not_active Ceased
- 1997-03-07 AU AU20701/97A patent/AU2070197A/en not_active Abandoned
- 1997-03-07 DE DE69732166T patent/DE69732166T2/de not_active Expired - Lifetime
- 1997-03-07 JP JP9534409A patent/JPH11506274A/ja active Pending
- 1997-03-07 WO PCT/US1997/003511 patent/WO1997036466A1/en active IP Right Grant
- 1997-03-07 KR KR1019970708078A patent/KR100288065B1/ko not_active IP Right Cessation
- 1997-03-07 CN CN97190260A patent/CN1112086C/zh not_active Expired - Lifetime
- 1997-10-24 US US08/959,546 patent/US5894410A/en not_active Expired - Lifetime
-
1999
- 1999-03-22 US US09/274,430 patent/US6747362B2/en not_active Expired - Lifetime
-
2001
- 2001-08-07 US US09/925,835 patent/US20040262038A1/en not_active Abandoned
-
2005
- 2005-12-09 US US11/298,267 patent/US20060180345A1/en not_active Abandoned
-
2007
- 2007-10-29 US US11/926,540 patent/US7543377B2/en not_active Expired - Fee Related
-
2008
- 2008-07-23 JP JP2008190163A patent/JP5247281B2/ja not_active Expired - Lifetime
-
2011
- 2011-05-26 JP JP2011117737A patent/JP2011160009A/ja active Pending
-
2014
- 2014-07-11 JP JP2014142905A patent/JP2014187410A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0363944U (ja) * | 1989-10-26 | 1991-06-21 | ||
JPH0766330A (ja) * | 1993-06-30 | 1995-03-10 | Pfu Ltd | 半導体素子実装コネクタ |
JPH07212013A (ja) * | 1994-01-25 | 1995-08-11 | Pack Vision:Kk | ボール・グリッド・アレイ及びボール・グリッド・アレイ用のプリント回路基板の製造方法 |
JPH0851171A (ja) * | 1994-05-31 | 1996-02-20 | Sumitomo Kinzoku Ceramics:Kk | 半導体セラミックパッケージ |
JPH0855931A (ja) * | 1994-08-10 | 1996-02-27 | Dainippon Printing Co Ltd | 面実装半導体搭載装置及び面実装半導体搭載装置用基板 |
JPH0870062A (ja) * | 1994-08-30 | 1996-03-12 | Matsushita Electric Ind Co Ltd | 電子部品 |
JPH11506274A (ja) * | 1996-03-28 | 1999-06-02 | インテル・コーポレーション | 分布中心を有する周辺マトリックス・ボール・グリッド・アレイ回路パッケージ |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101390017B1 (ko) | 2011-10-31 | 2014-04-29 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 3차원 집적회로 접속 구조 및 방법 |
US8922244B2 (en) | 2011-10-31 | 2014-12-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Three dimensional integrated circuit connection structure and method |
US9134959B2 (en) | 2011-10-31 | 2015-09-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit die stack |
Also Published As
Publication number | Publication date |
---|---|
WO1997036466A1 (en) | 1997-10-02 |
EP0835600A1 (en) | 1998-04-15 |
US20080064138A1 (en) | 2008-03-13 |
KR100288065B1 (ko) | 2001-05-02 |
EP0835600B1 (en) | 2005-01-05 |
US20020057558A1 (en) | 2002-05-16 |
US20040262038A1 (en) | 2004-12-30 |
EP1482773A1 (en) | 2004-12-01 |
EP0835600A4 (en) | 2000-01-12 |
US5894410A (en) | 1999-04-13 |
US6747362B2 (en) | 2004-06-08 |
IL122107A0 (en) | 1998-04-05 |
CN1112086C (zh) | 2003-06-18 |
AU2070197A (en) | 1997-10-17 |
DE69732166D1 (de) | 2005-02-10 |
JP2014187410A (ja) | 2014-10-02 |
US7543377B2 (en) | 2009-06-09 |
JP2008252152A (ja) | 2008-10-16 |
DE69732166T2 (de) | 2005-12-15 |
JPH11506274A (ja) | 1999-06-02 |
IL122107A (en) | 2003-10-31 |
MY123146A (en) | 2006-05-31 |
CN1185892A (zh) | 1998-06-24 |
JP5247281B2 (ja) | 2013-07-24 |
US20060180345A1 (en) | 2006-08-17 |
KR19990014736A (ko) | 1999-02-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5247281B2 (ja) | 分布中心を有する周辺マトリックス・ボール・グリッド・アレイ回路パッケージ | |
US6525942B2 (en) | Heat dissipation ball grid array package | |
US5898219A (en) | Custom corner attach heat sink design for a plastic ball grid array integrated circuit package | |
US6448639B1 (en) | Substrate having specific pad distribution | |
US5986340A (en) | Ball grid array package with enhanced thermal and electrical characteristics and electronic device incorporating same | |
US4949224A (en) | Structure for mounting a semiconductor device | |
US7514768B2 (en) | Package structure for a semiconductor device incorporating enhanced solder bump structure | |
US20090032913A1 (en) | Component and assemblies with ends offset downwardly | |
US5455387A (en) | Semiconductor package with chip redistribution interposer | |
US7109573B2 (en) | Thermally enhanced component substrate | |
US5650660A (en) | Circuit pattern for a ball grid array integrated circuit package | |
US5726860A (en) | Method and apparatus to reduce cavity size and the bondwire length in three tier PGA packages by interdigitating the VCC/VSS | |
US6403896B1 (en) | Substrate having specific pad distribution | |
US6710438B2 (en) | Enhanced chip scale package for wire bond dies | |
US6586825B1 (en) | Dual chip in package with a wire bonded die mounted to a substrate | |
US6674163B1 (en) | Package structure for a semiconductor device | |
US6747352B1 (en) | Integrated circuit having multiple power/ground connections to a single external terminal | |
JP2003007914A (ja) | 半導体装置 | |
JP3348562B2 (ja) | 半導体パッケージの実装構造 | |
JPS645893Y2 (ja) | ||
US20020023766A1 (en) | Method and apparatus for polygonal heat slug | |
KR19990003745U (ko) | 적층형 플립 칩(Flip chip) 패키지 | |
KR19980043385A (ko) | 칩 사이즈 패키지 | |
JP2000068399A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110526 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130319 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130619 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140311 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140711 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140722 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20140822 |