JP2670563B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2670563B2 JP2670563B2 JP63254898A JP25489888A JP2670563B2 JP 2670563 B2 JP2670563 B2 JP 2670563B2 JP 63254898 A JP63254898 A JP 63254898A JP 25489888 A JP25489888 A JP 25489888A JP 2670563 B2 JP2670563 B2 JP 2670563B2
- Authority
- JP
- Japan
- Prior art keywords
- sic
- region
- film
- integrated circuit
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 29
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 238000000034 method Methods 0.000 title claims description 13
- 239000012535 impurity Substances 0.000 claims description 23
- 230000003647 oxidation Effects 0.000 claims description 21
- 238000007254 oxidation reaction Methods 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 17
- 239000010409 thin film Substances 0.000 claims description 12
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 11
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 10
- 229910052698 phosphorus Inorganic materials 0.000 claims description 6
- 239000011574 phosphorus Substances 0.000 claims description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 4
- 229910052796 boron Inorganic materials 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 description 41
- 239000010703 silicon Substances 0.000 description 41
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 40
- 239000010408 film Substances 0.000 description 32
- 239000010410 layer Substances 0.000 description 22
- 238000002955 isolation Methods 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 230000010354 integration Effects 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 239000005360 phosphosilicate glass Substances 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- -1 phosphorus ions Chemical class 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- 239000012808 vapor phase Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- ZOCHARZZJNPSEU-UHFFFAOYSA-N diboron Chemical compound B#B ZOCHARZZJNPSEU-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- QKCGXXHCELUCKW-UHFFFAOYSA-N n-[4-[4-(dinaphthalen-2-ylamino)phenyl]phenyl]-n-naphthalen-2-ylnaphthalen-2-amine Chemical compound C1=CC=CC2=CC(N(C=3C=CC(=CC=3)C=3C=CC(=CC=3)N(C=3C=C4C=CC=CC4=CC=3)C=3C=C4C=CC=CC4=CC=3)C3=CC4=CC=CC=C4C=C3)=CC=C21 QKCGXXHCELUCKW-UHFFFAOYSA-N 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/7602—Making of isolation regions between components between components manufactured in an active substrate comprising SiC compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/8213—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using SiC technology
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/048—Energy beam assisted EPI growth
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/906—Dram with capacitor electrodes used for accessing, e.g. bit line is capacitor plate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/931—Silicon carbide semiconductor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【発明の詳細な説明】 〔発明の概要〕 電子デバイス用半導体材料として炭化ケイ素（SiC）
を使用した半導体装置の製造方法に関し、 SiC半導体集積回路において、Si半導体集積回路のプ
ロセス技術を用いて同程度の集積度が得られるととも
に、電気的特性が向上できる半導体集積回路及びその製
造方法、より具体的には素子間分離領域をプレナー的に
形成する方法を提供することを目的とし、 炭化ケイ素を主材料として能動素子を形成する半導体
集積回路の製造方法において、炭化ケイ素基板または炭
化ケイ素薄膜の素子分離領域に不純物を導入する工程
と、前記不純物を導入した領域を熱酸化により熱酸化層
を形成する工程とを含むことを特徴とする半導体装置の
製造方法を含み構成する。
を使用した半導体装置の製造方法に関し、 SiC半導体集積回路において、Si半導体集積回路のプ
ロセス技術を用いて同程度の集積度が得られるととも
に、電気的特性が向上できる半導体集積回路及びその製
造方法、より具体的には素子間分離領域をプレナー的に
形成する方法を提供することを目的とし、 炭化ケイ素を主材料として能動素子を形成する半導体
集積回路の製造方法において、炭化ケイ素基板または炭
化ケイ素薄膜の素子分離領域に不純物を導入する工程
と、前記不純物を導入した領域を熱酸化により熱酸化層
を形成する工程とを含むことを特徴とする半導体装置の
製造方法を含み構成する。
本発明は、電子デバイス用半導体材料として炭化ケイ
素（SiC）を使用した半導体装置の製造方法に関する。
素（SiC）を使用した半導体装置の製造方法に関する。
近年、宇宙機器、原子炉機器用など、高温高放射能環
境下で使用することができる電子デバイスが要求されて
いる。この要求を満たす電子デバイス用半導体材料の一
つは、きわめて安定した構造の炭化ケイ素（SiC）であ
る。このため、SiCを用いた半導体集積回路及びその製
作技術の開発が進められている。
境下で使用することができる電子デバイスが要求されて
いる。この要求を満たす電子デバイス用半導体材料の一
つは、きわめて安定した構造の炭化ケイ素（SiC）であ
る。このため、SiCを用いた半導体集積回路及びその製
作技術の開発が進められている。
従来のSiCトランジスタ回路作成においては、このSiC
の熱酸化速度が極めて低いために、シリコン（SiC）ト
ランジスタ集積回路で用いるような熱酸化による酸化シ
リコン（SiO2）層を得ることが難かしい。このために、
SiCを用いるトランジスタ集積回路では、トランジスタ
をメサ型構造にして素子間の分離を行っていた。
の熱酸化速度が極めて低いために、シリコン（SiC）ト
ランジスタ集積回路で用いるような熱酸化による酸化シ
リコン（SiO2）層を得ることが難かしい。このために、
SiCを用いるトランジスタ集積回路では、トランジスタ
をメサ型構造にして素子間の分離を行っていた。
第３図（ａ）〜（ｃ）は従来のメサ型SiCトランジス
タ回路の製造工程断面図である。
タ回路の製造工程断面図である。
まず、同図（ａ）に示す如く、シリコン基板１上に、
化学気相成長（CVD）法などによりSiC薄膜２を成長させ
る。
化学気相成長（CVD）法などによりSiC薄膜２を成長させ
る。
次に、同図（ｂ）に示す如く、SiC薄膜２上にアルミ
ニュウム（Al）膜３を堆積し、素子形成領域を残すよう
にAl膜３をエッチングした後、三フッ化窒素（NF3）ガ
スなどを用いてSiC膜２をプラズマエッチングし、素子
形成領域を台地（メサ）の形状に形成する。
ニュウム（Al）膜３を堆積し、素子形成領域を残すよう
にAl膜３をエッチングした後、三フッ化窒素（NF3）ガ
スなどを用いてSiC膜２をプラズマエッチングし、素子
形成領域を台地（メサ）の形状に形成する。
次に、同図（ｃ）に示す如く、Al膜３を除去した後、
通常の方法により、素子形成領域のSiC膜２上にSiO2膜
のゲート酸化膜４、ゲート電極５、イオン注入によりソ
ース領域６及びドレイン領域７、Al配線８などを形成す
ることにより、SiCを用いたMOSFETが形成される。
通常の方法により、素子形成領域のSiC膜２上にSiO2膜
のゲート酸化膜４、ゲート電極５、イオン注入によりソ
ース領域６及びドレイン領域７、Al配線８などを形成す
ることにより、SiCを用いたMOSFETが形成される。
従来のSiCをデバイス用半導体材料とするトランジス
タ回路では、SiCの熱酸化速度が極めて低いため、Si半
導体集積回路のようなプレーナ構造が作りにくく、メサ
型構造にして素子間の分離を図るため、製造工程が多く
なり、集積度を向上させることが困難であった。また、
メサ形成のための前記したNF3ガスを用いるエッチング
において、メサ側壁を顕微鏡で観察するとその表面には
微細な凹凸が形成され、この凹凸が主な原因と解される
メサ側壁からの漏洩電流が比較的大きくなり、かつ段差
部分が急になるため、この段差部分で配線が切断しやす
い問題、すなわち、Al配線８およびゲート電極５は第３
図（ｃ）に見て紙面の垂直方向に延在し、例えばAl配線
９は破線で示すようにその延在した部分から外部回路と
の接続部となる電極10に向けメサ側壁に沿って形成され
るのであるが、このAl配線９が段差が急峻でありメサ側
壁に凹凸があるため断線する問題があった。
タ回路では、SiCの熱酸化速度が極めて低いため、Si半
導体集積回路のようなプレーナ構造が作りにくく、メサ
型構造にして素子間の分離を図るため、製造工程が多く
なり、集積度を向上させることが困難であった。また、
メサ形成のための前記したNF3ガスを用いるエッチング
において、メサ側壁を顕微鏡で観察するとその表面には
微細な凹凸が形成され、この凹凸が主な原因と解される
メサ側壁からの漏洩電流が比較的大きくなり、かつ段差
部分が急になるため、この段差部分で配線が切断しやす
い問題、すなわち、Al配線８およびゲート電極５は第３
図（ｃ）に見て紙面の垂直方向に延在し、例えばAl配線
９は破線で示すようにその延在した部分から外部回路と
の接続部となる電極10に向けメサ側壁に沿って形成され
るのであるが、このAl配線９が段差が急峻でありメサ側
壁に凹凸があるため断線する問題があった。
そこで本発明は、SiC半導体集積回路において、Si半
導体集積回路のプロセス技術を用いて同程度の集積度が
得られるとともに、電気的特性が向上できる半導体集積
回路及びその製造方法、より具体的には素子間分離領域
をプレナー的に形成する方法を提供することを目的とす
る。
導体集積回路のプロセス技術を用いて同程度の集積度が
得られるとともに、電気的特性が向上できる半導体集積
回路及びその製造方法、より具体的には素子間分離領域
をプレナー的に形成する方法を提供することを目的とす
る。
上記課題は、炭化ケイ素基板または炭化ケイ素薄膜の
一部領域に選択的に不純物を導入する工程と、前記不純
物を導入した領域を熱酸化により熱酸化層を形成する工
程とを有することを特徴とする半導体装置の製造方法を
提供することによって解決される。
一部領域に選択的に不純物を導入する工程と、前記不純
物を導入した領域を熱酸化により熱酸化層を形成する工
程とを有することを特徴とする半導体装置の製造方法を
提供することによって解決される。
第１図（ａ）及び（ｂ）は本発明の原理説明図であ
る。
る。
まず、同図（ａ）に示す如く、SiC基板（またはSi基
板上などに形成したSiC薄膜）11上の素子形成領域をレ
ジスト膜12などによりマスクして、リン、ホウ素、また
はこれらの化合物などの不純物をイオン注入、気相拡
散、固相拡散などにより、素子分離用の酸化膜形成領域
のSiC基板11中に導入し、不純物導入領域13を形成す
る。
板上などに形成したSiC薄膜）11上の素子形成領域をレ
ジスト膜12などによりマスクして、リン、ホウ素、また
はこれらの化合物などの不純物をイオン注入、気相拡
散、固相拡散などにより、素子分離用の酸化膜形成領域
のSiC基板11中に導入し、不純物導入領域13を形成す
る。
次に、同図（ｂ）に示す如く、レジスト膜12を剥離し
てから、熱酸化を行い、素子形成領域には薄い熱酸化層
14、素子分離領域には厚い熱酸化層15を形成する。
てから、熱酸化を行い、素子形成領域には薄い熱酸化層
14、素子分離領域には厚い熱酸化層15を形成する。
本発明の目的を達成する半導体集積回路は、SiCを能
動素子領域とする半導体集積回路において、素子間絶縁
層にSiC基板11を熱酸化することで形成した絶縁膜を用
いたものである。
動素子領域とする半導体集積回路において、素子間絶縁
層にSiC基板11を熱酸化することで形成した絶縁膜を用
いたものである。
また、その製造方法は、素子間絶縁層を形成する領域
に、上記した如く不純物を導入して不純物導入領域13を
形成し、この領域のSiCの熱酸化速度が速いことを用い
て素子間絶縁層を形成するものである。
に、上記した如く不純物を導入して不純物導入領域13を
形成し、この領域のSiCの熱酸化速度が速いことを用い
て素子間絶縁層を形成するものである。
以下、本発明を図示の実施例により具体的に説明す
る。
る。
本発明においては、第１図に示す如く、レジスト膜12
などによりマスクされて、不純物が導入されていないSi
C基板11の熱酸化層14の成長速度は、例えば、水蒸気（H
2O）雰囲気中で、950〜1150℃、１気圧においては、Si
の熱酸化速度の４〜８％程度である。一方、SiC基板11
の不純物導入領域13は、リン、ホウ素、またはこれらの
化合物などの不純物が１×1019cm-3程度以上に含まれて
いる場合には、上記酸化条件では、Siの熱酸化速度の40
〜60％に達する。従って、SiC基板11の不純物導入領域1
3の不純物濃度を上記所定量以上とし、熱酸化すること
により、十分に短い時間で素子分離領域に厚い熱酸化層
15が形成される。
などによりマスクされて、不純物が導入されていないSi
C基板11の熱酸化層14の成長速度は、例えば、水蒸気（H
2O）雰囲気中で、950〜1150℃、１気圧においては、Si
の熱酸化速度の４〜８％程度である。一方、SiC基板11
の不純物導入領域13は、リン、ホウ素、またはこれらの
化合物などの不純物が１×1019cm-3程度以上に含まれて
いる場合には、上記酸化条件では、Siの熱酸化速度の40
〜60％に達する。従って、SiC基板11の不純物導入領域1
3の不純物濃度を上記所定量以上とし、熱酸化すること
により、十分に短い時間で素子分離領域に厚い熱酸化層
15が形成される。
従って、SiCにおいても、素子間絶縁層として良好な
絶縁耐圧（６〜10MV/cm）を持つ酸化層を、例えば２〜
４時間程度の短時間で、400〜800nmの膜厚に選択的に成
長できる。このため、SiCを能動素子形成領域とする半
導体集積回路においても、Si半導体集積回路のプロセス
技術と同様の技術を用いて集積度を高くし、漏洩電流な
どを少なくして電気的特性を向上できる。
絶縁耐圧（６〜10MV/cm）を持つ酸化層を、例えば２〜
４時間程度の短時間で、400〜800nmの膜厚に選択的に成
長できる。このため、SiCを能動素子形成領域とする半
導体集積回路においても、Si半導体集積回路のプロセス
技術と同様の技術を用いて集積度を高くし、漏洩電流な
どを少なくして電気的特性を向上できる。
第２図（ａ）〜（ｅ）は本発明実施例のSiC MOSFETの
製造工程断面図である。
製造工程断面図である。
まず同図（ａ）に示す如く、電気抵抗が１〜10Ωcm程
度の（111）面のｎ型シリコン基板21上に、β型SiC（以
下β−SiCと記す）薄膜22を化学気相成長（CVD）法によ
り成長させる。この際、In−situdoping（本来のドーピ
ング）により、ジボラン（B2H6）ガスを用いて、β−Si
C薄膜22を１〜10Ωcm程度の抵抗のものにしておく。
度の（111）面のｎ型シリコン基板21上に、β型SiC（以
下β−SiCと記す）薄膜22を化学気相成長（CVD）法によ
り成長させる。この際、In−situdoping（本来のドーピ
ング）により、ジボラン（B2H6）ガスを用いて、β−Si
C薄膜22を１〜10Ωcm程度の抵抗のものにしておく。
次に、同図（ｂ）に示す如く、素子形成領域のｎ型シ
リコン基板21上にレジスト膜23を塗布し、このレジスト
膜13をマスクとして、リンイオン（P+）を加速エネルギ
ー80〜120KeV、ドーズ量1014〜1015cm-2で素子分離部分
にイオン注入し、P+イオンの不純物導入領域24を形成す
る。
リコン基板21上にレジスト膜23を塗布し、このレジスト
膜13をマスクとして、リンイオン（P+）を加速エネルギ
ー80〜120KeV、ドーズ量1014〜1015cm-2で素子分離部分
にイオン注入し、P+イオンの不純物導入領域24を形成す
る。
次に、同図（ｃ）に示す如く、熱酸化炉中で水蒸気
（H2O）を4SLM（Standard Litter per Minute）常圧で
流し、1050℃で２時間酸化を行う。これにより、素子形
成領域の表面には、薄い熱酸化膜25が形成され、P+イオ
ンを注入した不純物導入領域24の表面には、400〜600nm
程度の熱酸化層26が形成される。
（H2O）を4SLM（Standard Litter per Minute）常圧で
流し、1050℃で２時間酸化を行う。これにより、素子形
成領域の表面には、薄い熱酸化膜25が形成され、P+イオ
ンを注入した不純物導入領域24の表面には、400〜600nm
程度の熱酸化層26が形成される。
次に、同図（ｄ）に示す如く、薄い熱酸化膜25をゲー
ト酸化膜とし、ゲート電極用のポリシリコン膜27を堆積
させた後、パターニングし、リンイオン（P+）を注入し
てゲート電極、ソース及びドレイン領域28,29を形成す
る。その後、ゲート電極を形成するポリシリコン膜27の
表面を酸化し、酸化膜30を形成する。
ト酸化膜とし、ゲート電極用のポリシリコン膜27を堆積
させた後、パターニングし、リンイオン（P+）を注入し
てゲート電極、ソース及びドレイン領域28,29を形成す
る。その後、ゲート電極を形成するポリシリコン膜27の
表面を酸化し、酸化膜30を形成する。
次に、同図（ｅ）に示す如く、全面に層間絶縁膜とし
てリンガラス（PSG:Phospho Silicate Glass）膜31を堆
積させ、このPSG膜31にソース、ドレイン、ゲート電極
用のコンタクト孔を形成した後、アルミニュウム（Al）
膜32を堆積させ、パターニングにより所定の配線を行
い、MOSFETを製造する。
てリンガラス（PSG:Phospho Silicate Glass）膜31を堆
積させ、このPSG膜31にソース、ドレイン、ゲート電極
用のコンタクト孔を形成した後、アルミニュウム（Al）
膜32を堆積させ、パターニングにより所定の配線を行
い、MOSFETを製造する。
上記半導体集積回路の製造方法によれば、不純物が導
入されていないβ−SiC薄膜22の熱酸化層25の熱酸化速
度は遅く、不純物導入領域24表面の熱酸化層25の熱酸化
速度は速いため、十分に短い時間で素子分離領域に厚い
熱酸化層25を形成することができる。この場合、厚い熱
酸化層25は、不純物イオンの注入エネルギーを制御して
注入深さを変えることにより、その膜厚を制御すること
が容易になる。従って、SiCを能動素子とする半導体集
積回路においても、従来のメサ型構造にする場合よりも
工程数を少なくし、Si半導体集積回路のプロセス技術と
同様の技術を用いることができ、集積度を高くし、漏洩
電流などを少なくして電気的特性を向上できる。
入されていないβ−SiC薄膜22の熱酸化層25の熱酸化速
度は遅く、不純物導入領域24表面の熱酸化層25の熱酸化
速度は速いため、十分に短い時間で素子分離領域に厚い
熱酸化層25を形成することができる。この場合、厚い熱
酸化層25は、不純物イオンの注入エネルギーを制御して
注入深さを変えることにより、その膜厚を制御すること
が容易になる。従って、SiCを能動素子とする半導体集
積回路においても、従来のメサ型構造にする場合よりも
工程数を少なくし、Si半導体集積回路のプロセス技術と
同様の技術を用いることができ、集積度を高くし、漏洩
電流などを少なくして電気的特性を向上できる。
なお、上記実施例においては、ｎ型シリコン基板21上
に成長させたβ−SiC薄膜22に能動素子を形成している
が、SiC基板に形成してもよい。形成する能動素子も、
例えば、バイポーラトランジスタであってもよく、実施
例のMOSFETに限定されない。
に成長させたβ−SiC薄膜22に能動素子を形成している
が、SiC基板に形成してもよい。形成する能動素子も、
例えば、バイポーラトランジスタであってもよく、実施
例のMOSFETに限定されない。
また、素子分離領域のSiCに導入する不純物は、リン
以外にホウ素あるいはこれらの化合物などでもよく、導
入深さは形成する絶縁膜の厚さに応じて制御することが
でき、その導入方法もイオン注入以外に、気相拡散法ま
たは固層拡散法などを用いてもよい。
以外にホウ素あるいはこれらの化合物などでもよく、導
入深さは形成する絶縁膜の厚さに応じて制御することが
でき、その導入方法もイオン注入以外に、気相拡散法ま
たは固層拡散法などを用いてもよい。
以上説明したように本発明によれば、電子デバイス用
半導体材料がSiCであっても、素子間分離絶縁層がSi基
板の場合と同様の熱酸化によって形成できるため、SiC
半導体集積回路においても、Si半導体集積回路と同程度
の集積度と、電気的特性（漏洩電流の減少など）の向上
が期待できるとともに、既存のSiプロセス技術を用いて
SiC集積回路を実現できるようになる。
半導体材料がSiCであっても、素子間分離絶縁層がSi基
板の場合と同様の熱酸化によって形成できるため、SiC
半導体集積回路においても、Si半導体集積回路と同程度
の集積度と、電気的特性（漏洩電流の減少など）の向上
が期待できるとともに、既存のSiプロセス技術を用いて
SiC集積回路を実現できるようになる。
第１図（ａ）及び（ｂ）は本発明の原理説明図、 第２図（ａ）〜（ｅ）は本発明実施例のSiC MOSFETの製
造工程断面図、 第３図（ａ）〜（ｃ）は従来のメサ型SiCトランジスタ
回路の製造工程断面図である。 図中、 11はSiC基板（またはSiC薄膜）、 12はレジスト膜、 13は不純物導入領域、 14は熱酸化層、 15は熱酸化層、 21はｎ型シリコン基板、 22はβ−SiC薄膜、 23はレジスト膜、 24は不純物導入領域、 25は熱酸化膜、 26は熱酸化層、 27はポリシリコン膜、 28はソース領域、 29はドレイン領域、 30は酸化膜、 31はPSG膜、 32はAl膜 を示す。
造工程断面図、 第３図（ａ）〜（ｃ）は従来のメサ型SiCトランジスタ
回路の製造工程断面図である。 図中、 11はSiC基板（またはSiC薄膜）、 12はレジスト膜、 13は不純物導入領域、 14は熱酸化層、 15は熱酸化層、 21はｎ型シリコン基板、 22はβ−SiC薄膜、 23はレジスト膜、 24は不純物導入領域、 25は熱酸化膜、 26は熱酸化層、 27はポリシリコン膜、 28はソース領域、 29はドレイン領域、 30は酸化膜、 31はPSG膜、 32はAl膜 を示す。
Claims (2)
- 【請求項１】炭化ケイ素基板または炭化ケイ素薄膜の一
部領域に選択的に不純物を導入する工程と、前記不純物
を導入した領域を熱酸化により熱酸化層を形成する工程
とを有することを特徴とする半導体装置の製造方法。 - 【請求項２】前記不純物として、リン（Ｐ）またはホウ
素（Ｂ）を使用することを特徴とする請求項１記載の半
導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63254898A JP2670563B2 (ja) | 1988-10-12 | 1988-10-12 | 半導体装置の製造方法 |
| DE68927032T DE68927032D1 (de) | 1988-10-12 | 1989-10-11 | Verfahren zur Herstellung eines Halbleiterbauelementes, das eine Siliciumcarbidschicht besitzt |
| EP89118919A EP0363944B1 (en) | 1988-10-12 | 1989-10-11 | Method of manufacturing a semiconductor device having a silicon carbide layer |
| US07/420,465 US4994413A (en) | 1988-10-12 | 1989-10-12 | Method of manufacturing a semiconductor device having a silicon carbide layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63254898A JP2670563B2 (ja) | 1988-10-12 | 1988-10-12 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02102557A JPH02102557A (ja) | 1990-04-16 |
| JP2670563B2 true JP2670563B2 (ja) | 1997-10-29 |
Family
ID=17271377
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63254898A Expired - Fee Related JP2670563B2 (ja) | 1988-10-12 | 1988-10-12 | 半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4994413A (ja) |
| EP (1) | EP0363944B1 (ja) |
| JP (1) | JP2670563B2 (ja) |
| DE (1) | DE68927032D1 (ja) |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5135885A (en) * | 1989-03-27 | 1992-08-04 | Sharp Corporation | Method of manufacturing silicon carbide fets |
| JP2542448B2 (ja) * | 1990-05-24 | 1996-10-09 | シャープ株式会社 | 電界効果トランジスタおよびその製造方法 |
| US7253437B2 (en) * | 1990-12-25 | 2007-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Display device having a thin film transistor |
| US5821563A (en) * | 1990-12-25 | 1998-10-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device free from reverse leakage and throw leakage |
| US5264713A (en) * | 1991-06-14 | 1993-11-23 | Cree Research, Inc. | Junction field-effect transistor formed in silicon carbide |
| JPH0529621A (ja) * | 1991-07-19 | 1993-02-05 | Rohm Co Ltd | 炭化珪素薄膜回路素子とその製造方法 |
| US5459107A (en) * | 1992-06-05 | 1995-10-17 | Cree Research, Inc. | Method of obtaining high quality silicon dioxide passivation on silicon carbide and resulting passivated structures |
| US6344663B1 (en) | 1992-06-05 | 2002-02-05 | Cree, Inc. | Silicon carbide CMOS devices |
| US5612260A (en) * | 1992-06-05 | 1997-03-18 | Cree Research, Inc. | Method of obtaining high quality silicon dioxide passivation on silicon carbide and resulting passivated structures |
| US5726463A (en) * | 1992-08-07 | 1998-03-10 | General Electric Company | Silicon carbide MOSFET having self-aligned gate structure |
| JP3146694B2 (ja) * | 1992-11-12 | 2001-03-19 | 富士電機株式会社 | 炭化けい素ｍｏｓｆｅｔおよび炭化けい素ｍｏｓｆｅｔの製造方法 |
| US5270244A (en) * | 1993-01-25 | 1993-12-14 | North Carolina State University At Raleigh | Method for forming an oxide-filled trench in silicon carbide |
| US5448081A (en) * | 1993-02-22 | 1995-09-05 | Texas Instruments Incorporated | Lateral power MOSFET structure using silicon carbide |
| US5399515A (en) * | 1993-07-12 | 1995-03-21 | Motorola, Inc. | Method of fabricating a silicon carbide vertical MOSFET and device |
| US5385855A (en) * | 1994-02-24 | 1995-01-31 | General Electric Company | Fabrication of silicon carbide integrated circuits |
| US5972801A (en) * | 1995-11-08 | 1999-10-26 | Cree Research, Inc. | Process for reducing defects in oxide layers on silicon carbide |
| MY123146A (en) | 1996-03-28 | 2006-05-31 | Intel Corp | Perimeter matrix ball grid array circuit package with a populated center |
| US5719409A (en) * | 1996-06-06 | 1998-02-17 | Cree Research, Inc. | Silicon carbide metal-insulator semiconductor field effect transistor |
| JPH11251592A (ja) * | 1998-01-05 | 1999-09-07 | Denso Corp | 炭化珪素半導体装置 |
| US6303508B1 (en) | 1999-12-16 | 2001-10-16 | Philips Electronics North America Corporation | Superior silicon carbide integrated circuits and method of fabricating |
| ES2165315B1 (es) * | 2000-03-31 | 2003-08-01 | Consejo Superior Investigacion | Procedimiento de fabricacion de capas de carburo de silicio (sic) mediante implantacion ionica de carbono y recocidos. |
| ITMI20010339A1 (it) | 2001-02-20 | 2002-08-20 | St Microelectronics Srl | Metodo per realizzare strutture isolanti |
| US6656811B2 (en) * | 2001-12-21 | 2003-12-02 | Texas Instruments Incorporated | Carbide emitter mask etch stop |
| US7012007B1 (en) * | 2003-09-09 | 2006-03-14 | Advanced Micro Device, Inc. | Strained silicon MOSFET having improved thermal conductivity and method for its fabrication |
| US7015111B2 (en) * | 2003-10-28 | 2006-03-21 | Micron Technology, Inc. | Use of selective oxidation to form asymmetrical oxide features during the manufacture of a semiconductor device |
| US7932111B2 (en) | 2005-02-23 | 2011-04-26 | Cree, Inc. | Substrate removal process for high light extraction LEDs |
| US20070096107A1 (en) * | 2005-11-03 | 2007-05-03 | Brown Dale M | Semiconductor devices with dielectric layers and methods of fabricating same |
| US20080054270A1 (en) * | 2006-09-05 | 2008-03-06 | Yoshiyuki Suda | Semiconductor memory device and the production method |
| US8269931B2 (en) | 2009-09-14 | 2012-09-18 | The Aerospace Corporation | Systems and methods for preparing films using sequential ion implantation, and films formed using same |
| US8946864B2 (en) | 2011-03-16 | 2015-02-03 | The Aerospace Corporation | Systems and methods for preparing films comprising metal using sequential ion implantation, and films formed using same |
| US9324579B2 (en) | 2013-03-14 | 2016-04-26 | The Aerospace Corporation | Metal structures and methods of using same for transporting or gettering materials disposed within semiconductor substrates |
| EP3682464A4 (en) * | 2017-09-13 | 2021-06-09 | University of Technology Sydney | INSULATION STRUCTURE AND PROCESS |
| AU2019271189A1 (en) | 2018-05-15 | 2021-01-07 | Lloyd Hung Loi TRAN | Therapeutic agent composition and method of use, for treatment of mild cognitive impairment, depression, and psychological disorders |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3662458A (en) * | 1969-06-20 | 1972-05-16 | Westinghouse Electric Corp | Electrical contact for silicon carbide members |
| JPS5987831A (ja) * | 1982-11-12 | 1984-05-21 | Hitachi Ltd | 半導体装置の製造方法 |
| US4762806A (en) * | 1983-12-23 | 1988-08-09 | Sharp Kabushiki Kaisha | Process for producing a SiC semiconductor device |
| JP2615390B2 (ja) * | 1985-10-07 | 1997-05-28 | 工業技術院長 | 炭化シリコン電界効果トランジスタの製造方法 |
-
1988
- 1988-10-12 JP JP63254898A patent/JP2670563B2/ja not_active Expired - Fee Related
-
1989
- 1989-10-11 EP EP89118919A patent/EP0363944B1/en not_active Expired - Lifetime
- 1989-10-11 DE DE68927032T patent/DE68927032D1/de not_active Expired - Lifetime
- 1989-10-12 US US07/420,465 patent/US4994413A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0363944A1 (en) | 1990-04-18 |
| EP0363944B1 (en) | 1996-08-28 |
| US4994413A (en) | 1991-02-19 |
| JPH02102557A (ja) | 1990-04-16 |
| DE68927032D1 (de) | 1996-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2670563B2 (ja) | 半導体装置の製造方法 | |
| EP0227085B1 (en) | A method of manufacturing igfets having minimal junction depth using epitaxial recrystallization | |
| EP0068154B1 (en) | Integrated circuit containing a semiconductive substrate having field isolation regions and electrically conductive regions | |
| JPH0821613B2 (ja) | Ｍｏｓ装置の分離構造の製造方法 | |
| KR100289474B1 (ko) | Dmos 트랜지스터를 제조하기 위한 방법 | |
| JPS62203380A (ja) | 半導体素子の製造方法 | |
| CN116994956B (zh) | 一种碳化硅功率器件及其制备方法、芯片 | |
| EP0076106A2 (en) | Method for producing a bipolar transistor | |
| JP2925008B2 (ja) | 半導体装置の製造方法 | |
| EP0199497A2 (en) | Process for fabricating a self-aligned bipolar transistor | |
| JPS6133253B2 (ja) | ||
| JP3498431B2 (ja) | 半導体装置の製造方法 | |
| JP2002124669A (ja) | 炭化珪素半導体の製造方法および炭化珪素半導体装置 | |
| JPH0334541A (ja) | 半導体装置の製造方法 | |
| US7101750B2 (en) | Semiconductor device for integrated injection logic cell and process for fabricating the same | |
| JP2595676B2 (ja) | 半導体装置の製造方法 | |
| JP3173048B2 (ja) | 半導体装置 | |
| JPH0778833A (ja) | バイポーラトランジスタとその製造方法 | |
| JPH06314791A (ja) | 炭化けい素半導体装置の製造方法 | |
| JP3297102B2 (ja) | Ｍｏｓｆｅｔの製造方法 | |
| CN116779662A (zh) | 一种抗静电的igbt芯片及其制作方法 | |
| JPH11289082A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH0629541A (ja) | 半導体装置の製造方法 | |
| JPH02304931A (ja) | 半導体装置及びその製造方法 | |
| JPS6239538B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |