JP2011135162A - タイミング相関値を用いた周波数オフセットによるデータのずれの補償 - Google Patents

タイミング相関値を用いた周波数オフセットによるデータのずれの補償 Download PDF

Info

Publication number
JP2011135162A
JP2011135162A JP2009290645A JP2009290645A JP2011135162A JP 2011135162 A JP2011135162 A JP 2011135162A JP 2009290645 A JP2009290645 A JP 2009290645A JP 2009290645 A JP2009290645 A JP 2009290645A JP 2011135162 A JP2011135162 A JP 2011135162A
Authority
JP
Japan
Prior art keywords
phase
value
binary
symbol
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009290645A
Other languages
English (en)
Other versions
JP4898897B2 (ja
Inventor
Daiki Nakano
大樹 中野
Yasunao Katayama
泰尚 片山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Priority to JP2009290645A priority Critical patent/JP4898897B2/ja
Priority to US12/974,078 priority patent/US8514987B2/en
Publication of JP2011135162A publication Critical patent/JP2011135162A/ja
Application granted granted Critical
Publication of JP4898897B2 publication Critical patent/JP4898897B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/0014Carrier regulation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/0014Carrier regulation
    • H04L2027/0024Carrier regulation at the receiver end
    • H04L2027/0026Correction of carrier offset
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/0014Carrier regulation
    • H04L2027/0024Carrier regulation at the receiver end
    • H04L2027/0026Correction of carrier offset
    • H04L2027/0036Correction of carrier offset using a recovered symbol clock
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/0014Carrier regulation
    • H04L2027/0044Control loops for carrier regulation
    • H04L2027/0063Elements of loops
    • H04L2027/0065Frequency error detectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

【課題】無線通信において送信機と受信機において生じる周波数オフセットを検出して補償すること。
【解決手段】2値の硬判定を行なうことができる1bit-ADコンバータを用いた受信機において、n倍(nは3以上の自然数)のオーバーサンプリングを行い、次にシンボル判定値を得て、複数の分割フェイズ(フェイズ1、フェイズ2、フェイズ3)の各々について、タイミング相関値を計算し、所定の期間または所定の回数にわたって累積的に加算した累積タイミング相関値を計算する。その値から受信機のサンプリング周波数が正しいシンボルレートよりも早いか遅いかを判断し、サンプリング位置を適切にずらして、正しいサンプリング位置を常に保ちながら受信を行う。常にサンプリング位置を追跡することができるので、周波数オフセットによるデータのずれをオンザフライで補償することができる。
【選択図】 図3

Description

本発明は、無線通信において送信機と受信機において生じる周波数オフセットを検出して補償することに関する。
<送受信機の周波数オフセット>
一般に、無線通信において、データをあるレートで処理していくための送信機(TX)で用いるクロック(fTX)と受信機(RX)で用いるクロック(fRX)は、同じ周波数のものを使用していても、必ず精度上の誤差が存在する。具体的には、用いている水晶発振器の周波数保証値は、一般的な無線を用いた製品で、50ppmや100ppmといった精度が典型的である。この送信機と受信機における、わずかな周波数差(周波数オフセット:frequency offset)が、実際にデータの送受信をするときには問題となる。たとえば、50ppmの誤差があるときには、送信機が20000シンボルを送信した時間で、受信機は1シンボル分だけ多いまたは少ないシンボル数を受信することになる。
このような状況では、送信中のデータの途中から、徐々にサンプリングのタイミングがずれて、正しいサンプリング位置でデータを取得できなくなっていくということになる。これでは、データは途中から正しくないものとなり、無線通信において不都合をきたす。このような周波数オフセットによるデータのずれは、どのような無線送受信機でも生じており、それを補償する手法が必要になる。特に、時分割によるパケット通信においては、パケット期間中に補償をしなければならず、用いているパケットフォーマットのオーバーヘッドとの兼ね合いや、バッファーサイズの限度などから、できればオンザフライで補償を行う方法が望まれる。
<超高速無線通信における周波数オフセット補償>
また、近年、Gbpsを超えるような超高速無線通信の開発が進んできており、各種の標準化も進んでいる。たとえば、IEEE802.15.3cでは、TDMA方式の送受信を規定しており、また、送信機と受信機の周波数誤差は、50ppm以内ということを規定している。このようなGbpsを超えるデータレートで、かつパケット通信を行うとき、50ppmの周波数誤差をいかにして補償するかが重要である。これまでの低周波数帯での無線通信においては、データレートがせいぜい百Mbps程度であることを考えると、受信機における補償が、高速データレート通信では、より迅速に行われる必要がある。
超高速無線通信の送受信機にはいろいろな構成が考えられるが、携帯用途のデバイス向けなどでは、省スペース、低消費電力そして低コストが重要なファクターとなる。特に、データレートが高速なために、受信機のADコンバータには従来の低速無線に比べ、負担が大きく、4倍のオーバーサンプリングとしても、10Gsps程度の能力が必要であり、かつ、そのサンプリングレートで、レゾリューションを6〜8ビットにすることは技術的に難しく、また、上記の低消費電力・低コストを満たすのは、非常に困難である。そこで、たとえば、1bit-ADコンバータ(またはビットスライサー、コンパレータ)を用いて、ノンコヒーレントにデータ受信する方式が提案されている(図1、非特許文献1)。
図1は、1bit-ADC (ADコンバータ、または、ビットスライサー、コンパレータ)を用いて、ノンコヒーレントにデータ受信する方式を示す図である。
図1で構成される無線通信システムの特徴は、FMディスクリミネータ(FMD)と呼ばれる周波数弁別器を用いて、その出力を1bit-ADコンバータでサンプリングしているところにある。この構成が適用できる変調方式は、FSKやMSKなどの周波数変調や、π/2-BPSKなどである。多値のADコンバータを用いずに、1bit-ADCを用いることで、高価な回路を必要とせず、振幅方向を2値にリミットすることで低消費電力化をはかることができる。一方で、振幅方向の情報を2値化してしまうため、少ない受信情報から周波数オフセットを補償しなくてはならない。
課題をまとめると、省スペース、低消費電力および低コストを目指した、データレートがGpsを超える超高速無線通信システムにおいて、以下の条件で周波数オフセットを補償する手法が望まれている。
― 1bit-ADCを用いる送受信方式
― パケット期間内にオンザフライで補償を行う
― 1bit-ADCのオーバーサンプリングはシンボルレートの3倍
― パイロットワードなどの既知パターンを使用しない
<従来技術>
通常、行われている周波数オフセット補償方法は、AFC(Automatic Frequency Control)と呼ばれる方法である。AFCには数多くの手法が知られている。AFCの1つの手法は、受信した信号と推定された正しい値とから位相差や位相そのものなど、位相に関する情報を計算し、その値から、受信機の周波数が送信機の周波数に対して早いか遅いかを決定し、受信機の局所発振器へフィードバックして、送信機の周波数と一致するように調節する手法である。これは搬送波同期と呼ばれる手法であり、特許文献1(特開平5−227241)に示されている。また、特にパイロットワードと呼ばれる既知パターンを送信データの適当な箇所に入れ、それを検知することで位相差情報を計算し、受信機の局所発振器へフィードバックするやり方は、特許文献2(特開平6−261091)や特許文献3(特開2005−217585)に記載されている。
また別のAFCの手法として、搬送波同期をせずに、受信データに適切な補償計算を行うことで正しい受信データへ回復する方法がある。特許文献4(特表平8−505499)では、独自ワードと呼ぶ既知パターン(パイロットワードと意味は同じ)を利用して、周波数オフセット量を計算し、受信データから周波数オフセットに応じてずれた分を計算し、正しいデータに回復する方法が示されている。また、特許文献5(特開2007−189654)では、受信データの遷移から立ち上がりエッジのみを検出することで、周波数オフセットを推定し、そのオフセット量に応じた位相回転因子を受信データに乗じることでデータの回復を行っている。しかし、この手法は、デジタル変調の方式に依存したやり方となっている。すなわち、IQ平面上で零点を通過しないような変調方式、具体的には、π/2-BPSK, π/4-DQPSKやGMSKに対してのみ有効である。零点を通過する方式では、周波数オフセットを計算する上で誤差が生じる。
特開平5−227241搬送波同期AFC。シンボルの位相誤差からオフセット計算。QAM変調。 特開平6−261091搬送波同期AFC。パイロットワードを使用。QAM変調。 特開2005−217585搬送波同期AFC。パイロットワードを使用。QAM変調。 特表平8−505499デジタルAFC回路。パイロットワードを使用。PSK変調。 特開2007−189654デジタルAFC回路。受信データの遷移数からオフセット計算。零点を通過しない変調。
従来技術で述べたAFC回路を用いる手法も考えられるが、アナログ回路へのフィードバックに時間がかかるため、高いデータレートのパケット通信では、所定の時間内での搬送波同期は難しい。したがって、受信したデータを用いて、デジタルドメインでの周波数オフセットによるデータのずれを調節する手法が望まれる。
また、パイロットワードなどの既知パターンを使う手法も考えられ、たとえば、IEEE802.15.3cの標準でもパイロットワードが規定されているが、これらを使用しないオプションも存在するため、送信データの内容に依存しない周波数オフセットの補償方法が望まれる。さらに、FSKやMSKのような周波数変調信号を周波数弁別器で受信するようなノンコヒーレント検波方式の場合、受信したデータからは瞬時位相情報が失われる。そのため、位相情報を使うような従来技術の補償方法は実現が難しく、たとえば十分長い時間のデータを蓄積して統計的に処理するしかない。
従来技術では、データレートが数kbpsから高々数百Mbpsなので、オーバーサンプリングレートはシンボルレートよりも十分高く設定できる。しかし、データレートがGbpsを超えるような超高速無線通信においては、10倍以上の十分高いオーバーサンプリングレートが設定できないため、上記手法をそのまま適用することは困難である。
1bit-ADコンバータを用いた受信機において、2〜3倍のオーバーサンプリングを行い、タイミング相関値と呼ぶ相関値を計算し、その相関値を決められたシンボル数の期間だけ累積した累積タイミング相関値を計算する。
その値から受信機のサンプリングレートが正しいシンボルレートよりも早いか遅いかを判断し、サンプリング位置を適切にずらして、正しいサンプリング位置を常に保ちながら受信を行う。
この手法を用いることで、プリアンブルと呼ばれるパケット検知用のパターンを検知したあと、常にサンプリング位置を追跡することができ、周波数オフセットによるデータのずれを補償することができる。
図1は、1bit-ADC (ADコンバータ、または、ビットスライサー、コンパレータ)を用いて、ノンコヒーレントにデータ受信する方式を示す図である。 図2は、プリアンブル検知とシンボル判定とを実現する回路を示す図である。 図3は、本発明の手法を説明する模式図である。 図4は、図2の構成に、本発明の手法を実現するために、累積タイミング相関値の計算回路およびオフセット補償回路を加えた回路の図である。 図5は、Golay系列の自己相関図を示す図である。 図6は、3つのフェイズのうち、時間的に早いフェイズと、遅いフェイズの累積タイミング相関値をグラフにしたものである。
既に紹介した図1にあるような受信機システムを例として考えていく。1-bit ADコンバータのオーバーサンプリングレートはシンボルレートの3倍を仮定する。もっとも、n(nは3以上の自然数)倍以上であれば当業者であれば容易に拡張可能である。3倍のオーバーサンプリングをすることで、1シンボルあたり3つのサンプリングポイントを得ることができる(図4の右上にも図示)。取得されたデータは、1-bit ADコンバータの出力なので、−1または1(−1,1)であってもよいし、0または1(0,1)であってもよい。
本発明の手順の大まかな流れは、次の手順1.2.3.4のようになる。
図2は、プリアンブル検知とシンボル判定とを実現する回路を示す図である。
手順1. プリアンブル検知(図2)
3倍のオーバーサンプリングを行っているので、これらをフェイズ1、フェイズ2、フェイズ3の「分割フェイズ」にデマルチプレクス(Demux)することにより、それぞれのフェイズでプリアンブル検知を行う。プリアンブルパターンとしては、たとえばIEEE802.15.3cでは、コンプリメンタリ・ゴーレイ列が用いられているが、自己相関の強いパターンなら何でも使える(たとえば、M系列やGOLD系列など)。3つのフェイズでこのプリアンブルパターンの自己相関値を3つのCorrelatorを通して計算することで、パケット検知およびシンボル同期が行える。
手順2. シンボル判定(図2)
プリアンブルの検知により、パケットの最初の部分はシンボル同期(SYNC)がとれていると考えられ、3つのサンプリングデータから1つのシンボル判定値を決定することができる。その決定手法は、前後のシンボル値を考慮した補間判定、あるいは多数決判定、またはそれぞれのフェイズにおける相関値(プリアンブル検知から求まる)を考慮した重みづけ平均値、そして3つのシンボル判定値のうちの中央の値を用いる単純判定などが挙げられる。図2におけるRecovery logicの部分に相当する。
手順3. タイミング相関値の計算および累積タイミング相関値の計算(図2)
判定したシンボル判定値と、そのシンボル期間に相当する受信データとの乗算((1、−1)の2値の場合)、または、排他的論理和の計算((1,0)の2値の場合)を行い、タイミング相関値を計算する。タイミング相関値が1であれば、判定したシンボルと同じ値という意味であり、−1であれば、異なっているという意味になる。このタイミング相関値を、規定のシンボル数だけ累積的に加算(Σ)していくことで、統計的に、各フェイズがどれぐらい判定されたシンボルからずれている状態にあるかを知ることができる。この累積加算されたタイミング相関値を「累積タイミング相関値」と呼ぶ。これを各分割フェイズで計算する。
手順4. オフセット補償
3つのフェイズにおける累積タイミング相関値を比較し、決められた閾値を下回ったフェイズがあれば、そのフェイズがゼロクロッシングに近づいていると判定し、データを1つだけずらす。すなわち、今までのフェイズ1、2、3へのデマルチプレクスを1つだけスイッチしてずらす。こうすることで、隣のフェイズが新たに、アイダイアグラムの中心に近いサンプリング位置となり、正しくシンボル判定ができるようになる。
図3は、本発明の手法を説明する模式図である。手順1.2.3.4.の手順を模式的に示しているものである。
図4は、図2の構成に、本発明の手法を実現するために、累積タイミング相関値の計算回路およびオフセット補償回路を加えた回路の図である。同期(Synchronization)の部分と、オフセット補償(OffsetCompensation)の部分とが特徴的な部分となる。これらの回路構成は、処理速度を追求すると典型的にはハードウエアとして実現されるが、コンピュータに実行させるソフトウエアであるコンピュータ・プログラムとして、または、ハードウエアとソフトウエアとの組合せとして一部または全部を実現することができる。
さらに各手順を詳細に説明すると、次のようになる。
手順1..
プリアンブル検知のためには、自己相関の強いシーケンス(たとえばIEEE802.15.3cではComplementaryGolay系列が定義されている)を既知パターンとして送信し、これを受信機で検知する。自己相関の計算は、Complementary Golay系列の場合、取得した2値を1と-1として、内積をすることで、検知できる。データをプリアンブル検知することは、図3において、シンボルが複数の分割フェイズの何れの組(フェイズ1,フェイズ2,フェイズ3)(フェイズ2,フェイズ3,フェイズ1)(フェイズ3,フェイズ1,フェイズ2)に同期しているかどうかを判定することに相当する。
図5は、Golay系列の自己相関図を示す図である。自己相関がもっとも強くなる位置が送信したGolay系列の位置になり、そこがシンボル同期の位置である。これにより、シンボル同期をとることができ、かつフレーム同期をとることができる。
手順2..
3倍(3×)のオーバーサンプリングからシンボル判定を行うには、いくつかの手法がある。すなわち3つの値から1つの値を判定する。ここでは、3×の3つのフェイズにおける自己相関値を0.8、1、0.1とし、判定したいシンボルのセットが、-1、1、-1の場合を説明する。
1.自己相関値を重みにした補間判定
この場合、いくつのシンボル間で補間するかによるが、たとえば、上記の設定の場合、自己相関が強いのは最初の2つなので、正しいサンプリング位置は、この間にあると考えられる。そこで、(-1 x 0.8) + (1 x 1) = 0.2と、内分を行うと、0.2になり、正の値なので1と判定する。もちろん、適切な関数を定義し、たとえば、3次関数や2次関数を定義して、2点あるいは3点での補間を計算してもよい。
2.多数決論理による判定
3つの値のうち、もっとも多い値を選択する。この場合、1と判定される。
3.単純判定
真ん中の値を選択する。この場合、1と判定する。図3では○で囲むことで、フェイズ1、フェイズ2、フェイズ3のうちから、3つのシンボル判定値のうちから中央の値であるフェイズ2の値を選んでいるが、この例に相当する。
4.自己相関値を重みにした多数決論理による判定
この場合、(-1 x 0.8) + (1 x 1) + (-1 x 0.1) = 0.1 という計算を行う。結果は、0.1で正の値なので、1と判定する。
これらのような手法により、「シンボル判定」を行う。
手順3..
タイミング相関値の定義は、次のとおりである。
タイミング相関値 = 取得した2値データ(1 or -1) × シンボル判定値
たとえば、3つのフェイズの取得した2値データが、-1、1、-1であり、手順2で判定されたシンボル判定値が1の場合、タイミング相関値はそれぞれ、-1、1、-1となる。これを所定の期間にわたって、または、所定のシンボル数にわたって累積加算をすることで、累積タイミング相関値を求める。所定のシンボル数は事前に決めておくことができる。これは、補償したいオフセットの大きさによって決まるものであり、装置の仕様を決めるものとなる。具体的には、たとえば、50ppmの周波数オフセットを補償したい場合、20000シンボルで1シンボルずれる計算となるので、たとえば、その1/20の時間で変化を見たい場合には、1000シンボル分の累積タイミング相関値を計算して、その変化を追跡することになる。
手順4..
図6は、特に、3つのフェイズのうち、時間的に早いフェイズと、遅いフェイズの累積タイミング相関値をグラフにしたものである。前提は、受信側のサンプリング周波数が送信側のサンプリング周波数よりも50ppm遅く、S/Nは20dB、累積シンボル数は1000シンボル、シンボル判定手法は単純判定である。最初は、同期がとれているので、中央のフェイズがアイダイアグラムの中心にいる。この場合、早いフェイズ(Early phase)の累積タイミング相関値と遅いフェイズ(Later phase)の累積タイミング相関値はほぼ同じ値となる。受信側のサンプリング周波数が送信側よりも遅いので、サンプリング位置は、徐々にアイダイアグラムの右側へとシフトしていく。すると、遅いフェイズのサンプリング位置はゼロクロッシングに近づきはじめ、累積タイミング相関値は小さな値になっていく。これは、遅いフェイズの値が徐々にシンボル判定値と異なる確率が上がるためである。そして、中心のフェイズがゼロクロッシングに近づくと、早いフェイズの累積タイミング相関値も小さくなり、ゼロクロッシングに到達すると、シンボル判定値が不確定になるため、早いフェイズの累積タイミング相関値と遅いフェイズの累積タイミング相関値は再び同じような値になる。これらを繰り返していく。逆に、受信側のサンプリング周波数が早い場合には、サンプリング位置がアイダイアグラムの左側へシフトするので、今度は早いフェイズの累積タイミング相関値が徐々に小さくなっていく。従って、早いフェイズの累積タイミング相関値と遅いフェイズの累積タイミング相関値の変化を追跡し、どちらが先に小さくなっていくかを検知することで、受信側のサンプリング周波数が送信側のサンプリング周波数よりも早いのか、遅いのかを決定でき、さらに、中心のフェイズがゼロクロッシングに到達する前に、オフセット補償を行うことで、常にサンプリング位置をアイダイアグラムの中央付近に合わせることができる。
このような手順をふむことで、受信側は単一のクロックで、それを可変にすることなく、受信データを過不足なく取得することができる。オフセット補償を行うことで、受信側のクロックでみると、データに飛びが入ることがある(受信側のクロックが送信側よりも早いとき)。そこで、周波数オフセットの割合をΔとし、送信するパケットサイズをL[シンボル]とするときに、最大で、Δx L の深さを持つバッファ(図4の回路中のBuffer)を用意することで、バッファの出力は隙間のないデータとなる。まとめると、
Gbpsを超えるような早いデータレートの無線通信において、受信側が2値の出力を持つ場合(具体的にはFMディスクリミネータによる周波数変調の復調など)、受信機のクロックを可変にせずに、かつ送信側のクロックと精度誤差などでオフセットがある場合に、・デジタル回路(図4)でオフセットを補償しながら、過不足なくデータを取得する手法である。そのためには、n(nは3以上の自然数)倍のオーバーサンプリングによって、まずプリアンブル検知によりシンボル同期をとり、3倍の場合には、3つのフェイズにおけるタイミング相関値を計算する。タイミング相関値とは、3つフェイズからシンボル判定した値と各フェイズでの取得データとを乗じたものである。このタイミング相関値を規定シンボル数だけ累積加算したものを累積タイミング相関値と呼ぶ。同期がとれた初期には、シンボルタイミング(アイダイアグラムの中央)は中央のフェイズの位置付近にあるため、オフセットにより徐々にサンプリング位置がシフトしていく。同一シンボル内の早いフェイズと遅いフェイズにおける累積タイミング相関値を追跡し、この累積タイミング相関値が減少していき、規定の閾値を下回ったときが、中央のフェイズがゼロクロッシングに近づいたときなので、隣のフェイズを中央とするような3つのフェイズの組(図3参照)にスイッチしてずらす。こうすることで、常に同一シンボルの中央のフェイズが正しいサンプリング位置にいることになり、正しくデータを取得することができる。特にオフセットの割合をΔ、送信するパケットサイズをLシンボルとしたときに、Δx Lだけの深さを持つバッファを持たせることで、受信側のクロックに合った、隙間のないデータを再現することができる。

Claims (10)

  1. 送信機から送られてくるある送信シンボルレート(fTx)のデータと、受信機において作動している受信サンプリング周波数(f Rx)との間における周波数オフセット(Δ)を、受信機における2値を本拠にした硬判定に基づいて、検出する方法であって、
    受信サンプリング周波数のn(nは3以上の自然数)倍以上のオーバーサンプリング周波数に従って、シンボルをn数だけ分割してサンプリングした複数の分割フェイズ(フェイズ1、フェイズ2、フェイズ3)の各々について、2値(1若しくは−1、または、1若しくは0)の何れに属しているのかどうかの硬判定をする、データをオーバーサンプリングするステップと、
    硬判定された複数の分割フェイズの2値からシンボル判定をして2値のシンボル判定値を得るステップと、
    シンボル判定値の2値と、そのシンボル期間に相当する硬判定された分割フェイズの2値との相関((1、−1)の2値の場合には乗算の計算、または、(1,0)の2値の場合には排他的論理和の計算)をとることによって、複数の分割フェイズの各々についてタイミング相関値を得るステップと、
    得られたタイミング相関値を所定の期間にわたって又は所定のシンボル数にわたって累積的に加算する、ステップと、
    複数の分割フェイズの各々について、累積的に加算された複数のタイミング相関値を、これらの間で比較するステップとを有する、
    前記方法。
  2. 送信機から送られてくるある送信シンボルレート(fTx)のデータと、受信機において作動している受信サンプリング周波数(f Rx)との間における周波数オフセット(Δ)を、受信機における2値を本拠にした硬判定に基づいて、検出する方法であって、
    受信サンプリング周波数のn(nは3以上の自然数)倍以上のオーバーサンプリング周波数に従って、シンボルをn数だけ分割してサンプリングした複数の分割フェイズ(フェイズ1、フェイズ2、フェイズ3)の各々について、2値(1若しくは−1、または、1若しくは0)の何れに属しているのかどうかの硬判定をする、データをオーバーサンプリングするステップと、
    硬判定された複数の分割フェイズの2値からシンボル判定をして2値のシンボル判定値を得るステップと、
    シンボル判定値の2値と、そのシンボル期間に相当する硬判定された分割フェイズの2値との相関((1、−1)の2値の場合には乗算の計算、または、(1,0)の2値の場合には排他的論理和の計算)をとることによって、複数の分割フェイズの各々についてタイミング相関値を得るステップと、
    複数の分割フェイズの各々について、所定の期間にわたって又は所定のシンボル数にわたって累積的に加算して、複数のタイミング相関値の変化を追跡するステップとを有する、
    前記方法。
  3. オーバーサンプリングするステップの前に、さらに、
    データをプリアンブル検知して、シンボルが複数の分割フェイズの何れの組(フェイズ1,フェイズ2,フェイズ3)(フェイズ2,フェイズ3,フェイズ1)(フェイズ3,フェイズ1,フェイズ2)に同期しているかどうかを判定するステップを有する、
    請求項1または2に記載の方法。
  4. さらに、
    データがパケットであり、
    パケット期間内に補償を行なう、
    請求項1または2に記載の方法。
  5. 送信機から送られてくるある送信シンボルレート(fTx)のデータと、受信機において作動している受信サンプリング周波数(f Rx)との間における周波数オフセット(Δ)を、受信機における2値を本拠にした硬判定に基づいて、検出する回路であって、
    受信サンプリング周波数のn(nは3以上の自然数)倍以上のオーバーサンプリング周波数に従って、シンボルをn数だけ分割してサンプリングした複数の分割フェイズ(フェイズ1、フェイズ2、フェイズ3)の各々について、2値(1若しくは−1、または、1若しくは0)の何れに属しているのかどうかの硬判定をする、データをオーバーサンプリングする回路と、
    硬判定された複数の分割フェイズの2値からシンボル判定をして2値のシンボル判定値を得る回路と、
    シンボル判定値の2値と、そのシンボル期間に相当する硬判定された分割フェイズの2値との相関((1、−1)の2値の場合には乗算の計算、または、(1,0)の2値の場合には排他的論理和の計算)をとることによって、複数の分割フェイズの各々についてタイミング相関値を得る回路と、
    得られたタイミング相関値を所定の期間にわたって又は所定のシンボル数にわたって累積的に加算する、回路と、
    複数の分割フェイズの各々について、累積的に加算された複数のタイミング相関値を、これらの間で比較して、周波数オフセットを検出する回路を有する、
    前記回路。
  6. さらに、
    データをプリアンブル検知して、シンボルが複数の分割フェイズの何れの組(フェイズ1,フェイズ2,フェイズ3)(フェイズ2,フェイズ3,フェイズ1)(フェイズ3,フェイズ1,フェイズ2)に同期しているかどうかを判定する回路を有する、
    請求項5に記載の回路。
  7. さらに、
    データがパケットであり、
    パケット期間内に補償を行なうように構成された、
    請求項5に記載の回路。
  8. パケットのパケットサイズをLシンボルとしたときに、
    Δ×Lだけの深さを持つバッファをもつことで、バッファから隙間のないデータを再現する補償を行なうように構成された、
    請求項5に記載の回路。
  9. 請求項1または請求項2に記載の方法の各ステップをコンピュータに実行させる、
    コンピュータ・プログラム。
  10. 請求項5に記載の回路の一部がコンピュータに実行させるためのコンピュータ・プログラムとの組合せにおいて実現されている、
    請求項5に記載の回路。
JP2009290645A 2009-12-22 2009-12-22 タイミング相関値を用いた周波数オフセットによるデータのずれの補償 Expired - Fee Related JP4898897B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009290645A JP4898897B2 (ja) 2009-12-22 2009-12-22 タイミング相関値を用いた周波数オフセットによるデータのずれの補償
US12/974,078 US8514987B2 (en) 2009-12-22 2010-12-21 Compensation for data deviation caused by frequency offset using timing correlation value

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009290645A JP4898897B2 (ja) 2009-12-22 2009-12-22 タイミング相関値を用いた周波数オフセットによるデータのずれの補償

Publications (2)

Publication Number Publication Date
JP2011135162A true JP2011135162A (ja) 2011-07-07
JP4898897B2 JP4898897B2 (ja) 2012-03-21

Family

ID=44151098

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009290645A Expired - Fee Related JP4898897B2 (ja) 2009-12-22 2009-12-22 タイミング相関値を用いた周波数オフセットによるデータのずれの補償

Country Status (2)

Country Link
US (1) US8514987B2 (ja)
JP (1) JP4898897B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017526241A (ja) * 2014-06-30 2017-09-07 セインチップス テクノロジー カンパニーリミテッド マルチパスフレームヘッダの検出方法及び装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102694570B (zh) * 2012-05-22 2014-05-28 杭州电子科技大学 一种大频偏条件下扩频通信***自动频率控制方法
US9614710B2 (en) * 2013-12-05 2017-04-04 Dove Voice Technologies Ltd. Method and system for communication digital data on an analog signal
CN108289068B (zh) * 2017-01-10 2020-05-26 大唐移动通信设备有限公司 一种频偏补偿方法及装置
CN111988257B (zh) * 2020-08-31 2022-07-01 成都链讯信息技术有限公司 前后同步码联合频率估计方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06232930A (ja) * 1993-02-01 1994-08-19 Toyo Commun Equip Co Ltd クロック再生回路
JP2000022649A (ja) * 1998-07-02 2000-01-21 Oki Electric Ind Co Ltd 再サンプリング装置
JP2000341259A (ja) * 1999-05-28 2000-12-08 Oki Electric Ind Co Ltd ビット位相同期装置
JP2002084267A (ja) * 2000-09-07 2002-03-22 Mitsubishi Electric Corp タイミング検出装置およびタイミング検出方法
JP2002532956A (ja) * 1998-12-08 2002-10-02 エリクソン インコーポレイテッド 同期トラッキング方法
JP2003188772A (ja) * 2001-12-21 2003-07-04 Matsushita Electric Ind Co Ltd 同期検出器及びこれを有する携帯端末
JP2008082978A (ja) * 2006-09-28 2008-04-10 Renias:Kk 微小硬度測定法及び微小硬度計
JP2009010464A (ja) * 2007-06-26 2009-01-15 Nippon Dempa Kogyo Co Ltd マッチドフィルタ

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI89431C (fi) 1991-05-14 1993-09-27 Nokia Mobile Phones Ltd Grovinstaellning av kanalfrekvensen
US5376849A (en) * 1992-12-04 1994-12-27 International Business Machines Corporation High resolution programmable pulse generator employing controllable delay
US5376894A (en) 1992-12-31 1994-12-27 Pacific Communication Sciences, Inc. Phase estimation and synchronization using a PSK demodulator
JPH0761090B2 (ja) 1993-03-05 1995-06-28 警察大学校長 多値変調の周波数オフセット補償方法とその回路
US6275543B1 (en) * 1996-10-11 2001-08-14 Arraycomm, Inc. Method for reference signal generation in the presence of frequency offsets in a communications station with spatial processing
US5909470A (en) * 1996-10-11 1999-06-01 Arraycomm, Inc. Method and apparatus for decision directed demodulation using antenna arrays and spatial processing
JP4326972B2 (ja) 2004-01-28 2009-09-09 株式会社日立国際電気 周波数オフセット補償回路及び方法
JP4813966B2 (ja) 2005-12-16 2011-11-09 株式会社日立国際電気 Afc回路

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06232930A (ja) * 1993-02-01 1994-08-19 Toyo Commun Equip Co Ltd クロック再生回路
JP2000022649A (ja) * 1998-07-02 2000-01-21 Oki Electric Ind Co Ltd 再サンプリング装置
JP2002532956A (ja) * 1998-12-08 2002-10-02 エリクソン インコーポレイテッド 同期トラッキング方法
JP2000341259A (ja) * 1999-05-28 2000-12-08 Oki Electric Ind Co Ltd ビット位相同期装置
JP2002084267A (ja) * 2000-09-07 2002-03-22 Mitsubishi Electric Corp タイミング検出装置およびタイミング検出方法
JP2003188772A (ja) * 2001-12-21 2003-07-04 Matsushita Electric Ind Co Ltd 同期検出器及びこれを有する携帯端末
JP2008082978A (ja) * 2006-09-28 2008-04-10 Renias:Kk 微小硬度測定法及び微小硬度計
JP2009010464A (ja) * 2007-06-26 2009-01-15 Nippon Dempa Kogyo Co Ltd マッチドフィルタ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017526241A (ja) * 2014-06-30 2017-09-07 セインチップス テクノロジー カンパニーリミテッド マルチパスフレームヘッダの検出方法及び装置

Also Published As

Publication number Publication date
JP4898897B2 (ja) 2012-03-21
US8514987B2 (en) 2013-08-20
US20110150151A1 (en) 2011-06-23

Similar Documents

Publication Publication Date Title
US9425807B2 (en) Circuit for symbol timing synchronization
JP4179418B2 (ja) 無線受信装置
CA2211291C (en) Clock timing recovery methods and circuits
JP4898897B2 (ja) タイミング相関値を用いた周波数オフセットによるデータのずれの補償
JP2634319B2 (ja) コヒーレント無線受信機の周波数制御方法及びその方法を実施する装置
CN111600823B (zh) 一种并行oqpsk偏移四相相移键控解调器
WO2007088773A1 (ja) 無線受信装置および無線受信方法
US5259005A (en) Apparatus for and method of synchronizing a clock signal
US7590419B2 (en) Frequency correction channel burst detector in a GSM/EDGE communication system
CN111049636B (zh) 一种bpsk位同步装置及方法
US8774321B2 (en) Clock data recovery circuit and clock data recovery method
AU2002318930B2 (en) Null-pilot symbol assisted fast automatic frequency control
US8081714B2 (en) Method and system for reuse of CORDIC in an RF transceiver by reconfiguration in real time
CN114039623B (zh) 一种低载噪比的短突发扩频信号跟踪方法
JP4054032B2 (ja) フレーム同期検出方法
JP5761748B2 (ja) シンボル同期捕捉システム及びその方法
Zicari et al. A programmable carrier phase independent symbol timing recovery circuit for QPSK/OQPSK signals
JP2007142860A (ja) 送信器、受信器及びデータ伝送方法
JP4493669B2 (ja) プリアンブルパターン識別方法及び周波数偏差検出方法並びにシンボルタイミング検出方法
CN113242200B (zh) 基于4fsk信号软解调的动态计算最优判决门限的方法
CN101232364A (zh) 近似相位角计算器及近似相位角计算方法
JP2740612B2 (ja) スペクトラム拡散通信方法および装置
JP4847373B2 (ja) フレーム同期検出方法
JP4696834B2 (ja) サンプリング制御装置及びその方法並びにそれを用いた受信装置、プログラム
JP4540682B2 (ja) プリアンブルパターン識別方法及び周波数偏差検出方法並びにシンボルタイミング検出方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111206

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111226

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150106

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees