JP5761748B2 - シンボル同期捕捉システム及びその方法 - Google Patents
シンボル同期捕捉システム及びその方法 Download PDFInfo
- Publication number
- JP5761748B2 JP5761748B2 JP2011127807A JP2011127807A JP5761748B2 JP 5761748 B2 JP5761748 B2 JP 5761748B2 JP 2011127807 A JP2011127807 A JP 2011127807A JP 2011127807 A JP2011127807 A JP 2011127807A JP 5761748 B2 JP5761748 B2 JP 5761748B2
- Authority
- JP
- Japan
- Prior art keywords
- symbol
- circuit
- sequence
- output
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Description
ディジタル変調された入力系列のシンボルクロックをPLL回路を用いて同期捕捉するシンボル同期捕捉システムであって、
前記入力系列の特徴量系列を算出する手段と、
最初のNサンプル(Nは2以上の整数)の前記特徴量系列をFFT処理する手段と、
このFFT処理結果に基づいてスペクトル最大成分を探索する手段と、
前記FFT処理結果に基づいて第N/2サンプルの時刻におけるシンボルクロックの位相推定をなす手段とを含み、
前記スペクトル最大成分の周波数と前記位相推定による位相推定値とを前記PLL回路の初期設定値とすることを特徴とする。
ディジタル変調された入力系列のシンボルクロックをPLL回路を用いて同期捕捉するシンボル同期捕捉方法であって、
前記入力系列の特徴量系列を算出するステップと、
最初のNサンプル(Nは2以上の整数)の前記特徴量系列をFFT処理するステップと、
このFFT処理結果に基づいてスペクトル最大成分を探索するステップと、
前記FFT処理結果に基づいて第N/2サンプルの時刻におけるシンボルクロックの位相推定をなすステップと、
前記スペクトル最大成分の周波数と前記位相推定による位相推定値とを前記PLL回路の初期設値とするステップとを含むことを特徴とする。
ディジタル変調された入力系列のシンボルクロックをPLL回路を用いて同期捕捉するシンボル同期捕捉方法をコンピュータにより実行させるためのプログラムであって、
前記入力系列の特徴量系列を算出する処理と、
最初のNサンプル(Nは2以上の整数)の前記特徴量系列をFFT処理する処理と、
このFFT処理結果に基づいてスペクトル最大成分を探索する処理と、
前記FFT処理結果に基づいて第N/2サンプルの時刻におけるシンボルクロックの位相推定をなす処理と、
前記スペクトル最大成分の周波数と前記位相推定による位相推定値とを前記PLL回路の初期設定値とする処理とを含むことを特徴とする。
電力系列P[k]=I[k]の2乗+Q[k]の2乗 ……(1)
(但し、kはサンプル番号、I[k]は整合フィルタ出力の複素系列の同相成分、Q[k]は同じく直交成分を表す)が用いられる。
2 リサンプラ
3 ベースバンド復調回路
4 整合フィルタ
5 遅延回路
6 特徴量算系列出回路
7 シンボル同期捕捉回路
8 同期追従回路
9 クロック生成回路
10 シンボル抽出回路
11 キャリア同期回路
12 シンボル判定回路
13 シンボルクロック検出回路
71 FFT回路
72 スペクトル最大成分検索回路
73 スペクトル最大成分の位相算出回路
Claims (9)
- ディジタル変調された入力系列のシンボルクロックをPLL回路を用いて同期捕捉するシンボル同期捕捉システムであって、
前記入力系列を受け取り、FFT処理で使用するサンプル数をN(Nは2以上の整数)とした場合においてN/2サンプルに相当する遅延を、受け取った前記入力系列に対して設定して出力する遅延回路と、
前記入力系列及び前記遅延回路からの出力を受け取り、各々の特徴量系列を別個に算出する手段と、
前記入力系列の最初のNサンプル(Nは2以上の整数)の前記特徴量系列をFFT処理する手段と、
このFFT処理結果に基づいてスペクトル最大成分を探索する手段と、
前記FFT処理結果に基づいて第N/2サンプルの時刻におけるシンボルクロックの位相推定をなす手段とを含み、
前記スペクトル最大成分の周波数と前記位相推定による位相推定値とを前記PLL回路の初期設定値とし、
前記遅延回路からの出力について算出された特徴量系列を、前記PLL回路に入力し、
前記PLL回路は、前記初期設定値を用いて、前記遅延回路からの出力について算出された特徴量系列について追従動作を行う
ことを特徴とするシステム。 - 前記遅延回路からの出力を用いてシンボル列を抽出するシンボル抽出回路
をさらに有し、
前記PLL回路は、前記追従動作を行ってシンボル抽出シグナルを導出し、前記シンボル抽出シグナルを前記シンボル抽出回路に供給し、
前記シンボル抽出回路は、前記シンボル抽出シグナルに基づいて前記シンボル列を抽出する
請求項1に記載のシステム。 - 前記ディジタル変調は位相変移(PSK)変調であり、前記特徴量系列は、電力量系列であることを特徴とする請求項1または2に記載のシステム。
- 前記位相推定値は、前記スペクトル最大成分の周波数のフーリエ係数の位相成分であることを特徴とする請求項1〜3いずれかに記載のシステム。
- ディジタル変調された入力系列のシンボルクロックをPLL回路を用いて同期捕捉するシンボル同期捕捉方法であって、
遅延回路において、前記入力系列を受け取り、FFT処理で使用するサンプル数をN(Nは2以上の整数)とした場合においてN/2サンプルに相当する遅延を、受け取った前記入力系列に対して設定して出力するステップと、
前記入力系列及び前記遅延回路からの出力を受け取り、各々の特徴量系列を別個に算出するステップと、
前記入力系列の最初のNサンプル(Nは2以上の整数)の前記特徴量系列をFFT処理するステップと、
このFFT処理結果に基づいてスペクトル最大成分を探索するステップと、
前記FFT処理結果に基づいて第N/2サンプルの時刻におけるシンボルクロックの位相推定をなすステップと、
前記スペクトル最大成分の周波数と前記位相推定による位相推定値とを前記PLL回路の初期設定値とするステップと、
前記遅延回路からの出力について算出された特徴量系列を、前記PLL回路に入力するステップと、
前記PLL回路において、前記初期設定値を用いて、前記遅延回路からの出力について算出された特徴量系列について追従動作を行うステップと
を含むことを特徴とする方法。 - シンボル抽出回路において、前記遅延回路からの出力を用いてシンボル列を抽出するステップ
をさらに含み、
前記PLL回路は、前記追従動作を行ってシンボル抽出シグナルを導出し、前記シンボル抽出シグナルを前記シンボル抽出回路に供給し、
前記シンボル抽出回路は、前記シンボル抽出シグナルに基づいて前記シンボル列を抽出する
請求項5に記載の方法。 - 前記ディジタル変調は位相変移(PSK)変調であり、前記特徴量系列は、電力量系列であることを特徴とする請求項5または6に記載の方法。
- 前記位相推定値は、前記スペクトル最大成分の周波数のフーリエ係数の位相成分であることを特徴とする請求項5〜7いずれかに記載の方法。
- ディジタル変調された入力系列のシンボルクロックをPLL回路を用いて同期捕捉するシンボル同期捕捉方法をコンピュータにより実行させるためのプログラムであって、
前記入力系列を受け取り、FFT処理で使用するサンプル数をN(Nは2以上の整数)とした場合においてN/2サンプルに相当する遅延を、受け取った前記入力系列に対して設定して出力する遅延回路から、前記出力を受け取る処理と、
前記入力系列及び前記遅延回路からの出力を受け取り、各々の特徴量系列を別個に算出する処理と、
前記入力系列の最初のNサンプル(Nは2以上の整数)の前記特徴量系列をFFT処理する処理と、
このFFT処理結果に基づいてスペクトル最大成分を探索する処理と、
前記FFT処理結果に基づいて第N/2サンプルの時刻におけるシンボルクロックの位相推定をなす処理と、
前記スペクトル最大成分の周波数と前記位相推定による位相推定値とを前記PLL回路の初期設定値とする処理と、
前記遅延回路からの出力について算出された特徴量系列を、前記初期設定値を用いて前記遅延回路からの出力について算出された特徴量系列について追従動作を行う前記PLL回路に入力する処理と
を含むことを特徴とするプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011127807A JP5761748B2 (ja) | 2011-06-08 | 2011-06-08 | シンボル同期捕捉システム及びその方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011127807A JP5761748B2 (ja) | 2011-06-08 | 2011-06-08 | シンボル同期捕捉システム及びその方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012256991A JP2012256991A (ja) | 2012-12-27 |
JP5761748B2 true JP5761748B2 (ja) | 2015-08-12 |
Family
ID=47528149
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011127807A Active JP5761748B2 (ja) | 2011-06-08 | 2011-06-08 | シンボル同期捕捉システム及びその方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5761748B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108226968B (zh) * | 2018-01-03 | 2021-05-11 | 电子科技大学 | 一种导航信号快速捕获方法 |
CN115348000B (zh) * | 2022-10-19 | 2022-12-13 | 北京航空航天大学 | 基于维纳系数解的每码元单采样点的码元同步方法和装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2712706B2 (ja) * | 1990-02-14 | 1998-02-16 | 国際電信電話株式会社 | 適応位相検出同期方法 |
JP3367275B2 (ja) * | 1995-05-29 | 2003-01-14 | 松下電器産業株式会社 | タイミング抽出回路 |
JPH10322406A (ja) * | 1997-05-20 | 1998-12-04 | Hitachi Denshi Ltd | クロック再生方式 |
JP2002300133A (ja) * | 2001-03-29 | 2002-10-11 | Mitsubishi Electric Corp | 通信装置およびサンプルクロック生成方法 |
JP2002314505A (ja) * | 2001-04-13 | 2002-10-25 | Mitsubishi Electric Corp | 通信装置およびシンボル同期調整方法 |
JP2011035557A (ja) * | 2009-07-30 | 2011-02-17 | Panasonic Corp | シンボルレート検出器及び受信装置 |
-
2011
- 2011-06-08 JP JP2011127807A patent/JP5761748B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012256991A (ja) | 2012-12-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6654432B1 (en) | Joint maximum likelihood frame and timing estimation for a digital receiver | |
JP4179418B2 (ja) | 無線受信装置 | |
CN108880609B (zh) | 基于突发扩频信号的伪码同步方法 | |
CN108768604B (zh) | 一种用于pcm/fm多符号检测的低复杂度位同步方法 | |
US6768780B1 (en) | Non-data aided maximum likelihood based feedforward timing synchronization method | |
US6430235B1 (en) | Non-data-aided feedforward timing synchronization method | |
CN110912847A (zh) | 一种gmsk信号解调方法 | |
CN107342960B (zh) | 一种适合幅度相移键控的非数据辅助频偏估计方法 | |
CN110300079B (zh) | 一种msk信号相干解调方法及*** | |
US8571139B2 (en) | Method for tracking the phase of a signal modulated by continuous phase modulation and synchronization device implementing said method | |
JP5624527B2 (ja) | シングルキャリア受信装置 | |
CN109462421B (zh) | 信号定时恢复方法及恢复装置、信号解调方法及解调*** | |
JP5761748B2 (ja) | シンボル同期捕捉システム及びその方法 | |
CN107528805B (zh) | 一种适用于信号分析仪的psk信号同步方法及装置 | |
CN109756435B (zh) | 一种对信号的频偏估计方法 | |
JP2011135162A (ja) | タイミング相関値を用いた周波数オフセットによるデータのずれの補償 | |
EP1003312A2 (en) | Carrier recovery from digitally phase modulated signals | |
CN108712190B (zh) | 多载波跟踪方法及跟踪装置 | |
CN115102818B (zh) | 一种nr5g利用pss和sss完成下行同步的方法 | |
Shachi et al. | Coherent BPSK demodulator using Costas loop and early-late gate synchronizer | |
JP4277090B2 (ja) | キャリア周波数検出方法 | |
JP4597767B2 (ja) | ダイバーシチ受信機のサンプリングクロック制御方法およびダイバーシチ受信機 | |
EP2521303B1 (en) | Snapshot processing of timing data | |
JP5213769B2 (ja) | 受信機 | |
CN116155668B (zh) | 一种抗频偏载波恢复方法、***及存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140516 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150224 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150415 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150512 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150604 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5761748 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |