JP2003188772A - 同期検出器及びこれを有する携帯端末 - Google Patents
同期検出器及びこれを有する携帯端末Info
- Publication number
- JP2003188772A JP2003188772A JP2001389420A JP2001389420A JP2003188772A JP 2003188772 A JP2003188772 A JP 2003188772A JP 2001389420 A JP2001389420 A JP 2001389420A JP 2001389420 A JP2001389420 A JP 2001389420A JP 2003188772 A JP2003188772 A JP 2003188772A
- Authority
- JP
- Japan
- Prior art keywords
- correlation
- spread signal
- matched filter
- integration
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【課題】 処理の高速化を図ることができる同期検出器
を提供する。また、本発明の他の態様は、フレーム位相
検出を任意位相で行うことができる同期検出器及びこれ
を有する携帯端末を提供する。 【解決手段】 従来の構成で積分用メモリと共用してい
た相関値保持器を別途設けることにより、パイプライン
処理を可能とした。また、蓄積範囲に合わせて使用して
いたメモリを、１倍オーバーサンプリングのデジタル受
信拡散信号を１シンボル分蓄積することが可能な複数の
メモリへ置き換えた。この置き換えにより、スロット位
相検出を任意位相で行い、かつスロット時間内に複数の
位相の処理を行う。さらに処理手順を変更することで、
メモリの削減が可能となる。また、スロット内を複数の
時間範囲に分割し、処理のタイミングを固定することで
回路の簡略化を図ることができる。
を提供する。また、本発明の他の態様は、フレーム位相
検出を任意位相で行うことができる同期検出器及びこれ
を有する携帯端末を提供する。 【解決手段】 従来の構成で積分用メモリと共用してい
た相関値保持器を別途設けることにより、パイプライン
処理を可能とした。また、蓄積範囲に合わせて使用して
いたメモリを、１倍オーバーサンプリングのデジタル受
信拡散信号を１シンボル分蓄積することが可能な複数の
メモリへ置き換えた。この置き換えにより、スロット位
相検出を任意位相で行い、かつスロット時間内に複数の
位相の処理を行う。さらに処理手順を変更することで、
メモリの削減が可能となる。また、スロット内を複数の
時間範囲に分割し、処理のタイミングを固定することで
回路の簡略化を図ることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、同期検出器に関
し、特にスペクトラム拡散通信方式、特に直接拡散方式
を用いる通信系においてスペクトルの逆拡散を行うため
に必要な同期捕捉を実行する回路に関し、さらにかかる
同期検出器を有する携帯端末に関する。
し、特にスペクトラム拡散通信方式、特に直接拡散方式
を用いる通信系においてスペクトルの逆拡散を行うため
に必要な同期捕捉を実行する回路に関し、さらにかかる
同期検出器を有する携帯端末に関する。
【０００２】
【従来の技術】スペクトラム拡散通信方式、特に直接拡
散方式においては、受信側の受信機で受信した受信拡散
信号をＡ／Ｄ変換し、Ａ／Ｄ変換されたデジタル受信拡
散信号と、送信側でスペクトル拡散を行うために使用し
た拡散符号の複製とを用いてデジタル受信拡散信号の逆
拡散を行う。逆拡散を行うためには、受信側で送信側が
スペクトル拡散を行う際に用いている拡散符号と、拡散
符号の送信位相を検出する必要がある。受信側では、ス
ロット毎の先頭シンボルに送信されるスロット同期用信
号を用いてスロット同期を検出し、フレーム同期用信号
を用いてフレーム同期を検出する。
散方式においては、受信側の受信機で受信した受信拡散
信号をＡ／Ｄ変換し、Ａ／Ｄ変換されたデジタル受信拡
散信号と、送信側でスペクトル拡散を行うために使用し
た拡散符号の複製とを用いてデジタル受信拡散信号の逆
拡散を行う。逆拡散を行うためには、受信側で送信側が
スペクトル拡散を行う際に用いている拡散符号と、拡散
符号の送信位相を検出する必要がある。受信側では、ス
ロット毎の先頭シンボルに送信されるスロット同期用信
号を用いてスロット同期を検出し、フレーム同期用信号
を用いてフレーム同期を検出する。
【０００３】従来方法では、フレーム同期検出後に行う
スロット同期検出を行う場合、図８に示すような構成を
用いてデジタル受信拡散信号を蓄積して処理を行う。Ａ
／Ｄ変換器１００によりＮ倍オーバーサンプリングでＡ
／Ｄ変換されたデジタル受信拡散信号を、スロット同期
検出で検出した位相を含むようにメモリ１０１に蓄積す
る。制御回路１０４を用いて、メモリ１０１に蓄積した
デジタル受信拡散信号からフレーム同期検出で検出した
位相のデジタル受信拡散信号を先頭にＮ個毎に拡散率Ｓ
Ｆ個分読み出し、整合フィルタ１０２に入力する。制御
回路１０４を用いて符号発生器１０３を制御し、フレー
ム同期検出用の符号を発生させ、整合フィルタ１０２に
設定する。
スロット同期検出を行う場合、図８に示すような構成を
用いてデジタル受信拡散信号を蓄積して処理を行う。Ａ
／Ｄ変換器１００によりＮ倍オーバーサンプリングでＡ
／Ｄ変換されたデジタル受信拡散信号を、スロット同期
検出で検出した位相を含むようにメモリ１０１に蓄積す
る。制御回路１０４を用いて、メモリ１０１に蓄積した
デジタル受信拡散信号からフレーム同期検出で検出した
位相のデジタル受信拡散信号を先頭にＮ個毎に拡散率Ｓ
Ｆ個分読み出し、整合フィルタ１０２に入力する。制御
回路１０４を用いて符号発生器１０３を制御し、フレー
ム同期検出用の符号を発生させ、整合フィルタ１０２に
設定する。
【０００４】符号発生器１０３はスロット同期に使用す
る種類の符号を順次発生し、整合フィルタ１０２に設定
する。符号発生器１０３で設定した符号毎に整合フィル
タ１０２から出力された相関値を積分用メモリ１０５に
保持する。積分対応表１０６を用いて、積分用メモリ１
０５に保持されている相関値のうち１個を選択し、同じ
く積分用メモリ１０５に保持されている値のうち１個を
選択し、加算して積分用メモリ１０５に書き込む。スロ
ット位相検出で検出した位相のうち、メモリ１０１に蓄
積されているものについて上記一連の処理を繰り返し行
う。
る種類の符号を順次発生し、整合フィルタ１０２に設定
する。符号発生器１０３で設定した符号毎に整合フィル
タ１０２から出力された相関値を積分用メモリ１０５に
保持する。積分対応表１０６を用いて、積分用メモリ１
０５に保持されている相関値のうち１個を選択し、同じ
く積分用メモリ１０５に保持されている値のうち１個を
選択し、加算して積分用メモリ１０５に書き込む。スロ
ット位相検出で検出した位相のうち、メモリ１０１に蓄
積されているものについて上記一連の処理を繰り返し行
う。
【０００５】
【発明が解決しようとする課題】しかしながら上記従来
方法では、積分用メモリ１０５に相関値が保持されてい
るため、相関値の保存と、積分を同時に行うことができ
ないため、処理に時間がかかってしまう。また、スロッ
ト位相検出で検出した任意の位相に対してスロット位相
検出を行うために、メモリ１０１にスロット時間の全て
のＮ倍オーバーサンプリングしたデジタル受信拡散信号
を蓄積する必要があり、必要なメモリ量が多くなるため
実現が困難である。
方法では、積分用メモリ１０５に相関値が保持されてい
るため、相関値の保存と、積分を同時に行うことができ
ないため、処理に時間がかかってしまう。また、スロッ
ト位相検出で検出した任意の位相に対してスロット位相
検出を行うために、メモリ１０１にスロット時間の全て
のＮ倍オーバーサンプリングしたデジタル受信拡散信号
を蓄積する必要があり、必要なメモリ量が多くなるため
実現が困難である。
【０００６】したがって、本発明は処理の高速化を図る
ことができる同期検出器を提供することを目的とする。
また、本発明の他の態様は、フレーム位相検出を任意位
相で行うことができる同期検出器、並びにかかる同期検
出器を有する携帯端末を提供することを目的とする。
ことができる同期検出器を提供することを目的とする。
また、本発明の他の態様は、フレーム位相検出を任意位
相で行うことができる同期検出器、並びにかかる同期検
出器を有する携帯端末を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、本発明では、従来構成において積分用メモリと共用
していた相関値保持器を別途設けることにより、パイプ
ライン処理を可能として処理の高速化を図るようにして
いる。また、本発明の他の態様では、上記構成に加えて
蓄積範囲に合わせて使用していたメモリを、１倍オーバ
ーサンプリングのデジタル受信拡散信号を１シンボル分
蓄積することが可能な複数のメモリへの置き換えを行っ
ている。この置き換えにより、スロット位相検出を任意
位相で行い、かつスロット時間内に複数の位相の処理を
行うことができる。さらに本発明の他の態様では、処理
手順を変更することで、メモリを削減している。また、
本発明の他の態様では、スロット内を複数の時間範囲に
分割し、処理のタイミングを固定することで回路の簡略
化を図る。
め、本発明では、従来構成において積分用メモリと共用
していた相関値保持器を別途設けることにより、パイプ
ライン処理を可能として処理の高速化を図るようにして
いる。また、本発明の他の態様では、上記構成に加えて
蓄積範囲に合わせて使用していたメモリを、１倍オーバ
ーサンプリングのデジタル受信拡散信号を１シンボル分
蓄積することが可能な複数のメモリへの置き換えを行っ
ている。この置き換えにより、スロット位相検出を任意
位相で行い、かつスロット時間内に複数の位相の処理を
行うことができる。さらに本発明の他の態様では、処理
手順を変更することで、メモリを削減している。また、
本発明の他の態様では、スロット内を複数の時間範囲に
分割し、処理のタイミングを固定することで回路の簡略
化を図る。
【０００８】すなわち本発明によれば、受信拡散信号を
デジタル受信拡散信号に変換するＡ／Ｄ変換器と、前記
デジタル受信拡散信号を蓄積するためのメモリと、前記
メモリの出力信号に応答する整合フィルタと、前記整合
フィルタで前記デジタル受信拡散信号の相関を検出する
ための符号を発生させるための符号発生器と、前記整合
フィルタから出力される相関値を保持するための相関値
保持器と、前記相関値保持器に保持されている前記相関
値のいずれかを選択する対応を示すための積分対応表
と、前記相関値を積分した結果を保持するための積分用
メモリと、前記積分用メモリに保持された積分値を用い
て位相検出を行う相関検出器と、前記Ａ／Ｄ変換器、前
記デジタル受信拡散信号を蓄積するためのメモリ、前記
整合フィルタ、前記符号発生器、前記相関値保持器、前
記積分対応表、前記積分用メモリ、前記相関検出器を制
御し、前記相関保持器を用いてパイプライン処理を行う
よう制御する制御回路とを、有する同期検出器が提供さ
れる。
デジタル受信拡散信号に変換するＡ／Ｄ変換器と、前記
デジタル受信拡散信号を蓄積するためのメモリと、前記
メモリの出力信号に応答する整合フィルタと、前記整合
フィルタで前記デジタル受信拡散信号の相関を検出する
ための符号を発生させるための符号発生器と、前記整合
フィルタから出力される相関値を保持するための相関値
保持器と、前記相関値保持器に保持されている前記相関
値のいずれかを選択する対応を示すための積分対応表
と、前記相関値を積分した結果を保持するための積分用
メモリと、前記積分用メモリに保持された積分値を用い
て位相検出を行う相関検出器と、前記Ａ／Ｄ変換器、前
記デジタル受信拡散信号を蓄積するためのメモリ、前記
整合フィルタ、前記符号発生器、前記相関値保持器、前
記積分対応表、前記積分用メモリ、前記相関検出器を制
御し、前記相関保持器を用いてパイプライン処理を行う
よう制御する制御回路とを、有する同期検出器が提供さ
れる。
【０００９】この構成により、処理の高速化を図ること
ができる。
ができる。
【００１０】また本発明によれば、受信拡散信号をデジ
タル受信拡散信号に変換するＡ／Ｄ変換器と、前記デジ
タル受信拡散信号を蓄積するための複数のメモリと、整
合フィルタと、前記複数のメモリの出力信号を受け付け
前記整合フィルタへの入力信号を選択するための切替器
と、前記整合フィルタで前記デジタル受信拡散信号の相
関を検出するための符号を発生させるための符号発生器
と、前記整合フィルタから出力される相関値を保持する
ための相関値保持器と、前記相関値保持器に保持されて
いる相関値のいずれかを選択する対応を示すための積分
対応表と、前記相関値を積分した結果を保持するための
積分用メモリと、前記積分用メモリに保持された積分値
を用いて位相検出を行う相関検出器と、前記Ａ／Ｄ変換
器、前記デジタル受信拡散信号を蓄積するための複数の
メモリ、前記整合フィルタ、前記切替器、前記符号発生
器、前記相関値保持器、前記積分対応表、前記積分用メ
モリ、前記相関検出器を制御し、前記受信拡散信号を前
記デジタル受信拡散信号に変換した後で前記複数のメモ
リに蓄積することで、任意位相で同期検出を行うよう制
御する制御回路とを、有する同期検出器が提供される。
タル受信拡散信号に変換するＡ／Ｄ変換器と、前記デジ
タル受信拡散信号を蓄積するための複数のメモリと、整
合フィルタと、前記複数のメモリの出力信号を受け付け
前記整合フィルタへの入力信号を選択するための切替器
と、前記整合フィルタで前記デジタル受信拡散信号の相
関を検出するための符号を発生させるための符号発生器
と、前記整合フィルタから出力される相関値を保持する
ための相関値保持器と、前記相関値保持器に保持されて
いる相関値のいずれかを選択する対応を示すための積分
対応表と、前記相関値を積分した結果を保持するための
積分用メモリと、前記積分用メモリに保持された積分値
を用いて位相検出を行う相関検出器と、前記Ａ／Ｄ変換
器、前記デジタル受信拡散信号を蓄積するための複数の
メモリ、前記整合フィルタ、前記切替器、前記符号発生
器、前記相関値保持器、前記積分対応表、前記積分用メ
モリ、前記相関検出器を制御し、前記受信拡散信号を前
記デジタル受信拡散信号に変換した後で前記複数のメモ
リに蓄積することで、任意位相で同期検出を行うよう制
御する制御回路とを、有する同期検出器が提供される。
【００１１】この構成により、スロット位相検出を任意
位相で行い、かつスロット時間内に複数の位相の処理を
行うことができる。
位相で行い、かつスロット時間内に複数の位相の処理を
行うことができる。
【００１２】また本発明によれば、受信拡散信号をデジ
タル受信拡散信号に変換するＡ／Ｄ変換器と、デジタル
受信拡散信号を蓄積するための複数のメモリと、整合フ
ィルタと、前記複数のメモリの出力信号を受け付け前記
整合フィルタへの入力信号を選択するための切替器と、
前記整合フィルタで前記デジタル受信拡散信号の相関を
検出するための符号を発生させるための符号発生器と、
前記整合フィルタから出力される前記相関値を保持する
ための相関値保持器と、前記相関値保持器に保持されて
いる前記相関値のいずれかを選択する対応を示すための
積分対応表と、前記相関値を積分した結果を保持するた
めの積分用メモリと、前記積分用メモリに保持された積
分値を用いて位相検出を行う相関検出器と、前記Ａ／Ｄ
変換器、前記デジタル受信拡散信号を蓄積するための複
数のメモリ、前記整合フィルタ、前記切替器、前記符号
発生器、前記相関値保持器、前記積分対応表、前記積分
用メモリ、前記相関検出器を制御し、前記受信拡散信号
を前記デジタル受信拡散信号に変換した後で前記複数の
メモリに蓄積し、蓄積を終了したものから順次処理する
ことで、任意位相で同期検出を行うよう制御する制御回
路とを、有する同期検出器が提供される。
タル受信拡散信号に変換するＡ／Ｄ変換器と、デジタル
受信拡散信号を蓄積するための複数のメモリと、整合フ
ィルタと、前記複数のメモリの出力信号を受け付け前記
整合フィルタへの入力信号を選択するための切替器と、
前記整合フィルタで前記デジタル受信拡散信号の相関を
検出するための符号を発生させるための符号発生器と、
前記整合フィルタから出力される前記相関値を保持する
ための相関値保持器と、前記相関値保持器に保持されて
いる前記相関値のいずれかを選択する対応を示すための
積分対応表と、前記相関値を積分した結果を保持するた
めの積分用メモリと、前記積分用メモリに保持された積
分値を用いて位相検出を行う相関検出器と、前記Ａ／Ｄ
変換器、前記デジタル受信拡散信号を蓄積するための複
数のメモリ、前記整合フィルタ、前記切替器、前記符号
発生器、前記相関値保持器、前記積分対応表、前記積分
用メモリ、前記相関検出器を制御し、前記受信拡散信号
を前記デジタル受信拡散信号に変換した後で前記複数の
メモリに蓄積し、蓄積を終了したものから順次処理する
ことで、任意位相で同期検出を行うよう制御する制御回
路とを、有する同期検出器が提供される。
【００１３】この構成により、メモリを削減することが
できる。
できる。
【００１４】また本発明によれば、受信拡散信号をデジ
タル受信拡散信号に変換するＡ／Ｄ変換器と、前記デジ
タル受信拡散信号を蓄積するための複数のメモリと、整
合フィルタと、前記複数のメモリの出力信号を受け付け
前記整合フィルタへの入力信号を選択するための切替器
と、前記整合フィルタで前記デジタル受信拡散信号の相
関を検出するための符号を発生させるための符号発生器
と、前記整合フィルタから出力される相関値を保持する
ための相関値保持器と、前記相関値保持器に保持されて
いる相関値のいずれかを選択する対応を示すための積分
対応表と、前記相関値を積分した結果を保持するための
積分用メモリと、前記積分用メモリに保持された積分値
を用いて位相検出を行う相関検出器と、前記Ａ／Ｄ変換
器、前記デジタル受信拡散信号を蓄積するための複数の
メモリ、前記整合フィルタ、前記切替器、前記符号発生
器、前記相関値保持器、前記積分対応表、前記積分用メ
モリ、前記相関検出器を制御し、前記受信拡散信号を前
記デジタル受信拡散信号に変換した後で前記複数のメモ
リに蓄積することで、任意位相での同期検出をスロット
内の時間を分割して処理するよう制御する制御回路と
を、有する同期検出器が提供される。
タル受信拡散信号に変換するＡ／Ｄ変換器と、前記デジ
タル受信拡散信号を蓄積するための複数のメモリと、整
合フィルタと、前記複数のメモリの出力信号を受け付け
前記整合フィルタへの入力信号を選択するための切替器
と、前記整合フィルタで前記デジタル受信拡散信号の相
関を検出するための符号を発生させるための符号発生器
と、前記整合フィルタから出力される相関値を保持する
ための相関値保持器と、前記相関値保持器に保持されて
いる相関値のいずれかを選択する対応を示すための積分
対応表と、前記相関値を積分した結果を保持するための
積分用メモリと、前記積分用メモリに保持された積分値
を用いて位相検出を行う相関検出器と、前記Ａ／Ｄ変換
器、前記デジタル受信拡散信号を蓄積するための複数の
メモリ、前記整合フィルタ、前記切替器、前記符号発生
器、前記相関値保持器、前記積分対応表、前記積分用メ
モリ、前記相関検出器を制御し、前記受信拡散信号を前
記デジタル受信拡散信号に変換した後で前記複数のメモ
リに蓄積することで、任意位相での同期検出をスロット
内の時間を分割して処理するよう制御する制御回路と
を、有する同期検出器が提供される。
【００１５】この構成により、回路の簡略化を図ること
ができる。
ができる。
【００１６】また本発明によれば、上記いずれかの同期
検出器を有する携帯端末が提供される。
検出器を有する携帯端末が提供される。
【００１７】この構成により、上記同期検出器について
説明した効果と同様の効果が携帯端末にも生ずる。
説明した効果と同様の効果が携帯端末にも生ずる。
【００１８】
【発明の実施の形態】以下、図面を参照して本発明の好
ましい実施の形態について説明する。 ＜実施の形態１＞図１は本発明に係る同期検出器の第１
の実施の形態を示すブロック図である。この同期検出器
は、受信拡散信号に応答するＡ／Ｄ変換器２００と、Ａ
／Ｄ変換器２００の出力デジタル信号を記憶するメモリ
２０１と、メモリ２０１から読み出された信号に応答す
る整合フィルタ２０２と、フレーム同期検出用の符号を
発生させる符号発生器２０３と、整合フィルタの出力信
号に応答する相関値保持器２０５、積分対応表２０６
と、積分用メモリ２０７と相関検出器２０８と、Ａ／Ｄ
変換器２００、メモリ２０１、整合フィルタ２０２、符
号発生器２０３、相関値保持器２０５、積分対応表２０
６、積分用メモリ２０７、相関検出器２０８それぞれを
制御する制御回路２０４とを有する。なお、図１並びに
後述の他の実施の形態を示す図２、図３において、制御
回路２０４からの制御信号は点線で示されている。制御
回路２０４は図示省略のＣＰＵ（中央演算処理装置）に
より構成することができる。この場合、ＣＰＵの動作を
指令するプログラムがあらかじめ図示省略のＲＯＭに格
納されていて、ＣＰＵは、かかるプログラムに従って下
記の制御動作を行う。なお、ＣＰＵと各被制御回路の間
には必要に応じて適切なインターフェイスが設けられ
る。
ましい実施の形態について説明する。 ＜実施の形態１＞図１は本発明に係る同期検出器の第１
の実施の形態を示すブロック図である。この同期検出器
は、受信拡散信号に応答するＡ／Ｄ変換器２００と、Ａ
／Ｄ変換器２００の出力デジタル信号を記憶するメモリ
２０１と、メモリ２０１から読み出された信号に応答す
る整合フィルタ２０２と、フレーム同期検出用の符号を
発生させる符号発生器２０３と、整合フィルタの出力信
号に応答する相関値保持器２０５、積分対応表２０６
と、積分用メモリ２０７と相関検出器２０８と、Ａ／Ｄ
変換器２００、メモリ２０１、整合フィルタ２０２、符
号発生器２０３、相関値保持器２０５、積分対応表２０
６、積分用メモリ２０７、相関検出器２０８それぞれを
制御する制御回路２０４とを有する。なお、図１並びに
後述の他の実施の形態を示す図２、図３において、制御
回路２０４からの制御信号は点線で示されている。制御
回路２０４は図示省略のＣＰＵ（中央演算処理装置）に
より構成することができる。この場合、ＣＰＵの動作を
指令するプログラムがあらかじめ図示省略のＲＯＭに格
納されていて、ＣＰＵは、かかるプログラムに従って下
記の制御動作を行う。なお、ＣＰＵと各被制御回路の間
には必要に応じて適切なインターフェイスが設けられ
る。
【００１９】この同期検出器は次のように動作する。Ａ
／Ｄ変換器２００によりＮ倍オーバーサンプリングでＡ
／Ｄ変換されたデジタル受信拡散信号を、フレーム同期
検出で検出した位相を含むようにメモリ２０１に蓄積す
る。制御回路２０４を用いて、メモリ２０１に蓄積した
デジタル受信拡散信号からスロット同期検出で検出した
位相のデジタル受信拡散信号を先頭にＮ個毎に拡散率Ｓ
Ｆに相当する（例えば２５６）個分読み出し、整合フィ
ルタ２０２に入力する。制御回路２０４を用いて符号発
生器２０３を制御し、フレーム同期検出用の符号を発生
させ、整合フィルタ２０２に設定する。符号発生器２０
３はフレーム同期に使用する種類の符号を順次発生し、
整合フィルタ２０２に設定する。
／Ｄ変換器２００によりＮ倍オーバーサンプリングでＡ
／Ｄ変換されたデジタル受信拡散信号を、フレーム同期
検出で検出した位相を含むようにメモリ２０１に蓄積す
る。制御回路２０４を用いて、メモリ２０１に蓄積した
デジタル受信拡散信号からスロット同期検出で検出した
位相のデジタル受信拡散信号を先頭にＮ個毎に拡散率Ｓ
Ｆに相当する（例えば２５６）個分読み出し、整合フィ
ルタ２０２に入力する。制御回路２０４を用いて符号発
生器２０３を制御し、フレーム同期検出用の符号を発生
させ、整合フィルタ２０２に設定する。符号発生器２０
３はフレーム同期に使用する種類の符号を順次発生し、
整合フィルタ２０２に設定する。
【００２０】符号発生器２０３で設定した符号毎に整合
フィルタ２０２から出力された相関値を相関値保持器２
０５に保持する。積分対応表２０６を用いて、相関値保
持器２０５に保持されている相関値のうち１個を選択
し、積分用メモリ２０７に保持されている値のうち１個
を選択し、加算して積分用メモリ２０７に書き込む。積
分用メモリ２０７に保持された積分値を用いて、相関検
出器２０８により位相検出を行う。スロット位相検出で
検出した位相のうち、メモリ２０１に蓄積されているも
のについて上記一連の処理を繰り返し行う。処理タイミ
ングを図４に示す。
フィルタ２０２から出力された相関値を相関値保持器２
０５に保持する。積分対応表２０６を用いて、相関値保
持器２０５に保持されている相関値のうち１個を選択
し、積分用メモリ２０７に保持されている値のうち１個
を選択し、加算して積分用メモリ２０７に書き込む。積
分用メモリ２０７に保持された積分値を用いて、相関検
出器２０８により位相検出を行う。スロット位相検出で
検出した位相のうち、メモリ２０１に蓄積されているも
のについて上記一連の処理を繰り返し行う。処理タイミ
ングを図４に示す。
【００２１】＜実施の形態２＞図２は本発明に係る同期
検出器の第２の実施の形態を示すブロック図である。図
１の第１の実施の形態と異なる点のみを説明すると、図
２のメモリ１０１がメモリ群３０１とその出力信号を切
り替えて整合フィルタ３０２に供給する切替器３０９の
組み合わせに置換されている。なおメモリ群３０１は、
２つのメモリ面（以下メモリ面１、メモリ面２という）
を有し、それぞれのメモリ面１、２がＭ個のメモリ（Ｍ
はメモリバンクの数を示し、最大同時処理数に相当する
正の整数）１１〜Ｍ１と、１２〜Ｍ２とを有している。
この同期検出器は次のように動作する。受信側で受信し
た受信拡散信号をＡ／Ｄ変換器３００を用いてＮ倍オー
バーサンプリングのデジタル受信拡散信号にＡ／Ｄ変換
する。制御回路３０４からの制御により、スロット位相
検出で検出したＫ個の位相に対して、メモリ群３０１の
それぞれメモリ１１からメモリＫ１（１≦Ｋ≦Ｍ）に１
倍オーバーサンプリングでデジタル受信拡散信号の蓄積
を行う。次のスロットでメモリ１１からメモリＫ１に蓄
積されているデジタル受信拡散信号を順次に切替器３０
９でメモリｉ１（１≦ｉ≦Ｋ）を選択し、メモリｉ１に
蓄積された１倍オーバーサンプリングデータを整合フィ
ルタ３０２に入力する。また、メモリ面２を用いてデジ
タル受信拡散データの蓄積を行う。
検出器の第２の実施の形態を示すブロック図である。図
１の第１の実施の形態と異なる点のみを説明すると、図
２のメモリ１０１がメモリ群３０１とその出力信号を切
り替えて整合フィルタ３０２に供給する切替器３０９の
組み合わせに置換されている。なおメモリ群３０１は、
２つのメモリ面（以下メモリ面１、メモリ面２という）
を有し、それぞれのメモリ面１、２がＭ個のメモリ（Ｍ
はメモリバンクの数を示し、最大同時処理数に相当する
正の整数）１１〜Ｍ１と、１２〜Ｍ２とを有している。
この同期検出器は次のように動作する。受信側で受信し
た受信拡散信号をＡ／Ｄ変換器３００を用いてＮ倍オー
バーサンプリングのデジタル受信拡散信号にＡ／Ｄ変換
する。制御回路３０４からの制御により、スロット位相
検出で検出したＫ個の位相に対して、メモリ群３０１の
それぞれメモリ１１からメモリＫ１（１≦Ｋ≦Ｍ）に１
倍オーバーサンプリングでデジタル受信拡散信号の蓄積
を行う。次のスロットでメモリ１１からメモリＫ１に蓄
積されているデジタル受信拡散信号を順次に切替器３０
９でメモリｉ１（１≦ｉ≦Ｋ）を選択し、メモリｉ１に
蓄積された１倍オーバーサンプリングデータを整合フィ
ルタ３０２に入力する。また、メモリ面２を用いてデジ
タル受信拡散データの蓄積を行う。
【００２２】制御回路３０４からの制御により符号発生
器３０３では逆拡散に必要な符号の発生を順次行い、整
合フィルタ３０２に設定していく。整合フィルタ３０２
では、メモリｉ１から読み出した１シンボル分の１倍オ
ーバーサンプリングデータと符号発生器３０３で順次発
生した符号の相関値をそれぞれ求め、相関値保持器３０
５に保持する。積分対応表３０６を用いて積分用メモリ
３０７に保持されている値のうち１個と、相関値保持器
３０５に保持されている値のうち１個を加算して、積分
用メモリ３０７に保存する。メモリ群３０１のメモリ面
１とメモリ面２を交互に使用して、上記処理を行う。積
分用メモリ３０７に保持されている積分値を相関検出器
３０８に入力しフレーム位相検出を行う。処理タイミン
グを図５に示す。
器３０３では逆拡散に必要な符号の発生を順次行い、整
合フィルタ３０２に設定していく。整合フィルタ３０２
では、メモリｉ１から読み出した１シンボル分の１倍オ
ーバーサンプリングデータと符号発生器３０３で順次発
生した符号の相関値をそれぞれ求め、相関値保持器３０
５に保持する。積分対応表３０６を用いて積分用メモリ
３０７に保持されている値のうち１個と、相関値保持器
３０５に保持されている値のうち１個を加算して、積分
用メモリ３０７に保存する。メモリ群３０１のメモリ面
１とメモリ面２を交互に使用して、上記処理を行う。積
分用メモリ３０７に保持されている積分値を相関検出器
３０８に入力しフレーム位相検出を行う。処理タイミン
グを図５に示す。
【００２３】＜実施の形態３＞図３は本発明に係る同期
検出器の第３の実施の形態を示すブロック図である。図
１の第１の実施の形態と異なる点のみを説明すると、図
１のメモリ１０１がメモリ群４０１とその出力信号を切
り替えて整合フィルタ４０２に供給する切替器４０９の
組み合わせに置換されている。この同期検出器は次のよ
うに動作する。受信側で受信した受信拡散信号をＡ／Ｄ
変換器４００を用いてＮ倍オーバーサンプリングのデジ
タル受信拡散信号にＡ／Ｄ変換する。制御回路４０４か
らの制御により、スロット位相検出で検出したＫ個の位
相に対して、メモリ群４０１のそれぞれのメモリ１から
メモリＫ（１≦Ｋ≦Ｍ）に１倍オーバーサンプリングで
デジタル受信拡散信号の蓄積を行う。メモリ１からメモ
リＫのうち、デジタル受信拡散信号の蓄積が終了したも
のから順に切替器４０９でメモリｉ（１≦ｉ≦Ｋ）を選
択し、メモリｉに蓄積された１倍オーバーサンプリング
データを整合フィルタ４０２に入力する。整合フィルタ
４０２に対して他のメモリから入力中である場合は、待
ち行列に入れ、前の処理が終了次第整合フィルタ４０２
に入力する。
検出器の第３の実施の形態を示すブロック図である。図
１の第１の実施の形態と異なる点のみを説明すると、図
１のメモリ１０１がメモリ群４０１とその出力信号を切
り替えて整合フィルタ４０２に供給する切替器４０９の
組み合わせに置換されている。この同期検出器は次のよ
うに動作する。受信側で受信した受信拡散信号をＡ／Ｄ
変換器４００を用いてＮ倍オーバーサンプリングのデジ
タル受信拡散信号にＡ／Ｄ変換する。制御回路４０４か
らの制御により、スロット位相検出で検出したＫ個の位
相に対して、メモリ群４０１のそれぞれのメモリ１から
メモリＫ（１≦Ｋ≦Ｍ）に１倍オーバーサンプリングで
デジタル受信拡散信号の蓄積を行う。メモリ１からメモ
リＫのうち、デジタル受信拡散信号の蓄積が終了したも
のから順に切替器４０９でメモリｉ（１≦ｉ≦Ｋ）を選
択し、メモリｉに蓄積された１倍オーバーサンプリング
データを整合フィルタ４０２に入力する。整合フィルタ
４０２に対して他のメモリから入力中である場合は、待
ち行列に入れ、前の処理が終了次第整合フィルタ４０２
に入力する。
【００２４】制御回路４０４からの制御により符号発生
器４０３では逆拡散に必要な符号の発生を順次行い、整
合フィルタ４０２に設定していく。整合フィルタ４０２
では、メモリｉから読み出した１シンボル分の１倍オー
バーサンプリングデータと符号発生器４０３で順次発生
した符号の相関値をそれぞれ求め、相関値保持器４０５
に保持する。積分対応表４０６を用いて積分用メモリ４
０７に保持されている値のうち１個と、相関値保持器４
０５に保持されている値のうち１個を加算して、積分用
メモリ４０７に保存する。積分用メモリ４０７に保持さ
れている積分値を相関検出器４０８に入力しフレーム位
相検出を行う。処理タイミングを図６に示す。
器４０３では逆拡散に必要な符号の発生を順次行い、整
合フィルタ４０２に設定していく。整合フィルタ４０２
では、メモリｉから読み出した１シンボル分の１倍オー
バーサンプリングデータと符号発生器４０３で順次発生
した符号の相関値をそれぞれ求め、相関値保持器４０５
に保持する。積分対応表４０６を用いて積分用メモリ４
０７に保持されている値のうち１個と、相関値保持器４
０５に保持されている値のうち１個を加算して、積分用
メモリ４０７に保存する。積分用メモリ４０７に保持さ
れている積分値を相関検出器４０８に入力しフレーム位
相検出を行う。処理タイミングを図６に示す。
【００２５】＜実施の形態４＞本発明に係る同期検出器
の第４の実施の形態は、上記第３の実施の形態を示す図
３と同一のブロック図で示される。この同期検出器は次
のように動作する。受信側で受信した受信拡散信号をＡ
／Ｄ変換器４００を用いてＮ倍オーバーサンプリングの
デジタル受信拡散信号にＡ／Ｄ変換する。制御回路４０
４からの制御により、スロット位相検出で検出したＫ個
の位相に対して、メモリ群４０１のそれぞれメモリ１か
らメモリＫ（１≦Ｋ≦Ｍ）に１倍オーバーサンプリング
でデジタル受信拡散信号の蓄積を行う。メモリ群４０１
のメモリ１からメモリＫのうち、スロットの最初の分割
でデジタル受信拡散信号の蓄積が終了したものを、次の
分割で切替器４０９で選択し、順次１倍オーバーサンプ
リングデータを整合フィルタ４０２に入力する。
の第４の実施の形態は、上記第３の実施の形態を示す図
３と同一のブロック図で示される。この同期検出器は次
のように動作する。受信側で受信した受信拡散信号をＡ
／Ｄ変換器４００を用いてＮ倍オーバーサンプリングの
デジタル受信拡散信号にＡ／Ｄ変換する。制御回路４０
４からの制御により、スロット位相検出で検出したＫ個
の位相に対して、メモリ群４０１のそれぞれメモリ１か
らメモリＫ（１≦Ｋ≦Ｍ）に１倍オーバーサンプリング
でデジタル受信拡散信号の蓄積を行う。メモリ群４０１
のメモリ１からメモリＫのうち、スロットの最初の分割
でデジタル受信拡散信号の蓄積が終了したものを、次の
分割で切替器４０９で選択し、順次１倍オーバーサンプ
リングデータを整合フィルタ４０２に入力する。
【００２６】制御回路４０４からの制御により符号発生
器４０３では逆拡散に必要な符号の発生を順次行い、整
合フィルタ４０２に設定していく。整合フィルタ４０２
では、メモリから読み出した１シンボル分の１倍オーバ
ーサンプリングデータと符号発生器４０３で順次発生し
た符号の相関値をそれぞれ求め、相関値保持器４０５に
保持する。積分対応表４０６を用いて積分用メモリ４０
７に保持されている値のうち１個と、相関値保持器４０
５に保持されている値のうち１個を加算して、積分用メ
モリに４０７保存する。積分用メモリ４０７に保持され
ている積分値を相関検出器４０８に入力しフレーム位相
検出を行う。処理タイミングを図７に示す。
器４０３では逆拡散に必要な符号の発生を順次行い、整
合フィルタ４０２に設定していく。整合フィルタ４０２
では、メモリから読み出した１シンボル分の１倍オーバ
ーサンプリングデータと符号発生器４０３で順次発生し
た符号の相関値をそれぞれ求め、相関値保持器４０５に
保持する。積分対応表４０６を用いて積分用メモリ４０
７に保持されている値のうち１個と、相関値保持器４０
５に保持されている値のうち１個を加算して、積分用メ
モリに４０７保存する。積分用メモリ４０７に保持され
ている積分値を相関検出器４０８に入力しフレーム位相
検出を行う。処理タイミングを図７に示す。
【００２７】上記実施の形態は、同期検出器について説
明したが、かかる構成の同期検出器を携帯電話、ＰＨ
Ｓ、ＰＤＡなどの携帯端末に応用して、デジタル受信拡
散信号を処理することができる。
明したが、かかる構成の同期検出器を携帯電話、ＰＨ
Ｓ、ＰＤＡなどの携帯端末に応用して、デジタル受信拡
散信号を処理することができる。
【００２８】
【発明の効果】以上説明したように本発明によれば、同
期検出器においてデジタル受信拡散信号を処理する際、
整合フィルタによって求められる相関値を保持する手段
を独立して設けることにより、処理の高速化を図ること
ができる。また、デジタル受信拡散信号を処理する際、
複数のメモリに蓄積することにより、フレーム位相検出
を任意位相で行うことができる。また、上記構成の同期
検出器を有する携帯端末を提供することにより、同様の
効果を得ることができる。
期検出器においてデジタル受信拡散信号を処理する際、
整合フィルタによって求められる相関値を保持する手段
を独立して設けることにより、処理の高速化を図ること
ができる。また、デジタル受信拡散信号を処理する際、
複数のメモリに蓄積することにより、フレーム位相検出
を任意位相で行うことができる。また、上記構成の同期
検出器を有する携帯端末を提供することにより、同様の
効果を得ることができる。
【図１】本発明の実施の形態１を示すブロック図
【図２】本発明の実施の形態２を示すブロック図
【図３】本発明の実施の形態３、実施の形態４を示すブ
ロック図
ロック図
【図４】本発明の実施の形態１におけるタイミング図
【図５】本発明の実施の形態２におけるタイミング図
【図６】本発明の実施の形態３におけるタイミング図
【図７】本発明の実施の形態４におけるタイミング図
【図８】従来例を示すブロック図
２００、３００、４００ Ａ／Ｄ変換器
２０１ メモリ
２０２、３０２、４０２ 整合フィルタ
２０３、３０３、４０３ 符号発生器
２０４、３０４、４０４ 制御回路
２０５、３０５、４０５ 相関保持器
２０６、３０６、４０６ 積分対応表
２０７、３０７、４０７ 積分用メモリ
２０８、３０８、４０８ 相関検出器
３０１、４０１ メモリ群
３０９、４０９ 切替器
Claims (5)
- 【請求項１】 受信拡散信号をデジタル受信拡散信号に
変換するＡ／Ｄ変換器と、前記デジタル受信拡散信号を
蓄積するためのメモリと、 前記メモリの出力信号に応答する整合フィルタと、 前記整合フィルタで前記デジタル受信拡散信号の相関を
検出するための符号を発生させるための符号発生器と、 前記整合フィルタから出力される相関値を保持するため
の相関値保持器と、 前記相関値保持器に保持されている前記相関値のいずれ
かを選択する対応を示すための積分対応表と、 前記相関値を積分した結果を保持するための積分用メモ
リと、 前記積分用メモリに保持された積分値を用いて位相検出
を行う相関検出器と、 前記Ａ／Ｄ変換器、前記デジタル受信拡散信号を蓄積す
るためのメモリ、前記整合フィルタ、前記符号発生器、
前記相関値保持器、前記積分対応表、前記積分用メモ
リ、前記相関検出器を制御し、前記相関保持器を用いて
パイプライン処理を行うよう制御する制御回路とを、 有する同期検出器。 - 【請求項２】 受信拡散信号をデジタル受信拡散信号に
変換するＡ／Ｄ変換器と、 前記デジタル受信拡散信号を蓄積するための複数のメモ
リと、 整合フィルタと、 前記複数のメモリの出力信号を受け付け前記整合フィル
タへの入力信号を選択するための切替器と、 前記整合フィルタで前記デジタル受信拡散信号の相関を
検出するための符号を発生させるための符号発生器と、 前記整合フィルタから出力される相関値を保持するため
の相関値保持器と、 前記相関値保持器に保持されている相関値のいずれかを
選択する対応を示すための積分対応表と、 前記相関値を積分した結果を保持するための積分用メモ
リと、 前記積分用メモリに保持された積分値を用いて位相検出
を行う相関検出器と、 前記Ａ／Ｄ変換器、前記デジタル受信拡散信号を蓄積す
るための複数のメモリ、前記整合フィルタ、前記切替
器、前記符号発生器、前記相関値保持器、前記積分対応
表、前記積分用メモリ、前記相関検出器を制御し、前記
受信拡散信号を前記デジタル受信拡散信号に変換した後
で前記複数のメモリに蓄積することで、任意位相で同期
検出を行うよう制御する制御回路とを、 有する同期検出器。 - 【請求項３】 受信拡散信号をデジタル受信拡散信号に
変換するＡ／Ｄ変換器と、 デジタル受信拡散信号を蓄積するための複数のメモリ
と、 整合フィルタと、 前記複数のメモリの出力信号を受け付け前記整合フィル
タへの入力信号を選択するための切替器と、 前記整合フィルタで前記デジタル受信拡散信号の相関を
検出するための符号を発生させるための符号発生器と、 前記整合フィルタから出力される前記相関値を保持する
ための相関値保持器と、 前記相関値保持器に保持されている前記相関値のいずれ
かを選択する対応を示すための積分対応表と、 前記相関値を積分した結果を保持するための積分用メモ
リと、 前記積分用メモリに保持された積分値を用いて位相検出
を行う相関検出器と、 前記Ａ／Ｄ変換器、前記デジタル受信拡散信号を蓄積す
るための複数のメモリ、前記整合フィルタ、前記切替
器、前記符号発生器、前記相関値保持器、前記積分対応
表、前記積分用メモリ、前記相関検出器を制御し、前記
受信拡散信号を前記デジタル受信拡散信号に変換した後
で前記複数のメモリに蓄積し、蓄積を終了したものから
順次処理することで、任意位相で同期検出を行うよう制
御する制御回路とを、 有する同期検出器。 - 【請求項４】 受信拡散信号をデジタル受信拡散信号に
変換するＡ／Ｄ変換器と、 前記デジタル受信拡散信号を蓄積するための複数のメモ
リと、 整合フィルタと、 前記複数のメモリの出力信号を受け付け前記整合フィル
タへの入力信号を選択するための切替器と、 前記整合フィルタで前記デジタル受信拡散信号の相関を
検出するための符号を発生させるための符号発生器と、 前記整合フィルタから出力される相関値を保持するため
の相関値保持器と、 前記相関値保持器に保持されている相関値のいずれかを
選択する対応を示すための積分対応表と、 前記相関値を積分した結果を保持するための積分用メモ
リと、 前記積分用メモリに保持された積分値を用いて位相検出
を行う相関検出器と、 前記Ａ／Ｄ変換器、前記デジタル受信拡散信号を蓄積す
るための複数のメモリ、前記整合フィルタ、前記切替
器、前記符号発生器、前記相関値保持器、前記積分対応
表、前記積分用メモリ、前記相関検出器を制御し、前記
受信拡散信号を前記デジタル受信拡散信号に変換した後
で前記複数のメモリに蓄積することで、任意位相での同
期検出をスロット内の時間を分割して処理するよう制御
する制御回路とを、 有する同期検出器。 - 【請求項５】 請求項１から４のいずれか１つに記載の
同期検出器を有する携帯端末。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001389420A JP2003188772A (ja) | 2001-12-21 | 2001-12-21 | 同期検出器及びこれを有する携帯端末 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001389420A JP2003188772A (ja) | 2001-12-21 | 2001-12-21 | 同期検出器及びこれを有する携帯端末 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003188772A true JP2003188772A (ja) | 2003-07-04 |
Family
ID=27597644
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001389420A Pending JP2003188772A (ja) | 2001-12-21 | 2001-12-21 | 同期検出器及びこれを有する携帯端末 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003188772A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011135162A (ja) * | 2009-12-22 | 2011-07-07 | Internatl Business Mach Corp <Ibm> | タイミング相関値を用いた周波数オフセットによるデータのずれの補償 |
-
2001
- 2001-12-21 JP JP2001389420A patent/JP2003188772A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011135162A (ja) * | 2009-12-22 | 2011-07-07 | Internatl Business Mach Corp <Ibm> | タイミング相関値を用いた周波数オフセットによるデータのずれの補償 |
| US8514987B2 (en) | 2009-12-22 | 2013-08-20 | International Business Machines Corporation | Compensation for data deviation caused by frequency offset using timing correlation value |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1238984C (zh) | 在移动通信***中支持多搜索功能的小区搜索装置及方法 | |
| JP4283216B2 (ja) | Ｃｄｍａ通信システムにおける柔軟な相関と待ち行列 | |
| EP0776556A1 (en) | Synchronous multipoint-to-point cdma communication system | |
| US6707844B1 (en) | Synchronous circuit and receiver | |
| KR20050053720A (ko) | 파이프라인화된 벡터 처리를 사용하여 직접 시퀀스스펙트럼 확산 신호를 검출하기 위한 시스템 및 방법 | |
| US20030142686A1 (en) | Preamble searching apparatus and method | |
| JP3358170B2 (ja) | Ｃｄｍａ無線通信の受信方法 | |
| CN1157074C (zh) | 移动无线通信***中的基带信号解调装置与方法 | |
| US6130906A (en) | Parallel code matched filter | |
| JP2003188772A (ja) | 同期検出器及びこれを有する携帯端末 | |
| JP3712156B2 (ja) | 疑似雑音符号の同期捕捉装置及び受信装置 | |
| JP4358161B2 (ja) | 拡散符号及びタイミング検出装置及びその方法 | |
| KR100380770B1 (ko) | 확산 스펙트럼 수신기 | |
| EP0924869A2 (en) | Correlator and despreading code switching method | |
| WO2000052862A1 (fr) | Appareil et procede pour demodulation cdma et systeme de communication pour mobiles cdma | |
| JP3883713B2 (ja) | 拡散符号及びタイミング検出装置及びその方法 | |
| JP2007166350A (ja) | ゲートアレイプログラム装置、測定装置、プログラム | |
| JP2001111458A (ja) | コード分割多重接続方式受信器の同期追跡装置及びその方法 | |
| KR100332064B1 (ko) | 순환코드를 이용한 파일럿/트래픽 채널신호 전송장치 및 그 방법과 그에 따른 기지국 코드 획득장치 및 그 방법 | |
| JP2007252008A (ja) | 移動局及び移動局における相関検出方法 | |
| JPH1141140A (ja) | スライディング相関器 | |
| JP2000286768A (ja) | Ｃｄｍａ移動局装置 | |
| KR100263540B1 (ko) | 코드 분할 다원 접속 시스템에서의 미세 동기 추적 회로 | |
| JP4022732B2 (ja) | 遅延プロファイル決定方法および装置 | |
| JP2000041022A (ja) | 同期捕捉回路及び通信端末装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040604 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040820 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041210 |