JP2009212869A - 送信機 - Google Patents

送信機 Download PDF

Info

Publication number
JP2009212869A
JP2009212869A JP2008054217A JP2008054217A JP2009212869A JP 2009212869 A JP2009212869 A JP 2009212869A JP 2008054217 A JP2008054217 A JP 2008054217A JP 2008054217 A JP2008054217 A JP 2008054217A JP 2009212869 A JP2009212869 A JP 2009212869A
Authority
JP
Japan
Prior art keywords
modulator
signal
transistor
transmission
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008054217A
Other languages
English (en)
Other versions
JP5080317B2 (ja
Inventor
Kenji Toyoda
研次 豊田
Kazuhiko Hikasa
和彦 日笠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2008054217A priority Critical patent/JP5080317B2/ja
Priority to US12/396,580 priority patent/US8160178B2/en
Publication of JP2009212869A publication Critical patent/JP2009212869A/ja
Application granted granted Critical
Publication of JP5080317B2 publication Critical patent/JP5080317B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0475—Circuits with means for limiting noise, interference or distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1433—Balanced arrangements with transistors using bipolar transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/145—Balanced arrangements with transistors using a combination of bipolar transistors and field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits
    • H04L27/362—Modulation using more than one carrier, e.g. with quadrature carriers, separately amplitude modulated
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/0043—Bias and operating point
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/009—Reduction of local oscillator or RF leakage
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0491—Circuits with frequency synthesizers, frequency converters or modulators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0018—Arrangements at the transmitter end

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Transmitters (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

【課題】ダイレクトアップコンバージョン(ＤＵＣ)アーキテクチャー送信機のチップ占有面積の低減および送信変調器に供給されるローカル信号によるキャリア漏洩の低減。
【解決手段】送信機は、第１変調器１と第２変調器２とを含む送信変調器１０、位相比較器１１、コントローラ１３とを具備する。変調器１、２に供給される第１非反転ローカル信号ＬoＩと第２非反転ローカル信号ＬoＱとは、所定の位相差に設定される。キャリア漏洩低減のキャリブレーション動作では、位相比較器１１には第１ローカル信号ＬoＩ、／ＬoＩまたは第２ローカル信号ＬoＱ、／ＬoＱと送信変調器１０の出力に漏洩されるキャリア信号が供給される。位相比較器１１が所定の位相差を検出するまで、コントローラ１３は各変調器１、２の各ペアトランジスタＭ11、Ｍ21：Ｍ12、Ｍ22のＤＣバイアス電流の比を変化する。所定の位相差が検出されると、ＤＣバイアス電流の比の変化は停止される。
【選択図】図３

Description

本発明は携帯電話、無線ＬＡＮ等のＲＦ通信に利用される送信機(トランスミッター)に関するもので、特に送信用変調器に供給されるローカル信号へのＲＦ信号による干渉を低減するのに有益な技術に関する。
世界中のどんな場所でも無線通信すると言う携帯電話端末等の通信端末機器の能力であるユビキタス・カバレージは、今日現実のものではなく、現在開発が進められている。
これらのモバイルシステムは、ＧＳＭ、ＧＰＲＳ、ＥＤＧＥ、ＷＣＤＭＡ、ＤＣＳ、ＰＣＳのセルラーを含んでいる。これらのシステムの特性は、一定包落線と包落線変化との信号、時分割とコード分割とのマルチプレックスの広範囲な組み合わせのマルチバンド、マルチモードへの要望が、大きくなっている。尚、ＧＳＭはGlobal System for Mobile Communicationの略であり、ＧＰＲＳはGeneral Packet Radio Serviceの略である。ＥＤＧＥは、Enhanced Data for GSM Evolution; Enhanced Data for GPRSの略である。ＷＣＤＭＡは、Wideband Code Division Multiple Accessの略である。ＤＣＳは、Digital Cellular Systemの略である。ＰＣＳは、Personal Communication Systemの略である。
下記非特許文献１には、一般的なツーステップ送信機が記載されている。この一般的なツーステップ送信機は、ミキサー、π／２位相分割器、加算器を含むクォドラチャー変調器、第１バンドパスフィルタ、ＲＦミキサー、バッファアンプ、第２バンドパスフィルタにより構成され、第２バンドパスフィルタの出力信号はＲＦ電力増幅器に供給される。ツーステップ送信機では、ベースバンド信号Ｉ、Ｑはクォドラチャー変調器の２つのミキサーの一方の入力端子に供給され、中間周波数ローカル信号がπ／２位相分割器の入力端子に供給され、π／２位相分割器のπ／２(９０度)の位相差の２つの出力信号は２つのミキサーの他方の入力端子に供給される。２つのミキサーの２つの出力信号は、加算器の２つの入力端子に供給される。それにより、ベースバンド信号は、中間周波数ローカル信号によって例えば７０ＭＨｚの中間周波数にアップコンバートされる。クォドラチャー変調器の加算器の出力とＲＦミキサーの一方の入力端子との間には中間周波数の高調波を除去するための第１バンドパスフィルタが接続され、ＲＦミキサーの他方の入力端子にはＲＦ(無線周波数)ローカル信号が供給される。ＲＦミキサーのＲＦ出力信号はバッファアンプにより増幅された後、不所望なサイドバンドを除去するための第２バンドパスフィルタに供給される。高レベルのサイドバンドを減衰するためフィルタを使用すると言う解決は非常に単純で低電力であるが、フィルタの実現は困難で物理的に大きなオフチップ寸法を必要とする。更に下記非特許文献１には、より少ない素子で実現されることが可能なダイレクトアップコンバージョンアーキテクチャーも紹介されている。このアーキテクチャーでは、ベースバンド信号は、クォドラチャー変調器のπ／２位相分割器に供給されるＲＦローカル信号によってクォドラチャー変調器の加算器の出力にてダイレクトにＲＦ送信信号に変換される。
下記非特許文献２には、高価な外部部品の省略による高集積の送信機の有力な候補として、ダイレクトアップコンバージョン(ＤＵＣ)アーキテクチャーが紹介されている。ＤＵＣ送信機アーキテクチャーでは、Ｉ、Ｑ送信ベースバンド信号は、ベースバンドフィルターを介してＩ／Ｑ変調器に供給される。Ｉ／Ｑ変調器は、送信ベースバンド信号を無線周波数(ＲＦ)に変換する。この無線周波数では、Ｉ、Ｑ信号が合成され、増幅されている。外部フィルタリングと更なる増幅の後、信号はアンテナから送信される前にデュプレクサに供給される。電力増幅器(ＰＡ)の出力による発振器引き込みを低減するため、ローカル発振器(ＬＯ)はキャリア周波数の２倍の４ＧＨｚに設定されている。２ＧＨｚの正確なクォドラチャーローカル信号を生成するために、ディジタル分周器が使用される。
また、更に下記非特許文献２には、ＤＵＣアーキテクチャーの深刻な欠点はキャリア漏洩であることが記載されている。このキャリア漏洩は、１．８９５〜１．９０５ＧＨｚのＷＣＤＭＡ信号の周波数帯域の内部の略１．９ＧＨｚの妨害信号となっている。このキャリア漏洩は、ＥＶＭ(エラーベクトルマグニチュード)やＡＣＰＲ(隣接チャンネル電力レシオ)が仕様を越える原因となるものである。下記非特許文献２では、キャリア漏洩の抑圧のために、ベースバンドフィルターの２つのオペアンプで６ビット電流源を使用したオフセットキャリブレーションが採用されている。また、下記非特許文献２では、キャリア漏洩の抑圧のために、Ｉ／Ｑ変調器に５ビットバイナリ重み付けの電流源を使用したキャリア漏洩キャリブレーションが採用されている。送信信号が無い状態でのキャリア漏洩電力がオンチップパワー検出器で検出され、この検出器のアナログ出力電圧は自動ディジタルキャリブレーションアルゴリズムを使用することでディジタル信号に変換される。このアルゴリズムは、測定キャリア漏洩が最小となるように、変調器とベースバンドフィルターの校正回路を制御するものである。
Ａｂｄｅｌｌａｔｉｆ Ｂｅｌｌａｏｕａｒ， "ＲＦ Ｔｒａｎｓｍｉｔｔｅｒ Ａｒｃｈｉｔｅｃｔｕｒｅｓ ｆｏｒ Ｉｎｔｅｇｒａｔｅｄ Ｗｉｒｅｌｅｓｓ Ｔｒａｎｓｃｅｉｖｅｒｓ"， Ｔｈｅ Ｅｌｅｖｅｎｔｈ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ， １９９９， ２２−２４ Ｎｏｖ．１９９９， ＰＰ．２５−３０． Ｇａｂｒｉｅｌ Ｂｒｅｎｎａ ｅｔ ａｌ， "Ａ ２−ＧＨｚ Ｃａｒｒｉｅｒ Ｌｅａｋａｇｅ Ｃａｌｉｂｒａｔｅｄ Ｄｉｒｅｃｔ−Ｃｏｎｖｅｒｓｉｏｎ ＷＣＤＭＡ Ｔｒａｎｓｍｉｔｔｅｒ ｉｎ ０．１３−μｍ ＣＭＯＳ"， ＩＥＥＥ ＪＯＵＲＮＡＬ ＯＦ ＳＯＬＩＤ−ＳＴＡＴＥ ＣＩＲＣＵＩＴＳ， ＶＯＬ．３９， ＮＯ．８， ＡＵＧＵＳＴ ２００４， ＰＰ．１２５３−１２６２．
前記非特許文献２に記載されているように、通信用ＲＦ半導体集積回路(以下、通信用ＲＦＩＣ)ではトランシーバーの送信信号の周波数帯域内へのキャリア信号の漏洩は可能な限り低く抑圧する必要がある。
本発明者等は、本発明に先立ってＷＣＤＭＡ方式の通信が可能な通信用ＲＦＩＣの開発に従事した。この通信用ＲＦＩＣの送信機には、ダイレクトアップコンバージョンアーキテクチャーの採用が検討された。
図１は、本発明に先立って検討された通信用ＲＦＩＣのダイレクトアップコンバージョンアーキテクチャーの送信機を示す図である。図１において、送信機を構成する送信変調器１０は、第１変調器１と第２変調器２とを含んでいる。
第１変調器１は、ＮチャンネルＭＯＳトランジスタＭ11、Ｍ21と、ＮＰＮバイポーラトランジスタＱ11、Ｑ21、Ｑ31、Ｑ41とを含んでいる。第１非反転ベースバンド信号Ｉinと第１反転ベースバンド信号／Ｉinとは、ＭＯＳトランジスタＭ11のゲートとＭＯＳトランジスタＭ21のゲートとにそれぞれ供給され、ＭＯＳトランジスタＭ11のソースとＭＯＳトランジスタＭ21のソースとはそれぞれ抵抗Ｒ11、Ｒ21を介して接地電位ＧＮＤに接続されている。ＲＦ周波数の第１非反転ローカル信号ＬoＩはトランジスタＱ11、Ｑ31のベースに供給され、ＲＦ周波数の第１反転ローカル信号／ＬoＩはトランジスタＱ21、Ｑ41のベースに供給される。ＭＯＳトランジスタＭ11のドレインはトランジスタＱ11、Ｑ21のエミッタに接続され、ＭＯＳトランジスタＭ21のドレインはトランジスタＱ31、Ｑ41のエミッタに接続されている。トランジスタＱ11のコレクタとトランジスタＱ41のコレクタとは負荷抵抗ＲL1を介して電源電圧Ｖccに接続され、トランジスタＱ21のコレクタとトランジスタＱ31のコレクタとは負荷抵抗ＲL2を介して電源電圧Ｖccに接続されている。
第２変調器２は、ＮチャンネルＭＯＳトランジスタＭ12、Ｍ22と、ＮＰＮバイポーラトランジスタＱ12、Ｑ22、Ｑ32、Ｑ42とを含んでいる。第２非反転ベースバンド信号Ｑinと第２反転ベースバンド信号／Ｑinとは、ＭＯＳトランジスタＭ12のゲートとＭＯＳトランジスタＭ22のゲートとにそれぞれ供給され、ＭＯＳトランジスタＭ12のソースとＭＯＳトランジスタＭ22のソースとはそれぞれ抵抗Ｒ12、Ｒ22を介して接地電位ＧＮＤに接続されている。ＲＦ周波数の第２非反転ローカル信号ＬoＱはトランジスタＱ12、Ｑ32のベースに供給され、ＲＦ周波数の第２反転ローカル信号／ＬoＱはトランジスタＱ22、Ｑ42のベースに供給される。ＭＯＳトランジスタＭ12のドレインはトランジスタＱ12、Ｑ22のエミッタに接続され、ＭＯＳトランジスタＭ22のドレインはトランジスタＱ32、Ｑ42のエミッタに接続されている。トランジスタＱ12のコレクタとトランジスタＱ42のコレクタとは負荷抵抗ＲL1を介して電源電圧Ｖccに接続され、トランジスタＱ22のコレクタとトランジスタＱ32のコレクタとは負荷抵抗ＲL2を介して電源電圧Ｖccに接続されている。
第１変調器１に供給されるＲＦ周波数の第１非反転ローカル信号ＬoＩの位相は０°であり、第２変調器２に供給されるＲＦ周波数の第２非反転ローカル信号ＬoＱの位相は９０°であるので、第１変調器１と第２変調器２とを含む送信変調器１０は直交変調器として動作する。すなわち、第１変調器１では、第１ベースバンド信号Ｉin、／Ｉinから位相０°のＲＦ周波数の第１ローカル信号ＬoＩ、／ＬoＩによる第１ＲＦ送信信号へのダイレクトアップコンバージョンが行われる。また、第２変調器２では、第２ベースバンド信号Ｑin、／Ｑinから位相９０°のＲＦ周波数の第２ローカル信号ＬoＱ、／ＬoＱによる第２ＲＦ送信信号へのダイレクトアップコンバージョンが行われる。第１変調器１からの第１ＲＦ送信信号と第２変調器２からの第２ＲＦ送信信号とは、負荷抵抗ＲL1、ＲL2でベクトル合成されて、ＲＦ送信信号ＭＯＤout、／ＭＯＤoutが生成される。ベクトル合成によるＲＦ送信信号ＭＯＤout、／ＭＯＤoutはＲＦ電力増幅器(ＰＡ)により増幅された後、アンテナを介して基地局に送信される。
しかし、図１に示す本発明に先立って検討された通信用ＲＦＩＣのダイレクトアップコンバージョンアーキテクチャーの送信機の送信変調器１０では、以下のようなメカニズムによって送信機の送信信号の周波数帯域内のキャリア信号の漏洩が発生する。キャリア信号の漏洩は、送信変調器１０の第１変調器１と第２変調器２の回路の非対称性に起因するものである。第１変調器１は左右対称の回路であり、第２変調器２も左右対称の回路である。左右対称の回路である第１変調器１でデバイスの完全なペア性が得られ、左右対称の回路である第２変調器２でデバイスの完全なペア性が得られれば、キャリア信号の漏洩は生じることはない。
しかし、第１変調器１で、ＭＯＳトランジスタＭ11とＭＯＳトランジスタＭ21とのペア性と抵抗Ｒ11と抵抗Ｒ21とのペア性との少なくともいずれか一方が確保されなくなることによって、キャリア信号の漏洩が発生する。すなわち、ＭＯＳトランジスタＭ11のＤＣバイアス電流とＭＯＳトランジスタＭ21のＤＣバイアス電流とのペア性が確保されなくなることによって、キャリア信号の漏洩が発生する。また、トランジスタＱ11のベース・コレクタ容量とトランジスタＱ41のベース・コレクタ容量とのペア性と、トランジスタＱ21のベース・コレクタ容量とトランジスタＱ31のベース・コレクタ容量とのペア性との少なくともいずれか一方が確保されなくなることによって、キャリア信号の漏洩が発生する。
また、第２変調器２で、ＭＯＳトランジスタＭ12とＭＯＳトランジスタＭ22とのペア性と抵抗Ｒ12と抵抗Ｒ22とのペア性との少なくともいずれか一方が確保されなくなることによって、キャリア信号の漏洩が発生する。すなわち、ＭＯＳトランジスタＭ12のＤＣバイアス電流とＭＯＳトランジスタＭ22のＤＣバイアス電流とのペア性が確保されなくなることによって、キャリア信号の漏洩が発生する。また、トランジスタＱ12のベース・コレクタ容量とトランジスタＱ42のベース・コレクタ容量とのペア性と、トランジスタＱ22のベース・コレクタ容量とトランジスタＱ32のベース・コレクタ容量とのペア性との少なくともいずれか一方が確保されなくなることによって、キャリア信号の漏洩が発生する。ペアのトランジスタのベース・コレクタ容量とのペア性のアンバランスは、ＲＦＩＣでの送信変調器１０の第１変調器１と第２変調器２とのトランジスタのレイアウト設計でのアンバランス、ＲＦＩＣの製造プロセスのバラツキ、ＲＦＩＣの温度依存性によるにアンバランス等に起因することもある。
図１では、ペアのトランジスタのうちトランジスタのベース・コレクタ容量によるキャリア信号の漏洩が大きな方を実線で示す一方、トランジスタのベース・コレクタ容量によるキャリア信号の漏洩が小さな方を破線で示している。すなわち、第１変調器１では、トランジスタＱ11の容量を介しての第１非反転ローカル信号ＬoＩによる非反転ＲＦ送信信号端子ＭＯＤoutへのキャリア信号の漏洩がトランジスタＱ41の容量を介しての第１反転ローカル信号／ＬoＩによる非反転ＲＦ送信信号端子ＭＯＤoutへのキャリア信号の漏洩よりも大きくなっている。また、第１変調器１では、トランジスタＱ31の容量を介しての第１非反転ローカル信号ＬoＩによる反転ＲＦ送信信号端子／ＭＯＤoutへのキャリア信号の漏洩がトランジスタＱ21の容量を介しての第１反転ローカル信号／ＬoＩによる反転ＲＦ送信信号端子／ＭＯＤoutへのキャリア信号の漏洩よりも大きくなっている。
また更に、第２変調器２では、トランジスタＱ12の容量を介しての第２非反転ローカル信号ＬoＱによる非反転ＲＦ送信信号端子ＭＯＤoutへのキャリア信号の漏洩がトランジスタＱ42の容量を介しての第２反転ローカル信号／ＬoＱによる非反転ＲＦ送信信号端子ＭＯＤoutへのキャリア信号の漏洩よりも大きくなっている。また、第２変調器２では、トランジスタＱ32の容量を介しての第２非反転ローカル信号ＬoＱによる反転ＲＦ送信信号端子／ＭＯＤoutへのキャリア信号の漏洩がトランジスタＱ22の容量を介しての第２反転ローカル信号／ＬoＱによる反転ＲＦ送信信号端子／ＭＯＤoutへのキャリア信号の漏洩よりも大きくなっている。
図２は、図１に示す通信用ＲＦＩＣのダイレクトアップコンバージョンアーキテクチャーの送信機でのキャリア信号の漏洩の発生の様子を説明する図である。
図２(Ｃ)は、ＷＣＤＭＡ方式のベースバンド信号Ｉ、Qの周波数スペクトラムを示すものであり、ＷＣＤＭＡ方式のベースバンド信号の周波数帯域ｆ＿ＢＢは略２ＭＨｚと比較的高周波である。図２(Ｂ)は、ローカル信号ＬoＩ、ＬoＱの周波数スペクトラムを示すものであり、ＷＣＤＭＡ方式のローカル信号の周波数帯域ｆ＿ＲＦは略２ＧＨｚの無線周波(ＲＦ)である。図２(Ａ)は、ＲＦ送信信号ＭＯＤout、／ＭＯＤoutの周波数スペクトラムを示すものであり、ＲＦ送信信号ＭＯＤout、／ＭＯＤoutはＲＦ周波数ｆ＿ＲＦを中心にしてベースバンド信号周波数帯域の２倍の２・ｆ＿ＢＢの周波数帯域を持つと伴に周波数ｆ＿ＲＦを持つキャリア信号の漏洩ＣＬを含むものである。周波数ｆ＿ＲＦを持つキャリア信号の漏洩ＣＬは、前記非特許文献２に記載されているように、ＥＶＭ(エラーベクトルマグニチュード)やＡＣＰＲ(隣接チャンネル電力レシオ)が仕様を越える原因となるものである。
一方、前記非特許文献２には、送信信号が無い状態のキャリア漏洩電力を検出するためのワイド・ダイナミック・レンジのオンチップパワー検出器が記載されている。パワー検出器は、それぞれが１０ｄＢのゲインを持ち容量結合された８個の増幅器のチェーンを含んでいる。チェーンの入力には付加的な低雑音増幅器(ＬＮＡ)が接続され、９個の増幅器の出力は差動ＲＦ信号に関して全波整流する９個の検波器セルの入力に供給される。９個の検波器セルの出力は９個のローパスフィルター(ＬＰＦ)の入力に供給され、９個のローパスフィルター(ＬＰＦ)の出力は加算回路に供給される。このように、前記非特許文献２に記載されたワイド・ダイナミック・レンジのオンチップパワー検出器を使用することによって、キャリア漏洩が最小となるように、変調器とベースバンドフィルターの校正回路を制御することができる。
しかし、本発明者等による検討によって、前記非特許文献２に記載のオンチップパワー検出器はワイド・ダイナミック・レンジを得るために容量結合された９個の増幅器のチェーンを含むものであるため、ＲＦＩＣでのオンチップパワー検出器のチップ占有面積が極めて大きいと言う問題が明らかとされた。特に、結合容量の個数も多く、ローパスフィルター(ＬＰＦ)の容量の個数も多いので、オンチップパワー検出器のチップ占有面積が極めて大きくなってしまうものである。
本発明は、以上のような本発明に先立った本発明者等の検討の結果、なされたものである。従って、本発明の目的とするところは、半導体集積回路への集積化に際してのチップ占有面積の低減が可能であると伴に送信変調器に供給されるローカル信号によるキャリア漏洩を低減することが可能な送信機を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうちの代表的なものについて簡単に説明すれば下記のとおりである。
すなわち、本発明の代表的な送信機は、第１変調器(１)と第２変調器(２)とを含む送信変調器(１０)と、位相比較器(１１)と、コントローラ(１３)とを具備する。
前記送信変調器(１０)の前記第１変調器(１)と前記第２変調器(２)に供給される第１非反転ローカル信号(ＬoＩ)と第２非反転ローカル信号(ＬoＱ)とは、所定の位相差に設定されている。
キャリア漏洩低減のキャリブレーション動作では、前記位相比較器(１１)には第１非反転ローカル信号(ＬoＩ)、第１反転ローカル信号(／ＬoＩ)または第２非反転ローカル信号(ＬoＱ)、第２反転ローカル信号(／ＬoＱ)と前記送信変調器(１０)の前記出力端子に漏洩されるキャリア信号が供給される。位相比較器(１１)が前記所定の位相差を検出するまで、コントローラ(１３)は各変調器(１：２)の各ペアトランジスタ(Ｍ11、Ｍ21：Ｍ12、Ｍ22)のＤＣバイアス電流の比を変化する(図３参照)。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。すなわち、半導体集積回路への集積化に際してのチップ占有面積の低減が可能であると伴に送信変調器に供給されるローカル信号によるキャリア漏洩を低減することが可能な送信機を提供することができる。
《代表的な実施の形態》
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
〔１〕本発明の代表的な実施の形態による送信機は、第１変調器(１)と第２変調器(２)とを含む送信変調器(１０)と、位相比較器(１１)と、コントローラ(１３)とを具備する。
送信時には前記第１変調器(１)に、第１非反転ベースバンド信号(Ｉin)、第１反転ベースバンド信号(／Ｉin)と第１非反転ローカル信号(ＬoＩ)、第１反転ローカル信号(／ＬoＩ)が供給される。
一方、前記送信時には、前記第２変調器(２)に第２非反転ベースバンド信号(Ｑin)、第２反転ベースバンド信号(／Ｑin)と第２非反転ローカル信号(ＬoＱ)、第２反転ローカル信号(／ＬoＱ)が供給される。
前記送信時には、前記第１変調器(１)からの第１ＲＦ送信信号と前記第２変調器(２)からの第２ＲＦ送信信号とはベクトル合成されて、前記送信変調器(１０)の出力端子からＲＦ送信信号(ＭＯＤout、／ＭＯＤout)が生成される。
前記第１非反転ローカル信号(ＬoＩ)と前記第２非反転ローカル信号(ＬoＱ)とは、所定の位相差に設定されている。前記位相比較器(１１)の前記第１差動入力端子(Ｖ1)の入力信号と前記第２差動入力端子(Ｖ2)の入力信号との位相差(Δφ)が前記所定の位相差となることに応答して前記位相比較器(１１)から生成される位相変換出力信号(ＶPD)は所定の検出状態(ＶM)とされる(図４参照)。
前記コントローラ(１３)はキャリブレーション命令に応答して前記第１変調器(１)のキャリア漏洩低減のキャリブレーション動作と前記第２変調器(２)のキャリア漏洩低減のキャリブレーション動作とを実行するものである。
前記第１変調器(１)の前記キャリブレーション動作では、前記位相比較器(１１)には前記第１非反転ローカル信号(ＬoＩ)、前記第１反転ローカル信号(／ＬoＩ)と前記送信変調器(１０)の前記出力端子に漏洩されるキャリア信号が供給される。
前記第１変調器(１)は、前記送信時に前記第１非反転ベースバンド信号(Ｉin)、前記第１反転ベースバンド信号(／Ｉin)が供給される第１ペアトランジスタ(Ｍ11、Ｍ21)を含む。前記第１変調器の前記キャリブレーション動作では、前記位相比較器(１１)から前記所定の検出状態(ＶM)の前記位相変換出力信号(ＶPD)が生成されるまで前記コントローラは、前記第１変調器の前記第１ペアトランジスタ(Ｍ11、Ｍ21)のＤＣバイアス電流の比を変化する。前記位相比較器(１１)から前記所定の検出状態(ＶM)の前記位相変換出力信号(ＶPD)が生成された時点で、前記コントローラは前記第１変調器の前記第１ペアトランジスタの前記ＤＣバイアス電流の比の変化を停止するものである。
前記第２変調器(２)の前記キャリブレーション動作では、前記位相比較器(１１)には前記第２非反転ローカル信号(ＬoＱ)、前記第２反転ローカル信号(／ＬoＱ)と前記送信変調器(１０)の前記出力端子に漏洩されるキャリア信号が供給される。
前記第２変調器(２)は、前記送信時に前記第２非反転ベースバンド信号(Ｑin)、前記第２反転ベースバンド信号(／Ｑin)が供給される第２ペアトランジスタ(Ｍ12、Ｍ22)を含む。前記第２変調器の前記キャリブレーション動作では、前記位相比較器(１１)から前記所定の検出状態(ＶM)の前記位相変換出力信号(ＶPD)が生成されるまで前記コントローラは、前記第２変調器の前記第２ペアトランジスタ(Ｍ12、Ｍ22)のＤＣバイアス電流の比を変化する。前記位相比較器(１１)から前記所定の検出状態(ＶM)の前記位相変換出力信号(ＶPD)が生成された時点で、前記コントローラは前記第２変調器の前記第２ペアトランジスタの前記ＤＣバイアス電流の比の変化を停止するものである(図３参照)。
前記実施の形態によれば、前記第１変調器(１)の前記キャリブレーション動作で前記位相比較器(１１)から前記所定の検出状態(ＶM)が生成され、前記コントローラが前記第１ペアトランジスタの前記ＤＣバイアス電流の比の変化を停止した時点で、前記第１変調器(１)のキャリア漏洩が最小に低減される条件が得られる。更に、前記第２変調器(２)の前記キャリブレーション動作で前記位相比較器(１１)から前記所定の検出状態(ＶM)が生成され、前記コントローラが前記第２ペアトランジスタの前記ＤＣバイアス電流の比の変化を停止した時点で、前記第２変調器(２)のキャリア漏洩が最小に低減される条件が得られる。
従って、前記実施の形態によれば、前記非特許文献２に記載されたようなチップ占有面積が極めて大きなオンチップパワー検出器を使用することなく、チップ占有面積の小さな前記位相比較器(１１)を使用することで、キャリア漏洩が最小に低減される条件を得ることができる。その結果、半導体集積回路への集積化に際してのチップ占有面積の低減が可能であると伴に送信変調器に供給されるローカル信号によるキャリア漏洩を低減することが可能な送信機を提供することができる。
好適な実施の形態による送信機は、第１Ｄ／Ａ変換器(１４)と第２Ｄ／Ａ変換器(１５)とを更に具備する。
前記第１Ｄ／Ａ変換器(１４)は前記第１変調器(１)の前記第１ペアトランジスタ(Ｍ11、Ｍ21)の前記ＤＣバイアス電流の比の変化に使用され、前記第２Ｄ／Ａ変換器(１５)は前記第２変調器(２)の前記第２ペアトランジスタ(Ｍ21、Ｍ22)の前記ＤＣバイアス電流の比の変化に使用される。
前記コントローラ(１３)は前記第１Ｄ／Ａ変換器(１４)を制御する第１制御レジスタと前記第２Ｄ／Ａ変換器(１５)を制御する第２制御レジスタとを含む。
前記第１変調器(１)の前記キャリブレーション動作の初期状態で、前記コントローラ(１３)の前記第１制御レジスタのディジタル値は前記第１変調器(１)の前記第１ペアトランジスタ(Ｍ11、Ｍ21)の前記ＤＣバイアス電流が略等しくなるような初期値に設定される。前記第１変調器の前記キャリブレーション動作では、前記位相比較器(１１)から前記所定の検出状態(ＶM)の前記位相変換出力信号(ＶPD)が生成されるまで前記コントローラは、前記第１制御レジスタのディジタル値を更新する。前記位相比較器(１１)から前記所定の検出状態(ＶM)の前記位相変換出力信号(ＶPD)が生成された時点で、前記コントローラは前記第１制御レジスタの前記ディジタル値の更新を停止するものである(図７のステップ７２、７３、７４参照)。
前記第２変調器(２)の前記キャリブレーション動作の初期状態で、前記コントローラ(１３)の前記第２制御レジスタのディジタル値は前記第２変調器(２)の前記第２ペアトランジスタ(Ｍ12、Ｍ22)の前記ＤＣバイアス電流が略等しくなるような初期値に設定される。前記第２変調器の前記キャリブレーション動作では、前記位相比較器(１１)から前記所定の検出状態(ＶM)の前記位相変換出力信号(ＶPD)が生成されるまで前記コントローラは、前記第２制御レジスタのディジタル値を更新する。前記位相比較器(１１)から前記所定の検出状態(ＶM)の前記位相変換出力信号(ＶPD)が生成された時点で、前記コントローラは前記第２制御レジスタの前記ディジタル値の更新を停止するものである(図７のステップ７５、７６、７７参照)。
他の好適な実施の形態による送信機では、前記第１変調器の前記キャリブレーション動作で前記コントローラによる前記第１制御レジスタの前記ディジタル値の前記更新が停止された時点での前記第１制御レジスタの前記ディジタル値は、前記第１変調器のキャリア漏洩が最小に低減される制御ディジタル情報である。前記第２変調器の前記キャリブレーション動作で前記コントローラによる前記第２制御レジスタの前記ディジタル値の前記更新が停止された時点での前記第２制御レジスタの前記ディジタル値は、前記第２変調器のキャリア漏洩が最小に低減される制御ディジタル情報である。
より好適な実施の形態による送信機では、前記位相比較器(１１)はダブル・バランスド型アナログ位相比較回路(Ｑ1〜Ｑ6、Ｒ1、Ｒ2、Ｃ1、Ｃ2)によって構成されている。前記ダブル・バランスド型アナログ位相比較回路の差動出力端子から生成される前記位相変換出力信号(ＶPD)は電圧比較器(１２)の差動入力端子に供給され、前記電圧比較器(１２)の比較出力信号(ＶCMP)は前記コントローラ(１３)に供給される(図１２参照)。
他のより好適な実施の形態による送信機は、第１リミッタ増幅器(１８)と第２リミッタ増幅器(１９)とを更に具備する。
前記第１リミッタ増幅器(１８)の差動入力端子には、前記第１非反転ローカル信号(ＬoＩ)、前記第１反転ローカル信号(／ＬoＩ)と前記第２非反転ローカル信号(ＬoＱ)、前記第２反転ローカル信号(／ＬoＱ)とのいずれかが選択的に供給される。前記第１リミッタ増幅器(１８)の差動出力端子の出力信号は、前記位相比較器(１１)の前記第１差動入力端子(Ｖ1)に伝達される。
前記第２リミッタ増幅器(１９)の差動入力端子には、前記送信変調器(１０)の前記出力端子に漏洩される前記キャリア信号が供給される。前記第２リミッタ増幅器(１９)の差動出力端子の出力信号は、前記位相比較器(１１)の前記第２差動入力端子(Ｖ2)に伝達される。
また更により好適な実施の形態による送信機は、第１遅延調整器(２０)と第２遅延調整器(２１)とを更に具備する。
前記第１遅延調整器(２０)は、前記第１リミッタ増幅器(１８)の前記差動出力端子と前記位相比較器(１１)の前記第１差動入力端子(Ｖ1)との間に接続されている。
前記第２遅延調整器(２１)は、前記第２リミッタ増幅器(１９)の前記差動出力端子と前記位相比較器(１１)の前記第２差動入力端子(Ｖ2) との間に接続されている(図８参照)。
具体的な一つの実施の形態では、前記所定の位相差は略９０°であり、前記第１変調器(１)と前記第２変調器(２)とを含む前記送信変調器(１０)は、直交変調器として動作するものである(図３参照)。
最も具体的な一つの実施の形態では、前記第１変調器(１)と前記第２変調器(２)とを含む前記送信変調器(１０)は、ダイレクトアップコンバージョン(ＤＵＣ)アーキテクチャー送信機に使用されるものである。前記ＤＵＣアーキテクチャー送信機は、ＧＳＭ８５０、ＧＳＭ９００、ＤＣＳ１８００、ＰＣＳ１９００、ＷＣＤＭＡのＢａｎｄ１、Ｂａｎｄ２、Ｂａｎｄ５の少なくとも１つの方式のＲＦ送信信号を基地局に送信するものである(図１４、図１５参照)。
〔２〕本発明の別の観点の代表的な実施の形態による送信機は、第１変調器(１)と第２変調器(２)とを含む送信変調器(１０)と、位相比較器(１１)と、コントローラ(１３)とを具備する。
前記第１変調器(１)は、第１トランジスタ(Ｍ11)、第２トランジスタ(Ｍ21)、第３トランジスタ(Ｑ11)、第４トランジスタ(Ｑ21)、第５トランジスタ(Ｑ41)、第６トランジスタ(Ｑ31)を含む。
前記第１変調器(１)では、送信時には前記第１トランジスタ(Ｍ11)の入力電極に第１非反転ベースバンド信号(Ｉin)が供給され、前記第２トランジスタ(Ｍ21)の入力電極に第１反転ベースバンド信号(／Ｉin)が供給される。
前記第１変調器(１)では、前記第１トランジスタ(Ｍ11)の出力電極は前記第３トランジスタ(Ｑ11)の共通電極と前記第４トランジスタ(Ｑ21)の共通電極に共通に接続され、前記第２トランジスタ(Ｍ21)の出力電極は前記第５トランジスタ(Ｑ41)の共通電極と前記第６トランジスタ(Ｑ31)の共通電極に共通に接続されている。
前記第１変調器(１)では、前記第３トランジスタ(Ｑ11)の入力電極と前記第６トランジスタ(Ｑ31)の入力電極とに第１非反転ローカル信号(ＬoＩ)が共通に供給され、前記第４トランジスタ(Ｑ21)の入力電極と前記第５トランジスタ(Ｑ41)の入力電極とに第１反転ローカル信号(／ＬoＩ)が共通に供給される。
前記第２変調器(２)は、第７トランジスタ(Ｍ12)、第８トランジスタ(Ｍ22)、第９トランジスタ(Ｑ12)、第１０トランジスタ(Ｑ22)、第１１トランジスタ(Ｑ42)、第１２トランジスタ(Ｑ32)を含む。
前記第２変調器(２)では、前記送信時には前記第７トランジスタ(Ｍ12)の入力電極に第２非反転ベースバンド信号(Ｑin)が供給され、前記第８トランジスタ(Ｍ22)の入力電極に第２反転ベースバンド信号(／Ｑin)が供給される。
前記第２変調器(２)では、前記第７トランジスタ(Ｍ12)の出力電極は前記第９トランジスタ(Ｑ12)の共通電極と前記第１０トランジスタ(Ｑ22)の共通電極に共通に接続され、前記第８トランジスタ(Ｍ22)の出力電極は前記第１１トランジスタ(Ｑ42)の共通電極と前記第１２トランジスタ(Ｑ32)の共通電極に共通に接続されている。
前記第２変調器(２)では、前記第９トランジスタ(Ｑ12)の入力電極と前記第１２トランジスタ(Ｑ32)の入力電極とに第２非反転ローカル信号(ＬoＱ)が共通に供給され、前記第１０トランジスタ(Ｑ22)の入力電極と前記第１１トランジスタ(Ｑ42)の入力電極とに第２反転ローカル信号(／ＬoＱ)が共通に供給される。
前記送信変調器(１０)では、前記第１変調器(１)の前記第３トランジスタ(Ｑ11)の出力電極と前記第５トランジスタ(Ｑ41)の出力電極と前記第２変調器(２)の前記第９トランジスタ(Ｑ12)の出力電極と前記第１１トランジスタ(Ｑ42)の出力電極とから第１非反転ＲＦ送信信号(ＭＯＤout)が生成される。
前記送信変調器(１０)では、前記第１変調器(１)の前記第４トランジスタ(Ｑ21)の出力電極と前記第６トランジスタ(Ｑ31)の出力電極と前記第２変調器(２)の前記第１０トランジスタ(Ｑ22)の出力電極と前記第１２トランジスタ(Ｑ32)の出力電極とから第１反転ＲＦ送信信号(／ＭＯＤout)が生成される。
前記第１非反転ローカル信号(ＬoＩ)と前記第２非反転ローカル信号(ＬoＱ)とは、所定の位相差に設定されている。
前記位相比較器(１１)の第１差動入力端子(Ｖ1)には、前記第１変調器(１)に供給される前記第１非反転ローカル信号(ＬoＩ)、前記第１反転ローカル信号(／ＬoＩ)と前記第２変調器(２)に供給される前記第２非反転ローカル信号(ＬoＱ)、前記第２反転ローカル信号(／ＬoＱ)とが選択的に供給可能とされている。
前記位相比較器(１１)の第２差動入力端子(Ｖ2)には、前記送信変調器(１０)で生成される前記第１非反転ＲＦ送信信号(ＭＯＤout)、前記第１反転ＲＦ送信信号(／ＭＯＤout)が供給可能とされている(図２参照)。
前記位相比較器(１１)の前記第１差動入力端子(Ｖ1)の入力信号と前記第２差動入力端子(Ｖ2)の入力信号との位相差(Δφ)が前記所定の位相差となることに応答して前記位相比較器(１１)から生成される位相変換出力信号(ＶPD)は所定の検出状態(ＶM)とされる(図４参照)。
前記コントローラ(１３)はキャリブレーション命令に応答して前記第１変調器(１)のキャリア漏洩低減のためのキャリブレーション動作と前記第２変調器(２)のキャリア漏洩低減のためのキャリブレーション動作とを実行するものである。
前記第１変調器のキャリア漏洩低減のための前記キャリブレーション動作では、前記位相比較器(１１)の第１差動入力端子(Ｖ1)には前記第１非反転ローカル信号(ＬoＩ)と前記第１反転ローカル信号(／ＬoＩ)とが供給される。
前記第１変調器の前記キャリブレーション動作では、一方前記位相比較器(１１)の第２差動入力端子(Ｖ2)には前記送信変調器(１０)の第１非反転ＲＦ送信出力端子(ＭＯＤout)と第１反転ＲＦ送信出力端子(／ＭＯＤout)とに漏洩されるキャリア信号が供給される。
前記第１変調器の前記キャリブレーション動作では、前記位相比較器(１１)から前記所定の検出状態(ＶM)の前記位相変換出力信号(ＶPD)が生成されるまで前記コントローラは、前記第１変調器の前記第１トランジスタ(Ｍ11)と前記第２トランジスタ(Ｍ21)のＤＣバイアス電流の比を変化する。
前記第１変調器の前記キャリブレーション動作では、前記位相比較器(１１)から前記所定の検出状態(ＶM)の前記位相変換出力信号(ＶPD)が生成された時点で前記コントローラは前記第１変調器の前記ＤＣバイアス電流の比の変化を停止するものである。
前記第２変調器(２)のキャリア漏洩低減のための前記キャリブレーション動作では、前記位相比較器(１１)の第１差動入力端子(Ｖ1)には前記第２非反転ローカル信号(ＬoＱ)と前記第２反転ローカル信号(／ＬoＱ)とが供給される。
前記第２変調器の前記キャリブレーション動作では、一方前記位相比較器(１１)の第２差動入力端子(Ｖ2)には前記送信変調器(１０)の第１非反転ＲＦ送信出力端子(ＭＯＤout)と第１反転ＲＦ送信出力端子(／ＭＯＤout)とに漏洩されるキャリア信号が供給される。
前記第２変調器の前記キャリブレーション動作では、前記位相比較器(１１)から前記所定の検出状態(ＶM)の前記位相変換出力信号(ＶPD)が生成されるまで前記コントローラは、前記第２変調器の前記第７トランジスタ(Ｍ12)と前記第８トランジスタ(Ｍ22)のＤＣバイアス電流の比を変化する。
前記第２変調器の前記キャリブレーション動作では、前記位相比較器(１１)から前記所定の検出状態(ＶM)の前記位相変換出力信号(ＶPD)が生成された時点で前記コントローラは前記第２変調器の前記ＤＣバイアス電流の比の変化を停止するものである。
好適な実施の形態による送信機は、第１Ｄ／Ａ変換器(１４)と第２Ｄ／Ａ変換器(１５)とを更に具備する。
前記第１Ｄ／Ａ変換器(１４)は、前記第１変調器(１)の前記第１トランジスタ(Ｍ11)と前記第２トランジスタ(Ｍ21)の前記ＤＣバイアス電流の比の変化に使用される。
前記第２Ｄ／Ａ変換器(１５)は、前記第２変調器(２)の前記第７トランジスタ(Ｍ12)と前記第８トランジスタ(Ｍ22)の前記ＤＣバイアス電流の比の変化に使用される。
前記コントローラ(１３)は前記第１Ｄ／Ａ変換器(１４)を制御する第１制御レジスタと前記第２Ｄ／Ａ変換器(１５)を制御する第２制御レジスタとを含む。
前記第１変調器(１)の前記キャリブレーション動作の初期状態で、前記コントローラ(１３)の前記第１制御レジスタのディジタル値は前記第１変調器(１)の前記第１トランジスタ(Ｍ11)と前記第２トランジスタ(Ｍ21)の前記ＤＣバイアス電流が略等しくなるような初期値に設定される。前記第１変調器の前記キャリブレーション動作では、前記位相比較器(１１)から前記所定の検出状態(ＶM)の前記位相変換出力信号(ＶPD)が生成されるまで前記コントローラは、前記第１制御レジスタのディジタル値を更新する。前記位相比較器(１１)から前記所定の検出状態(ＶM)の前記位相変換出力信号(ＶPD)が生成された時点で、前記コントローラは前記第１制御レジスタの前記ディジタル値の更新を停止するものである(図７のステップ７２、７３、７４参照)。
前記第２変調器(２)の前記キャリブレーション動作の初期状態で、前記コントローラ(１３)の前記第２制御レジスタのディジタル値は前記第２変調器(２)の前記第７トランジスタ(Ｍ12)と前記第８トランジスタ(Ｍ22)の前記ＤＣバイアス電流が略等しくなるような初期値に設定される。前記第２変調器の前記キャリブレーション動作では、前記位相比較器(１１)から前記所定の検出状態(ＶM)の前記位相変換出力信号(ＶPD)が生成されるまで前記コントローラは、前記第２制御レジスタのディジタル値を更新する。前記位相比較器(１１)から前記所定の検出状態(ＶM)の前記位相変換出力信号(ＶPD)が生成された時点で、前記コントローラは前記第２制御レジスタの前記ディジタル値の更新を停止するものである(図７のステップ７５、７６、７７参照)。
他の好適な実施の形態による送信機では、前記第１変調器の前記キャリブレーション動作で前記コントローラによる前記第１制御レジスタの前記ディジタル値の前記更新が停止された時点での前記第１制御レジスタの前記ディジタル値は、前記第１変調器のキャリア漏洩が最小に低減される制御ディジタル情報である。前記第２変調器の前記キャリブレーション動作で前記コントローラによる前記第２制御レジスタの前記ディジタル値の前記更新が停止された時点での前記第２制御レジスタの前記ディジタル値は、前記第２変調器のキャリア漏洩が最小に低減される制御ディジタル情報である。
より好適な実施の形態による送信機では、前記位相比較器(１１)はダブル・バランスド型アナログ位相比較回路(Ｑ1〜Ｑ6、Ｒ1、Ｒ2、Ｃ1、Ｃ2)によって構成されている。前記ダブル・バランスド型アナログ位相比較回路の差動出力端子から生成される前記位相変換出力信号(ＶPD)は電圧比較器(１２)の差動入力端子に供給され、前記電圧比較器(１２)の比較出力信号(ＶCMP)は前記コントローラ(１３)に供給される(図１２参照)。
他のより好適な実施の形態による送信機は、第１リミッタ増幅器(１８)と第２リミッタ増幅器(１９)とを更に具備する。
前記第１リミッタ増幅器(１８)の差動入力端子には、前記第１非反転ローカル信号(ＬoＩ)、前記第１反転ローカル信号(／ＬoＩ)と前記第２非反転ローカル信号(ＬoＱ)、前記第２反転ローカル信号(／ＬoＱ)とのいずれかが選択的に供給される。前記第１リミッタ増幅器(１８)の差動出力端子の出力信号は、前記位相比較器(１１)の前記第１差動入力端子(Ｖ1)に伝達される。
前記第２リミッタ増幅器(１９)の差動入力端子には、前記送信変調器(１０)の前記出力端子に漏洩される前記キャリア信号が供給される。前記第２リミッタ増幅器(１９)の差動出力端子の出力信号は、前記位相比較器(１１)の前記第２差動入力端子(Ｖ2)に伝達される。
また更により好適な実施の形態による送信機は、第１遅延調整器(２０)と第２遅延調整器(２１)とを更に具備する。
前記第１遅延調整器(２０)は、前記第１リミッタ増幅器(１８)の前記差動出力端子と前記位相比較器(１１)の前記第１差動入力端子(Ｖ1)との間に接続されている。
前記第２遅延調整器(２１)は、前記第２リミッタ増幅器(１９)の前記差動出力端子と前記位相比較器(１１)の前記第２差動入力端子(Ｖ2) との間に接続されている(図８参照)。
具体的な一つの実施の形態では、前記所定の位相差は略９０°であり、前記第１変調器(１)と前記第２変調器(２)とを含む前記送信変調器(１０)は、直交変調器として動作するものである(図３参照)。
最も具体的な一つの実施の形態では、前記第１変調器(１)と前記第２変調器(２)とを含む前記送信変調器(１０)は、ダイレクトアップコンバージョン(ＤＵＣ)アーキテクチャー送信機に使用されるものである。前記ＤＵＣアーキテクチャー送信機は、ＧＳＭ８５０、ＧＳＭ９００、ＤＣＳ１８００、ＰＣＳ１９００、ＷＣＤＭＡのＢａｎｄ１、Ｂａｎｄ２、Ｂａｎｄ５の少なくとも１つの方式のＲＦ送信信号を基地局に送信するものである(図１４、図１５参照)。
《実施の形態の説明》
次に、実施の形態について更に詳述する。尚、発明を実施するための最良の形態を説明するための全図において、前記の図と同一の機能を有する部品には同一の符号を付して、その繰り返しの説明は省略する。
《ＤＵＣアーキテクチャーの送信機》
図３は、本発明の実施の形態による通信用ＲＦＩＣのダイレクトアップコンバージョン(ＤＵＣ)アーキテクチャーの送信機を示す図である。図１の送信機と比較すると、図３に示す本発明の実施の形態による送信機には、ローカル信号によるキャリア漏洩を低減するために位相比較器１１、電圧比較器１２、コントローラ１３、第１Ｄ／Ａ変換器１４、第２Ｄ／Ａ変換器１５、スイッチ１６、ＤＣバイアス回路１７が追加されている。
図１と同様に、図３の送信機では送信変調器１０は第１変調器１と第２変調器２とを含み、第１変調器１に供給されるＲＦ周波数の第１非反転ローカル信号ＬoＩの位相と第２変調器２に供給されるＲＦ周波数の第２非反転ローカル信号ＬoＱの位相とは所定の位相差に設定されている。本発明の具体的な実施の形態では、所定の位相差は略９０°であるので、第１変調器１と第２変調器２とを含む送信変調器１０は直交変調器として動作する。第１変調器１からの第１ＲＦ送信信号と第２変調器２からの第２ＲＦ送信信号とは負荷抵抗ＲL1、ＲL2でベクトル合成されて、ＲＦ送信信号ＭＯＤout、／ＭＯＤoutが生成される。ベクトル合成によるＲＦ送信信号ＭＯＤout、／ＭＯＤoutはＲＦ電力増幅器(ＰＡ)により増幅された後、アンテナを介して基地局に送信される。
位相比較器１１の第１差動入力端子Ｖ1には、第１変調器１に供給される第１非反転ローカル信号ＬoＩ、第１反転ローカル信号／ＬoＩと第２変調器２に供給される第２非反転ローカル信号ＬoＱ、第２反転ローカル信号／ＬoＱとが選択的に供給可能とされている。位相比較器１１の第２差動入力端子Ｖ2には、負荷抵抗ＲL1、ＲL2でベクトル合成されたＲＦ送信信号ＭＯＤout、／ＭＯＤoutが供給可能とされている。位相比較器１１の第１差動入力端子Ｖ1の入力信号と第２差動入力端子Ｖ2の入力信号との位相差が所定の位相差(例えば、９０°)となると、位相変換出力信号ＶPDは所定の検出状態ＶMとなる。第１差動入力端子Ｖ1と第２差動入力端子Ｖ2の入力信号の位相差が所定の位相差(例えば、９０°)よりも小さい場合には、位相変換出力信号ＶPDは所定の検出状態ＶMと異なる第１の検出状態ＶHとなる。第１差動入力端子Ｖ1と第２差動入力端子Ｖ2の入力信号の位相差が所定の位相差(例えば、９０°)よりも大きい場合には、位相変換出力信号ＶPDは所定の検出状態ＶMと異なる第２の検出状態ＶLとなる。
位相比較器１１の差動出力端子から生成される位相変換出力信号ＶPDは、電圧比較器１２の差動入力端子に供給される。電圧比較器１２は、第１差動入力端子Ｖ1と第２差動入力端子Ｖ2の入力信号の位相差が所定の位相差(例えば、９０°)の付近の位相比較器１１の位相変換出力信号ＶPDの変化を増幅して、比較出力信号ＶCMPを生成する。
図４は、図３に示す本発明の実施の形態による送信機において、位相比較器１１の第１差動入力端子Ｖ1と第２差動入力端子Ｖ2の入力信号の位相差Δφに応答した位相比較器１１の位相変換出力信号ＶPDと電圧比較器１２の比較出力信号ＶCMPの変化を示すものである。
コントローラ１３は、第１Ｄ／Ａ変換器１４、第２Ｄ／Ａ変換器１５に供給されるディジタル信号を格納する制御レジスタを内蔵している。キャリア漏洩を低減するためのキャリブレーション命令に応答してコントローラ１３は制御レジスタのディジタル信号を更新するので、Ｄ／Ａ変換器１４、１５からのアナログ信号Ｉ1、Ｉ2のアナログ値が変化される。Ｄ／Ａ変換器１４、１５からのアナログ信号Ｉ1、Ｉ2は、スイッチ１６の切換スイッチＳＷ1、ＳＷ2を介してＤＣバイアス回路１７に供給される。
ＤＣバイアス回路１７から第１変調器１のＭＯＳトランジスタＭ11、Ｑ21の一方のゲートに供給されるＤＣバイアス電圧が変化されるので、ＭＯＳトランジスタＭ11のＤＣバイアス電流とＭＯＳトランジスタＭ21のＤＣバイアス電流との比も変化される。また同様に、ＤＣバイアス回路１７から第２変調器２のＭＯＳトランジスタＭ21、Ｑ22の一方のゲートに供給されるＤＣバイアス電圧が変化されるので、ＭＯＳトランジスタＭ21のＤＣバイアス電流とＭＯＳトランジスタＭ22のＤＣバイアス電流との比も変化される。第１変調器１で、ペアのトランジスタのベース・コレクタ容量のペア性のアンバランスによるキャリア信号の漏洩の効果とペアのトランジスタのＤＣバイアス電流のペア性のアンバランスによるキャリア信号の漏洩の効果とがキャンセルするようにペアのトランジスタのＤＣバイアス電流の比が制御される。
キャリブレーション命令に応答して第１変調器１での第１非反転ローカル信号ＬoＩ、第１反転ローカル信号／ＬoＩに関するキャリア信号の漏洩がキャンセルされた状態は、位相比較器１１によって検出されることができる。すなわち、第１ローカル信号ＬoＩ、／ＬoＩに関するキャリア信号の漏洩がキャンセルされた状態では、第２ローカル信号ＬoＱ、／ＬoＱに関するキャリア信号がＲＦ送信信号ＭＯＤout、／ＭＯＤoutに漏洩されている。位相比較器１１の第１差動入力端子Ｖ1には第１ローカル信号ＬoＩ、／ＬoＩを供給する一方、位相比較器１１の第２差動入力端子Ｖ2にはＲＦ送信信号ＭＯＤout、／ＭＯＤoutに漏洩している第２ローカル信号ＬoＱ、／ＬoＱに関するキャリア信号を供給する。位相比較器１１の第１差動入力端子Ｖ1の入力信号と第２差動入力端子Ｖ2の入力信号との位相差が所定の位相差(例えば、９０°)となるので、位相変換出力信号ＶPDは所定の検出状態ＶMとなる。これは、電圧比較器１２からの比較出力信号ＶCMPの変化により検出されて、コントローラ１３の制御レジスタにはキャリア信号の漏洩がキャンセルされた状態でのディジタル信号が保持されるものである。
同様にして、キャリブレーション命令に応答して第２変調器２での第２非反転ローカル信号ＬoＱ、第２反転ローカル信号／ＬoＱに関するキャリア信号の漏洩がキャンセルされた状態は、位相比較器１１によって検出されることができる。すなわち、第２ローカル信号ＬoＱ、／ＬoＱに関するキャリア信号の漏洩がキャンセルされた状態では、第１ローカル信号ＬoＩ、／ＬoＩに関するキャリア信号がＲＦ送信信号ＭＯＤout、／ＭＯＤoutに漏洩されている。位相比較器１１の第１差動入力端子Ｖ1には第２ローカル信号ＬoＱ、／ＬoＱを供給する一方、位相比較器１１の第２差動入力端子Ｖ2にはＲＦ送信信号ＭＯＤout、／ＭＯＤoutに漏洩している第１ローカル信号ＬoＩ、／ＬoＩに関するキャリア信号を供給する。位相比較器１１の第１差動入力端子Ｖ1の入力信号と第２差動入力端子Ｖ2の入力信号との位相差が所定の位相差(例えば、９０°)となるので、位相変換出力信号ＶPDは所定の検出状態ＶMとなる。これは、電圧比較器１２からの比較出力信号ＶCMPの変化により検出されて、コントローラ１３の制御レジスタにはキャリア信号の漏洩がキャンセルされた状態でのディジタル信号が保持されるものである。
《位相比較器と電圧比較器》
図１２は、図３に示す本発明の実施の形態による送信機の位相比較器１１および電圧比較器１２の構成を示す図である。
図１２に示すように、位相比較器１１はギルバート・セルと呼ばれるダブル・バランスド型アナログ位相比較回路によって構成されている。この位相比較器１１は、第１トランジスタ対としてのＮＰＮバイポーラトランジスタＱ1、Ｑ2、第２トランジスタ対としてのＮＰＮバイポーラトランジスタＱ3、Ｑ4、第３トランジスタ対としてのＮＰＮバイポーラトランジスタＱ5、Ｑ6、負荷抵抗Ｒ1、Ｒ2、平滑容量Ｃ1、Ｃ2、電流源ＩS1から構成されている。位相比較器１１の第１トランジスタ対としてのＮＰＮバイポーラトランジスタＱ1、Ｑ2のベースは、位相比較器１１の第１差動入力端子Ｖ1の入力信号によって駆動される。また、位相比較器１１の第２トランジスタ対としてのＮＰＮバイポーラトランジスタＱ3、Ｑ4および第３トランジスタ対としてのＮＰＮバイポーラトランジスタＱ5、Ｑ6のベースは、位相比較器１１の第２差動入力端子Ｖ2の入力信号によって駆動される。負荷抵抗Ｒ1にはトランジスタＱ3のコレクタ電流とトランジスタＱ5のコレクタ電流とが流れ、負荷抵抗Ｒ2にはトランジスタＱ4のコレクタ電流とトランジスタＱ6のコレクタ電流とが流れ、負荷抵抗Ｒ1、Ｒ2に入力位相情報に対応する電圧降下である位相変換出力信号ＶPDが発生する。平滑容量Ｃ1、Ｃ2は、ＲＦキャリア成分を電源電圧Ｖccの交流接地点にバイパスするものである。
図１２に示すように、電圧比較器１２は、電流源ＩS2、ＰチャンネルＭＯＳトランジスタＭ3、Ｍ4、抵抗Ｒ3によって構成されている。ＭＯＳトランジスタＭ3、Ｍ4のソースは電流源ＩS2を介して電源電圧Ｖccに接続され、ＭＯＳトランジスタＭ3、Ｍ4のゲートは位相比較器１１の位相変換出力信号ＶPDによって駆動される。ＭＯＳトランジスタＭ3のドレインは抵抗Ｒ3を介して接地電圧ＧＮＤに接続され、抵抗Ｒ3の両端から比較出力信号ＶCMPが生成される。
図１３は、図１２の位相比較器１１の第１差動入力端子Ｖ1と第２差動入力端子Ｖ2の入力信号の位相差Δφが０°、９０°、１８０°と変化する場合の位相比較器１１および電圧比較器１２の各部の波形を示す図である。
図１３には、位相比較器１１の第１差動入力端子Ｖ1と第２差動入力端子Ｖ2の入力信号の波形、トランジスタＱ1〜Ｑ6のコレクタ電流ＩＱ1〜ＩＱ6の波形、負荷抵抗Ｒ1、Ｒ2の電流ＩＬ1、ＩＬ２の波形、位相変換出力信号ＶPDの波形、比較出力信号ＶCMPの波形が示されている。
《キャリア漏洩低減のためのキャリブレーション動作》
図５は、図３に示す本発明の実施の形態による送信機の送信変調器１０の第１変調器１においてキャリア漏洩低減のためのキャリブレーション命令に応答して第１ローカル信号ＬoＩ、／ＬoＩに関するキャリア信号の漏洩がキャンセルされる様子を説明する図である。
まず図５の横軸と縦軸とは、位相０°の第１ローカル信号ＬoＩのベクトルと位相９０°の第２ローカル信号ＬoＱのベクトルとをそれぞれ示している。第１変調器１でのキャリア漏洩低減のためのキャリブレーション命令の実行前では、図５(Ａ)に示すように第１変調器１ではベクトルＶ0で示したキャリア信号の漏洩ＣＬ1(Before_CAL)が発生している。第１変調器１でのキャリア信号の漏洩ＣＬ1(Before_CAL)のＸ成分とＹ成分とが、第１変調器１での第１ローカル信号ＬoＩ、／ＬoＩに関するキャリア信号の漏洩と第２変調器2での第２ローカル信号ＬoＱ、／ＬoＱに関するキャリア信号の漏洩とにそれぞれ対応している。第１変調器１での第１ローカル信号ＬoＩ、／ＬoＩに関するキャリア信号の漏洩は、第１変調器１のペアのトランジスタのベース・コレクタ容量のアンバランスによる影響とペアのトランジスタのＤＣバイアス電流のアンバランスによる影響との複合効果となっている。同様に、第２変調器2での第２ローカル信号ＬoＱ、／ＬoＱに関するキャリア信号の漏洩は、第２変調器2のペアのトランジスタのベース・コレクタ容量のアンバランスによる影響とペアのトランジスタのＤＣバイアス電流のアンバランスによる影響との複合効果となっている。
第１変調器１でのキャリア漏洩低減のためのキャリブレーション命令の実行に応答して、コントローラ１３は制御レジスタのディジタル値の更新を開始するので第１Ｄ／Ａ変換器１４からの変換アナログ信号電流Ｉ1はスイッチ１６の切換スイッチＳＷ1を介してＤＣバイアス回路１７に供給される。このキャリブレーション命令の実行の間では、第１変調器１のＭＯＳトランジスタＭ11のゲートとＭＯＳトランジスタＭ21のゲートとには非反転ベースバンド信号入力端子Ｉinと反転ベースバンド信号入力端子／Ｉinとから互いに等しいＤＣバイアス電圧のみが供給されている。キャリブレーション命令の実行の初期では、例えばスイッチ１６の切換スイッチＳＷ1は右側に接続されるので、第１Ｄ／Ａ変換器１４の変換アナログ信号電流Ｉ1はＤＣバイアス回路１７でＭＯＳトランジスタＭ11のゲートの抵抗Ｒの電圧降下を発生する。コントローラ１３は制御レジスタのディジタル値の更新によって、第１Ｄ／Ａ変換器１４の変換アナログ信号電流Ｉ1が増加すると、ＭＯＳトランジスタＭ11のＤＣバイアス電流が減少する。従って、第１変調器１でのＭＯＳトランジスタＭ11とＭＯＳトランジスタＭ21とのＤＣバイアス電流の比が変化して、位相１８０°の第１反転ローカル信号／ＬoＩに関するキャリア信号の漏洩が増加する。その結果、第１変調器１でのキャリア漏洩低減のためのキャリブレーション命令の実行により、図５(Ａ)に示すように第１変調器１でのキャリア信号の漏洩ＣＬ1はベクトルＶ0からベクトルＶ2、Ｖ1の方向に変化する。ベクトルＶ2の状態では、位相０°の第１ローカル信号ＬoＩに関するキャリア信号の漏洩と位相１８０°の第１反転ローカル信号／ＬoＩに関するキャリア信号の漏洩とが完全にキャンセルされて、第２変調器2での位相９０°の第２ローカル信号ＬoＱに関するキャリア信号の漏洩のみが存在しているものである。ＲＦ送信信号端子ＭＯＤout、／ＭＯＤoutでの位相９０°の第２ローカル信号ＬoＱに関するキャリア信号の漏洩の存在は、位相比較器１１によって検出されることができる。
すなわち、位相比較器１１の第１差動入力端子Ｖ1には第１ローカル信号ＬoＩ、／ＬoＩを供給する一方、位相比較器１１の第２差動入力端子Ｖ2にはＲＦ送信信号ＭＯＤout、／ＭＯＤoutに漏洩している第２ローカル信号ＬoＱ、／ＬoＱに関するキャリア信号を供給する。位相比較器１１の第１差動入力端子Ｖ1の入力信号と第２差動入力端子Ｖ2の入力信号との位相差が所定の位相差(例えば、９０°)となるので、位相変換出力信号ＶPDは所定の検出状態ＶMとなる。これは、電圧比較器１２からの比較出力信号ＶCMPの変化により検出されて、コントローラ１３は制御レジスタにはキャリア信号の漏洩がキャンセルされた状態でのディジタル信号が保持されるものである。
尚、第１変調器１でのキャリア漏洩低減のためのキャリブレーション命令の実行前での第１変調器１でのキャリア信号の漏洩のベクトルＶ0が位相１８０°の第１反転ローカル信号／ＬoＩに関するキャリア信号の漏洩に起因している場合もありえる。この場合に、スイッチ１６の切換スイッチＳＷ1は右側に接続されてキャリブレーション命令が実行されても、キャリア信号の漏洩をキャンセルすることはできない。この場合には、位相比較器１１の第１差動入力端子Ｖ1の入力信号と第２差動入力端子Ｖ2の入力信号との位相差が所定の位相差(例えば、９０°)よりも大きくなることを検出して、その検出結果に従ってスイッチ１６の切換スイッチＳＷ1を右側から左側に切り換える。すると、コントローラ１３は制御レジスタのディジタル値の更新によって、第１Ｄ／Ａ変換器１４の変換アナログ信号電流Ｉ1が増加すると、ＭＯＳトランジスタＭ21のＤＣバイアス電流が減少する。従って、第１変調器１でのＭＯＳトランジスタＭ11とＭＯＳトランジスタＭ21とのＤＣバイアス電流の比が変化して、位相０°の第１非反転ローカル信号ＬoＩに関するキャリア信号の漏洩が増加する。その結果、第１変調器１でのキャリア漏洩低減のためのキャリブレーション命令の実行により、図５(Ａ)に示すように第１変調器１でのキャリア信号の漏洩ＣＬ1はベクトルＶ3、Ｖ4のように右方向に変化する。このようにして、位相１８０°の第１反転ローカル信号／ＬoＩに関するキャリア信号の漏洩と位相０°の第１非反転ローカル信号ＬoＩに関するキャリア信号の漏洩とが完全にキャンセルされることができる。
図６は、図３に示す本発明の実施の形態による送信機の送信変調器１０の第２変調器２においてキャリア漏洩低減のためのキャリブレーション命令に応答して第２ローカル信号ＬoＱ、／ＬoＱに関するキャリア信号の漏洩がキャンセルされる様子を説明する図である。
まず図６の横軸と縦軸とは、位相０°の第１ローカル信号ＬoＩのベクトルと位相９０°の第２ローカル信号ＬoＱのベクトルとをそれぞれ示している。第２変調器２でのキャリア漏洩低減のためのキャリブレーション命令の実行前では、図６(Ａ)に示すように第２変調器２ではベクトルＶ0で示したキャリア信号の漏洩ＣＬ2(Before_CAL)が発生している。第２変調器２でのキャリア信号の漏洩ＣＬ2(Before_CAL)のＸ成分とＹ成分とが、第１変調器１での第１ローカル信号ＬoＩ、／ＬoＩに関するキャリア信号の漏洩と第２変調器2での第２ローカル信号ＬoＱ、／ＬoＱに関するキャリア信号の漏洩とにそれぞれ対応している。第１変調器１での第１ローカル信号ＬoＩ、／ＬoＩに関するキャリア信号の漏洩は、第１変調器１のペアのトランジスタのベース・コレクタ容量のアンバランスによる影響とペアのトランジスタのＤＣバイアス電流のアンバランスによる影響との複合効果となっている。同様に、第２変調器2での第２ローカル信号ＬoＱ、／ＬoＱに関するキャリア信号の漏洩は、第２変調器2のペアのトランジスタのベース・コレクタ容量のアンバランスによる影響とペアのトランジスタのＤＣバイアス電流のアンバランスによる影響との複合効果となっている。
第２変調器２でのキャリア漏洩低減のためのキャリブレーション命令の実行に応答して、コントローラ１３は制御レジスタのディジタル値の更新を開始するので第２Ｄ／Ａ変換器１５からの変換アナログ信号電流Ｉ2はスイッチ１６の切換スイッチＳＷ2を介してＤＣバイアス回路１７に供給される。このキャリブレーション命令の実行の間では、第２変調器2のＭＯＳトランジスタＭ21のゲートとＭＯＳトランジスタＭ22のゲートとには非反転ベースバンド信号入力端子Ｑinと反転ベースバンド信号入力端子／Ｑinとから互いに等しいＤＣバイアス電圧のみが供給されている。キャリブレーション命令の実行の初期では、例えばスイッチ１６の切換スイッチＳＷ2は左側に接続されるので、第２Ｄ／Ａ変換器１５の変換アナログ信号電流Ｉ2はＤＣバイアス回路１７でＭＯＳトランジスタＭ12のゲートの抵抗Ｒの電圧降下を発生する。コントローラ１３は制御レジスタのディジタル値の更新によって、第２Ｄ／Ａ変換器１５の変換アナログ信号電流Ｉ2が増加すると、ＭＯＳトランジスタＭ12のＤＣバイアス電流が減少する。従って、第２変調器2でのＭＯＳトランジスタＭ12とＭＯＳトランジスタＭ22とのＤＣバイアス電流の比が変化して、位相２７０°の第２反転ローカル信号／ＬoＱに関するキャリア信号の漏洩が増加する。その結果、第２変調器2でのキャリア漏洩低減のためのキャリブレーション命令の実行により、図６(Ａ)に示すように第２変調器2でのキャリア信号の漏洩ＣＬ2はベクトルＶ0からベクトルＶ2、Ｖ1の方向に変化する。ベクトルＶ2の状態では、位相９０°の第２ローカル信号ＬoＱに関するキャリア信号の漏洩と位相２７０°の第２反転ローカル信号／ＬoＱに関するキャリア信号の漏洩とが完全にキャンセルされて、第１変調器1での位相０°の第１ローカル信号ＬoＩに関するキャリア信号の漏洩のみが存在しているものである。ＲＦ送信信号端子ＭＯＤout、／ＭＯＤoutでの位相０°の第１ローカル信号ＬoＩに関するキャリア信号の漏洩の存在は、位相比較器１１によって検出されることができる。
すなわち、位相比較器１１の第１差動入力端子Ｖ1には第２ローカル信号ＬoＱ、／ＬoＱを供給する一方、位相比較器１１の第２差動入力端子Ｖ2にはＲＦ送信信号ＭＯＤout、／ＭＯＤoutに漏洩している第１ローカル信号ＬoＩ、／ＬoＩに関するキャリア信号を供給する。位相比較器１１の第１差動入力端子Ｖ1の入力信号と第２差動入力端子Ｖ2の入力信号との位相差が所定の位相差(例えば、９０°)となるので、位相変換出力信号ＶPDは所定の検出状態ＶMとなる。これは、電圧比較器１２からの比較出力信号ＶCMPの変化により検出されて、コントローラ１３は制御レジスタにはキャリア信号の漏洩がキャンセルされた状態でのディジタル信号が保持されるものである。
尚、第２変調器2でのキャリア漏洩低減のためのキャリブレーション命令の実行前での第２変調器2でのキャリア信号の漏洩のベクトルＶ0が位相２７０°の第２反転ローカル信号／ＬoＱに関するキャリア信号の漏洩に起因している場合もありえる。この場合に、スイッチ１６の切換スイッチＳＷ2は左側に接続されてキャリブレーション命令が実行されても、キャリア信号の漏洩をキャンセルすることはできない。この場合には、位相比較器１１の第１差動入力端子Ｖ1の入力信号と第２差動入力端子Ｖ2の入力信号との位相差が所定の位相差(例えば、９０°)よりも大きくなることを検出して、その検出結果に従ってスイッチ１６の切換スイッチＳＷ2を左側から右側に切り換える。すると、コントローラ１３は制御レジスタのディジタル値の更新によって、第２Ｄ／Ａ変換器１５の変換アナログ信号電流Ｉ2が増加すると、ＭＯＳトランジスタＭ22のＤＣバイアス電流が減少する。従って、第２変調器2でのＭＯＳトランジスタＭ12とＭＯＳトランジスタＭ22とのＤＣバイアス電流の比が変化して、位相９０°の第１非反転ローカル信号ＬoＱに関するキャリア信号の漏洩が増加する。その結果、第２変調器2でのキャリア漏洩低減のためのキャリブレーション命令の実行により、図６(Ａ)に示すように第２変調器2でのキャリア信号の漏洩ＣＬ２はベクトルＶ3、Ｖ4のように上方向に変化する。このようにして、位相２７０°の第２反転ローカル信号／ＬoＱに関するキャリア信号の漏洩と位相９０°の第２非反転ローカル信号ＬoＱに関するキャリア信号の漏洩とが完全にキャンセルされることができる。
《キャリブレーションの動作フロー》
図７は、図３に示す本発明の実施の形態による送信機の送信変調器１０の第１変調器１および第２変調器２においてキャリア漏洩低減のためのキャリブレーションを行うための動作フローを示す図である。
図７のステップ７０で、キャリブレーションに応答してコントローラ１３はキャリブレーション動作を開始する。次のステップ７１で、第１変調器１のキャリブレーションの前に第２変調器２のＭＯＳトランジスタＭ12のゲートの非反転ベースバンド信号入力端子ＱinとＭＯＳトランジスタＭ22のゲートの反転ベースバンド信号入力端子／Ｑinとの間のオフセット電圧Ｖoff2はゼロミリボルトに設定される。
更にその次のステップ７２で、位相比較器１１、電圧比較器１２、コントローラ１３、第１Ｄ／Ａ変換器１４、スイッチ１６、ＤＣバイアス回路１７を使用した送信変調器１０の第１変調器１のキャリブレーションが開始される。このキャリブレーション動作の初期では、第１変調器１のＭＯＳトランジスタＭ11のゲートの非反転ベースバンド信号入力端子ＩinとＭＯＳトランジスタＭ21のゲートの反転ベースバンド信号入力端子／Ｉinとの間のオフセット電圧Ｖoff1はゼロミリボルトに設定されて、第１Ｄ／Ａ変換器１４を制御するコントローラ１３の制御レジスタのディジタル値もゼロに設定されている。また、スイッチ１６の切換スイッチＳＷ1は、右側と左側とのいずれか一方に接続されている。コントローラ１３の制御レジスタのディジタル値をゼロから徐々に増加することにより、第１Ｄ／Ａ変換器１４の変換アナログ信号電流Ｉ1が増加するので、オフセット電圧Ｖoff1もゼロミリボルトから徐々に増加する。
ステップ７２によるオフセット電圧Ｖoff1の増加(スイープ)は、ステップ７３で電圧比較器１２からの比較出力信号ＶCMPのレベルが反転するまで継続される。このレベル反転は、位相比較器１１の第１差動入力端子Ｖ1と第２差動入力端子Ｖ2の入力信号との位相差が９０°となって、位相変換出力信号ＶPDは所定の検出状態ＶMとなることに対応している。ステップ７３で電圧比較器１２からの比較出力信号ＶCMPのレベルが反転することに応答して、コントローラ１３の制御レジスタのディジタル値の更新が停止される。この状態でのコントローラ１３の制御レジスタの内容が、第１変調器１での位相０°のＲＦ周波数の第１ローカル信号ＬoＩ、／ＬoＩに関するキャリア信号の漏洩がキャンセルされる制御ディジタル情報となっている。
その次に、第２変調器２のキャリブレーションの前にステップ７４にて、コントローラ１３の制御レジスタの内容を保持したままで、オフセット電圧Ｖoff1の増加(スイープ)を停止する。
更にその次のステップ７５で、位相比較器１１、電圧比較器１２、コントローラ１３、第２Ｄ／Ａ変換器１５、スイッチ１６、ＤＣバイアス回路１７を使用した送信変調器１０の第２変調器２のキャリブレーションが開始される。このキャリブレーション動作の初期では、第２変調器２のＭＯＳトランジスタＭ2のゲートの非反転ベースバンド信号入力端子ＱinとＭＯＳトランジスタＭ22のゲートの反転ベースバンド信号入力端子／Ｑinとの間のオフセット電圧Ｖoff2はゼロミリボルトに設定されて、第２Ｄ／Ａ変換器１５を制御するコントローラ１３の制御レジスタのディジタル値もゼロに設定されている。また、スイッチ１６の切換スイッチＳＷ2は、左側と右側とのいずれか一方に接続されている。コントローラ１３の制御レジスタのディジタル値をゼロから徐々に増加することにより、第２Ｄ／Ａ変換器１５の変換アナログ信号電流Ｉ2が増加するので、オフセット電圧Ｖoff2もゼロミリボルトから徐々に増加する。
ステップ７５によるオフセット電圧Ｖoff2の増加は、ステップ７６で電圧比較器１２からの比較出力信号ＶCMPのレベルが反転するまで継続される。このレベル反転は、位相比較器１１の第１差動入力端子Ｖ1と第２差動入力端子Ｖ2の入力信号との位相差が９０°となって、位相変換出力信号ＶPDは所定の検出状態ＶMとなることに対応している。ステップ７６で電圧比較器１２からの比較出力信号ＶCMPのレベルが反転することに応答して、コントローラ１３の制御レジスタのディジタル値の更新が停止される。この状態でのコントローラ１３の制御レジスタの内容が、第２変調器２での位相９０°のＲＦ周波数の第２ローカル信号ＬoＱ、／ＬoＱに関するキャリア信号の漏洩がキャンセルされる制御ディジタル情報となっている。
次のステップ７７でコントローラ１３の制御レジスタの内容を保持したままで、オフセット電圧Ｖoff2の増加(スイープ)を停止して、ステップ７８で一連のキャリブレーション動作を完了する。
このようにして、ステップ７８で一連のキャリブレーション動作を完了した後、図３の送信機の送信変調器１０の第１変調器１と第２変調器２とによるベースバンド信号からＲＦ送信信号へのダイレクトアップコンバージョンに先立って送信動作初期設定がコントローラ１３によって実行される。送信動作初期設定では、コントローラ１３はコントローラ１３の２個の制御レジスタのディジタル値を第１Ｄ／Ａ変換器１４と第２Ｄ／Ａ変換器１５とに並列転送する。その結果、第１変調器１では、位相０°のＲＦ周波数の第１ローカル信号ＬoＩ、／ＬoＩに関するキャリア信号の漏洩がキャンセルされるようなＭＯＳトランジスタＭ11、Ｍ12のＤＣバイアス電流の比が設定される。それと同時に、第２変調器2でも、位相９０°のＲＦ周波数の第２ローカル信号ＬoＱ、／ＬoＱに関するキャリア信号の漏洩がキャンセルＭＯＳトランジスタＭ12、Ｍ22のＤＣバイアス電流の比が設定される。
《ＤＵＣアーキテクチャーの改良された送信機》
図８は、本発明の他の実施の形態による通信用ＲＦＩＣのダイレクトアップコンバージョン(ＤＵＣ)アーキテクチャーの改良された送信機を示す図である。図３の送信機と比較すると、図８に示す本発明の他の実施の形態による送信機には、第１リミッタ増幅器１８、第２リミッタ増幅器１９、第１遅延調整器２０、第２遅延調整器２１が追加されている。また、図８の送信機には、送信のためのＲＦ周波数のローカル信号を生成する送信電圧制御発振器(ＴｘＶＣＯ)２２と、第１変調器１に供給される第１ローカル信号ＬoＩと第２変調器２に供給される第２ローカル信号ＬoＱとの間に所定の位相差(９０°)を生成する位相分割器２３とが追加されている。また、送信電圧制御発振器(ＴｘＶＣＯ)２２はＰＬＬ周波数シンセサイザに含まれることによって、送信電圧制御発振器(ＴｘＶＣＯ)２２から生成されるローカル信号のＲＦ周波数は安定で正確な値に制御されることができる。
図８の送信機の送信変調器１０では、第１変調器１の出力端子と第２変調器２の出力端子とに、第１変調器１からの第１ＲＦ送信信号と第２変調器２からの第２ＲＦ送信信号とをベクトル合成するための加算器４の第１入力端子と第２入力端子がそれぞれ接続されている。従って、加算器４の出力端子からは、ベクトル合成によって生成されたＲＦ送信信号ＭＯＤoutが出力される。また更に、図８の送信機の送信変調器１０では、第１変調器１に供給される第１ローカル信号ＬoＩと第２変調器２に供給される第２ローカル信号ＬoＱとを選択して位相比較器１１の第１差動入力端子Ｖ1に供給されるための選択スイッチ回路３が追加されている。すなわち、選択スイッチ回路３の第１入力端子と第２入力端子とにそれぞれ供給される第１変調器１に供給される第１ローカル信号ＬoＩと第２変調器２に供給される第２ローカル信号ＬoＱとのいずれかが選択されて、選択されたローカル信号は選択スイッチ回路３の出力端子に出力される。
選択スイッチ回路３の出力端子に接続された第１リミッタ増幅器１８は、選択スイッチ回路３の出力端子に出力された選択ローカル信号に含まれる雑音による位相比較器１１の位相変換出力信号ＶPDへの影響を低減するものである。また、加算器４の出力端子に接続された第２リミッタ増幅器１９は、加算器４の出力端子からのＲＦ送信信号ＭＯＤoutに漏洩される第１ローカル信号ＬoＩまたは第２ローカル信号ＬoＱに関するキャリア信号の漏洩に含まれる雑音による位相比較器１１の位相変換出力信号ＶPDへの影響を低減するものである。
第１リミッタ増幅器１８の出力端子に接続された第１遅延調整器２０は、選択スイッチ回路３の第１入力端子と第２入力端子とに供給される第１変調器１への第１ローカル信号ＬoＩと第２変調器２への第２ローカル信号ＬoＱに応答する位相比較器１１の第１差動入力端子Ｖ1に供給される信号のタイミングを調整する。第２リミッタ増幅器１９の出力端子に接続された第２遅延調整器２１は、加算器４の出力端子からのＲＦ送信信号ＭＯＤoutに漏洩される第１ローカル信号ＬoＩまたは第２ローカル信号ＬoＱに応答する位相比較器１１の第２差動入力端子Ｖ2に供給される信号のタイミングを調整する。
加算器４の出力端子ＭＯＤout、／ＭＯＤoutとしてのトランジスタＱ11、Ｑ41、Ｑ42、Ｑ12、Ｑ21、Ｑ31、Ｑ32、Ｑ22の共通接続されたコレクタは比較的大きな寄生容量を持つので、加算器４の出力端子から位相比較器１１の第２差動入力端子Ｖ2に供給される信号のタイミングは比較的大きな遅延を有する。
第１変調器１、第２変調器２への第１ローカル信号Ｌo、第２ローカル信号ＬoＱの入力端子としてのトランジスタＱ11、Ｑ41、Ｑ42、Ｑ12、Ｑ21、Ｑ31、Ｑ32、Ｑ22のベースの寄生容量は、コレクタの寄生容量と比較的すると小さな寄生容量となっている。従って、位相分割器２３の出力端子から位相比較器１１の第１差動入力端子Ｖ1に供給される信号のタイミングは比較的小さな遅延を有する。
図８の送信機に追加された第１遅延調整器２０の遅延時間Ｔd1と第２遅延調整器２１の遅延時間Ｔd2とは、位相比較器１１の第１差動入力端子Ｖ1に供給される信号のタイミングと位相比較器１１の第２差動入力端子Ｖ2に供給される信号のタイミングとを略等しく設定するように設定される。その結果、図８の送信機に第１遅延調整器２０と第２遅延調整器２１とが追加されることによって、第１ローカル信号Ｌo、第２ローカル信号ＬoＱに関するキャリア信号の漏洩のキャンセルのキャリブレーションの制御精度が向上されることができる。
《キャリブレーション動作の実行タイミング》
図９は、図８に示す本発明の他の実施の形態による通信用ＲＦＩＣのダイレクトアップコンバージョン(ＤＵＣ)アーキテクチャーの送信機でのキャリブレーション動作の実行タイミングを説明する図である。
また、図８に示す通信用ＲＦＩＣのＤＵＣアーキテクチャーの送信機では、送信のために第１変調器１に供給される第１ローカル信号ＬoＩと第２変調器２に供給される第２ローカル信号ＬoＱとは送信電圧制御発振器(ＴｘＶＣＯ)２２から生成される。
また、この送信電圧制御発振器２２はＰＬＬ周波数シンセサイザに含まれると伴に、送信電圧制御発振器２２は広い発振周波数をカバーするためにマルチバンド発振を行うものである。マルチバンド発振では、同一の発振制御チューニング電圧によって送信電圧制御発振器２２から発振可能な発振周波数は複数個(マルチバンド)で存在している。発振制御チューニング電圧は送信電圧制御発振器２２の可変容量素子に印加される一方、バンド選択信号によってハンド選択容量の値が離散的に選択される。このようなバンド選択の後にＰＬＬ周波数シンセサイザに含まれた送信電圧制御発振器(ＴｘＶＣＯ)２２から生成されるローカル信号のＲＦ周波数が安定化されるためには、無視できないＰＬＬロック時間が必要となる。
図９では、時間T900にて図８に示す通信用ＲＦＩＣに電源電圧Ｖccが供給され、その後時間T901でバンド選択信号による送信電圧制御発振器(ＴｘＶＣＯ)２２のバンド選択が行われる。時間T901でのバンド選択の後に、時間T902から送信電圧制御発振器(ＴｘＶＣＯ)２２を含むＰＬＬ周波数シンセサイザのＰＬＬロック動作が開始されて、時間T903にてＰＬＬロック動作が完了して送信電圧制御発振器２２から生成されるローカル信号のＲＦ周波数が安定化される。このＰＬＬロック動作の完了の後に、時間T904にて図７で説明した図８の送信機の送信変調器１０の第１変調器１および第２変調器２でキャリア漏洩低減のためのキャリブレーション動作(ＣＡ＿ＣＡＬ＿１)が実行され、完了される。時間T904でのキャリア漏洩低減キャリブレーション動作の実行と完了の後、時間T905から時間T906までの間にＣＤＭＡ方式によって受信動作(Ｒｘ)と並列した図８に示す通信用ＲＦＩＣのＤＵＣアーキテクチャーの送信機による送信動作(Ｔｘ)が実行される。また、時間T905から時間T906までの間に、アンテナから基地局にＲＦ送信信号を送信するためのＲＦ電力増幅器(ＰＡ)に、電源電圧が供給される(Ｔｘ＿Ｐｏｗｅｒ＿ＯＮ)。
その後、時間T907にてバンド選択信号によって送信電圧制御発振器(ＴｘＶＣＯ)２２が異なるバンドに遷移するようなバンド選択が行われると、時間T902から時間T906までの動作と同様な動作が時間T908から時間T912までの間に実行される。
《改良されたキャリブレーション動作》
本発明者等による検討によって、図７に示した本発明の実施の形態によるキャリア漏洩低減のためのキャリブレーション動作フローは下記のような問題が残されていることが判明した。
それは、ステップ７１からステップ７４までの第１変調器１での位相０°のＲＦ周波数の第１ローカル信号ＬoＩ、／ＬoＩに関するキャリア漏洩の低減動作では、第２変調器２での位相９０°のＲＦ周波数の第２ローカル信号ＬoＱ、／ＬoＩに関するキャリア漏洩の存在を利用することに起因するものである。第１変調器１でのキャリア漏洩低減のためのキャリブレーション命令の実行により、図５(Ａ)に示すように第１変調器１でのキャリア信号の漏洩ＣＬ1はベクトルＶ0からベクトルＶ2、Ｖ1の方向に変化する。ベクトルＶ2の状態では、位相０°の第１ローカル信号ＬoＩに関するキャリア信号の漏洩と位相１８０°の第１反転ローカル信号／ＬoＩに関するキャリア信号の漏洩とが完全にキャンセルされて、第２変調器2での位相９０°の第２ローカル信号ＬoＱに関するキャリア信号の漏洩のみが存在している。
しかし、ベクトルＶ0からベクトルＶ2、Ｖ1の方向への変化は、図３の送信機の第１Ｄ／Ａ変換器１４の変換アナログ信号電流Ｉ1によるＤＣバイアス回路１７の抵抗Ｒでの電圧降下によるオフセット電圧Ｖoff1よって生じている。しかし、第１Ｄ／Ａ変換器１４は有限の解像度を持ち、第１Ｄ／Ａ変換器１４の変換アナログ信号電流Ｉ1によるＤＣバイアス回路１７の抵抗Ｒでの電圧降下によるオフセット電圧Ｖoff1の最小ステップＶoff1_LSBにより制御の精度が決定される。一方、位相０°の第１ローカル信号ＬoＩのキャリア信号漏洩と位相１８０°の第１反転ローカル信号／ＬoＩのキャリア信号漏洩とがキャンセルされる際の第２変調器2での位相９０°の第２ローカル信号ＬoＱのキャリア信号漏洩の存在量が大きすぎると、最小ステップＶoff1_LSBによって制御可能なベクトルの方向変化量(位相)が低減されてしまう。
図１０は、図７に示した本発明の実施の形態によるキャリブレーション動作フローにおいてキャリア信号漏洩の存在量の大・小に関係してＤ／Ａ変換器によるオフセット電圧Ｖoffとベクトルの方向変化量(位相)との依存性が変化する様子を示す図である。
図１０で特性Ｌ1は、図７のキャリブレーション動作フローのステップ７１の状態での第２変調器2での位相９０°の第２ローカル信号ＬoＱのキャリア信号漏洩の存在量Ｑoffがオフセット電圧Ｖoff2に換算して１０ｍＶと比較的小さい状態の特性を示すものである。この特性Ｌ1の場合には、第１変調器１でのキャリア漏洩低減のため第１Ｄ／Ａ変換器１４によるオフセット電圧Ｖoff1の変化によってベクトルの方向変化量(位相)が大きく制御できることが理解される。
図８の送信機で、位相比較器１１の第１差動入力端子Ｖ1に供給される信号のタイミングと位相比較器１１の第２差動入力端子Ｖ2に供給される信号のタイミングとの誤差により理想の位相差の９０°から８８°に変化して特性Ｌ1から特性Ｌ2に変化したことを想定する。この場合には、第１Ｄ／Ａ変換器１４によるオフセット電圧Ｖoff1を０．３ｍＶ低下することで、位相比較器１１は第１差動入力端子Ｖ1の入力信号と第２差動入力端子Ｖ2の入力信号との位相差が所定の位相差の９０°となることを検出できる。その結果、位相比較器１１は、第１変調器１で位相０°の第１ローカル信号ＬoＩに関するキャリア信号の漏洩と位相１８０°の第１反転ローカル信号／ＬoＩに関するキャリア信号の漏洩とが完全にキャンセルされていることを検出することができる。
図１０で特性Ｌ3は、図７のキャリブレーション動作フローのステップ７１の状態での第２変調器2での位相９０°の第２ローカル信号ＬoＱのキャリア信号漏洩の存在量Ｑoffがオフセット電圧Ｖoff2に換算して１００ｍＶと比較的大きな状態の特性を示すものである。この特性Ｌ3の場合には、第１変調器１でのキャリア漏洩低減のため第１Ｄ／Ａ変換器１４によるオフセット電圧Ｖoff1の変化によってベクトルの方向変化量(位相)がわずかしか制御できないことが理解される。
図８の送信機で、位相比較器１１の第１差動入力端子Ｖ1に供給される信号のタイミングと位相比較器１１の第２差動入力端子Ｖ2に供給される信号のタイミングとの誤差により理想の位相差の９０°から８８°に変化して特性Ｌ3から特性Ｌ4に変化したことを想定する。この場合には、第１Ｄ／Ａ変換器１４によるオフセット電圧Ｖoff1を３．５ｍＶも大幅に低下することで、やっと位相比較器１１は第１差動入力端子Ｖ1の入力信号と第２差動入力端子Ｖ2の入力信号との位相差が所定の位相差の９０°となることを検出できる。それによって、位相比較器１１は、第１変調器１で位相０°の第１ローカル信号ＬoＩに関するキャリア信号の漏洩と位相１８０°の第１反転ローカル信号／ＬoＩに関するキャリア信号の漏洩とが完全にキャンセルされていることをやっと検出することができる。
しかし、図７のキャリブレーション動作フローのステップ７１の状態の第２変調器2での位相９０°の第２ローカル信号ＬoＱのキャリア信号漏洩の存在量Ｑoffが、更に増加する場合がある。このような場合には、第１Ｄ／Ａ変換器１４によるオフセット電圧Ｖoff1の可能な制御範囲では、第１差動入力端子Ｖ1の入力信号と第２差動入力端子Ｖ2の入力信号との位相差を所定の位相差の９０°に制御することは不可能となる。その結果、図７のキャリブレーション動作フローでは、図３または図８に示す本発明の実施の形態による送信機の送信変調器１０の第１変調器１および第２変調器２においてキャリア漏洩低減のためのキャリブレーションを行うことが困難となる。
このような事態に対応するために、改良されたキャリブレーション動作が必要となる。
図１１は、図３または図８に示す本発明の実施の形態による送信機の送信変調器１０の第１変調器１および第２変調器２においてキャリア漏洩低減のための改良されたキャリブレーションを行うための動作フローを示す図である。
図１１のステップ７０では、図７のステップ７０と同様に、キャリブレーション動作が開始される。図１１の次のステップ７１では、図７のステップ７１と同様に、第１変調器１のキャリブレーションの前に第２変調器２のＭＯＳトランジスタＭ12のゲートの非反転ベースバンド信号入力端子ＱinとＭＯＳトランジスタＭ22のゲートの反転ベースバンド信号入力端子／Ｑinとの間のオフセット電圧Ｖoff2をゼロミリボルトに設定する。
図１１のステップ１００では、図７のステップ７２、ステップ７３、ステップ７４と同様に、第１変調器１での第１ローカル信号ＬoＩ、／ＬoＩに関するキャリア信号漏洩低減ための第１回目のキャリブレーション動作Ｉ＿Ｓｉｄｅ＿ＣＡＬ＿１が実行される。
その後、図１１のステップ１０１では、図７のステップ７５、ステップ７６、ステップ７７と同様に、第２変調器２での第２ローカル信号ＬoＱ、／ＬoＱに関するキャリア信号漏洩低減ための第１回目のキャリブレーション動作Ｑ＿Ｓｉｄｅ＿ＣＡＬ＿１が実行される。
更にその後、図１１のステップ１０２では、図７のステップ７２、ステップ７３、ステップ７４と同様に、第１変調器１での第１ローカル信号ＬoＩ、／ＬoＩに関するキャリア信号漏洩低減ための第２回目のキャリブレーション動作Ｉ＿Ｓｉｄｅ＿ＣＡＬ＿２が実行される。
また更にその後、図１１のステップ１０３では、図７のステップ７５、ステップ７６、ステップ７７と同様に、第２変調器２での第２ローカル信号ＬoＱ、／ＬoＱに関するキャリア信号漏洩低減ための第２回目のキャリブレーション動作Ｑ＿Ｓｉｄｅ＿ＣＡＬ＿２が実行される。以下に、同様な動作が繰り返される。
最後に、図１１のステップ１０９では、図７のステップ７５、ステップ７６、ステップ７７と同様に、第２変調器２での第２ローカル信号ＬoＱ、／ＬoＱに関するキャリア信号漏洩低減ための第Ｎ回目のキャリブレーション動作Ｑ＿Ｓｉｄｅ＿ＣＡＬ＿Ｎが実行される。
このようにして、第１変調器１のキャリア信号漏洩低減のキャリブレーション動作と第２変調器２のキャリア信号漏洩低減のキャリブレーション動作とを繰り返すことによって各変調器のキャリア信号漏洩の存在量を次第に低減することが可能となる。通信用ＲＦＩＣの実際の回路設計の結果、キャリブレーション動作の実行回数を6回に設定することによって、位相比較器１１の第１差動入力端子Ｖ1と第２差動入力端子Ｖ2に供給される入力信号のタイミングの理想の位相差の９０°からの誤差を３３°まで許容されることが判明した。
≪携帯電話の構成≫
図１４は、上記で説明した本発明の種々の実施の形態による通信用ＲＦＩＣと、アンテナスイッチＭＭＩＣとＲＦ電力増幅器とを内蔵したＲＦモジュールと、ベースバンド信号処理ＬＳＩとを搭載した携帯電話の構成を示すブロック図である。尚、ＭＭＩＣは、Microwave Monolithic ICの略である。
図１４の携帯電話に搭載された通信用ＲＦＩＣは、ＷＣＤＭＡ方式のＢａｎｄ１、Ｂａｎｄ２、Ｂａｎｄ５の送受信を行うと伴に、ＧＳＭ８５０、ＧＳＭ９００、ＤＣＳ１８００、ＰＣＳ１９００の方式の送受信を行うことが可能である。
図１５は、携帯電話の各種の通信方式の送受信帯域を示す図である。図１５の上部には、ＷＣＤＭＡ方式の送受信帯域を示している。ＷＣＤＭＡ方式の一番低い周波数帯域のＢａｎｄ５(地域は米国)の場合、無線通信端末のＲＦ送信信号ＴＸの周波数帯域が８２４〜８４９ＭＨｚであるのに対して、無線通信端末のＲＦ受信信号ＲＸの周波数帯域は８６９〜８９４ＭＨｚとなっている。同様に、ＷＣＤＭＡ方式のＢａｎｄ２(地域は欧州)の場合も、無線通信端末のＲＦ送信信号ＴＸの周波数帯域が１８５０〜１９１０ＭＨｚであるのに対して、無線通信端末のＲＦ受信信号ＲＸの周波数帯域は１９３０〜１９９０ＭＨｚとなっている。また、ＵＭＴＳ規格におけるＷＣＤＭＡ方式の一番高い周波数帯域のＢａｎｄ１(地域は米国)の場合、無線通信端末のＲＦ送信信号ＴＸの周波数帯域が１９２０〜１９８０ＭＨｚであるのに対して、無線通信端末のＲＦ受信信号ＲＸの周波数帯域は２１１０〜２１７０ＭＨｚとなっている。
更に、これ以外のＷＣＤＭＡ方式の通信も存在する。ＷＣＤＭＡ方式の低い周波数帯域のＢａｎｄ６(地域は日本)の場合、無線通信端末のＲＦ送信信号ＴＸの周波数帯域が８３０〜８４０ＭＨｚであるのに対して、無線通信端末のＲＦ受信信号ＲＸの周波数帯域は８７５〜８８５ＭＨｚとなっている。ＷＣＤＭＡ方式の周波数帯域のＢａｎｄ４(地域は米国)の場合、無線通信端末のＲＦ送信信号ＴＸの周波数帯域が１７１０〜１７７５ＭＨｚであるのに対して、無線通信端末のＲＦ受信信号ＲＸの周波数帯域は２１１０〜２１５５ＭＨｚとなっている。ＷＣＤＭＡ方式の周波数帯域のＢａｎｄ３(地域は欧州他)の場合、無線通信端末のＲＦ送信信号ＴＸの周波数帯域が１７１０〜１７８５ＭＨｚであるのに対して、無線通信端末のＲＦ受信信号ＲＸの周波数帯域は１８０５〜１８８０ＭＨｚとなっている。
図１５の下部には、ＷＣＤＭＡ方式以外の通信方式の送受信帯域を示している。ＧＳＭ８５０の場合、無線通信端末のＲＦ送信信号ＴＸの周波数帯域が８２４〜８４９ＭＨｚであるのに対して、無線通信端末のＲＦ受信信号ＲＸの周波数帯域は８６９〜８９４ＭＨｚとなっている。ＧＳＭ９００の場合、無線通信端末のＲＦ送信信号ＴＸの周波数帯域が８８０〜９１５ＭＨｚであるのに対して、無線通信端末のＲＦ受信信号ＲＸの周波数帯域は９２５〜９６０ＭＨｚとなっている。ＤＣＳ１８００の場合、無線通信端末のＲＦ送信信号ＴＸの周波数帯域が１７１０〜１７８５ＭＨｚであるのに対して、無線通信端末のＲＦ受信信号ＲＸの周波数帯域は１８０５〜１８８０ＭＨｚとなっている。ＰＣＳ１９００の場合、無線通信端末のＲＦ送信信号ＴＸの周波数帯域が１８５０〜１９１０ＭＨｚであるのに対して、無線通信端末のＲＦ受信信号ＲＸの周波数帯域は１９３０〜１９９０ＭＨｚとなっている。このように、いずれの周波数帯域(バンド)においても、受信帯域周波数ＲＸが送信帯域周波数ＴＸよりも高いＦＤＤ方式が採用されている。尚、ＦＤＤは、Frequency Division Duplexの略である。
図１４で、携帯電話の送受信用アンテナＡＮＴにはＲＦモジュールＲＦ＿ＭＬのアンテナスイッチＭＭＩＣ(ＡＮＴ＿ＳＷ)の共通の入出力端子Ｉ／Ｏが接続されている。ベースバンド信号処理ＬＳＩ(ＢＢ＿ＬＳＩ)からの制御信号Ｂ．Ｂ＿Ｃｎｔは、ＲＦアナログ信号処理半導体集積回路ＲＦＩＣを経由して高出力電力増幅器モジュール(ＨＰＡ＿ＭＬ)のコントローラ集積回路(ＣＮＴ＿ＩＣ)に供給される。送受信用アンテナＡＮＴから共通の入出力端子Ｉ／ＯへのＲＦ信号の流れは携帯電話の受信動作ＲＸとなり、共通の入出力端子Ｉ／Ｏから送受信用アンテナＡＮＴへのＲＦ信号の流れは携帯電話の送信動作ＴＸとなる。
通信用ＲＦＩＣは、ベースバンド信号処理ＬＳＩ(ＢＢ＿ＬＳＩ)からの送信ディジタルベースバンド信号ＴｘＤＢＩ、ＴｘＤＢＱをＲＦ送信信号に周波数アップコンバージョンを行う。逆に、通信用ＲＦＩＣは、送受信用アンテナＡＮＴで受信されたＲＦ受信信号を受信ディジタルベースバンド信号ＲｘＤＢＩ、ＲｘＤＢＱに周波数ダウンコンバージョンを行いベースバンド信号処理ＬＳＩ(ＢＢ＿ＬＳＩ)に供給する。
ＲＦモジュールＲＦ＿ＭＬのアンテナスイッチＭＭＩＣ(ＡＮＴ＿ＳＷ)は共通の入出力端子Ｉ／Ｏと送信端子Ｔｘ１、Ｔｘ２、受信端子Ｒｘ２、Ｒｘ３、Ｒｘ４、送受信端子ＴＲｘ１、ＴＲｘ５のいずれかの端子の間で信号経路を確立して、受信動作ＲＸと送信動作ＴＸとのいずれかを行う。このＲＦ信号の受送信動作のためのスイッチはＨＥＭＴ(高電子移動度トランジスタ)で構成され、アンテナスイッチＭＭＩＣはＧａＡｓ等の化合物半導体を使用したマイクロウェーブモノリシック集積回路(ＭＩＣ)で構成されている。このアンテナスイッチＭＭＩＣ(ＡＮＴ＿ＳＷ)は受信動作ＲＸと送信動作ＴＸとのいずれかのために確立した信号経路以外の信号経路のインピーダンスを極めて高い値に設定することで、必要なアイソレーションが得られるものである。アンテナスイッチの分野では、共通の入出力端子Ｉ／Ｏはシングルポール(Single Pole)と呼ばれ、送信端子Ｔｘ１、Ｔｘ２、受信端子Ｒｘ２、Ｒｘ３、Ｒｘ４、送受信端子ＴＲｘ１、ＴＲｘ５の合計７個の端子は７スロー(7 throw)と呼ばれる。従って、図１４のアンテナスイッチＭＭＩＣ(ＡＮＴ＿ＳＷ)は、シングルポール７スロー(ＳＰ７Ｔ； Single Pole 7 throw)型のスイッチである。
尚、ベースバンド信号処理ＬＳＩ(ＢＢ＿ＬＳＩ)は図示されていない外部不揮発性メモリと図示されていないアプリケーションプロセッサとに接続されている。アプリケーションプロセッサは、図示されていない液晶表示装置と図示されていないキー入力装置とに接続され、汎用プログラムやゲームを含む種々のアプリケーションプログラムを実行することができる。携帯電話等のモバイル機器のブートプログラム(起動イニシャライズプログラム)、オペレーティングシステムプログラム(ＯＳ)、ベースバンド信号処理ＬＳＩの内部のディジタルシグナルプロセッサ(ＤＳＰ)によるＧＳＭ方式等の受信ベースバンド信号に関する位相復調と送信ベースバンド信号に関する位相変調のためのプログラム、種々のアプリケーションプログラムは、外部不揮発性メモリに格納されることができる。
≪ＧＳＭ８５０、ＧＳＭ９００による送受信動作≫
ＢＢ＿ＬＳＩからの送信ベースバンド信号ＴｘＤＢＩ、ＱがＧＳＭ８５０のバンドに周波数アップコンバージョンされるべき場合を想定する。この場合には、通信用ＲＦＩＣの送信信号処理ユニットＴｘ＿ＳＰＵは送信ベースバンド信号をＧＳＭ８５０のバンドへの周波数アップコンバージョンを行って、ＧＳＭ８５０のＲＦ送信信号Ｔｘ＿ＧＳＭ ８５０が生成される。ＢＢ＿ＬＳＩからの送信ベースバンド信号がＧＳＭ９００のバンドに周波数アップコンバージョンされるべき場合を想定する。この場合には、通信用ＲＦＩＣの送信信号処理ユニットＴｘ＿ＳＰＵは送信ベースバンド信号をＧＳＭ９００のバンドへの周波数アップコンバージョンを行って、ＧＳＭ９００のＲＦ送信信号Ｔｘ＿ＧＳＭ ９００が生成される。ＧＳＭ８５０のＲＦ送信信号Ｔｘ＿ＧＳＭ ８５０とＧＳＭ９００のＲＦ送信信号Ｔｘ＿ＧＳＭ ９００とは、高出力電力増幅器モジュール(ＨＰＡ＿ＭＬ)の高出力電力増幅器ＨＰＡ２で電力増幅される。高出力電力増幅器ＨＰＡ２のＲＦ出力は、ローパスフィルタＬＰＦ２を経由してアンテナスイッチＭＭＩＣ(ＡＮＴ＿ＳＷ)の送信端子Ｔｘ２に供給される。送信端子Ｔｘ２に供給されたＧＳＭ８５０のＲＦ送信信号Ｔｘ＿ＧＳＭ ８５０とＧＳＭ９００のＲＦ送信信号Ｔｘ＿ＧＳＭ ９００とは共通の入出力端子Ｉ／Ｏを介して送受信用アンテナＡＮＴから送信されることができる。
送信ベースバンド信号のＧＳＭ８５０のバンドもしくはＧＳＭ９００のバンドへの周波数アップコンバージョンに、ダイレクトアップコンバージョン(ＤＵＣ)アーキテクチャーの送信機が使用されることができる。この場合には、ＤＵＣアーキテクチャーの送信機を構成する送信変調器の第１変調器と第２変調器とでローカル信号に関係するキャリア漏洩低減のキャリブレーションに、図３から図１３までの本発明の実施の形態を利用することができる。
送受信用アンテナＡＮＴで受信されたＧＳＭ８５０のＲＦ受信信号Ｒｘ＿ＧＳＭ ８５０とＧＳＭ９００のＲＦ受信信号Ｒｘ＿ＧＳＭ ９００とは、アンテナスイッチＭＭＩＣ(ＡＮＴ＿ＳＷ)の共通の入出力端子Ｉ／Ｏに供給される。アンテナスイッチＭＭＩＣ(ＡＮＴ＿ＳＷ)の受信端子Ｒｘ２から得られるＧＳＭ８５０のＲＦ受信信号Ｒｘ＿ＧＳＭ ８５０とＧＳＭ９００のＲＦ受信信号Ｒｘ＿ＧＳＭ ９００とは表面弾性波フィルタＳＡＷ３を介して通信用ＲＦＩＣの低雑音増幅器ＬＮＡ１、２で増幅される。その後、これらのＲＦ受信信号は、受信信号処理ユニットＲｘ＿ＳＰＵに供給される。受信信号処理ユニットＲｘ＿ＳＰＵでは、ＧＳＭ８５０のＲＦ受信信号Ｒｘ＿ＧＳＭ ８５０またはＧＳＭ９００のＲＦ受信信号Ｒｘ＿ＧＳＭ ９００から受信ベースバンド信号ＲｘＤＢＩ、Ｑへの周波数ダウンコンバージョンが行われる。
ＧＳＭ８５０の送受信モードでは、アンテナスイッチＭＭＩＣは制御信号Ｂ．Ｂ＿Ｃｎｔに応答して入出力端子Ｉ／Ｏと送信端子Ｔｘ２との接続によるＲＦ送信信号Ｔｘ＿ＧＳＭ ８５０の送信と入出力端子Ｉ／Ｏとの受信端子Ｒｘ２との接続によるＲＦ受信信号Ｔｘ＿ＧＳＭ ８５０の受信とを時分割で行う。同様に、ＧＳＭ９００の送受信モードでも、アンテナスイッチＭＭＩＣ(は制御信号Ｂ．Ｂ＿Ｃｎｔに応答して入出力端子Ｉ／Ｏと送信端子Ｔｘ２との接続によるＲＦ送信信号Ｔｘ＿ＧＳＭ ９００の送信と入出力端子Ｉ／Ｏとの受信端子Ｒｘ２との接続によるＲＦ受信信号Ｒｘ＿ＧＳＭ ９００の受信とを時分割で行う。
≪ＤＣＳ１８００、ＰＣＳ１９００による送受信動作≫
ＢＢ＿ＬＳＩからの送信ベースバンド信号ＴｘＤＢＩ、ＱがＤＣＳ１８００のバンドに周波数アップコンバージョンされるべき場合を想定する。この場合には、通信用ＲＦＩＣの送信信号処理ユニットＴｘ＿ＳＰＵは送信ベースバンド信号をＤＣＳ１８００のバンドへの周波数アップコンバージョンを行って、ＤＣＳ１８００のＲＦ送信信号Ｔｘ＿ＤＣＳ１８００が生成される。ＢＢ＿ＬＳＩからの送信ベースバンド信号がＰＣＳ１９００のバンドに周波数アップコンバージョンされるべき場合を想定する。この場合には、通信用ＲＦＩＣの送信信号処理ユニットＴｘ＿ＳＰＵは送信ベースバンド信号をＰＣＳ１９００のバンドへの周波数アップコンバージョンを行って、ＰＣＳ１９００のＲＦ送信信号Ｔｘ＿ＰＣＳ１９００が生成される。ＤＣＳ１８００のＲＦ送信信号Ｔｘ＿ＤＣＳ１８００とＰＣＳ１９００のＲＦ送信信号Ｔｘ＿ＰＣＳ１９００とは、高出力電力増幅器モジュール(ＨＰＡ＿ＭＬ)の高出力電力増幅器ＨＰＡ１で電力増幅される。高出力電力増幅器ＨＰＡ１のＲＦ出力は、ローパスフィルタＬＰＦ１を経由してアンテナスイッチＭＭＩＣ(ＡＮＴ＿ＳＷ)の送信端子Ｔｘ１に供給される。送信端子Ｔｘ１に供給されたＤＣＳ１８００のＲＦ送信信号Ｔｘ＿ＤＣＳ１８００とＰＣＳ１９００のＲＦ送信信号Ｔｘ＿ＰＣＳ１９００とは共通の入出力端子Ｉ／Ｏを介して送受信用アンテナＡＮＴから送信されることができる。
送受信用アンテナＡＮＴで受信されたＤＣＳ１８００のＲＦ受信信号Ｒｘ＿ＤＣＳ１８００とＰＣＳ１９００のＲＦ受信信号Ｒｘ＿ＰＣＳ１９００とは、アンテナスイッチＭＭＩＣの共通の入出力端子Ｉ／Ｏに供給される。アンテナスイッチＭＭＩＣの受信端子Ｒｘ３から得られるＤＣＳ１８００のＲＦ受信信号Ｒｘ＿ＤＣＳ１８００は表面弾性波フィルタＳＡＷ２を介して通信用ＲＦＩＣの低雑音増幅器ＬＮＡ３で増幅される。アンテナスイッチＭＭＩＣ(ＡＮＴ＿ＳＷ)の受信端子Ｒｘ４から得られるＰＣＳ１９００のＲＦ受信信号Ｒｘ＿ＰＣＳ１９００は表面弾性波フィルタＳＡＷ１を介して通信用ＲＦＩＣの低雑音増幅器ＬＮＡ４で増幅される。その後、ＤＣＳ１８００のＲＦ受信信号Ｒｘ＿ＤＣＳ１８００とＰＣＳ１９００のＲＦ受信信号Ｒｘ＿ＰＣＳ１９００は、受信信号処理ユニットＲｘ＿ＳＰＵに供給される。受信信号処理ユニットＲｘ＿ＳＰＵでは、ＤＣＳ１８００のＲＦ受信信号Ｒｘ＿ＤＣＳ１８００またはＰＣＳ１９００のＲＦ受信信号Ｒｘ＿ＰＣＳ１９００から受信ベースバンド信号ＲｘＤＢＩ、Ｑへの周波数ダウンコンバージョンが行われる。
ＤＣＳ１８００の送受信モードでは、アンテナスイッチＭＭＩＣは制御信号Ｂ．Ｂ＿Ｃｎｔに応答して入出力端子Ｉ／Ｏと送信端子Ｔｘ１との接続によるＲＦ送信信号Ｔｘ＿ＤＣＳ１８００の送信と入出力端子Ｉ／Ｏとの受信端子Ｒｘ３との接続によるＲＦ受信信号Ｒｘ＿ＤＣＳ１８００の受信とを時分割で行う。同様に、ＰＣＳ１９００の送受信モードでも、アンテナスイッチＭＭＩＣは制御信号Ｂ．Ｂ＿Ｃｎｔに応答して入出力端子Ｉ／Ｏと送信端子Ｔｘ１との接続によるＲＦ送信信号Ｔｘ＿ＰＣＳ１９００の送信と入出力端子Ｉ／Ｏとの受信端子Ｒｘ４との接続によるＲＦ受信信号Ｒｘ＿ＰＣＳ１９００の受信とを時分割で行う。
≪ＷＣＤＭＡによる送受信動作≫
ベースバンド信号処理ＬＳＩ(ＢＢ＿ＬＳＩ)からの送信ディジタルベースバンド信号ＴｘＤＢＩ、Ｑが、ＷＣＤＭＡ方式のＢａｎｄ１またはＢａｎｄ２に周波数アップコンバージョンされるべき場合を想定する。この場合には、通信用ＲＦＩＣの送信信号処理ユニットＴｘ＿ＳＰＵは送信ベースバンド信号をＷＣＤＭＡ方式のＢａｎｄ１またはＢａｎｄ２への周波数アップコンバージョンを行う。ＷＣＤＭＡ方式のＢａｎｄ１またはＢａｎｄ２のＲＦ送信信号Ｔｘ＿ＷＣＤＭＡ Ｂａｎｄ１、２は、高出力電力増幅器Ｗ＿ＰＡ１で電力増幅され、デュープレクサＤＵＰ１を経由してアンテナスイッチＭＭＩＣの送受信端子ＴＲｘ１に供給される。送受信端子ＴＲｘ１に供給されたＷＣＤＭＡ方式のＢａｎｄ１またはＢａｎｄ２のＲＦ送信信号Ｔｘ＿ＷＣＤＭＡ Ｂａｎｄ１、２は、共通の入出力端子Ｉ／Ｏを介して送受信用アンテナＡＮＴから送信されることができる。
送信ベースバンド信号のＷＣＤＭＡ方式のＢａｎｄ１またはＢａｎｄ２への周波数アップコンバージョンに、ダイレクトアップコンバージョン(ＤＵＣ)アーキテクチャーの送信機が使用されることができる。この場合には、ＤＵＣアーキテクチャーの送信機を構成する送信変調器の第１変調器と第２変調器とでローカル信号に関係するキャリア漏洩低減のキャリブレーションに、図３から図１３までの本発明の実施の形態を利用することができる。
ＷＣＤＭＡ方式では、コード分割により送信動作と受信動作とが並列に処理されることができる。すなわち、送受信用アンテナＡＮＴで受信されたＷＣＤＭＡ方式のＢａｎｄ１またはＢａｎｄ２のＲＦ受信信号Ｒｘ＿ＷＣＤＭＡ Ｂａｎｄ１、２は、アンテナスイッチＭＭＩＣの共通の入出力端子Ｉ／Ｏに供給される。アンテナスイッチＭＭＩＣの送受信端子ＴＲｘ１から得られるＷＣＤＭＡ方式のＢａｎｄ１またはＢａｎｄ２のＲＦ受信信号Ｒｘ＿ＷＣＤＭＡ Ｂａｎｄ１、２はデュープレクサＤＵＰ１を経由して通信用ＲＦＩＣの低雑音増幅器ＬＮＡ５で増幅され、その後、受信信号処理ユニットＲｘ＿ＳＰＵに供給される。受信信号処理ユニットＲｘ＿ＳＰＵでは、ＷＣＤＭＡ方式のＢａｎｄ１またはＢａｎｄ２のＲＦ受信信号Ｒｘ＿ＷＣＤＭＡ Ｂａｎｄ１、２から受信ディジタルベースバンド信号ＲｘＤＢＩ、Ｑへの周波数ダウンコンバージョンが行われる。ＷＣＤＭＡ方式のＢａｎｄ１、２による送信と受信との並列処理モードでは、アンテナスイッチＭＭＩＣは制御信号Ｂ．Ｂ＿Ｃｎｔに応答して入出力端子Ｉ／Ｏと送受信端子ＴＲｘ１との間の定常接続によりＲＦ送信信号の送信とＲＦ受信信号の受信とを並列して行う。
ベースバンド信号処理ＬＳＩ(ＢＢ＿ＬＳＩ)からの送信ディジタルベースバンド信号ＴｘＤＢＩ、ＱがＷＣＤＭＡ方式のＢａｎｄ５に周波数アップコンバージョンされるべき場合を想定する。この場合には、通信用ＲＦＩＣの送信信号処理ユニットＴｘ＿ＳＰＵは送信ディジタルベースバンド信号ＴｘＤＢＩ、ＱをＷＣＤＭＡ方式のＢａｎｄ５への周波数アップコンバージョンを行う。ＷＣＤＭＡ方式のＢａｎｄ５のＲＦ送信信号Ｔｘ＿ＷＣＤＭＡ Ｂａｎｄ５は、高出力電力増幅器Ｗ＿ＰＡ２で電力増幅され、デュープレクサＤＵＰ２を経由してアンテナスイッチＭＭＩＣの送受信端子ＴＲｘ５に供給される。送受信端子ＴＲｘ５に供給されたＷＣＤＭＡ方式のＢａｎｄ５のＲＦ送信信号Ｔｘ＿ＷＣＤＭＡ Ｂａｎｄ５は、共通の入出力端子Ｉ／Ｏを介して送受信用アンテナＡＮＴから送信されることができる。
送信ベースバンド信号のＷＣＤＭＡ方式のＢａｎｄ５への周波数アップコンバージョンに、ダイレクトアップコンバージョン(ＤＵＣ)アーキテクチャーの送信機が使用されることができる。この場合にも、上記と同様にＤＵＣアーキテクチャーの送信機を構成する送信変調器の第１変調器と第２変調器とでローカル信号に関係するキャリア漏洩低減のキャリブレーションに、図３から図１３までの本発明の実施の形態を利用することができる。
送受信用アンテナＡＮＴで受信されたＷＣＤＭＡ方式のＢａｎｄ５のＲＦ受信信号Ｒｘ＿ＷＣＤＭＡ Ｂａｎｄ５は、アンテナスイッチＭＭＩＣの共通の入出力端子Ｉ／Ｏに供給される。アンテナスイッチＭＭＩＣの送受信端子ＴＲｘ５から得られるＷＣＤＭＡ方式のＢａｎｄ５のＲＦ受信信号Ｒｘ＿ＷＣＤＭＡ Ｂａｎｄ５はデュープレクサＤＵＰ２を経由して通信用ＲＦＩＣの低雑音増幅器ＬＮＡ６で増幅される。低雑音増幅器ＬＮＡ６の増幅信号は、受信信号処理ユニットＲｘ＿ＳＰＵに供給される。受信信号処理ユニットＲｘ＿ＳＰＵでは、ＷＣＤＭＡ方式のＢａｎｄ５のＲＦ受信信号Ｒｘ＿ＷＣＤＭＡ Ｂａｎｄ５から受信ディジタルベースバンド信号ＲｘＤＢＩ、Ｑへの周波数ダウンコンバージョンが行われる。
ＷＣＤＭＡ方式のＢａｎｄ５による送信とＷＣＤＭＡ方式のＢａｎｄ５による受信との並列処理モードでは、アンテナスイッチＭＭＩＣは制御信号Ｂ．Ｂ＿Ｃｎｔに応答して入出力端子Ｉ／Ｏと送受信端子ＴＲｘ５との間の定常接続によりＲＦ送信信号の送信とＲＦ受信信号の受信とを並列して行うものである。
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変形可能であることは言うまでもない。
例えば、図１４に示す携帯電話では通信用ＲＦＩＣとベースバンド信号処理ＬＳＩとはそれぞれ別の半導体チップで構成されていたが、別な実施形態ではそれらは１つの半導体チップに統合された統合ワンチップとされることができる。
また、第１変調器１と第２変調器のＭＯＳトランジスタＭ11、Ｍ21、Ｍ12、Ｍ22は、ＮＰＮバイポーラトランジスタに置換されることができる。逆に第１変調器１と第２変調器のトランジスタＱ11、Ｑ21、Ｑ31、Ｑ41、Ｑ21、Ｑ22、Ｑ32、Ｑ42はＮチャンネルＭＯＳトランジスタに置換されることができる。
更に、本発明は携帯電話だけではなく、無線ＬＡＮ等のＲＦ通信に利用されるダイレクトアップコンバージョン(ＤＵＣ)アーキテクチャーの送信機に適用することもできる。
図１は、本発明に先立って検討された通信用ＲＦＩＣのダイレクトアップコンバージョンアーキテクチャーの送信機を示す図である。 図２は、図１に示す通信用ＲＦＩＣのダイレクトアップコンバージョンアーキテクチャーの送信機でのキャリア信号の漏洩の発生の様子を説明する図である。 図３は、本発明の実施の形態による通信用ＲＦＩＣのダイレクトアップコンバージョンアーキテクチャーの送信機を示す図である。 図４は、図３に示す本発明の実施の形態による送信機において、位相比較器の第１差動入力端子と第２差動入力端子の入力信号の位相差に応答した位相比較器の位相変換出力信号と電圧比較器の比較出力信号の変化を示すものである。 図５は、図３に示す本発明の実施の形態による送信機の送信変調器の第１変調器においてキャリア漏洩低減のためのキャリブレーション命令に応答して第１ローカル信号に関するキャリア信号の漏洩がキャンセルされる様子を説明する図である。 図６は、図３に示す本発明の実施の形態による送信機の送信変調器の第２変調器においてキャリア漏洩低減のためのキャリブレーション命令に応答して第２ローカル信号に関するキャリア信号の漏洩がキャンセルされる様子を説明する図である。 図７は、図３に示す本発明の実施の形態による送信機の送信変調器の第１変調器および第２変調器においてキャリア漏洩低減のためのキャリブレーションを行うための動作フローを示す図である。 図８は、本発明の他の実施の形態による通信用ＲＦＩＣのダイレクトアップコンバージョンアーキテクチャーの改良された送信機を示す図である。 図９は、図８に示す本発明の他の実施の形態による通信用ＲＦＩＣのダイレクトアップコンバージョンアーキテクチャーの送信機でのキャリブレーション動作の実行タイミングを説明する図である。 図１０は、図７に示した本発明の実施の形態によるキャリブレーション動作フローにおいてキャリア信号漏洩の存在量の大・小に関係してＤ／Ａ変換器によるオフセット電圧とベクトルの方向変化量(位相)との依存性が変化する様子を示す図である。 図１１は、図３または図８に示す本発明の実施の形態による送信機の送信変調器の第１変調器および第２変調器においてキャリア漏洩低減のための改良されたキャリブレーションを行うための動作フローを示す図である。 図１２は、図３に示す本発明の実施の形態による送信機の位相比較器および電圧比較器の構成を示す図である。 図１３は、図１２の位相比較器の第１差動入力端子と第２差動入力端子の入力信号の位相差が０°、９０°、１８０°と変化する場合の位相比較器および電圧比較器の各部の波形を示す図である。 図１４は、上記で説明した本発明の種々の実施の形態による通信用ＲＦＩＣと、アンテナスイッチＭＭＩＣとＲＦ電力増幅器とを内蔵したＲＦモジュールと、ベースバンド信号処理ＬＳＩとを搭載した携帯電話の構成を示すブロック図である。 図１５は、携帯電話の各種の通信方式の送受信帯域を示す図である。
符号の説明
１０ 送信変調器
１ 第１変調器
２ 第２変調器
Ｍ11、Ｍ21、Ｍ12、Ｍ22 ＮチャンネルＭＯＳトランジスタ
Ｑ11、Ｑ21、Ｑ31、Ｑ41、Ｑ21、Ｑ22、Ｑ32、Ｑ42 ＮＰＮバイポーラトランジスタ
ＲL1、ＲL2 負荷抵抗
Ｖcc 電源電圧
Ｉin、／Ｉin 第１ベースバンド信号
Ｑin、／Ｑin 第２ベースバンド信号
ＬoＩ、／ＬoＩ 第１ローカル信号
ＬoＱ、／ＬoＱ 第２ローカル信号
ＭＯＤout、／ＭＯＤout ＲＦ送信信号
１１ 位相比較器
Ｖ1 第１差動入力端子
Ｖ2 第１差動入力端子
ＶPD 位相変換出力信号
１２ 電圧比較器
ＶCMP 比較出力信号
１３ コントローラ
１４ 第１Ｄ／Ａ変換器
１５ 第２Ｄ／Ａ変換器
１６ スイッチ
１７ ＤＣバイアス回路

Claims (16)

  1. 第１変調器と第２変調器とを含む送信変調器と、位相比較器と、コントローラとを具備して、
    送信時には前記第１変調器に、第１非反転ベースバンド信号、第１反転ベースバンド信号と第１非反転ローカル信号、第１反転ローカル信号が供給される一方、前記第２変調器に第２非反転ベースバンド信号、第２反転ベースバンド信号と第２非反転ローカル信号、第２反転ローカル信号が供給され、
    前記送信時には、前記第１変調器からの第１ＲＦ送信信号と前記第２変調器からの第２ＲＦ送信信号とはベクトル合成されて、前記送信変調器の出力端子からＲＦ送信信号が生成され、
    前記第１非反転ローカル信号と前記第２非反転ローカル信号とは所定の位相差に設定され、前記位相比較器の前記第１差動入力端子の入力信号と前記第２差動入力端子の入力信号との位相差が前記所定の位相差となることに応答して前記位相比較器から生成される位相変換出力信号は所定の検出状態とされ、
    前記コントローラはキャリブレーション命令に応答して前記第１変調器のキャリア漏洩低減のキャリブレーション動作と前記第２変調器のキャリア漏洩低減のキャリブレーション動作とを実行するものであり、
    前記第１変調器の前記キャリブレーション動作では、前記位相比較器には前記第１非反転ローカル信号、前記第１反転ローカル信号と前記送信変調器の前記出力端子に漏洩されるキャリア信号が供給され、
    前記第１変調器は、前記送信時に前記第１非反転ベースバンド信号、前記第１反転ベースバンド信号が供給される第１ペアトランジスタを含み、前記第１変調器の前記キャリブレーション動作では、前記位相比較器から前記所定の検出状態の前記位相変換出力信号が生成されるまで前記コントローラは、前記第１変調器の前記第１ペアトランジスタのＤＣバイアス電流の比を変化して、前記位相比較器から前記所定の検出状態の前記位相変換出力信号が生成された時点で、前記コントローラは前記第１変調器の前記第１ペアトランジスタの前記ＤＣバイアス電流の比の変化を停止するものであり、
    前記第２変調器の前記キャリブレーション動作では、前記位相比較器には前記第２非反転ローカル信号、前記第２反転ローカル信号と前記送信変調器の前記出力端子に漏洩されるキャリア信号が供給され、
    前記第２変調器は、前記送信時に前記第２非反転ベースバンド信号、前記第２反転ベースバンド信号が供給される第２ペアトランジスタを含み、前記第２変調器の前記キャリブレーション動作では、前記位相比較器から前記所定の検出状態の前記位相変換出力信号が生成されるまで前記コントローラは、前記第２変調器の前記第２ペアトランジスタのＤＣバイアス電流の比を変化して、前記位相比較器から前記所定の検出状態の前記位相変換出力信号が生成された時点で、前記コントローラは前記第２変調器の前記第２ペアトランジスタの前記ＤＣバイアス電流の比の変化を停止するものである送信機。
  2. 第１Ｄ／Ａ変換器と第２Ｄ／Ａ変換器とを更に具備して、
    前記第１Ｄ／Ａ変換器は前記第１変調器の前記第１ペアトランジスタの前記ＤＣバイアス電流の比の変化に使用され、前記第２Ｄ／Ａ変換器は前記第２変調器の前記第２ペアトランジスタの前記ＤＣバイアス電流の比の変化に使用され、
    前記コントローラは前記第１Ｄ／Ａ変換器を制御する第１制御レジスタと前記第２Ｄ／Ａ変換器を制御する第２制御レジスタとを含み、
    前記第１変調器の前記キャリブレーション動作の初期状態で、前記コントローラの前記第１制御レジスタのディジタル値は前記第１変調器の前記第１ペアトランジスタの前記ＤＣバイアス電流が略等しくなるような初期値に設定され、
    前記第１変調器の前記キャリブレーション動作では、前記位相比較器から前記所定の検出状態の前記位相変換出力信号が生成されるまで、前記コントローラは前記第１制御レジスタのディジタル値を更新して、前記位相比較器から前記所定の検出状態の前記位相変換出力信号が生成された時点で、前記コントローラは前記第１制御レジスタの前記ディジタル値の更新を停止するものであり、
    前記第２変調器の前記キャリブレーション動作の初期状態で、前記コントローラの前記第２制御レジスタのディジタル値は前記第２変調器の前記第２ペアトランジスタの前記ＤＣバイアス電流が略等しくなるような初期値に設定され、
    前記第２変調器の前記キャリブレーション動作では、前記位相比較器から前記所定の検出状態の前記位相変換出力信号が生成されるまで、前記コントローラは前記第２制御レジスタのディジタル値を更新して、前記位相比較器から前記所定の検出状態の前記位相変換出力信号が生成された時点で、前記コントローラは前記第２制御レジスタの前記ディジタル値の更新を停止するものである請求項１に記載の送信機。
  3. 前記第１変調器の前記キャリブレーション動作で前記コントローラによる前記第１制御レジスタの前記ディジタル値の前記更新が停止された時点での前記第１制御レジスタの前記ディジタル値は、前記第１変調器のキャリア漏洩が最小に低減される制御ディジタル情報であり、
    前記第２変調器の前記キャリブレーション動作で前記コントローラによる前記第２制御レジスタの前記ディジタル値の前記更新が停止された時点での前記第２制御レジスタの前記ディジタル値は、前記第２変調器のキャリア漏洩が最小に低減される制御ディジタル情報である請求項２に記載の送信機。
  4. 前記位相比較器はダブル・バランスド型アナログ位相比較回路によって構成されており、
    前記ダブル・バランスド型アナログ位相比較回路の差動出力端子から生成される前記位相変換出力信号(は電圧比較器の差動入力端子に供給され、前記電圧比較器の比較出力信号は前記コントローラに供給される請求項３に記載の送信機。
  5. 第１リミッタ増幅器と第２リミッタ増幅器とを更に具備して、
    前記第１リミッタ増幅器の差動入力端子には、前記第１非反転ローカル信号、前記第１反転ローカル信号と前記第２非反転ローカル信号、前記第２反転ローカル信号とのいずれかが選択的に供給され、前記第１リミッタ増幅器の差動出力端子の出力信号は、前記位相比較器の前記第１差動入力端子に伝達され、
    前記第２リミッタ増幅器の差動入力端子には、前記送信変調器の前記出力端子に漏洩される前記キャリア信号が供給され、前記第２リミッタ増幅器の差動出力端子の出力信号は、前記位相比較器の前記第２差動入力端子に伝達される請求項３に記載の送信機。
  6. 第１遅延調整器と第２遅延調整器とを更に具備して、
    前記第１遅延調整器は、前記第１リミッタ増幅器の前記差動出力端子と前記位相比較器の前記第１差動入力端子との間に接続され、
    前記第２遅延調整器は、前記第２リミッタ増幅器の前記差動出力端子と前記位相比較器の前記第２差動入力端子との間に接続されている請求項５に記載の送信機。
  7. 前記所定の位相差は略９０°であり、前記第１変調器と前記第２変調器とを含む前記送信変調器は、直交変調器として動作するものである請求項３に記載の送信機。
  8. 前記第１変調器と前記第２変調器とを含む前記送信変調器は、ダイレクトアップコンバージョン(ＤＵＣ)アーキテクチャー送信機に使用されるものであり、
    前記ＤＵＣアーキテクチャー送信機は、ＧＳＭ８５０、ＧＳＭ９００、ＤＣＳ１８００、ＰＣＳ１９００、ＷＣＤＭＡのＢａｎｄ１、Ｂａｎｄ２、Ｂａｎｄ５の少なくとも１つの方式のＲＦ送信信号を基地局に送信するものである請求項３に記載の送信機。
  9. 第１変調器と第２変調器とを含む送信変調器と、位相比較器と、コントローラとを具備して、
    前記第１変調器は、第１トランジスタ、第２トランジスタ、第３トランジスタ、第４トランジスタ、第５トランジスタ、第６トランジスタを含み、
    前記第１変調器では、送信時には前記第１トランジスタの入力電極に第１非反転ベースバンド信号が供給され、前記第２トランジスタの入力電極に第１反転ベースバンド信号が供給される。
    前記第１変調器では、前記第１トランジスタの出力電極は前記第３トランジスタの共通電極と前記第４トランジスタの共通電極に共通に接続され、前記第２トランジスタの出力電極は前記第５トランジスタの共通電極と前記第６トランジスタの共通電極に共通に接続されており、
    前記第１変調器では、前記第３トランジスタの入力電極と前記第６トランジスタの入力電極とに第１非反転ローカル信号が共通に供給され、前記第４トランジスタの入力電極と前記第５トランジスタの入力電極とに第１反転ローカル信号が共通に供給され、
    前記第２変調器は、第７トランジスタ、第８トランジスタ、第９トランジスタ、第１０トランジスタ、第１１トランジスタ、第１２トランジスタを含み、
    前記第２変調器では、前記送信時には前記第７トランジスタの入力電極に第２非反転ベースバンド信号が供給され、前記第８トランジスタの入力電極に第２反転ベースバンド信号が供給され、
    前記第２変調器では、前記第７トランジスタの出力電極は前記第９トランジスタの共通電極と前記第１０トランジスタの共通電極に共通に接続され、前記第８トランジスタの出力電極は前記第１１トランジスタの共通電極と前記第１２トランジスタの共通電極に共通に接続されており、
    前記第２変調器では、前記第９トランジスタの入力電極と前記第１２トランジスタの入力電極とに第２非反転ローカル信号が共通に供給され、前記第１０トランジスタの入力電極と前記第１１トランジスタの入力電極とに第２反転ローカル信号が共通に供給され、
    前記送信変調器では、前記第１変調器の前記第３トランジスタの出力電極と前記第５トランジスタの出力電極と前記第２変調器の前記第９トランジスタの出力電極と前記第１１トランジスタの出力電極とから第１非反転ＲＦ送信信号が生成され、
    前記送信変調器では、前記第１変調器の前記第４トランジスタの出力電極と前記第６トランジスタの出力電極と前記第２変調器の前記第１０トランジスタの出力電極と前記第１２トランジスタの出力電極とから第１反転ＲＦ送信信号が生成され、
    前記第１非反転ローカル信号と前記第２非反転ローカル信号とは、所定の位相差に設定され、
    前記位相比較器の第１差動入力端子には、前記第１変調器に供給される前記第１非反転ローカル信号、前記第１反転ローカル信号と前記第２変調器に供給される前記第２非反転ローカル信号、前記第２反転ローカル信号とが選択的に供給可能とされており、
    前記位相比較器の第２差動入力端子には、前記送信変調器で生成される前記第１非反転ＲＦ送信信号、前記第１反転ＲＦ送信信号が供給可能とされており、
    前記位相比較器の前記第１差動入力端子の入力信号と前記第２差動入力端子の入力信号との位相差が前記所定の位相差となることに応答して前記位相比較器から生成される位相変換出力信号は所定の検出状態とされ、
    前記コントローラはキャリブレーション命令に応答して前記第１変調器のキャリア漏洩低減のためのキャリブレーション動作と前記第２変調器のキャリア漏洩低減のためのキャリブレーション動作とを実行するものであり、
    前記第１変調器のキャリア漏洩低減のための前記キャリブレーション動作では、前記位相比較器の第１差動入力端子には前記第１非反転ローカル信号と前記第１反転ローカル信号とが供給される一方、前記位相比較器の第２差動入力端子には前記送信変調器の第１非反転ＲＦ送信出力端子と第１反転ＲＦ送信出力端子とに漏洩されるキャリア信号が供給され、
    前記第１変調器の前記キャリブレーション動作では、前記位相比較器から前記所定の検出状態の前記位相変換出力信号が生成されるまで前記コントローラは、前記第１変調器の前記第１トランジスタと前記第２トランジスタのＤＣバイアス電流の比を変化して、
    前記第１変調器の前記キャリブレーション動作では、前記位相比較器から前記所定の検出状態の前記位相変換出力信号が生成された時点で前記コントローラは前記第１変調器の前記ＤＣバイアス電流の比の変化を停止するものであり、
    前記第２変調器のキャリア漏洩低減のための前記キャリブレーション動作では、前記位相比較器の第１差動入力端子には前記第２非反転ローカル信号と前記第２反転ローカル信号とが供給される一方、前記位相比較器の第２差動入力端子には前記送信変調器の第１非反転ＲＦ送信出力端子と第１反転ＲＦ送信出力端子とに漏洩されるキャリア信号が供給され、
    前記第２変調器の前記キャリブレーション動作では、前記位相比較器から前記所定の検出状態の前記位相変換出力信号が生成されるまで前記コントローラは、前記第２変調器の前記第７トランジスタと前記第８トランジスタのＤＣバイアス電流の比を変化して、
    前記第２変調器の前記キャリブレーション動作では、前記位相比較器から前記所定の検出状態の前記位相変換出力信号が生成された時点で前記コントローラは前記第２変調器の前記ＤＣバイアス電流の比の変化を停止するものである送信機。
  10. 第１Ｄ／Ａ変換器と第２Ｄ／Ａ変換器とを更に具備して、
    前記第１Ｄ／Ａ変換器は、前記第１変調器の前記第１トランジスタと前記第２トランジスタの前記ＤＣバイアス電流の比の変化に使用され、
    前記第２Ｄ／Ａ変換器は、前記第２変調器の前記第７トランジスタと前記第８トランジスタの前記ＤＣバイアス電流の比の変化に使用され、
    前記コントローラは前記第１Ｄ／Ａ変換器を制御する第１制御レジスタと前記第２Ｄ／Ａ変換器を制御する第２制御レジスタとを含み、
    前記第１変調器の前記キャリブレーション動作の初期状態で、前記コントローラの前記第１制御レジスタのディジタル値は前記第１変調器の前記第１トランジスタと前記第２トランジスタの前記ＤＣバイアス電流が略等しくなるような初期値に設定され、
    前記第１変調器の前記キャリブレーション動作では、前記位相比較器から前記所定の検出状態の前記位相変換出力信号が生成されるまで前記コントローラは、前記第１制御レジスタのディジタル値を更新して、前記位相比較器から前記所定の検出状態の前記位相変換出力信号が生成された時点で、前記コントローラは前記第１制御レジスタの前記ディジタル値の更新を停止するものであり、
    前記第２変調器の前記キャリブレーション動作の初期状態で、前記コントローラの前記第２制御レジスタのディジタル値は前記第２変調器の前記第７トランジスタと前記第８トランジスタの前記ＤＣバイアス電流が略等しくなるような初期値に設定され、
    前記第２変調器の前記キャリブレーション動作では、前記位相比較器から前記所定の検出状態の前記位相変換出力信号が生成されるまで前記コントローラは、前記第２制御レジスタのディジタル値を更新して、前記位相比較器から前記所定の検出状態の前記位相変換出力信号が生成された時点で、前記コントローラは前記第２制御レジスタの前記ディジタル値の更新を停止するものである請求項９に記載の半導体集積回路。
  11. 前記第１変調器の前記キャリブレーション動作で前記コントローラによる前記第１制御レジスタの前記ディジタル値の前記更新が停止された時点での前記第１制御レジスタの前記ディジタル値は、前記第１変調器のキャリア漏洩が最小に低減される制御ディジタル情報であり、
    前記第２変調器の前記キャリブレーション動作で前記コントローラによる前記第２制御レジスタの前記ディジタル値の前記更新が停止された時点での前記第２制御レジスタの前記ディジタル値は、前記第２変調器のキャリア漏洩が最小に低減される制御ディジタル情報である請求項１０に記載の送信機。
  12. 前記位相比較器はダブル・バランスド型アナログ位相比較回路によって構成されており、
    前記ダブル・バランスド型アナログ位相比較回路の差動出力端子から生成される前記位相変換出力信号(は電圧比較器の差動入力端子に供給され、前記電圧比較器の比較出力信号は前記コントローラに供給される請求項１１に記載の送信機。
  13. 第１リミッタ増幅器と第２リミッタ増幅器とを更に具備して、
    前記第１リミッタ増幅器の差動入力端子には、前記第１非反転ローカル信号、前記第１反転ローカル信号と前記第２非反転ローカル信号、前記第２反転ローカル信号とのいずれかが選択的に供給され、前記第１リミッタ増幅器の差動出力端子の出力信号は、前記位相比較器の前記第１差動入力端子に伝達され、
    前記第２リミッタ増幅器の差動入力端子には、前記送信変調器の前記出力端子に漏洩される前記キャリア信号が供給され、前記第２リミッタ増幅器の差動出力端子の出力信号は、前記位相比較器の前記第２差動入力端子に伝達される請求項１１に記載の送信機。
  14. 第１遅延調整器と第２遅延調整器とを更に具備して、
    前記第１遅延調整器は、前記第１リミッタ増幅器の前記差動出力端子と前記位相比較器の前記第１差動入力端子との間に接続され、
    前記第２遅延調整器は、前記第２リミッタ増幅器の前記差動出力端子と前記位相比較器の前記第２差動入力端子との間に接続されている請求項１１に記載の送信機。
  15. 前記所定の位相差は略９０°であり、前記第１変調器と前記第２変調器とを含む前記送信変調器は、直交変調器として動作するものである請求項１１に記載の送信機。
  16. 前記第１変調器と前記第２変調器とを含む前記送信変調器は、ダイレクトアップコンバージョン(ＤＵＣ)アーキテクチャー送信機に使用されるものであり、
    前記ＤＵＣアーキテクチャー送信機は、ＧＳＭ８５０、ＧＳＭ９００、ＤＣＳ１８００、ＰＣＳ１９００、ＷＣＤＭＡのＢａｎｄ１、Ｂａｎｄ２、Ｂａｎｄ５の少なくとも１つの方式のＲＦ送信信号を基地局に送信するものである請求項１１に記載の送信機。
JP2008054217A 2008-03-05 2008-03-05 送信機 Expired - Fee Related JP5080317B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008054217A JP5080317B2 (ja) 2008-03-05 2008-03-05 送信機
US12/396,580 US8160178B2 (en) 2008-03-05 2009-03-03 Transmitter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008054217A JP5080317B2 (ja) 2008-03-05 2008-03-05 送信機

Publications (2)

Publication Number Publication Date
JP2009212869A true JP2009212869A (ja) 2009-09-17
JP5080317B2 JP5080317B2 (ja) 2012-11-21

Family

ID=41053569

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008054217A Expired - Fee Related JP5080317B2 (ja) 2008-03-05 2008-03-05 送信機

Country Status (2)

Country Link
US (1) US8160178B2 (ja)
JP (1) JP5080317B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011124831A (ja) * 2009-12-11 2011-06-23 Renesas Electronics Corp 通信装置
EP2590346A2 (en) 2011-11-01 2013-05-08 Renesas Electronics Corporation High-frequency signal processor and wireless communication system
JP7153813B1 (ja) 2022-01-24 2022-10-14 株式会社フジクラ 無線通信モジュールの評価装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8081937B2 (en) 2007-11-29 2011-12-20 Broadcom Corporation Gain-control methods of transmitter modulators
US8452246B2 (en) * 2011-04-07 2013-05-28 Intel Mobile Communications GmbH Antenna tuner in combination with modified feedback receiver for improved antenna matching
US8600319B2 (en) 2011-10-14 2013-12-03 Intel Mobile Communications GmbH Feedback receiver for antenna tuner calculations
US9281976B2 (en) 2014-02-04 2016-03-08 Texas Instruments Incorporated Transmitter and method of transmitting
JP2018164183A (ja) * 2017-03-24 2018-10-18 富士通株式会社 通信装置および歪補償方法
US11239990B2 (en) * 2019-06-12 2022-02-01 Infineon Technologies Ag Phase error determination using two modulators
US11239797B1 (en) * 2021-01-25 2022-02-01 Qualcomm Incorporated Regenerative frequency doubler

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004057768A1 (ja) * 2002-12-20 2004-07-08 Renesas Technology Corp. 送信回路およびそれを用いた送受信機
JP2006025426A (ja) * 2004-07-09 2006-01-26 Sst Communications Corp Ｌｏ漏洩及び側波帯像の校正システム及び方法
JP2006229669A (ja) * 2005-02-18 2006-08-31 Renesas Technology Corp キャリアリーク低減送信回路
JP2006238243A (ja) * 2005-02-28 2006-09-07 Renesas Technology Corp 通信用半導体集積回路
WO2007038333A2 (en) * 2005-09-26 2007-04-05 Cypress Semiconductor Corporation Apparatus and method for calibrating mixer offset

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4635103A (en) * 1984-12-03 1987-01-06 Rca Corporation Phase locked loop system incorporating automatic gain control
JP4282998B2 (ja) * 2003-01-08 2009-06-24 パナソニック株式会社 変調器及びその補正方法
US20060034364A1 (en) * 2004-08-13 2006-02-16 Breitzmann Robert J Carrier synchronization to reduce common mode voltage in an AC drive

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004057768A1 (ja) * 2002-12-20 2004-07-08 Renesas Technology Corp. 送信回路およびそれを用いた送受信機
JP2006025426A (ja) * 2004-07-09 2006-01-26 Sst Communications Corp Ｌｏ漏洩及び側波帯像の校正システム及び方法
JP2006229669A (ja) * 2005-02-18 2006-08-31 Renesas Technology Corp キャリアリーク低減送信回路
JP2006238243A (ja) * 2005-02-28 2006-09-07 Renesas Technology Corp 通信用半導体集積回路
WO2007038333A2 (en) * 2005-09-26 2007-04-05 Cypress Semiconductor Corporation Apparatus and method for calibrating mixer offset

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011124831A (ja) * 2009-12-11 2011-06-23 Renesas Electronics Corp 通信装置
EP2590346A2 (en) 2011-11-01 2013-05-08 Renesas Electronics Corporation High-frequency signal processor and wireless communication system
US9001871B2 (en) 2011-11-01 2015-04-07 Renesas Electronics Corporation High-frequency signal processor and wireless communication system
US9214980B2 (en) 2011-11-01 2015-12-15 Renesas Electronics Corporation High-frequency signal processor and wireless communication system
JP7153813B1 (ja) 2022-01-24 2022-10-14 株式会社フジクラ 無線通信モジュールの評価装置
JP2023107394A (ja) * 2022-01-24 2023-08-03 株式会社フジクラ 無線通信モジュールの評価装置

Also Published As

Publication number Publication date
US20090225897A1 (en) 2009-09-10
US8160178B2 (en) 2012-04-17
JP5080317B2 (ja) 2012-11-21

Similar Documents

Publication Publication Date Title
JP5080317B2 (ja) 送信機
JP4730840B2 (ja) 通信用半導体集積回路およびそれを用いた無線通信端末装置
JP6352330B2 (ja) テスト信号生成のための再構成可能な受信機回路
JP4850786B2 (ja) 送受信機
JP4982350B2 (ja) 送受信機
CN106797221B (zh) 用于在多载波发射器中使用的互调失真消除器
US11012104B2 (en) Apparatus and methods for calibrating radio frequency transmitters to compensate for common mode local oscillator leakage
EP2932631A1 (en) Receiver calibration with lo signal from inactive receiver
WO2014164229A1 (en) Wireless device with built-in self test (bist) capability for transmit and receive circuits
US9214980B2 (en) High-frequency signal processor and wireless communication system
EP4020801A1 (en) Variable gain amplifiers with cross-couple switching arrangements
EP3982536A1 (en) Bias arrangements with linearization transistors sensing rf signals and providing bias signals at different terminals
US11349512B1 (en) Logarithmic power detector with noise compensation
JP2010272913A (ja) 送信機およびそれを使用される半導体集積回路
CN115940983A (zh) 一种射频收发电路
US20240106490A1 (en) Transmit (tx) local oscillator (lo) leakage calibration
US20230403086A1 (en) System and method for radio frequency (rf) sensing to determine device parameters
CN216290898U (zh) 一种射频收发电路
US20240214016A1 (en) Spur suppression for millimeter wave (mmw) receiver
TW201640818A (zh) 具有輸出耦合器的低雜訊放大器模組

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100527

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120330

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120723

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120823

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120830

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150907

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5080317

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees