JP4593430B2 - 受信機 - Google Patents

受信機 Download PDF

Info

Publication number
JP4593430B2
JP4593430B2 JP2005294444A JP2005294444A JP4593430B2 JP 4593430 B2 JP4593430 B2 JP 4593430B2 JP 2005294444 A JP2005294444 A JP 2005294444A JP 2005294444 A JP2005294444 A JP 2005294444A JP 4593430 B2 JP4593430 B2 JP 4593430B2
Authority
JP
Japan
Prior art keywords
signal
frequency
calibration
mismatch
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005294444A
Other languages
English (en)
Other versions
JP2007104522A (ja
Inventor
功治 前田
聡 田中
幸徳 赤峰
学 川辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2005294444A priority Critical patent/JP4593430B2/ja
Priority to US11/543,928 priority patent/US7783273B2/en
Publication of JP2007104522A publication Critical patent/JP2007104522A/ja
Application granted granted Critical
Publication of JP4593430B2 publication Critical patent/JP4593430B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06Receivers
    • H04B1/16Circuits
    • H04B1/30Circuits for homodyne or synchrodyne receivers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D3/00Demodulation of angle-, frequency- or phase- modulated oscillations
    • H03D3/007Demodulation of angle-, frequency- or phase- modulated oscillations by converting the oscillations into two quadrature related signals
    • H03D3/009Compensating quadrature phase or amplitude imbalances

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Superheterodyne Receivers (AREA)

Description

本発明は、無線システムにおける受信機及び携帯無線端末に係り、特に直交複調信号における同相(I)成分と直交(Q)成分との振幅ミスマッチ及び位相ミスマッチを複数の周波数で校正する技術に関する。
特許文献1は、低IF受信機において高精度のイメージ除去を行う為に、直交複調信号の位相及び振幅ミスマッチを検出し、その検出結果を用いてミスマッチを校正する技術について記載された文献である。特に、特許文献1の図6BにはIQミスマッチの補正回路の例が示されている。
US2005/0070236 A1
送信するデータを同相(I)成分と直交(Q)成分とに分けた後、これらに互いに90度位相が異なる搬送波を変調して無線周波数(以下「RF(Radio Frequency)」と略記する)帯の直交変調信号を生成する無線システムが携帯電話等で採用されている。
このような無線システムにおいて、近年では、従来のスーパーヘテロダイン方式に代わり、RF受信信号をDC付近の低い、例えば100kHz〜200kHzの、中間周波数(以下「IF(Intermediate Frequency)」と略記する)に周波数変換した後に、ベースバンド信号を得る低IF受信方式が広く用いられるようになっている。この方式は、スーパーヘテロダイン方式に比べて外付け部品点数を減らすことでき、無線機を低コストで製造出来る。
低IF方式では、周波数fLOのローカル信号を発生させる局部発振器(以下「LO(Local Oscillator)」)を用いて周波数がfLO+fIFのRF受信信号をIF fIFに周波数変換する際に、LO周波数に対して受信信号と対称の関係にある周波数がfLO−fIFの妨害波(以下、イメージ信号)も同様に周波数fIFに周波数変換され、受信信号に重畳するという問題が生じる。このような場合、一般的なフィルタでは、受信信号を劣化させることなくイメージ信号のみを減衰することが出来ない。
そこで、受信信号をIF帯からベースバンド帯に周波数変換する際にイメージ除去回路を用いると、イメージ信号の周波数を2fIFとし、受信信号と重畳していたイメージ信号を分別することが出来る。
しかしながら、イメージ除去回路の入力信号におけるI、Q成分の間に振幅と位相のミスマッチが存在するとイメージ除去の精度が低下する。
ここで、イメージ除去の精度をイメージ除去比IRR(Image Rejection Ratio)で評価することにする。IRRは、次式(1)のとおり、受信信号とイメージ信号が同じ電力でイメージ除去回路に入力された時に、イメージ除去回路の出力における受信信号とイメージ信号との電力比で表され、更にIQ成分の振幅及び位相ミスマッチを用いて表現出来る。
Figure 0004593430
ただし、イメージ除去回路への入力電力が、受信信号とイメージ信号とで同じであるとし、Amを振幅ミスマッチ、θmを位相ミスマッチとする。
現在の半導体プロセスにおいて、例えば50 dB以上のIRRが得られる精度にミスマッチを抑えつつ安価な集積回路(IC)を製造することは非常に困難である。よってイメージ信号の大きな無線システムにおいて低IF受信方式を適用する為には、直交複調信号におけるI成分とQ成分のミスマッチを校正する回路が必要となる。
上記した特許文献1では、校正用のトーン信号を受信機に入力し、デジタル回路において直交複調信号におけるIQミスマッチを検出し、フィードバック回路を用いてミスマッチに対する補正係数を算出する方法が示されている。特許文献1の図6BにIQミスマッチの補正回路の一例が示されている。図6Bの校正回路は、4つの可変ゲインアンプによりIQの振幅と位相のミスマッチを校正する。
特許文献1に示される方法を簡略化すると、図24のようになると考えられる。同図に示す従来のIQミスマッチ校正回路は、入力端子196、197、出力端子198、199、振幅・位相ミスマッチ校正回路(GP_CAL)25、補正係数算出回路(C_CALC)21を含んで構成される。
同図において、受信機に入力された校正信号は、図示しないが受信機の直交複調ミキサによりI、Q成分に分けられ、増幅回路やフィルタ回路を経て、ADCによりデジタル信号に変換される。この時、入力端子196、197に入力されるデジタル校正信号には、受信機の上記したI、Q経路においてミスマッチが付加されている。上記デジタル校正信号はその後、振幅・位相ミスマッチ校正回路(GP_CAL)25に入力される。振幅・位相ミスマッチ校正回路(GP_CAL)25はI、Q成分に1次変換を行うことによりIQのミスマッチを補正する。振幅・位相ミスマッチ校正回路(GP_CAL)25は可変ゲインアンプ200〜203と、デジタル加算器204、205を含んで構成される。振幅・位相ミスマッチ校正回路(GP_CAL)25に入力されるI成分とQ成分の信号をそれぞれIin、Qinとして、出力されるI成分とQ成分の信号をそれぞれIout、Qout、可変ゲインアンプ201、203、202、200のゲインをそれぞれ補正係数a、b、c、dとする。振幅・位相ミスマッチ校正回路(GP_CAL)25の出力信号は、式(2)のように示される。
Figure 0004593430
式(2)は、入力信号Iin、Qinの間に振幅と位相のミスマッチが付加されていても、補正係数a、b、c、dを適切に選ぶことによりミスマッチを校正可能であることを示している。
振幅・位相ミスマッチ校正回路(GP_CAL)25から出力されたデジタル校正信号は、補正係数算出回路(C_CALC)21に入力され、IQミスマッチの検出と補正係数の算出が行われる。算出された補正係数は、振幅・位相ミスマッチ校正回路(GP_CAL)25にフィードバックされ、補正係数a、b、c、dが更新される。ミスマッチの検出と補正係数の更新を繰り返すことで正しい補正係数が検出される。IQミスマッチの校正が行われた信号は、イメージ除去回路に入力されて高精度のイメージ除去が行われる。
上記で示した方法を用いると、ミキサやPGA、ADC等の回路により発生する周波数に依存しないミスマッチを校正することが可能である。
しかし、例えばフィルタのIQミスマッチに代表されるように、周波数に依存するIQミスマッチが受信機内部で発生した場合、特許文献1に示される従来の校正方法では、高いIRRでイメージ除去を行える周波数帯域を十分に取れない可能性がある。
図25に、フィルタのミスマッチに対して、従来の振幅・位相ミスマッチ校正回路を用いてIQミスマッチを校正した場合の、IRRと周波数の関係を示す。ここで、フィルタのミスマッチは、3次のベッセルフィルタのカットオフ周波数にI、Qで2%のミスマッチが存在したものとし、周波数が−200kHzとなる校正信号を用いて校正を行っている。なお、図25において、周波数はイメージ信号帯域で校正していることを示す為にマイナス符号を付けている。図25によると、校正前(実線)に比べて校正後(破線)は校正を行った周波数を中心に高いIRRを示している。しかし、高いイメージ除去比を有する周波数帯域が狭く、IF200kHzとした場合のGSM帯域(斜線部)で十分なIRRが確保出来ず、GSM規格を満たせない。
つまり、IF帯における校正信号の周波数近傍においては高いIRRを期待できるが、周波数に依存するIQミスマッチが存在した場合、校正信号の周波数から離れるに従ってIRRは劣化する。
低IF受信方式の場合、IF帯において受信信号と電力の大きな妨害波との周波数間隔が近くなる。そこで、妨害波によってADCのダイナミックレンジが飽和しないように、受信機のアナログLPFのカットオフ周波数を受信信号帯域近傍に設定することがある。アナログフィルタにおいては、カットオフ周波数近傍で大きなIQミスマッチが生じる為、上記した問題が顕著に現れる。
本発明の目的は、低IF受信機において、広帯域に高い精度でイメージ除去が可能な受信機及び携帯無線端末を提供することにある。
本発明の代表的なものの一例を示せば以下の通りである。即ち、本発明の受信機は、受信RF信号と受信用ローカル信号とから略直交するI成分及びQ成分の二つの復調出力を形成する直交ミキサと、上記二つの復調出力の間の振幅ミスマッチと位相ミスマッチとを校正する位相・振幅校正ユニットとを具備した受信機であって、前記位相・振幅校正ユニットは、上記直交ミキサ出力の所望の周波数帯域での希望受信信号に対するイメージ妨害信号の除去比(IRR)が上記受信機に必要とされる規格を満足するように、上記周波数帯域内で複数の周波数の設定ポイントにて夫々前記除去比を設定する機能を具備して成ることを特徴とする。
本発明によれば、複数の周波数においてIQミスマッチが校正される為、広帯域に高い精度でイメージ除去が可能になる。
以下、本発明に係わる受信機、受信方法又は携帯無線端末の実施形態について、図面に示した幾つかの実施例を参照して更に詳細に説明する。
図1ないし図8で本発明の第1の実施例を説明する。本実施例は、低IF方式を採用した受信機に関するものである。
まず、図1に本発明の第1の実施例になる受信機の構成例を示す。同図に示す低IF受信機は、アンテナ1、校正信号源3、スイッチ4、直交ミキサ192、I成分信号経路193、Q成分信号経路194、アナログ・デジタル変換器(以下「ADC(Analog to Digital Converter)」と略記する)14、15、フィルタミスマッチ校正回路(FIL_CAL)195、イメージ除去回路(IRC)26、タップ係数算出回路(T_CALC)27、校正制御回路(CAL_ctl)300及びフィルタミスマッチ検出回路(M_DETC)310を含んで構成されている。
本実施例は、校正信号源3、スイッチ4、タップ係数算出回路(T_CALC)27、フィルタミスマッチ校正回路(FIL_CAL)195、校正制御回路(CAL_ctl)300及びフィルタミスマッチ検出回路(M_DETC)310を含むフィルタミスマッチ校正ユニットを具備している点に特徴がある。このフィルタミスマッチ校正ユニットは、以下詳細に説明するように、イメージ除去回路(IRC)26の入力の、所望の周波数帯域での希望受信信号に対するイメージ妨害信号の除去比(IRR)が受信機に必要とされる規格を満足するように、複数の周波数の設定ポイントにて複数のイメージ除去比を設定する機能を備えている。これにより、上記所望の周波数帯域の範囲内全て上記規格を満足させるように構成されている。
本実施例の受信機では、I成分信号経路193とQ成分信号経路194の間で生じ且つ周波数に依存するミスマッチを校正する為に受信前に動作する「フィルタミスマッチ校正モード」と、RF信号を受信してベースバンド信号に変換する「受信モード」の2つのモードのいずれかのモードに切り替えられる。
「フィルタミスマッチ校正モード」においては、校正制御回路(CAL_ctl)300による制御の下で、校正信号源3から周波数fの校正信号がスイッチ4に入力される。校正制御回路(CAL_ctl)300は、オペレータの操作を受けて、受信機の「フィルタミスマッチ校正モード」における一連の校正動作を制御する機能を有する。ここでiは、1≦i≦Nの範囲の自然数であり、Nは校正を行う周波数の数である。Nは大きいほど全体の演算量と回路規模の増加を伴うが、受信機が例えばGSM規格に対応するものである場合この規格の周波数帯域に対応する複数の周波数fの校正信号を用いてIQミスマッチを校正することで、周波数に依存するミスマッチを広帯域に校正出来る。
図2を用いて、校正信号の周波数fについて説明する。図2において、横軸は周波数、縦軸は電力である。ローカル周波数fLOに対して受信信号帯域158と対称となる周波数帯域をイメージ信号帯域157とする。RF帯の校正信号159の周波数fはイメージ信号帯域157内、もしくはその近傍の周波数に設定する。RF帯の校正信号159は、前記直交ミキサによってIF帯域156に周波数変換される。IF帯の校正信号160の周波数をfIFiとする。fIFiは、fIFi=ωIFi/(2π)(ここで、ωIFi<0)で示される周波数である。なお以下では、ローカル信号に対してfIFだけ高い周波数の信号を受信信号とし、fIFだけ低い周波数の信号をイメージ信号とする。実際の低IF受信機においては受信信号をローカル信号に対してfIFだけ低い周波数の信号としても良く、その場合は受信信号とイメージ信号における周波数の関係を逆に考えれば良い。
図1に戻って、前記した周波数fの校正信号はスイッチ4を介して、直交ミキサ192に入力される。ここで校正信号はIF帯の周波数fIFiに周波数変換されると共に、I成分及びI成分に対して90度位相差を有するQ成分の信号に分けられる。
直交ミキサから出力されたI成分、及びQ成分の校正信号はそれぞれI成分信号経路193とQ成分信号経路194を介してADC14、15に入力されてデジタル信号に変換される。I成分信号経路193とQ成分信号経路194はそれぞれ少なくとも妨害波を除去する為のフィルタや受信信号電力を増幅する為のアンプを有している。直交ミキサ192、I成分信号経路193、Q成分信号経路194、ADC14、15において生じる回路の特性ばらつきにより校正信号にはI成分とQ成分の間に振幅と位相のミスマッチが付加される。特にI成分信号経路193とQ成分信号経路194におけるフィルタ回路のばらつきにより、周波数に依存した振幅と位相のミスマッチが付加される。
ADC14、15から出力されるデジタル校正信号を基にフィルタミスマッチ検出回路(M_DETC)310で受信機のI成分とQ成分間の振幅、位相ミスマッチを検出する。上記動作をN回繰り返すことにより、IF帯の複数の(N個の)周波数fIFiにおけるミスマッチを全て検出する。
さらに、検出されたミスマッチを基にタップ係数算出回路(T_CALC)27でフィルタミスマッチ校正回路(FIL_CAL)195のタップ係数(周波数特性f(z)〜f(z))を演算し、タップ係数を更新する。上記動作により前記複数の周波数の設定ポイントでそれぞれ除去比(IRR)が設定される。
受信モードにおいては、RF受信信号がアンテナ1より受信され、スイッチ4を介して直交ミキサ192に入力される。直交ミキサ192においてRF受信信号は、IFに周波数変換されると共に、I成分及びI成分に対して90度位相差を有するQ成分の信号に分けられる。この時、受信信号と共にイメージ信号を受信していた場合、イメージ信号もIFに周波数変換される。
直交ミキサから出力されたI成分、及びQ成分の受信信号とイメージ信号はそれぞれI成分信号経路193とQ成分信号経路194を介してADC14、15に入力されてデジタル信号に変換される。I成分信号経路193とQ成分信号経路194はそれぞれ少なくとも妨害波を除去する為のフィルタや受信信号電力を増幅する為のアンプを有している。直交ミキサ192、I成分信号経路193、Q成分信号経路194、ADC14、15において生じる回路の特性ばらつきにより受信信号とイメージ信号にはI成分とQ成分の間に振幅と位相のミスマッチが付加される。特にI成分信号経路193とQ成分信号経路194におけるフィルタ回路のばらつきにより、周波数に依存した振幅と位相のミスマッチが付加される。
ADC14、15から出力されるデジタル受信信号とイメージ信号は、フィルタミスマッチ校正回路(FIL_CAL)195に入力される。フィルタミスマッチ校正回路(FIL_CAL)195は、fIFi毎にI、Q成分に1次変換を行うことによりイメージ信号の周波数に依存したIQのミスマッチを補正する。校正フィルタ207、209、208、206はそれぞれ、
(z)、f(z)、f(z)、f(z)の周波数特性を有している。フィルタミスマッチ校正回路(FIL_CAL)195に入力されるI成分とQ成分の信号をそれぞれIinz、Qinzとして、出力されるI成分とQ成分の信号をそれぞれIoutz、Qoutzとすると、Ioutz、Qoutzは、式(3.1)のように示される。
Figure 0004593430
式(3.1)は、入力信号Iinz、Qinzの間に周波数に依存する振幅と位相のミスマッチが付加されていても、校正フィルタの周波数特性f(z)、f(z)、f(z)、f(z)を適切に選ぶことにより、周波数に依存するミスマッチの校正が可能であることを示している。
受信モードでは、既に「フィルタミスマッチ校正モード」においてイメージ信号周波数帯の複数の周波数の設定ポイントfIFiにて、それぞれミスマッチが零となるように校正フィルタの周波数特性が設定されている。その為、フィルタミスマッチ校正回路(FIL_CAL)195から出力されるイメージ信号のミスマッチは、周波数の設定ポイントfIFi毎においてそれぞれゼロとなる。フィルタミスマッチ校正回路(FIL_CAL)195から出力される受信信号とイメージ信号は、イメージ除去回路(IRC)26に入力される。イメージ除去回路(IRC)26により、受信信号はベースバンド周波数に周波数変換され、イメージ信号は減衰される。
次に図3及び図4(図4A、図4B)により、イメージ除去回路(IRC)26の構成例及びイメージ除去回路の基本動作を説明する。
図3において、イメージ除去回路(IRC)26は、デジタル乗算器145〜148、デジタル90度位相器149、デジタル加算器150、デジタル減算器151、LPF152、153、デジタル発振器144、入力端子142、143、出力端子154、155により構成される。
このイメージ除去回路(IRC)26の入力端子142、143にそれぞれ下記の式(4.1)及び式(4.2)で示される、位相と振幅ミスマッチのない理想的な直交複調信号IIFとQIFが入力されたとする。
Figure 0004593430
ここで、A(t)、B(t)をそれぞれ受信信号とイメージ信号の変調信号成分、α、βをそれぞれ受信信号とイメージ信号のキャリア成分の位相、ωIFをIF角周波数、tを時間とする。
式(4.1)と式(4.2)は、受信信号とイメージ信号が、図4Aに示されるように、同一の周波数帯に存在していることを示している。
一方、デジタル発振器144は、IFのトーン信号cos(ωIFt)を発生し、
デジタル乗算器145、148に出力する。デジタル90度位相器149は、デジタル発振器144の出力を受けて、90度位相の異なるsin(ωIFt)を発生させ、乗算器146、147に出力する。乗算器145と147の出力は、デジタル加算器150によって加算され、同様に、乗算器146と148の出力は、デジタル減算器151によって減算される。
よって、デジタル加算器150とデジタル減算器151の出力は、次の式(4.3)及び式(4.4)のI,Qで示される。
Figure 0004593430
式(4.3)と式(4.4)は、図4Bに示されるように、受信信号がベースバンド周波数に、イメージ信号がIFの2倍の周波数に周波数変換されたことを意味している。更に、LPF152、153を用いてチャネルフィルタリングを行うことで、次の式(4.5)及び式(4.6)に示されるようにイメージ信号を減衰して受信信号のみを得ることが出来る。
Figure 0004593430
低IF方式では、周波数fLOのローカル信号を発生させるLOを用いて周波数がfLO+fIFのRF受信信号129をIF fIFに周波数変換する際に、図4Aに示すように、LO周波数に対して受信信号129と対称の関係にある周波数がfLO−fIFのイメージ信号130も同様に周波数fIFに周波数変換され、受信信号129に重畳するという問題が生じる。一般的なフィルタでは、受信信号129を劣化させることなくイメージ信号130のみを減衰することが出来ない。
そこで、受信信号129をIF帯からベースバンド帯に周波数変換する際にイメージ除去回路を用いると、図4Bのように、イメージ信号130の周波数を2fIFとし、受信信号129と重畳していたイメージ信号130を分別することが出来る。更にベースバンド周波数が通過域に、2fIFが減衰域となるように低域通過フィルタ(以下「LPF(Low-Pass Filter)」と略記する)の周波数特性131を設定することにより、イメージ信号130を減衰し、受信信号129のみを取り出すことが出来る。
位相と振幅ミスマッチのない理想的な直交複調信号がイメージ除去回路(IRC)26に入力された場合、上記の様に受信信号とイメージ信号を完全に分離することが可能である。しかし、I、Q成分の間に振幅と位相のミスマッチが存在すると、イメージ除去回路26における受信信号とイメージ信号との分離が不完全になり、通信品質の劣化、例えばBER(Bit Error Rate)の低下を招く。
ここで、IRRと振幅ミスマッチ、位相ミスマッチの関係をそれぞれ図5A、図5Bに示す。図5Aは位相ミスマッチがないとした場合のIRRと振幅ミスマッチの関係を示し、図5Bは振幅ミスマッチがないとした場合のIRRと位相ミスマッチの関係を示す。図5A、図5Bは、振幅、位相ミスマッチによってIRRが低下することを示している。例えば携帯電話のGSM(Global System for Mobile communications)規格から類推すると、IFを200kHzとした時、50dB以上のIRRが必要であり、このとき振幅のミスマッチは(位相ミスマッチがないとした場合)約0.6%以下、位相のミスマッチは(振幅ミスマッチがないとした場合)約0.4度以下でなければならない。
図1に示す低IF受信機において、このようなIQ成分のミスマッチは、直交ミキサ192、I成分信号経路193やQ成分信号経路194の帯域通過フィルタ(以下「BPF(Band-Pass Filter)」と略記する)、I成分信号経路193やQ成分信号経路194の可変増幅器(以下「PGA(Programmable Gain AmplIFier)」と略記する)、ADC14、15といったアナログ回路の製造ばらつきや温度特性により発生する。
このように、イメージ除去回路の入力信号におけるI、Q成分の間に、振幅と位相のミスマッチが存在するとイメージ除去の精度が低下する要因となる。
本実施例によれば、フィルタミスマッチ校正回路によりイメージ信号の周波数帯域内の複数の周波数の設定ポイントにてIQミスマッチが検出され、いずれの設定ポイントでも所定値、例えば50 dB以上のIRRを確保するように校正されるので、このような不具合は生じない。すなわち、フィルタミスマッチ検出回路(M_DETC)310は、これら二つ(I成分及びQ成分)の復調出力の間の振幅ミスマッチと位相ミスマッチとを検出する。なお、直交ミキサ192から出力された受信信号とイメージ信号は、I成分信号経路193とQ成分信号経路194を介してADC14、15に入力されてデジタル信号に変換される。この間にも、上記したように、I、Q成分に周波数に依存した振幅と位相のミスマッチが発生する可能性がある。そこで、振幅ミスマッチと位相ミスマッチは、イメージ除去回路(IRC)26の二つの入力端間で(換言すると、ADCも含めたI成分信号経路およびQ成分信号経路の出力信号を)検出するのが望ましい。
図6(図6A、図6B)に本実施例のフィルタミスマッチ校正回路の動作を示す。
図6Aは、フィルタミスマッチ校正回路の出力におけるIQの振幅ミスマッチと周波数の例を示している。破線は校正前の特性の例、実線は校正後の特性の例を示している。本実施例では、フィルタミスマッチ検出回路(M_DETC)310による検出結果に基づき、複数の周波数の設定ポイントで、いずれも所定値以上のIRRを確保するように、フィルタミスマッチ校正回路195による校正を行う。このように、校正フィルタの周波数特性を適切に選択することにより、fIFiにおいて振幅ミスマッチを零にする。
図6Bは、フィルタミスマッチ校正回路の出力におけるIQの位相ミスマッチと周波数の例を示している。破線は校正前の特性の例、実線は校正後の特性の例を示している。図6Aと同様に、複数の校正信号fにより、複数の設定ポイントにおいて、校正を行う。校正フィルタの周波数特性を適切に選択することにより、fIFiにおいて位相ミスマッチを零にする。
イメージ除去回路の動作原理及び、IQミスマッチの校正とイメージ除去の関係について、図7(図7A〜図7D)で説明する。なお、図7はIQ平面上においてIとQをベクトル表示した図である。
まず、図7Aに、受信信号がベースバンド周波数に変換される場合でかつ、I、Qの振幅と位相にミスマッチが存在しないときの、I、Qベクトルの動作を示す。式(4.1)及び式(4.2)で示される受信信号のI、Q成分はそれぞれ、
A(t)cos(ωIFt+α)、A(t)sin(ωIFt+α)
で表された。よって、図7Aの左図のように、I成分(点線)を基準にするとQ成分(実線)はI成分に対して位相が90度遅れたベクトルとして表現できる。イメージ除去回路は、Q成分の位相を90度回転させた後に、2つのベクトルを加算することによりI成分の出力を得る。この時、図7Aの右図のように、2つのベクトルは同相ベクトルとなる。
図7Bにイメージ信号がベースバンド周波数に変換される場合の、I、Qベクトルの動作を示す。式(4.1)及び式(4.2)で示されるイメージ信号のI、Q成分はそれぞれB(t)cos(−ωIFt+β)、B(t)sin(−ωIFt+β)で表された。これらの式は更に、B(t)cos(ωIFt−β)、−B(t)sin(ωIFt−β)と書き直すことが出来る。よって、図7B左のように、I成分(点線)を基準にするとQ成分(実線)はI成分に対して位相が90度進んだベクトルとして表現できる。イメージ除去回路は、上記と同様にQ成分の位相を90度回転させた後に、2つのベクトルを加算することによりI成分の出力を得る。この時、図7Bのように、2つのベクトルは逆相ベクトルとなり、イメージ信号は出力されない。
このように、イメージ除去回路は受信信号とイメージ信号におけるQ成分(sin成分)の符号の違いを利用して、同一帯域に存在する受信信号とイメージ信号を分別している。
次に、イメージ信号がベースバンド周波数に変換される際に、ミスマッチが存在する場合のI、Qベクトルの動作を、図7C、図7Dに示す。
I、Q成分の間に振幅と位相のミスマッチが存在する場合には、動作は、図7Bと同様であるが、結果が異なる。I成分(点線)を基準にすると、図7Cの左図のようにI、Q成分の間に振幅と位相のミスマッチが存在する場合、Q成分(実線)はI成分に対して位相が90度差でない、大きさの異なるベクトルとして表現できる。イメージ除去回路は、Q成分の位相を90度回転させた後に2つのベクトルを加算するが、図7Cの右図のように2つのベクトルは逆相ベクトルとならない為、イメージ信号が打ち消されずにベースバンド周波数に出力されてしまう。
しかしながら、本実施例によれば、校正フィルタの周波数特性を適切に選択することにより、複数の周波数fIFiにおいて振幅ミスマッチおよび位相ミスマッチが零になるように校正される。
そのため、ADC14、15から出力されたデジタル受信信号とイメージ信号は、フィルタミスマッチ校正回路(FIL_CAL)195に入力され、複数の周波数fIFiにおいて、IQミスマッチが校正され、通信規格(GSM規格)を満たすようになる。
図7Dで、イメージ信号がベースバンド周波数に変換される際に、I、Qベクトルのミスマッチが校正されている場合の、I、Qベクトルの動作を説明する。イメージ除去回路は、Q成分の位相を90度回転させた後に2つのベクトルを加算するが、図7Dの右図のように2つのベクトルは逆相ベクトルとなり、イメージ信号が打ち消されるので、ベースバンド周波数には出力されない。すなわち、イメージ除去回路に入力されるI、Qベクトルにミスマッチが存在しないので、図7Bと同じ動作となる。
上記ではI成分が出力される場合のみについて述べたがQ成分が出力される場合も同様である。
このように、フィルタミスマッチ校正回路195によって複数の周波数fIFiでIQミスマッチが校正されている為、イメージ除去回路(IRC)26において、広帯域に高精度のイメージ除去が行われ、受信信号のみが出力される。
複数の周波数において高精度のイメージ除去が行われる為、広帯域に高いIRRを得ることが出来る。イメージ除去回路(IRC)26から出力されるデジタル受信信号はベースバンド回路に入力されてデジタル複調処理が行われる。
図8は、3次のベッセルフィルタのカットオフ周波数にIQで2%のミスマッチが存在した場合の、周波数とIRRの関係を示している。IFを200kHzとし、サンプリング周波数を1MHz、fIF1、fIF2、fIF3をそれぞれ100kHz、200kHz、300kHz、すなわち校正する周波数の数N=3とした場合について示す。図8によれば、IQミスマッチの校正を1つの周波数で行った場合は(点線)、IFにおける信号帯域内でIRRが十分に確保できずGSM規格を満たすことが出来ないが、校正を複数の周波数により行うこと(実線)により、広帯域にIRRが50dB以上に改善され、通信規格(GSM規格)を満たすことが可能となり高品質な通信を実現出来る。
フィルタミスマッチ校正ユニットの全体あるいは主要部、すなわち、タップ係数算出回路(T_CALC)27、フィルタミスマッチ校正回路(FIL_CAL)195、校正制御回路(CAL_ctl)300及びフィルタミスマッチ検出回路(M_DETC)310は、イメージ除去回路(IRC)26とともに、コンピュータ上で動作し上記機能を所定の手順で実現する演算処理機能を有するコンピュータプログラムとして構成しても良く、あるいは、上記機能を実現するロジック回路として構成しても良く、さらには、コンピュータプログラムとロジック回路との組み合わせで構成しても良い。
さらに、校正信号は工場出荷時において外部から入力されても良いし、内部に校正信号源を保持させて、携帯端末の起動時や動作中に校正信号が入力されても良い。
なお、校正フィルタの設計は、図示しないが、検出するミスマッチもしくは補正値に対応した関数をあらかじめ受信機に保持させて、その関数をもとに行っても良いし、ベースバンドや携帯端末が有するソフトウェアにより行われても良い。
以上述べたように、本実施例によれば、所望の周波数帯域での希望受信信号に対するイメージ妨害信号の除去比(IRR)が受信機に必要とされる規格を満足するように、上記周波数帯域内で複数の周波数の設定ポイントにてfIFi毎に、I、Q成分に1次変換を行うことにより、周波数に依存したIQのミスマッチを補正するので、広帯域に高い精度でイメージ除去が可能となる。
図9ないし図19で本発明の第2の実施例を説明する。本実施例は、低IF方式を採用した受信機である。
まず、図9に第2の実施例になる低IF受信機の回路構成を示す。同図に示す低IF受信機は、アンテナ1、LNA2、校正信号源3、スイッチ4、16〜19、22、23、ミキサ5、6、アナログ90度位相器7、RFシンセサイザ8、帯域通過フィルタ(BPF)9、10、コントロール回路11、可変増幅器PGA12、13、アナログ・デジタル変換器(ADC)14、15を備えている。さらに、フィルタミスマッチ校正回路(FIL_CAL)20、補正係数算出回路(C_CALC)21、メモリ(MEM)24、振幅・位相ミスマッチ校正回路(GP_CAL)25、イメージ除去回路(IRC)26、タップ係数算出回路(T_CALC)27を含んで構成されている。
本実施例は、校正信号源3、スイッチ4、16〜19、フィルタミスマッチ校正回路(FIL_CAL)20、フィルタミスマッチの検出を行い且つミスマッチに対する補正係数を算出する補正係数算出回路(C_CALC)21、メモリ(MEM)24、振幅・位相ミスマッチ校正回路(GP_CAL)25、タップ係数算出回路(T_CALC)27及び校正制御回路(図示略)により、フィルタミスマッチ校正ユニットを構成している点に特徴がある。
同図において、アンテナ1で受信されたRF帯の受信信号は、LNA2によって増幅され、ミキサ5、6に入力される。ここで、低IF受信機においては、RFシンセサイザ8により、受信信号のRF周波数に対してfIFだけ低い周波数を有するLO信号が生成される。生成されたLO信号は2つのミキサ5、6に入力されるが、一方は直接ミキサ5に入力され、他方はアナログ90度位相器7を介してミキサ6に入力される。受信信号とLO信号とがミキサ5、6により乗算され、受信信号はIFに周波数変換される。その後、BPF9、10によってDCオフセットやフリッカ雑音等のDC近傍の雑音及び、妨害波等の帯域外雑音が除去される。受信信号はその後、PGA12、13によりゲインを調節された後、ADC14、15によりデジタル信号に変換される。PGA12、13のゲインは、ベースバンド回路(B.B.)からの制御信号により、コントロール回路(CTRL)11を介して制御される。
本実施例の受信機には、BPF9、10で生じ周波数に依存するミスマッチを校正する「フィルタミスマッチ校正モード」と、ミキサ5、6やPGA12、13、ADC14、15で生じ周波数に依存しないミスマッチを校正する「ゲイン・位相ミスマッチ校正モード」、および、RF信号を受信してベースバンド信号に変換する「受信モード」の3つのモードから成る。
以下に、本実施例の受信機の各モードに関し、動作を説明する。
図10を用いて、「フィルタミスマッチ校正モード」における校正動作を説明する。フィルタミスマッチ校正モードは、受信機のアナログフィルタにおいて生成される周波数に依存するミスマッチを校正する事を目的として実行される。
校正信号源3から複数の周波数fの校正信号が出力され、これらの校正信号はスイッチ4を介してミキサ5、6に入力される。ここでRFシンセサイザ8が、周波数fLOのLO信号を生成する。LO信号の一方は直接ミキサ5に入力され、他方はアナログ90度位相器7を介してミキサ6に入力される。校正信号とLO信号とがミキサ5、6により乗算され、これらの校正信号はIF周波帯域における複数のイメージ信号周波数fIFiに周波数変換される。以下では、ミキサ5の出力をI成分、ミキサ6の出力をQ成分と定める。その後、BPF9、10によってDCオフセットやフリッカ雑音等のDC近傍の雑音及び、イメージ信号帯域外雑音が除去される。
校正信号はその後、PGA12、13によりゲインを調節された後、ADC14、15によりデジタル信号に変換される。PGA12、13のゲインは、ベースバンド回路(B.B.)からの制御信号により、コントロール回路(CTRL)11を介して制御される。
デジタル信号に変換された校正信号のI成分はスイッチ16、18、また、Q成分はスイッチ17、19を介して、それぞれ補正係数算出回路(C_CALC)21に入力される。補正係数算出回路(C_CALC)21は、入力されたデジタル校正信号に対するIQミスマッチを検出し、ミスマッチに対する補正係数a及びbを算出する。補正係数算出回路(C_CALC)21の構成及び動作については、後で説明する。
前記した補正係数a及びbは、周波数fIFiの校正信号を基に算出した場合、それぞれa及びbとしてメモリ24に保存される。
周波数fIFiに対する補正係数a及びbを得た後、校正信号源3は、発信周波数をfから切り替えて、周波数fi+1の校正信号を出力する。上記した同様の動作により、周波数fIF(i+1)の校正信号を基に補正係数a及びbが算出され、それぞれai+1及びbi+1としてメモリ24に保存される。
上記した動作をN回繰り返すことにより、
IF帯の校正信号周波数fIF1、fIF2、...、fIF(N−1)、fIFNに対する補正係数 a、a、...、aN−1、aとb、b、...、bN−1、bが算出され、メモリに保存される。
上記した補正係数は、タップ係数算出回路(T_CALC)27に入力される。
タップ係数算出回路(T_CALC)27は、各周波数に対応する補正係数(ミスマッチとも見なせる)を基に、周波数に依存するIQミスマッチを校正するフィルタが設計される。設計されるフィルタは、
周波数fIF1、fIF2、...、fIF(N−1)、fIFNに対して、フィルタのゲインが
、a、...、aN−1、aとなる校正フィルタa「FIR_a」と、
周波数fIF1、fIF2、...、fIF(N−1)、fIFNに対して、フィルタのゲインが
、b、...、bN−1、bとなる校正フィルタb「FIR_b」である。
タップ係数算出回路(T_CALC)27は上記した補正係数を基に、上記した校正フィルタFIR_aとFIR_bのタップ係数 ha0,ha1,...及びhb0,hb1,...を算出する。タップ係数算出回路(T_CALC)27の構成及び動作については、後で説明する。
上記したタップ係数は、フィルタミスマッチ校正回路(FIL_CAL)20に入力され、タップ係数が更新される。フィルタミスマッチ校正回路(FIL_CAL)20の構成及び動作については、後で説明する。
次に、図11を用いて、「ゲイン・位相ミスマッチ校正モード」における校正動作を説明する。ゲイン・位相ミスマッチ校正モードは、受信機のアナログミキサやPGA、ADCで生じ、周波数に依存しないミスマッチを校正する事を目的として実行される。
校正信号源3から周波数fの校正信号が出力される。ここで、校正信号の周波数fは、直後に受信する受信信号のイメージ信号周波数fLO−fIFに設定する。校正信号源3の構成及び動作については、後で説明する。
前記した周波数fの校正信号は、スイッチ4を介してミキサ5、6に入力される。ここでRFシンセサイザ8が、周波数fLOのLO信号を生成する。LO信号の一方は直接ミキサ5に入力され、他方はアナログ90度位相器7を介してミキサ6に入力される。校正信号とLO信号とがミキサ5、6により乗算され、校正信号はIF周波帯域におけるイメージ信号周波数fIFiに周波数変換される。その後、BPF9、10によってDCオフセットやフリッカ雑音等のDC近傍の雑音及び、イメージ信号帯域外雑音が除去される。
校正信号はその後、PGA12、13によりゲインを調節された後、ADC14、15によりデジタル信号に変換される。PGA12、13のゲインは、直後に受信する受信信号の電力に合わせてベースバンド回路(B.B.)からの制御信号により、コントロール回路(CTRL)11を介して制御される。
デジタル信号に変換された校正信号のI成分はスイッチ16、Q成分はスイッチ17を介して、それぞれフィルタミスマッチ校正回路(FIL_CAL)20に入力される。フィルタミスマッチ校正回路(FIL_CAL)20では信号経路、特にIQのBPF9、10により生じる周波数に依存したIQミスマッチの校正が行われる。その後、I成分はスイッチ22、18、Q成分はスイッチ23、19を介して補正係数算出回路(C_CALC)21に入力される。補正係数算出回路(C_CALC)21は、入力されたデジタル校正信号に対するIQミスマッチを検出し、ミスマッチに対する補正係数a及びbを算出する。補正係数算出回路(C_CALC)21の構成及び動作については、後で説明する。
前記した補正係数a及びbは、それぞれa及びbとしてメモリ24に保存される。補正係数a及びbは、振幅・位相ミスマッチ校正回路(GP_CAL)25に入力され、補正係数が更新される。振幅・位相ミスマッチ校正回路(GP_CAL)25の構成及び動作については、後で説明する。
図12を用いて、「受信モード」における受信動作を説明する。受信モードはRF信号を受信してベースバンド信号に変換する事を目的として実行される。アンテナ1で受信されたRF帯の受信信号は、LNA2によって増幅され、スイッチ4を介してミキサ5、6に入力される。ここで、低IF受信機においては、RFシンセサイザ8により、受信信号のRF周波数に対してfIFだけ低い周波数を有するLO信号が生成される。生成されたLO信号は2つのミキサ5、6に入力されるが、一方は直接ミキサ5に入力され、他方はアナログ90度位相器7を介してミキサ6に入力される。受信信号とLO信号とがミキサ5、6により乗算され、受信信号はIFに周波数変換される。その後、BPF9、10によってDCオフセットやフリッカ雑音等のDC近傍の雑音及び、妨害波等の帯域外雑音が除去される。受信信号はその後、PGA12、13によりゲインを調節された後、ADC14、15によりデジタル信号に変換される。PGA12、13のゲインは、ベースバンド回路(B.B.)からの制御信号により、コントロール回路(CTRL)11を介して制御される。
ADC14、15から出力されるデジタル受信信号は、フィルタミスマッチ校正回路(FIL_CAL)20に入力される。フィルタミスマッチ校正回路(FIL_CAL)20では信号経路、特にIQのBPF9、10により生じる周波数に依存したIQミスマッチの校正が行われる。
その後、デジタル受信信号はスイッチ22、23を介して振幅・位相ミスマッチ校正回路(GP_CAL)25に入力される。振幅・位相ミスマッチ校正回路(GP_CAL)25では、信号経路、特にIQのミキサ5、6、PGA12、13、ADC14、15により生じる周波数に依存しないIQミスマッチの校正が行われる。
振幅・位相ミスマッチ校正回路(GP_CAL)25から出力されるデジタル受信信号は、イメージ除去回路(IRC)26に入力される。受信信号と共にイメージ信号を受信していた場合、イメージ信号周波数帯におけるIQの振幅・位相ミスマッチは校正されている為、イメージ除去回路(IRC)26において受信信号とイメージ信号の分離が高精度に行われる。更にチャネルフィルタリングを行うことにより受信信号のみを出力する。イメージ除去回路(IRC)26から出力される受信信号は、ベースバンド回路(B.B.)に入力され、デジタル複調処理が行われる。
なお、位相・振幅校正ユニットは、さらに、直交ミキサ出力の所望の周波数帯域での希望受信信号に対するイメージ妨害信号の除去比(IRR)が単一の周波数の設定ポイントにて単一の除去比を設定することで上記規格を満足させる機能も具備するように構成しても良い。
図13に、前記した受信機のIQミスマッチの校正手順をまとめて示す。同図において、S1は、フィルタミスマッチ校正モードである。S1においては、まず、端末の電源が投入された後に(S11)、周波数fの校正信号が受信機に入力される(S12)。図示しないが、この時、LO周波数とPGAのゲインは任意の設定値を用いる。例えば、最も低いLO周波数と最小のPGAのゲインに設定しても良い。周波数fの校正信号を基に、受信機のIQ振幅・位相ミスマッチを検出し、ミスマッチに対する補正係数a、bを算出する(S13)。補正係数a、bはメモリに保存される(S14)。
S12からS14までの試行をN回繰り返す。S12からS14までの繰り返し試行がN回未満の時はS12に戻り、N回以上の時は次の手順に進む(S15)。S12からS14までの繰り返し試行により、IF帯の複数の周波数fIF1、fIF2、...、fIF(N−1)、fIFNに対する
補正係数a、a、...、aN−1、aとb、b、...、bN−1、bがメモリに保持される。
これらの補正係数を基に、後に述べるFIR_aとFIR_bのタップ係数
a0、ha1、...及びhb0、hb1、...を算出し(S16)、FIR_aとFIR_bのタップ係数を更新する(S17)。
S2は、ゲイン・位相ミスマッチ校正モードである。タップ係数の更新(S17)後、直後に受信する受信信号の周波数fRFと電力に関する情報をベースバンドモデムより得る。その情報を基に、LO周波数の設定とPGAのゲイン設定が行われる(S21)。
イメージ信号周波数の校正信号を受信機に入力し、イメージ信号に対するIQミスマッチの補正係数a、bを算出し(S22)、振幅・位相ミスマッチ校正回路(GP_CAL)25における補正係数a、bの値を更新する(S23)。
また、受信信号が複数のバースト信号によって時間的に分割されている場合、前記複数の除去比の設定は、前記バースト信号受信毎にバースト信号受信前に行われる。この場合、複数の周波数の設定ポイントにおける複数の除去比の設定を、受信機の電源投入時に行い、単一の周波数の設定ポイントにおける単一の除去比の設定を前記バースト信号受信毎にバースト信号受信前に行うようにしても良い。
S3は受信モードである。補正係数a、bの値を更新(S23)後、RF受信信号をアンテナ1より受信する(S31)。受信経路におけるイメージ信号帯域内のIQ振幅・位相ミスマッチは、受信前に校正されている為、受信信号と共にイメージ信号を受信した場合でも、イメージ除去回路(IRC)26において高精度のイメージ除去が行える。受信を終えると、省電力化の為に、次の受信タイミングまで受信機をスリープ状態にする(S32)。次の受信タイミングが来ると、受信機が立ち上がり(S33)、受信機は再びゲイン・位相ミスマッチ校正モードで動作する。
チャネル選択を行う毎に、LO周波数やPGAのゲイン設定が異なる為に、付加されるIQミスマッチが異なる。しかし、本実施例によれば、受信モードの直前でゲイン・位相ミスマッチモードを実行することにより校正が行われている為、常に高いIRRでイメージ除去を行うことが可能である。
また、フィルタミスマッチ校正モード(S1)終了後に、全てのLO周波数やPGAのゲイン設定におけるミスマッチに対する補正係数を算出しておき、メモリ等の記憶媒体に書き込んでおいても良い。この場合、受信時には記憶媒体から補正係数を読み出すだけで済むため、受信前に毎回校正を行う必要がない。
図14に、本実施例の校正用信号源3の構成例を示す。同図に示す校正用信号源3は、RFシンセサイザ28、高調波生成回路161、インバーター31、32、差動アンプ33、34、スイッチ35、36を含んで構成される。
同図の構成において、校正信号を発生する。すなわち、RFシンセサイザ28により生成されたRF信号は、高調波生成回路161に入力される。RFシンセサイザ28は、図1のRFシンセサイザ8を用いることにより、回路面積の増加を低減可能である。高調波生成回路161では、入力されるRF信号を分数分周し、その高調波を校正信号とすることを目的として動作する。
高調波生成回路161は、可変分周器(V_DIV)30とシグマ・デルタ変換器(ΣΔ)29から構成されており、入力されるRF信号を分数分周する。高調波生成回路161からの出力信号は、インバーター31に入力される。インバーター31、32により信号は矩形波となり、高次の高調波成分の電力を増加する。更に、インバーター31、32から出力される矩形波を差動アンプ33、34により増幅し、スイッチ35、36を介して出力する。矩形波には高次の高調波が含まれており、その中の特定の次数の高調波が校正信号として用いられる。
RFシンセサイザの周波数をfLO、可変分周器(V_DIV)30の分周比をl、高調波の次数をmとすると、校正信号周波数fは下記のように表される。
=fLO÷l×m
次数m以外の高調波も受信機に入力されるが、不要な高調波成分は図1におけるBPF9、10により減衰される為、補正係数算出回路(C_CALC)21に入力されるデジタル校正信号は、トーン信号に近い信号である。
また矩形波を増幅するアンプは、高調波を増幅することを目的としており、差動アンプである必要はない。本校正信号源では、シグマ・デルタ変換器(ΣΔ)29による分周を用いることにより、短時間に周波数を変化させることが出来る。また、RFの校正信号を生成する際にミキサを用いて、周波数を可変にすることも可能であるが、校正信号の近傍の周波数にイメージ信号を生成して補正係数の算出の妨げとなることがある。校正信号として高調波を用いることにより、校正信号の近傍の周波数に余分な雑音を発生せずに済む。
図15に、本実施例の振幅・位相ミスマッチ校正回路(GP_CAL)25の構成例を示す。同図に示す振幅・位相ミスマッチ校正回路(GP_CAL)25は、入力端子37、38、43、44、デジタル乗算器41、42、デジタル加算器45、出力端子39、40を含んで構成される。
同図の構成は、図24(従来例)のゲイン・位相ミスマッチ校正回路において、b=1、c=0とした構成と等価である。本構成によりI成分の信号を用いてQ成分の信号の振幅と位相を変化させることが出来る。例えば、入力端子37、38にそれぞれC(t)cosωIFt、C(t)γsin(ωIFt+θ)を入力したとする。ここで、C(t)は入力信号の振幅、ωIFは入力信号の角周波数、tは時間、γは振幅ミスマッチ、θは位相ミスマッチとする。デジタル加算器45の出力CQは、同図の構成から、下記の式 (5.1)で示され、更に式(5.2)のように示される。
Figure 0004593430
この時、下記の式(5.3)を満たすaとbの値を選ぶことにより、I成分に対してミスマッチのないQ成分の信号を得ることができる。
Figure 0004593430
図16に本実施例の補正係数算出回路(C_CALC)21の構成例を示す。同図に示す補正係数算出回路(C_CALC)21は、入力端子46、47、デジタル乗算器48、49、51、57、58、デジタル加算器50、59、60、61、デジタル二乗器52、53、デジタル減算器54、デジタル積分器55、56、遅延器62、63、出力端子64、65を含んで構成される。
同図の構成により、直交複調信号におけるI成分とQ成分の振幅と位相のミスマッチに対する補正係数a、bを算出する。デジタル乗算器48,49とデジタル加算器50による構成は、式(5.1)、式(5.2)、式(5.3)の原理で動作し、a、bの値を変化させることにより、Q成分の振幅と位相を変化させることができる。
デジタル乗算器51とデジタル積分器55により位相ミスマッチの検出を行う。デジタル二乗器52、53の出力をデジタル減算器54により減算し、デジタル積分器56で積分することにより、ゲイン(電力)ミスマッチの検出を行う。もし、入力端子46から入力される直交複調信号のI成分と加算器50から出力されるQ成分との振幅が等しく、且つ位相差が正確に90度であれば、積分器55,56の出力は零となる。
しかしI成分とQ成分の間にミスマッチが存在すると積分器55,56は非零の誤差成分EとEを出力する。誤差成分EとEは、乗算器57、58によりゲインを調節された後、デジタル加算器59〜61、遅延器62、63を用いて積分され、乗算器48、49に係数a、bとしてフィードバックされる。補正係数算出回路(C_CALC)21では、I成分とQ成分の間のミスマッチEとEの検出と補正係数a、bの更新を繰り返すことにより、EとEが零に漸近するように収束演算が行われる。同図の構成においてaとbの値は下記の式(5.4)及び式(5.5)のように更新される。
Figure 0004593430
ここで、kとkはステップゲインであり、絶対値が1より小さな任意の定数である。また、a(i)、b(i)はi回目に更新された補正係数a、bである。
式(5.4)、式(5.5)で示されるように古い推定量に、重み付けを行なった誤差成分を加えることで、新しい推定量を得る。
図17に、本実施例のフィルタミスマッチ校正回路(FIL_CAL)20の構成例を示す。同図に示すフィルタミスマッチ校正回路(FIL_CAL)20は、入力端子66、67、71、72、遅延器68、校正フィルタa(FIR_a)69、校正フィルタb(FIR_b)70、デジタル加算器73、出力端子74、75を含んで構成される。
図17の構成は、図1におけるフィルタミスマッチ校正回路においてf(z)=0、f(z)=1とした場合と同様の構成である。なお本実施例では、f(z)およびf(z)をFIRフィルタの周波数特性とした場合について説明を行う。FIRフィルタはタップ係数を対称に設定することにより位相特性を直線位相にすることが可能である。ゲイン特性のみを考慮すれば良いため、設計が容易になる。また、FIRフィルタを用いる場合は、全てのフィルタタイプを実現可能な奇数次のFIRフィルタを用いる方が良い。本構成により、直交複調信号におけるI成分とQ成分の振幅と位相の周波数に依存するミスマッチを補正する。
入力端子66から入力される校正信号のI成分は、一方は遅延器68により校正フィルタa(FIR_a)69、校正フィルタb(FIR_b)70と同様の遅延量を付加され出力端子74に出力される。もう一方で校正フィルタa(FIR_a)69を介しデジタル加算器73に入力される。入力端子67から入力される校正信号のQ成分は、校正フィルタb(FIR_b)70を介し、デジタル加算器73に入力される。
FIR_aは、タップ係数算出回路(T_CALC)27により、算出されたタップ係数ha0,ha1,...を読み込む。上記タップ係数により、FIR_aの周波数特性f(z)は、図18Aに示されるように、周波数fIF1、fIF2、...、fIF(N−1)、fIFNにおいてそれぞれa、a、...、aN−1、aのゲインを有する。
同様に、FIR_bは、タップ係数算出回路(T_CALC)27により、算出されたタップ係数hb0,hb1,...を読み込む。上記タップ係数により、FIR_bの周波数特性f(z)は、図18Bに示されるように、fIF1、fIF2、...、fIF(N−1)、fIFNにおいてそれぞれb、b、...、bN−1、bのゲインを有する。
IF1、fIF2、...、fIF(N−1)、fIFNそれぞれの周波数において、遅延器68の出力とデジタル加算器73の出力は式(5.1)〜式(5.3)と同様の関係を満たしている。その為、広い帯域においてIQミスマッチを低減することが可能となる。
なお図17の例は、校正フィルタa(FIR_a)69及び校正フィルタb(FIR_b)70をFIRフィルタとした場合について図示している。その他の、例えばIIRフィルタを用いた場合には、I成分とQ成分の遅延量が等しくなるように遅延器68を適切に設定する。
図19Aに、本実施例の校正フィルタa(FIR_a)69の構成例を示す。同図に示す校正フィルタa(FIR_a)69はFIRフィルタであり、入力端子76、遅延器77〜82、デジタル乗算器83〜89、デジタル加算器90〜95、出力端子96を含んで構成される。入力端子76からの入力信号及び多段縦続接続された遅延器77〜82からの出力信号とタップ係数はデジタル乗算器83〜89により乗算され、更に乗算結果はデジタル加算器90〜95によって加算され出力端子96に出力される。
図19Bに、本実施例の校正フィルタb(FIR_b)70の構成例を示す。同図に示す校正フィルタb(FIR_b)70はFIRフィルタであり、入力端子97、遅延器98〜103、デジタル乗算器104〜110、デジタル加算器111〜116、出力端子117を含んで構成される。入力端子97からの入力信号及び多段縦続接続された遅延器98〜103からの出力信号とタップ係数はデジタル乗算器104〜110により乗算され、更に乗算結果はデジタル加算器111〜116によって加算され出力端子117に出力される。
本実施例においては、校正フィルタa(FIR_a)69及び校正フィルタb(FIR_b)70を係数対称型のFIRフィルタとしたが、次数は任意の次数で良い。フィルタの次数は、IQミスマッチに必要な帯域や精度、実装されるハードウェアの量に合わせて決定される。また、校正フィルタa(FIR_a)69及び校正フィルタb(FIR_b)は、FIRフィルタ以外のフィルタにおいても実現可能である。
タップ係数算出回路(T_CALC)27における校正フィルタのタップ係数算出方法について説明する。校正フィルタa(FIR_a)69を係数対称型の7次のFIRフィルタとした例を示す。校正フィルタa(FIR_a)69の伝達関数は、式(5.6)のように示される。
Figure 0004593430
より、式(5.6)は、式(5.7)のように示される。
Figure 0004593430
式(5.7)より、校正フィルタa(FIR_a)69のゲイン特性G(ω)は、式(5.8)で示される。
Figure 0004593430
周波数fIF1、fIF2、fIF3で、ゲインがa、a、aとする為、(5.9)〜(5.11)が成り立つ。また周波数特性が連続的に変化するように、式(5.12)を含めた(5.9)〜(5.12)の4つの連立方程式を解き、タップ係数ha0、ha1,ha2,ha3を得る。
Figure 0004593430
例えば、サンプリング周波数を1MHz、fIF1、fIF2、fIF3をそれぞれ100kHz、200kHz、300kHzとして連立方程式を解くと、
タップ係数ha0、ha1,ha2,ha3は、積と和のみの簡単な式となる。ここでは、ha0のみを示す。
ha0 =-2.325015810970534×a - 0.26513258266612244×a + 2.5901483936366576×a
(5.13)
よって、タップ係数算出回路(T_CALC)27は、式(5.13)で示される演算により、タップ係数ha0、ha1,ha2,ha3を得る。
校正フィルタa(FIR_a)69の例のみを示したが、校正フィルタb(FIR_b)70も同様の方法により出来る。
また、上記した算出方法はタップ係数の算出の一例であって、他の方法でタップ係数を算出しても良い。
なお、上記した(5.13)のa、a、aの係数値は必要とするIRRに合わせて桁数を削減できる。タップ係数の算出は、論理回路やベースバンド回路を用いて演算が行われても良いし、専用のマイコンによる演算を行っても良い。
本実施例によれば、フィルタミスマッチ校正ユニットを用いて、所望の周波数帯域での希望受信信号に対するイメージ妨害信号の除去比(IRR)が受信機に必要とされる規格を満足するように、上記周波数帯域内で複数の周波数の設定ポイントにて周波数fIFi毎に、I、Q成分に1次変換を行うことにより、周波数に依存したIQのミスマッチを補正するので、広帯域に高い精度でイメージ除去が可能となる。
図20に、本発明の第3の実施例として、校正信号源3の他の構成例を示す。同図に示す校正信号源3は、水晶発振器118、高調波生成回路161、インバーター123、124、差動アンプ125、126、スイッチ127、128を含んで構成される。水晶発振器118により生成された基準信号は、高調波生成回路161に入力される。第3の実施例における高調波生成回路161は、PLL(Phase Locked Loop)と固定分周器から成り、位相比較器(PD)119、LPF120、リング発振器121、可変分周器(DIV)122、分周器162を含んで構成される。位相比較器(PD)119、LPF120、リング発振器121、可変分周器(DIV)122はPLLである。位相比較器(PD)119位相比較器(PD)119においては、前記した基準信号の周波数とリング発振器121の出力を可変分周器(DIV)122によって分周された信号の周波数との比較が行われ、比較結果はLPF120に入力される。LPF120から出力される比較結果を基に、リング発振器121の発振周波数を調節する。リング発振器121の出力信号は、更に分周器162により分周される。PLLの出力に分周器162を配置することで、リング発振器121の回路面積を低減することが出来る。
高調波生成回路161からの出力信号は、インバーター123に入力される。インバーター123、124により信号は矩形波となり、高次の高調波成分の電力を増加する。更に、インバーター123、124から出力される矩形波を差動アンプ125、126により増幅し、スイッチ127、128を介して出力する。矩形波には高次の高調波が含まれており、その中の特定の次数の高調波が校正信号として用いられる。
水晶発振器118の周波数をfCLK、可変分周器(V_DIV)30の分周比をl、高調波の次数をm、分周器162の分周比をnとすると、校正信号周波数fは下記のように表される。
=fCLK×l×m÷n
次数m以外の高調波も受信機に入力されるが、不要な高調波成分は図1におけるBPF9、10により減衰される為、補正係数算出回路(C_CALC)21に入力されるデジタル校正信号は、トーン信号に近い信号である。
また矩形波を増幅するアンプは、高調波を増幅することを目的としており、差動アンプである必要はない。リング発振器121の代わりにVCO(Voltage Controlled Oscillator)を用いることも出来るが、本校正信号源は位相雑音に対する要求が高くないため、設計の容易なリング発振器を用いることが出来る。
本実施例の受信機は、校正信号源以外の構成が第2の実施例で示した構成と同じであり、第2の実施例の処理と同様の処理を行なう。
本実施例によれば、複数の校正信号fによりイメージ信号の周波数帯域内の複数の周波数fIFi毎にI、Q成分に対して1次変換を行うことにより、周波数に依存したIQのミスマッチを補正するので、広帯域に高い精度でイメージ除去が可能となる。
また、本実施例は、高速なデジタル回路を用いる必要がない為、低電力な校正信号源として用いる事が出来る。
図21に、第4の実施例として、受信機のIQミスマッチの校正手順の他の例を示す。なお、第4の実施例の基本的な装置構成は第2の実施例の振幅・位相ミスマッチ校正回路(GP_CAL)25に相当する部分の機能を一部変更して構成したものであり、他は同じ構成である。フィルタミスマッチ校正モードは、複数の周波数におけるIQミスマッチを検出する必要がある為、校正に長い時間が掛かる場合がある。よって、第2の実施例ではフィルタミスマッチ校正モードは、受信端末の電源投入後に1度だけ実行され、受信前にはゲイン・位相ミスマッチ校正モードを実行することにより、時間的に変化するIQミスマッチを校正した。しかし、適応する通信規格やシステム、ハードウェアによっては、受信前に毎回フィルタミスマッチ校正モードを実行することが可能となる場合がある。
第4の実施例では、受信前に毎回フィルタミスマッチ校正モードを実行する。この校正手順を図21に示す。
同図において、S41は、フィルタミスマッチ校正モードである。S41においては、まず、端末の電源が投入される(S41)。その後、直後に受信する受信信号の周波数fRFと電力に関する情報をベースバンドモデムより得る。その情報を基に、LO周波数の設定とPGAのゲイン設定が行われる(S42)。周波数fの校正信号が受信機に入力され(S43)、周波数fの校正信号を基に、受信機のIQ振幅・位相ミスマッチを検出し、ミスマッチに対する補正係数a、bを算出する(S44)。a、bはメモリに保存される(S45)。
S42からS45までの試行をN回繰り返す。S42からS45までの繰り返し試行がN回未満の時はS42に戻り、N回以上の時は次の手順に進む(S46)。S42からS45までの繰り返し試行により、周波数f、f、...、fN−1、fに対する
補正係数a、a、...、aN−1、aとb、b、...、bN−1、bがメモリに保持される。これらの補正係数を基に、後に述べるFIR_aとFIR_bのタップ係数 ha0、ha1、...及びhb0、hb1、...を算出し(S47)、FIR_aとFIR_bのタップ係数を更新する(S48)。
S5は受信モードである。タップ係数を更新(S48)後、RF受信信号をアンテナ1より受信する(S51)。受信経路におけるイメージ信号帯域内のIQ振幅・位相ミスマッチは、受信前に校正されている為、受信信号と共にイメージ信号を受信した場合でも、イメージ除去回路(IRC)26において高精度のイメージ除去が行える。受信を終えると、省電力化の為に、次の受信タイミングまで受信機をスリープ状態にする(S52)。次の受信タイミングが来ると、受信機が立ち上がり(S53)、受信機は再びフィルタミスマッチ校正モードで動作する。
本実施例の手順によりIQミスマッチを校正する場合、ゲイン・位相ミスマッチ校正モードを必要としない。その為受信機は、図示はしないが、振幅・位相ミスマッチ校正回路(GP_CAL)25やゲイン・位相ミスマッチ校正モードに係わるスイッチを不要とした構成により実現出来る。
本実施例によれば、フィルタミスマッチ校正ユニットを用いて、複数の校正信号fによりイメージ信号の周波数帯域内の複数の周波数fIFi毎にI、Q成分に1次変換を行うことにより周波数に依存したIQのミスマッチを補正するので、広帯域に高い精度でイメージ除去が可能となる。
また、受信前に必ず周波数に依存するミスマッチが校正されている為、受信時において、常に広帯域に高い精度でイメージ除去を行うことが出来る。
図22に本発明の第5の実施例を示す。本実施例は、異なる通信規格に対応したマルチモード受信機の構成例である。GSM/EDGE/W−CDMA規格に対応した受信機を例として図示する。同図に示すGSM/EDGE/W−CDMA規格対応受信機は、アンテナ163、LNA164、校正信号源165、スイッチ166、178、179、180、181、184、185、ミキサ167、168、アナログ90度位相器169、RFシンセサイザ170、可変BPF171、172、コントロール回路173、PGA174、175、サンプリング可変ADC176、177、フィルタミスマッチ校正回路(FIL_CAL)182、補正係数算出回路(C_CALC)183、メモリ(MEM)186、振幅・位相ミスマッチ校正回路(GP_CAL)187、イメージ除去回路(IRC)188、タップ係数算出回路(T_CALC)189、LPF190、191を含んで構成される。
本実施例は、校正信号源165、スイッチ166、178〜185、フィルタミスマッチ校正回路(FIL_CAL)182、フィルタミスマッチの検出を行い且つミスマッチに対する補正係数を算出する補正係数算出回路(C_CALC)183、メモリ(MEM)186、振幅・位相ミスマッチ校正回路(GP_CAL)187、タップ係数算出回路(T_CALC)189及び校正制御回路(図示略)により、フィルタミスマッチ校正ユニットを構成している点に特徴がある。
上記構成の受信機は、電源が投下されたときに電波環境や送受信するデータに応じて、GSM規格、EDGE規格、W−CDMA規格の中から最適な通信方法が、受信機に接続されるベースバンド回路(B.B.)によって選択される。
GSM/EDGE規格に準じた通信方法が選択された場合、本実施例の受信機は、低IF方式による受信を行ない、第1の実施例で示した処理とほぼ同様の処理を行なう。この場合、可変BPF174、175の周波数特性及び可変サンプリングADCは、ベースバンド回路からの制御信号を入力するコントロール回路(CTRL)173によって制御され、GSM/EDGE規格に適した周波数特性、及びサンプリング周波数に設定される。
W−CDMA規格に準じた通信方法が選択された場合、本実施例の受信機は、RF受信信号を直接ベースバンド周波数に周波数変換するダイレクトコンバージョン方式による受信を行う。ダイレクトコンバージョン方式によって受信を行なった場合、イメージ除去を行なう必要がなく、また受信信号はQPSK変調信号であり、通常のICが有する程度の振幅・位相ミスマッチによってBERが大きく劣化することがない。その為、上記したIQミスマッチの校正を行なう必要がない。
W−CDMA規格に準じた通信方法を選択された場合、アンテナ163で受信されたRF帯の受信信号は、LNA164によって増幅され、スイッチ166を介してミキサ167、168に入力される。ここで、ダイレクトコンバージョン方式においては、RFシンセサイザ170により、受信信号のRF周波数と同じ周波数のLO信号が生成される。生成されたLO信号は2つのミキサ167、168に入力されるが、一方は直接ミキサ167に入力され、他方はアナログ90度位相器169を介してミキサ168に入力される。受信信号とLO信号とがミキサ167、168により乗算され、受信信号はベースバンド周波数に周波数変換される。その後、可変BPF171、172によってDCオフセットやフリッカ雑音等のDC近傍の雑音及び、妨害波等の帯域外雑音が除去される。
受信信号はその後、PGA174、175によりゲインを調節された後、可変サンプリングADC176、177によりデジタル信号に変換される。更に受信信号はLPF190、191によりチャネル選択を行われた後に、WCDMA用のベースバンド回路に入力されデジタル複調処理が行われる。可変BPF174、175の周波数特性及び可変サンプリングADCは、ベースバンド回路からの制御信号を入力するコントロール回路(CTRL)173によって制御され、WCDMA規格に適した周波数特性、及びサンプリング周波数に設定される。
本実施例によれば、フィルタミスマッチ校正ユニットを用いて、複数の校正信号fによりイメージ信号の周波数帯域内の複数の周波数fIFi毎にI、Q成分に対して1次変換を行うことにより周波数に依存したIQのミスマッチを補正するので、広帯域に高い精度でイメージ除去を行うことが可能となる。
また、本実施例により、アナログ回路の共用化によって、異なる受信方式のGSM/EDGE/W−CDMA規格対応の受信機を、回路規模が増大することなく単一の受信機として実現することが可能となる。すなわち、受信機が複数の異なる受信方式に対応するものであるにも拘わらず、回路の共用化により、チップ面積の低減が期待される。
図23に本発明の第6の実施例を示す。本実施例は、第1、第2、第3、第4又は第5の実施例のいずれかの受信機を用いた携帯電話等の携帯無線端末である。同図に示す携帯無線端末は、アンテナ132、スイッチ133、BPF134、受信整合回路(MN)136、図1、図9、図22に示した受信機(Rx)138、ベースバンド回路(B.B.)141、送信回路(Tx)140、電力増幅器139、送信整合回路(MN)137、LPF135を含んで構成される。
すなわち、本実施例の携帯無線端末は、少なくとも
アンテナ132と、このアンテナに接続され、接続を送受信で切り替えるスイッチ133と、このスイッチの受信側に結合される受信機(Rx)138と、この受信機から出力される同相成分と直交成分とを有するベースバンド受信信号を入力し、更に、同相成分と直交成分とを有するベースバンド送信信号を生成して出力するベースバンド回路(B.B.)141と、このベースバンド送信信号に直交変調を施して第1の周波数の直交変調信号を出力する送信回路(Tx)140と、アンテナ132の送信側に結合され、上記第1の周波数の直交変調信号を増幅する電力増幅器139とを具備している。
さらに、この受信機は、前記実施例で述べたとおり、同相成分と直交成分とを有する上記第1の周波数の受信信号を第2の周波数の直交変調信号に変換する乗算器と、この乗算器が出力する前記直交複調信号以外の不要波を少なくとも減衰させて出力する信号経路と、前記第2の周波数のローカル信号に対して前記第1の周波数の受信信号と対称の周波数のイメージ信号を除去するイメージ除去回路と、前記信号経路が出力する前記直交複調信号の同相成分と直交成分との間の振幅ミスマッチ及び位相ミスマッチの検出を行い、該ミスマッチにたいする補正値を出力する補正値算出回路と、前記信号経路が出力する前記直交複調信号の同相成分と直交成分との間の振幅ミスマッチ及び位相ミスマッチの補正を行う第1の補正回路と、周波数が可変である校正信号源とを具備している。
そして、前記第1の補正回路は、前記補正値算出回路が出力する複数の周波数に対する第1の補正値を用いて、周波数に依存する前記振幅ミスマッチ及び位相ミスマッチの第1の補正を行う。
この無線携帯端末は、受信方法として
実信号もしくは直交変調された第1の周波数の受信信号を、第2の周波数の複素信号で表されるローカル信号により、第3の周波数の直交複調信号に変換するステップと、
前記乗算器が出力する前記直交複調信号以外の不要波を少なくとも減衰させて出力するステップと、
前記第2の周波数のローカル信号に対して前記第1の周波数の受信信号と対称の周波数のイメージ信号を除去するステップと、
前記信号経路が出力する前記直交複調信号の同相成分と直交成分との間の振幅ミスマッチ及び位相ミスマッチの検出を行い、該ミスマッチに対する補正値を出力するステップと、
前記信号経路が出力する前記直交複調信号の同相成分と直交成分との間の振幅ミスマッチ及び位相ミスマッチの補正を行うステップとを具備して成り、
前記第1の補正回路は、前記補正値算出回路が出力する複数の周波数に対する第1の補正値を用いて、周波数に依存する前記振幅ミスマッチ及び位相ミスマッチの第1の補正を行う。
より具体的に述べると、この無線携帯端末のアンテナ132によって受信された受信信号は、送受信を切り替えるスイッチ133を経、更に、不要波を除去するBPF134及び受信整合回路136を経て受信機138に入力される。受信機138において得られたベースバンド信号のI成分及びQ成分がベースバンド回路141に供給される。
ベースバンド回路141は、ベースバンド信号のI成分及びQ成分の入出力のためのベースバンド信号処理を行ない、図示していないが、マイクロフォン、スピーカ、キーボード、表示装置等との間の信号で授受を行なう。更に、ベースバンド回路141は、端末内の各部を制御するための制御信号を生成する。
ベースバンド回路141において生成されたベースバンド信号のI成分及びQ成分は、送信回路140に入力される。送信回路140は、入力されたI成分及びQ成分に直交変調を施して、直交変調信号である送信信号を出力する。送信信号は、電力増幅器139、送信整合回路137及び不要波を除去するLPF135を経、更にスイッチ133を経てアンテナ132に導かれる。
本実施例の携帯無線端末は、本発明の受信機を採用することによって、素子ばらつきによって発生する直交複調信号におけるI成分及びQ成分のミスマッチを複数の周波数において低減することができるため、受信機を低IF方式とする場合、デジタル領域で高精度且つ広帯域のイメージ除去を行なうことが可能となる。
本発明の第1の実施例の低IF受信機の構成図。 第1の実施例の、校正信号周波数を示す図。 図1の実施例におけるイメージ除去回路の構成図。 受信信号とイメージ信号の関係を示す図。 受信信号とイメージ信号の関係を示す図。 IRRと振幅ミスマッチの関係を示す図。 IRRと位相ミスマッチの関係を示す図。 第1の実施例の、フィルタミスマッチ校正回路の動作を示す図。 第1の実施例の、フィルタミスマッチ校正回路の動作を示す図。 イメージ除去回路の動作原理を示す図。 イメージ除去回路の動作原理を示す図。 イメージ除去回路の動作原理を示す図。 イメージ除去回路の動作原理を示す図。 第1の実施例の効果を示す図。 本発明の第2の実施例の低IF受信機の構成図。 第2の実施例の、フィルタミスマッチ校正モードにおける受信機の構成図。 第2の実施例の、ゲイン・位相ミスマッチ校正モードにおける受信機の構成図。 第2の実施例の、受信モードにおける受信機の構成図。 第2の実施例の、IQミスマッチ校正手順を示すフローチャート。 本発明の第2の実施例の校正信号源の構成図。 第2の実施例の振幅・位相校正回路の構成図。 第2の実施例の補正係数算出回路の構成図。 第2の実施例のフィルタ校正回路の構成図。 第2の実施例の校正フィルタaの周波数特性を示す図。 第2の実施例の校正フィルタbの周波数特性を示す図。 本第2の実施例の校正フィルタaの構成図。 第2の実施例の校正フィルタbの構成図。 本発明の第3の実施例の校正信号源の構成図。 本発明の第4の実施例のIQミスマッチ校正手順を示すフローチャート。 本発明の第5の実施例のマルチモード受信機の構成図。 本発明の第6の実施例の実施例を説明するための図。 従来のIQミスマッチ校正回路の構成図。 従来技術の問題点を示す図。
符号の説明
1…アンテナ、2…LNA、3…校正信号源、4…スイッチ、5、6…ミキサ、7…アナログ90度位相器、8…RFシンセサイザ、9、10…BPF、11…コントロール回路、12、13…PGA、14、15…ADC、16、17、18、19…スイッチ、20…フィルタミスマッチ校正回路(FIL_CAL)、21…補正係数算出回路(C_CALC)、22、23…スイッチ、24…メモリ(MEM)、25…振幅・位相ミスマッチ校正回路(GP_CAL)、26…イメージ除去回路(IRC)、27…タップ係数算出回路(T_CALC)、28…RFシンセサイザ、29…シグマ・デルタ変換器(ΣΔ)、30…可変分周器(V_DIV)、31、32…インバーター、33、34…差動アンプ、35、36…スイッチ、37、38…入力端子、39、40…出力端子、41、42…デジタル乗算器、43、44…入力端子、45…デジタル加算器、46、47…入力端子、48、49…デジタル乗算器、50…デジタル加算器、51…デジタル乗算器、52、53…デジタル二乗器、54…デジタル減算器、55、56…デジタル積分器、57、58…デジタル乗算器、59、60、61…デジタル加算器、62、63…遅延器、64、65…出力端子、66、67…入力端子、68…遅延器、69…校正フィルタa(FIR_a)、70…校正フィルタb(FIR_b)、71、72…入力端子、73…デジタル加算器、74、75…出力端子、76…入力端子、77、78、79、80、81、82…遅延器、83、84、85、86、87、88、89…デジタル乗算器、90、91、92、93、94、95…デジタル加算器、96…出力端子、97…入力端子、98、99、100、101、102、103…遅延器、104、105、106、107、108、109、110…デジタル乗算器、111、112、113、114、115、116…デジタル加算器、117…出力端子、118…水晶発振器、119…位相比較器(PD)、120…LPF、121…リング発振器、122…可変分周器(DIV)、123、124…インバーター、125、126…差動アンプ、127、128…スイッチ、129…受信信号、130…イメージ信号、131…LPFの周波数特性、132…アンテナ、133…スイッチ、134…BPF、135…LPF、136…受信整合回路(MN)、137…送信整合回路(MN)、138…図1、図19に示した受信機(Rx)、139…電力増幅器、140…送信回路(Tx)、141…ベースバンド回路(B.B.)、142、143…入力端子、144…デジタル発振器、145、146、147、148…デジタル乗算器、149…デジタル90度位相器、150…デジタル加算器、151…デジタル減算器、152、153…LPF、154、155…出力端子、156…IF帯域、157…イメージ信号帯域、158…受信信号帯域、159…RF帯の校正信号、160…IF帯の校正信号、161…高調波生成回路、162…分周器、163…アンテナ、164…LNA、165…校正信号源、166…スイッチ、167、168…ミキサ、169…アナログ90度位相器、170…RFシンセサイザ、171、172…可変BPF、173…コントロール回路、174、175…PGA、176、177…可変サンプリングADC、178、179、180、181…スイッチ、182…フィルタミスマッチ校正回路(FIL_CAL)、183…補正係数算出回路(C_CALC)、184、185…スイッチ、186…メモリ(MEM)、187…振幅・位相ミスマッチ校正回路(GP_CAL)、188…イメージ除去回路(IRC)、189…タップ係数算出回路(T_CALC)、190、191…LPF、192…直交ミキサ、193…I成分信号経路、194…Q成分信号経路、195…フィルタミスマッチ校正回路(FIL_CAL)、196…入力端子、197…入力端子、198…出力端子、199…出力端子、200、201、202、203…可変ゲインアンプ、204、205…デジタル加算器、206、207、208、209…校正フィルタ、210、211…デジタル加算器、300…校正制御回路(CAL_ctl)、310…フィルタミスマッチ検出回路(M_DETC)。

Claims (20)

  1. 受信RF信号と受信用ローカル信号とから略直交するI成分及びQ成分の二つの復調出力を形成する直交ミキサと、上記二つの復調出力の間の振幅ミスマッチと位相ミスマッチとを校正する位相・振幅校正ユニットとを具備した受信機であって、
    前記位相・振幅校正ユニットは、
    各々上記直交ミキサ出力の受信信号の複数のチャネル帯域のいずれか1つに対応する周波数特性を有する、複数の校正フィルタを備えており、
    前記各校正フィルタは、前記周波数特性が対応するチャネル帯域における複数の周波数の設定ポイントにて、各々上記ミスマッチを校正可能に構成されており、かつ、
    上記受信信号の複数のチャネル帯域での複数の周波数に対するイメージ妨害信号の除去比(IRR)が上記受信機に必要とされる規格を満足するように、前記校正フィルタを用いて上記各チャネル帯域の複数の周波数の設定ポイントにて夫々前記除去比を設定する機能を具備して成る、ことを特徴とする受信機。
  2. 請求項1において、
    前記位相・振幅校正ユニットは、前記二つの復調出力であるI及びQ成分の信号に対して1次変換を行うような周波数特性を有する前記校正フィルタを具備して成り、該校正フィルタを用いて上記受信信号に対して前記除去比の設定を行なう、ことを特徴とする受信機。
  3. 請求項2において、
    前記校正フィルタは、FIRフィルタであることを特徴とする受信機。
  4. 請求項1において、
    前記位相・振幅校正ユニットは、単一の周波数におけるI成分及びQ成分の間の振幅ミスマッチと位相ミスマッチに対する補正係数を算出する補正係数算出回路と、
    複数の校正信号に対応して前記補正係数算出回路が出力する複数の周波数に対する前記補正係数を格納する為のメモリと、
    該メモリから読み出された前記補正係数を用いて前記各校正フィルタの周波数特性を算出するタップ係数算出回路と、
    前記複数の校正フィルタとデジタル加算器を含んで構成され周波数に依存したIQのミスマッチを補正するフィルタミスマッチ校正回路とを具備して成ることを特徴とする受信機。
  5. 請求項4において、
    前記位相・振幅校正ユニットは、校正信号源として、発振器と該発振器の高調波を生成する高調波生成回路を具備して成り、前記高調波を用いて前記除去比の設定を行うことを特徴とする受信機。
  6. 受信RF信号と受信用ローカル信号とから略直交するI成分及びQ成分の二つの復調出力を形成する直交ミキサと、上記二つの復調出力の間の振幅ミスマッチと位相ミスマッチとを校正する位相・振幅校正ユニットとを具備した受信機であって、
    前記位相・振幅校正ユニットは、上記直交ミキサ出力の所望の周波数帯域での希望受信信号に対するイメージ妨害信号の除去比(IRR)が上記受信機に必要とされる規格を満足するように、上記周波数帯域内で複数の周波数の設定ポイントにて夫々前記除去比を設定する機能を具備して成り、
    前記位相・振幅校正ユニットは、上記直交ミキサ出力の所望の周波数帯域での希望受信信号に対するイメージ妨害信号の除去比(IRR)が単一の周波数の設定ポイントにて単一の除去比を設定することで上記規格を満足させる機能を有するゲイン・位相ミスマッチ校正回路を具備して成ること特徴とする受信機。
  7. 請求項1において、
    前記位相・振幅校正ユニットは、
    上記受信信号が複数のバースト信号によって時間的に分割されている場合、
    前記複数の除去比の設定が前記バースト信号毎にバースト信号受信前に行われることを特徴とする受信機。
  8. 請求項7において、
    上記受信信号が複数のバースト信号によって時間的に分割されている場合、
    複数の周波数の設定ポイントにおける複数の除去比の設定は受信機の電源投入時に行われ、
    単一の周波数の設定ポイントにおける単一の除去比の設定が前記バースト信号毎にバースト信号受信前に行われることを特徴とする受信機。
  9. 請求項1において、
    前記受信機は、異なる通信規格に対応し、異なる受信方式により受信を行うものであり、
    前記位相・振幅校正ユニットは、上記各受信方式について夫々上記周波数帯域内で複数の周波数の設定ポイントにて夫々前記除去比を設定する機能を具備して成ることを特徴とする受信機。
  10. 受信RF信号と受信用ローカル信号とから略直交するI成分とQ成分の二つの復調出力を形成する直交ミキサと、I成分信号経路およびQ成分信号経路と、前記I成分とQ成分の振幅ミスマッチと位相ミスマッチとを校正する位相・振幅校正ユニットを具備して成る受信機であって、
    前記位相・振幅校正ユニットは、
    各々上記直交ミキサ出力の受信信号の複数のチャネル帯域のいずれか1つに対応する周波数特性fi(z)を有する、複数の校正フィルタを備えて成り、かつ、
    当該受信機の規格を満たす上記受信信号の複数のチャネル帯域での複数の設定ポイントである周波数fIFiにおいて前記I成分信号経路およびQ成分信号経路における前記I成分とQ成分の振幅と位相のミスマッチを零とするように、
    前記直交ミキサに複数の周波数fiの校正信号を入力して前記各校正フィルタの前記ミスマッチに対する補正係数を算出し、
    該補正係数を利用して上記各チャネル帯域の複数の周波数の設定ポイントにて夫々前記校正フィルタの周波数特性を決定する機能を備えて成ることを特徴とする受信機。
  11. 請求項10において、
    前記位相・振幅校正ユニットは、
    前記複数の校正フィルタを具備し前記I成分信号経路およびQ成分信号経路に接続されたフィルタミスマッチ校正回路を備えて成り、
    前記I成分信号経路およびQ成分信号経路における前記I成分とQ成分の振幅ミスマッチと位相ミスマッチの検出結果に基づいて、前記周波数帯域での希望受信信号に対するイメージ妨害信号の除去比(IRR)が上記受信機に必要とされる規格を満足するように、前記校正フィルタの周波数特性を校正する機能を備えて成ることを特徴とする受信機。
  12. 請求項11において、
    前記I成分信号経路およびQ成分信号経路に接続され、受信信号をIF帯からベースバンド帯に周波数変換するイメージ除去回路と、
    複数の周波数の設定ポイントで、前記I成分信号経路およびQ成分信号経路における前記I成分とQ成分の振幅ミスマッチを検出するフィルタミスマッチ検出回路と、
    該検出結果に基づき、前記各周波数におけるI成分及びQ成分の間の振幅ミスマッチと位相ミスマッチに対する補正係数を算出する補正係数算出回路と、
    前記補正係数を用いて前記各校正フィルタの周波数特性を算出するタップ係数算出回路とを具備して成ることを特徴とする受信機。
  13. 受信RF信号と受信用ローカル信号とから略直交するI成分とQ成分の二つの復調出力を形成する直交ミキサと、前記I成分とQ成分の振幅ミスマッチと位相ミスマッチとを校正する位相・振幅校正ユニットと、受信信号をIF帯からベースバンド帯に周波数変換するイメージ除去回路とを具備して成る受信機であって、
    前記位相・振幅校正ユニットは、
    各々上記直交ミキサ出力の受信信号の複数のチャネル帯域のいずれか1つに対応する周波数特性を有する、複数の校正フィルタを備えており、
    前記各校正フィルタは、前記周波数特性が対応するチャネル帯域における複数の周波数の設定ポイントにて、各々上記ミスマッチを校正可能に構成されており、かつ、
    前記イメージ除去回路の入力側における受信信号の複数のチャネル帯域での複数の周波数に対するイメージ妨害信号の除去比(IRR)が当該受信機に必要とされる規格を満足するように、前記校正フィルタを用いて、上記各チャネル帯域の複数の周波数の設定ポイントにて夫々前記除去比を設定する機能を具備して成ることを特徴とする受信機。
  14. 請求項13において、
    実信号もしくは直交変調された第1の周波数の受信信号を、第2の周波数の複素信号で表されるローカル信号により、第3の周波数の直交複調信号に変換する乗算器と、
    前記乗算器が出力する前記直交複調信号以外の不要波を少なくとも減衰させて出力する信号経路と、
    前記第2の周波数のローカル信号に対して前記第1の周波数の受信信号と対称の周波数のイメージ信号を除去する前記イメージ除去回路と、
    前記位相・振幅校正ユニットとを具備して成り、
    前記位相・振幅校正ユニットは、
    前記信号経路が出力する前記直交複調信号の同相成分と直交成分との間の振幅ミスマッチ及び位相ミスマッチの検出を行い、ミスマッチに対する補正値を出力する補正値算出回路と、
    前記信号経路が出力する前記直交複調信号の同相成分と直交成分との間の振幅ミスマッチ及び位相ミスマッチの補正を行う第1の補正回路と、
    周波数が可変である校正信号源とを具備して成り、
    前記位相・振幅校正ユニットは、前記複数の校正信号に夫々対応して前記補正値算出路が出力する複数の周波数に対する第1の補正値を用いて、周波数に依存する前記振幅ミスマッチ及び位相ミスマッチの第1の補正を行う機能を具備していることを特徴とする受信機。
  15. 請求項13において、
    前記信号経路は、その出力側にアナログ・デジタル変換器を備えることによって、デジタル化された前記直交変調信号を出力し、
    前記位相・振幅校正ユニットは、デジタル化された前記直交変調信号を入力し、デジタル信号処理によって前記第1の補正を行なうことを特徴とする受信機。
  16. 請求項14において、
    前記第1の補正回路は、FIRフィルタにより構成され、タップ係数算出回路を更に有し、
    前記タップ係数算出回路は、前記補正値算出回路の出力する複数の周波数に対する前記第1の補正値から前記FIRフィルタのタップ係数を算出することを特徴とする受信機。
  17. 受信RF信号と受信用ローカル信号とから略直交するI成分とQ成分の二つの復調出力を形成する直交ミキサと、前記I成分とQ成分の振幅ミスマッチと位相ミスマッチとを校正する位相・振幅校正ユニットと、受信信号をIF帯からベースバンド帯に周波数変換するイメージ除去回路とを具備して成る受信機であって、
    前記位相・振幅校正ユニットは、前記イメージ除去回路の入力側における所望の周波数帯域での希望受信信号に対するイメージ妨害信号の除去比(IRR)が当該受信機に必要とされる規格を満足するように、上記周波数帯域内で複数の周波数の設定ポイントにて夫々前記除去比を設定する機能を具備して成り、
    前記直交複調信号の同相成分と直交成分との間の振幅ミスマッチ及び位相ミスマッチの補正を行う第2の補正回路を有し、
    前記第2の補正回路は、前記補正値算出回路が出力する単一の周波数に対する第2の補正値を用いて、周波数に依存しない振幅ミスマッチ及び位相ミスマッチの第2の補正を行うことを特徴とする受信機。
  18. 請求項17において、
    前記補正値算出回路の出力する単一の周波数に対する前記第2の補正値を格納する為のメモリを有し、
    該メモリから読み出された前記第2の補正値を用いて、前記第2の補正回路が前記周波数に依存しない振幅ミスマッチ及び位相ミスマッチの第2の補正を行うことを特徴とする受信機。
  19. 請求項17において、
    前記校正信号源は、発信器と高周波を生成する高周波生成回路を具備して成り、
    前記高調波生成回路は、分数分周器を具備して成り、
    前記受信機のローカル信号を分数分周した信号の高調波成分を校正信号として前記第1の捕正と第2の補正を行うことを特徴とする受信機。
  20. 請求項18において、
    前記校正信号源は、発信器と高周波を生成する高周波生成回路を具備して成り、
    前記高調波生成回路は、逓倍器を具備して成り、
    前記受信機のクロック信号を逓倍した信号の高調波成分を校正信号として前記第1の補正と第2の補正を行うことを特徴とする受信機。
JP2005294444A 2005-10-07 2005-10-07 受信機 Expired - Fee Related JP4593430B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005294444A JP4593430B2 (ja) 2005-10-07 2005-10-07 受信機
US11/543,928 US7783273B2 (en) 2005-10-07 2006-10-06 Method and system for calibrating frequencies-amplitude and phase mismatch in a receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005294444A JP4593430B2 (ja) 2005-10-07 2005-10-07 受信機

Publications (2)

Publication Number Publication Date
JP2007104522A JP2007104522A (ja) 2007-04-19
JP4593430B2 true JP4593430B2 (ja) 2010-12-08

Family

ID=37944585

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005294444A Expired - Fee Related JP4593430B2 (ja) 2005-10-07 2005-10-07 受信機

Country Status (2)

Country Link
US (1) US7783273B2 (ja)
JP (1) JP4593430B2 (ja)

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006121146A (ja) * 2004-10-19 2006-05-11 Renesas Technology Corp 無線受信機のフィルタ制御方法および装置およびそれを用いた無線受信機用集積回路
GB2435357A (en) * 2006-02-15 2007-08-22 Univ Westminster Satellite radio navigation receivers
US7899137B2 (en) * 2006-10-12 2011-03-01 Mediatek Inc. Mobile communication system with integrated GPS receiver
JP5243257B2 (ja) * 2006-10-17 2013-07-24 株式会社アドバンテスト 測定装置、測定方法、プログラムおよび試験装置
JP4730840B2 (ja) 2006-11-15 2011-07-20 ルネサスエレクトロニクス株式会社 通信用半導体集積回路およびそれを用いた無線通信端末装置
FR2911462B1 (fr) * 2007-01-17 2009-06-26 St Microelectronics Sa Procede et dispositif de filtrage et de conversion analogique/numerique d'un signal analogique.
US8199864B1 (en) * 2007-03-02 2012-06-12 Samsung Electronics Co, Ltd. Quadrature phase shift keying demodulator of digital broadcast reception system and demodulation method thereof
US7804911B2 (en) * 2007-04-25 2010-09-28 Seiko Epson Corporation Dual demodulation mode AM radio
US7705650B2 (en) * 2007-08-14 2010-04-27 Sony Corporation System and method for effectively implementing an IQ generator
JP4970192B2 (ja) * 2007-08-20 2012-07-04 ルネサスエレクトロニクス株式会社 半導体集積回路
CN101388729B (zh) * 2007-09-14 2012-05-09 富士通株式会社 相位失衡监测装置、振幅失衡监测装置及使用它们的装置
US20090131006A1 (en) * 2007-11-20 2009-05-21 Mediatek Inc. Apparatus, integrated circuit, and method of compensating iq phase mismatch
JP5189828B2 (ja) * 2007-11-20 2013-04-24 株式会社日立製作所 アナログデジタル変換器チップおよびそれを用いたrf−icチップ
US8064863B1 (en) * 2008-02-14 2011-11-22 Rf Micro Devices, Inc. Image rejection calibration
US8260227B2 (en) * 2008-06-10 2012-09-04 Mediatek Inc. Direct conversion receiver and DC offset concellation method
US8135094B2 (en) * 2008-08-27 2012-03-13 Freescale Semiconductor, Inc. Receiver I/Q group delay mismatch correction
US7952502B2 (en) * 2008-08-29 2011-05-31 Broadcom Corporation Imbalance and distortion cancellation for composite analog to digital converter (ADC)
CN102165685A (zh) * 2008-09-26 2011-08-24 松下电器产业株式会社 复数信号处理电路、接收电路、信号再生装置
KR101501578B1 (ko) * 2008-11-05 2015-03-11 삼성전자주식회사 I신호와 q신호의 미스매치를 보상할 수 있는 수신기 및 이를 포함하는 통신시스템
US8249538B2 (en) * 2008-11-24 2012-08-21 Cisco Technology, Inc. Offset direct conversion receiver
JP5429191B2 (ja) * 2008-12-26 2014-02-26 日本電気株式会社 受信装置、イメージ信号の減衰方法及びミスマッチ補償方法
EP2237413B1 (en) * 2009-03-31 2013-05-08 Sony Corporation Compensator unit and compensation method for I/Q imbalance errors
TWI385913B (zh) * 2009-04-30 2013-02-11 Richwave Technology Corp 接收器與無線訊號接收方法
US8260229B2 (en) * 2009-05-20 2012-09-04 Qualcomm Incorporated I-Q mismatch compensation
US9282274B2 (en) 2009-06-22 2016-03-08 Entropic Communications, Llc System and method for reducing intra-channel interference
US8265584B2 (en) * 2009-06-29 2012-09-11 Silicon Laboratories Inc. Providing image rejection calibration for a receiver
US8583049B2 (en) * 2009-09-08 2013-11-12 Bae Systems Information And Electronic Systems Integration Inc. Self-optimizing integrated RF converter
CN102986181B (zh) * 2009-11-09 2015-07-29 华为技术有限公司 一种微波信号的校正方法、装置和***
JP2011188436A (ja) * 2010-03-11 2011-09-22 Advantest Corp 測定装置、測定方法およびプログラム
JP2011199554A (ja) * 2010-03-19 2011-10-06 Panasonic Corp 複素信号処理回路、受信回路、信号再生装置
JP4991896B2 (ja) * 2010-03-26 2012-08-01 アンリツ株式会社 周波数変換装置及び周波数変換方法
JP2011223266A (ja) * 2010-04-08 2011-11-04 Toshiba Denpa Products Kk デジタルiq信号の周波数変換回路
US8768994B2 (en) 2010-10-22 2014-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Filter auto-calibration using multi-clock generator
JP2012186596A (ja) * 2011-03-04 2012-09-27 Alps Electric Co Ltd デジタル放送受信装置
WO2012140703A1 (ja) * 2011-04-14 2012-10-18 パナソニック株式会社 イメージ除去装置及び映像表示装置
US8787860B2 (en) * 2011-07-21 2014-07-22 Marvell World Trade Ltd. Image cancellation in receivers using dual adaptive filters
WO2013015279A1 (ja) 2011-07-26 2013-01-31 住友電気工業株式会社 補償装置、信号発生器及び無線通信装置
JP5742556B2 (ja) * 2011-07-29 2015-07-01 富士通セミコンダクター株式会社 Adc
US8670738B2 (en) * 2011-09-19 2014-03-11 Mediatek Inc. Imbalance compensator for correcting mismatch between in-phase branch and quadrature branch, and related imbalance compensation method and direct conversion receiving apparatus thereof
KR101840292B1 (ko) * 2011-12-06 2018-03-20 삼성전자주식회사 모뎀과 알에프칩 사이 인터페이스를 제공하는 장치 및 방법
KR101932491B1 (ko) * 2012-02-13 2018-12-26 삼성전자주식회사 통신 기기에서 라디오 주파수 회로에 대한 켈리브레이션을 지원하는 장치 및 방법
TWI474622B (zh) * 2012-07-26 2015-02-21 Univ Nat Taiwan 應用雜訊濾波技巧的非整數頻率合成器及其操作方法
JP6013845B2 (ja) * 2012-09-07 2016-10-25 ラピスセミコンダクタ株式会社 受信機及び受信方法
US9118535B2 (en) * 2013-03-15 2015-08-25 Mediatek Singapore Pte. Ltd. Method and apparatus for configuring a frequency dependent I/Q imbalance compensation filter
CN104052695B (zh) * 2013-03-15 2017-05-17 联发科技(新加坡)私人有限公司 配置频率相依i/q不平衡补偿滤波器的方法及其装置
US9036740B2 (en) * 2013-06-19 2015-05-19 Silicon Laboratories Inc. Performing image rejection on bandpass signals
TWI528764B (zh) * 2013-12-04 2016-04-01 瑞昱半導體股份有限公司 校正傳送器/接收器的第一、第二訊號路徑之間的不匹配的校正方法與校正裝置
EP2894823B1 (en) * 2014-01-10 2016-04-06 Nxp B.V. Coefficient estimation for digital IQ calibration
JP6376901B2 (ja) * 2014-08-26 2018-08-22 株式会社デンソーテン 受信信号処理装置、レーダ装置、および物標検知方法
US9819524B2 (en) 2014-11-21 2017-11-14 Silicon Laboratories Inc. Image rejection calibration with a passive network
US10579833B1 (en) 2014-12-16 2020-03-03 Thales Esecurity, Inc. Tamper detection circuit assemblies and related manufacturing processes
US9319027B1 (en) * 2014-12-17 2016-04-19 Silicon Laboratories Inc. Injecting a tone for image rejection calibration
US9933458B2 (en) * 2015-03-31 2018-04-03 Tektronix, Inc. Band overlay separator
JP6560053B2 (ja) * 2015-08-04 2019-08-14 ラピスセミコンダクタ株式会社 フィルタ回路及び無線受信機
JP6381494B2 (ja) * 2015-08-07 2018-08-29 三菱電機株式会社 受信機および誤差補正方法
CN105471779B (zh) * 2015-12-08 2018-08-31 扬智科技股份有限公司 校正方法及校正电路
CN112187293B (zh) * 2015-12-17 2023-06-27 华为技术有限公司 确定零中频无线接收机校正参数方法和零中频无线接收机
US9729119B1 (en) * 2016-03-04 2017-08-08 Atmel Corporation Automatic gain control for received signal strength indication
TWI604710B (zh) * 2016-04-29 2017-11-01 國立交通大學 四相移鍵控解調變器
EP3267646B1 (en) 2016-07-06 2021-06-02 Nxp B.V. Iq mismatch correction module
US20180083661A1 (en) * 2016-09-22 2018-03-22 Qualcomm Incorporated Wideband Residual Sideband Calibration
EP3349362A1 (en) * 2017-01-12 2018-07-18 BAE SYSTEMS plc Radio receiver circuits and methods of receiving a radio signal
JP6887890B2 (ja) * 2017-06-20 2021-06-16 ルネサスエレクトロニクス株式会社 半導体装置及びその方法
JP2019158690A (ja) * 2018-03-14 2019-09-19 古河電気工業株式会社 レーダ装置およびレーダ装置の調整方法
US10708114B2 (en) 2018-09-05 2020-07-07 Nxp B.V. Quadrature radio receiver with gain-dependent mismatch correction
CN109560825B (zh) * 2018-12-06 2020-10-20 西南电子技术研究所(中国电子科技集团公司第十研究所) 零中频接收机正交误差校正方法
KR20210063967A (ko) * 2019-11-25 2021-06-02 삼성전자주식회사 근거리 통신 장치 및 근거리 통신 장치의 동작 방법
JP7495250B2 (ja) 2020-03-12 2024-06-04 古河電気工業株式会社 復調装置および復調方法
CN114978212A (zh) * 2022-07-05 2022-08-30 创远信科(上海)技术股份有限公司 基于数控移相实现低中频镜像抑制宽带功能的接收机***

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050070236A1 (en) * 2003-09-29 2005-03-31 Silicon Laboratories, Inc. Apparatus and method for deriving a digital image correction factor in a receiver

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3316723B2 (ja) * 1995-04-28 2002-08-19 三菱電機株式会社 受信装置の補償方法・受信装置及び送受信装置
US6009317A (en) * 1997-01-17 1999-12-28 Ericsson Inc. Method and apparatus for compensating for imbalances between quadrature signals
CN100508508C (zh) * 1999-01-19 2009-07-01 交互数字技术公司 相移键控接收机中振幅和相位不平衡的校正方法及相应信号平衡器
US6434204B1 (en) * 1999-03-04 2002-08-13 Lucent Technologies Inc. Method and system for DC offset correction of a quadrature modulated RF signal
US6891423B2 (en) * 2002-04-04 2005-05-10 Telefonaktiebolaget Lm Ericsson (Publ) Quadrature switching mixer with reduced leakage
US20050148304A1 (en) * 2003-12-24 2005-07-07 Fodus Communications, Inc. Calibration method for the correction of in-phase quadrature signal mismatch in a radio frequency transceiver
US7254379B2 (en) * 2004-07-09 2007-08-07 Silicon Storage Technology, Inc. RF receiver mismatch calibration system and method
KR100551478B1 (ko) * 2004-08-13 2006-02-14 삼성전자주식회사 중간 주파수 수신기의 이미지 리젝션을 위한 다운 컨버팅장치 및 방법
JP4381945B2 (ja) 2004-09-30 2009-12-09 株式会社ルネサステクノロジ 受信機、受信方法及び携帯無線端末
GB2427090B (en) * 2005-06-08 2011-01-12 Zarlink Semiconductor Ltd Method of reducing imbalance in a quadrature frequency converter, method of measuring imbalance in such a converter, and apparatus for performing such method
US7995981B2 (en) * 2005-10-31 2011-08-09 Silicon Laboratories Inc. Receiver with image rejection calibration at an undesired picture carrier and method therefor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050070236A1 (en) * 2003-09-29 2005-03-31 Silicon Laboratories, Inc. Apparatus and method for deriving a digital image correction factor in a receiver

Also Published As

Publication number Publication date
JP2007104522A (ja) 2007-04-19
US7783273B2 (en) 2010-08-24
US20070080835A1 (en) 2007-04-12

Similar Documents

Publication Publication Date Title
JP4593430B2 (ja) 受信機
JP4381945B2 (ja) 受信機、受信方法及び携帯無線端末
JP4708076B2 (ja) ダウンコンバータ及びアップコンバータ
US7362826B2 (en) Receiver including an oscillation circuit for generating an image rejection calibration tone
US8363712B2 (en) Apparatus and method for adaptive I/Q imbalance compensation
US8867596B2 (en) Methods and apparatuses of calibrating I/Q mismatch in communication circuit
US20120178392A1 (en) Apparatus and method for adaptive i/q imbalance compensation
US8391818B2 (en) Second-order distortion correcting receiver and second-order distortion correcting method
US20110134986A1 (en) Systems and methods providing in-phase and quadrature equalization
JP2012065017A (ja) ハーモニックリジェクションミキサ及び位相調整方法
JP4087850B2 (ja) 入力信号を出力信号にダウンミキシングする装置および方法
US8416899B2 (en) Multimode filter architecture
JP4731569B2 (ja) イメージ抑圧受信機
JP2010219697A (ja) 受信機
WO2014199600A1 (ja) 無線受信装置及び無線受信方法
US7466972B2 (en) System and method for optimized receiver performance in a low intermediate frequency architecture for edge
US20110133833A1 (en) Systems and methods providing multi-path low noise amplifiers with seamless switching
JP4332113B2 (ja) ダイレクトコンバージョン受信機
JP3441311B2 (ja) 受信機
WO2012094087A1 (en) Apparatus and method for adaptive i/q imbalance compensation
US7190939B2 (en) Time division IQ channel direct conversion receiver and method therefor
JP5584180B2 (ja) 直接rf変調送信器のサンプリングクロック周波数設定方法
KR100764522B1 (ko) 복소 신호들을 곱하기 위한 곱셈기
JP2017034545A (ja) 受信機
WO2004001992A1 (en) Improvements in or relating to rf receivers

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100122

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100510

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100608

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100806

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100831

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100915

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130924

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees