JP2011035367A - 印刷回路基板及び電子製品 - Google Patents

印刷回路基板及び電子製品 Download PDF

Info

Publication number
JP2011035367A
JP2011035367A JP2009295654A JP2009295654A JP2011035367A JP 2011035367 A JP2011035367 A JP 2011035367A JP 2009295654 A JP2009295654 A JP 2009295654A JP 2009295654 A JP2009295654 A JP 2009295654A JP 2011035367 A JP2011035367 A JP 2011035367A
Authority
JP
Japan
Prior art keywords
substrate
conductor
circuit board
printed circuit
shield
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009295654A
Other languages
English (en)
Inventor
Han Kim
漢 金
Chang Sup Ryu
彰 燮 柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2011035367A publication Critical patent/JP2011035367A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0236—Electromagnetic band-gap structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/0009—Casings with provisions to reduce EMI leakage through the joining parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/0052—Shielding other than Faraday cages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/52—Means for reducing coupling between antennas; Means for reducing coupling between an antenna and another structure
    • H01Q1/526—Electromagnetic shields
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09681—Mesh conductors, e.g. as a ground plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10371—Shields or metal cases

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Power Engineering (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Combinations Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】 多様な周波数を容易に吸収でき、アンテナ効果がないため適用することが簡単であり、経済的に量産可能な印刷回路基板及び電子製品を提供する。
【解決手段】本発明による印刷回路基板は、電子部品が実装される第１基板と、第１基板の上部に位置して第１基板の上面の少なくとも一部をカバーし、第１基板から上側に放射されるノイズを遮蔽するように内部にＥＢＧ構造物が挿入されている第２基板と、を含むことを特徴とする。
【選択図】図４

Description

本発明は印刷回路基板及び電子製品に関する。
ＥＭＩ（Electromagnetic interference）問題は電子製品の動作周波数が高速化される中で、慢性的なノイズ問題となってきた。特に、最近電子製品の動作周波数が数十ＭＨｚ〜数ＧＨｚ帯となり、このようなＥＭＩ問題はさらに深刻化し、解決策が切実に求められる状況である。特に、基板のＥＭＩ問題のうち、基板エッジ（edge）から発生するノイズの解決策についての研究がなされていないため、基板からのノイズを全面的に遮断するには限界がある。
ＥＭＩノイズとは、各種電子回路、素子、部品などから発生した電磁波（EM wave）が他の回路、素子、部品などに伝達されることにより、干渉によるノイズ問題を発生させる原因となるノイズをいう。このようなＥＭＩノイズを大きく分けると、図１に示す放射ノイズ（radiation noise）１０，３０と伝導ノイズ（conduction noise）２０がある。
電子製品の基板から放射されるＥＭＩノイズは、一般的に図２に示すように、シールドカン（shield can）４０を用いて基板上部領域を遮蔽するか、図３に示すように、ＥＭＩフィールド吸収体４２を付着して吸収することが一般的な解決方式である。しかし、シールドカン４０の場合は、アンテナ効果により新しい放射ノイズ１０’が発生するため、外部に放射されるＥＭＩノイズを全て遮蔽することが困難となり、ＥＭＩフィールド吸収体４２の場合は、吸収できる周波数領域に制限があって、効果的な遮蔽方法が切実に求められている。
さらに、シールドカン４０の場合は、付着することに様々な問題が生じることが多く、厚さに制限があり、また軽量の電子機器の重さを増加させる要因ともなる。ＥＭＩフィールド吸収体４２の場合は、様々な周波数でのＥＭＩ遮蔽を可能とする材料を開発することが難しく、開発期間が長くて費用が高くなるという短所がある。
したがって、様々な周波数を容易に吸収でき、アンテナ効果がないため適用することが簡単であり、経済的に量産可能な解決策が切実に求められている。
こうした従来技術の問題点に鑑み、本発明は、多様な周波数を容易に吸収でき、アンテナ効果がないため適用することが簡単であり、経済的に量産可能な印刷回路基板及び電子製品を提供することを目的とする。
本発明の一実施形態によれば、電子部品が実装される第１基板と、上記第１基板の上部に位置して上記第１基板の上面の少なくとも一部をカバーし、上記第１基板から上側に放射されるノイズを遮蔽するように内部にＥＢＧ構造物が挿入されている第２基板と、を含む印刷回路基板が提供される。
上記第２基板は、接着剤を介して上記第１基板の上面に付着されてもよく、上記第１基板の上面の少なくとも一部をカバーするシールドカンに結合されてもよい。このとき、上記シールドカンは、上記第１基板に設けられたグラウンドに接地され、上記第２基板のＥＢＧ構造物は上記シールドカンに接地されることができる。また、上記シールドカンには開放孔が形成され、上記第２基板は上記開放孔をカバーするようにして上記シールドカンの一部だけに結合されてもよい。このとき、上記開放孔は上記電子部品の上面に形成できる。
上記電子部品は上記第１基板の表面に実装され、上記第２基板は上記電子部品の位置に対応する領域が開放されて上記第１基板の上面に積層されることもできる。
上記第２基板は、互いに異なる平面上に配置される第１及び第２導電体と、上記第２導電体と異なる平面上に配置される第３導電体と、上記第２導電体が配置されている平面を経由して上記第１導電体と上記第３導電体とを接続させ、上記第２導電体とは電気的に分離されるステッチングビア部と、を含むことができ、
上記第２基板は、互いに同一平面上に離隔されて配置される一対の第４導電体と、上記第４導電体と異なる平面上に配置される第５導電体と、上記第４導電体と上記第５導電体との間の平面に配置される第６導電体と、上記第５導電体を経由して上記一対の第４導電体を互いに接続させ、上記第６導電体とは電気的に分離されるステッチングビア部と、を含むこともできる。
また、上記第２基板は、上記第１基板の形状に対応して折曲した形状を有することもできる。
本発明の他の実施形態によれば、ケースと、上記ケースの内部に設けられる第１基板を含む電子製品であって、上記第１基板に対向する上記ケースの内側には、上記第１基板から放射されるノイズを遮蔽するように内部にＥＢＧ構造物が挿入されている第２基板が結合されることを特徴とする電子製品が提供される。
上記第２基板は、互いに異なる平面上に配置される第１及び第２導電体と、上記第２導電体と異なる平面上に配置される第３導電体と、上記第２導電体が配置された平面を経由して上記第１導電体と上記第３導電体を接続させ、上記第２導電体とは電気的に分離されるステッチングビア部と、を含むことができ、
上記第２基板は、互いに同一平面上に離隔されて配置される一対の第４導電体と、上記第４導電体と異なる平面上に配置される第５導電体と、上記第４導電体と上記第５導電体との間の平面に配置される第６導電体と、上記第５導電体を経由して上記一対の第４導電体を互いに接続させ、上記第６導電体とは電気的に分離されるステッチングビア部と、を含むこともできる。
上記第２基板は、上記第１基板の形状に対応して折曲した形状を有することもできる。
本発明の実施例によれば、多様な周波数を容易に吸収でき、アンテナ効果がないため適用することが簡単であり、経済的に量産可能な印刷回路基板及び電子製品を提供することができる。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
従来技術による印刷回路基板を示す断面図である。 従来技術による印刷回路基板を示す断面図である。 従来技術による印刷回路基板を示す断面図である。 本発明の様々な実施例の1例の印刷回路基板を示す断面図である。 本発明の様々な実施例の1例の印刷回路基板を示す断面図である。 本発明の様々な実施例の1例の印刷回路基板を示す断面図である。 本発明の様々な実施例の1例の印刷回路基板を示す断面図である。 本発明の一実施例による印刷回路基板の第２基板を示す平面図である。 本発明の一実施例による電子製品を示す断面図である。 本発明の様々な実施例による印刷回路基板に挿入されるＥＢＧ構造物の１例を示す図面である。 本発明の様々な実施例に係る印刷回路基板に挿入されるＥＢＧ構造物の１例を示す図面である。 本発明の様々な実施例に係る印刷回路基板に挿入されるＥＢＧ構造物の１例を示す図面である。 本発明の様々な実施例に係る印刷回路基板に挿入されるＥＢＧ構造物の１例を示す図面である。 本発明の様々な実施例に係る印刷回路基板に挿入されるＥＢＧ構造物の１例を示す図面である。
本発明は多様な変換を加えることができ、様々な実施例を有することができるため、本願では特定実施例を図面に例示し、詳細に説明する。しかし、これは本発明を特定の実施形態に限定するものではなく、本発明の思想及び技術範囲に含まれるあらゆる変換、均等物及び代替物を含むものとして理解されるべきである。
以下、本発明による印刷回路基板及び電子製品の好ましい実施例を添付図面を参照して詳細に説明し、添付図面を参照して説明するに当たって、同一または対応する構成要素は同一の図面番号を付し、これに対する重複説明は省略する。
本実施例による印刷回路基板は、電子部品１１０が実装される基板の上面を、内部にＥＢＧ構造物が挿入されている他の基板でカバーすることにより、基板に実装された電子部品１１０あるいはこれを駆動する駆動回路などから放射されるＥＭＩノイズを遮蔽することができる構造を提示する。このために本実施例による印刷回路基板は、電子部品１１０が実装される第１基板１００と、上記第１基板１００の上面の少なくとも一部をカバーし、上記第１基板１００から上側に放射されるノイズを遮蔽するように内部にＥＢＧ構造物（図１０から図１４の２８０ａ，２８０ｂ，２８０ｃ，２８０ｄ）が挿入されている第２基板２００と、を含む。
第２基板２００は、電子部品１１０などが実装された第１基板１００とは別途の基板であって、内部にＥＢＧ構造物２８０ａ，２８０ｂ，２８０ｃ，２８０ｄが挿入されてノイズを遮蔽する。ここで、ＥＢＧ構造物は基板内に設けられた金属層、ビア、パターンなどで形成される。
このように本実施例による印刷回路基板は、第１基板１００から上側に放射されるノイズを遮蔽するために、図３に示すような高価な吸収体４２を用いず、単に第２基板２００を追加することで、吸収体を用いた場合に比べて非常に低コストで同等またはそれ以上のノイズ遮蔽効果を奏することができる。また、図２に示すように、単にシールドカン４０だけを用いた従来技術に比べると、アンテナ効果が発生しないため非常に向上したノイズ遮蔽効果を奏することができる。
第２基板２００に挿入されるＥＢＧ構造物の様々な実施例については後述する。
第２基板２００には、接着剤２９０を介して第１基板１００の上面に付着されることができる。より具体的に、第１基板１００の表面に電子部品１１０が実装された場合には、図４に示すように、第２基板２００が接着剤２９０を介して電子部品１１０の上面に付着されることができる。接着剤２９０の塗布されていない反対面には、ＥＢＧ構造物を構成する各種パターンなどを保護するためにソルダーレジスト２７０を形成してもよい。
一方、図５に示すように、第１基板１００の上面がシールドカン３００によりカバーされる場合には、第２基板２００がシールドカン３００に結合されて第１基板１００の上面をカバーすることもできる。
また、シールドカン３００が半田（図示せず）などにより第１基板１００のグラウンド（図示せず）に接地された場合、第２基板２００のＥＢＧ構造物をシールドカン３００に接地させて、結果的にＥＢＧ構造物が第１基板１００のグラウンド（図示せず）に接地されるようにすることができる。このような構造によりグラウンドをより広く確保することができ、ノイズ遮蔽効果をさらに向上させることができる。
このために、図６に示すように、第２基板２００のＥＢＧ構造物の一部、すなわち、金属層（またはパターン）をシールドカン３００に接するように配置し、その後、接着テープ２０５などの固定手段を用いて第２基板２００をシールドカン３００に固定する方法を用いることができる。図６には接着テープ２０５が第２基板２００の上面全体をカバーするように示されているが、設計上の必要に応じて一部だけに適用することもできる。
第２基板２００はシールドカン３００の下面または上面全体に結合されることができ、特定部分だけに選択的に結合されることもできる。この場合、図６に示すように、シールドカン３００に開放孔３１０を形成し、第２基板２００が開放孔３１０をカバーするように結合されることもできる。このように特定部分だけに第２基板２００を選択的に配置することにより、ユーザーが所望する部分に対してのみ選択的にノイズを遮蔽することができ、第２基板２００の過度な使用を防止できるようになって、費用低減の効果を期待できる。
通常、ノイズは電子部品の上側に主に放射されることから、電子部品の上側に対応するシールドカンの一部に開放孔を形成できるが、必ずしもこれに限定されることではなく、設計上の必要に応じて開放孔の形成位置、個数、形状などを多様に変更することもできる。
一方、第１基板１００に実装された電子部品１１０の上面から放射されるノイズよりも電子部品１１０の周りの駆動回路などから放射されるノイズが問題となる場合は、第２基板２００を、電子部品１１０の位置に対応する領域を開放して、第１基板１００の上面に積層することもできる。この場合、図７に示すように、電子部品１１０と電子部品１１０との間に第２基板２００が配置されることになり、印刷回路基板の全体的な厚さが必要以上に増加することを防止することができる。
一方、第１基板１００が四角形以外の形状を有する場合、第２基板２００も、これに対応してその外郭が折曲した形状を有することができる。すなわち、図８に示すように、第２基板２００の一部は、第１基板１００の外郭形状に応じて半円形状を有してもよく、場合によって三角形などの形状を有してもよい。
上述した実施例による印刷回路基板は、携帯電話、その他モバイル機器など、様々な電子製品に適用できるが、この場合、上述した第２基板２００は図９に示すように、電子製品１０００のケース４００の内側に結合されることもできる。この場合、別途のシールドカンなどを追加に備える必要はなく、ＥＢＧ構造物が挿入された第２基板２００を電子製品のケース４００に簡単に位置させることができるという長所がある。
ＥＢＧ構造物とは、同一あるいは異なる平面間に誘電層を介在させて複数の導体層を設けて前記導体層間にキャパシタンス成分を存在させ、かつ、少なくとも１組の隣接する導体層をステッチングビア部により接続させてインダクタンス部を存在させることにより構成した電磁気バンドギャップ構造（帯域阻止フィルタ）である。
コプラナーＥＢＧは、一つの金属層に対し該一つの金属層とは異なる平面に位置する複数の金属板が金属ブランチにより相互ブリッジ（bridge）接続する構造を有し、上記金属層と上記金属板との間には誘電層が位置し、上記金属板による低インピーダンス領域と、金属ブランチによる高インピーダンス領域が交互に繰り返して形成される構造であり、特定周波数帯域のノイズを遮蔽できる電磁気バンドギャップ構造（帯域阻止フィルタ）である。
以下、上述した第２基板２００に挿入されるＥＢＧ構造物の様々な実施例について説明する。
先ず、図１０にステッチングビアタイプのＥＢＧが示されている。本実施例によるバンドギャップ構造物２８０ａは、互いに異なる平面上に配置される第１導電体２３０ａ−１及び第２導電体２１０ａと、第２導電体２１０ａとは異なる平面上に配置される第３導電体２３０ａ−２と、第２導電体２１０ａが配置された平面を経由して第１導電体２３０ａ−１と第３導電体２３０ａ−２とを接続させ、第２導電体２１０ａとは電気的に分離されるステッチングビア部２４０ａと、を含む。
図１０に示された構造物が特定周波数帯域の信号を遮蔽する電磁気バンドギャップ構造物として機能する原理は次の通りである。第２導電体２１０ａと第１及び第３導電体２３０ａ−１，２３０ａ−２との間には誘電層２２０ａが介在され、これにより、第２導電体２１０ａと第１及び第３導電体２３０ａ−１，２３０ａ−２との間、及び隣接する第１導電体２３０ａ−１と第３導電体２３０ａ−２との間に形成されるキャパシタンス（capacitance）成分が存在する。また、ステッチングビア部２４０ａにより隣接する２つの導電体２３０ａ−１，２３０ａ−２間には第１ビア２４１ａ→接続パターン２４３ａ→第２ビア２４２ａを経由するインダクタンス（inductance）成分も存在する。
ここで、第１ビア２４１ａと第２ビア２４２ａの上下にはそれぞれビアランド２２４ａ、２４４ａが設けられ、接続パターン２４３ａとビアランド２２４ａ，２４４ａはクリアランスホール２５０ａにより第２導電体２１０ａとは電気的に分離される。
このとき、キャパシタンス成分は第２導電体２１０ａと第１及び第３導電体２３０ａ−１，２３０ａ−２との間、及び、隣接する２つの導電体２３０ａ−１，２３０ａ−２間の離隔間隔、誘電層２２０ａを構成する誘電物質の誘電率、導電体の大きさ、形状、面積などのような要素によりその値が変化する。インダクタンス成分も、第１ビア２４１ａ、第２ビア２４２ａ、そして接続パターン２４３ａの形状、長さ、厚さ、幅、断面積などのような要素によりその値が変化する。よって、上述した様々な要素を適切に調整、設計すれば、図１０に示された構造物を目的周波数帯域の特定信号または特定ノイズを除去することや遮蔽するための電磁気バンドギャップ構造（electro bandgap structure）（一種の帯域阻止フィルタ）として活用することができる。これは図１１の等価回路図から容易に理解できる。
図１１の等価回路図を図１０の電磁気バンドギャップ構造物と比較して説明すると、インダクタンス成分Ｌ１は第１ビア２４１ａに対応し、インダクタンス成分Ｌ２は第２ビア２４２ａに対応し、インダクタンス成分Ｌ３は接続パターン２４３ａに対応する。Ｃ１は第１及び第３導電体２３０ａ−１，２３０ａ−２とその上部に位置する他の任意の誘電層及び第２導電体２１０ａによるキャパシタンス成分であり、Ｃ２及びＣ３は接続パターン２４３ａを基準としてそれと同一平面に位置している第２導電体２１０ａとその下部に位置する他の任意の誘電層及び第２導電体２１０ａによるキャパシタンス成分である。
上記のような等価回路図により、図１０の電磁気バンドギャップ構造物２８０ａは特定周波数帯域の信号を遮蔽する帯域阻止フィルタ（band stop filter）として機能する。すなわち、図１１の等価回路図から分かるように、低周波数帯域の信号（ｘ）及び高周波数帯域の信号（ｙ）は電磁気バンドギャップ構造物を通過し、その中間の特定周波数帯域の信号（ｚ１）、（ｚ２）、（ｚ３）は電磁気バンドギャップ構造物により遮蔽される。
図１２にはまた他の実施例のＥＢＧ構造物２８０ｂの構造が示されている。本実施例によるＥＢＧ構造物は、図１２に示すように、互いに同一平面上に離隔されて配置される一対の第４導電体２１０ｂと、第４導電体２１０ｂと異なる平面上に配置される第５導電体２３０ｂと、第４導電体２１０ｂと第５導電体２３０ｂとの間の平面に配置される第６導電体２２０ｂと、第５導電体２３０ｂを経由して一対の第４導電体２１０ｂを互いに接続させ、第６導電体２２０ｂとは電気的に分離されるステッチングビア部２４０ｂと、を含む。第４導電体２１０ｂと第６導電体２２０ｂとの間及び第６導電体２２０ｂと第５導電体２３０ｂとの間にはそれぞれ誘電層２１５ｂ，２２５ｂが介在される。
図１２に示すＥＢＧ構造は図１０に示されたＥＢＧ構造物２８０ａの変形例で、第４導電体２１０ｂと第６導電体２２０ｂとの間だけでなく、第５導電体２３０ｂと第６導電体２２０ｂとの間にもキャパシタンス成分がさらに存在し、第４導電体２１０ｂと第５導電体２３０ｂを接続させるステッチングビア部２４０ｂのビアの長さをより長く確保できるため、インダクタンス成分の値を十分に確保することができる。よって、特定周波数帯域の信号伝達の遮蔽効率を向上させることができる。
他の実施例として、図１３に、きのこ型のＥＢＧ（Mushroom type EBG）２８０ｃが示されている。きのこ型ＥＢＧ２８０ｃは、例えば電源層（power layer）及び接地層（ground layer）として機能する２つの金属層２１０ｃ，２２０ｃの間にきのこ型のＥＢＧセル（EBG cell） ２３０ｃを複数挿入した構造を有する。図１３には、図面図示の便宜のために総４個のＥＢＧセル２３０ｃだけを示している。
図１３を参照すると、きのこ型ＥＢＧ２８０ｃは、各々接地層及び電源層のうち、１つの層及び他の１つの層として機能する第１金属層２１０ｃと第２金属層２２０ｃとの間に金属板２３１ｃをさらに形成し、第１金属層２１０ｃと金属板２３１ｃとの間をビア２３２ｃで接続したきのこ型構造物２３０ｃを繰り返し配置した構造を有する。このとき、第１金属層２１０ｃと金属板２３１ｃとの間には第１誘電層２１５ｃが、金属板２３１ｃと第２金属層２２０ｃとの間には第２誘電層２２５ｃが介在される。
このようなきのこ型ＥＢＧ２８０ｃは、第２金属層２２０ｃ、第２誘電層２２５ｃ、及び金属板２３１ｃにより形成されるキャパシタンス成分と、第１誘電層２１５ｃを貫通して第１金属層２１０ｃと金属板２３１ｃとの間を接続させるビア２３２ｃにより形成されるインダクタンス成分が、第１金属層２１０ｃと第２金属層２２０ｃとの間でＬ−Ｃ直列接続状態を有することにより、一種の帯域阻止フィルタとしての機能を行う。
また他の実施例として、図１４に、コプラナーＥＢＧ（coplanar EBG）が示されている。コプラナーＥＢＧは、電源層または接地層として機能する１つの金属層全体に特定パターンのＥＢＧセル２２０ｄを複数繰り返し配置した構造を有する。図１４には、図面図示の便宜のために総４個のＥＢＧセル２２０ｄだけを示している。
図１４を参照すると、コプラナーＥＢＧ２８０ｄは、任意の一金属層２１０ｄとは異なる平面に位置する複数の金属板２２１ｄが特定の一部分（図１４においては各金属板の角の末端）の金属ブランチ（metal branch）２２２ｄにより相互ブリッジ（bridge）接続する構造を有する。金属層２１０ｄと金属板２２１ｄとの間には誘電層２１５ｄが位置する。
このとき、広い面積を有する金属板２２１ｄが低インピーダンス領域を構成し、狭い面積を有する金属ブランチ２２２ｄが高インピーダンス領域を構成する。したがって、コプラナーＥＢＧ２８０ｄは、低インピーダンス領域と高インピーダンス領域が交互に繰り返して形成される構造となって、特定周波数帯域のノイズを遮蔽できる帯域阻止フィルタとしての機能を行う。
このようなコプラナーＥＢＧ構造物２８０ｄは、２層だけでも電磁気バンドギャップ構造を構成できるという長所がある。
以上では、第２基板２００に挿入されるＥＢＧ構造物として４種類のＥＢＧ構造物２８０ａ，２８０ｂ，２８０ｃ，２８０ｄを例に挙げて説明したが、その他、様々な構造のＥＢＧ構造物も第２基板２００に挿入できることは明らかである。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、様々な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
１００ 第１基板
２００ 第２基板
２８０ａ，２８０ｂ，２８０ｃ，２８０ｄ ＥＢＧ構造物

Claims (14)

  1. 電子部品が実装される第１基板と、
    前記第１基板の上部に位置して前記第１基板の上面の少なくとも一部をカバーし、前記第１基板から上側に放射されるノイズを遮蔽するように内部にＥＢＧ構造物が挿入されている第２基板と、を含む印刷回路基板。
  2. 前記第２基板が、接着剤を介して前記第１基板の上面に付着されることを特徴とする請求項１に記載の印刷回路基板。
  3. 前記第１基板の上面の少なくとも一部をカバーするシールドカンをさらに含み、
    前記第２基板が前記シールドカンに結合されることを特徴とする請求項１に記載の印刷回路基板。
  4. 前記シールドカンは前記第１基板に設けられたグラウンドに接地され、
    前記第２基板のＥＢＧ構造物は前記シールドカンに接地されることを特徴とする請求項３に記載の印刷回路基板。
  5. 前記シールドカンには開放孔が形成され、
    前記第２基板は前記開放孔をカバーするように、前記シールドカンの一部だけに結合されることを特徴とする請求項３または４に記載の印刷回路基板。
  6. 前記開放孔は、前記電子部品の上面に形成されることを特徴とする請求項５に記載の印刷回路基板。
  7. 前記電子部品は前記第１基板の表面に実装され、
    前記第２基板は、前記電子部品の位置に対応する領域が開放され、前記第１基板の上面に積層されることを特徴とする請求項１に記載の印刷回路基板。
  8. 前記第２基板は、
    互いに異なる平面上に配置される第１及び第２導電体と、
    前記第２導電体と異なる平面上に配置される第３導電体と、
    前記第２導電体の配置された平面を経由して前記第１導電体と前記第３導電体とを接続させ、前記第２導電体とは電気的に分離されるステッチングビア部と、を含むことを特徴とする請求項１から７の何れか１項に記載の印刷回路基板。
  9. 前記第２基板は、
    互いに同一平面上に離隔されて配置される一対の第４導電体と、
    前記第４導電体とは異なる平面上に配置される第５導電体と、
    前記第４導電体と前記第５導電体との間の平面に配置される第６導電体と、
    前記第５導電体を経由して前記一対の第４導電体を互いに接続させ、前記第６導電体とは電気的に分離されるステッチングビア部と、を含むことを特徴とする請求項１から７の何れか一項に記載の印刷回路基板。
  10. 前記第２基板は、前記第１基板の形状に対応して折曲した形状を有することを特徴とする請求項１から９の何れか１項に記載の印刷回路基板。
  11. ケースと、前記ケースの内部に設けられる第１基板と、を含む電子製品であって、
    前記第１基板に対向する前記ケースの内側には、前記第１基板から放射されるノイズを遮蔽するように内部にＥＢＧ構造物が挿入されている第２基板が結合されることを特徴とする電子製品。
  12. 前記第２基板は、
    互いに異なる平面上に配置される第１及び第２導電体と、
    前記第２導電体と異なる平面上に配置される第３導電体と、
    前記第２導電体の配置された平面を経由して前記第１導電体と前記第３導電体を接続させ、前記第２導電体とは電気的に分離されるステッチングビア部と、を含むことを特徴とする請求項１１に記載の電子製品。
  13. 前記第２基板は、
    互いに同一平面上に離隔されて配置される一対の第４導電体と、
    前記第４導電体と異なる平面上に配置される第５導電体と、
    前記第４導電体と前記第５導電体との間の平面に配置される第６導電体と、
    前記第５導電体を経由して前記一対の第４導電体を互いに接続させ、前記第６導電体とは電気的に分離されるステッチングビア部と、を含むことを特徴とする請求項１１に記載の電子製品。
  14. 前記第２基板は、前記第１基板の形状に対応して折曲した形状を有することを特徴とする請求項１１から１３の何れか１項に記載の電子製品。
JP2009295654A 2009-07-29 2009-12-25 印刷回路基板及び電子製品 Pending JP2011035367A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090069666A KR101007288B1 (ko) 2009-07-29 2009-07-29 인쇄회로기판 및 전자제품

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012099224A Division JP2012138644A (ja) 2009-07-29 2012-04-24 印刷回路基板及び電子製品

Publications (1)

Publication Number Publication Date
JP2011035367A true JP2011035367A (ja) 2011-02-17

Family

ID=43448387

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2009295654A Pending JP2011035367A (ja) 2009-07-29 2009-12-25 印刷回路基板及び電子製品
JP2012099224A Pending JP2012138644A (ja) 2009-07-29 2012-04-24 印刷回路基板及び電子製品

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2012099224A Pending JP2012138644A (ja) 2009-07-29 2012-04-24 印刷回路基板及び電子製品

Country Status (6)

Country Link
US (2) US8432706B2 (ja)
JP (2) JP2011035367A (ja)
KR (1) KR101007288B1 (ja)
CN (1) CN101990361A (ja)
DE (1) DE102009055342B4 (ja)
TW (1) TWI395542B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013038162A (ja) * 2011-08-05 2013-02-21 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法
JP2015023194A (ja) * 2013-07-19 2015-02-02 株式会社東芝 半導体装置
US9848504B2 (en) 2014-08-25 2017-12-19 Kabushiki Kaisha Toshiba Electronic device having a housing for suppression of electromagnetic noise
US9929455B2 (en) 2014-03-18 2018-03-27 Canon Kabushiki Kaisha Electronic circuit
CN110572926A (zh) * 2018-06-06 2019-12-13 奥特斯奥地利科技与***技术有限公司 部件承载件中的rf功能和电磁辐射屏蔽

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103081576B (zh) * 2010-09-30 2015-11-25 日本电气株式会社 配线基板和电子设备
CN102856304B (zh) * 2011-06-27 2015-06-24 成都锐华光电技术有限责任公司 一种半导体芯片封装结构
JP5670392B2 (ja) 2012-07-27 2015-02-18 株式会社東芝 回路基板
US9312607B2 (en) * 2013-02-12 2016-04-12 Raytheon Company Load spreading interposer
KR20140103789A (ko) * 2013-02-19 2014-08-27 엘지전자 주식회사 이동 단말기
WO2014145821A1 (en) 2013-03-15 2014-09-18 Flextronics Ap, Llc Method and apparatus for creating perfect microwave absorbing skins
US10070547B2 (en) * 2014-02-26 2018-09-04 Sparton Corporation Control of electric field effects in a printed circuit board assembly using embedded nickel-metal composite materials
US10403973B2 (en) * 2014-04-22 2019-09-03 Intel Corporation EBG designs for mitigating radio frequency interference
TWI565400B (zh) * 2014-07-01 2017-01-01 華碩電腦股份有限公司 電磁帶隙結構與具有電磁帶隙結構的電子裝置
US10321553B2 (en) * 2014-08-04 2019-06-11 Cisco Technology, Inc. Shield to improve electromagnetic interference (EMI) suppression capability
JP5937190B2 (ja) * 2014-12-12 2016-06-22 株式会社東芝 回路基板
JP6394482B2 (ja) * 2015-04-28 2018-09-26 京セラドキュメントソリューションズ株式会社 電子機器
CN107926137B (zh) * 2015-07-02 2020-01-31 莱尔德电子材料(深圳)有限公司 Emi屏蔽件及其相关方法、电子电路、电子装置
US9999121B2 (en) 2016-04-25 2018-06-12 Laird Technologies, Inc. Board level shields with virtual grounding capability
US10791622B2 (en) * 2016-07-27 2020-09-29 National University Corporation Okayama University Printed wiring board
KR102528687B1 (ko) * 2016-09-06 2023-05-08 한국전자통신연구원 전자기 밴드갭 구조물 및 그 제조 방법
WO2018186065A1 (ja) * 2017-04-03 2018-10-11 株式会社村田製作所 高周波モジュール
KR20190006359A (ko) * 2017-07-10 2019-01-18 엘지전자 주식회사 전자장치
JP6921705B2 (ja) * 2017-10-13 2021-08-18 株式会社東芝 電子機器
KR102442131B1 (ko) 2018-01-26 2022-09-13 삼성전자 주식회사 안테나 장치 및 안테나 장치를 포함하는 전자 장치
US20190297758A1 (en) * 2018-03-23 2019-09-26 Intel IP Corporation Electromagnetic shielding cap, an electrical system and a method for forming an electromagnetic shielding cap
KR102063469B1 (ko) * 2018-05-04 2020-01-09 삼성전자주식회사 팬-아웃 반도체 패키지
KR102551803B1 (ko) * 2018-10-19 2023-07-06 삼성전자주식회사 배선을 따라 유전체가 채워질 수 있는 이격 공간을 갖도록 배치된 도전성 부재를 포함하는 전자 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004022587A (ja) * 2002-06-12 2004-01-22 Denso Corp 筐体
JP2009141326A (ja) * 2007-12-07 2009-06-25 Samsung Electro Mech Co Ltd 電磁気バンドギャップ構造物及び印刷回路基板
WO2009082003A1 (ja) * 2007-12-26 2009-07-02 Nec Corporation 電磁バンドギャップ素子及びそれを用いたアンテナ並びにフィルタ

Family Cites Families (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05152780A (ja) * 1991-12-02 1993-06-18 Matsushita Electric Ind Co Ltd 電磁波遮蔽用シールド
JPH0553269U (ja) * 1991-12-17 1993-07-13 日本無線株式会社 高周波シールド構造を有する多層配線基板
JPH0579995U (ja) * 1992-04-03 1993-10-29 日本無線株式会社 高周波シールド構造を有する多層配線基板
US5886597A (en) * 1997-03-28 1999-03-23 Virginia Tech Intellectual Properties, Inc. Circuit structure including RF/wideband resonant vias
JPH11135977A (ja) 1997-10-28 1999-05-21 Sony Corp 電子回路
US6377464B1 (en) * 1999-01-29 2002-04-23 Conexant Systems, Inc. Multiple chip module with integrated RF capabilities
US7215007B2 (en) * 2003-06-09 2007-05-08 Wemtec, Inc. Circuit and method for suppression of electromagnetic coupling and switching noise in multilayer printed circuit boards
US20050104678A1 (en) * 2003-09-11 2005-05-19 Shahrooz Shahparnia System and method for noise mitigation in high speed printed circuit boards using electromagnetic bandgap structures
US7030463B1 (en) * 2003-10-01 2006-04-18 University Of Dayton Tuneable electromagnetic bandgap structures based on high resistivity silicon substrates
US20050224912A1 (en) * 2004-03-17 2005-10-13 Rogers Shawn D Circuit and method for enhanced low frequency switching noise suppression in multilayer printed circuit boards using a chip capacitor lattice
US20050205292A1 (en) * 2004-03-18 2005-09-22 Etenna Corporation. Circuit and method for broadband switching noise suppression in multilayer printed circuit boards using localized lattice structures
US7102581B1 (en) * 2004-07-01 2006-09-05 Rockwell Collins, Inc. Multiband waveguide reflector antenna feed
US7136029B2 (en) * 2004-08-27 2006-11-14 Freescale Semiconductor, Inc. Frequency selective high impedance surface
US7215301B2 (en) * 2004-09-08 2007-05-08 Georgia Tech Research Corporation Electromagnetic bandgap structure for isolation in mixed-signal systems
US7253788B2 (en) * 2004-09-08 2007-08-07 Georgia Tech Research Corp. Mixed-signal systems with alternating impedance electromagnetic bandgap (AI-EBG) structures for noise suppression/isolation
EP2426785A2 (en) * 2004-10-01 2012-03-07 L. Pierre De Rochemont Ceramic antenna module and methods of manufacture thereof
JP4676238B2 (ja) * 2005-04-18 2011-04-27 株式会社日立製作所 バックプレーンバス用メインボード、および、それを用いたルータシステム、ストレージシステム
TWI296493B (en) 2005-05-19 2008-05-01 Univ Nat Sun Yat Sen Embedded power plane for suppressing noise and multi-layer structure using the same
US7209082B2 (en) * 2005-06-30 2007-04-24 Intel Corporation Method and apparatus for a dual band gap wideband interference suppression
US7408512B1 (en) * 2005-10-05 2008-08-05 Sandie Corporation Antenna with distributed strip and integrated electronic components
US7626216B2 (en) * 2005-10-21 2009-12-01 Mckinzie Iii William E Systems and methods for electromagnetic noise suppression using hybrid electromagnetic bandgap structures
JP4325630B2 (ja) * 2006-03-14 2009-09-02 ソニー株式会社 ３次元集積化装置
TW200818451A (en) * 2006-06-02 2008-04-16 Renesas Tech Corp Semiconductor device
KR100723531B1 (ko) * 2006-06-13 2007-05-30 삼성전자주식회사 반도체 패키지 기판
TWI312592B (en) * 2006-06-30 2009-07-21 Ind Tech Res Inst Antenna structure with antenna radome and method for rising gain thereof
TW200808136A (en) 2006-07-26 2008-02-01 Inventec Corp A layout design for a multilayer printed circuit board
US8060457B2 (en) * 2006-09-13 2011-11-15 Georgia Tech Research Corporation Systems and methods for electromagnetic band gap structure synthesis
US20080072204A1 (en) * 2006-09-19 2008-03-20 Inventec Corporation Layout design of multilayer printed circuit board
US20080068818A1 (en) * 2006-09-19 2008-03-20 Jinwoo Choi Method and apparatus for providing ultra-wide band noise isolation in printed circuit boards
WO2008054324A1 (en) 2006-11-01 2008-05-08 Agency For Science, Technology And Research Double-stacked ebg structure
US8514147B2 (en) * 2006-11-22 2013-08-20 Nec Tokin Corporation EBG structure, antenna device, RFID tag, noise filter, noise absorptive sheet and wiring board with noise absorption function
US8081138B2 (en) * 2006-12-01 2011-12-20 Industrial Technology Research Institute Antenna structure with antenna radome and method for rising gain thereof
US20080158840A1 (en) * 2006-12-27 2008-07-03 Inventec Corporation DC power plane structure
US7839654B2 (en) * 2007-02-28 2010-11-23 International Business Machines Corporation Method for ultimate noise isolation in high-speed digital systems on packages and printed circuit boards (PCBS)
KR100851075B1 (ko) * 2007-04-30 2008-08-12 삼성전기주식회사 전자기 밴드갭 구조물 및 인쇄회로기판
KR100851076B1 (ko) * 2007-04-30 2008-08-12 삼성전기주식회사 전자기 밴드갭 구조물 및 인쇄회로기판
KR100851065B1 (ko) * 2007-04-30 2008-08-12 삼성전기주식회사 전자기 밴드갭 구조물 및 인쇄회로기판
KR100838244B1 (ko) * 2007-06-22 2008-06-17 삼성전기주식회사 전자기 밴드갭 구조물 및 인쇄회로기판
US8169790B2 (en) * 2007-08-07 2012-05-01 Samsung Electro-Mechanics Co., Ltd. Electromagnetic bandgap structure and printed circuit board
DE102008041072B4 (de) 2007-08-07 2013-04-18 Samsung Electro - Mechanics Co., Ltd. Elektromagnetische Bandabstandsstruktur und Schaltungsplatine
US8310840B2 (en) * 2007-08-07 2012-11-13 Samsung Electro-Mechanics Co., Ltd. Electromagnetic bandgap structure and printed circuit board
KR100920824B1 (ko) * 2007-09-14 2009-10-08 삼성전기주식회사 인쇄회로기판 및 전자기 밴드갭 구조물의 제조방법
KR100913363B1 (ko) * 2007-09-18 2009-08-20 삼성전기주식회사 멀티 비아를 포함하는 전자기 밴드갭 구조물 및인쇄회로기판
US8159832B2 (en) * 2007-09-21 2012-04-17 Nokia Corporation Electromagnetic band gap structures and method for making same
KR100867150B1 (ko) * 2007-09-28 2008-11-06 삼성전기주식회사 칩 캐패시터가 내장된 인쇄회로기판 및 칩 캐패시터의 내장방법
KR100914440B1 (ko) * 2007-09-28 2009-08-28 삼성전기주식회사 단차가 형성된 전도층을 갖는 인쇄회로기판
KR100879375B1 (ko) * 2007-09-28 2009-01-20 삼성전기주식회사 캐비티 캐패시터가 내장된 인쇄회로기판
TWI375499B (en) * 2007-11-27 2012-10-21 Asustek Comp Inc Improvement method for ebg structures and multi-layer board applying the same
JP2009135154A (ja) * 2007-11-28 2009-06-18 Sony Corp 電磁波遮蔽具
KR100998720B1 (ko) 2007-12-07 2010-12-07 삼성전기주식회사 전자기 밴드갭 구조물 및 인쇄회로기판
KR20090079428A (ko) * 2008-01-17 2009-07-22 삼성전자주식회사 파워 플레인 및 접지 플레인 노이즈를 감소시키는 구조를갖는 기판 및 이를 포함하는 전자 시스템
US8164006B2 (en) * 2008-03-19 2012-04-24 Samsung Electro-Mechanics Co., Ltd. Electromagnetic bandgap structure and printed circuit board
US7733265B2 (en) * 2008-04-04 2010-06-08 Toyota Motor Engineering & Manufacturing North America, Inc. Three dimensional integrated automotive radars and methods of manufacturing the same
US8022861B2 (en) * 2008-04-04 2011-09-20 Toyota Motor Engineering & Manufacturing North America, Inc. Dual-band antenna array and RF front-end for mm-wave imager and radar
US7830301B2 (en) * 2008-04-04 2010-11-09 Toyota Motor Engineering & Manufacturing North America, Inc. Dual-band antenna array and RF front-end for automotive radars
KR101086856B1 (ko) * 2008-04-16 2011-11-25 주식회사 하이닉스반도체 반도체 집적 회로 모듈 및 이를 구비하는 ｐｃｂ 장치
US20110012697A1 (en) * 2008-04-22 2011-01-20 Koichi Takemura Electro-magnetic band-gap structure, method for manufacturing the same, filter element and printed circuit board having embedded filter element
US8013258B2 (en) * 2008-06-11 2011-09-06 Mediatek Inc. Shielding device
JP5380919B2 (ja) * 2008-06-24 2014-01-08 日本電気株式会社 導波路構造およびプリント配線板
KR100956689B1 (ko) * 2008-06-27 2010-05-10 삼성전기주식회사 전자기 밴드갭 구조물 및 인쇄회로기판
US20100060527A1 (en) * 2008-09-10 2010-03-11 International Business Machines Corporation Electromagnetic band gap tuning using undulating branches
US8288660B2 (en) * 2008-10-03 2012-10-16 International Business Machines Corporation Preserving stopband characteristics of electromagnetic bandgap structures in circuit boards
KR100999550B1 (ko) * 2008-10-08 2010-12-08 삼성전기주식회사 전자기 밴드갭 구조물
US8344503B2 (en) * 2008-11-25 2013-01-01 Freescale Semiconductor, Inc. 3-D circuits with integrated passive devices
KR100999518B1 (ko) * 2008-11-26 2010-12-08 삼성전기주식회사 전자기 밴드갭 구조물 및 회로 기판
KR101046716B1 (ko) * 2008-11-28 2011-07-06 삼성전기주식회사 전자기 밴드갭 구조물 및 회로 기판
KR101018785B1 (ko) * 2008-11-28 2011-03-03 삼성전기주식회사 전자기 밴드갭 구조물 및 회로 기판
US8467737B2 (en) * 2008-12-31 2013-06-18 Intel Corporation Integrated array transmit/receive module
JP5326649B2 (ja) * 2009-02-24 2013-10-30 日本電気株式会社 アンテナ、アレイアンテナ、プリント基板、及びそれを用いた電子装置
KR101038236B1 (ko) * 2009-09-16 2011-06-01 삼성전기주식회사 전자기 밴드갭 구조를 구비하는 인쇄회로기판
KR101021552B1 (ko) * 2009-09-22 2011-03-16 삼성전기주식회사 Ｅｍｉ 노이즈 저감 인쇄회로기판
KR101023541B1 (ko) * 2009-09-22 2011-03-21 삼성전기주식회사 Ｅｍｉ 노이즈 저감 인쇄회로기판
KR101092590B1 (ko) * 2009-09-23 2011-12-13 삼성전기주식회사 전자기 밴드갭 구조를 구비하는 인쇄회로기판
KR20110134200A (ko) * 2010-06-08 2011-12-14 삼성전기주식회사 전자기 밴드갭 구조물을 포함하는 ｅｍｉ 노이즈 차폐 기판

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004022587A (ja) * 2002-06-12 2004-01-22 Denso Corp 筐体
JP2009141326A (ja) * 2007-12-07 2009-06-25 Samsung Electro Mech Co Ltd 電磁気バンドギャップ構造物及び印刷回路基板
WO2009082003A1 (ja) * 2007-12-26 2009-07-02 Nec Corporation 電磁バンドギャップ素子及びそれを用いたアンテナ並びにフィルタ

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013038162A (ja) * 2011-08-05 2013-02-21 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法
JP2015023194A (ja) * 2013-07-19 2015-02-02 株式会社東芝 半導体装置
US9929455B2 (en) 2014-03-18 2018-03-27 Canon Kabushiki Kaisha Electronic circuit
US9848504B2 (en) 2014-08-25 2017-12-19 Kabushiki Kaisha Toshiba Electronic device having a housing for suppression of electromagnetic noise
CN110572926A (zh) * 2018-06-06 2019-12-13 奥特斯奥地利科技与***技术有限公司 部件承载件中的rf功能和电磁辐射屏蔽
CN110572926B (zh) * 2018-06-06 2022-11-01 奥特斯奥地利科技与***技术有限公司 部件承载件中的rf功能和电磁辐射屏蔽

Also Published As

Publication number Publication date
US20130229779A1 (en) 2013-09-05
DE102009055342B4 (de) 2013-11-21
CN101990361A (zh) 2011-03-23
JP2012138644A (ja) 2012-07-19
TW201105229A (en) 2011-02-01
US8432706B2 (en) 2013-04-30
TWI395542B (zh) 2013-05-01
US20110026234A1 (en) 2011-02-03
DE102009055342A1 (de) 2011-02-17
KR101007288B1 (ko) 2011-01-13
US8780584B2 (en) 2014-07-15

Similar Documents

Publication Publication Date Title
JP2011035367A (ja) 印刷回路基板及び電子製品
TWI388246B (zh) 電磁帶隙結構和印刷電路板
KR100998720B1 (ko) 전자기 밴드갭 구조물 및 인쇄회로기판
TWI388274B (zh) 電磁帶隙結構和印刷電路板
JP4808755B2 (ja) 電磁気バンドギャップ構造物及び印刷回路基板
TWI454189B (zh) 使用電磁能帶隙結構之電磁干擾雜訊降低電路板
KR101038236B1 (ko) 전자기 밴드갭 구조를 구비하는 인쇄회로기판
JP2009177130A (ja) 電磁気バンドギャップ構造物及び印刷回路基板
KR101023541B1 (ko) Ｅｍｉ 노이즈 저감 인쇄회로기판
JP5821954B2 (ja) 電子機器、構造体、及び、ヒートシンク
KR101046716B1 (ko) 전자기 밴드갭 구조물 및 회로 기판
JP5111282B2 (ja) 電磁気バンドギャップ構造物及び印刷回路基板
JP2011139016A (ja) 電磁気バンドギャップ構造物及び回路基板
KR101021548B1 (ko) 전자기 밴드갭 구조를 구비하는 인쇄회로기판
JP6674824B2 (ja) 多層基板回路モジュール、無線通信装置およびレーダ装置
KR101018796B1 (ko) 전자기 밴드갭 구조물 및 회로 기판
KR101018807B1 (ko) 전자기 밴드갭 구조물 및 회로 기판
KR101092590B1 (ko) 전자기 밴드갭 구조를 구비하는 인쇄회로기판
KR20120044789A (ko) 인쇄회로기판 및 전자제품
KR101021552B1 (ko) Ｅｍｉ 노이즈 저감 인쇄회로기판
JP2006261470A (ja) 多層プリント回路基板
JP2013222924A (ja) 部品内蔵基板
KR100999526B1 (ko) 전자기 밴드갭 구조물 및 회로 기판
WO2014012329A1 (zh) 印制电路板的保护盖

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120703