JP4676238B2 - バックプレーンバス用メインボード、および、それを用いたルータシステム、ストレージシステム - Google Patents

Description

本発明は、バックプレーンバス用メインボードに係り、パソコン、サーバ、ルータなどの情報処理機器に用いられ、プロセッサやメモリなど機能回路間を接続するためのバス接続技術、および、その構成要素に関する技術であって、特に、高周波ノイズを低減するのに好適なバックプレーンバス用メインボードに関する。

１０Ｇｂｐｓ（Giga bit per second）クラスのディジタル信号を伝送する場合の課題は、信号波形が乱れることにある。これは配線を構成するプリント基板の電気的制約による。すなわち、金属配線は信号が高周波になるに従い表皮効果による減衰を受けるし、絶縁体も伝送信号が高周波になると誘電損失が信号減衰の要因となっている。これらは周波数依存性を有し高い周波数ほど減衰が大きい。

バックプレーンバスの場合、そのメインボード（マザーボードとも言う、以下本明細書では、マザーボードという用語を用いる）には、搭載するモジュール(サブボード、ドータボードとも言う)間を接続するための多数の配線が引かれている。モジュール同士の配線は、送受信のモジュールが同じ場合でも、信号の本数は複数あり、信号の本数を複数設けることにより、信号伝送スループットを確保している。例えば、１０Ｇｂｐｓの速度の信号を２０ビット使用すれば、２００Ｇｂｐｓの転送速度が可能となる。この場合の２０ビットの信号配線長は、ほぼ程等しい。

また、バックプレーンバスの場合、高速信号のモジュール間接続には１対１接続が用いられ、その組合せは複数あり、例えば、四つのモジュールでは、１２通りの配線様式がある。これは四つから二つを取り出す組合せと同じである。このため、バックプレーンバスには同じモジュール間で信号を伝送するための同一配線長の信号の組と、モジュールの組み合わせに応じた配線長の異なる信号の組がある。

また、信号の組間ではタイミングも異なる。複数の信号を有するモジュール間転送であっても同一モジュール間の信号伝送では通常同期した信号伝送をおこなうが、他のモジュールの組合せ用の信号配線とは、信号伝送のタイミングが異なる。このため、一つの信号配線に着目すると他のモジュール間伝送用信号をノイズ源として、クロストークや電源バウンスなどの非同期ノイズが伝わってくることになる。

伝送信号自体が高周波では大きく減衰することから、高周波帯域では信号ノイズ比（Ｓ／Ｎ比）が悪化し、安定動作のためには、高周波帯域でのＳ／Ｎ比の確保が課題となっている。

このように電子装置において、基板に生ずるノイズは大きな問題であるが、これに対して、二つの要素間のノイズ伝搬を効率的に抑制する方法が、例えば、以下の非特許文献１に示されている。

以下、図１９ないし図２２を用いて、非特許文献１に示されているアナログ−ディジタル間の干渉を低減する方法の概要を説明する。
図１９は、従来技術に係る信号間ノイズを遮断するアナログ−ディジタル混載基板の断面図である。
図２０は、従来技術に係る信号間ノイズを遮断するアナログ−ディジタル混載基板の電源層の上面図である。
図２１は、信号間ノイズを遮断するアナログ−ディジタル混載基板のＥＢＧパターンを表す図である。
図２２は、ある周波数帯域における電源ノイズ伝搬量を表すグラフである。

図１９は、アナログ−ディジタル混載回路（Ａ−Ｄミックス回路）の一典型を示す基板の断面図であり、ＲＦ（Radio Frequency）アンテナ１０３に接続されたアナログ回路部１０１は、広いダイナミックレンジを有している。 ＤＳＰ（Digital Signal Processor）１０２は、アナログ回路１０１に接続され、ディジタル化された信号を処理している。これらアナログ回路１０１とディジタル回路１０２は共にプリント配線基板１１０上に搭載されている。

アナログ回路１０１は、微小受信信号と大きな送信信号を共に扱うためダイナミックレンジが広く、例えば、無線機能を有する機器では４０〜６０ｄＢのダイナミックレンジを有している。このため、ＤＳＰなどのディジタル回路１０２が生成するノイズがアナログ部１０１に混入することによりアナログ部１０１の特性が悪化する。非特許文献１には、このノイズの混入あるいはノイズ伝搬を抑制する方法が開示されている。これは、プリント基板１１０の内層である電源グランド層に５０で示されたＥＢＧ（Electromagnetic BandGap）のパターンを周期的に構成することでノイズ伝搬を抑制できる。

非特許文献１では、ＥＢＧパターンは、図２１に示されように、二つのサイズの異なる金属パターンを組み合わせて構成している。すなわち、小さいパターンの５０−１と大きいパターンの５０−２である。これを周期的に敷き詰めてＥＢＧパターンを構成している。このＥＢＧパターンをプリント基板１１０の電源層のアナログ部１０１とディジタル回路部１０２間に敷き詰めることで、直中(ＤＣ)電流は流しつつ高周波帯域のノイズ伝搬を抑制している。すなわち、ＥＧＢパターンは、このように、インピーダンスの異なる配線を周期的に配置したパターンであるということができる。

図２２には、この場合の周波数に対する電源ノイズ伝搬量の一例が示されている。この図２２では、図２０のアナログ部１０１とディジタル部１０２間のノイズ伝搬の比を縦軸に表しており、３ＧＨｚ〜７ＧＨｚに掛けて、−６０ｄＢと大きなノイズ抑制帯(バンドギャップ)の特性を持つことがわかる。

特開２０００−２１６５８６号公報 特開２０００−２２３８００号公報 特開２０００−１８３５４１号公報 特開平９−２７５２７８号公報 特開２００１−１２７３８７号公報 Madhavan Swaminathan， et al，"Power Delivery Isolation Methods in Integrated Mixed Signal Systems，" Proc． Of Electrical Design of Advanced Packaging and Systems （EDAPS） workshop， pp． 1-17， Nov． 29， 2004．

上記非特許文献１に開示された技術は、基板にＥＧＰパターンを埋め込むことにより、交流成分によるノイズ対策に有効なものである。

しかし、バックプレーンバス用マザーボードのように、電源層とグランド層が対向して配置されると、二つの層間で共振器が構成され、共振周波数で信号に電源ノイズが重畳する問題がある。これは、さらに電磁放射ノイズを増大させる問題点である。これを解決する技術としては、例えば、上記の特許文献１には、多層基板の電源層に曲線のスリットを設けることで電磁ノイズを低減する方法が開示されている。しかしながら、これにより、対向する電源層の共振周波数を変えることはできるが、これをこのままバックプレーンバス用マザーボードの適用することはできない。というのも、もともと大きな面積を持つマザーボードで分割があると、高次の共振周波数が生じこれが高周波ノイズとなりデータの信号に混入するからである。すなわち、分割された電源エリアごとに共振が生じ、この場合の周波数がもとの共振周波数の２倍に高くなることもありうる。

また、電源（グランド）層のスリットを跨ぐように上下に信号層がある場合には、信号の帰還電流がスリットを迂回しなくてはならず、この迂回電流がＳ/Ｎ比を悪化させる原因となる。これを解決する方法としては、上記の特許文献２、３がある。

特許文献２では、スリット近傍を流れる帰還電流の迂回によるノイズ発生をうまく抑えているが、信号間のノイズ低減には記載がない。一方の特許文献３においてもスリットにより共振を抑えるため、電源層にグランド層へｖｉａ接続されたグランド面を置くことで、また、電源層の電源パターンを分割し、デカップリングコンデンサと組み合わせることで、共振周波数をシフトさせている。このシフト量を制御することでノイズ励振源であるクロック周波数の高次周波数とずらしている。しかしながら、この特許文献３では空間への電磁放射ノイズを抑えることを目的としており、信号間のノイズ抑制についての効果については記載がない。

また、上記の特許文献４もスリットからの電磁放射ノイズを低減するプリント基板の構成と設計方法についての開示があるが、特許文献３と同様にノイズ間ノイズ抑制についての記載はない。

上記の特許文献５もスリットからの電磁放射ノイズを低減するプリント基板の電源の構成についての開示があるが、特許文献３と同様にノイズ間ノイズ抑制についての記載はない。

上記特許文献２ないし特許文献５は、基板の電源層にスリットをいれる技術であるが、これのみでは、高周波を扱うことが多くなっている現在の基板における信号ノイズの対策としては、不十分である。すなわち、これらの技術では、遮断できる周波数帯域も狭く、遮断できる電圧比も小さいものである。

本発明は、上記問題点を解決するためになされたもので、その目的は、電子機器に用いるバックプレーンバス用マザーボードにおいて、モジュール間を接続する信号配線に混入する他の信号ノイズ、あるいは、他の信号が電源へ回り込んだノイズを低減できるバックプレーンバス用マザーボードを提供することにある。特に、３〜５ＧＨｚのＳ/Ｎ比を確保できるバックプレーンバス用マザーボードを提供することにある。

本発明では、課題を解決するため、複数のサブボードをコネクタを介して搭載するバックプレーンバス用のマザーボードモジュール間の信号伝達に係わらない電源層の一部分にＥＢＧパターンを形成するものである。

すなわち、コネクタ間に配線される信号配線を配線するための信号層に隣接する一方を電源層、隣接する他方を空気に挟まれる配線構造（マイクロストリップ配線構造、ＭＳＬ）か、あるいは、隣接する両方を電源層で挟まれる配線構造（ストリップ配線構造、ＳＬ）を有するマザーボードにおいて、マイクロストリップ配線構造あるいはストリップ配線構造を構成する電源層の一部で、コネクタ間の部分に、二つの異なるインピーダンスを有する配線からなるパターンであるＥＧＰパターンを周期的に少なくとも三列以上配置した周期的配線構造を設けるようにし、この周期的配線構造は、前記信号層の前記信号配線を隣接して持たないようにする。

このように構成すると、ＥＢＧパターンはＤＣ電流は確保したままで、対象の信号に対して電源層間を伝搬してくるノイズを、特定周波数帯域(３〜５ＧＨｚ)で低減することができる。特に、非同期に他のモジュール間で伝送される信号が発生させるクロストークノイズ、電源ノイズを抑制することができる。

本発明によれば、電子機器に用いるバックプレーンバス用マザーボードにおいて、モジュール間を接続する信号配線に混入する他の信号ノイズ、あるいは、他の信号が電源へ回り込んだノイズを低減できるバックプレーンバス用マザーボードを提供することができる。特に、３〜５ＧＨｚのＳ/Ｎ比を確保できるバックプレーンバス用マザーボードを提供することができる。

以下、本発明に係る各実施形態を、図１ないし図１６を用いて説明する。

〔実施形態１〕
以下、本発明に係る第一の実施形態を、図１ないし図９を用いて説明する。
図１は、本発明の第一の実施形態に係るバックプレーンバス用マザーボードの上面図（信号層４３部分）である。
図２は、第一の実施形態に係るバックプレーンバス用マザーボードのＡ断面図である。
図３は、本発明の第一の実施形態に係るバックプレーンバス用マザーボードの上面図（信号層４０部分）である。
図４は、第一の実施形態に係るバックプレーンバス用マザーボードのＢ断面図である。

マザーボード１は、多層基板であり、コネクタの配線を接続する信号層、電源層（ＶＤＤ）、グランド（ＧＮＤ）層を有している。ここで、グランド（ＧＮＤ）層は、電源層の内で接地される層であり、広義の電源層である。電源層は、直流成分（ＤＣ成分）に対する電力供給という機能と、交流成分（ＡＣ成分）に対しては帰還電流を流す機能を有している。

マザーボード１には、コネクタ１０−１〜１０−５が搭載されている。コネクタ１０−１〜１０−５間では、信号配線２０〜２２により信号の送受がなされる。配線は、各コネクタ１０−１〜１０−５内に黒丸で示された端子間を直線で示された配線により電気接続する。例えば、この図１では、配線２０はコネクタ１０−１とコネクタ１０−２間を接続しており、同様に配線２１はコネクタ１０−２とコネクタ１０−４間を接続している。

二つのコネクタ間を接続する信号の本数は多数あり、製品の必要とする性能に依存するが、本実施形態では、簡潔に示すために、配線は２本のみで示している。

ここで、図１は、信号層４３の部分の上面図であり、図３は、信号層４０の部分の上面図である。

斜め線でハッチングされ四角で囲まれた部位５１〜５５が電源層に設けられたＥＢＧパターンである。図１に示されるように、ＥＢＧパターン５１は、配線２０と配線２２の間の隣接する電源層に設置されている。配線２０はコネクタ１０−１とコネクタ１０−２間を接続しており、ＥＢＧパターン５１の電源層部には、配線２０を流れる信号電流の帰還電流は流れない。同様に配線２２はコネクタ１０−３とコネクタ１０−５間を接続し、パターン５１の電源層部には配線２２を流れる信号電流の帰還電流は流れない。このため、電源層４２に埋め込まれたＥＧＰパターン５１の部分は、信号の帰還電流経路には不必要な場所である。しかしながら、モジュールに供給する電力のため、あるいは信号の参照電圧のようにＤＣの電位が一定であることが必要なことからＥＢＧパターンは、ＤＣ的には接続されている。

このマザーボード１の破線Ａでの断面図は、図２に示されるようになる。マザーボード１上に、コネクタ１０−１〜１０−５が搭載されており、各コネクタ１０−１〜１０−５は、ドータボード３０−１〜３０−５をマザーボード１内の配線に接続している。コネクタと配線の接続はｖｉａホールでなされ、図２では、ｖｉａホール１００がコネクタ１０−５の端子とマザーボード１内の配線２２に接続している様子が示されている。

マザーボード１は、多層基板であり、コネクタ側から見て、信号層４０、４３、４５、電源層（ＶＤＤ）４２、グランド（ＧＮＤ）層４１、４４の順に並んでいる。信号層４０と信号層４５内の配線は、片方を電源層、他方を空気に囲まれているので、マイクロストリップライン(ＭＳＬ)と呼ばれる。また、信号層４３内の配線は、電源層（グランド層も一種の電源層）に挟まれているので、ストリップライン(ＳＬ）と呼ばれる。配線２０、２２は信号層４３内に設置されており、上方を電源層４２に下方をグランド層４４に挟まれたＳＬである。

配線２０は、コネクタ１０−１とコネクタ１０−２を接続する配線であり、配線２２の部位の上下層にはスリットや溝、切れ目はない。同様に、配線２２は、コネクタ１０−３と１０−５を接続する配線であり、配線２２の部位の上下層にはスリットや溝、切れ目はない。しかし、配線２０、２１の帰還電流に寄与しない電源層の部位、すなわち、信号層４３の配線２０、２１の間に隣接する電源層４２にあたる部分には、ＥＢＧパターン５１が構成されている。これは、ＳＬ配線構造を構成する電源層の一部にＥＧＰパターンを設けた例である。このため、コネクタ１０−２とコネクタ１０−３間には電源層４２、４４間のノイズが遮断周波数帯でそれぞれの遮断される。すなわち、例えば、信号配線２０に信号が伝搬することで電源層４２−電源層４４間を励振するノイズが、配線２２には伝搬せず、あるいは、−６０ｄＢ程度に減衰して伝搬しないことになる。これにより、信号配線２０、２２間には、ＥＢＧパターン５１のため、遮断周波数帯でノイズ伝搬がなくＳ/Ｎ比が向上する。

さらに、ＥＢＧパターン５１の上層は、グランド層４１であり、下層は、グランド層の層４４であり、これらにより静電遮蔽されているため、上層の信号層４０の配線、あるいは、信号層４５の配線の信号帰還電流が流れることを妨げることはない。このため、図２の層構成のＥＢＧパターン５１は、配線２０−配線２２間の信号間ノイズ低減に有効であると同時に、他の層の配線に対しては帰還電流を妨げることなく機能する。

一方、このマザーボード１の破線Ｂでの断面図は、図４に示されるようになる。

ＥＢＧパターン５４は、配線２３と配線２４の間の隣接するグランド層に設置されている。配線２３はコネクタ１０−１とコネクタ１０−３間を接続しており、ＥＢＧパターン５４のグランド層部には、配線２３を流れる信号電流の帰還電流は流れない。同様に配線２４はコネクタ１０−４とコネクタ１０−５間を接続しており、ＥＧＰパターン５４のグランド層部には配線２４を流れる信号電流の帰還電流は流れない。このため、グランド層４１に埋め込まれたＥＧＰパターン５４の部分は、信号の帰還電流経路には不必要な場所である。しかしながら、モジュールに供給する電力のため、あるいは信号の参照電圧のようにＤＣの電位が一定であることが必要なことからＥＢＧパターンは、ＤＣ的には接続されている。
また、信号層４３内の配線は、電源層（グランド層も一種の電源層）に挟まれているので、ストリップライン(ＳＬ）と呼ばれる。配線２０、２２は信号層４３内に設置されており、上方を電源層４２に下方をグランド層４４に挟まれたＳＬである。

上記のように、信号層４０の配線２３、２４は、ＭＳＬであり、グランド層４１は、ＭＳＬ配線構造の一部をなしている。

配線２３は、コネクタ１０−１とコネクタ１０−３を接続する配線であり、配線２２の部位の下層にはスリットや溝、切れ目はない。同様に、配線２４は、コネクタ１０−４と１０−５を接続する配線であり、配線２４の部位の下層にはスリットや溝、切れ目はない。しかし、配線２３、２４の帰還電流に寄与しない電源層の部位、すなわち、信号層４０の配線２３、２４の間に隣接するグランド層４１にあたる部分には、ＥＢＧパターン５４が構成されている。これは、ＭＳＬ配線構造を構成する電源層の一部にＥＧＰパターンを設けた例である。このため、コネクタ１０−３とコネクタ１０−４間にはグランド層４１と空気間のノイズが遮断周波数帯でそれぞれの遮断される。すなわち、例えば、信号配線２３に信号が伝搬することでグランド層４１−空気間を励振するノイズが、配線２４には伝搬せず、あるいは、−６０ｄＢ程度に減衰して伝搬しないことになる。これにより、信号配線２３、２４間には、ＥＢＧパターン５４のため、遮断周波数帯でノイズ伝搬がなくＳ/Ｎ比が向上する。

次に、図５ないし図９を用いてＥＧＰパターンによる電磁遮蔽の効果と、そのパターンのバリエーションについて説明する。
図５は、二次元のＥＢＧパターンを一次元のモデルに簡約した等価回路である。
図６は、周波数ごとの電源ノイズ伝搬比と反射量を示すグラフである。
図７ないし図９は、ＥＧＰパターンの構成図である。

今、図５に示されるように、二つの配線パターン５０−１と５０−２がそれぞれインピーダンスＺ１、Ｚ２を持ち、それらのパターンが５０−３単位として周期的に並んでいるとする。ポート１に電圧(Ｖ１)を印加し、ポート２に伝搬した電圧(Ｖ２)が、以下の（式１）の電源ノイズ伝搬比(Ｓ２１)に対応する。

Ｓ２１＝Ｖ２／Ｖ１ … （式１）
図６には、Ｚ１＝５Ω、Ｚ２＝２Ωで、伝搬遅延時間がそれぞれ１００ｐｓの場合の電源ノイズ伝搬比（Ｓ２１）が示されている。点線が電源ノイズ伝搬比（Ｓ２１）で、実線が反射量を示す反射係数（Ｓ１１）である。ここで、Ｓパラメータの基準インピーダンスは５Ωである。図から分かるとおり、２〜３ＧＨｚ（横軸：2e+09〜3e+09）において、電源ノイズ伝搬比（Ｓ２１）は、−５０ｄＢ以下と小さく、また、反射係数（Ｓ１１）は、ほぼ０ｄＢ、すなわち、全反射していることが分かる。これにより、２つの異なるインピーダンスを持つ配線パターンを周期的に配置することで高い減衰率の遮断周波数帯を構成することができることが分かる。

このため、図７のように、小さい正方形パターン５０ａ−１と大きな正方形パターン５０ａ−２を交互に、三列以上敷き詰めることにより、電磁遮蔽の効果をもたせることができる。ここで、小さい正方形パターン５０ａ−１と大きな正方形パターン５０ａ−２は、交流に対するインピーダンスが異なるものである。

また、図８のように縦横の比が三倍以上異なるパターンを組み合わせることにより、縦と横に伝搬する遮断周波数帯域を変化させることができる。これは、長方形や正方形の電源層間を伝搬する電磁波の基本モード(最低周波数の共振モード)は縦と横で独立であるので、それぞれを図６のように縮退(簡約)でき、それぞれを、図８のような長方形パターン５０ｂ−１と長方形パターン５０ｂ−２により構成することによって、それぞれの遮断周波数を選択的に変化させることができるからである。

また、図９のように、それぞれ同じ寸法を持つ正方形のパターンで、誘電率εと透磁率μが異なったパターンで構成するようにしてもよい。ここで、パターン５０ｃ−１の誘電率がε_１で、透磁率がμ_１、パターン５０ｃ−２の誘電率がε_２で、透磁率がμ_２で、各々のインピーダンスは異なったものにする。

〔実施形態２〕
以下、本発明に係る第二の実施形態を、図１０を用いて説明する。
図１０および図１１は、第二の実施形態に係るバックプレーンバス用マザーボードのＡ断面図である。

本実施形態は、図２に示された信号層に一層を付け加えたものである。この追加された信号層を、信号層４３′で表す。信号層４３′はＥＢＧパターン５１が形成された電源層４２とグランド層４１に挟まれたＳＬで、配線２０′、２２′を有する。

配線２０′は、配線２０同様、コネクタ１０−１とコネクタ１０−２間を接続し、ＥＧＰパターン５１の電源層部には配線２２′を流れる信号電流の帰還電流は流れない。同様に配線２２′は、配線２２と同じくコネクタ１０-３とコネクタ１０-５間を接続し、ＥＧＰパターン５１の電源層部には配線２２′を流れる信号電流の帰還電流は流れない。

このため、電源層の５１の部分は、配線２０、２０′、２２、２２′のいずれの信号の帰還電流経路にも不要な場所である。しかしながら、モジュールに供給する電力のため、あるいは、信号の参照電圧のようにＤＣの電位が一定であることが必要なことからＥＢＧパターンはＤＣ的には接続されているのは第一の実施形態と同様である。しかるに、ＥＢＧパターン５１は、配線２０と配線２２間の電源ノイズを大幅に遮断させるばかりでなく、配線２０′と配線２２′間の電源ノイズも特定の周波数帯域で大幅に遮断することができる。

このようにＥＢＧパターンを構成した電源層４２に対して、上下層に設けられた信号層４３、４３′のＳＬ信号は両側で同じ様に電源ノイズを遮断することが可能である。

また、図１１に示されるように、グランド層４４にＥＢＧパターン５１′を形成するようにしてもよい。グランド層４４にＥＢＧパターン５１′を形成することにより、信号層４３の信号２０と２２、信号層４５のＭＳＬの信号配線２０、２２の両方に対しても同様な効果を与えることができる。すなわち、グランド層にＥＢＧパターンを構成することでこれに隣接する信号配線の電源ノイズを特定周波数帯域で遮断することができる。

〔実施形態３〕
以下、本発明に係る第三の実施形態を、図１２を用いて説明する。
図１２は、本発明の第三の実施形態に係るバックプレーンバス用マザーボードの上面図（信号層４３部分）である。
図１３は、本発明の第三の実施形態に係るバックプレーンバス用マザーボードのａ断面図である。

本実施形態は、配線間に平行してＥＧＰパターンを設け、図１２で言うと図面の縦方向の信号間ノイズを遮断する効果を有する。図１により説明した第一の実施形態との差は、ＥＢＧパターン５１ｂ〜５５ｂをＥＢＧパターン５１〜５５と同一電源層に設けたことであり、ＥＢＧパターン５１ｂ〜５５ｂは、図８に示されような、例えば、縦横比が三倍以上異なっているパターンである。また、ＥＢＧパターン５１〜５５は、図７に示したようなサイズの異なる正方形が周期的に配置したＥＢＧパターンを用いることができる。このように配置することで配線２０と配線２１間の電源ノイズを遮断することができ、第一の実施形態と比べると、縦方向の電源ノイズ遮断に大きな効果がある。

〔実施形態４〕
以下、本発明に係る第四の実施形態を、図１４を用いて説明する。
図１４は、本発明の第四の実施形態に係るバックプレーンバス用マザーボードの上面図（信号層４３部分）である。

本実施形態は、バックプレーンバスのなかで、コネクタ１０−４に接続されるモジュールがクロスバスイッチの機能を果たすシステムに好適であり、他の全てのコネクタ１０−１〜１０−４、１０−６〜１０−８の全てと配線されている。ＥＢＧパターン７１は、上面から見ると、コネクタ１０−４に対して図面左側に引き出されている配線の右側に位置し、ＥＢＧパターン７２は、反対にコネクタ１-４に対して図面右側に引き出されている配線の左側に位置している。そして、ＥＢＧパターン７３は、ＥＢＧパターン７１、７２間と、配線２５、２６間とを遮断するように設置されている。このように構成することで、ＥＢＧパターン７１は、コネクタ１０−４の左側の信号への右側からの電源ノイズを遮断することができ、ＥＢＧパターン７２はコネクタ１０−４の右側の信号への左側からの電源ノイズを遮断することができ、また、ＥＢＧパターン７３は、コネクタ１０−４の左側の信号と右側の信号間の電源ノイズを遮断することができる。本実施形態でも、信号の帰還電流を妨げることなく他からの電源ノイズを遮断することが可能であるので、信号のＳ/Ｎ比を向上させることができる。もちろん、信号間に図８に示されるようなＥＧＰパターン５０ｂを配置することでさらなるＳ/Ｎ比を向上させることも可能となる。

〔実施形態５〕
以下、本発明に係る第五の実施形態を、図１５を用いて説明する。
図１５は、ＥＢＧパターンを高周波帯域の参照電圧の配線に対する信号用ノイズフィルタとして用いた図である。

本実施形態は、ＥＢＧパターンに隣接する層に信号を配置した例である。白抜き長方形で示された２０′は信号配線であり、ＥＢＧパターン５０−１あるいは５０−２の真上、あるいは、真下に配置している。配線２０′には図６のグラフで説明したように、図１５に示されるように右からあるいは左からの信号の伝搬は特定の周波数帯域で遮断される。このため、この信号配線２０′をレシーバ（モジュールの信号の受信側）の参照電圧（Ｖｒｅｆ）に用いることで他からのノイズを抑制することができる。この様に構成することでＥＢＧパターンを高周波帯域の信号用ノイズフィルタとして使用することができ、また、これをレシーバ用の参照電圧に用いることは、参照電圧が特に低ノイズで各モジュールに分配しなければならないことから好適な実施形態であるということができる。

〔ＥＧＰパターンを用いたバックプレーンバス用マザーボードの実装例〕
最後に、図１６ないし図１８を用いて本発明のＥＧＰパターンを用いたバックプレーンバス用マザーボードの実装例について説明する。
図１６は、ＥＢＧパターンを有するマザーボードと搭載モジュ−ルの斜視図である。
図１７は、ＥＢＧパターンを有するマザーボードを用いたルータの接続図である。
図１８は、ＥＢＧパターンを有するマザーボードを用いたＲＡＩＤの接続図である。

図１６に示されるマザーボード１は、バックプレーンバス用マザーボードであり、上記実施形態１ないし５で説明したＥＢＧパターンによる信号間の電源ノイズを低減させた基板であり、これにコネクタ１０−１〜１０−ｎのｎ個のコネクタを実装されており、モジュール３０−１〜３０−ｎがコネクタ１０−１〜１０−ｎにそれぞれ接続される。

このマザーボード１をルータに適用すると、図１７に示されるようになる。マザーボード１にモジュール３０−１〜３０−ｎが配線２０を介して接続されており、マザーボード１は、上記の実施形態で説明したようなＥＢＧパターンにより、信号間のノイズ伝搬を遮断周波数帯域で抑えＳ/Ｎ比を向上させている。モジュール３０−１にはプロセッサ２０１、メモリ２０２、インタフェース回路２０３が搭載されており、インタフェース回路２０３からケーブル２０４により広域ネットワーク２０５に接続される。この広域ネットワーク２０５からのデータをインタフェース回路２０３が受信し、データのヘッダからどのネットワークに転送すべきかＣＰＵ２０１が計算し、それに対応するモジュール内のインタフェース回路２０３にデータが届くようにマザーボード１内の配線を伝わる。このマザーボード１内で信号のＳ/Ｎ比が高いためにより高いスループットのデータを伝送できる。

図１８には、このマザーボードをＲＡＩＤシステムに応用した例が示されている。この図１８の構成では、モジュール３０−１〜３０−ｎに接続されるのは、ハードディスクドライブ（ＨＤＤ）を配列状に構成したディスクアレー３００であり、ディスクアレー３００は、二重系に接続されることで信頼性を高めている。

マザーボード１にモジュール３０−１〜３０−ｎが配線２０を介して接続されており、マザーボード１は、上記実施形態で説明したＥＢＧパターンにより、信号間のノイズ伝搬を遮断周波数帯域で抑えＳ/Ｎ比を向上させている。モジュール３０−１には、プロセッサ２０１、メモリ２０２、インタフェース回路２０３が搭載されており、インタフェース回路２０３からＨＤＤに接続される。

モジュール３０−１〜３０−ｎに割り当てられたホスト側と通信されるモジュールを介して、データがディスクアレー３００のＨＤＤに対して高速に読み書きされる。その際に、ＣＰＵ２０１が搭載されているモジュールでデータから冗長ビットを計算し、どのＨＤＤに格納されるすべきかが計算される。これに対応するモジュール内のインタフェース回路２０３にデータが届くようにマザーボード１内の配線２０を伝わる。このマザーボード１内で信号のＳ/Ｎ比が高いためにより高いスループットのデータを伝送することができる。

上記のように、本発明のＥＢＧパターンを帰還電流を妨げることなく信号間のノイズ伝搬を遮断するマザーボードは、信号のＳ/Ｎ比を向上させることができる。バックプレーンバスばかりでなく、一般のモジュールを多数接続する基板においても利用可能することができ、同様の効果を得ることができる。

本発明の第一の実施形態に係るバックプレーンバス用マザーボードの上面図（信号層４３部分）である。 第一の実施形態に係るバックプレーンバス用マザーボードのＡ断面図である。 本発明の第一の実施形態に係るバックプレーンバス用マザーボードの上面図（信号層４０部分）である。 第一の実施形態に係るバックプレーンバス用マザーボードのＢ断面図である。 二次元のＥＢＧパターンを一次元のモデルに簡約した等価回路である。 周波数ごとの電源ノイズ伝搬比と反射量を示すグラフである。 ＥＧＰパターンの構成図である（その一）。 ＥＧＰパターンの構成図である（その二）。 ＥＧＰパターンの構成図である（その三）。 第二の実施形態に係るバックプレーンバス用マザーボードのＡ断面図である（その一）。 第二の実施形態に係るバックプレーンバス用マザーボードのＡ断面図である（その二）。 本発明の第三の実施形態に係るバックプレーンバス用マザーボードの上面図（信号層４３部分）である。 本発明の第三の実施形態に係るバックプレーンバス用マザーボードのａ断面図である。 本発明の第四の実施形態に係るバックプレーンバス用マザーボードの上面図（信号層４３部分）である。 ＥＢＧパターンを高周波帯域の参照電圧の配線に対する信号用ノイズフィルタとして用いた図である。 ＥＢＧパターンを有するマザーボードと搭載モジュ−ルの斜視図である。 ＥＢＧパターンを有するマザーボードを用いたルータの接続図である。 ＥＢＧパターンを有するマザーボードを用いたＲＡＩＤの接続図である。 従来技術に係る信号間ノイズを遮断するアナログ−ディジタル混載基板の断面図である。 従来技術に係る信号間ノイズを遮断するアナログ−ディジタル混載基板の電源層の上面図である。 信号間ノイズを遮断するアナログ−ディジタル混載基板のＥＢＧパターンを表す図である。 ある周波数帯域における電源ノイズ伝搬量を表すグラフである。

符号の説明

１…マザーボード、１０−１〜１０−５，１０−ｎ…コネクタ、２０，２１，２２，２０′，２２′，２６…マザーボード１内に設けられた配線、２０′…マザーボード１内に設けられた参照電圧配線、３０−１〜３０−５…マザーボード１にコネクタを介して搭載されるモジュール基板、４０〜４５，４３′…マザーボード１内に設けられた層、５１〜５５…ＥＢＧパターン、５０−１，５０−２，５０−３，５０ａ，５０ｂ，５１ｂ〜５５ｂ…ＥＢＧパターン、６０…電源ノイズ伝搬特性、１００…ｖｉａホール、１０１…アナログ部、１０２…ディジタル部、１０３…ＲＦアンテナ、２０１…ＣＰＵ、２０２…メモリ、２０３…インタフェース回路、２０４…ケーブル、２０５…広域網、３００…ＨＤＤ

Claims (10)

1. 複数のサブボードをコネクタを介して搭載するバックプレーンバス用メインボードにおいて、
   前記コネクタ間に配線される信号配線を配線するための信号層であって、
   隣接する一方を電源層、隣接する他方を空気に挟まれるか、あるいは、隣接する両方を電源層で挟まれた信号層を有し、
   前記信号層の隣接する電源層の一部で、前記コネクタ間の部分に、二つの異なるインピーダンスを有する配線からなるパターンを周期的に少なくとも三列以上配置した周期的配線構造を設け、
   前記周期的配線構造は、前記信号層の前記信号配線を隣接して持たないようにしたことを特徴とするバックプレーンバス用メインボード。
2. 前記周期的配線構造を有する電源層の隣接する一方を信号層、他方を電源層として配置したことを特徴とする請求項１のバックプレーンバス用メインボード。
3. 前記周期的配線構造を有する電源層の隣接する両方を信号層として配置したことを特徴とする請求項１のバックプレーンバス用メインボード。
4. 前記周期的配線構造を有する電源層に隣接する信号層に、レシーバ用の参照電圧信号の配線をしたことを特徴とする請求項１のバックプレーンバス用メインボード。
5. 前記周期的配線構造の二つの異なるインピーダンスを有する配線が、大きな正方形と小さな正方形とで構成したことを特徴とする請求項１のバックプレーンバス用メインボード。
6. 前記周期的配線構造の二つの異なるインピーダンスを有する配線が、大きな長方形と小さな長方形で構成したことを特徴とする請求項１のバックプレーンバス用メインボード。
7. 前記信号層の平行する信号配線間の間の部分に隣接する電源層の部分に前記周期的配線構造を設けたことを特徴とする請求項１のバックプレーンバス用メインボード。
8. 三つ以上のコネクタを有し、少なくとも左側と右側に一つ以上のコネクタが設置されたコネクタ（以下、中央部コネクタ）に対して、
   ある信号層において、前記中央部コネクタには、このメインボード上の他のコネクタが全て接続され、
   前記左側に設置されたコネクタへの配線される信号配線と、前記右側に設置されたコネクタへの配線される信号配線とを、前記中央部コネクタの上下に分離し、
   前記信号層に隣接した電源層の内で、
   前記中央部コネクタと前記中央部コネクタの右隣に設置されるコネクタの間の電源層の部分であって、前記左側に設置されたコネクタへ配線される信号配線が設けられていない前記信号層の部分に隣接する電源層の部分に、第一の周期的配線構造を設け、
   前記中央部コネクタと前記中央部コネクタの左隣に設置されるコネクタの間の電源層の部分であって、前記右側に設置されたコネクタへ配線される信号配線が設けられていない前記信号層の部分に隣接する電源層の部分に、第二の周期的配線構造を設け、
   前記中央部コネクタの上下に分けられた部分に隣接する電源層の部分であって、平行する信号配線間の間の部分に隣接する電源層の部分に、第三の周期的配線構造を設けたことを特徴とする請求項１のバックプレーンバス用メインボード。
9. 前記請求項１ないし請求項８のバックプレーンバス用メインボードに、前記サブボードとして、通信機能モジュールを搭載し、前記通信機能モジュールにはケーブルにより複数のネットワークに接続され、前記ネットワーク間のデータの流れを制御することを特徴とするルータシステム
10. 前記請求項１ないし請求項８のバックプレーンバス用メインボードに、前記サブボードとして、ハードディスク用読み書き機能モジュールを搭載し、さらに、ホストコンピュータに接続される機能モジュールを搭載し、前記ハードディスク用読み書き機能モジュールには、ケーブルによりハードディスクが接続され、前記ハードディスクと前記ホストコンピュータ間のデータの流れを制御することを特徴とするストレージシステム

Images