JP4808755B2 - 電磁気バンドギャップ構造物及び印刷回路基板 - Google Patents

電磁気バンドギャップ構造物及び印刷回路基板 Download PDF

Info

Publication number
JP4808755B2
JP4808755B2 JP2008241772A JP2008241772A JP4808755B2 JP 4808755 B2 JP4808755 B2 JP 4808755B2 JP 2008241772 A JP2008241772 A JP 2008241772A JP 2008241772 A JP2008241772 A JP 2008241772A JP 4808755 B2 JP4808755 B2 JP 4808755B2
Authority
JP
Japan
Prior art keywords
conductive
layer
printed circuit
circuit board
plates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008241772A
Other languages
English (en)
Other versions
JP2009141326A (ja
Inventor
美 子 韓
大 賢 朴
漢 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020080057443A external-priority patent/KR100998720B1/ko
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2009141326A publication Critical patent/JP2009141326A/ja
Application granted granted Critical
Publication of JP4808755B2 publication Critical patent/JP4808755B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00Auxiliary devices
    • H01P1/20Frequency-selective devices, e.g. filters
    • H01P1/201Filters for transverse electromagnetic waves
    • H01P1/203Strip line filters
    • H01P1/20327Electromagnetic interstage coupling
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00Auxiliary devices
    • H01P1/20Frequency-selective devices, e.g. filters
    • H01P1/2005Electromagnetic photonic bandgaps [EPB], or photonic bandgaps [PBG]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0236Electromagnetic band-gap structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/0929Conductive planes
    • H05K2201/09309Core having two or more power planes; Capacitive laminate of two power planes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09663Divided layout, i.e. conductors divided in two or more parts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09681Mesh conductors, e.g. as a ground plane

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Description

本発明は、電磁気バンドギャップ構造に関するもので、より詳しくは、所定周波数帯域の信号の伝達を遮断する電磁気バンドギャップ構造物及びこれを含む印刷回路基板に関する。
近年、市販されている電子機器及び通信機器は、ますます小型化、薄型化、軽量化が進んでいる。これは移動容易性が重要視される最近の傾向とも密接に関係している。
このような電子機器及び通信機器には、その機器の機能や動作を実現するための多様な電子回路、例えば、アナログ回路(analog circuit)やデジタル回路(digital circuit)が複合的に含まれており、通常このような電子回路は印刷回路基板(printed circuit board:PCB)に搭載されてその機能を行うことになる。そのため、印刷回路基板に搭載された電子回路の大部分は、それぞれの動作周波数が異なる。
したがって、多様な電子回路が複合的に搭載されている印刷回路基板では、通常、ある一つの電子回路の動作周波数とそのハーモニックス(harmonics)成分による電磁波が他の電子回路に伝達され、干渉することにより発生するノイズ問題、すなわち、混合信号(mixed signal)の問題が多い。ここで、伝達されるノイズとしては、放射ノイズ(radiation noise)と伝導ノイズ(conduction noise)とに大別できる。
放射ノイズは、通常、電子回路に遮蔽用キャップを被せることにより容易に低減できるが、伝導ノイズ(図1の150参照)は、基板内部の信号伝達経路を通じて伝達されることから、ノイズを低減させる方法を見出すことが難しかった。
これについて、図1を参照しながら、より具体的に説明する。図1は動作周波数が異なっている二つの電子回路が搭載されている印刷回路基板の断面図である。図1には4層構造の印刷回路基板100が示されているが、これ以外にも2層、6層、8層構造など、多様に変形可能である。
図1を参照すると、印刷回路基板100には、4個の金属層110(110−1,110−2,110−3,110−4)と、各金属層間に介在された誘電層120(120−1,120−2,120−3)とが含まれている。印刷回路基板100の最上位金属層110−1上には、互いの動作周波数が異なる二つの電子回路130,140(以下、第1電子回路130、第2電子回路140と称する)が搭載されている。互いの動作周波数が異なる二つの電子回路は、携帯電話のような移動通信端末機を例に挙げると、マイクロプロセッサとして機能するデジタル回路と、RF信号の送受信のためのRF回路(アナログ回路)のようなものが挙げられる。
ここで、金属層110−2を接地層(ground layer)、金属層110−3を電源層(power layer)と仮定すれば、第1電子回路130及び第2電子回路140の各接地端子(ground pin)は金属層110−2に、各電源端子(power pin)は金属層110−3に電気的に接続する。また、印刷回路基板100内のすべての接地層間、及びすべての電源層間はビアを介して互いに電気的に接続する(図1の160参照)。
ここで、第1電子回路130と第2電子回路140とが互いに異なる動作周波数を有する場合には、図1に示すように、例えば、第1電子回路130の動作周波数とそのハーモニックス成分による伝導ノイズ150が第2電子回路140に伝達され、第2電子回路140の正確な機能や動作を妨げるようになる。
このような伝導ノイズ問題は、電子機器が複雑になり、デジタル回路の動作周波数が増加するにつれてその解決がますます難しくなっている。特に、伝導ノイズに対して典型的な解決策であったバイパスキャパシタ(bypass capacitor)あるいはデカップリングキャパシタ(decoupling capacitor)による方法も、高周波数帯域を用いる電子機器には好適な解決策となっていない。
また、これらの方法は、種々の電子回路が同一基板に備えられている複雑な配線構造の基板、またはSIP(System in Package)のように狭い領域に多くの能動素子や受動素子が設けられる場合とか、ネットワークボードのように高周波数帯域の動作周波数が必要とされる場合には、根本的な解決策にならないという問題点があった。
こうした従来技術の問題点に鑑み、本発明は、小さいサイズを有しながらも、低いバンドギャップ周波数を有するため、特定周波数のノイズを低減できる電磁気バンドギャップ構造物及びこれを含む印刷回路基板を提供することをその目的の一つとする。
本発明は、小さいサイズを有しながらも、高いインピーダンス及びインダクタンスなどを確保して、SIP(System in Package)のように狭い領域に多くの能動素子と受動素子とを設ける場合にも設計を容易にする電磁気バンドギャップ構造物及びこれを含む印刷回路基板を提供することを目的の一つとする。
また、本発明は、RF回路とデジタル回路とが同一基板内に設けられている電子機器、例えば、移動通信端末などでの混合信号の問題を解決できる電磁気バンドギャップ構造物及びこれを含む印刷回路基板を提供することを目的の一つとする。
本発明の一実施形態によれば、誘電層と、複数の導電板と、上記導電板のうち何れか二つの導電板間をそれぞれ電気的に接続させるステッチングビアと、を含む電磁気バンドギャップ構造物が提供される。ここで、上記ステッチングビアは、上記誘電層を貫通し、一端が上記二つの導電板のうちの一つと同一平面上に位置する第1ビアと、上記誘電層を貫通し、一端が上記二つの導電板のうちの他の一つと同一平面上に位置する第2ビアと、一端が上記第1ビアの他端に接続し、他端が上記第2ビアの他端に接続する接続パターンと、上記一つの導電板と同一平面上に位置し、一端が上記第1ビアの上記一端に接続し、他端が上記一つの導電板に接続する第1延長パターンと、を含むことができる。
ここで、上記導電板から上記誘電層を隔てて位置する導電層をさらに含むことができる。このとき、上記導電層には、クリアランスホールが備えられ、上記接続パターンは上記クリアランスホール内に収容されてもよい。
ここで、上記ステッチングビアは上記他の一つの導電板と同一平面上に位置し、一端が上記第2ビアの上記一端に接続し、他端が上記他の一つの導電板に接続する第2延長パターンをさらに含むことができる。
ここで、上記導電板は多角形、円形、または楕円形の形状を有してもよい。上記導電板はそれぞれ同じサイズを有してもよく、上記導電板は複数の異なるサイズのグループに分けられてもよい。また、上記導電板はすべて同一平面上に位置してもよい。
本発明の他の実施形態によれば、印刷回路基板であって、誘電層と、複数の導電板と、上記導電板のうち何れか二つの導電板間をそれぞれ電気的に接続させるステッチングビアと、を含む電磁気バンドギャップ構造物が上記印刷回路基板に存在するノイズ源とノイズ遮蔽先との間のノイズ伝達可能経路に配置されることができる。
ここで、上記ステッチングビアは、上記誘電層を貫通し、一端が上記二つの導電板のうちの一つと同一平面上に位置する第1ビアと、上記誘電層を貫通し、一端が上記二つの導電板のうちの他の一つと同一平面上に位置する第2ビアと、一端が上記第1ビアの他端に接続し、他端が上記第2ビアの他端に接続する接続パターンと、上記一つの導電板と同一平面上に位置し、一端が上記第1ビアの上記一端に接続し、他端が上記一つの導電板に接続する第1延長パターンと、を含むことができる。
ここで、上記導電板から上記誘電層を隔てて位置する導電層をさらに含むことができる。このとき、上記導電層にはクリアランスホールが備えられ、上記接続パターンは上記クリアランスホール内に収容されてもよい。
ここで、上記導電層は接地層及び電源層のうちの何れか一つであり、上記導電板は他の一つの層と電気的に接続してもよい。また、上記導電層は接地層であり、上記導電板は信号層と電気的に接続してもよい。
上記ステッチングビアは、上記他の一つの導電板と同一平面上に位置し、一端が上記第2ビアの上記一端に接続し、他端が上記他の一つの導電板に接続する第2延長パターンをさらに含むことができる。
ここで、上記導電板は、多角形、円形、または楕円形の形状を有してもよい。上記導電板は、それぞれ同じサイズを有してもよく、または上記導電板は複数の異なるサイズのグループに分けられてもよい。また、上記導電板はすべて同一平面上に位置してもよい。
ここで、上記印刷回路基板には互いの動作周波数が異なっている二つの電子回路が搭載され、上記ノイズ源及び上記ノイズ遮蔽先は、上記印刷回路基板で上記二つの電子回路が搭載されるそれぞれの位置の一つ及び他の一つに対応することができる。
本発明による電磁気バンドギャップ構造物は、小さいサイズを有しながらも、低いバンドギャップ周波数を有するため、特定周波数のノイズを低減できる。そして、これにより、高いインピーダンスや高いインダクタンスなどを確保して、SIPのように狭い領域に多くの能動素子と受動素子とが設けられる場合にも設計が容易になる。また、RF回路とデジタル回路とを同一基板内に設ける移動通信端末などのような電子機器での混合信号の問題を解決することができる。
本発明は多様な変換を加えることができ、様々な実施例を有することができるため、本願では特定実施例を図面に例示し、詳細に説明する。しかし、これは本発明を特定の実施形態に限定するものではなく、本発明の思想及び技術範囲に含まれるあらゆる変換、均等物及び代替物を含むものとして理解されるべきである。本発明を説明するに当たって、係る公知技術に対する具体的な説明が本発明の要旨をかえって不明にすると判断される場合、その詳細な説明を省略する。
「第1」、「第2」などの用語は、多様な構成要素を説明するのに用いることに過ぎなく、上記構成要素が上記用語により限定されるものではない。上記用語は一つの構成要素を他の構成要素から区別する目的だけに用いられる。例えば、本発明の権利範囲内における第1構成要素は第2構成要素であると命名されることができ、同様に第2構成要素も第1構成要素であると命名されることができる。「及び」/「または」という用語は、複数の関連のある記載項目の組み合わせまたは複数の関連のある記載項目のうち何れかの項目を含む。
ある構成要素が他の構成要素に「連結」あるいは「接続」されていると記載された時には、その他の構成要素に直接的に連結されているか、または接続されていることもでき、中間に他の構成要素が存在することもできると理解しなければならない。反面、ある構成要素が他の構成要素に「直接連結」あるいは「直接接続」されていると記載された時には、中間に他の構成要素が存在しないと理解しなければならない。
本願で用いた用語は、ただ特定の実施例を説明するために用いたものであって、本発明を限定するものではない。単数の表現は、文の中で明らかに表現しない限り、複数の表現を含む。本願において、「含む」または「有する」などの用語は明細書上に記載された特徴、数字、段階、動作、構成要素、部品、またはこれらを組み合わせたものの存在を指定するものであって、一つまたはそれ以上の他の特徴や数字、段階、動作、構成要素、部品、またはこれらを組み合わせたものの存在または付加可能性を予め排除するものではないと理解しなくてはならない。
他に定義しない限り、技術的または科学的用語を含んで、ここで用いられるすべての用語は、本発明が属する技術分野で通常の知識を有する者によって一般的に理解されるものと同一の意味を有する。一般的に用いられる予め定義されているような用語は、関連技術の文脈上の意味と一致する意味を有すると解釈すべきで、本願で明らかに定義しない限り、理想的または過度に形式的意味に解釈しない。
以下、添付した図面に基づいて、本発明による電磁気バンドギャップ構造物及びこれを含む印刷回路基板を説明し、本発明の理解を助けるために、本発明の各実施例に対する比較対象として、ステッチングビアを含む電磁気バンドギャップ構造物の複数の形態について図2a〜図2cを参照して説明する。
本明細書では、本発明の電磁気バンドギャップ構造を説明するに当たって、その全般にかけて金属層(metal layer)と金属板(metal plate)とが用いられる場合を中心に説明するが、これは金属ではなく、他の電気伝導性物質で製造された導電層(conductive layer)または導電板(conductive plate)にそれぞれ代替可能なことは当業者にとって自明なことである。
また、図2a〜図2b、図3では、図面図示の便宜上、二つの金属板だけを示したが、図4a〜図7bに示すように、電磁気バンドギャップ構造物の一構成としての金属板は多数存在してもよいことは言うまでもない。
図2aに示されている電磁気バンドギャップ構造物200は、金属層210、金属層210から離隔して位置する複数の金属板230−1,230−2(以下、第1金属板、第2金属板と称する)、及びステッチングビア(stitching via)240を含む。すなわち、図2aに示された電磁気バンドギャップ構造物200は、金属層210を第1層とし、複数の金属板230−1,230−2を第2層とする2層構造を有している。このとき、金属層210と複数の金属板230−1,230−2との間には誘電層220が介在されている。
ここで、図2aには、図面図示の便宜上、ただ電磁気バンドギャップ構造物を構成する構成要素だけ、すなわち、ステッチングビアを含んでいる2層構造の電磁気バンドギャップ構造物の構成部分だけを示し、これは図2b、図3においても同様である。したがって、図2aに示された金属層210と金属板230−1,230−2とは、多層印刷回路基板の内部に存在する任意の二つの層であり得る。すなわち、金属層210の下部に少なくとも一つの他の金属層がさらに存在することが可能であり、金属板230−1,230−2の上部にも少なくとも一つの他の金属層がさらに存在することが可能である。なお、金属層210と金属板230−1,230−2との間にも少なくとも一つの他の金属層が存在することも可能である。
例えば、図2aに示された電磁気バンドギャップ構造物は、伝導ノイズを遮蔽するために、多層印刷回路基板内でそれぞれ電源層と接地層とを構成する任意の二つの金属層の間に配置されてもよい。これは図2b〜図3に示された他の実施例による電磁気バンドギャップ構造物においても同様である。また、伝導ノイズは、必ずしも電源層と接地層との間のみで問題となるものではないため、図2a〜図4bに示された電磁気バンドギャップ構造物は、多層印刷回路基板内での異なる層間のある二つの接地層の間、あるいはある二つの電源層の間にも配置されることができる。
したがって、金属層210は、電気的信号を伝達するために、印刷回路基板内に存在する任意の一金属層であり得る。例えば、金属層210は、電源層または接地層として機能する金属層であるか、または信号ラインを構成する信号層として機能する金属層であることが可能である。
このとき、金属層210は、複数の金属板とは異なる平面に位置すると共に、複数の金属板とは電気的に分離して存在する。すなわち、金属層210は、印刷回路基板内で複数の金属板230−1,230−2と電気信号的に互いの層が異なっている。例えば、金属層210が電源層であれば金属板は接地層と電気的に接続し、金属層210が接地層であれば金属板は電源層と電気的に接続することになる。または、金属層210が信号層であれば金属板は接地層と電気的に接続し、金属層210が接地層であれば金属板は信号層と電気的に接続することになる。
複数の金属板230−1,230−2は、金属層210上部のある一平面上に位置する。このとき、ある二つの金属板の間はステッチングビアを介して電気的に接続することになり、このように、ある二つの金属板の間を電気的に接続させるそれぞれのステッチングビアにより複数の金属板すべてが電気的に一つに繋がって接続することになる。
ここで、図2aには、何れか一つの金属板を基準にして、それと隣接する四方の金属板間がそれぞれ一つのステッチングビアにより、すべての金属板が電気的に連結された形態が示されているが(図6a参照)、すべての金属板が電気的に一つに繋がって閉ループ(closed loop)を形成することができれば、ステッチングビアを介した金属板間の接続方式は如何なる方式を適用してもよい。
また、図2aでは図面図示の便宜上、同一面積の四角形の形状を有する二つの金属板だけを示したが、それ以外にも様々な変更が可能である。また、図2b及び図3においても同様である。図6a〜図6eを参照して、簡単に説明する。
例えば、金属板は図6aの四角形、図6bの三角形状以外にも、六角形、八角形などの様々な多角形や、円形または楕円形などで構成されてもよく、その形状に特に制限はない。また、金属板は、図6a、図6b、図6cに示すように、すべてが同じサイズ(面積、厚さ)であってもよく、図6d及び図6eに示すように、異なるサイズを有して、複数の異なるサイズのグループ別に配置されてもよい。
図6dを参照すると、相対的に大きいサイズの大金属板Bと相対的に小さいサイズの小金属板Cが交互に配列されていて、各金属板は隣接する金属板とステッチングビアで接続されている。図6eには、相対的に大きいサイズの大金属板Dと相対的に小さいサイズの小金属板E1,E2,E3,E4が配置されている。小金属板E1,E2,E3,E4が2×2で配列され、全体的に大金属板Dとほぼ同じ面積を占めるようになっている。小金属板E1,E2,E3,E4は、4つのステッチングビアを介して隣接する金属板と電気的に接続している。よって、大金属板Dは、8つの小金属板と隣接しているので、8つのステッチングビアを介して隣接する小金属板と電気的に接続される。
図6a〜図6eは、印刷回路基板内部に様々な構造で配置/配列された電磁気バンドギャップ構造物をその上から見たときのそれぞれのものを示した図であって、図面でのそれぞれの金属板一つは、電磁気バンドギャップ構造物のそれぞれのセルに対応する。すなわち、図6a、図6b、図6d、図6eは、印刷回路基板内部の基板一面の全体に電磁気バンドギャップ構造物が繰り返し配置された図であり、図6cは印刷回路基板内部の基板一面中、一部分だけに電磁気バンドギャップ構造物が帯状に配置された図である。
すなわち、図6a、図6b、図6d、図6eのように印刷回路基板内部の基板一面の全体に電磁気バンドギャップ構造物のセルが密に配置/配列されることもでき、図6cのように一部経路にだけ配置/配列されることもできる。例えば、図6cのように、ノイズ源11とそのノイズ遮蔽先12との間のノイズ伝達可能経路に沿って1列以上のセルを繰り返し配置することもできる。または図6cで、ノイズ源21とそのノイズ遮蔽先22との間のノイズ伝達可能経路を横切って遮る形態(遮蔽シールドの形態)にしてセルを1列以上に配置することもできる。
ここで、ノイズ源及びノイズ遮蔽先は、印刷回路基板に搭載され、互いに動作周波数が異なっている二つの電子回路(前述した図1の第1電子回路130及び第2電子回路140参照)を仮定するとし、その二つの電子回路が印刷回路基板に搭載されるそれぞれの位置に対応することができる。
ステッチングビアは複数の金属板のうちのある二つの金属板間を電気的に接続させる。本明細書のすべての図面では、隣接する二つの金属板間をステッチングビアにより電気的に接続させる方式が採用されているが、ある一つのステッチングビアにより接続される二つの金属板は隣接していない金属板であることもある。また、一つの金属板を基準にして他の一つの金属板が一つのステッチングビアを介して接続されている構造が例示されているが、二つの金属板間を接続させるステッチングビアの数に特に制限はない。
以下、隣接した二つの金属板間が一つのステッチングビアを介して接続される場合を中心に説明する。
ステッチングビア240は、第1ビア241、第2ビア242、及び接続パターン243を含み、隣接する二つの金属板間を電気的に接続させる機能をする。
このために、第1ビア241は第1金属板230−1に接続された一端241aから誘電層220を貫通して形成され、第2ビア242は第2金属板230−2に接続された一端242aから誘電層220を貫通して形成される。また、接続パターン243は金属層210と同一平面上に位置し、その一端が第1ビア241の他端241bに接続し、他端が第2ビア242の他端242bに接続する。ここで、各ビアの一端及び他端には、ビア形成時の穴開け工程による位置の誤差を克服するために、ビアランドがビアの断面積より大きく形成されるが、これは自明な事項であるので、その詳細な説明は省略する。
また、金属板230−1,230−2と金属層210との間の電気的な接続を防止するために、ステッチングビア240の接続パターン243の周縁にはクリアランスホール250が形成される。すなわち、接続パターン243はクリアランスホール250内に収容される。
ここで、ステッチングビア240は、金属板と金属板間の電気的接続のために、第1ビア241及び第2ビア242の内壁にだけメッキ層が形成されてもよく、あるいはその内部が導電性物質、例えば、導電性ペーストなどで充電されてもよい。また、接続パターン243も金属のような導電性物質で構成されてもよい。
すなわち、図2aの電磁気バンドギャップ構造物において、隣接する二つの金属板230−1,230−2は同一平面上で接続することではなく、ステッチングビア240を介して他の平面、すなわち、金属層210を経由して接続される。したがって、図2aのようなステッチングビアを含む電磁気バンドギャップ構造物200によれば、同一条件下の隣接する金属板間を同一平面上で接続することに比べて、インダクタンス成分をより簡単に、かつ、より長く確保できるという利点がある。それだけでなく、本発明で隣接する金属板はステッチングビア240により接続されるため、第2層の金属板間を電気的に接続するための別途のパターンを形成する必要がない。これにより、金属板間の離隔間隔を減らすことができて、隣接する金属板間に形成されるキャパシタンス成分を増加できるという利点もある。
図2aにより、特定周波数帯域の信号を遮蔽する電磁気バンドギャップ構造物の原理は次の通りである。金属層210と金属板230−1,230−2との間には誘電層220が介在され、これにより、金属層210と金属板230−1,230−2との間、及び隣接する二つの金属板間にキャパシタンス成分が存在する。また、ステッチングビア240により、隣接する二つの金属板間には第1ビア241→接続パターン243→第2ビア242を経由するインダクタンス成分も存在する。キャパシタンス成分は、金属層210と金属板230−1,230−2との間、及び隣接する二つの金属板間の離隔間隔、誘電層220を構成する誘電物質の誘電率、金属板のサイズ、形状、面積などのような要素によりその値が異なる。インダクタンス成分も、第1ビア241、第2ビア242、及び接続パターン243の形状、長さ、厚さ、幅、断面積などのような要素によりその値が変化する。したがって、上述した多様な要素を適切に調整・設計すれば、図2aに示されている構造物を、目的周波数帯域の特定信号または特定ノイズの除去や、遮蔽するための電磁気バンドギャップ構造(electro bandgap structure:一種の帯域阻止フィルタとして機能)として活用することができる。このような構造を有する電磁気バンドギャップ構造物による等価回路図を図2cに示す。
図2cの等価回路図を図2aの電磁気バンドギャップ構造物に適用して説明すると、インダクタンス成分L1が第1ビア241に該当し、インダクタンス成分L2は第2ビア242に該当し、インダクタンス成分L3は接続パターン243に該当する。C1は金属板230−1,230−2とその上部に位置する他の任意の誘電層及び金属層によるキャパシタンス成分であり、C2及びC3は接続パターン243を基準としてそれと同一平面に位置している金属層210とその下部に位置する他の任意の誘電層及び金属層によるキャパシタンス成分である。
図2cの等価回路図によって示されるように、図2aの電磁気バンドギャップ構造物は、特定周波数帯域の信号を遮蔽する帯域阻止フィルタ(band stop filter)としての機能を行う。すなわち、図2cの等価回路図から分かるように、低周波数帯域の信号(x)及び高周波数帯域の信号(y)は、電磁気バンドギャップ構造物を通過し、その中間の特定周波数帯域の信号(z1),(z2),(z3)については電磁気バンドギャップ構造物により遮蔽される。
したがって、図6a、図6b、図6d、図6eの印刷回路基板内部の任意の基板面全体、あるいは、図6cのその一部面に、図2aの構造物や後述する図3の構造物をその印刷回路基板内に存在するノイズ伝達可能経路に繰り返し配列すれば、特定周波数帯域の信号伝達を遮蔽できる電磁気バンドギャップ構造物として機能することができる。これは、図2bに示された電磁気バンドギャップ構造物もほぼ同様である。
図2bの電磁気バンドギャップ構造物には、図2aの電磁気バンドギャップ構造物の金属層210が存在しないことが分かる。
このように、本発明によるステッチングビアを含む電磁気バンドギャップ構造物には、ステッチングビアと金属板とが位置している領域の下方に必ずしも金属層が存在する必要はない。これは、ステッチングビア240の接続パターン243を形成する位置が金属層の存在する部分である必要はないからである。
すなわち、接続パターン243が形成される位置に対応して同一平面上に任意の金属層が存在する場合には、接続パターン243は図2aに示されたように、同一平面上の金属層210に形成されたクリアランスホール250内に収容される形態で製作されるが、接続パターン243が形成される位置に別途の金属層が存在しない場合もあり、これは図2bに示されている。勿論、図2bにおいても金属板の下方には誘電層220が存在する。
また、ステッチングビアを含む2層構造の電磁気バンドギャップ構造物は、必ずしも金属層210上に誘電層220が積層され、さらに金属板230−1,230−2は積層された構造である必要はない。また他の形態も可能であり、例えば、ステッチングビアを含む2層構造の電磁気バンドギャップ構造物が、図2aの積層構造と反対の構造で、金属板が下層、金属層が上層であって、その間に誘電層が介在される積層構造を有することもできる。このような場合にも、上述したノイズ遮蔽効果を期待できるのは言うまでもない。
以下、上述したノイズ遮蔽の基本原理をより拡張し採用した本発明の電磁気バンドギャップ構造物の多様な実施例を、図3〜図5c、図7a〜図7cを参照して詳細に説明する。これに先立って、上記図面による本発明の実施例での電磁気バンドギャップ構造物は、ステッチングビアの延長パターンをさらに含むという点以外においては、図2a〜図2cによる電磁気バンドギャップ構造物と同じ形態を有し、上述した図2a〜図2c、図6a〜図6eに示された電磁気バンドギャップ構造物に関する全般的な内容及びそのノイズ遮蔽原理が、後述する本発明の実施例による電磁気バンドギャップ構造物にも同様に、または類似原理でそのまま適用できることは当業者にとって明らかなことである。
図3は、本発明の一実施例によるステッチングビアを含む電磁気バンドギャップ構造物を示す立体斜視図であり、図4aは、図3に示された電磁気バンドギャップ構造物の接続パターンを示す図面であり、図4bは、図3に示された電磁気バンドギャップ構造物の延長パターンを示す図面である。
図3〜図4bを参照すると、本発明の一実施例による電磁気バンドギャップ構造物300は、金属層310、金属層310から離隔して位置する複数の金属板330−1,330−2(以下、第1金属板330−1と第2金属板330−2と称する)、及びステッチングビア340を含む。
このように、本発明による電磁気バンドギャップ構造物300は、2層の平面構造を有する。すなわち、第1層は金属層310で構成され、第2層は金属板330−1,330−2で構成される。勿論、第1層と第2層の構成は、これと逆になってもよい。ここで、第1層と第2層との間には誘電層320が介在する。図3では、図面図示の便宜上、複数の金属板を長手方向で隣接する二つの金属板だけを図示したが、複数の金属板を、図4a〜図6cに示すように、一つの金属板を基準として上下左右、すなわち、四方向に配置することもできる。
図3を参照すると、ステッチングビア340は図2aと同様に、第1ビア341、第2ビア342、及び接続パターン343を含み、隣接する二つの金属板間(330−1と330−2との間)を電気的に接続させる。すなわち、第1ビア341は誘電層320を貫通し、その一端341aが第1金属板330−1と同一平面上に位置し、第2ビア342は誘電層320を貫通し、その一端342aが第2金属板330−2と同一平面上に位置している。接続パターン343も金属層310と同一平面上に位置し、その一端が第1ビア341の一端341bに接続し、他端が第2ビア342の一端342bに接続する。このとき、金属板330−1,330−2と金属層310との間の電気的な接続を防止するために、ステッチングビア340の接続パターン343の周縁にはクリアランスホール350が形成される。
もちろん、接続パターン343が形成される位置に、図3とは異なり、別途の金属層310が存在しない場合もあり(前述した図2b参照)、このような場合には別途にクリアランスホールなどを備える必要がないことは前述した通りである。
また、本発明による電磁気バンドギャップ構造物300のステッチングビア340は、金属板330−1,330−2と同一平面上に位置する延長パターン344,345(以下、第1延長パターン344及び第2延長パターン345と称する)をさらに備える。ここで、第1延長パターン344は第1ビア341の一端341aを出発点として同一平面上、すなわち、第1金属板330−1から延長されるパターンに形成され、第2延長パターン345は、第2ビア342の一端342aを出発点として同一平面上、すなわち、第2金属板330−2から延長されるパターンに形成される。
すなわち、第1延長パターン344はその一端が第1ビア341の一端341aに接続され、他端が第1金属板330−1に接続されることにより、第1ビア341と第1金属板330−1との間の電気的な接続を可能とさせる。また、第2延長パターン345は、その一端が第2ビア342の一端342aに接続され、他端が第2金属板330−2に接続されることにより、第2ビア342と第2金属板330−2との間の電気的な接続を可能とさせる。
このとき、第1延長パターン344及び第2延長パターン345におけるパターンは、第1金属板330−1及び第2金属板330−2のそれぞれ第1ビア341の一端341aの隣接領域及び第2ビア342の一端342aの隣接領域に形成されたエッチングホール361,362の形態に応じて相対的に決定される。したがって、本明細書の各図面には棒形状の延長パターンだけが例示されているが、これに限らず、延長パターンは金属板との電気的な接続ができるのであれば、トレース状(trace type)、螺旋状(spiral type)などの多様な形状とすることもできる。よって、エッチングホール361,362は、金属板と延長パターンとの間の電気的な接続が切れないように、閉曲線状ではなく、開曲線状に形成される必要がある。
したがって、本発明で、隣接する信号が第1金属板330−1から第2金属板330−2へ進むと仮定すれば、本発明の隣接する二つの金属板330−1,330−2は、ステッチングビア340を介して、第1金属板330−1→第1延長パターン344→第1ビア341→接続パターン343→第2ビア342→第2延長パターン345→第2金属板330−2の順に電気的に接続される。すなわち、本発明のステッチングビア340は、図2aとは異なって、延長パターンがさらに含まれており、同一条件下であっても図2aに比べて延長パターンにより延長された長さだけに対応するインダクタンス値をさらに確保できるという利点がある。よって、第1延長パターン344と第2延長パターン345とのいずれか一つのパターンだけで所望するインダクタンス値が十分に確保できる場合には、この二つのパターンのうちの一つは省略可能になる。
このとき、金属層310は通常の印刷回路基板内で電源層及び接地層のうちの一つとして機能することができ、複数の金属板330−1,330−2はステッチングビア340により隣接する金属板がすべて接続されて一つの閉回路を形成することにより、電源層及び接地層のうちの他の一つとして機能することができる。また、本発明の電磁気バンドギャップ構造物300がSIP基板に適用される場合、金属層310は接地層として機能し、ステッチングビア340により接続される複数の金属板330−1,330−2は信号伝達のための信号層として機能することかできる。
上述した原理に基づけば、本発明の電磁気バンドギャップ構造物300は、印刷回路基板に存在するノイズ源とノイズ遮蔽先との間のノイズ伝達可能経路に配置されることにより、目的とする特定周波数帯域のノイズを遮蔽または低減することができる。ここで、ノイズ源及びノイズ遮蔽先としては、印刷回路基板において、例えば、互いの動作周波数が異なる二つの電子回路が搭載されるそれぞれの位置に対応させることができる。
上述した図3〜図4bの電磁気バンドギャップ構造物は、ある一つの金属板を基準として上下左右に配置された他の金属板と、ステッチングビア340によりそれぞれ接続され、すべての金属板が同一平面上に位置し、すべての金属板が同一形状及び面積を有すると仮定して図示されている。しかし、本発明は、上述した一実施例に限定されず、他の多様な実施例及び変形例が存在できることは明らかである。例えば、本発明の電磁気バンドギャップ構造物の金属板は、様々な形状(例えば、多角形、円形、楕円形など)や面積を有するように設計可能であり、また単独またはグループで、または予め定められた規則により、互いに異なる二つ以上の平面上に位置することもできる。特に、金属板のすべてが一平面上に積層されない場合には2層以上の構造を有することになり、層数が増加するという問題となるが、本発明の電磁気バンドギャップ構造物を多層印刷回路基板内に配置することを想定すれば、これが設計上の不利になることはないだろう。
また、図5a〜図5cには、本発明の多様な実施例及び変形例による延長パターンの多様な例が示されている。すなわち、図5a〜図5cには、延長パターンが第1ビア341及び第2ビア342の形成位置に応じてそれぞれ異なる位置、方向を有するように設計できることが示されている。ここで、点線は接続パターンを示す。
図7a及び図7bは、本発明の一実施例による電磁気バンドギャップ構造物のノイズ遮蔽可能性を確認するための例示モデルを示し、図7cは、図7a及び図7bに示された例示モデルのシミュレーション結果を示すグラフである。図7aには例示モデルの接続パターン343が、図7bには例示モデルの延長パターン344,345が示されている。
図7cは、本発明による延長パターンがさらに備えられているステッチングビアを含んでいる電磁気バンドギャップ構造物(図7cの21参照)と、比較対象として、同一デザイン条件で設計され、単に延長パターンを備えていないステッチングビアを含んでいる電磁気バンドギャップ構造物(図7cの11参照)に対する周波数特性グラフを示す。
図7cを参照すると、本発明による電磁気バンドギャップ構造物は、遮蔽率−50dBを基準に、そのバンドギャップ周波数(bandgap frequency)が約2.3〜5GHz帯域を有することが分かる。これに比べて、同一デザイン条件下の比較対象の電磁気バンドギャップ構造物は、遮蔽率−50dBを基準にする場合、下限周波数が約4.3GHzで形成されることが分かる。これは、本発明の電磁気バンドギャップ構造物がステッチングビアの延長パターンのために、比較対象に比べてインダクタンス値をそれだけさらに確保できたからバンドギャップ周波数の下限値が非常に低くなったと証明するものである。
図7cのシミュレーション結果では、本発明のバンドギャップ周波数が約2.3〜5GHz帯域を有すると示されているが、これはステッチングビア340を構成する第1ビア、第2ビア、接続パターン、延長パターンの形状、長さ、面積、幅などの設計値の変化により変動することは明らかである。それと共に、金属板のサイズ、面積、形状、及び誘電層を構成する誘電物質の誘電率などの設計値の変化によっても、バンドギャップ周波数及びその遮蔽率が変動することは明らかである。
上述したように、本発明は延長パターンにより長さが拡張されたステッチングビアを含む電磁気バンドギャップ構造物を用いることにより、目的とする周波数帯域の電磁波を遮蔽することができる。また、本発明は電磁気バンドギャップ構造物を設計または印刷回路基板内に配置する際に、デザインの制限、配置上の困難を大きく改善でき、シグナルインテグリティの側面からもかなりの利点を有する。
以上、本発明の好適な実施例を参照して説明したが、当該技術分野の通常の知識を有する者であれば、特許請求の範囲に記載された本発明の思想及び領域から逸脱しない範囲内で本発明を多様に修正及び変更させることができる。
アナログ回路とデジタル回路とを含む印刷回路基板の断面図である。 本発明の比較対象としてステッチングビアを含む電磁気バンドギャップ構造物の一形態を例示する立体斜視図である。 本発明の比較対象としてステッチングビアを含む電磁気バンドギャップ構造物の他の形態を例示する立体斜視図である。 図2aに示された電磁気バンドギャップ構造物の等価回路図である。 本発明の一実施例によるステッチングビアを含む電磁気バンドギャップ構造物を示す立体斜視図である。 図3に示された電磁気バンドギャップ構造物の接続パターンを示す図である。 図3に示された電磁気バンドギャップ構造物の延長パターンを示す図である。 本発明の他の実施例による電磁気バンドギャップ構造物を示す平面図である。 本発明のその他の実施例による電磁気バンドギャップ構造物を示す平面図である。 本発明のその他の実施例による電磁気バンドギャップ構造物を示す平面図である。 四角形の金属板を含む電磁気バンドギャップ構造物の配列構造を示す平面図である。 三角形の金属板を含む電磁気バンドギャップ構造物の配列構造を示す平面図である。 電磁気バンドギャップ構造物の帯状の配列構造を示す平面図である。 複数の異なるサイズのグループの金属板で形成された電磁気バンドギャップ構造物の配列構造を示す平面図である。 複数の異なるサイズのグループの金属板で形成された電磁気バンドギャップ構造物の配列構造を示す平面図である。 本発明の一実施例による電磁気バンドギャップ構造物のノイズ遮蔽の可能性を確認するための例示モデルを示す図である。 本発明の一実施例による電磁気バンドギャップ構造物のノイズ遮蔽の可能性を確認するための例示モデルを示す図である。 図7a及び図7bに示された例示モデルのシミュレーション結果を示すグラフである。
符号の説明
310 金属層
320 誘電層
330 金属板
340 ステッチングビア
341 第1ビア
342 第2ビア
343 接続パターン
344 第1延長パターン
345 第2延長パターン
350 クリアランスホール

Claims (17)

  1. 誘電層と、複数の導電板と、前記導電板のうちのある二つの導電板間をそれぞれ電気的に接続するステッチングビアと、を備え、
    前記ステッチングビアは、
    前記誘電層を貫通し、一端が前記二つの導電板のうちの一つと同一平面上に位置する第1ビアと、
    前記誘電層を貫通し、一端が前記二つの導電板のうちの他の一つと同一平面上に位置する第2ビアと、
    一端が前記第1ビアの他端に接続し、他端が前記第2ビアの他端に接続する接続パターンと、
    導電性ラインパターンで形成され、一端が前記第1ビアの前記一端に接続し、他端が前記一つの導電板に接続するように、前記一つの導電板の内部にパターン形成される第1延長パターンと、
    導電性ラインパターンで形成され、 一端が前記第2ビアの前記一端に接続し、他端が前記他の一つの導電板に接続するように、前記他の一つの導電板の内部にパターン形成される第2延長パターンと、
    を備えることを特徴とする電磁気バンドギャップ構造物。
  2. 前記導電板から前記誘電層を隔てて位置する導電層をさらに含むことを特徴とする請求項1に記載の電磁気バンドギャップ構造物。
  3. 前記導電層には、クリアランスホールが備えられ、
    前記接続パターンが、前記クリアランスホール内に収容されることを特徴とする請求項2に記載の電磁気バンドギャップ構造物。
  4. 前記導電板が、同一平面上に位置することを特徴とする請求項1から請求項3の何れかに記載の電磁気バンドギャップ構造物。
  5. 前記導電板が、それぞれ同じサイズを有することを特徴とする請求項1から請求項4の何れかに記載の電磁気バンドギャップ構造物。
  6. 前記導電板が、複数の異なるサイズのグループに分けられることを特徴とする請求項1から請求項4の何れかに記載の電磁気バンドギャップ構造物。
  7. 前記導電板が、多角形、円形、または楕円形の形状を有することを特徴とする請求項1から請求項6の何れかに記載の電磁気バンドギャップ構造物。
  8. 印刷回路基板であって、
    誘電層と、複数の導電板と、前記導電板のうちのある二つの導電板間をそれぞれ電気的に接続させるステッチングビアと、を含む電磁気バンドギャップ構造物が、前記印刷回路基板に存在するノイズ源とノイズ遮蔽先との間のノイズ伝達可能経路に配置され、
    前記ステッチングビアは、
    前記誘電層を貫通し、一端が前記二つの導電板のうちの一つと同一平面上に位置する第1ビアと、
    前記誘電層を貫通し、一端が前記二つの導電板のうちの他の一つと同一平面上に位置する第2ビアと、
    一端が前記第1ビアの他端に接続し、他端が前記第2ビアの他端に接続する接続パターンと、
    導電性ラインパターンで形成され、一端が前記第1ビアの前記一端に接続し、他端が前記一つの導電板に接続されるように、前記一つの導電板の内部にパターン形成される第1延長パターンと、
    導電性ラインパターンで形成され、 一端が前記第2ビアの前記一端に接続し、他端が前記他の一つの導電板に接続するように、前記他の一つの導電板の内部にパターン形成される第2延長パターンと、
    を含むことを特徴とする印刷回路基板
  9. 前記導電板から前記誘電層を隔てて位置する導電層をさらに含むことを特徴とする請求項8に記載の印刷回路基板。
  10. 前記導電層にはクリアランスホールが設けられ、
    前記接続パターンが、前記クリアランスホール内に収容されることを特徴とする請求項9に記載の印刷回路基板。
  11. 前記導電層が、接地層及び電源層のうちの何れか一つであり、前記導電板が他の一つの層と電気的に接続することを特徴とする請求項10に記載の印刷回路基板。
  12. 前記導電層が接地層であり、前記導電板が信号層と電気的に接続することを特徴とする請求項10に記載の印刷回路基板。
  13. 前記印刷回路基板には互いの動作周波数が異なっている二つの電子回路が搭載され、
    前記ノイズ源及び前記ノイズ遮蔽先は、前記印刷回路基板で前記二つの電子回路が搭載されるそれぞれの位置の一つ及び他の一つに対応することを特徴とする請求項8から請求項12の何れかに記載の印刷回路基板。
  14. 前記導電板が、同一平面上に位置することを特徴とする請求項8から請求項13の何れかに記載の印刷回路基板。
  15. 前記導電板が、それぞれ同じサイズを有することを特徴とする請求項8から請求項14の何れかに記載の印刷回路基板。
  16. 前記導電板が、複数の異なるサイズのグループに分けられることを特徴とする請求項8から請求項14の何れかに記載の印刷回路基板。
  17. 前記導電板が、多角形、円形、または楕円形の形状を有することを特徴とする請求項8から請求項16の何れかに記載の印刷回路基板。
JP2008241772A 2007-12-07 2008-09-19 電磁気バンドギャップ構造物及び印刷回路基板 Expired - Fee Related JP4808755B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2007-0126760 2007-12-07
KR20070126760 2007-12-07
KR10-2008-0057443 2008-06-18
KR1020080057443A KR100998720B1 (ko) 2007-12-07 2008-06-18 전자기 밴드갭 구조물 및 인쇄회로기판

Publications (2)

Publication Number Publication Date
JP2009141326A JP2009141326A (ja) 2009-06-25
JP4808755B2 true JP4808755B2 (ja) 2011-11-02

Family

ID=40621375

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008241772A Expired - Fee Related JP4808755B2 (ja) 2007-12-07 2008-09-19 電磁気バンドギャップ構造物及び印刷回路基板

Country Status (3)

Country Link
US (1) US8420949B2 (ja)
JP (1) JP4808755B2 (ja)
DE (1) DE102008045055A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100851065B1 (ko) 2007-04-30 2008-08-12 삼성전기주식회사 전자기 밴드갭 구조물 및 인쇄회로기판
KR101086856B1 (ko) * 2008-04-16 2011-11-25 주식회사 하이닉스반도체 반도체 집적 회로 모듈 및 이를 구비하는 pcb 장치
KR101038234B1 (ko) * 2009-02-24 2011-06-01 삼성전기주식회사 전자기 밴드갭 구조를 이용한 emi 노이즈 저감 기판
KR101007288B1 (ko) * 2009-07-29 2011-01-13 삼성전기주식회사 인쇄회로기판 및 전자제품
KR101072591B1 (ko) * 2009-08-10 2011-10-11 삼성전기주식회사 Emi 노이즈 저감 인쇄회로기판
KR101021548B1 (ko) * 2009-09-18 2011-03-16 삼성전기주식회사 전자기 밴드갭 구조를 구비하는 인쇄회로기판
KR101023541B1 (ko) * 2009-09-22 2011-03-21 삼성전기주식회사 Emi 노이즈 저감 인쇄회로기판
KR101021551B1 (ko) * 2009-09-22 2011-03-16 삼성전기주식회사 전자기 밴드갭 구조를 구비하는 인쇄회로기판
KR101092590B1 (ko) * 2009-09-23 2011-12-13 삼성전기주식회사 전자기 밴드갭 구조를 구비하는 인쇄회로기판
US20120217653A1 (en) * 2009-11-10 2012-08-30 Nec Corporation Semiconductor device and noise suppressing method
KR101044789B1 (ko) * 2010-01-04 2011-06-29 삼성전기주식회사 전자기 밴드갭 구조물 및 회로 기판
KR20110134200A (ko) * 2010-06-08 2011-12-14 삼성전기주식회사 전자기 밴드갭 구조물을 포함하는 emi 노이즈 차폐 기판
JP6611065B2 (ja) * 2016-07-27 2019-11-27 国立大学法人 岡山大学 印刷配線板

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4063246A (en) * 1976-06-01 1977-12-13 Transco Products, Inc. Coplanar stripline antenna
JPH01119096A (ja) * 1987-10-31 1989-05-11 Mitsumi Electric Co Ltd シールド板内蔵の回路基板
JPH02260499A (ja) * 1989-03-30 1990-10-23 Sony Corp フィルタ装置
US5036301A (en) * 1989-03-30 1991-07-30 Sony Corporation Filter apparatus
JPH02260701A (ja) * 1989-03-30 1990-10-23 Sony Corp アンテナ共用器
US4954929A (en) * 1989-08-22 1990-09-04 Ast Research, Inc. Multi-layer circuit board that suppresses radio frequency interference from high frequency signals
JPH0373497U (ja) * 1989-11-21 1991-07-24
US5057798A (en) * 1990-06-22 1991-10-15 Hughes Aircraft Company Space-saving two-sided microwave circuitry for hybrid circuits
JPH0533558U (ja) * 1991-10-03 1993-04-30 沖電気工業株式会社 印刷配線板
JP2822800B2 (ja) * 1992-08-12 1998-11-11 株式会社村田製作所 回路基板とグランドプレーンとの接続方式
JPH10173410A (ja) * 1996-12-12 1998-06-26 Sharp Corp ストリップ線路を用いた伝送回路
JP3465513B2 (ja) 1997-01-22 2003-11-10 株式会社村田製作所 共振器
JPH1174396A (ja) * 1997-08-28 1999-03-16 Kyocera Corp 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ
TW434821B (en) * 2000-02-03 2001-05-16 United Microelectronics Corp Allocation structure of via plug to connect different metal layers
JP2003163466A (ja) * 2001-11-29 2003-06-06 Sharp Corp 多層プリント回路基板およびそれを備えた多層プリント回路基板装置
JP2003209389A (ja) * 2002-01-15 2003-07-25 Daido Steel Co Ltd ノイズ対策用部品
TW517276B (en) * 2002-01-18 2003-01-11 Advanced Semiconductor Eng Substrate
JP2004032232A (ja) 2002-06-25 2004-01-29 Toppan Printing Co Ltd 伝送線路フィルター
US7215007B2 (en) * 2003-06-09 2007-05-08 Wemtec, Inc. Circuit and method for suppression of electromagnetic coupling and switching noise in multilayer printed circuit boards
US20050104678A1 (en) * 2003-09-11 2005-05-19 Shahrooz Shahparnia System and method for noise mitigation in high speed printed circuit boards using electromagnetic bandgap structures
JP4249601B2 (ja) * 2003-11-27 2009-04-02 京セラ株式会社 配線基板
US7190315B2 (en) * 2003-12-18 2007-03-13 Intel Corporation Frequency selective surface to suppress surface currents
US7148425B2 (en) * 2004-01-29 2006-12-12 National Sun Yat-Sen University Power plane system of high-speed digital circuit for suppressing ground bounce noise
TW200623974A (en) 2004-12-21 2006-07-01 Univ Nat Sun Yat Sen Power palne system for suppressing ground bounce noise
JP4991296B2 (ja) * 2004-03-09 2012-08-01 日本電気株式会社 多層印刷回路基板用バイア伝送線路
US7315223B2 (en) * 2004-06-30 2008-01-01 Emag Technologies, Inc. Microstrip-to-microstrip RF transition including co-planar waveguide connected by vias
US7209082B2 (en) * 2005-06-30 2007-04-24 Intel Corporation Method and apparatus for a dual band gap wideband interference suppression
US7361994B2 (en) * 2005-09-30 2008-04-22 Intel Corporation System to control signal line capacitance
US7626216B2 (en) * 2005-10-21 2009-12-01 Mckinzie Iii William E Systems and methods for electromagnetic noise suppression using hybrid electromagnetic bandgap structures
TW200818451A (en) * 2006-06-02 2008-04-16 Renesas Tech Corp Semiconductor device
US8310840B2 (en) * 2007-08-07 2012-11-13 Samsung Electro-Mechanics Co., Ltd. Electromagnetic bandgap structure and printed circuit board
US8169790B2 (en) * 2007-08-07 2012-05-01 Samsung Electro-Mechanics Co., Ltd. Electromagnetic bandgap structure and printed circuit board
KR100999518B1 (ko) * 2008-11-26 2010-12-08 삼성전기주식회사 전자기 밴드갭 구조물 및 회로 기판
KR101018796B1 (ko) * 2008-12-02 2011-03-03 삼성전기주식회사 전자기 밴드갭 구조물 및 회로 기판
KR101018807B1 (ko) * 2008-12-02 2011-03-03 삼성전기주식회사 전자기 밴드갭 구조물 및 회로 기판

Also Published As

Publication number Publication date
US8420949B2 (en) 2013-04-16
US20090145646A1 (en) 2009-06-11
JP2009141326A (ja) 2009-06-25
DE102008045055A1 (de) 2009-06-10

Similar Documents

Publication Publication Date Title
JP4808755B2 (ja) 電磁気バンドギャップ構造物及び印刷回路基板
KR100998720B1 (ko) 전자기 밴드갭 구조물 및 인쇄회로기판
JP5005649B2 (ja) 電磁気バンドギャップ構造物及び印刷回路基板
JP4755215B2 (ja) 電磁気バンドギャップ構造物及び印刷回路基板
JP5079668B2 (ja) 電磁気バンドギャップ構造物及び印刷回路基板
KR100998723B1 (ko) 전자기 밴드갭 구조물 및 인쇄회로기판
JP4659051B2 (ja) チップキャパシタが内蔵された印刷回路基板
JP2009177130A (ja) 電磁気バンドギャップ構造物及び印刷回路基板
JP4722968B2 (ja) 電磁気バンドギャップ構造物及び印刷回路基板
JP5111282B2 (ja) 電磁気バンドギャップ構造物及び印刷回路基板
JP4862163B2 (ja) 電磁気バンドギャップ構造物と、これを備えた印刷回路基板及びその製造方法
JP4755209B2 (ja) 電磁気バンドギャップ構造物及び印刷回路基板
KR101044789B1 (ko) 전자기 밴드갭 구조물 및 회로 기판
US20110114380A1 (en) Electromagnetic bandgap structure and printed circuit board comprising the same
KR101046716B1 (ko) 전자기 밴드갭 구조물 및 회로 기판
KR100998718B1 (ko) 전자기 밴드갭 구조물 및 인쇄회로기판
JP4956466B2 (ja) 段差が形成された伝導層を有する印刷回路基板
KR101018807B1 (ko) 전자기 밴드갭 구조물 및 회로 기판
KR100956891B1 (ko) 전자기 밴드갭 구조물 및 인쇄회로기판
KR101018785B1 (ko) 전자기 밴드갭 구조물 및 회로 기판

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091126

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100107

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110104

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110404

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110407

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110422

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110809

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110817

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140826

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4808755

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees