JP2010045753A - 位相選択法を利用するバストモードクロックおよびデータ再生回路 - Google Patents

Abstract

【課題】 位相選択法を利用するバーストモードクロックおよびデータ再生回路を提供する。
【解決手段】 当該データ再生回路では、位相ロックループ（ＰＬＬ）回路を用いて、各々がクロック位相を有する複数の固定クロック信号を供給する。オーバーサンプリング位相選択回路は、位相ロックループ回路に接続されており、複数のクロック信号を用いて受信データ信号のデータエッジを検出して、ロックさせるべきクロック位相をデータエッジの位置に従って選択する。遅延ロックループ（ＤＬＬ）回路は、位相ロックループ回路およびオーバーサンプリング位相選択回路に接続されており、データ信号のデータ位相と選択されたクロック信号のクロック位相とを比較して、データ位相がクロック位相にロックするまで遅延時間分だけデータ信号のデータ位相を遅延させる。
【選択図】 図７

Description

本発明は概して、位相選択法を利用するバーストモードクロックおよびデータ再生回路に関する。

広帯域アプリケーションが広まるにつれて、帯域幅の必要性が大きくなっている。光ファイバは、非常に大きな帯域幅が得られると共に通信の品質および安定性も良好で、広帯域アプリケーションの要件に対する最終的な解決策である。家庭用光ファイバの設置方法として現時点における最も一般的な方法は、コストが低い受動光ネットワーク（Ｐａｓｓｉｖｅ Ｏｐｔｉｃａｌ Ｎｅｔｗｏｒｋ：ＰＯＮ）を利用する方法である。

図１は、従来のＰＯＮを示す概略図である。図１を参照しつつ説明すると、ＰＯＮ１００は、光回線終端装置（ＯＬＴ）１１０と、光配信ネットワーク（ＯＤＮ）１２０と、複数の光ネットワークユニット（ＯＮＵ）１３０とを備える。ＯＬＴ１１０は、先端に配設され、外部ネットワークに接続されてインターネット、デジタルテレビ、高精細テレビ（ＨＤＴＶ）またはボイス・オーバー・インターネット・プロトコル（ＶｏＩＰ）等のさまざまなネットワークサービスを提供し得る。こういったサービスはＯＤＮ１２０を介して各ＯＮＵ１３０にブロードキャストされ、ユーザが所望のサービスを選択するとしてもよい。

ＯＤＮ１２０は、光ファイバと光スプリッタとから構成される。光スプリッタは、受動素子で、動作に際して電源またはメンテナンスが必要ない。光スプリッタは、一端がＯＬＴ１１０に接続され、他端が各ＯＮＵ１３０に接続される。光スプリッタは、ＯＬＴ１１０が送信する光信号を複数の均一な単位に分割し、接続されている各ＯＮＵ１３０に配信し、ＯＮＵ１３０がアップロードする信号を同一光ファイバに集めてＯＬＴ１１０に送信する。ＯＮＵ１３０は、ユーザエンドに近接した位置に配設されることが普通で、配設位置によってファイバー・トゥー・ザ・ホーム（Ｆｉｂｅｒ ｔｏ ｔｈｅ Ｈｏｍｅ：ＦＴＴＨ）、ファイバー・トゥー・ザ・ビルディング（Ｆｉｂｅｒ ｔｏ ｔｈｅ Ｂｕｉｌｄｉｎｇ：ＦＴＴＢ）、またはファイバー・トゥー・ザ・カーブ（Ｆｉｂｅｒ ｔｏ ｔｈｅ Ｃｕｒｂ：ＦＴＴＣ）などのタイプに分類される。ユーザがファイル転送プロトコル（ＦＴＰ）ファイルまたはビデオ会議などの情報をアップロードしようとすると、当該情報はＯＮＵ１３０を介してアップロードされ得る。

ＰＯＮは単一ポイント−複数ポイント構造を採用しているので、アップロードされたデータは光スプリッタによって同一光ファイバに集められる。したがって、ＯＮＵ１３０がアップロードするデータは、米国電気電子学会（ＩＥＥＥ）８０２．３ａｈおよびＩＴＵ Ｇ．９８３／Ｇ．９８４に基づく時分割多重化（ＴＤＭ）方式によって送信される。ＯＮＵ１３０は、ＯＬＴ１１０に割り当てられるタイムスロットにおいてのみデータをアップロードすることが可能で、ＯＮＵ１３０がＯＬＴ１１０にアップロードするデータの位相はすべて同じではない。さらに、複数のユーザエンドのアップロードデータが時分割多重化方式でアップロードされ、各ユーザは自身のタイムスロットにおいて単一の光ファイバチャネルを利用し得るので、各ユーザエンドのデータ送信時間を大幅に短縮することができる。このような状況において、従来のデータ再生回路が再生処理を実行すると、このような構造ではロックおよび再生に時間がかかりすぎて、ユーザによるデータアップロードの時間が短くなってしまうので、効率よく帯域幅を利用しても無駄になってしまう。したがって、バーストモードデータ送信プロセスでは、ＯＬＴ１１０にバーストモード受信器を配設して、帯域幅をより効率よく利用するべく受信データのクロックおよび位相を高速に再生する必要がある。

連続モードの従来のデータ再生回路は、２種類に分類することができ、１つ目の種類は位相ロックループに基づくデータ再生回路である。図２は、従来の位相ロックループに基づくデータ再生回路を示す概略図である。図２を参照しつつ説明すると、データ再生回路２００は、位相周波数検出器２１０と、ループフィルタ２２０と、電圧制御発振器（ＶＣＯ）２３０とを備える。データ再生回路２００のロックは、電圧制御発振器２３０が生成するクロックの位相および周波数を入力データの位相および周波数と比較することによって実現される。位相および周波数が相違すれば、電圧制御発振器２３０の周波数が制御信号によって変更される。位相および周波数が相違しなければ、データ再生回路２００は安定したロック状態を得る。

２番目の種類は、ダブルループを利用するデータ再生回路である。図３はダブルループを用いるデータ再生回路を示す概略図である。図３を参照しつつ説明すると、データ再生回路３００は、位相周波数検出器３１０と、ループフィルタ３２０と、電圧制御発振器３３０と、位相検出器３４０と、ループフィルタ３５０と、電圧制御遅延ライン（ＶＣＤＬ）３６０とを備える。データ再生回路３００のロックは、上側の外部参照クロックおよび電圧制御発振器３３０によって生成されるクロック信号の位相および周波数を入力データの位相および周波数と比較することによって実現され、下側の遅延ロックループについて安定した出力クロックを生成する。データがデータ再生回路３００に入力されると、入力データの周波数ではなく位相が、固定周波数のクロック信号の位相と比較される。位相が相違しなければ、データ再生回路３００は安定したロック状態を得る。

高速にロックを実現するデータ再生回路を提供するためには、オーバーサンプリングのバーストモードクロックが必要となる。オーバーサンプリングとは、データのサンプリングにおいて、周波数が同一で位相が異なるクロック信号を複数利用することである。図４は、従来の３倍オーバーサンプリング処理を説明するための概略図である。図４を参照しつつ説明すると、データをサンプリングする際に３つのクロック信号を利用し、このような処理を３倍オーバーサンプリングと呼ぶ。３つのクロック信号によってサンプリングする場合のデータ状態は、３つのクロック信号のうち２つ毎の状態を排他的論理和（ＸＯＲ）によって算出して、どの２つの隣接するクロック信号の間にデータエッジが位置しているかをデジタル回路の多数決および演算によって決定する。

一例を挙げると、図５は従来の位相選択方法を説明するための概略図である。図５を参照しつつ説明すると、データエッジはクロック信号＃０と＃２との間に見られるので、クロック信号＃１が選択されてデータ再生のためのクロック信号として利用されるとしてよい。位相選択を実施する場合には、高速ロッキングアプリケーションに適しているデジタル回路による選択に基づいて、オーバーサンプリング位相選択回路がサンプリングクロックを決定するとしてもよい。しかし、このような構造でも、回路内の位相差を除去することができない。データジッタが大きくなると、サンプリング位相が不正確になってしまう可能性があり、データ再生においてエラーが発生してしまう。

本発明は、サンプラの高速選択および遅延ロックループの安定性という特性が共に実現された結果位相ロックの速度および安定性が向上した、位相選択方法に基づくバーストモードクロックおよびデータ再生回路に関する。

本発明は、位相ロックループ回路と、オーバーサンプリング位相選択回路と、遅延ロックループ回路とを備える位相選択法を利用するバーストモードクロックおよびデータ再生回路を提供する。位相ロックループ回路は、各々がクロック位相を有する複数の固定クロック信号を供給する。オーバーサンプリング位相選択回路は、位相ロックループ回路に接続されており、受信されたデータ信号のデータエッジを複数のクロック信号を用いて検出して、ロックさせるべきクロック位相をデータエッジの位置に従って選択する。遅延ロックループ回路は、位相ロックループ回路およびオーバーサンプリング位相選択回路に接続されており、データ信号のデータ位相とロックさせるべきクロック位相とを比較して、データ信号のデータ位相を制御してデータ位相がクロック位相にロックするまで遅延時間分だけ遅延させる。

添付図面は本発明をさらに説明することを目的として用意されたものであり、本明細書に組み込まれてその一部を成す。添付図面は本発明の実施形態を示し、明細書とともに、本発明の原理を説明するための図である。

従来の受動光ネットワーク（Ｐａｓｓｉｖｅ Ｏｐｔｉｃａｌ Ｎｅｔｗｏｒｋ：ＰＯＮ）を示す概略図である。

従来の位相ロックループに基づくデータ再生回路を示す概略図である。

ダブルループを用いるデータ再生回路を示す概略図である。

従来の３倍オーバーサンプリング処理を説明するための概略図である。

従来の位相選択方法を説明するための概略図である。

本発明の実施形態に係る回路の動作を説明するための概略図である。

本発明の一実施形態に係るデータ再生回路を示すブロック図である。

本発明の一実施形態に係る、クロック信号とデータ信号との位相関係を説明するための、概略図およびクロックチャートである。

本発明の一実施形態に係るオーバーサンプリング位相選択回路を示すブロック図である。

本発明の一実施形態に係る、クロック信号とデータ信号との位相関係を説明するための、概略図およびクロックチャートである。

本発明の一実施形態に係る遅延ロックループ回路を示すブロック図である。

本発明の一実施形態に係るデータ再生回路を示すブロック図である。

本発明の一実施形態に係る位相選択制御回路と位相検出器とを示す回路図である。

本発明の好ましい実施形態を詳細に説明する。本発明の実施形態の例を添付図面に図示する。可能な限り、本明細書と図面において同一もしくは同様の構成要素に言及する場合には同じ参照番号を用いる。

本発明では、オーバーサンプリング位相選択回路および遅延ロックループ（ＤＬＬ）の利点を組み合わせる。まず、オーバーサンプリング位相選択回路の高速特性に基づき、バーストモードクロックおよびデータ再生（ＣＤＲ）回路の速度要件を満足させ、遅延ロックループの安定特性を組み合わせており、本発明に係るデータ再生回路は高速ロッキング機能を有するだけではなく、遅延ロックループの安定性も備えている。本発明の実施形態を以下で添付図面を参照しつつ説明する。

本発明によると、遅延ロックループ回路は、オーバーサンプリング位相選択回路の後方に配設され、位相アラインメントを実施して位相差を除去する。図６は、本発明の実施形態に係る回路の動作を説明するための概略図である。図６を参照しつつ説明すると、データ再生回路にデータが入力されると、オーバーサンプリング位相選択回路６１０がデータ信号のデータエッジの検索を開始して、位相選択を実行する。データエッジの位置が決定されると、データ再生回路は、オーバーサンプリング位相選択回路６１０の動作状態を終了させて、動作状態を遅延ロックループ回路６２０に移行させる。遅延ロックループ回路６２０では、データ信号がデータ再生回路に入力されると、データ信号の位相とホームクロック信号の位相とが直接アラインメントされる。これら２つの動作状態の間での移行に基づき、高速ロッキング特性および安定性を有するバーストモードクロックおよびデータ再生回路が形成される。

図７は、本発明の一実施形態に係るデータ再生回路を示すブロック図である。図７を参照しつつ説明すると、本実施形態に係るデータ再生回路７００において、位相ロックループ（ＰＬＬ）回路７１０は複数の固定クロック信号を生成して、当該複数の固定クロック信号を後段の回路に与えるべく利用され、後段の回路では各クロック信号が固定クロック位相を持つ。後段の回路は、説明の便宜上、オーバーサンプリング位相選択回路７２０および遅延ロックループ回路７３０に分割され得る。

オーバーサンプリング位相選択回路７２０は、増幅器７０１によってデータ信号の振幅を増幅して、サンプラ７０２でデータ信号の状態をサンプリングする。サンプラ７０２は、例えば、３倍オーバーサンプリング、４倍オーバーサンプリングまたはその他の種類の３倍よりも大きいオーバーサンプリングを実行するが、これらに限定されるわけではない。サンプラ７０２によるサンプリング結果は、位相選択制御回路７０３に与えられ、これに基づいて、データエッジの位置を決定し、ロックループ回路７３０がロックするクロック位相を選択する。当該クロック位相は遅延ロックループ回路７３０で用いられる。増幅器７０１は、プリアンプおよび電圧制御遅延ラインを備え、当該プリアンプはデータ信号の振幅を増幅するために用いられ、電圧制御遅延ラインはデータ信号の位相を遅延させるために用いられる。

遅延ロックループ回路７３０は、増幅器７０１と、サンプラ７０２と、位相選択制御回路７０３が選択する位相検出器（ＰＤ）と、遅延ロックループ制御回路７０４とから構成される。位相検出器およびデジタル回路によって得られる位相比較結果に基づき、遅延ロックループ制御回路７０４は増幅器７０１に含まれる電圧制御遅延ラインの遅延時間を制御して、ロッキングという目的を達成する。最終的に、データ信号のデータ位相とクロック位相とがアラインメントされると、決定回路７４０は、位相が調節されたデータ信号を出力する。以下の説明では、位相選択処理を粗調整と考え、位相ロック処理を精調整と考え、これら２つの処理を詳細に説明するべく２つの実施形態を以下で挙げる。

粗調整の部分について説明するべく、図８は、本発明の一実施形態に係る、クロック信号とデータ信号との位相関係を説明するための、概略図およびクロックチャートである。図９は、本発明の一実施形態に係るオーバーサンプリング位相選択回路を示すブロック図である。図８および図９を参照しつつ説明すると、データ信号がオーバーサンプリング位相選択回路９００に入力されると、まず増幅器９１０が当該データ信号の振幅を増幅して、サンプラ９２０が、位相ロックループ回路９３０が生成するクロック信号を用いてデータ信号の状態をサンプリングする。続いて、位相選択制御回路９４０が、サンプリングされたデータ状態に基づいて、その間にデータエッジがある２つのクロック信号を決定する。所定の回数の多数決の結果、選択されるべき間隔が決定される。

図８に図示するように、本実施形態は４倍オーバーサンプリングを例として挙げている。位相ロックループ回路９３０は、位相が互いに異なる４つのクロック信号群ＰＨ０、ＰＨ９０、ＰＨ１８０およびＰＨ２７０を供給する。データエッジがクロック信号ＰＨ０とＰＨ９０との間にあると仮定すると、オーバーサンプリング位相選択回路９００は、データエッジの位置を決定した後で、遅延ロックループ回路がデータ位相をアラインメントするためのターゲットとしてクロック信号ＰＨ９０を選択する。

したがって、上述の粗調整プロセスによると、オーバーサンプリング位相選択回路９００は、データエッジの位置および遅延ロックループ回路のループ経路を決定する。つまり、データ位相がロックされるクロック位相を選択する。一方、データ信号がオーバーサンプリング位相選択回路９００に入力されると、増幅器９１０は、位相選択処理に影響を及ぼすことなくデータ信号の振幅を増幅する。サンプラ９２０は続いて増幅されたデータにおけるデータ信号の状態をサンプリングして、位相選択制御回路９４０はサンプリング結果に演算を施して、位相選択処理が完了する。

精調整の部分について説明するべく、図１０は、本発明の一実施形態に係る、クロック信号とデータ信号との位相関係を説明するための、概略図およびクロックチャートである。図１１は、本発明の一実施形態に係る遅延ロックループ回路を示すブロック図である。図１０および図１１を参照しつつ説明すると、遅延ロックループの経路が選択されてデータ位相がクロック位相にロックされた後で、位相アラインメント処理が継続して行われる。

図１０に示すように、クロック信号ＰＨ０とＰＨ９０との間にデータエッジの位置があると決定された場合には、クロック位相ＰＨ９０が、データ位相がロックされるクロック位相として用いられる。遅延ロックループ回路１１００が動作を開始すると、データ位相がクロック位相ＰＨ９０とアラインメントされるまで、データ位相が徐々にクロック位相ＰＨ９０に向けて動かされる。このようにして、位相ロックが実現される。

精調整処理において、データ信号が遅延ロックループ回路１１００に入力されると、増幅器１１１０に含まれるプリアンプがまずデータ信号を増幅して、サンプラ１１２０が、続いて位相ロックループ回路１１３０が生成したクロック信号を用いて、増幅されたデータ信号をサンプリングして、サンプリング結果を位相選択制御回路１１４０の位相検出器に出力し、位相選択制御回路１１４０の位相検出器は、クロックの位相が進んでいるか遅れているかを決定して、増幅器１１１０の電圧制御遅延ラインに対して遅延ロックループ制御回路１１５０が位相先行制御または位相遅延制御のいずれを実行するかを決定する。このようにして、データ信号のデータ位相を徐々に調整して、クロック信号のクロック位相とロックするように、クロック信号のクロック位相に対してアラインメントさせる。

図１２は、本発明の一実施形態に係るデータ再生回路を示すブロック図である。図１２を参照しつつ説明すると、本実施形態は、図７に示したデータ再生回路の詳細な回路構造を説明するためのものである。データ再生回路１２００は、位相ロックループ回路１２１０と、増幅器１２２０と、サンプラ１２３０と、位相選択制御回路１２４０と、遅延ロックループ制御回路１２５０と、リセット回路１２６０と、決定回路１２７０とを備える。これらの構成要素の機能は以下で説明する。

位相ロックループ回路１２１０は、ＰＨ０、ＰＨ９０、ＰＨ１８０、ＰＨ２７０、およびＰＨＳ０、ＰＨＳ９０、ＰＨＳ１８０、ＰＨＳ２７０を含む複数の固定クロック信号群を供給する。各クロック信号群は、固定クロック位相を持つ。増幅器１２２０は、プリアンプおよび電圧制御遅延ラインを備え、当該プリアンプはデータ信号の振幅を増幅するために用いられ、電圧制御遅延ラインはデータ信号の位相を遅延させるために用いられる。

サンプラ１２３０は、６つのＤ型フリップフロップおよび同期回路から構成される。サンプラ１２３０は、位相ロックループ回路１２１０が供給するクロック信号ＰＨ０、ＰＨ９０、ＰＨ１８０およびＰＨ２７０ならびに先行クロック期間の最後の２つのクロック信号ＰＨ１８０´およびＰＨ２７０´を用いて、データ信号をサンプリングして、データ信号のデータエッジを検出する。データのサンプリング結果は、同期回路によって同期させられて、後段の位相選択制御回路１２４０に送られる。

位相選択制御回路１２４０は、位相検出器を用いて、サンプリングされたデータ信号の位相状態を比較して、クロック位相に最も近いデータエッジを選択して、遅延ロックループ回路１２５０がロックされるターゲットとして利用する。

詳細に説明すると、同期データが入力されると、位相選択制御回路１２４０は、互いに異なるクロック位相を利用してデータ信号をサンプリングすると共に同期させて、その結果を出力する。当該結果に基づいて、データ信号の状態を決定する。状態の相違を決定すると、当該相違に基づいて、サンプラ１２３０がデータ信号をサンプリングした結果を求めて、データエッジの位置を特定する。

位相選択制御回路１２４０は実際、位相間隔を決定する場合には、データ状態を決定するための基準として、データをサンプリングして同期化した後で、先行する３つのデータサンプリング結果と後続の３つのデータサンプリング結果を利用する。同期化したデータＰＨ０とＰＨ９０の状態が異なる場合、クロック信号でデータ信号をサンプリングする際に、クロック信号ｃｌｋ０とｃｌｋ９０でサンプリングしたデータ状態が異なり、データエッジがクロック信号ｃｌｋ０とｃｌｋ９０との間にあることが分かる。

遅延ロックループ回路１２５０は、位相選択制御回路１２４０における選択された位相検出器を用いて、クロック信号との間で位相を比較し、遅延ロックループ制御回路１２５０のチャージポンプ１２５１を制御して、ループフィルタ１２５２を充電または放電するための電流を供給し、増幅器１２２０に含まれる電圧制御遅延ラインの制御電圧を変更する。サンプリング処理および遅延ロック処理を繰り返すことによって、最終的にはデータ信号のデータ位相が選択されたクロック位相とアラインメントされ得る。このようにして、位相ロックが実現される。

リセット回路１２６０は、位相選択制御回路１２４０内の多数決回路およびアンロック回路ならびに遅延ロックループ回路１２５０内のチャージポンプ１２５１に接続されている。データが回路に入力される前に、リセット回路１２６０は多数決回路およびアンロック回路の出力状態をクリアして、カウントを開始するべくデータの入力を待つ。リセット回路１２６０はまた、チャージポンプ１２５１の出力電圧レベルを所定の電圧に戻し、ループフィルタ１２５２を充電または放電するための制御信号を待つ。

決定回路１２７０は、出力データを選択するためのマルチプレクサ１２７１と、制御時間を出力するためのＡＮＤゲート１２７２とを有する。最終的に、Ｄ型フリップフロップ１２７３でサンプリングされた後、データはクロックおよびデータの再生を完了させるべく出力される。

上述したデータ再生回路１２００の構造に関して、位相ロックループ回路１２１０、増幅器１２２０、サンプラ１２３０、および位相選択制御回路１２４０等の、遅延ロックループ回路およびオーバーサンプリング位相選択回路に含まれる電子素子の一部は、重複している。相違点は、オーバーサンプリング位相選択回路は増幅器１２２０のプリアンプを用いてデータ信号の振幅を増幅させるのみであるのに対し、遅延ロックループ回路はさらに増幅器１２２０内の電圧制御遅延ラインを用いてデータ信号の位相を遅延させる点にある。

さらに、オーバーサンプリング位相選択回路は、位相選択制御回路１２４０を用いて遅延ロックループ回路で利用される位相検出器を選択し、さらにロックされる対象のクロック位相を決定する。詳細に説明するべく、以下に１つの実施形態を示す。

図１３は、本発明の一実施形態に係る位相選択制御回路と位相検出器とを示す回路図である。図１３を参照しつつ説明すると、データ再生回路がオーバーサンプリング位相選択動作状態で動作する場合、位相選択制御回路１３００の位相検出器ＰＤ１〜ＰＤ４はそれぞれ、データ信号の状態を検出するべく用いられ、どの２つのクロック信号の間にデータエッジがあるか決定する。多数決回路１３１０は、回数をカウントして、決定処理が終了するとカウントを停止する。一方、制御回路１３２０は、マルチプレクサＭＵＸ１およびＭＵＸ２を制御して、遅延ロックループで用いられる位相検出器を４つの位相検出器ＰＤ１〜ＰＤ４の中から選択する。

リセット回路によって状態がクリアされると、アンロック回路１３３０はデータ入力を待つ。データが回路に入力されると、アンロック回路１３３０はデータ個数のカウントを開始して、カウントされたデータ個数が所定の出力データ個数に到達すると、再生されたデータを出力するべく制御信号を生成する。

データ再生回路が遅延ロックループモードで動作する場合、選択された位相検出器は、自らの特性に基づいて、クロックサンプリング結果のデータ状態がロックすべきクロックより前にあるか後ろにあるかを決定して、後続の遅延ロックループ制御回路（不図示）に対して対応する制御信号を出力して、遅延時間を調整する。

まとめると、本発明は、データ位相の位置を高速に選択して遅延ロックループの経路を決定するために３倍オーバーサンプリング位相選択回路が用いられ、遅延ロックループを用いて位相ロックを実行する、位相選択方法に基づくバーストモードクロックおよびデータ再生回路を提供する。オーバーサンプリング位相選択回路の高速特性はバーストモードクロックおよびデータ再生回路の要件を満足させ、遅延ロックループの安定特性によってデータ再生回路はデータ信号のデータ位相を正確且つ短時間でロックさせ得る。

本発明の範囲または精神を離れることなく本発明の構成に様々な変形および変更を加えることができるのは当業者には明らかである。このため、本発明に対する変形及び変更は、本願の請求の範囲およびその均等物の範囲内にある限り、本発明の範囲内にあるものとする。

Claims (14)

1. 各々がクロック位相を有する複数の固定クロック信号を供給する位相ロックループ回路と、
   前記位相ロックループ回路に接続され、受信されたデータ信号のデータエッジを前記複数のクロック信号を用いて検出して、ロックさせるべきクロック位相を前記データエッジの位置に従って選択するオーバーサンプリング位相選択回路と、
   前記位相ロックループ回路および前記オーバーサンプリング位相選択回路に接続され、前記データ信号のデータ位相と前記ロックさせるべきクロック位相とを比較して、前記データ信号の前記データ位相を制御して前記データ位相が前記クロック位相にロックするまで遅延時間分だけ遅延させる遅延ロックループ回路と
   を備える、位相選択法を利用するバストモードクロックおよびデータ再生回路。
2. 前記遅延ロックループ回路に接続され、前記遅延ロックループ回路がロックする前記クロック位相に従って、前記クロック位相に対応する前記データ信号を選択および出力する決定回路
   をさらに備える、請求項１に記載の位相選択法を利用するバストモードクロックおよびデータ再生回路。
3. 前記決定回路は、前記データエッジから最も遠い前記クロック信号を選択して、前記クロック信号の前記クロック位相を用いて前記データ信号を出力する
   請求項２に記載の位相選択法を利用するバストモードクロックおよびデータ再生回路。
4. 前記オーバーサンプリング位相選択回路は、
   前記受信されたデータ信号を増幅する増幅器と、
   前記増幅器に接続されており、前記複数のクロック信号を用いて前記データ信号の状態をサンプリングするサンプラと、
   前記サンプラに接続され、前記複数のクロック信号のそれぞれによってサンプリングされた前記状態に従って前記データ信号の前記データエッジを決定して、前記遅延ロックループ回路がロックする前記クロック位相を選択する位相選択制御回路と
   を有する、請求項１に記載の位相選択法を利用するバストモードクロックおよびデータ再生回路。
5. 前記サンプラは、
   前記データ信号をサンプリングする複数のフリップフロップであって、前記位相ロックループ回路が出力する前記複数のクロック信号のうち１つに各々が接続されている複数のフリップフロップと、
   前記複数のフリップフロップに接続されており、前記複数のフリップフロップのサンプリング結果を同期させて、前記サンプリング結果を前記位相選択制御回路に出力する同期回路と
   を含む、請求項４に記載の位相選択法を利用するバストモードクロックおよびデータ再生回路。
6. 前記位相選択制御回路は、
   前記データ信号および前記複数のクロック信号のうち１つを各々が受信する複数の位相検出器であって、どの２つの前記クロック信号の間に前記データ信号の前記データエッジが存在するかを決定する複数の位相検出器と、
   前記位相検出器に接続されており、前記複数の位相検出器の前記複数のクロック信号の間に前記データ信号の前記データエッジが存在する回数をカウントして、多数決結果を得る多数決回路と、
   前記多数決回路に接続されており、前記多数決結果に従って、前記複数の位相検出器のうち１つを選択して、前記遅延ロックループ回路が利用する位相検出器として、選択された前記位相検出器を用いる制御回路と
   を含む、請求項４に記載の位相選択法を利用するバストモードクロックおよびデータ再生回路。
7. 前記位相選択制御回路はさらに、
   複数の前記データ信号を受信して、複数の前記データ信号のデータ個数をカウントして、制御信号を生成して、再生されたデータを出力するアンロック回路
   を含む、請求項６に記載の位相選択法を利用するバストモードクロックおよびデータ再生回路。
8. 前記オーバーサンプリング位相選択回路はさらに、
   前記多数決回路および前記アンロック回路に接続され、前記多数決回路および前記アンロック回路の出力状態をクリアして、その後に、前記多数決回路および前記アンロック回路は、前記複数の位相検出器の各々の前記クロック信号が前記データ信号の前記データエッジの間で立ち下がる回数のカウントを開始するリセット回路
   を有する、請求項７に記載の位相選択法を利用するバストモードクロックおよびデータ再生回路。
9. 前記位相選択制御回路は、前記データエッジに最も近い２つの前記クロック信号のうち１つを選択して、前記遅延ロックループ回路がロックするクロック位相として前記選択されたクロック信号の前記クロック位相を用いる
   請求項４に記載の位相選択法を利用するバストモードクロックおよびデータ再生回路。
10. 前記位相選択制御回路は、前記データエッジよりも後ろに存在して前記データエッジに最も近い前記クロック信号を選択する
    請求項９に記載の位相選択法を利用するバストモードクロックおよびデータ再生回路。
11. 前記遅延ロックループ回路は、
    前記受信されたデータ信号を増幅する前記増幅器と、
    前記増幅器に接続されており、前記選択されたクロック信号を用いて前記データ信号の状態をサンプリングする前記サンプラと、
    前記サンプラに接続されており、前記クロック位相の前記位相が先行しているか遅延しているかを決定して制御信号を出力する位相検出器と、
    前記位相検出器に接続されており、前記データ位相が前記クロック位相にロックするまで、前記データ位相に対する前記増幅器の遅延時間を制御する遅延ロックループ制御回路と
    を有する、請求項４に記載の位相選択法を利用するバストモードクロックおよびデータ再生回路。
12. 前記増幅器は、
    前記受信されたデータ信号を増幅するプリアンプと、
    前記プリアンプに接続されており、前記遅延時間だけ、前記データ信号の前記データ位相を遅延させる電圧制御遅延ラインと
    を含む、請求項１１に記載の位相選択法を利用するバストモードクロックおよびデータ再生回路。
13. 前記増幅器は、
    前記制御信号に応じた電流を供給するチャージポンプと、
    前記チャージポンプに接続されており、充電および放電を実施するための前記電流を受け取って、前記電圧制御遅延ラインに制御電圧を出力して前記電圧制御遅延ラインの前記遅延時間を変化させるループフィルタと
    を含む、請求項１２に記載の位相選択法を利用するバストモードクロックおよびデータ再生回路。
14. 前記オーバーサンプリング位相選択回路は、前記データ信号に対して３倍オーバーサンプリングまたは４倍オーバーサンプリングを実行する
    請求項１に記載の位相選択法を利用するバストモードクロックおよびデータ再生回路。

Images