TWI559723B - 時脈資料回復裝置 - Google Patents

時脈資料回復裝置 Download PDF

Info

Publication number
TWI559723B
TWI559723B TW103127481A TW103127481A TWI559723B TW I559723 B TWI559723 B TW I559723B TW 103127481 A TW103127481 A TW 103127481A TW 103127481 A TW103127481 A TW 103127481A TW I559723 B TWI559723 B TW I559723B
Authority
TW
Taiwan
Prior art keywords
clock
control voltage
phase
data
signal
Prior art date
Application number
TW103127481A
Other languages
English (en)
Other versions
TW201607284A (zh
Inventor
涂超凱
褚嶸興
Original Assignee
聯詠科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯詠科技股份有限公司 filed Critical 聯詠科技股份有限公司
Priority to TW103127481A priority Critical patent/TWI559723B/zh
Priority to US14/644,216 priority patent/US9780794B2/en
Publication of TW201607284A publication Critical patent/TW201607284A/zh
Application granted granted Critical
Publication of TWI559723B publication Critical patent/TWI559723B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0816—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter and the frequency- or phase-detection arrangement being connected to a common input
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/0033—Correction by delay
    • H04L7/0037—Delay of clock signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

時脈資料回復裝置
本發明是有關於一種電子裝置，且特別是有關於一種時脈資料回復裝置。
在某些時脈內嵌(Clock-Embedded)顯示器介面電路通道訊號協定裡，傳送端會將資料分段，並將數段資料(例如N段資料)加上一個標頭(Header)而組成封包。標頭可以帶有某種轉態(Transition)編碼形式的虛擬時脈資料(Dummy Clock Data)，例如「01」、「10」、「001」、「110」、「011」、「100」、「0011」或「1100」等，以便將時脈訊號的相位資訊嵌入資料訊號中。接收端的時脈資料回復(Clock and Data Recovery,CDR)裝置可以依據此封包標頭的虛擬時脈資料而從資料訊號中抽出時脈訊號。時脈資料回復裝置一般分為延遲鎖定迴路(Delay Locked Loop,DLL)類型與鎖相回路(Phase Locked Loop,PLL)類型。兩種架構相比，傳統的DLL類型時脈資料回復裝置具有較佳的資料抖動容忍(Data Jitter Tolerance)能力，但對電力雜訊(Power Noise)的抵抗能力較差。其主要原因在於，傳統的DLL類型時脈資料回復裝置的回 復時脈(Recovered Clock)週期為N，也就是每N段資料才能校正一次時脈訊號。傳統的DLL類型時脈資料回復裝置對於快速且劇烈的電力雜訊抖動將來不及反應。
本發明提供一種時脈資料回復裝置。時脈資料回復裝置可以增加偵測/校正次數，以提昇對雜訊的抵抗能力。
本發明實施例所提供時脈資料回復裝置包括一電壓控制延遲線、一或多個相位偵測器以及一控制電壓產生電路。電壓控制延遲線依據參考時脈訊號與控制電壓對應產生不同相位的多個時脈訊號。該一或多個相位偵測器當中每一者各自包括一第一輸入端與一或多個第二輸入端。該一或多個相位偵測器偵測該第一輸入端所接收之一第一輸入訊號與該一或多個第二輸入端所接收之一或多個第二輸入訊號彼此之間之相位相對關係，而個別地產生一偵測結果。其中，一資料訊號或該多個時脈訊號當中之一者係作為該第一輸入訊號，以及該多個時脈訊號當中之一或多者作為該一或多個第二輸入訊號。控制電壓產生電路耦接至該一或多個相位偵測器的輸出端與該電壓控制延遲線之間。控制電壓產生電路至少根據該一或多個相位偵測器之所述偵測結果而對應產生該控制電壓。
在本發明的一實施例中，上述的一或多個相位偵測器包括一或多個時脈對時脈相位偵測器。該一或多個時脈對時脈相位 偵測器當中每一個經配置以接收並偵測該些時脈訊號中的兩對應的時脈訊號之間的相位關係而對應輸出一偵測結果給該控制電壓產生電路。控制電壓產生電路至少根據該一或多個時脈對時脈相位偵測器所輸出的所述偵測結果而產生該控制電壓。
在本發明的一實施例中，上述的一或多個相位偵測器包括一或多個時脈對資料相位偵測器。該一或多個時脈對資料相位偵測器當中每一者經配置以接收並偵測該資料訊號與該些時脈訊號中的多個對應的時脈訊號的相位關係而輸出一偵測結果給該控制電壓產生電路。其中，該控制電壓產生電路至少根據該一或多個時脈對資料相位偵測器輸出的所述偵測結果而產生該控制電壓。
在本發明的一實施例中，上述的一或多個相位偵測器包括一或多個時脈對時脈相位偵測器以及一或多個時脈對資料相位偵測器。該一或多個時脈對時脈相位偵測器當中每一者經配置以接收並偵測該些時脈訊號當中兩個對應的時脈訊號之間的相位關係而對應輸出一第一偵測結果給該控制電壓產生電路。該一或多個時脈對資料相位偵測器當中每一者經配置以接收並偵測該資料訊號與該些時脈訊號中的多個對應的時脈訊號的相位關係而對應輸出一第二偵測結果給該控制電壓產生電路。其中，該控制電壓產生電路至少根據該一或多個時脈對時脈相位偵測器輸出的所述第一偵測結果以及該一或多個時脈對資料相位偵測器輸出的所述第二偵測結果而產生該控制電壓。
在本發明的一實施例中，上述的電壓控制延遲線依據該控制電壓調整該多個時脈訊號之間的相位關係，以使該一或多個相位偵測器每一者之該第一輸入訊號的相位與該第二輸入訊號的相位相差360度。
在本發明的一實施例中，上述的控制電壓產生電路包括一或多個電荷泵以及一迴路濾波器。該一或多個電荷泵當中每一者具有一輸入端耦接至該一至多個相位偵測器當中一對應的相位偵測器的該輸出端。該一迴路濾波器具有一輸入端耦接至該一至多個電荷泵的一至多個輸出端，以及一輸出端輸出該控制電壓。
在本發明的一實施例中，上述的控制電壓產生電路包括一或多個脈衝組合器、一或多個電荷泵以及一迴路濾波器。該一或多個脈衝組合器當中每一者具有多個輸入端，該多個輸入端當中每一者各自耦接至該一至多個相位偵測器當中一對應的相位偵測器的該輸出端。該一或多個電荷泵當中每一者具有一輸入端耦接至該一至多個脈衝組合器當中一對應的脈衝組合器的一輸出端。該一迴路濾波器具有一輸入端耦接至該一至多個電荷泵的一至多個輸出端，以及一輸出端輸出該控制電壓。
在本發明的一實施例中，上述的時脈資料回復裝置更包括一頻率偵測器。頻率偵測器接收並偵測該參考時脈訊號與該些時脈訊號中的一回授時脈訊號的頻率相對關係而對應輸出一偵測結果。其中，該控制電壓產生電路更根據該頻率偵測器之該偵測結果產生該控制電壓。
在本發明的一實施例中，上述的時脈資料回復裝置更包括一額外相位偵測器。額外相位偵測器經配置以接收並偵測該參考時脈訊號與該些時脈訊號中的一回授時脈訊號的相位關係而對應輸出一偵測結果。其中，該控制電壓產生電路更根據該額外相位偵測器之該偵測結果產生該控制電壓。
在本發明的一實施例中，上述的時脈資料回復裝置更包括一參考時脈產生器。參考時脈產生器具有一第一輸入端接收一原資料訊號，以及一或多個第二輸入端接收該多個時脈訊號當中一或多者。參考時脈產生器根據該原資料訊號與該一或多個時脈訊號產生該參考時脈訊號。
在本發明的一實施例中，上述的時脈資料回復裝置更包括一取樣電路。取樣電路具有多個時脈觸發端耦接該些時脈訊號中的部份或全部，以及一資料輸入端接收該資料訊號。取樣電路根據該該部分或全部的時脈訊號來取樣該資料訊號而產生多個輸出資料。
在本發明的一實施例中，上述的時脈資料回復裝置更包括一偏差補償裝置。偏差補償裝置具有一輸入端接收該原資料訊號，以及一輸出端輸出該資料訊號至該取樣電路之該資料輸入端。
基於上述，本發明實施例所述時脈資料回復裝置可以利用電壓控制延遲線所輸出不同相位的多個時脈訊號來增加偵測/校正次數，以及/或是利用高速的資料訊號與不同相位的多個時脈訊號之間的相位關係來增加偵測/校正次數。因此，時脈資料回復裝 置可以提昇對雜訊的抵抗能力。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
100‧‧‧時脈資料回復裝置
110‧‧‧電壓控制延遲線
120‧‧‧頻率偵測器
121‧‧‧偵測結果
130‧‧‧相位偵測器
131‧‧‧偵測結果
132_1~132_N‧‧‧時脈對時脈相位偵測器
133_1~133_N‧‧‧時脈對資料相位偵測器
140‧‧‧控制電壓產生電路
141‧‧‧電荷泵
142‧‧‧電荷泵
142_1~142_N‧‧‧電荷泵
143‧‧‧電荷泵
143_1~143_N‧‧‧電荷泵
144‧‧‧電荷泵
146‧‧‧迴路濾波器
147‧‧‧脈衝組合器
148‧‧‧脈衝組合器
149‧‧‧脈衝組合器
310‧‧‧電壓控制延遲線
500‧‧‧時脈資料回復裝置
510‧‧‧電壓控制延遲線
550‧‧‧取樣電路
900‧‧‧時脈資料回復裝置
910‧‧‧電壓控制延遲線
960‧‧‧偏差補償裝置
970‧‧‧參考時脈產生器
980‧‧‧額外相位偵測器
1000‧‧‧時脈資料回復裝置
1100‧‧‧時脈資料回復裝置
1150‧‧‧取樣電路
1151‧‧‧偵測結果
1300‧‧‧時脈資料回復裝置
CK(0.5)~CK(N+N)‧‧‧時脈訊號
CK(i)‧‧‧時脈訊號
CK(j)‧‧‧時脈訊號
CKfb‧‧‧回授時脈訊號
CKref‧‧‧參考時脈訊號
CMP(1)~CMP(N)‧‧‧比較電路
D‧‧‧輸入端
D1‧‧‧原資料訊號
D2‧‧‧資料訊號
Do(0)~Do(N)‧‧‧輸出資料
Dout‧‧‧輸出資料
FFD(0)~FFD(N)‧‧‧正反器
FFT(1)~FFT(N)‧‧‧正反器
PC‧‧‧脈衝組合器
Q‧‧‧輸出端
Q1、Q2、Q3‧‧‧取樣資料
T(1)~T(N)‧‧‧轉態資料
Vctrl‧‧‧控制電壓
圖1是依照本發明一實施例說明一種時脈資料回復裝置的電路方塊示意圖。
圖2是依照本發明一實施例說明圖1所示電壓控制延遲線的訊號時序示意圖。
圖3是依照本發明另一實施例說明一種時脈資料回復裝置的電路方塊示意圖。
圖4是依照本發明另一實施例說明圖3所示電壓控制延遲線的訊號時序示意圖。
圖5是依照本發明再一實施例說明一種時脈資料回復裝置的電路方塊示意圖。
圖6、圖7與圖8是依照不同狀況範例說明圖5所示時脈對資料相位偵測器的訊號時序示意圖。
圖9是依照本發明又一實施例說明一種時脈資料回復裝置的電路方塊示意圖。
圖10是依照本發明更一實施例說明一種時脈資料回復裝置的電路方塊示意圖。
圖11是依照本發明又一實施例說明一種時脈資料回復裝置的電路方塊示意圖。
圖12是依照本發明實施例說明圖11所示取樣電路的電路方塊示意圖。
圖13是依照本發明再一實施例說明一種時脈資料回復裝置的電路方塊示意圖。
在本案說明書全文(包括申請專利範圍)中所使用的「耦接」一詞可指任何直接或間接的連接手段。舉例而言，若文中描述第一裝置耦接於第二裝置，則應該被解釋成該第一裝置可以直接連接於該第二裝置，或者該第一裝置可以透過其他裝置或某種連接手段而間接地連接至該第二裝置。另外，凡可能之處，在圖式及實施方式中使用相同標號的元件/構件/步驟代表相同或類似部分。不同實施例中使用相同標號或使用相同用語的元件/構件/步驟可以相互參照相關說明。
圖1是依照本發明一實施例說明一種時脈資料回復(clock and data recovery，CDR)裝置100的電路方塊示意圖。圖1所示時脈資料回復裝置100包括一電壓控制延遲線(Voltage Control Delay Line,VCDL)110、一頻率偵測器(Frequency Detector)120、一或多個相位偵測器(Phase Detector)130以及一控制電壓產生電路140。電壓控制延遲線110可以依據參考時脈 訊號CKref與控制電壓產生電路140所產生的控制電壓Vctrl而對應產生不同相位的多個時脈訊號(例如圖1所示CK(1)、CK(2)、CK(3)、…、CK(N)與CKfb)。時脈訊號的數量N可以視實際設計需求來決定。本實施例所示電壓控制延遲線110可以任何方式實施之。舉例來說，在一些實施例中，電壓控制延遲線110可以是包含相互串接的多個延遲胞(delay cell)的習知電壓控制延遲線電路。習知電壓控制延遲線電路為公知技術，故在此不予贅述。這些延遲胞所組成的延遲胞串可以接收參考時脈訊號CKref，以及延遲參考時脈訊號CKref而獲得時脈訊號CK(1)~CK(N)與CKfb。每一個延遲胞的延遲時間受控於控制電壓Vctrl。因此，電壓控制延遲線110可以依據控制電壓Vctrl來調整時脈訊號CK(1)~CK(N)與CKfb之間的相位關係。
舉例來說，圖2是依照本發明一實施例說明圖1所示電壓控制延遲線110的訊號時序示意圖。電壓控制延遲線110內的延遲胞串可以接收參考時脈訊號CKref，以及逐級延遲並傳遞參考時脈訊號CKref而獲得時脈訊號CK(1)~CK(N)與CKfb，如圖2所示。其中，這些時脈訊號CK(1)~CK(N)與CKfb之間的相位差(延遲時間)受控於控制電壓Vctrl。
請參照圖1，頻率偵測器120接收參考時脈訊號CKref與電壓控制延遲線110所產生時脈訊號中的回授時脈訊號CKfb。頻率偵測器120可以偵測參考時脈訊號CKref與回授時脈訊號CKfb二者的頻率相對關係(例如頻率誤差)而對應輸出偵測結果 121給控制電壓產生電路140。本實施例所示頻率偵測器120可以任何方式實施之。舉例來說，在一些實施例中，頻率偵測器120可以是習知頻率偵測電路或是其他類型之頻率偵測電路。習知頻率偵測電路為公知技術，故在此不予贅述。控制電壓產生電路140可以根據頻率偵測器120的偵測結果121而對應地產生/調整控制電壓Vctrl。因此，控制電壓產生電路140可以調整/控制電壓控制延遲線110所產生時脈訊號的頻率，使這些時脈訊號CK(1)~CK(N)與CKfb的頻率與參考時脈訊號CKref的頻率趨於一致。
所述一或多個相位偵測器130當中每一者各自包括一第一輸入端與一或多個第二輸入端。相位偵測器130可以偵測該第一輸入端所接收之第一輸入訊號與該一或多個第二輸入端所接收之一或多個第二輸入訊號彼此之間的相位相對關係，而個別地產生偵測結果131。於不同的應用範例中，所述第一輸入訊號與第二輸入訊號可以是資料訊號D2或是電壓控制延遲線110所產生時脈訊號。舉例來說，資料訊號D2或時脈訊號CK(1)~CK(N)當中之一者(時脈訊號CK(i))可以作為第一輸入訊號而被傳送至相位偵測器130的第一輸入端；以及電壓控制延遲線110所產生時脈訊號當中之一或多者(例如時脈訊號CK(j))可以作為該一或多個第二輸入訊號。關於所述一或多個相位偵測器130，其將於稍後利用多個不同實施範例詳加說明。
控制電壓產生電路140耦接至頻率偵測器120的輸出端、該一或多個相位偵測器130的輸出端與電壓控制延遲線110 的控制端之間。控制電壓產生電路140可以根據該一或多個相位偵測器130所輸出的偵測結果131而對應產生控制電壓Vctrl。控制電壓產生電路140可以任何方式實現。舉例來說，控制電壓產生電路140的實施細節可以參照圖3、圖5、圖9、圖10、圖11、圖12或圖13的相關說明(容後詳述)。
基於上述，除了偵測參考時脈訊號CKref與回授時脈訊號CKfb二者之間的頻率相位關係之外，時脈資料回復裝置100的控制電壓產生電路140還可以利用電壓控制延遲線110所輸出不同相位的多個時脈訊號來增加偵測/校正次數，以及/或是利用資料訊號D2與電壓控制延遲線110所輸出不同相位的多個時脈訊號之間的相位關係來增加偵測/校正次數。因此，時脈資料回復裝置100可以提昇對雜訊的抵抗能力。
圖3是依照本發明另一實施例說明一種時脈資料回復裝置的電路方塊示意圖。圖3所示時脈資料回復裝置包括一電壓控制延遲線310、一頻率偵測器120、一或多個相位偵測器130以及一控制電壓產生電路140。圖3所示時脈資料回復裝置、電壓控制延遲線310、頻率偵測器120、相位偵測器130以及控制電壓產生電路140可以參照圖1所示時脈資料回復裝置100、電壓控制延遲線110、頻率偵測器120、相位偵測器130以及控制電壓產生電路140的相關說明而類推之。
請參照圖3，電壓控制延遲線310可以依據參考時脈訊號CKref與控制電壓產生電路140所產生的控制電壓Vctrl而對應產 生不同相位的多個時脈訊號(例如圖3所示CK(1)、CK(2)、CK(3)、…、CK(N)、CK(N+1)、CK(N+2)、CK(N+3)、…、CK(N+N)與CKfb)。本實施例所示電壓控制延遲線310可以任何方式實施之。舉例來說，在一些實施例中，電壓控制延遲線310可能包含延遲胞串。延遲胞串可以接收參考時脈訊號CKref，以及延遲參考時脈訊號CKref而獲得時脈訊號CK(1)~CK(N)、CKfb與CK(N+1)~CK(N+N)。延遲胞串中的每一個延遲胞的延遲時間受控於控制電壓Vctrl。因此，電壓控制延遲線310可以依據控制電壓Vctrl來調整時脈訊號CK(1)~CK(N)、CKfb與CK(N+1)~CK(N+N)之間的相位關係。
舉例來說，圖4是依照本發明另一實施例說明圖3所示電壓控制延遲線310的訊號時序示意圖。電壓控制延遲線310內的延遲胞串可以接收參考時脈訊號CKref，以及逐級傳遞並延遲參考時脈訊號CKref而獲得時脈訊號CK(1)~CK(N)、CKfb與CK(N+1)~CK(N+N)，如圖4所示。其中，這些時脈訊號CK(1)~CK(N)、CKfb與CK(N+1)~CK(N+N)之間的相位差(延遲時間)受控於控制電壓Vctrl。
圖3所示相位偵測器130包括一或多個時脈對時脈相位偵測器。舉例來說，相位偵測器130可能包括時脈對時脈相位偵測器132_1、132_2、…、132_N。時脈對時脈相位偵測器132_1~132_N當中每一者可以接收並偵測這些時脈訊號CK(1)~CK(N)、CKfb與CK(N+1)~CK(N+N)中的兩對應的時脈訊號之間 的相位關係，而對應地輸出偵測結果給控制電壓產生電路140。控制電壓產生電路140至少根據時脈對時脈相位偵測器132_1~132_N所輸出的所述偵測結果而產生控制電壓Vctrl給電壓控制延遲線310。
電壓控制延遲線310依據控制電壓Vctrl調整時脈訊號CK(1)~CK(N)、CKfb與CK(N+1)~CK(N+N)之間的相位關係，以使時脈對時脈相位偵測器132_1~132_N每一者之第一輸入訊號的相位與第二輸入訊號的相位相差360度。舉例來說，電壓控制延遲線310可以使時脈對時脈相位偵測器132_1所接收之時脈訊號CK(1)(第一輸入訊號)的相位與時脈訊號CK(N+1)(第二輸入訊號)的相位相差360度，以及使時脈對時脈相位偵測器132_2所接收之時脈訊號CK(2)(第一輸入訊號)的相位與時脈訊號CK(N+2)(第二輸入訊號)的相位相差360度。以此類推，電壓控制延遲線310可以使時脈對時脈相位偵測器132_N所接收之時脈訊號CK(N)(第一輸入訊號)的相位與時脈訊號CK(N+N)(第二輸入訊號)的相位相差360度。
圖3所示控制電壓產生電路140包括一或多個電荷泵(charge pump)以及一迴路濾波器(Loop Filter)146。舉例來說，控制電壓產生電路140可能包括電荷泵141、142_1、142_2、…、142_N。本實施例所示電荷泵141、142_1~142_N可以任何方式實施之。舉例來說，在一些實施例中，電荷泵141、142_1~142_N可以是習知電荷泵電路或是其他類型之電荷泵電路。習知電荷泵 電路為公知技術，故在此不予贅述。電荷泵141的輸入端耦接至頻率偵測器120的輸出端以接收偵測結果121。電荷泵142_1~142_N當中每一者具有一輸入端耦接至時脈對時脈相位偵測器132_1~132_N當中一對應的相位偵測器的輸出端。舉例來說，電荷泵142_1的輸入端耦接至時脈對時脈相位偵測器132_1的輸出端，以接收時脈對時脈相位偵測器132_1的偵測結果。電荷泵142_2的輸入端耦接至時脈對時脈相位偵測器132_2的輸出端，以接收時脈對時脈相位偵測器132_2的偵測結果。以此類推，電荷泵142_N的輸入端耦接至時脈對時脈相位偵測器132_N的輸出端，以接收時脈對時脈相位偵測器132_N的偵測結果。
迴路濾波器146的輸入端耦接至電荷泵141、142_1~142_N的輸出端。迴路濾波器146的輸出端輸出控制電壓Vctrl。本實施例所示迴路濾波器146可以任何方式實施之。舉例來說，在一些實施例中，迴路濾波器146可以是習知迴路濾波電路或是其他類型之迴路濾波電路。習知迴路濾波電路為公知技術，故在此不予贅述。頻率偵測器120依據參考時脈訊號CKref與回授時脈訊號CKfb的頻率誤差而輸出誤差訊號(偵測結果121)。電荷泵141依據此偵測結果121而對迴路濾波器146進行充電或放電，進而改變控制電壓Vctrl。時脈對時脈相位偵測器132_1~132_N依據其二個輸入訊號的相位誤差而輸出相位誤差訊號。電荷泵142_1~142_N各自依據此些相位誤差訊號而對迴路濾波器146進行充電或放電，進而改變控制電壓Vctrl。
依據不同設計需求，控制電壓產生電路140的實施方式不應受限於圖3所示。在其他實施例中，圖3所示控制電壓產生電路140的實施方式可以參考圖10所示控制電壓產生電路140的相關說明(容後詳述)而類推之。
基於上述，除了頻率偵測器120偵測參考時脈訊號CKref與回授時脈訊號CKfb二者之間的頻率相位關係之外，時脈對時脈相位偵測器132_1~132_N還可以偵測電壓控制延遲線110所輸出不同相位的多個時脈訊號CK(1)~CK(N)與CK(N+1)~CK(N+N)之間的相位誤差。因此，圖3所示時脈資料回復裝置可以增加偵測/校正次數，進而可以提昇對雜訊的抵抗能力。
圖5是依照本發明再一實施例說明一種時脈資料回復裝置500的電路方塊示意圖。圖5所示時脈資料回復裝置500包括一電壓控制延遲線510、一頻率偵測器120、一或多個相位偵測器130、一控制電壓產生電路140以及一取樣電路550。圖5所示時脈資料回復裝置500、電壓控制延遲線510、頻率偵測器120、相位偵測器130以及控制電壓產生電路140可以參照圖1所示時脈資料回復裝置100、電壓控制延遲線110、頻率偵測器120、相位偵測器130以及控制電壓產生電路140的相關說明而類推之。
請參照圖5，電壓控制延遲線510可以依據參考時脈訊號CKref與控制電壓產生電路140所產生的控制電壓Vctrl而對應產生不同相位的多個時脈訊號(例如圖5所示CK(0.5)、CK(1)、CK(1.5)、CK(2)、CK(2.5)、CK(3)、…、CK(N-0.5)、CK(N)、CK(N+0.5) 與CKfb)。本實施例所示電壓控制延遲線510可以任何方式實施之。舉例來說，在一些實施例中，電壓控制延遲線510可能包含延遲胞串。延遲胞串可以接收參考時脈訊號CKref，以及延遲參考時脈訊號CKref而獲得時脈訊號CK(0.5)~CK(N+0.5)與CKfb。延遲胞串中的每一個延遲胞的延遲時間受控於控制電壓Vctrl。因此，電壓控制延遲線510可以依據控制電壓Vctrl來調整時脈訊號CK(0.5)~CK(N+0.5)與CKfb之間的相位關係。
取樣電路550的多個時脈觸發端耦接電壓控制延遲線510所產生時脈訊號中的部份或全部(例如時脈訊號CK(1)、CK(2)、CK(3)、…、CK(N))。取樣電路550的資料輸入端接收資料訊號D2。取樣電路550根據時脈訊號CK(1)、CK(2)、CK(3)、…、CK(N)來取樣資料訊號D2而產生多個輸出資料Dout。
圖5所示相位偵測器130包括一或多個時脈對資料相位偵測器。舉例來說，相位偵測器130可能包括時脈對資料相位偵測器133_1、133_2、…、133_N。時脈對資料相位偵測器133_1~133_N當中每一者可以接收並偵測資料訊號D2與這些時脈訊號CK(0.5)~CK(N+0.5)中的多個對應的時脈訊號的相位關係，而對應地輸出偵測結果給控制電壓產生電路140。控制電壓產生電路140至少根據時脈對資料相位偵測器133_1~133_N所輸出的所述偵測結果而產生控制電壓Vctrl給電壓控制延遲線510。電壓控制延遲線510依據控制電壓Vctrl調整時脈訊號CK(0.5)~CK(N+0.5)與CKfb之間的相位關係，以使時脈訊號CK(1)、CK(2)、CK(3)、…、 CK(N)的相位相符於資料訊號D2的相位。
舉例來說，時脈對資料相位偵測器133_1可以偵測資料訊號D2相位與時脈訊號CK(0.5)、CK(1)、CK(1.5)相位的誤差，而將此相位誤差(偵測結果)輸出給控制電壓產生電路140。時脈對資料相位偵測器133_2可以偵測資料訊號D2相位與時脈訊號CK(1.5)、CK(2)、CK(2.5)相位的誤差，而將此相位誤差(偵測結果)輸出給控制電壓產生電路140。以此類推，時脈對資料相位偵測器133_N可以偵測資料訊號D2相位與時脈訊號CK(N-0.5)、CK(N)、CK(N+0.5)相位的誤差，而將此相位誤差(偵測結果)輸出給控制電壓產生電路140。因此，電壓產生電路140可以控制電壓控制延遲線510，以使時脈訊號CK(1)、CK(2)、CK(3)、…、CK(N)的相位相符於資料訊號D2的相位。
圖6、圖7與圖8是依照不同狀況範例說明圖5所示時脈對資料相位偵測器133_2的訊號時序示意圖。圖6、圖7與圖8將以時脈對資料相位偵測器133_2作為說明範例，其他時脈對資料相位偵測器(例如133_1與133_N)可以參照時脈對資料相位偵測器133_2的相關說明而類推之。時脈對資料相位偵測器133_2可以偵測資料訊號D2相位與時脈訊號CK(1.5)、CK(2)、CK(2.5)相位的誤差。時脈對資料相位偵測器133_2可以依照時脈訊號CK(1.5)、CK(2)、CK(2.5)的時序去取樣資料訊號D2，而獲得取樣資料Q1、Q2與Q3。取樣資料Q1、Q2與Q3的真值表請詳參表1。
表1：真值表
圖6所示為理想上時脈訊號CK(2)相位符合於資料訊號D2相位的狀況示意圖。在圖6所示狀況下，時脈對資料相位偵測器133_2可以判斷取樣資料Q1、Q2與Q3符合表1所示真值表的哪一個狀態，進而發出「保持(hold)」的偵測結果給控制電壓產生電路140。
圖7所示為時脈訊號CK(2)相位過早於資料訊號D2相位的狀況示意圖。在圖7所示狀況下，時脈對資料相位偵測器133_2可以判斷取樣資料Q1、Q2與Q3符合表1所示真值表的哪一個狀態。當Q1=Q2≠Q3時，表示時脈取樣相位(Clock Sampling Phase)過早，因此時脈對資料相位偵測器133_2可以發出「過早(early)」的偵測結果給控制電壓產生電路140。控制電壓產生電路140受時脈對資料相位偵測器133_2的偵測結果的影響而控制電壓控制延遲線510，以將時脈訊號CK(1.5)、CK(2)、CK(2.5)的相位延後。因此，電壓控制延遲線510可以將時脈訊號CK(1.5)、CK(2)、CK(2.5)的相位調整至如圖6所示相位一般。
圖8所示為時脈訊號CK(2)相位過晚於資料訊號D2相位 的狀況示意圖。在圖8所示狀況下，時脈對資料相位偵測器133_2可以判斷取樣資料Q1、Q2與Q3符合表1所示真值表的哪一個狀態。當Q1≠Q2=Q3時，表示時脈取樣相位過晚，因此時脈對資料相位偵測器133_2可以發出「過晚(late)」的偵測結果給控制電壓產生電路140。控制電壓產生電路140受時脈對資料相位偵測器133_2的偵測結果的影響而控制電壓控制延遲線510，以將時脈訊號CK(1.5)、CK(2)、CK(2.5)的相位提前。因此，電壓控制延遲線510可以將時脈訊號CK(1.5)、CK(2)、CK(2.5)的相位調整至如圖6所示相位一般。
圖5所示控制電壓產生電路140包括一或多個電荷泵以及一迴路濾波器146。舉例來說，控制電壓產生電路140可能包括電荷泵141、143_1、143_2、…、143_N。圖5所示控制電壓產生電路140、電荷泵141、143_1、143_2、…、143_N以及迴路濾波器146可以參照圖3所示控制電壓產生電路140、電荷泵141、142_1、142_2、…、142_N以及迴路濾波器146的相關說明而類推之。電荷泵141的輸入端耦接至頻率偵測器120的輸出端以接收偵測結果121。電荷泵143_1~143_N當中每一者具有一輸入端耦接至時脈對資料相位偵測器133_1~133_N當中一對應的相位偵測器的輸出端。舉例來說，電荷泵143_1的輸入端耦接至時脈對資料相位偵測器133_1的輸出端，以接收時脈對資料相位偵測器133_1的偵測結果。電荷泵143_2的輸入端耦接至時脈對資料相位偵測器133_2的輸出端，以接收時脈對資料相位偵測器133_2 的偵測結果。以此類推，電荷泵143_N的輸入端耦接至時脈對資料相位偵測器133_N的輸出端，以接收時脈對資料相位偵測器133_N的偵測結果。
迴路濾波器146的輸入端耦接至電荷泵141、143_1~143_N的輸出端。迴路濾波器146的輸出端輸出控制電壓Vctrl。時脈對資料相位偵測器133_1~133_N依據資料訊號D2與時脈訊號的相位誤差而輸出誤差訊號。電荷泵143_1~143_N各自依據此誤差訊號而對迴路濾波器146進行充電或放電，進而改變控制電壓Vctrl。
依據不同設計需求，控制電壓產生電路140的實施方式不應受限於圖5所示。在其他實施例中，圖5所示控制電壓產生電路140的實施方式可以參考圖10所示控制電壓產生電路140的相關說明(容後詳述)而類推之。
基於上述，除了頻率偵測器120偵測參考時脈訊號CKref與回授時脈訊號CKfb二者之間的頻率相位關係之外，時脈對資料相位偵測器133_1~133_N還可以偵測資料訊號D2與電壓控制延遲線110所輸出不同相位的多個時脈訊號CK(0.5)~CK(N+0.5)之間的相位誤差。因此，時脈資料回復裝置500可以增加偵測/校正次數，進而可以提昇對雜訊的抵抗能力。
圖9是依照本發明又一實施例說明一種時脈資料回復裝置900的電路方塊示意圖。圖9所示時脈資料回復裝置900包括一電壓控制延遲線910、一頻率偵測器120、一或多個相位偵測器 130、一控制電壓產生電路140、一取樣電路550、一偏差補償(skew compensation)裝置960、一參考時脈產生器970以及一額外相位偵測器980。圖9所示時脈資料回復裝置900、電壓控制延遲線910、頻率偵測器120、相位偵測器130以及控制電壓產生電路140可以參照圖1所示時脈資料回復裝置100、電壓控制延遲線110、頻率偵測器120、相位偵測器130以及控制電壓產生電路140的相關說明而類推之。圖9所示取樣電路550可以參照圖5所示取樣電路550的相關說明而類推之。
參考時脈產生器970的輸入端接收原資料訊號D1，以及參考時脈產生器970的一或多個第二輸入端接收電壓控制延遲線910所產生的時脈訊號當中一或多者。在某些時脈內嵌(Clock-Embedded)介面訊號協定裡，原資料訊號D1的標頭(Header)可以帶有某種轉態(Transition)編碼形式的虛擬時脈資料(Dummy Clock Data)，例如「01」、「10」、「001」、「110」、「011」、「100」、「0011」或「1100」等。根據原資料訊號D1與電壓控制延遲線910所產生的時脈訊號，參考時脈產生器970可以從標頭中抽出/產生參考時脈訊號CKref。本實施例所示參考時脈產生器970可以任何方式實施之。舉例來說，在一些實施例中，參考時脈產生器970可以是習知參考時脈產生電路。習知參考時脈產生電路為公知技術，故在此不予贅述。
參考時脈產生器970可以從原資料訊號D1抽出/產生參考時脈訊號CKref。因此，相較於參考時脈訊號CKref而言，原資 料訊號D1存在偏差(skew)量。偏差補償裝置960的輸入端接收原資料訊號D1，以及偏差補償裝置960的輸出端輸出資料訊號D2至取樣電路550之資料輸入端。偏差補償裝置960可以補償原資料訊號D1的偏差量，以輸出經補償後的資料訊號D2。本實施例所示偏差補償裝置960可以任何方式實施之。舉例來說，在一些實施例中，偏差補償裝置960可以是習知偏差補償電路。習知偏差補償電路為公知技術，故在此不予贅述。
請參照圖9，電壓控制延遲線910可以依據參考時脈訊號CKref與控制電壓產生電路140所產生的控制電壓Vctrl而對應產生不同相位的多個時脈訊號(例如圖9所示CK(0.5)、CK(1)、CK(1.5)、CK(2)、CK(2.5)、CK(3)、…、CK(N-0.5)、CK(N)、CK(N+0.5)、CK(N+1)、CK(N+2)、CK(N+3)、…、CK(N+N)與CKfb)。本實施例所示電壓控制延遲線910可以任何方式實施之。舉例來說，在一些實施例中，電壓控制延遲線910可能包含延遲胞串。延遲胞串可以接收參考時脈訊號CKref，以及延遲參考時脈訊號CKref而獲得時脈訊號CK(0.5)~CK(N+0.5)、CK(N+1)~CK(N+N)與CKfb。延遲胞串中的每一個延遲胞的延遲時間受控於控制電壓Vctrl。因此，電壓控制延遲線910可以依據控制電壓Vctrl來調整時脈訊號CK(0.5)~CK(N+0.5)、CK(N+1)~CK(N+N)與CKfb之間的相位關係。時脈訊號CK(0.5)~CK(N+0.5)、CK(N+1)~CK(N+N)與CKfb之間的相位關係可以參照圖4與圖6的相關說明。
圖9所示相位偵測器130包括一或多個時脈對時脈相位 偵測器以及一或多個時脈對資料相位偵測器。舉例來說，相位偵測器130可能包括時脈對時脈相位偵測器132_1、132_2、…、132_N，以及包括時脈對資料相位偵測器133_1、133_2、…、133_N。圖9所示時脈對時脈相位偵測器132_1~132_N可以參照圖3所示時脈對時脈相位偵測器132_1~132_N的相關說明而類推之。時脈對時脈相位偵測器132_1~132_N當中每一者可以接收並偵測這些時脈訊號CK(1)~CK(N)與CK(N+1)~CK(N+N)中的兩對應的時脈訊號之間的相位關係，而對應地輸出第一偵測結果給控制電壓產生電路140。圖9所示時脈對資料相位偵測器133_1~133_N可以參照圖5所示時脈對資料相位偵測器133_1~133_N的相關說明而類推之。時脈對資料相位偵測器133_1~133_N當中每一者可以接收並偵測資料訊號D2與這些時脈訊號CK(0.5)~CK(N+0.5)中的多個對應的時脈訊號的相位關係，而對應地輸出第二偵測結果給控制電壓產生電路140。控制電壓產生電路140至少根據時脈對時脈相位偵測器132_1~132_N所輸出的所述第一偵測結果與時脈對資料相位偵測器133_1~133_N所輸出的所述第二偵測結果，而產生控制電壓Vctrl給電壓控制延遲線310。
圖9所示時脈資料回復裝置900更包括額外相位偵測器980。額外相位偵測器980可以接收參考時脈訊號CKref與電壓控制延遲線910所產生時脈訊號中的回授時脈訊號CKfb。額外相位偵測器980可以偵測參考時脈訊號CKref與回授時脈訊號CKfb的相位關係而對應輸出偵測結果給控制電壓產生電路140。控制電壓 產生電路140更根據額外相位偵測器980所輸出的偵測結果而產生控制電壓Vctrl給電壓控制延遲線310。
圖9所示控制電壓產生電路140包括一或多個電荷泵以及一迴路濾波器146。舉例來說，控制電壓產生電路140可能包括電荷泵141、144、142_1、142_2、…、142_N、143_1、143_2、…、143_N。圖9所示電荷泵141、142_1~142_N以及迴路濾波器146可以參照圖3所示電荷泵141、142_1~142_N以及迴路濾波器146的相關說明而不再贅述。圖9所示電荷泵141、143_1~143_N以及迴路濾波器146可以參照圖5所示電荷泵141、143_1~143_N以及迴路濾波器146的相關說明而不再贅述。
本實施例所示電荷泵144可以任何方式實施之。舉例來說，在一些實施例中，電荷泵144可以是習知電荷泵電路或是其他類型之電荷泵電路。習知電荷泵電路為公知技術，故在此不予贅述。電荷泵144的輸入端耦接至額外相位偵測器980的輸出端以接收其偵測結果。迴路濾波器146的輸入端耦接至電荷泵141、144、142_1~142_N、143_1~143_N的輸出端。迴路濾波器146的輸出端輸出控制電壓Vctrl。
額外相位偵測器980依據參考時脈訊號CKref與回授時脈訊號CKfb的相位誤差而輸出誤差訊號。電荷泵144依據額外相位偵測器980所輸出的誤差訊號而對迴路濾波器146進行充電或放電，進而改變控制電壓Vctrl。時脈對時脈相位偵測器132_1~132_N依據其二個輸入訊號(即電壓控制延遲線910所產生時脈 訊號中的二個對應時脈訊號)的相位誤差而輸出誤差訊號。電荷泵142_1~142_N各自依據時脈對時脈相位偵測器132_1~132_N所輸出的誤差訊號而對迴路濾波器146進行充電或放電，進而改變控制電壓Vctrl。時脈對資料相位偵測器133_1~133_N依據資料訊號D2與時脈訊號(電壓控制延遲線910所產生的對應時脈訊號)的相位誤差而輸出誤差訊號。電荷泵143_1~143_N各自依據時脈對資料相位偵測器133_1~133_N所輸出的誤差訊號而對迴路濾波器146進行充電或放電，進而改變控制電壓Vctrl。
基於上述，除了頻率偵測器120偵測參考時脈訊號CKref與回授時脈訊號CKfb二者之間的頻率關係，以及額外相位偵測器980偵測參考時脈訊號CKref與回授時脈訊號CKfb二者之間的相位關係之外，時脈對時脈相位偵測器132_1~132_N還可以偵測電壓控制延遲線110所輸出不同相位的多個時脈訊號CK(1)~CK(N)與CK(N+1)~CK(N+N)之間的相位誤差，而且時脈對資料相位偵測器133_1~133_N還可以偵測資料訊號D2與電壓控制延遲線110所輸出不同相位的多個時脈訊號CK(0.5)~CK(N+0.5)之間的相位誤差。因此，時脈資料回復裝置900可以增加偵測/校正次數，進而可以提昇對雜訊的抵抗能力。
圖10是依照本發明更一實施例說明一種時脈資料回復裝置1000的電路方塊示意圖。圖10所示時脈資料回復裝置1000包括一電壓控制延遲線910、一頻率偵測器120、一或多個相位偵測器130、一控制電壓產生電路140、一取樣電路550、一偏差補償 裝置960、一參考時脈產生器970以及一額外相位偵測器980。圖10所示時脈資料回復裝置1000、電壓控制延遲線910、頻率偵測器120、相位偵測器130以及控制電壓產生電路140可以參照圖1所示時脈資料回復裝置100、電壓控制延遲線110、頻率偵測器120、相位偵測器130以及控制電壓產生電路140的相關說明而類推之。圖10所示時脈資料回復裝置1000、電壓控制延遲線910、相位偵測器130、取樣電路550、偏差補償裝置960、參考時脈產生器970以及額外相位偵測器980可以參照圖9所示時脈資料回復裝置900、電壓控制延遲線910、相位偵測器130、取樣電路550、偏差補償裝置960、參考時脈產生器970以及額外相位偵測器980的相關說明而類推之，故不再贅述。
圖10所示控制電壓產生電路140包括一或多個脈衝組合器(pulse combiner)、一或多個電荷泵以及一迴路濾波器146。舉例來說，控制電壓產生電路140可能包括脈衝組合器147、脈衝組合器148、電荷泵141、電荷泵142、電荷泵143以及迴路濾波器146。圖10所示控制電壓產生電路140、電荷泵141、電荷泵142、電荷泵143以及迴路濾波器146可以參照圖9所示控制電壓產生電路140、電荷泵141、144、142_1~142_N、143_1~143_N以及迴路濾波器146的相關說明而類推之。
脈衝組合器147具有多個輸入端，該多個輸入端當中每一者各自耦接至額外相位偵測器980的輸出端與時脈對時脈相位偵測器132_1~132_N的輸出端。電荷泵142的輸入端耦接至脈衝 組合器147的輸出端，以及電荷泵142的輸出端耦接至迴路濾波器146的輸入端。迴路濾波器146的輸出端輸出控制電壓Vctrl。脈衝組合器147可以將額外相位偵測器980所輸出的脈衝與時脈對時脈相位偵測器132_1~132_N所輸出的脈衝相互疊加/組合，以及將經組合後的脈衝訊號(偵測結果)輸出給電荷泵142。電荷泵142依據脈衝組合器147所輸出的經組合脈衝訊號(額外相位偵測器980與時脈對時脈相位偵測器132_1~132_N的偵測結果)而對迴路濾波器146進行充電或放電，進而改變控制電壓Vctrl。
脈衝組合器148具有多個輸入端，該多個輸入端當中每一者各自耦接至時脈對資料相位偵測器133_1~133_N的輸出端。電荷泵143的輸入端耦接至脈衝組合器148的輸出端，以及電荷泵143的輸出端耦接至迴路濾波器146的輸入端。脈衝組合器148可以將時脈對資料相位偵測器133_1~133_N所輸出的脈衝相互疊加/組合，以及將經組合後的脈衝訊號(偵測結果)輸出給電荷泵143。電荷泵143依據脈衝組合器148所輸出的經組合脈衝訊號(時脈對資料相位偵測器133_1~133_N的偵測結果)而對迴路濾波器146進行充電或放電，進而改變控制電壓Vctrl。
圖11是依照本發明又一實施例說明一種時脈資料回復裝置1100的電路方塊示意圖。圖11所示時脈資料回復裝置1100包括一電壓控制延遲線910、一頻率偵測器120、一或多個相位偵測器130、一控制電壓產生電路140、一取樣電路1150、一偏差補償裝置960、一參考時脈產生器970以及一額外相位偵測器980。圖 11所示時脈資料回復裝置1100及其構件可以參照圖10所示實施例的相關說明而類推之，故不再贅述。
於圖11所述實施例中，取樣電路1150的多個時脈觸發端耦接電壓控制延遲線910所產生時脈訊號中的部份或全部(例如時脈訊號CK(0.5)、CK(1)、CK(1.5)、CK(2)、CK(2.5)、CK(3)、…、CK(N-0.5)、CK(N)、CK(N+0.5))。取樣電路1150的資料輸入端接收資料訊號D2。取樣電路1150可以根據時脈訊號CK(1.5)、CK(2.5)、…、CK(N-0.5)、CK(N+0.5)來取樣資料訊號D2而產生多個輸出資料Dout。除此之外，取樣電路1150可以具有時脈對資料相位偵測器的功能。取樣電路1150的時脈對資料相位偵測器功能可以參照圖5至圖10所述時脈對資料相位偵測器133_1~133_N的相關說明而類推之。也就是說，取樣電路1150可以偵測資料訊號D2與這些時脈訊號CK(0.5)~CK(N+0.5)中的多個對應的時脈訊號的相位關係，而對應地輸出偵測結果1151給控制電壓產生電路140。
圖11所示控制電壓產生電路140包括脈衝組合器147、電荷泵141、電荷泵142、電荷泵143以及迴路濾波器146。圖11所示控制電壓產生電路140、脈衝組合器147、電荷泵141、電荷泵142、電荷泵143以及迴路濾波器146可以參照圖10所示控制電壓產生電路140、脈衝組合器147、電荷泵141、電荷泵142、電荷泵143以及迴路濾波器146的相關說明而類推之。電荷泵141的輸入端耦接至頻率偵測器120的輸出端以接收偵測結果121。頻 率偵測器120依據參考時脈訊號CKref與回授時脈訊號CKfb的頻率誤差而輸出誤差訊號(偵測結果121)。電荷泵141依據此偵測結果121而對迴路濾波器146進行充電或放電，進而改變控制電壓Vctrl。
脈衝組合器147的多個輸入端當中每一者各自耦接至額外相位偵測器980的輸出端與時脈對時脈相位偵測器132_1~132_N的輸出端。電荷泵142的輸入端耦接至脈衝組合器147的輸出端，以及電荷泵142的輸出端耦接至迴路濾波器146的輸入端。脈衝組合器147可以將額外相位偵測器980所輸出的脈衝與時脈對時脈相位偵測器132_1~132_N所輸出的脈衝相互疊加/組合，以及將經組合後的脈衝訊號(偵測結果)輸出給電荷泵142。電荷泵142依據脈衝組合器147所輸出的經組合脈衝訊號(額外相位偵測器980與時脈對時脈相位偵測器132_1~132_N的偵測結果)而對迴路濾波器146進行充電或放電，進而改變控制電壓Vctrl。
電荷泵143的輸入端耦接至取樣電路1150以接收偵測結果1151。電荷泵143的輸出端耦接至迴路濾波器146的輸入端。取樣電路1150可以將資料訊號D2與時脈訊號的相位誤差(偵測結果1151)輸出給電荷泵143。電荷泵143依據取樣電路1150所輸出的偵測結果1151而對迴路濾波器146進行充電或放電，進而改變控制電壓Vctrl。
本實施例並不限制取樣電路1150的實施方式。在一些實 施例中，舉例來說，取樣電路1150的實施方式可以參照圖12的相關說明。圖12是依照本發明實施例說明圖11所示取樣電路1150的電路方塊示意圖。取樣電路1150可以包括正反器FFD(0)、FFD(1)、FFD(2)、…、FFD(N-1)、FFD(N)、正反器FFT(1)、FFT(2)、…、FFT(N)、比較電路CMP(1)、CMP(2)、…、CMP(N)以及脈衝組合器PC。正反器FFD(0)~FFD(N)與正反器FFT(1)~FFT(N)的輸入端D接收資料訊號D2。
正反器FFD(0)的觸發端接收時脈訊號CK(0.5)。正反器FFD(1)的觸發端接收時脈訊號CK(1.5)。正反器FFD(2)的觸發端接收時脈訊號CK(2.5)。以此類推，正反器FFD(N-1)的觸發端接收時脈訊號CK(N-0.5)，而正反器FFD(N)的觸發端接收時脈訊號CK(N+0.5)。依照時脈訊號CK(0.5)、CK(1.5)、CK(2.5)、…、CK(N-0.5)、CK(N+0.5)的觸發時序，正反器FFD(0)~FFD(N)可以取樣資料訊號D2而從輸出端Q產生輸出資料Do(0)、Do(1)、Do(2)、…、Do(N-1)、Do(N)。其中，輸出資料Do(1)~Do(N)作為時脈資料回復裝置1100的輸出資料Dout。
正反器FFT(1)的觸發端接收時脈訊號CK(1)。正反器FFT(2)的觸發端接收時脈訊號CK(2)。以此類推，正反器FFT(N)的觸發端接收時脈訊號CK(N)。依照時脈訊號CK(1)、CK(2)、…、CK(N)的觸發時序，正反器FFT(0)~FFT(N)可以取樣資料訊號D2而從輸出端Q產生轉態(transition)資料T(1)、T(2)、…、T(N)。
比較電路CMP(1)的三輸入端分別耦接至正反器 FFD(0)、正反器FFT(1)、正反器FFD(1)的輸出端Q，以接收輸出資料Do(0)、轉態資料T(1)、輸出資料Do(1)。若將輸出資料Do(0)、轉態資料T(1)、輸出資料Do(1)分別視為取樣資料Q1、Q2與Q3，則比較電路CMP(1)可以判斷輸出資料Do(0)、轉態資料T(1)、輸出資料Do(1)符合表1所示真值表的哪一個狀態。因此，比較電路CMP(1)可以對應發出表示「保持」、「過早」或「過晚」的偵測結果給脈衝組合器PC。
比較電路CMP(2)的三輸入端分別耦接至正反器FFD(1)、正反器FFT(2)、正反器FFD(2)的輸出端Q，以接收輸出資料Do(1)、轉態資料T(2)、輸出資料Do(2)。若將輸出資料Do(1)、轉態資料T(2)、輸出資料Do(2)分別視為取樣資料Q1、Q2與Q3，則比較電路CMP(2)可以判斷輸出資料Do(1)、轉態資料T(2)、輸出資料Do(2)符合表1所示真值表的哪一個狀態。因此，比較電路CMP(2)可以對應發出表示「保持」、「過早」或「過晚」的偵測結果給脈衝組合器PC。
以此類推，比較電路CMP(N)的三輸入端分別耦接至正反器FFD(N-1)、正反器FFT(N)、正反器FFD(N)的輸出端Q，以接收輸出資料Do(N-1)、轉態資料T(N)、輸出資料Do(N)。若將輸出資料Do(N-1)、轉態資料T(N)、輸出資料Do(N)分別視為取樣資料Q1、Q2與Q3，則比較電路CMP(N)可以判斷輸出資料Do(N-1)、轉態資料T(N)、輸出資料Do(N)符合表1所示真值表的哪一個狀態。因此，比較電路CMP(N)可以對應發出表示「保持」、「過早」 或「過晚」的偵測結果給脈衝組合器PC。
脈衝組合器PC具有多個輸入端，該多個輸入端當中每一者各自耦接至比較電路CMP(1)~CMP(N)的輸出端。脈衝組合器PC可以將比較電路CMP(1)~CMP(N)所輸出的脈衝(偵測結果)相互疊加/組合，以及將經組合後的脈衝訊號輸出作為偵測結果1151。脈衝組合器PC將偵測結果1151輸出給控制電壓產生電路140的電荷泵143。電荷泵143依據脈衝組合器PC所輸出的經組合脈衝訊號(比較電路CMP(1)~CMP(N)的偵測結果)而對迴路濾波器146進行充電或放電，進而改變控制電壓Vctrl。
圖13是依照本發明再一實施例說明一種時脈資料回復裝置1300的電路方塊示意圖。圖13所示時脈資料回復裝置1300包括一電壓控制延遲線910、一頻率偵測器120、一或多個相位偵測器130、一控制電壓產生電路140、一取樣電路1150、一偏差補償裝置960、一參考時脈產生器970以及一額外相位偵測器980。圖13所示時脈資料回復裝置1300及其構件可以參照圖11所示實施例的相關說明而類推之，故不再贅述。
於圖13所述實施例中，取樣電路1150可以偵測資料訊號D2與這些時脈訊號CK(0.5)~CK(N+0.5)中的多個對應的時脈訊號的相位關係，而對應地輸出偵測結果1151給控制電壓產生電路140。控制電壓產生電路140包括脈衝組合器147、脈衝組合器149、電荷泵142、電荷泵143以及迴路濾波器146。圖13所示控制電壓產生電路140、脈衝組合器147、脈衝組合器149、電荷泵 142、電荷泵143以及迴路濾波器146可以參照圖11所示控制電壓產生電路140、脈衝組合器147、電荷泵141、電荷泵142、電荷泵143以及迴路濾波器146的相關說明而類推之，故不再贅述。
脈衝組合器149的多個輸入端當中每一者各自耦接至頻率偵測器120與取樣電路1150的輸出端。電荷泵143的輸入端耦接至脈衝組合器149的輸出端，以及電荷泵143的輸出端耦接至迴路濾波器146的輸入端。脈衝組合器149可以將頻率偵測器120所輸出的脈衝與取樣電路1150所輸出的脈衝(偵測結果1151)相互疊加/組合，以及將經組合後的脈衝訊號輸出給電荷泵143。電荷泵143依據脈衝組合器149所輸出的經組合脈衝訊號(頻率偵測器120的偵測結果與取樣電路1150的偵測結果)而對迴路濾波器146進行充電或放電，進而改變控制電壓Vctrl。
綜上所述，本發明諸多實施例所述時脈資料回復裝置可以利用多個時脈相位比較器(時脈對時脈相位偵測器)及/或多個時脈對資料相位偵測器來偵測電壓控制延遲線所輸出不同相位的多個時脈訊號。因此，所述時脈資料回復裝置可以增加偵測/校正次數，進而提高對雜訊的抵抗能力。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100‧‧‧時脈資料回復裝置
110‧‧‧電壓控制延遲線
120‧‧‧頻率偵測器
121‧‧‧偵測結果
130‧‧‧相位偵測器
131‧‧‧偵測結果
140‧‧‧控制電壓產生電路
CK(1)~CK(N)‧‧‧時脈訊號
CK(i)‧‧‧時脈訊號
CK(j)‧‧‧時脈訊號
CKfb‧‧‧回授時脈訊號
CKref‧‧‧參考時脈訊號
D2‧‧‧資料訊號
Vctrl‧‧‧控制電壓

Claims (11)

  1. 一種時脈資料回復裝置，包括：一電壓控制延遲線，依據一參考時脈訊號與一控制電壓對應產生不同相位的多個時脈訊號；一參考時脈產生器，其具有一第一輸入端接收一原資料訊號，以及一或多個第二輸入端接收該多個時脈訊號當中一或多者，根據該原資料訊號與該一或多個時脈訊號產生該參考時脈訊號給該電壓控制延遲線；一或多個相位偵測器，當中每一者各自包括一第一輸入端與一或多個第二輸入端，偵測該第一輸入端所接收之一第一輸入訊號與該一或多個第二輸入端所接收之一或多個第二輸入訊號彼此之間之相位相對關係而個別地產生一偵測結果，其中一資料訊號或該多個時脈訊號當中之一者係作為該第一輸入訊號，以及該多個時脈訊號當中之一或多者作為該一或多個第二輸入訊號；以及一控制電壓產生電路，耦接至該一或多個相位偵測器的輸出端與該電壓控制延遲線之間，至少根據該一或多個相位偵測器之所述偵測結果而對應產生該控制電壓。
  2. 如申請專利範圍第1項所述的時脈資料回復裝置，其中該一或多個相位偵測器包括：一或多個時脈對時脈相位偵測器，當中每一個經配置以接收並偵測該些時脈訊號中的兩對應的時脈訊號之間的相位關係而對應輸出一偵測結果給該控制電壓產生電路； 其中該控制電壓產生電路至少根據該一或多個時脈對時脈相位偵測器所輸出的所述偵測結果而產生該控制電壓。
  3. 如申請專利範圍第1項所述的時脈資料回復裝置，其中該一或多個相位偵測器包括：一或多個時脈對資料相位偵測器，當中每一者經配置以接收並偵測該資料訊號與該些時脈訊號中的多個對應的時脈訊號的相位關係而輸出一偵測結果給該控制電壓產生電路；其中該控制電壓產生電路至少根據該一或多個時脈對資料相位偵測器輸出的所述偵測結果而產生該控制電壓。
  4. 如申請專利範圍第1項所述的時脈資料回復裝置，其中該一或多個相位偵測器包括：一或多個時脈對時脈相位偵測器，當中每一者經配置以接收並偵測該些時脈訊號當中兩個對應的時脈訊號之間的相位關係而對應輸出一第一偵測結果給該控制電壓產生電路；以及一或多個時脈對資料相位偵測器，當中每一者經配置以接收並偵測該資料訊號與該些時脈訊號中的多個對應的時脈訊號的相位關係而對應輸出一第二偵測結果給該控制電壓產生電路；其中該控制電壓產生電路至少根據該一或多個時脈對時脈相位偵測器輸出的所述第一偵測結果以及該一或多個時脈對資料相位偵測器輸出的所述第二偵測結果而產生該控制電壓。
  5. 如申請專利範圍第1項所述的時脈資料回復裝置，其中該電壓控制延遲線依據該控制電壓調整該多個時脈訊號之間的相位 關係，以使該一或多個相位偵測器每一者之該第一輸入訊號的相位與該第二輸入訊號的相位相差360度。
  6. 如申請專利範圍第1項所述的時脈資料回復裝置，其中該控制電壓產生電路包括：一或多個電荷泵，當中每一者具有一輸入端耦接至該一或多個相位偵測器當中一對應的相位偵測器的該輸出端；以及一迴路濾波器，其具有一輸入端耦接至該一或多個電荷泵的一至多個輸出端，以及一輸出端輸出該控制電壓。
  7. 如申請專利範圍第1項所述的時脈資料回復裝置，其中該控制電壓產生電路包括：一或多個脈衝組合器，當中每一者具有多個輸入端，該多個輸入端當中每一者各自耦接至該一或多個相位偵測器當中一對應的相位偵測器的該輸出端；一或多個電荷泵，當中每一者具有一輸入端耦接至該一或多個脈衝組合器當中一對應的脈衝組合器的一輸出端；以及一迴路濾波器，其具有一輸入端耦接至該一或多個電荷泵的一至多個輸出端，以及一輸出端輸出該控制電壓。
  8. 如申請專利範圍第1項所述的時脈資料回復裝置，更包括：一頻率偵測器，接收並偵測該參考時脈訊號與該些時脈訊號中的一回授時脈訊號的頻率相對關係而對應輸出一偵測結果；其中該控制電壓產生電路更根據該頻率偵測器之該偵測結果產生該控制電壓。
  9. 如申請專利範圍第1項所述的時脈資料回復裝置，更包括：一額外相位偵測器，經配置以接收並偵測該參考時脈訊號與該些時脈訊號中的一回授時脈訊號的相位關係而對應輸出一偵測結果；其中該控制電壓產生電路更根據該額外相位偵測器之該偵測結果產生該控制電壓。
  10. 如申請專利範圍第1項所述的時脈資料回復裝置，更包括：一取樣電路，其具有多個時脈觸發端耦接該些時脈訊號中的部份或全部，以及一資料輸入端接收該資料訊號，以根據該部分或全部的時脈訊號來取樣該資料訊號而產生多個輸出資料。
  11. 如申請專利範圍第10項所述的時脈資料回復裝置，更包括：一偏差補償裝置，其具有一輸入端接收一原資料訊號，以及一輸出端輸出該資料訊號至該取樣電路之該資料輸入端。
TW103127481A 2014-08-11 2014-08-11 時脈資料回復裝置 TWI559723B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW103127481A TWI559723B (zh) 2014-08-11 2014-08-11 時脈資料回復裝置
US14/644,216 US9780794B2 (en) 2014-08-11 2015-03-11 Clock and data recovery apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103127481A TWI559723B (zh) 2014-08-11 2014-08-11 時脈資料回復裝置

Publications (2)

Publication Number Publication Date
TW201607284A TW201607284A (zh) 2016-02-16
TWI559723B true TWI559723B (zh) 2016-11-21

Family

ID=55268253

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103127481A TWI559723B (zh) 2014-08-11 2014-08-11 時脈資料回復裝置

Country Status (2)

Country Link
US (1) US9780794B2 (zh)
TW (1) TWI559723B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9819481B2 (en) * 2015-08-20 2017-11-14 Macnica Americas, Inc Clock recovery method and apparatus
US9673847B1 (en) 2015-11-25 2017-06-06 Analog Devices, Inc. Apparatus and methods for transceiver calibration
US9979408B2 (en) 2016-05-05 2018-05-22 Analog Devices, Inc. Apparatus and methods for phase synchronization of phase-locked loops
CN109218237B (zh) * 2017-07-07 2021-02-19 扬智科技股份有限公司 实体层电路、时钟恢复电路与其频偏纠正方法
KR102409823B1 (ko) * 2017-08-17 2022-06-17 삼성디스플레이 주식회사 표시 패널 구동 회로 및 이를 구비한 표시 장치
CN108233924A (zh) * 2018-02-09 2018-06-29 龙营半导体股份有限公司 基于相位调制的emi减少装置及方法
US11082051B2 (en) 2018-05-11 2021-08-03 Analog Devices Global Unlimited Company Apparatus and methods for timing offset compensation in frequency synthesizers
KR20200060612A (ko) 2018-11-22 2020-06-01 삼성전자주식회사 데이터를 복원하기 위한 샘플링 타이밍을 조절하도록 구성되는 전자 회로
US11750201B2 (en) * 2019-09-06 2023-09-05 SK Hynix Inc. Delay line, a delay locked loop circuit and a semiconductor apparatus using the delay line and the delay locked loop circuit
US11206026B2 (en) 2019-09-06 2021-12-21 SK Hynix Inc. Delay line, a delay locked loop circuit and a semiconductor apparatus using the delay line and the delay locked loop circuit

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080080649A1 (en) * 2006-09-28 2008-04-03 Tom Gibbons Method and apparatus for clock skew calibration in a clock and data recovery system using multiphase sampling
US20080101524A1 (en) * 2006-10-31 2008-05-01 Hynix Semiconductor Inc. Clock data recovery apparatus
US20100040182A1 (en) * 2008-08-15 2010-02-18 Industrial Technology Research Institute Bust-mode clock and data recovery circuit using phase selecting technology
US20100120389A1 (en) * 2008-11-13 2010-05-13 Blum Gregory A Replica DLL for Phase Resetting
US20130271193A1 (en) * 2012-04-13 2013-10-17 Intersil Americas LLC Circuits and methods to guarantee lock in delay locked loops and avoid harmonic locking
TW201347495A (zh) * 2011-12-27 2013-11-16 Lontium Semiconductor Corp 時脈回復電路及並列輸出電路
TW201412031A (zh) * 2012-06-07 2014-03-16 Renesas Electronics Corp 接收電路及時脈回復電路與通信系統

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2223136B (en) * 1988-03-28 1992-10-14 Plessey Co Plc Broad band vco control system for clock recovery
US5940609A (en) * 1997-08-29 1999-08-17 Micorn Technology, Inc. Synchronous clock generator including a false lock detector
US20020184577A1 (en) * 2001-05-29 2002-12-05 James Chow Precision closed loop delay line for wide frequency data recovery
US6621314B2 (en) * 2001-09-25 2003-09-16 Intel Corporation Delay locked loop
US6867627B1 (en) * 2003-09-16 2005-03-15 Integrated Device Technology, Inc. Delay-locked loop (DLL) integrated circuits having high bandwidth and reliable locking characteristics
US7492849B2 (en) * 2005-05-10 2009-02-17 Ftd Solutions Pte., Ltd. Single-VCO CDR for TMDS data at gigabit rate
US7212048B2 (en) * 2005-05-26 2007-05-01 Agere Systems Inc. Multiple phase detection for delay loops
US7330058B2 (en) * 2005-07-01 2008-02-12 Via Technologies, Inc. Clock and data recovery circuit and method thereof
US7792234B2 (en) * 2006-04-28 2010-09-07 Agere Systems Inc. Method and apparatus for integral state initialization and quality of lock monitoring in a clock and data recovery system
KR100861919B1 (ko) * 2006-07-18 2008-10-09 삼성전자주식회사 다 위상 신호 발생기 및 그 방법
KR101301698B1 (ko) * 2006-08-24 2013-08-30 고려대학교 산학협력단 선형 위상검출기 및 그것을 포함하는 클럭 데이터 복원회로
US7995698B2 (en) * 2007-09-28 2011-08-09 Integrated Device Technology, Inc. Method for binary clock and data recovery for fast acquisition and small tracking error
US8058913B2 (en) * 2008-07-17 2011-11-15 Korea University Industrial & Academic Collaboration Foundation DLL-based multiphase clock generator
KR20100129017A (ko) * 2009-05-29 2010-12-08 칭화대학교 지연 동기 루프 및 이를 포함하는 전자 장치
KR101045072B1 (ko) * 2009-12-28 2011-06-29 주식회사 하이닉스반도체 위상고정루프 및 그 구동방법
JP5807065B2 (ja) * 2011-07-19 2015-11-10 株式会社メガチップス 位相比較装置およびｄｌｌ回路

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080080649A1 (en) * 2006-09-28 2008-04-03 Tom Gibbons Method and apparatus for clock skew calibration in a clock and data recovery system using multiphase sampling
US20080101524A1 (en) * 2006-10-31 2008-05-01 Hynix Semiconductor Inc. Clock data recovery apparatus
US20100040182A1 (en) * 2008-08-15 2010-02-18 Industrial Technology Research Institute Bust-mode clock and data recovery circuit using phase selecting technology
US20100120389A1 (en) * 2008-11-13 2010-05-13 Blum Gregory A Replica DLL for Phase Resetting
TW201347495A (zh) * 2011-12-27 2013-11-16 Lontium Semiconductor Corp 時脈回復電路及並列輸出電路
US20130271193A1 (en) * 2012-04-13 2013-10-17 Intersil Americas LLC Circuits and methods to guarantee lock in delay locked loops and avoid harmonic locking
TW201412031A (zh) * 2012-06-07 2014-03-16 Renesas Electronics Corp 接收電路及時脈回復電路與通信系統

Also Published As

Publication number Publication date
US20160043860A1 (en) 2016-02-11
TW201607284A (zh) 2016-02-16
US9780794B2 (en) 2017-10-03

Similar Documents

Publication Publication Date Title
TWI559723B (zh) 時脈資料回復裝置
US10355852B2 (en) Lock detector for phase lock loop
TWI399038B (zh) Delay synchronous circuit and semiconductor integrated circuit device
US10009166B2 (en) Hybrid clock data recovery circuit and receiver
US8090064B2 (en) Single loop frequency and phase detection
US20110025392A1 (en) Duty cycle correction method and its implementing circuit
US8373474B2 (en) Delay lock loop and method for generating clock signal
TWI332763B (en) Usb device, frequency auto-locking device and frequency auto-locking method
US9455725B2 (en) Phase detector and associated phase detecting method
US9385733B2 (en) Clock generating apparatus and fractional frequency divider thereof
US10530563B2 (en) Clock synchronization device
US10116433B2 (en) Circuit arrangement and method for clock and data recovery
JP2012005124A (ja) 位相固定ループ及びその動作方法
JP2009219021A (ja) データリカバリ回路
WO2009090448A2 (en) Proportional phase comparator and method for phase-aligning digital signals
TW201703439A (zh) 無突波之數位控制振盪器碼更新技術
US9455823B2 (en) Four-phase clock generator with timing sequence self-detection
US9356610B1 (en) Clock data recovery circuit and semiconductor device
US20200119739A1 (en) Integrated circuit detecting frequency and phase of clock signal and clock and data recovery circuit including the integrated circuit
US8901977B1 (en) Feedback for delay lock loop
TW201418994A (zh) 資料傳輸方法及資料回復方法
US20190214997A1 (en) Clock and data recovery of sub-rate data
CN105450223B (zh) 时钟数据回复装置
US7382163B2 (en) Phase frequency detector used in digital PLL system
JP2005086789A (ja) クロックデータリカバリ回路