JP2005051111A

JP2005051111A - メサ型半導体装置

Info

Publication number: JP2005051111A
Application number: JP2003282640A
Authority: JP
Inventors: Shingo Hashizume; 真吾橋詰; Hidekazu Nakamura; 秀和中村; Shigetoshi Soda; 茂稔曽田
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2003-07-30
Filing date: 2003-07-30
Publication date: 2005-02-24

Abstract

【課題】リーク電流の増大や耐圧低下を防止できる極めて高信頼性を実現しでき、溝構造の微細化による低価格化の実現が可能なメサ型半導体装置を提供する。
【解決手段】本発明のメサ型ｎｐｎバイポーラトランジスタは、コレクタ領域となるｎ型半導体領域１、ｎ⁺型半導体領域２、ベース領域となるｐ型半導体領域３、エミッタ領域となるｎ⁺型半導体領域４から構成され、ベース領域３、エミッタ領域４の周辺にｐｎ接合が露出するようメサ溝６を設け、その表面が熱酸化膜７とアルミフィールドプレート８で覆われている。また、メサ溝６は、ｎ⁺型半導体領域２における不純物濃度１．０×１０¹⁷ｃｍ^-3以上の深さまでウエットエッチングしており、メサ底部の不純物濃度を１．０×１０¹⁸ｃｍ^-3以下となっている。
【選択図】図１

Description

本発明は、高耐圧の半導体装置に係わり、特に高耐圧化および高信頼性化かつ低価格化を図る半導体装置に関する。

メサ型半導体装置を高耐圧化、高信頼性化するための種々の技術は従来から提案されている。

例えば、メサ型半導体装置の高耐圧化に関する技術として、特許文献１に記載された技術が知られている。この従来技術は、メサ溝内壁をガラスで被膜した半導体装置の製造方法において、メサ溝を形成したのちに熱処理により、ｐｎ接合部を当初の位置より移動させることにより、高耐圧が得られるとしている。

さらに、メサ型の半導体装置の高耐圧化に関する他の従来技術として、特許文献２に記載された技術が知られている。この従来技術は、一定の幅内に隣接する２つのメサ溝を設け、２通信のメサ溝の中間に凸状の部分を設け、この凸状の部分を半導体基板の表面よりも低くなるようにエッチングにより形成することにより、ダイシング時にガラス内部にクラックが入らないようにして、半導体装置の信頼性の向上と高耐圧化とを図るものである。

また、メサ型半導体装置の高信頼性に関する他の従来技術として、特許文献３に記載された技術が知られている。この従来技術は、メサ溝内に電気泳動法によるガラス粉末付着および焼成で第一層目のガラス被膜を形成したのち、再度電気泳動法、焼成により第二層目のガラス被膜を積層すると、欠陥がないガラス被膜が得られ、高信頼性が実現できるものとされている。

さらに、メサ型半導体装置の高耐圧、高信頼性化に関する従来技術として、特許文献４に記載された技術が知られている。この従来技術は、メサ部半導体領域表面にガラス被膜中の第III族元素が拡散された領域を有することでガラス被膜中の電荷密度を調整し、逆バイアス高温試験においてリーク電流低下やリーク電流の低減が実現されるものとされている。
特開昭６０−１８６０７１号公報特開平７−２２１０４９号公報特開平８−２２２５５８号公報特開平１０−２７９１７号公報

しかしながら、上記従来技術では、溝部の半導体表面にガラスを有する半導体装置がほとんどで、ガラスを有する半導体装置はプロセスが複雑になりコストがかかる。

さらに、特許文献１〜３に記載された従来技術では、高温逆バイアス試験によるリーク電流増大や耐圧劣化、いわゆる寿命に対する高信頼性化に関する問題については考慮されていない。

本発明は、高温での逆バイアス試験（以下、ＢＴ試験という）等の寿命試験によるリーク電流の増大や耐圧低下を防止し、高信頼性を実現できる溝構造の微細化による低価格化の実現が可能な半導体装置を提供することにある。

上記課題を解決するため、本発明のメサ型半導体装置は、裏面に一導電型の高濃度不純物層を有した一導電型の半導体基板内に、前記基板の表面から前記基板と反対の導電型の不純物を拡散してｐｎ接合を形成し、前記基板の所定の領域に前記ｐｎ接合が露出するように前記基板表面に開口部を有するメサ型ないしはトレンチ型の溝を設けており、前記溝部底面および側面が酸化膜で覆われており前記酸化膜の一部と前記酸化膜に覆われていない前記基板表面の一部との上に導電性電極からなるフィールドプレートを形成したことを特徴とする。

前記一導電型の高濃度不純物層における不純物濃度が１．０×１０¹⁷ｃｍ^-3以上の領域まで前記溝の底面が達していることが好ましい。

前記溝部がポリイミド系の膜あるいは樹脂で埋め込まれていることがさらに好ましい。

本発明によれば、ガラス被膜を使用することなくメサ型半導体装置を作製でき、プロセスが簡素化されてより低価格、高信頼性の高耐圧のメサ型半導体装置を提供できる。

以下、本発明の実施形態について図面を参照しながら説明する。

（第１の実施形態）
図１は本発明の第１の実施形態におけるメサ型半導体装置の断面図であり、本実施形態ではｎｐｎバイポーラトランジスタについて示した。コレクタ領域となるｎ型半導体領域１、ｎ⁺型半導体領域２、ベース領域となるｐ型半導体領域３、エミッタ領域となるｎ⁺型半導体領域４から構成され、ベース領域３、エミッタ領域４の周辺にｐｎ接合が露出するようメサ溝６を設け、その表面が熱酸化膜７とアルミフィールドプレート８で覆われている。フィールドプレートは図２に示したようにポリシリコン等のその他の導電性の電極を用いてもよい。

図３は図１に示したメサ型半導体装置の製造工程説明図であり、以下、この図を用いて製造方法を説明する。

まず、比抵抗６０Ωｃｍ、厚さ３０５μｍのｎ型シリコン基板の片側よりリンを拡散して拡散深さ１８０μｍ、表面濃度２．０×１０²⁰ｃｍ^-3のｎ⁺型半導体領域２を形成する。その後、シリコン基板の表面にシリコン酸化膜５を形成した後、ｎ⁺型半導体領域２と反対側よりボロン、アルミニウム等を拡散させて、表面濃度５．０×１０¹⁷〜５．０×１０¹⁸ｃｍ^-3のｐ型半導体領域３を形成する（図３（ａ））。

次いで、選択的にエミッタ領域となるべき箇所にリンをドープする（図３（ｂ））。しかるのち、シリコン酸化膜５の一部を除去し、弗酸：硝酸：酢酸＝３：６：２（容量比）の７℃±２℃に冷却された混合液中で、エッチング処理をして、深さ１８０μｍ、幅４４０μｍのメサ溝６を形成する。このメサ溝６は、ｎ⁺型半導体領域２における不純物濃度１．０×１０¹⁷ｃｍ^-3以上の深さまでウエットエッチングしており、メサ底部の不純物濃度を１．０×１０¹⁸ｃｍ^-3以下とした（図３（ｃ））。その後、熱拡散を行い表面濃度４．０×１０¹⁹ｃｍ^-3以上のエミッタ領域４を形成する。そして上記ベース領域３とエミッタ領域４及びメサ部の上に新たにシリコン酸化膜５’を形成する（図３（ｄ））。

その後にベース及びエミッタアルミ電極とのコンタクト領域となるべき箇所のシリコン酸化膜５’を選択的に除去する（図３（ｅ））。

最終的には、ｎ型半導体基板にベース電極９、エミッタ電極１０とコレクタ電極１１を形成し、さらに溝部６の側面を覆ってアルミフィールドプレート８を形成する（図３（ｆ））。その後、信頼性を高めるために溝部６にポリイミド系の膜１２を選択的に形成する（図３（ｇ））。これはポリイミド系の樹脂であってもよい。

しかるのち、メサ溝６の中央をダイシングして素子分離し、高耐圧、高信頼性のメサ型半導体装置を得る（図３（ｈ））。

本実施形態によれば、メサ溝部にフィールドプレートを形成することでガラスを使用せずに、半導体基板の抵抗からより効率よく高耐圧及び高信頼性を実現できる。また、この作用にて、半導体装置の特性をより改善でき、同等の特性を出すのに半導体装置の面積をより小さくできる。また、不純物濃度が比較的低いメサ部底面の抵抗を利用できるため、効率よく高耐圧が実現でき、半導体装置のサイズをより小さくできる。特に６００Ｖ以上の半導体装置の小型化には特に有効である。

図４は、本発明のメサ型半導体装置と従来のメサ型半導体装置との信頼性試験結果を比較した図である。信頼性試験としてＢＴ試験を行った。

これからわかるように、１００時間の試験後に、従来の装置では、コレクタ−エミッタ間のリーク電流が約１桁増加しているのに対し、本発明の装置ではほとんど増大せず高い信頼性を有することがわかる。

なお、本実施形態ではメサ溝を形成したが、図５に示すようにトレンチ溝を形成し、その中にフィールドプレートとしてポリシリコン１３のような導電膜を埋め込む構造であっても構わない。

なお、本発明の実施形態については高耐圧のメサ型ｎｐｎバイポーラトランジスタについて説明したが、ＭＯＳＦＥＴ、ＩＧＢＴ、サイリスタおよびダイオード等についても、メサ型でガラス被膜を有するものについては同様の効果が得られる。

本発明の第１の実施形態におけるメサ型半導体装置の断面図本発明の第１の実施形態におけるメサ型半導体装置の変形例の断面図本発明の第１の実施形態におけるメサ型半導体装置の製造工程説明図本発明と従来の技術におけるメサ型半導体装置の信頼性試験結果の比較を示す図本発明の第１の実施形態におけるメサ型半導体装置の別の変形例の断面図

符号の説明

１ｎ型半導体領域（コレクタ領域）
２ｎ⁺型半導体領域（コレクタ領域）
３ｐ型半導体領域（ベース領域）
４ｎ⁺型半導体領域（エミッタ領域）
５、５’ シリコン酸化膜
６メサ溝
７メサ溝側面のシリコン酸化膜
８アルミフィールドプレート
９ベース電極
１０エミッタ電極
１１コレクタ電極
１２ポリイミド樹脂
１３ポリシリコンフィールドプレート

Claims

裏面に一導電型の高濃度不純物層を有した一導電型の半導体基板内に、前記基板の表面から前記基板と反対の導電型の不純物を拡散してｐｎ接合を形成し、前記基板の所定の領域に前記ｐｎ接合が露出するように前記基板表面に開口部を有するメサ型ないしはトレンチ型の溝を設けており、前記溝部底面および側面が酸化膜で覆われており、前記酸化膜の一部と前記酸化膜に覆われていない前記基板表面の一部との上に導電性電極からなるフィールドプレートを形成したことを特徴とするメサ型半導体装置。
前記一導電型の高濃度不純物層における不純物濃度が１．０×１０¹⁷ｃｍ^-3以上の領域まで前記溝の底面が達していることを特徴とする請求項１記載のメサ型半導体装置。
前記溝部がポリイミド系の膜あるいは樹脂で埋め込まれていることを特徴とする請求項１または２記載のメサ型半導体装置。