JP2009517883A - 厚さの異なるチャネルを有する金属半導体電界効果トランジスタ及びその製造方法 - Google Patents
厚さの異なるチャネルを有する金属半導体電界効果トランジスタ及びその製造方法 Download PDFInfo
- Publication number
- JP2009517883A JP2009517883A JP2008543305A JP2008543305A JP2009517883A JP 2009517883 A JP2009517883 A JP 2009517883A JP 2008543305 A JP2008543305 A JP 2008543305A JP 2008543305 A JP2008543305 A JP 2008543305A JP 2009517883 A JP2009517883 A JP 2009517883A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- channel layer
- sidewall
- mesfet
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 18
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 17
- 239000002184 metal Substances 0.000 title claims abstract description 17
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 238000000034 method Methods 0.000 title claims description 35
- 238000004519 manufacturing process Methods 0.000 title abstract description 22
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 51
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 47
- 239000000758 substrate Substances 0.000 claims description 32
- 229920002120 photoresistant polymer Polymers 0.000 claims description 29
- 238000005530 etching Methods 0.000 claims description 21
- 238000001020 plasma etching Methods 0.000 claims description 9
- 238000001312 dry etching Methods 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- 238000009616 inductively coupled plasma Methods 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 155
- 238000012545 processing Methods 0.000 description 18
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 16
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 15
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 8
- 229910052759 nickel Inorganic materials 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 229910052737 gold Inorganic materials 0.000 description 7
- 239000010931 gold Substances 0.000 description 7
- 229910052697 platinum Inorganic materials 0.000 description 7
- 239000011651 chromium Substances 0.000 description 6
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 5
- 238000002513 implantation Methods 0.000 description 5
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 239000007943 implant Substances 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 239000011247 coating layer Substances 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000007687 exposure technique Methods 0.000 description 1
- -1 gold Chemical class 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000011295 pitch Substances 0.000 description 1
- 229910021339 platinum silicide Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）の単位セルが提供される。単位セルは、ソース（１３）、ドレイン（１７）、及びゲート（２４）を有するＭＥＳＦＥＴを含んでいる。ゲートは、ソースとドレインの間で、ＭＥＳＦＥＴのチャネル層（１８）上にある。チャネル層は、チャネル層のソース側に第１の厚さと、チャネル層のドレイン側に、第１の厚さより厚い第２の厚さとを有する。ＭＥＳＦＥＴの製造もまた提供される。
Description
本発明は、マイクロエレクトロニクスデバイスに関し、より詳細には、トランジスタ、例えば、厚さの異なるチャネルを有する金属半導体電界効果トランジスタ及びその製造方法に関する。
無線周波数、Ｓバンド、及びＸバンドなどの高周波数で動作しながら、高出力処理性能を必要とする電気回路が、近年、より普及してきた。高出力、高周波数の回路が増加してきたため、それに応じて、無線周波数以上で確実に動作する能力がありつつ、それでもなおより高出力の負荷を処理する能力もあるトランジスタへの需要が増加してきた。
金属半導体電界効果トランジスタ（ｍｅｔａｌ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ；ＭＥＳＦＥＴ）は、高周波数の適用分野向けに開発されてきた。ＭＥＳＦＥＴ構造は、多数キャリアのみが電流を搬送するので、高周波数の適用分野にとって好ましいものとすることができる。ＭＥＳＦＥＴ設計は、ゲートキャパシタンスの低減によりゲート入力のスイッチング時間をより高速にするので、現在のＭＯＳＦＥＴ設計よりも好ましいものとすることができる。したがって、すべての電界効果トランジスタが、多数キャリアのみを利用して電流を搬送するが、ＭＥＳＦＥＴのショットキーゲート構造により、ＭＥＳＦＥＴを、高周波数の適用分野に対してより望ましいものとすることができる。
上述したように（例えば、非特許文献１及び非特許文献２参照）、電界効果トランジスタ（ＦＥＴ）構造の性能は、デバイスのチャネルに沿って閾値及び／又はピンチオフ電圧の横方向の変動を実現することによって改善することができる。例えば、論じられているように（例えば、非特許文献３参照）、シリコン横方向拡散金属酸化膜半導体（Ｓｉ ＬＤＭＯＳ）構造では、チャネルに沿った閾値電圧は、横方向に拡散させたｐ型層を使用して変動させることができる。ここで論じられているように、ゲートのソース側でより大きい正の閾値電圧を有するデバイスでは、ゲート下の大部分で電子速度がより高速になり、ドレイン電流がより高くなり、かつ相互コンダクタンスがより高くより均一になる。
本発明は、このような状況に鑑みてなされたもので、その目的とするところは、厚さの異なるチャネルを有する金属半導体電界効果トランジスタ及びその製造方法を提供することにある。
本発明の実施形態は、金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）の単位セルを提供する。この単位セルは、ソースとドレイン及びゲートを有するＭＥＳＦＥＴを含んでいる。ゲートは、ソースとドレインの間でＭＥＳＦＥＴのチャネル層上にある。チャネル層は、チャネル層のソース側に第１の厚さと、チャネル層のドレイン側に、第１の厚さより厚い第２の厚さとを有する。
本発明の実施形態では、第１の厚さは、約３００Åから約８００Åとすることができ、第２の厚さは、約５００Åから約１５００Åとすることができる。ゲートは、第１の側壁及び第２の側壁を有し、第１の側壁はゲートのソース側にあり、第２の側壁はゲートのドレイン側にある。第１の厚さを有するチャネル層は、ゲートの第１の側壁からドレインへ向けて約０．１５から約０．３μｍ延びることができる。第２の厚さを有するチャネル層は、ゲートの第２の側壁からソースへ向けて約０．２から約０．５μｍ延びることができる。
本発明の実施形態では、炭化ケイ素（ＳｉＣ）基板を設けることができ、チャネル層は、そのＳｉＣ基板上に設けることができる。チャネル層は、ｎ型導電性ＳｉＣとすることができる。チャネル層の厚さは、約５００Åから約３０００Åとすることができ、そのキャリア濃度は、約１．０×１０16ｃｍ-3から約２．０×１０18ｃｍ-3とすることができる。
本発明の実施形態では、それぞれソース及びドレインを構成する第１及び第２のオーム接点を、チャネル層上に設けることができる。チャネル層を露出させる凹部を、ソースとドレインの間に設けることができる。この凹部は、凹部のソース側に、チャネル層の第１の厚さを構成する第１の深さと、凹部のドレイン側に、チャネルの第２の厚さを構成する第２の深さとを有することができる。ゲートは、凹部内に配置することができる。第１の深さは、約７００Åから約２２００Åとすることができ、第２の深さは、約５００Åから約１５００Åとすることができる。
本発明の実施形態では、絶縁層を、チャネル層上に設けることができる。凹部は、絶縁層を貫通してチャネル層中に延びることができる。絶縁層は、窒化物及び／又は酸化物を含むことができる。本発明の実施形態では、ＭＥＳＦＥＴは、チャネル層に沿ってピンチオフ電圧の横方向の変動を示すことができる。
本発明についてＭＥＳＦＥＴに関して上述したが、ＭＥＳＦＥＴの製造方法も提供される。
本発明について、本発明の実施形態を示す添付の図面を参照して、以下にさらに詳しく説明する。ただし本発明は、多くの異なる形式で実施することができ、本明細書に述べる実施形態に限定されるものとして解釈されるべきではない。むしろこれらの実施形態は、本開示が、徹底的かつ完全なものとなり、かつ本発明の範囲を当業者に十分に伝えるように提供される。図面では、わかりやすくするために、層及び領域の寸法及び相対的な寸法は、誇張されている可能性がある。ある要素又は層が、別の要素又は層の「上に」あるというときには、その要素もしくは層は、他方の要素もしくは層の上に直接位置することもでき、又は介在要素もしくは層が存在する可能性もあるということを理解されるであろう。対照的に、ある要素が別の要素又は層の「上に直接」あるというときには、介在要素又は層は存在しない。本明細書で使用する場合は、「及び／又は」という用語は、１つ又は複数の関連する記載項目のありとあらゆる組合せを含む。全体にわたって、同様の番号が同様の要素を示している。
第１及び第２という用語を、様々な領域、層、及び／又は部分を説明するために本明細書で使用するが、これらの領域、層、及び／又は部分は、これらの用語によって限定されるべきではないことを理解されるであろう。これらの用語は、ある領域、層、又は部分を、別の領域、層、又は部分と区別するためにのみ使用する。したがって、本発明の教示から逸脱することなく、以下に記載の第１の領域、層、又は部分は、第２の領域、層、又は部分と呼ぶことができ、同様に、第２の領域、層、又は部分は、第１の領域、層、又は部分と呼ぶことができる。
さらに、「下方」又は「下部」及び「上方」又は「上部」などの相対的な用語を、図に示すある要素と別の要素との関係を説明するために、本明細書で使用する可能性がある。相対的な用語は、図に示す向きに加えて、デバイスの異なる向きも包含するものであることを理解されるであろう。例えば、図中のデバイスを上下反対にした場合、他の要素の「下方」側にあると記載された要素は、他の要素の「上方」側に向けられるはずである。したがって、「下方」という例示的な用語は、図の特定の向きによって、「下方」と「上方」の向きをどちらも包含することができる。同様に、ある図中のデバイスを上下反対にした場合、他の要素の「下（ｂｅｌｏｗ）」又は「下（ｂｅｎｅａｔｈ）」にあると記載された要素は、他の要素より「上」に向けられるはずである。したがって、「下（ｂｅｌｏｗ）」又は「下（ｂｅｎｅａｔｈ）」という例示的な用語は、上と下の向きをどちらも包含することができる。
本発明の実施形態について、本明細書では、本発明の理想的な実施形態の概略図である横断面図を参照して説明する。したがって、例えば、製造技術及び／又は公差の結果として生じる、図の形状からの変形形態が予想されるべきである。したがって、本発明の実施形態は、本明細書に示す領域の特定の形状に限定されるものとして解釈されるべきではなく、例えば、製造に起因する形状の誤差を含むべきである。例えば、方形として示す注入領域は通常、円形もしくは湾曲した特徴を有し、かつ／又は注入領域から非注入領域への２値変化ではなく、その領域の縁部に注入濃度の勾配を有する。同様に、注入によって形成される埋込み領域により、埋込み領域とそれを貫通して注入が行われる表面との間の領域内で、若干の注入が生じる可能性がある。したがって、図に示す領域は、概略的な性質のものであり、それらの形状は、デバイスの領域の厳密な形状を示すものではなく、また本発明の範囲を限定するものではない。横断面図の任意選択の要素は、点線で示す。
本明細書で使用する術語は、特定の実施形態について説明することのみを目的とし、本発明を限定するものではない。本明細書で使用する場合は、「ａ」、「ａｎ」、及び「ｔｈｅ」の単数形は、文脈上別段の明示がない限り、複数形も含むものである。「含む（ｃｏｍｐｒｉｓｅｓ）」及び／又は「含む（ｃｏｍｐｒｉｓｉｎｇ）」という用語は、本明細書で使用するとき、記載の特徴、整数、ステップ、動作、要素、及び／又は構成要素が存在することを指定するが、１つ又は複数の他の特徴、整数、ステップ、動作、要素、構成要素、及び／又はそれらからなる群が存在すること又は追加されることを排除しないことをさらに理解されるであろう。
別段の定義がない限り、本明細書で使用するすべての用語（技術及び科学用語を含む）は、本発明が属する技術分野の当業者によって一般的に理解されるのと同じ意味を有する。一般的に使用される辞書に定義されるような用語の意味は、関連技術及び本開示の文脈内のそれらの意味と一致するものとして解釈されるべきであり、本明細書に別段の明白な定義がない限り、理想的な又は過度に形式的な意味で解釈されないことをさらに理解されるであろう。
本明細書で使用する場合は、「オーム接点」という用語は、それに関連するインピーダンスが、実質的にすべての予想される動作周波数（すなわち、オーム接点に関連するインピーダンスはすべての動作周波数で実質的に同じである）及び電流で、インピーダンス＝Ｖ／Ｉの関係によって実質的に与えられる接点を指す。上式で、Ｖは接点の両端の電圧であり、Ｉは電流である。
次に、本発明の実施形態について、本発明の様々な実施形態及び本発明の実施形態を製作する様々な工程を示す図１乃至図３Ｄを参照して、以下に詳細に説明する。本発明の実施形態によれば、金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）は、チャネル層内のピンチオフ電圧の横方向の変動をもたらす。したがって、本発明の実施形態によるＭＥＳＦＥＴでは、比較的電子速度をより速くし、ドレイン電流をより高くし、かつ相互コンダクタンスをより高くより均一にすることができる。本発明の実施形態によるＳｉＣ ＭＥＳＦＥＴ（又は低移動度材料で製作されたＭＥＳＦＥＴ）は、より顕著なデバイス性能の改善を示すことができる。したがって、本発明の一部の実施形態によるデバイスの高周波数利得を改善することができる。さらに、相互コンダクタンスをより均一にすることは通常、歪みを軽減し、かつデバイスの直線性及び効率を改善するために重要である。
上述したように、本発明の実施形態によるＭＥＳＦＥＴは、厚さの異なるチャネル領域を含んでいる。例えば、チャネル領域は、デバイスのソース側でより薄くし、デバイスのドレイン側でより厚くすることができる。より薄いチャネルは通常、より厚いチャネルよりピンチオフ電圧が低い。さらに、本発明の実施形態によるＭＥＳＦＥＴは、ゲート凹部を含むことができ、それによりデバイスのより高い出力を実現することができる。ゲート凹部の縁部は、チャネルのより深くエッチングされた部分（ソース側のより薄い部分）に一致させることができる。この部分は、本明細書に記載の方法を使用して製作することができる。
図１は、本発明に係る金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）の一実施形態を説明するための横断面図である。図１に示すように、基板１０を設ける。この基板１０は、ｐ型もしくはｎ型導電性又は半絶縁性の単結晶バルク炭化ケイ素（ＳｉＣ）基板とすることができる。ｐ型又はｎ型の基板１０は、非常に軽度にドープすることができる。基板１０は、６Ｈ、４Ｈ、１５Ｒ、又は３Ｃの炭化ケイ素からなる群から選択される炭化ケイ素から形成することができる。本明細書では、ＳｉＣ基板について説明するが、本発明は、ＳｉＣ基板に限定されるべきではない。例えば、本実施形態では、基板１０は、例えば、砒化ガリウム（ＧａＡｓ）及び／又は窒化ガリウム（ＧａＮ）基板を含むことができる。
例えば、ｐ型炭化ケイ素の、任意選択の第１の緩衝（バッファ）層１２を、基板１０上に設けることができる。この第１の緩衝層１２は、６Ｈ、４Ｈ、１５Ｒ、又は３Ｃ多形のｐ型導電性炭化ケイ素から形成することができる。例えば、第１の緩衝層１２のキャリア濃度は、約０．５×１０15ｃｍ-3から約３．０×１０15ｃｍ-3とすることができる。適切なドーパントには、アルミニウム、ホウ素、及び／又はガリウムが含まれる。第１の緩衝層１２の厚さは、約２．０μｍとすることができる。第１の緩衝層１２をｐ型炭化ケイ素として上述したが、本発明はこの構成に限定されるべきではない。また、第１の緩衝層１２は、非ドープ炭化ケイ素（すなわち、意図的にドープされていない）、又は非常に低度にドープされたｎ型導電性炭化ケイ素とすることもできる。非常に低度にドープされたｎ型炭化ケイ素を第１の緩衝層１２に利用する場合、第１の緩衝層１２のキャリア濃度は、約５．０×１０14ｃｍ-3未満であることが好ましい。
図１にさらに示すように、ｐ+領域１４が、デバイスのソース領域１３の下に設けられ、その端部が、ドレイン領域１７へ向けて延びている。本明細書で使用する場合は、「ｐ+」又は「ｎ+」は、同一又は別の層又は基板の隣接領域又は他の領域内より高いキャリア濃度によって構成される領域を示している。図１に示すように、ｐ+領域１４を有するＭＥＳＦＥＴについては、本発明の譲受人に譲渡された、２００２年１１月２６日出願の特許文献１、名称「Transistors Having Buried P-Type Layers Beneath The Source Region」に述べられている。同特許の開示を、その全体を述べる場合と同様に、参照によって本明細書に組み込む。
本明細書で説明する本発明の実施形態によるＭＥＳＦＥＴは、ｐ+領域１４を含むが、本発明の実施形態によるＭＥＳＦＥＴはこの構成に限定されない。例えば、特許文献２、特許文献３、特許文献４、特許文献５、特許文献６、及び特許文献７に記載されているようなデバイスを、本発明の実施形態で利用することができる。同特許の開示を、完全に述べる場合と同様に、参照によって本明細書に組み込む。また、本発明の譲受人に譲渡された、２００４年１０月２９日出願の特許文献８、名称「Metal-Semiconductor Field Effect Transistors (MESFETs) Having Drains Coupled to the Substrate and Methods of Fabricating the Same」、２００４年１０月２９日出願の特許文献９、名称「Asymetric Layout Structures for Transistors and Methods of Fabricating the Same」、２００４年１２月１５日出願の特許文献１０、名称「Transistors Having Buried N-Type and P-Type Regions Beneath the Source Regions and Methods of Fabricating the Same」、及び２００５年６月２１日出願の特許文献１１、名称「Semiconductor Devices Having Varying Electrode Widths to Provide Non-Uniform Gate Pitches and Related Methods」に記載されているようなデバイスも、本発明の実施形態に組み合わせて使用することができる。同特許の開示を、完全に述べる場合と同様に、参照によって本明細書に組み込む。
再び、図１を参照すると、ｐ+領域１４は、ｐ型導電性、例えば、ｐ型導電性炭化ケイ素の領域である。ｐ+領域１４では、約１．０×１０18ｃｍ-3から約１．０×１０20ｃｍ-3のキャリア濃度が適切となりうるが、できるだけ高いキャリア濃度が好ましい。キャリア濃度は、ｐ+領域１４全体にわたって一定ではない可能性があるが、その上でのオーム接点の形成を容易にするために、キャリア濃度は、ｐ+領域１４の表面でできるだけ高くすることが好ましい。本発明の実施形態では、ｐ+導電性領域１４は、基板１０内に設けることができる。例えば、ｐ+導電性領域１４は、第１の緩衝層１２又は基板１０中に約０．４μｍ延びることができる。ソース領域１３の下にｐ+導電性領域１４が存在すると、ソース領域１３からの電子注入を抑制することができ、したがって、降伏電圧を改善することが可能である。さらに、ｐ+導電性領域１４がドレイン領域１７の下まで延びないことにより、デバイスへの寄生の導入を阻止することができ、したがって、デバイス性能に影響を及ぼす恐れがない。
第１の緩衝層１２は、基板１０と第２の緩衝（バッファ）層１６の間に配置することができる。第２の緩衝層１６は、例えば、キャリア濃度が約１×１０16ｃｍ-3から約５×１０16ｃｍ-3のｐ型炭化ケイ素とすることができる。ただし、このキャリア濃度は、通常、約１．５×１０16ｃｍ-3である。また、ｐ型炭化ケイ素の第２の緩衝層１６の厚さは、約０．５μｍから約１．０μｍとすることができる。第２の緩衝層１６は、ｐ型導電性炭化ケイ素であるものとして上述したが、本発明はこの構成に限定されない。また、例えば、第２の緩衝層１６は、緩衝層１２に関して上述したように、ｎ型導電性、例えば、非常に軽度にドープされたｎ型導電性ＳｉＣ、又は非ドープＳｉＣとすることができる。本発明の実施形態では、第２の緩衝層１６は、基板１０上に直接設けることができる。
図１に示すように、チャネル層１８を、第２の緩衝層１６上に設ける。このチャネル層１８は、例えば、ｎ型導電性チャネル層とすることができる。ｎ型導電性チャネル層１８は、６Ｈ、４Ｈ、１５Ｒ、又は３Ｃ多形のｎ型導電性炭化ケイ素から形成することができる。ｎ型導電性チャネル層１８は、例えば、キャリア濃度の異なるｎ型導電性炭化ケイ素の１つ又は複数の層を含むことができる。チャネル層１８の厚さは、約５００Åから約３０００Åとすることができ、そのキャリア濃度は、約１．０×１０16ｃｍ-3から約２．０×１０18ｃｍ-3とすることができる。
図１にさらに示すように、ｎ+領域１３及びｎ+領域１７を、それぞれデバイスのソース領域内及びドレイン領域内に設ける。ｎ+領域１３及びｎ+領域１７は、通常、ｎ型導電性炭化ケイ素であり、キャリア濃度が、ｎ型導電性チャネル層１８のキャリア濃度より高い。ｎ+領域１３及びｎ+領域１７では、約１×１０19ｃｍ-3のキャリア濃度が適切となりうるが、できるだけ高いキャリア濃度が好ましい。
オーム接点２６，２２を、それぞれ注入領域１３及び注入領域１７上に設け、間隔を置いて配置して、ソース接点２６及びドレイン接点２２を設ける。オーム接点２５を、ｐ+導電性領域１４上に設けて、ｐ+接点２５を設ける。オーム接点２５，２６及び２２は、ニッケル又は他の適切な金属から形成することが好ましい。ｐ+導電性領域１４は、例えば、ｐ+オーム接点２５をソース接点２６に電気的に結合させることによって、ソースと同じ電位で維持される。酸化物などの絶縁層２０を、デバイスの露出させた表面上にさらに設けることができる。
本発明の実施形態によるトランジスタは、ゲート凹部４３及び接触バイアホール４２を含んでいる。ゲート凹部４３は、第１の深さＤ１及び第２の深さＤ２を有する。第１の深さＤ１は、約５００Åから約１５００Åであり、第２の深さＤ２は、約７００Åから約２２００Åである。図１に示すように、ゲート凹部４３は、絶縁層２０を貫通してチャネル層１８中に延びる。接触バイアホール４２は、ソース領域１３に隣接して設けられ、少なくともｐ+領域１４の一部分を露出させる。
図１にさらに示すように、ゲート凹部４３の第１の深さＤ１及び第２の深さＤ２のため、チャネル層１８は複数の厚さを有する。第１の厚さＴ１を、チャネル層１８のソース側に設け、第１の厚さＴ１より厚い第２の厚さＴ２を、チャネル層１８のドレイン側に設ける。本発明の実施形態では、第１の厚さＴ１は、約３００Åから約８００Åであり、第２の厚さＴ２は、約５００Åから約１５００Åである。
ゲート凹部４３は、第１の側壁４３Ａ及び第２の側壁４３Ｂを有する。第１の側壁４３Ａは、ゲート凹部４３のソース側にあり、第２の側壁４３Ｂは、ゲート凹部４３のドレイン側にある。チャネル層１８のうち第１の厚さＴ１を有する部分の長さＬ１は、約０．１５から約０．３μｍとすることができ、チャネル層１８のうち第２の厚さＴ２を有する部分の長さＬ２は、約０．２から約０．５μｍである。したがって、チャネル層１８のうち第１の厚さＴ１を有する部分は、ゲートの第１の側壁４３Ａからドレインへ向けて約０．１５から約０．３μｍ延びることができる。同様に、チャネル層１８のうち第２の厚さＴ２を有する部分は、ゲートの第２の側壁４３Ｂからソースへ向けて約０．２から約０．５μｍ延びることができる。
本発明の実施形態によれば、長さＬ１及びＬ２は、キャリアが大部分の領域で速度飽和になるように、また所与の用途向けの降伏電圧を実現できるように設計することができる。デバイスシミュレーションを実施して、長さＬ１及びＬ２を特定の用途向けに最適化することができる。
したがって、本発明の実施形態によるＭＥＳＦＥＴは、チャネル層内のピンチオフ電圧の横方向の変動をもたらす。したがって、これらのＭＥＳＦＥＴでは、比較的電子速度をより高くし、ドレイン電流をより高くし、かつ相互コンダクタンスをより高くより均一にすることができる。相互コンダクタンスをより均一にすることは通常、歪みを軽減し、また、デバイスの直線性及び効率を改善するために重要である。さらに、本発明の実施形態によるＭＥＳＦＥＴは、ゲート凹部４３を含むことができ、それによりデバイスのより高い出力を実現することができる。
再び、図１を参照すると、ゲート接点２４は、ソース領域１３とドレイン領域１７の間のゲート凹部４３内に設けることができる。このゲート接点２４は、クロム、白金、白金シリサイド、ニッケル、及び／又はＴｉＷＮから形成することができるが、ショットキー効果を実現するために当業者には周知の、金などの他の金属を使用することもできる。ショットキーゲート接点２４は、通常、３層構造を有する。そのような構造は、クロム（Ｃｒ）の接着性が高いため、利点を有することができる。例えば、ゲート接点２４は任意選択で、ｎ型導電性チャネル層１８に接触する、第１のクロム（Ｃｒ）のゲート層を含むことができる。ゲート接点２４は、さらに、白金（Ｐｔ）及び金又は他の非常に導電性の高い金属の被覆層３２を含むことができる。また、ゲート接点２４は、ゲート凹部４３内のｎ型導電性チャネル層１８上に第１のニッケル層を含むこともできる。ゲート接点２４は、さらに、第１のニッケル層上に、金層を含む被覆層を含むことができる。
図１にさらに示すように、金属被覆層２８，３０及び３２を、それぞれソース接点２６及びｐ+接点２５、ドレイン接点２２、ならびにゲート接点２４上に設けることができる。被覆層２８、３０、及び３２は、金、銀、アルミニウム、白金、及び／又は銅とすることができる。他の適切な導電性の高い金属を被覆層に使用することもできる。さらに、金属被覆層２８は、ｐ+領域１４のｐ+接点２５をソース接点２６に電気的に結合させることができる。
図２Ａ乃至図２Ｉは、本発明に係る金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）の製造方法の工程（処理ステップ）を示す横断面図である。図２Ａで分かるように、任意選択の第１の緩衝層１２を、基板１０上に成長又は堆積させることができる。基板１０は、半絶縁性ＳｉＣ基板、ｐ型基板、又はｎ型基板とすることができる。基板１０は、非常に軽度にドープすることができる。第１の緩衝層１２は、キャリア濃度が約３．０×１０15ｃｍ-3以下のｐ型導電性炭化ケイ素とすることができる。ただし、このキャリア濃度は、通常、１．０×１０15ｃｍ-3以下である。また、第１の緩衝層１２は、ｎ型炭化ケイ素又は非ドープ炭化ケイ素とすることもできる。
図２Ａにさらに示すように、ｐ+領域１４を注入するために、マスク４５を形成することができる。ｐ+領域１４は、通常、例えば、アルミニウム、ホウ素、及び／又はガリウムのイオン注入によって形成し、その後、高温で焼鈍する。適切な焼鈍温度は、約１３００から約１６００℃とすることができ、通常、約１５００℃である。図２Ｂに示すように、マスク４５によって覆われていない領域上でイオン注入を実行して、ｐ+領域１４を形成することができる。したがって、第１の緩衝層１２がある場合は、その部分、又は基板１０内にイオンを注入して、ｐ型導電性、例えば、ｐ型導電性炭化ケイ素の高ドープ領域を設ける。注入後、ドーパントを焼鈍して、注入物を導通状態にする。ｐ型導電性の高ドープ領域は、第１の緩衝層１２又は基板１０中に約０．４μｍ延びることができる。
図２Ｂで分かるように、第２の緩衝層１６及びｎ型導電性チャネル層１８を、第１の緩衝層１２上に成長又は堆積させる。第１の緩衝層１２が含まれない場合、第２の緩衝層１６及びｎ型導電性チャネル層１８は、基板１０上に成長又は堆積できることを理解されるであろう。図２Ｂに示すように、第２の緩衝層１６は第１の緩衝層１２上に形成し、ｎ型導電性チャネル層１８は第２の緩衝層１６上に形成する。
図２Ｃに示すように、ｎ+領域１３及びｎ+領域１７を注入するために、マスク５０を形成することができる。ｎ+領域１３及びｎ+領域１７は、通常、例えば、窒素（Ｎ）又はリン（Ｐ）のイオン注入によって形成し、その後、高温で焼鈍する。適切な焼鈍温度は、約１１００から約１６００℃とすることができる。図２Ｄに示すように、マスク５０によって覆われていない領域上でイオン注入を実行して、ｎ+領域１３及びｎ+領域１７を形成することができる。したがって、ｎ型導電性チャネル層１８の部分内にイオンを注入して、ｎ型導電性チャネル層１８よりキャリア濃度が高い、ｎ型導電性、例えば、ｎ型導電性ＳｉＣの高ドープ領域を設ける。注入後、ドーパントを焼鈍して、注入物を導通状態にする。
図２Ｄで分かるように、基板１０と第１の緩衝層１２とｐ+領域１４と第２の緩衝層１６及びｎ型導電性チャネル層１８をエッチングして、絶縁メサを形成することができる。この絶縁メサは、基板１０と第１の緩衝層１２とｐ+領域１４と第２の緩衝層１６及びｎ型導電性チャネル層１８によって構成される側壁５５，５７を有する。この側壁５５，５７は、トランジスタの周囲を構成する。絶縁メサの側壁は、ｐ+導電性領域１４を通り越して下向きに延びる。図２Ｄに示すように、絶縁メサは、デバイスの基板１０中に延びるように形成することができる。絶縁メサは、デバイスの空乏領域を通り越して延びて、デバイス内の電流の流れをメサ内に閉じ込め、デバイスのキャパシタンスを低減させることができる。絶縁メサは、上述したデバイスを反応性イオンエッチングすることによって形成することが好ましいが、当業者に周知の他の方法を使用して絶縁メサを形成することもできる。さらに、絶縁メサを利用しない場合、デバイスは、陽子衝撃、補償原子（ｃｏｍｐｅｎｓａｔｉｎｇ ａｔｏｍ）を用いた逆ドープ（ｃｏｎｔｅｒｄｏｐｉｎｇ）、又は当業者に周知の他の方法などの他の方法を使用して分離することができる。
本実施形態では、第２の緩衝層１６及びｎ型導電性チャネル層１８のみをエッチングして、絶縁メサを形成することができる。本実施形態では、トランジスタの周囲を構成する側壁５５，５７は、第２の緩衝層１６及びｎ型導電性チャネル層１８によって構成される。
図２Ｄに示すように、チャネル層１８ならびにｎ+領域１３及びｎ+領域１７上の、絶縁層２０、例えば、窒化物及び／又は酸化物層の形成を示す。絶縁層２０は、成長又は堆積させることができる。図２Ｅに示すように、フォトレジストを、絶縁層２０上に形成する。フォトレジストは、第１の部分４７及び第２の部分４６を有する。第１の部分４７は、ｎ+領域１３及びｎ+領域１７上に設け、第２の部分は、ゲート領域１３のドレイン側に設ける。図示のように、第１の部分４７は、厚さＴ３を有し、第２の部分４６は、第１の部分の厚さＴ３より薄い厚さＴ４を有する。第１の部分の厚さＴ３は、約１．０μｍとすることができ、第２の部分Ｔ４の厚さは、厚さＴ３より小さい。
図２Ｆに示すように、絶縁層２０の一部分を、例えば、誘導結合プラズマ（ＩＣＰ）エッチング又は反応性イオンエッチング（ＲＩＥ）などのドライエッチング工程を使用してエッチングする。それによって、フォトレジストの浸食を軽減することができる。エッチングの深さは、後のエッチング工程における絶縁体２０及びチャネル層１８の段差によって、かつ／又はエッチング速度によって決定することができる。
フォトレジストの第２の部分４６は、除去することができる。フォトレジストの第２の部分の除去中に、フォトレジストの第１の部分４７の一部分も除去できる。フォトレジストの第２の部分４６を除去した後、図２Ｇに示すように、絶縁体２０及びＳｉＣチャネル層１８をさらにエッチングして、ゲート凹部４３を設けることができる。本発明の実施形態によれば、ゲート凹部４３は、第１の深さＤ１及び第２の深さＤ２を有する。第１の深さＤ１は、約５００Åから約１５００Åであり、第２の深さＤ２は、約７００Åから約２２００Åである。図２Ｇに示すように、ゲート凹部４３は、絶縁層２０を貫通してチャネル層１８中に延びる。
図２Ｇにさらに示すように、ゲート凹部４３の第１の深さＤ１及び第２の深さＤ２により、チャネル層１８は複数の厚さを有する。第１の厚さＴ１を、チャネル層のソース側に設け、第１の厚さＴ１より厚い第２の厚さＴ２を、チャネル層１８のドレイン側に設ける。本発明の実施形態では、第１の厚さＴ１は、約３００Åから約８００Åであり、第２の厚さＴ２は、約５００Åから約１５００Åである。
ゲート凹部４３は、第１の側壁４３Ａ及び第２の側壁４３Ｂを有する。第１の側壁４３Ａは、ゲート凹部４３のソース側にあり、第２の側壁４３Ｂは、ゲート凹部４３のドレイン側にある。チャネル層１８のうち第１の厚さＴ１を有する部分は長さＬ１を有し、長さＬ１は、ゲート凹部４３の第１の側壁からドレインへ向けて約０．１５から約０．３μｍである。チャネル層１８のうち第２の厚さを有する部分は長さＬ２を有し、長さＬ２は、ゲート凹部４３の第２の側壁４３Ｂからソースへ向けて約０．２から約０．５μｍ延びる。図２Ｈに示すように、フォトレジスト４７の第１の部分は、除去することができる。
図３Ａ乃至図３Ｄは、本発明に係る金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）の他の製造方法の工程（処理ステップ）を示す横断面図である。本発明の実施形態では、ゲート凹部４３は、図３Ａ乃至図３Ｄに示す工程図（処理ステップ）を使用して製造することができる。図３Ａを参照して説明する工程は、非特許文献４に詳細に説明されている。同特許文献の開示を、その全体を述べる場合と同様に、参照によって本明細書に組み込む。
図３Ａに示すように、第１の部分４８及び第２の部分４９を有するフォトレジストを、絶縁層２０上に設ける。上述したように、第１の部分４８は、第２の部分４９より厚い。絶縁層２０を貫通して、チャネル層１８中には及ばずにエッチングする。絶縁層２０の一部分を、チャネル層１８上に残すことができる。絶縁体２０は、チャネル層１８をエッチングすることなく絶縁層２０をエッチングするように、例えば、選択的エッチング剤を使用してエッチングすることができる。
図３Ｂに示すように、チャネル層１８の一部分を、フォトレジストの第２の部分４９及び絶縁層２０をマスクとして使用してエッチングする。図３Ｃに示すように、フォトレジストの第２の部分４９は、除去することができ、フォトレジストの第２の部分４９によって覆われていた絶縁層２０は、例えば、誘導結合プラズマ（ＩＣＰ）エッチング又は反応性イオンエッチング（ＲＩＥ）を使用してドライエッチングすることができる。同様に、図３Ｃに示すように、チャネル層１８も、ドライエッチングを使用してエッチングすることができる。チャネル層１８のうちあらかじめエッチングされている部分と、チャネル層１８のうちフォトレジストの第２の部分４９によって覆われていた部分とをどちらもエッチングして、その結果、上述し、かつ図３Ｄに示すように、深さの異なるチャネル層１８を得ることができる。図３Ｄに示すように、フォトレジストの第１の部分４８は、除去することができる。
再び、図２Ｉを参照すると、ＭＥＳＦＥＴは、この図２Ｉに示すように完成させることができる。具体的には、マスク（図示せず）を、絶縁層２０上に形成することができ、ゲート接点２４を、マスクに応じてゲート凹部４３内に堆積させることができる。図示しないが、接触窓を、絶縁層２０を貫通してｎ+領域１３及びｎ+領域１７までエッチングすることができる。第３の接触窓は、高ドープｐ+領域１４の上の絶縁層２０内にエッチングすることができる。次いで、ニッケルを蒸着させて、それぞれソース接点２６及びドレイン接点２２を堆積させることができる。このニッケルを焼鈍して、図２Ｉに示すように、オーム接点２６，２２を形成することができる。そのような堆積及び焼鈍工程は、当業者に周知の従来の技術を利用して実施することができる。例えば、オーム接点２６，２２は、約２分間、約９５０℃から約１１００℃の温度で焼鈍することができる。ただし、他の時間及び温度を利用することもできる。例えば、約３０秒から約１０分の時間を、許容可能とすることができる。
図２Ｉにさらに示すように、ＭＥＳＦＥＴの接触バイアホール４２を形成することができる。ｎ型導電性チャネル層１８及び第２の緩衝層１６を貫通してエッチングし、ｐ+導電性領域１４を露出させて、接触バイアホール４２を形成することができる。エッチング工程は、例えば、ドライ又はウェットエッチング工程とすることができる。図２Ｉにさらに示すように、ニッケルを蒸着させて、ｐ+接点２５を堆積させることができる。このニッケルを焼鈍して、オーム接点２５を形成することができる。そのような堆積及び焼鈍工程は、当業者に周知の従来の技術を利用して実施することができる。例えば、オーム接点２５は、約６００℃から約１０５０℃の温度で焼鈍することができる。
図２Ｉは、また、被覆層２８，３０及び３２を示す。通常は、クロム層（ゲート接点）は、蒸着によって形成する。次いで、ゲート構造は、白金及び金の堆積によって完成することができる。また、被覆層２８，３０は、ゲート構造の形成の前でも後でも形成することができる。実際には、チタン／白金／金の構造を利用する場合、被覆層の白金及び金の部分は、ゲート構造の白金及び金の部分３２と同じ処理ステップで形成することができる。したがって、被覆層２８，３０は、ゲート接点２４の形成の前、又はゲート接点２４の形成の後に形成することができる。さらに図示のように、ソース接点２６とｐ+接点は、単一の被覆層２８を共有する。単一の被覆層２８は、ソースを、高ドープｐ型導電性領域１４に電気的に結合させる。また、上述したように、ゲート凹部４３は、２重凹部構造とすることができ、ゲートは、この２重凹部構造の範囲内に配置することもできる。
本発明について、ＳｉＣ ＭＥＳＦＥＴに関して上述したが、本発明は、ＳｉＣ ＭＥＳＦＥＴに限定されない。例えば、本発明の実施形態によるＭＥＳＦＥＴは、例えば、砒化ガリウム（ＧａＡｓ）ＭＥＳＦＥＴ又は窒化ガリウム（ＧａＮ）ＭＥＳＦＥＴとすることができる。具体的には、本発明についてＧａＡｓ ＭＥＳＦＥＴに関して説明した場合、ｐ型導電性領域は、ｐ型導電性ＧａＡｓ領域とすることができ、ｎ型導電性チャネル層は、ｎ型導電性ＧａＡｓ層などとすることができる。
図面及び本明細書では、本発明の典型的な好ましい実施形態を開示してきた。特定の用語を使用するが、それらは、一般的かつ説明的な意味でのみ使用し、特許請求の範囲に述べる本発明の範囲を制限する目的ではない。
Claims (29)
- 金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）の単位セルであって、
ソースとドレイン及びゲートを有するＭＥＳＦＥＴを含み、前記ゲートは、前記ソースと前記ドレインの間で、前記ＭＥＳＦＥＴのチャネル層上にあり、前記チャネル層は、前記チャネル層のソース側に第１の厚さと、前記チャネル層のドレイン側に、前記第１の厚さより厚い第２の厚さとを有することを特徴とするＭＥＳＦＥＴの単位セル。 - 前記第１の厚さは、約３００Åから約８００Åであり、前記第２の厚さＴ２は、約５００Åから約１５００Åであることを特徴とする請求項１に記載のＭＥＳＦＥＴ。
- 前記ゲートは、第１の側壁及び第２の側壁を有し、前記第１の側壁は前記ゲートのソース側にあり、前記第２の側壁は前記ゲートのドレイン側にあり、前記第１の厚さを有する前記チャネル層は、前記ゲートの前記第１の側壁から前記ドレインへ向けて約０．１５から約０．３μｍ延びることを特徴とする請求項１に記載のＭＥＳＦＥＴ。
- 前記ゲートは、第１の側壁及び第２の側壁を有し、前記第１の側壁は前記ゲートのソース側にあり、前記第２の側壁は前記ゲートのドレイン側にあり、前記第２の厚さを有する前記チャネル層は、前記ゲートの前記第２の側壁から前記ソースへ向けて約０．２から約０．５μｍ延びることを特徴とする請求項１に記載のＭＥＳＦＥＴ。
- 炭化ケイ素（ＳｉＣ）基板をさらに含み、前記チャネル層はＳｉＣ基板上にあり、かつｎ型導電性ＳｉＣを含むことを特徴とする請求項１に記載のＭＥＳＦＥＴ。
- 前記チャネル層の厚さは、約５００Åから約３０００Åであることを特徴とする請求項５に記載のＭＥＳＦＥＴ。
- 前記チャネル層のキャリア濃度は、約１．０×１０16ｃｍ-3から約２．０×１０18ｃｍ-3であることを特徴とする請求項５に記載のＭＥＳＦＥＴ。
- 前記チャネル層上に、それぞれ前記ソース及び前記ドレインを構成する第１及び第２のオーム接点をさらに含むことを特徴とする請求項１に記載のＭＥＳＦＥＴ。
- 前記ソースと前記ドレインの間に、前記チャネル層を露出させる凹部をさらに含み、前記凹部は、前記凹部のソース側に、前記チャネル層の前記第１の厚さを構成する第１の深さと、前記凹部のドレイン側に、前記チャネルの前記第２の厚さを構成する第２の深さとを有し、前記ゲートは、前記凹部内に配置されることを特徴とする請求項８に記載のＭＥＳＦＥＴ。
- 前記第１の深さは、約７００Åから約２２００Åであり、前記第２の深さは、約５００Åから約１５００Åであることを特徴とする請求項９に記載のＭＥＳＦＥＴ。
- 前記チャネル層上に絶縁層をさらに含み、前記凹部は、前記絶縁層を貫通して前記チャネル層中に延びることを特徴とする請求項９に記載のＭＥＳＦＥＴ。
- 前記絶縁層は、窒化物及び／又は酸化物を含むことを特徴とする請求項１１に記載のＭＥＳＦＥＴ。
- 前記ＭＥＳＦＥＴは、前記チャネル層に沿ってピンチオフ電圧の横方向の変動を示すことを特徴とする請求項１に記載のＭＥＳＦＥＴ。
- 炭化ケイ素（ＳｉＣ）金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）の単位セルであって、
ソースとドレイン及びゲートを有するＳｉＣ ＭＥＳＦＥＴを含み、前記ゲートは、前記ソースと前記ドレインの間で、前記ＭＥＳＦＥＴのＳｉＣチャネル層上にあり、前記ＳｉＣチャネル層は、前記ＳｉＣチャネル層のソース側に第１の厚さと、前記ＳｉＣチャネル層のドレイン側に、前記第１の厚さより厚い第２の厚さとを有することを特徴とするＳｉＣ ＭＥＳＦＥＴの単位セル。 - 前記第１の厚さは、約３００Åから約８００Åであり、前記第２の厚さＴ２は、約５００Åから約１５００Åであることを特徴とする請求項１４に記載のＳｉＣ ＭＥＳＦＥＴ。
- 前記ゲートは、第１の側壁及び第２の側壁を有し、前記第１の側壁は前記ゲートのソース側にあり、前記第２の側壁は前記ゲートのドレイン側にあり、前記第１の厚さを有する前記ＳｉＣチャネル層は、前記ゲートの前記第１の側壁から前記ドレインへ向けて約０．１５から約０．３μｍ延びることを特徴とする請求項１４に記載のＳｉＣ ＭＥＳＦＥＴ。
- 前記ゲートは、第１の側壁及び第２の側壁を有し、前記第１の側壁は前記ゲートのソース側にあり、前記第２の側壁は前記ゲートのドレイン側にあり、前記第２の厚さを有する前記ＳｉＣチャネル層は、前記ゲートの前記第２の側壁から前記ソースへ向けて約０．２から約０．５μｍ延びることを特徴とする請求項１４に記載のＳｉＣ ＭＥＳＦＥＴ。
- 前記ＳｉＣ ＭＥＳＦＥＴは、前記ＳｉＣチャネル層に沿ってピンチオフ電圧の横方向の変動を示すことを特徴とする請求項１４に記載のＳｉＣ ＭＥＳＦＥＴ。
- 金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）の単位セルを形成する方法であって、
ソース、ドレイン、及びゲートを有するＭＥＳＦＥＴを形成するステップを含み、前記ゲートは、前記ソースと前記ドレインの間で、前記ＭＥＳＦＥＴのチャネル層上にあり、前記チャネル層は、前記チャネル層のソース側に第１の厚さと、前記チャネル層のドレイン側に、前記第１の厚さより厚い第２の厚さとを有することを特徴とする方法。 - 前記チャネル層は、前記ソースと前記ドレインの間に、前記チャネル層を露出させる凹部を構成し、前記凹部は、前記凹部のソース側に、前記チャネル層の前記第１の厚さを構成する第１の深さと、前記凹部のドレイン側に、前記チャネルの前記第２の厚さを構成する第２の深さとを有し、前記ゲートは、前記凹部内に配置されることを特徴とする請求項１９に記載の方法。
- 前記第１の深さは、約７００Åから約２２００Åであり、前記第２の深さは、約５００Åから約１５００Åであることを特徴とする請求項２０に記載の方法。
- 前記凹部を形成するステップは、
前記チャネル層上にフォトレジストを形成するステップであって、前記フォトレジストは第１及び第２の部分を有し、前記第１の部分は、前記ソース及び前記ドレイン上にあり、かつ第３の厚さを有し、前記第２の部分は、ゲート領域のドレイン側にあり、かつ前記第３の厚さより薄い第４の厚さを有するステップと、
前記フォトレジストの前記第１及び第２の部分に応じて前記凹部をエッチングするステップと、
前記フォトレジストの前記第２の部分を除去するステップと、
前記フォトレジストの前記第１の部分に応じて前記凹部をエッチングするステップと
を含むことを特徴とする請求項２０に記載の方法。 - 前記凹部を形成するステップは、前記チャネル層上に絶縁層を形成するステップに先行され、
前記フォトレジストの前記第１及び第２の部分に応じて前記凹部をエッチングするステップは、前記フォトレジストの前記第１及び第２の部分に応じて前記ソース側の前記絶縁層中へエッチングするステップを含み、
前記フォトレジストの前記第１の部分に応じて前記凹部をエッチングするステップは、前記フォトレジストの前記第１の部分に応じて、前記絶縁層を貫通し、前記ソース側及び前記ドレイン側の前記チャネル層中へエッチングするステップを含むことを特徴とする請求項２２に記載の方法。 - 前記フォトレジストの前記第１及び第２の部分に応じて前記凹部をエッチングするステップは、誘導結合プラズマ（ＩＣＰ）及び／又は反応性イオンエッチング（ＲＩＥ）を使用してドライエッチングするステップを含むことを特徴とする請求項２３に記載の方法。
- 前記絶縁層上にゲートマスクを形成するステップと、
前記ゲートマスクに応じて前記凹部内に前記ゲートを堆積させるステップとをさらに含むことを特徴とする請求項２３に記載の方法。 - 前記凹部を形成するステップは、前記チャネル層上に絶縁層を形成するステップに先行され、
前記フォトレジストの前記第１及び第２の部分に応じて前記凹部をエッチングするステップは、
前記絶縁層のうち前記フォトレジストの前記第１及び第２の部分によって覆われていない部分のみが除去されるように、選択的エッチング剤を使用して前記絶縁層をエッチングするステップと、
前記フォトレジストの前記第２の部分及び前記絶縁層をマスクとして使用して、前記チャネル層のうち前記フォトレジストの前記第１及び第２の部分によって覆われていない部分をエッチングするステップとを含み、
前記フォトレジストの前記第１の部分に応じて前記凹部をエッチングするステップは、
誘導結合プラズマ（ＩＣＰ）及び／又は反応性イオンエッチング（ＲＩＥ）を使用して、前記ゲート領域の前記ドレイン側の前記絶縁層をエッチングするステップと、
前記ゲート領域の前記ソース側及び前記ドレイン側の前記チャネル層をエッチングするステップとを含むことを特徴とする請求項２２に記載の方法。 - 前記チャネル層を形成するステップは、前記第１の厚さが約３００Åから約８００Åであり、前記第２の厚さＴ２が約５００Åから約１５００Åである前記チャネル層を形成するステップを含むことを特徴とする請求項１９に記載の方法。
- 前記ゲートは、第１の側壁及び第２の側壁を有し、前記第１の側壁は前記ゲートのソース側にあり、前記第２の側壁は前記ゲートのドレイン側にあり、また前記第１の厚さを有する前記チャネル層は、前記ゲートの前記第１の側壁から前記ドレインへ向けて約０．１５から約０．３μｍ延びることを特徴とする請求項１９に記載の方法。
- 前記ゲートは、第１の側壁及び第２の側壁を有し、前記第１の側壁は前記ゲートのソース側にあり、前記第２の側壁は前記ゲートのドレイン側にあり、前記第２の厚さを有する前記チャネル層は、前記ゲートの前記第２の側壁から前記ソースへ向けて約０．２から約０．５μｍ延びることを特徴とする請求項１９に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/289,158 US7402844B2 (en) | 2005-11-29 | 2005-11-29 | Metal semiconductor field effect transistors (MESFETS) having channels of varying thicknesses and related methods |
| PCT/US2006/044139 WO2007064463A1 (en) | 2005-11-29 | 2006-11-14 | Metal semiconductor field effect transistors (mesfets) having channels of varying thicknesses and related methods |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2009517883A true JP2009517883A (ja) | 2009-04-30 |
Family
ID=37836915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008543305A Pending JP2009517883A (ja) | 2005-11-29 | 2006-11-14 | 厚さの異なるチャネルを有する金属半導体電界効果トランジスタ及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7402844B2 (ja) |
| EP (1) | EP1958264B1 (ja) |
| JP (1) | JP2009517883A (ja) |
| WO (1) | WO2007064463A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011119512A (ja) * | 2009-12-04 | 2011-06-16 | Denso Corp | 半導体装置およびその製造方法 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7982247B2 (en) * | 2008-08-19 | 2011-07-19 | Freescale Semiconductor, Inc. | Transistor with gain variation compensation |
| JP4985757B2 (ja) * | 2009-12-25 | 2012-07-25 | 株式会社デンソー | 炭化珪素半導体装置 |
| JP2011159714A (ja) * | 2010-01-29 | 2011-08-18 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
| US9263571B2 (en) * | 2012-12-28 | 2016-02-16 | Hitachi, Ltd. | Silicon carbide semiconductor device and manufacturing method thereof |
| US9741811B2 (en) | 2014-12-15 | 2017-08-22 | Samsung Electronics Co., Ltd. | Integrated circuit devices including source/drain extension regions and methods of forming the same |
| CN110828565B (zh) * | 2019-10-30 | 2022-03-15 | 杭州电子科技大学 | 一种具有p型埋层的双沟道高耐压氮化镓场效应晶体管 |
| US11004940B1 (en) * | 2020-07-31 | 2021-05-11 | Genesic Semiconductor Inc. | Manufacture of power devices having increased cross over current |
Family Cites Families (57)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51424Y2 (ja) | 1971-02-02 | 1976-01-08 | ||
| DE2324780C3 (de) | 1973-05-16 | 1978-07-27 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren zum Herstellen eines Halbleiterbauelements |
| JPS6051213B2 (ja) | 1978-05-30 | 1985-11-13 | 株式会社フジクラ | 伸縮自在なテ−プ電線の製造装置 |
| JPS59134874A (ja) | 1983-01-21 | 1984-08-02 | Hitachi Ltd | 半導体装置の製造方法 |
| JPS60142568A (ja) | 1983-12-29 | 1985-07-27 | Sharp Corp | 炭化珪素電界効果トランジスタの製造方法 |
| US4762806A (en) | 1983-12-23 | 1988-08-09 | Sharp Kabushiki Kaisha | Process for producing a SiC semiconductor device |
| US4737469A (en) | 1984-01-19 | 1988-04-12 | Honeywell Inc. | Controlled mode field effect transistors and method therefore |
| JPS60154674A (ja) | 1984-01-25 | 1985-08-14 | Hitachi Ltd | 電子装置の製造方法 |
| JPS60189250A (ja) | 1984-03-08 | 1985-09-26 | Fujitsu Ltd | 半導体装置 |
| DE3578271D1 (de) | 1984-11-02 | 1990-07-19 | Toshiba Kawasaki Kk | Feldeffekttransistor mit einem schottky-gate und herstellungsverfahren dafuer. |
| JP2615390B2 (ja) | 1985-10-07 | 1997-05-28 | 工業技術院長 | 炭化シリコン電界効果トランジスタの製造方法 |
| DE3685495D1 (de) | 1986-07-11 | 1992-07-02 | Ibm | Verfahren zur herstellung einer unteraetzten maskenkontur. |
| JPS6347983A (ja) | 1986-08-18 | 1988-02-29 | Sharp Corp | 炭化珪素電界効果トランジスタ |
| US5229625A (en) | 1986-08-18 | 1993-07-20 | Sharp Kabushiki Kaisha | Schottky barrier gate type field effect transistor |
| JPS63263771A (ja) | 1987-04-22 | 1988-10-31 | Hitachi Ltd | 化合物半導体デバイス |
| JPS6459961A (en) | 1987-08-31 | 1989-03-07 | Toshiba Corp | Semiconductor device |
| JPS6481274A (en) | 1987-09-22 | 1989-03-27 | Matsushita Electric Ind Co Ltd | Semiconductor device |
| JPH0797660B2 (ja) | 1987-10-20 | 1995-10-18 | 三洋電機株式会社 | ＳｉＣ青色発光ダイオード |
| JPH0797659B2 (ja) | 1987-10-20 | 1995-10-18 | 三洋電機株式会社 | ＳｉＣ青色発光ダイオード |
| US4947218A (en) | 1987-11-03 | 1990-08-07 | North Carolina State University | P-N junction diodes in silicon carbide |
| JPH0798684B2 (ja) | 1988-01-19 | 1995-10-25 | 日本碍子株式会社 | 高密度ＳｉＣ焼結体の製造方法 |
| JPH01196873A (ja) | 1988-02-02 | 1989-08-08 | Sharp Corp | 炭化珪素半導体装置 |
| JP2612040B2 (ja) | 1988-06-28 | 1997-05-21 | 株式会社豊田中央研究所 | β−ＳｉＣを用いたＭＯＳ・ＦＥＴ及びその製造方法 |
| US5014108A (en) | 1990-05-15 | 1991-05-07 | Harris Corporation | MESFET for dielectrically isolated integrated circuits |
| JPH04225534A (ja) | 1990-12-27 | 1992-08-14 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JPH0547798A (ja) | 1991-01-31 | 1993-02-26 | Texas Instr Inc <Ti> | 抵抗性ＡｌＧａＡｓを有するＧａＡｓ ＦＥＴ |
| US5289015A (en) | 1991-04-25 | 1994-02-22 | At&T Bell Laboratories | Planar fet-seed integrated circuits |
| US5270554A (en) | 1991-06-14 | 1993-12-14 | Cree Research, Inc. | High power high frequency metal-semiconductor field-effect transistor formed in silicon carbide |
| US5264713A (en) | 1991-06-14 | 1993-11-23 | Cree Research, Inc. | Junction field-effect transistor formed in silicon carbide |
| KR100242477B1 (ko) | 1991-07-15 | 2000-02-01 | 비센트 비.인그라시아 | 반도체 장치 |
| US5510630A (en) | 1993-10-18 | 1996-04-23 | Westinghouse Electric Corporation | Non-volatile random access memory cell constructed of silicon carbide |
| US5925895A (en) | 1993-10-18 | 1999-07-20 | Northrop Grumman Corporation | Silicon carbide power MESFET with surface effect supressive layer |
| US5396085A (en) | 1993-12-28 | 1995-03-07 | North Carolina State University | Silicon carbide switching device with rectifying-gate |
| US5399883A (en) | 1994-05-04 | 1995-03-21 | North Carolina State University At Raleigh | High voltage silicon carbide MESFETs and methods of fabricating same |
| US5686737A (en) | 1994-09-16 | 1997-11-11 | Cree Research, Inc. | Self-aligned field-effect transistor for high frequency applications |
| SE9404452D0 (sv) | 1994-12-22 | 1994-12-22 | Abb Research Ltd | Semiconductor device having an insulated gate |
| JPH08250520A (ja) | 1995-03-14 | 1996-09-27 | Mitsubishi Electric Corp | 電界効果型半導体装置 |
| JP3158973B2 (ja) | 1995-07-20 | 2001-04-23 | 富士電機株式会社 | 炭化けい素縦型ｆｅｔ |
| US5821576A (en) | 1995-10-18 | 1998-10-13 | Northrop Grumman Corporation | Silicon carbide power field effect transistor |
| US5972801A (en) | 1995-11-08 | 1999-10-26 | Cree Research, Inc. | Process for reducing defects in oxide layers on silicon carbide |
| JP2728126B2 (ja) | 1995-12-25 | 1998-03-18 | 日本電気株式会社 | 電界効果トランジスタ |
| US5719409A (en) | 1996-06-06 | 1998-02-17 | Cree Research, Inc. | Silicon carbide metal-insulator semiconductor field effect transistor |
| DE19644821C1 (de) | 1996-10-29 | 1998-02-12 | Daimler Benz Ag | Steuerbare Halbleiterstruktur mit verbesserten Schalteigenschaften |
| US5742082A (en) | 1996-11-22 | 1998-04-21 | Motorola, Inc. | Stable FET with shielding region in the substrate |
| US5891769A (en) | 1997-04-07 | 1999-04-06 | Motorola, Inc. | Method for forming a semiconductor device having a heteroepitaxial layer |
| US6121633A (en) | 1997-06-12 | 2000-09-19 | Cree Research, Inc. | Latch-up free power MOS-bipolar transistor |
| JPH11150124A (ja) | 1997-09-12 | 1999-06-02 | Toshiba Corp | 電界効果トランジスタおよびその製造方法 |
| JP3216804B2 (ja) | 1998-01-06 | 2001-10-09 | 富士電機株式会社 | 炭化けい素縦形ｆｅｔの製造方法および炭化けい素縦形ｆｅｔ |
| US6107649A (en) | 1998-06-10 | 2000-08-22 | Rutgers, The State University | Field-controlled high-power semiconductor devices |
| US6316793B1 (en) | 1998-06-12 | 2001-11-13 | Cree, Inc. | Nitride based transistors on semi-insulating silicon carbide substrates |
| US6218680B1 (en) | 1999-05-18 | 2001-04-17 | Cree, Inc. | Semi-insulating silicon carbide without vanadium domination |
| ATE355615T1 (de) | 2000-03-03 | 2006-03-15 | Matsushita Electric Ind Co Ltd | Halbleiteranordnung |
| US6686616B1 (en) | 2000-05-10 | 2004-02-03 | Cree, Inc. | Silicon carbide metal-semiconductor field effect transistors |
| US6458640B1 (en) | 2001-06-04 | 2002-10-01 | Anadigics, Inc. | GaAs MESFET having LDD and non-uniform P-well doping profiles |
| US6906350B2 (en) | 2001-10-24 | 2005-06-14 | Cree, Inc. | Delta doped silicon carbide metal-semiconductor field effect transistors having a gate disposed in a double recess structure |
| US6956239B2 (en) | 2002-11-26 | 2005-10-18 | Cree, Inc. | Transistors having buried p-type layers beneath the source region |
| WO2005114746A1 (en) * | 2004-05-21 | 2005-12-01 | Nanyang Technological University | Novel structures of silicon carbide metal semiconductor field effect transistors for high voltage and high power applications |
-
2005
- 2005-11-29 US US11/289,158 patent/US7402844B2/en active Active
-
2006
- 2006-11-14 EP EP06837532.8A patent/EP1958264B1/en active Active
- 2006-11-14 JP JP2008543305A patent/JP2009517883A/ja active Pending
- 2006-11-14 WO PCT/US2006/044139 patent/WO2007064463A1/en active Application Filing
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011119512A (ja) * | 2009-12-04 | 2011-06-16 | Denso Corp | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7402844B2 (en) | 2008-07-22 |
| EP1958264A1 (en) | 2008-08-20 |
| US20070120168A1 (en) | 2007-05-31 |
| EP1958264B1 (en) | 2016-03-30 |
| WO2007064463A1 (en) | 2007-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7348612B2 (en) | Metal-semiconductor field effect transistors (MESFETs) having drains coupled to the substrate and methods of fabricating the same | |
| JP5758796B2 (ja) | ソース領域の下にｐ型埋込み層を備えたトランジスタ及びその作製方法 | |
| JP4921694B2 (ja) | デルタドープされた炭化シリコン金属半導体電界効果トランジスタ、およびデルタドープされた炭化シリコン金属半導体電界効果トランジスタの製造方法 | |
| JP4335283B2 (ja) | ソース領域下に埋込みｎ型およびｐ型領域を有するトランジスタ、およびその製造方法 | |
| US6686616B1 (en) | Silicon carbide metal-semiconductor field effect transistors | |
| EP2080228B1 (en) | Single voltage supply pseudomorphic high electron mobility transistor (phemt) power device and process for manufacturing the same | |
| JP2008518462A (ja) | トランジスタ用の非対称レイアウト構造及びその製作方法 | |
| JPH05175239A (ja) | 高電力、高周波金属−半導体電界効果トランジスタ | |
| JP2009517883A (ja) | 厚さの異なるチャネルを有する金属半導体電界効果トランジスタ及びその製造方法 | |
| US7943972B2 (en) | Methods of fabricating transistors having buried P-type layers coupled to the gate | |
| US8558242B2 (en) | Vertical GaN-based metal insulator semiconductor FET | |
| JPH10261789A (ja) | 半導体デバイスのための電極構造 | |
| KR100563884B1 (ko) | 접합형 전계 효과 트랜지스터의 제조 방법 | |
| US7737476B2 (en) | Metal-semiconductor field effect transistors (MESFETs) having self-aligned structures | |
| JPH04122033A (ja) | 電界効果トランジスタの製造方法 | |
| JPH05175242A (ja) | 電界効果型トランジスタおよびその製造方法 |