JP4335283B2 - ソース領域下に埋込みn型およびp型領域を有するトランジスタ、およびその製造方法 - Google Patents
ソース領域下に埋込みn型およびp型領域を有するトランジスタ、およびその製造方法 Download PDFInfo
- Publication number
- JP4335283B2 JP4335283B2 JP2007546650A JP2007546650A JP4335283B2 JP 4335283 B2 JP4335283 B2 JP 4335283B2 JP 2007546650 A JP2007546650 A JP 2007546650A JP 2007546650 A JP2007546650 A JP 2007546650A JP 4335283 B2 JP4335283 B2 JP 4335283B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- type conductive
- gate electrode
- sidewall
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 41
- 238000004519 manufacturing process Methods 0.000 title description 19
- 239000004065 semiconductor Substances 0.000 claims abstract description 24
- 230000005669 field effect Effects 0.000 claims abstract description 19
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 90
- 108091006146 Channels Proteins 0.000 claims description 84
- 239000000758 substrate Substances 0.000 claims description 84
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 81
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 25
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 19
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 18
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 16
- 229910002601 GaN Inorganic materials 0.000 claims description 11
- 238000002513 implantation Methods 0.000 claims description 11
- 102000004129 N-Type Calcium Channels Human genes 0.000 claims description 8
- 108090000699 N-Type Calcium Channels Proteins 0.000 claims description 8
- 239000010410 layer Substances 0.000 description 142
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 16
- 230000015556 catabolic process Effects 0.000 description 12
- 230000005684 electric field Effects 0.000 description 11
- 239000000463 material Substances 0.000 description 10
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 9
- 229910052759 nickel Inorganic materials 0.000 description 8
- 239000011651 chromium Substances 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- 239000012212 insulator Substances 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 6
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 5
- 238000000137 annealing Methods 0.000 description 5
- 229910052804 chromium Inorganic materials 0.000 description 5
- 239000002019 doping agent Substances 0.000 description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000011247 coating layer Substances 0.000 description 4
- 239000007943 implant Substances 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 208000034819 Mobility Limitation Diseases 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 229910021334 nickel silicide Inorganic materials 0.000 description 1
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910021339 platinum silicide Inorganic materials 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- LEONUFNNVUYDNQ-UHFFFAOYSA-N vanadium atom Chemical compound [V] LEONUFNNVUYDNQ-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
- H01L29/8128—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate with recessed gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
Claims (45)
- ソース領域、ドレイン領域、およびゲート電極を有し、前記ゲート電極が、前記ソース領域と前記ドレイン領域との間の、n型導電チャネル層上にあるMESFETと、
前記ソース領域の下にあり、前記ドレイン領域の方に延びる端部を有するp型導電領域であって、前記n型導電チャネル層から間隔を置いて配置され、前記ソース領域に電気的に結合され、隣接する領域よりも高いキャリア濃度を有する前記p型導電領域と、
前記ソース領域の下の前記p型導電領域上にあり、前記ドレイン領域の方に、前記p型導電領域の前記端部まで延びるn型導電領域とを備え、
前記ゲート電極は、第1の側壁および第2の側壁を有し、前記第1の側壁が前記ソース領域に隣接し、前記第2の側壁が前記ドレイン領域に隣接し、
前記n型導電領域は、前記ソース領域の下から前記ゲート電極の前記第1の側壁の方に延びるが、前記ゲート電極の前記第1の側壁を越えては延びず、前記p型導電領域との接合によって空乏化し、前記n型導電チャネル層の空乏化が生じる可能性を低減することを特徴とする金属半導体電界効果トランジスタ(MESFET)のユニットセル。 - バッファ層をさらに備え、前記MESFETが前記バッファ層上に設けられ、前記n型導電領域が前記バッファ層中に延びることを特徴とする請求項1に記載のユニットセル。
- 前記n型導電領域が、前記バッファ層中に500Åから1500Å延びることを特徴とする請求項2に記載のユニットセル。
- 前記n型導電領域が、前記バッファ層中に1000Å未満で延びることを特徴とする請求項3に記載のユニットセル。
- 炭化ケイ素(SiC)基板をさらに備え、前記p型導電領域が前記SiC基板上に配設され、前記n型導電チャネル層がn型導電SiCを含み、前記p型導電領域がp型導電SiCを含み、前記n型導電領域がn型導電SiCを含むことを特徴とする請求項1に記載のユニットセル。
- 基板をさらに備え、前記p型導電領域が前記基板上に配設され、前記基板がガリウム砒素(GaAs)または窒化ガリウム(GaN)を含み、前記チャネル層がGaAsまたはGaNを含み、前記p型導電領域がp型導電GaAsまたはp型導電GaNを含み、前記n型導電領域がn型導電GaAsまたはn型導電GaNを含むことを特徴とする請求項1に記載のユニットセル。
- 前記n型導電チャネル層中に、前記n型導電チャネル層のキャリア濃度よりも高いキャリア濃度を有する前記ソース領域および前記ドレイン領域を画定するn型導電SiC注入領域をさらに備え、前記ソースおよびドレイン領域上に第1および第2のオーム接点がそれぞれ配設されることを特徴とする請求項1に記載のユニットセル。
- 前記ゲート電極が、前記n型チャネル層中に配設されることを特徴とする請求項1に記載のユニットセル。
- 前記ゲート電極が、前記n型チャネル層中の単一の凹部内に配設されることを特徴とする請求項8に記載のユニットセル。
- 前記ゲート電極が、前記n型チャネル層中の二重凹部内に配設されることを特徴とする請求項8に記載のユニットセル。
- 基板をさらに備え、前記MESFETが前記基板上にあり、前記n型導電領域が前記基板中に延びることを特徴とする請求項1に記載のユニットセル。
- 前記n型導電領域が、前記基板中に500Åから1500Å延びることを特徴とする請求項11に記載のユニットセル。
- 前記n型導電領域が、前記基板中に1000Å未満で延びることを特徴とする請求項12に記載のユニットセル。
- 前記基板が、炭化ケイ素(SiC)基板を含むことを特徴とする請求項11に記載のユニットセル。
- ソース領域、ドレイン領域、およびゲート電極を有し、前記ゲート電極が、前記ソース領域と前記ドレイン領域との間の、n型導電チャネル層上にあるMESFETと、
前記ソース領域の下にあり、前記ドレイン領域の方に延びる端部を有し、前記n型導電チャネル層から間隔を置いて配置され、前記ソース領域に電気的に結合され、隣接する領域よりも高いキャリア濃度を有するp型導電領域であって、前記ゲート電極の第1の側壁の方に延びるが前記ゲート電極の第1の側壁を越えては延びない第1のp型導電領域と、前記第1のp型導電領域のキャリア濃度よりも低いキャリア濃度を有し、前記第1のp型導電領域の端部から前記ゲート電極の下まで延びる第2のp型導電領域とを備える前記p型導電領域と、
前記ソース領域の下の前記第1のp型導電領域上にあり、前記ドレイン領域の方に、前記第1のp型導電領域の端部まで延びるn型導電領域とを備え、
前記ゲート電極が、第1の側壁および第2の側壁を有し、前記第1の側壁が前記ソース領域に隣接し、前記第2の側壁が前記ドレイン領域に隣接し、
前記第1のp型導電領域が、前記n型導電領域の下面に接し、前記第2のp型導電領域が、前記n型導電領域の側面に接して設けられ、
前記n型導電領域は、前記ソース領域の下から前記ゲート電極の前記第1の側壁の方に延びるが、前記ゲート電極の前記第1の側壁を越えては延びず、前記p型導電領域との接合によって空乏化し、前記n型導電チャネル層の空乏化が生じる可能性を低減することを特徴とする金属半導体電界効果トランジスタ(MESFET)のユニットセル。 - 前記第2のp型導電領域が、前記第1のp型導電領域の前記端部から前記ゲート電極の前記第2の側壁まで延びるが、前記ゲート電極の前記第2の側壁を越えては延びないことを特徴とする請求項15に記載のユニットセル。
- 前記第2のp型導電領域が、前記第1のp型導電領域の前記端部から、前記ゲート電極の前記第1の側壁と第2の側壁との間まで延びることを特徴とする請求項15に記載のユニットセル。
- ソース領域、ドレイン領域、およびゲート電極を有し、前記ゲート電極が、前記ソース領域と前記ドレイン領域との間の、n型導電チャネル層上にあるMESFETと、
前記ソース領域の下にあり、前記ドレイン領域の方に延びる端部を有するp型導電領域であって、前記n型導電チャネル層から間隔を置いて配置され、前記ソース領域に電気的に結合され、隣接する領域よりも高いキャリア濃度を有する前記p型導電領域と、
前記ソース領域の下の前記p型導電領域上にあり、前記ドレイン領域の方に、前記p型導電領域の前記端部まで延びるn型導電領域と、
前記ソース領域に隣接し、前記p型導電領域を露出させる接点バイアホールとを備え、
前記ゲート電極が、第1の側壁および第2の側壁を有し、前記第1の側壁が前記ソース領域に隣接し、前記第2の側壁が前記ドレイン領域に隣接し、
前記n型導電領域が、前記p型導電領域の前記露出部分から前記ゲート電極の前記第1の側壁の方に延びるが、前記ゲート電極の前記第1の側壁を越えては延びず、前記p型導電領域との接合によって空乏化し、前記n型導電チャネル層の空乏化が生じる可能性を低減することを特徴とする金属半導体電界効果トランジスタ(MESFET)のユニットセル。 - ソース領域、ドレイン領域、およびゲート電極を有し、前記ゲート電極が、前記ソース領域と前記ドレイン領域との間の、n型導電SiCチャネル層上にある炭化ケイ素(SiC)MESFETと、
前記ソース領域の下にあり、前記ドレイン領域の方に延びる端部を有するp型導電SiC領域であって、前記n型導電SiCチャネル層から間隔を置いて配置され、前記ソース領域に電気的に結合され、隣接する領域よりも高いキャリア濃度を有する前記p型導電SiC領域と、
前記ソース領域の下の前記p型導電SiC領域上にあり、前記ドレイン領域の方に、前記p型導電SiC領域の前記端部まで延びるn型導電SiC領域とを備え、
前記ゲート電極は、第1の側壁および第2の側壁を有し、前記第1の側壁が前記ソース領域に隣接し、前記第2の側壁が前記ドレイン領域に隣接し、
前記n型導電SiC領域は、前記ソース領域の下から前記ゲート電極の前記第1の側壁の方に延びるが、前記ゲート電極の前記第1の側壁を越えては延びず、前記p型導電SiC領域との接合によって空乏化し、前記n型導電SiCチャネル層の空乏化が生じる可能性を低減することを特徴とする金属半導体電界効果トランジスタ(MESFET)のユニットセル。 - ソース領域、ドレイン領域、およびゲート電極を有し、前記ゲート電極が、前記ソース領域と前記ドレイン領域との間の、n型導電チャネル層上にあるMESFETを形成すること、
前記ソース領域の下にあり、前記ドレイン領域の方に延びる端部を有するp型導電領域であって、前記n型導電チャネル層から間隔を置いて配置され、前記ソース領域に電気的に結合され、隣接する領域よりも高いキャリア濃度を有する前記p型導電領域を形成すること、および、
前記ソース領域の下の前記p型導電領域上にあり、前記ドレイン領域の方に、前記p型導電領域の前記端部まで延びるn型導電領域を形成することを含み、
前記ゲート電極は、第1の側壁および第2の側壁を有し、前記第1の側壁が前記ソース領域に隣接し、前記第2の側壁が前記ドレイン領域に隣接し、
前記n型導電領域を形成することは、前記ソース領域の下から前記ゲート電極の前記第1の側壁の方に延びるが、前記ゲート電極の前記第1の側壁を越えては延びず、前記p型導電領域との接合によって空乏化し、前記n型導電チャネル層の空乏化が生じる可能性を低減する前記n型導電領域を形成すること含むことを特徴とする金属半導体電界効果トランジスタ(MESFET)を形成する方法。 - 前記MESFETを形成することが、バッファ層上に前記MESFETを形成することをさらに含み、前記n型導電領域を形成することが、前記バッファ層中に延びる前記n型導電領域を形成することを含むことを特徴とする請求項20に記載の方法。
- 前記n型導電領域が、前記バッファ層中に500Åから1500Å延びることを特徴とする請求項21に記載の方法。
- 前記n型導電領域が、前記バッファ層中に1000Å未満で延びることを特徴とする請求項22に記載の方法。
- 炭化ケイ素(SiC)基板を形成することをさらに含み、前記p型導電領域を形成することが、前記SiC基板上に前記p型導電領域を形成することを含み、前記n型導電チャネル層を形成することが、n型導電SiCチャネル層を形成することを含み、前記p型導電領域を形成することが、p型導電SiC領域を形成することを含み、前記n型導電領域を形成することが、n型導電SiC領域を形成することを含むことを特徴とする請求項20に記載の方法。
- 基板を形成することをさらに含み、前記p型導電領域を形成することが、前記基板上に前記p型導電領域を形成することを含み、前記基板がガリウム砒素(GaAs)または窒化ガリウム(GaN)を含み、前記チャネル層がGaAsまたはGaNを含み、前記p型導電領域がp型導電GaAsまたはp型導電GaNを含み、前記n型導電領域がn型導電GaAsまたはn型導電GaNを含むことを特徴とする請求項20に記載の方法。
- 前記n型導電チャネル層中に、前記n型導電チャネル層のキャリア濃度よりも高いキャリア濃度を有する前記ソース領域および前記ドレイン領域を画定するn型導電SiC注入領域を形成すること、および、
前記ソースおよびドレイン領域上に第1および第2のオーム接点をそれぞれ形成することをさらに含むことを特徴とする請求項20に記載の方法。 - 前記ゲート電極を、前記n型チャネル層中に配設することをさらに含むことを特徴とする請求項20に記載の方法。
- 前記ゲート電極を、前記n型チャネル層中の単一の凹部内に配設することを特徴とする請求項27に記載の方法。
- 前記ゲート電極を、前記n型チャネル層中の二重凹部内に配設することを特徴とする請求項27に記載の方法。
- 前記MESFETを形成することが、基板上にMESFETを形成することを含み、前記n型導電領域を形成することが、前記基板中に延びる前記n型導電領域を形成することを含むことを特徴とする請求項20に記載の方法。
- 前記n型導電領域が、前記基板中に500Åから1500Å延びることを特徴とする請求項30に記載の方法。
- 前記n型導電領域が、前記基板中に1000Å未満で延びることを特徴とする請求項31に記載の方法。
- 前記基板が、炭化ケイ素(SiC)基板を含むことを特徴とする請求項30に記載の方法。
- ソース領域、ドレイン領域、およびゲート電極を有し、前記ゲート電極が、前記ソース領域と前記ドレイン領域との間の、n型導電チャネル層上にあるMESFETを形成すること、
前記ソース領域の下にあり、前記ドレイン領域の方に延びる端部を有し、前記n型導電チャネル層から間隔を置いて配置され、前記ソース領域に電気的に結合され、隣接する領域よりも高いキャリア濃度を有するp型導電領域であって、前記ゲート電極の第1の側壁の方に延びるが前記ゲート電極の第1の側壁を越えては延びない第1のp型導電領域と、前記第1のp型導電領域のキャリア濃度よりも低いキャリア濃度を有し、前記第1のp型導電領域の端部から前記ゲート電極の下まで延びる第2のp型導電領域とを備える前記p型導電領域を形成すること、および、
前記ソース領域の下の前記第1のp型導電領域上にあり、前記ドレイン領域の方に、前記第1のp型導電領域の端部まで延びるn型導電領域を形成することを含むことを特徴とする金属半導体電界効果トランジスタ(MESFET)を形成する方法であって、
前記ゲート電極が、第1の側壁および第2の側壁を有し、前記第1の側壁が前記ソース領域に隣接し、前記第2の側壁が前記ドレイン領域に隣接し、
前記第1のp型導電領域が、前記n型導電領域の下面に接し、前記第2のp型導電領域が、前記n型導電領域の側面に接して設けられることを含み、
前記n型導電領域は、前記ソース領域の下から前記ゲート電極の前記第1の側壁の方に延びるが、前記ゲート電極の前記第1の側壁を越えては延びず、前記p型導電領域との接合によって空乏化し、前記n型導電チャネル層の空乏化が生じる可能性を低減することを特徴とする金属半導体電界効果トランジスタ(MESFET)を形成する方法。 - 前記第2のp型導電領域が、前記第1のp型導電領域の前記端部から前記ゲート電極の前記第2の側壁まで延びるが、前記ゲート電極の前記第2の側壁を越えては延びないことを特徴とする請求項34に記載の方法。
- 前記第2のp型導電領域が、前記第1のp型導電領域の前記端部から、前記ゲート電極の前記第1の側壁と第2の側壁との間まで延びることを特徴とする請求項34に記載の方法。
- ソース領域、ドレイン領域、およびゲート電極を有し、前記ゲート電極が、前記ソース領域と前記ドレイン領域との間の、n型導電チャネル層上にあるMESFETを形成すること、
前記ソース領域の下にあり、前記ドレイン領域の方に延びる端部を有するp型導電領域であって、前記n型導電チャネル層から間隔を置いて配置され、前記ソース領域に電気的に結合され、隣接する領域よりも高いキャリア濃度を有する前記p型導電領域を形成すること、
前記ソース領域の下の前記p型導電領域上にあり、前記ドレイン領域の方に、前記p型導電領域の前記端部まで延びるn型導電領域を形成すること、および、
前記ソース領域に隣接し、前記p型導電領域を露出させる接点バイアホールを形成することを含み、
前記ゲート電極が、第1の側壁および第2の側壁を有し、前記第1の側壁が前記ソース領域に隣接し、前記第2の側壁が前記ドレイン領域に隣接し、
前記n型導電領域が、前記p型導電領域の前記露出部分から前記ゲート電極の前記第1の側壁の方に延びるが、前記ゲート電極の前記第1の側壁を越えては延びず、前記p型導電領域との接合によって空乏化し、前記n型導電チャネル層の空乏化が生じる可能性を低減することを特徴とする金属半導体電界効果トランジスタ(MESFET)を形成する方法。 - ソース領域、ドレイン領域、およびゲート電極を有し、前記ゲート電極が、前記ソース領域と前記ドレイン領域との間の、n型導電チャネル層上にあるMESFETと、
前記ソース領域の下にあり、前記ドレイン領域の方に延びる端部を有するp型導電領域であって、前記n型導電チャネル層から間隔を置いて配置され、前記ソース領域に電気的に結合され、隣接する領域よりも高いキャリア濃度を有する前記p型導電領域と、
前記ソース領域の下の前記p型導電領域上にあり、前記ドレイン領域の方に、前記p型導電領域の前記端部まで延びるn型導電領域と、
前記ソース領域に隣接し、前記p型導電領域を露出させるバイアホールとを備え、
前記ゲート電極が、第1の側壁および第2の側壁を有し、前記第1の側壁が前記ソース領域に隣接し、前記第2の側壁が前記ドレイン領域に隣接し、
前記n型導電領域は、前記p型導電領域の前記露出部分から前記ゲート電極の前記第1の側壁の方に延びるが、前記ゲート電極の前記第1の側壁を越えては延びず、前記p型導電領域との接合によって空乏化し、前記n型導電チャネル層の空乏化が生じる可能性を低減することを特徴とする金属半導体電界効果トランジスタ(MESFET)のユニットセル。 - 前記MESFETがバッファ層上に設けられ、前記n型導電領域が前記バッファ層中に延びることを特徴とする請求項38に記載のユニットセル。
- 前記n型導電領域が、前記バッファ層中に500Åから1500Å延びることを特徴とする請求項39に記載のユニットセル。
- 前記n型導電領域が、前記バッファ層中に1000Å未満で延びることを特徴とする請求項40に記載のユニットセル。
- 前記MESFETが基板上にあり、前記n型導電領域が前記基板中に延びることを特徴とする請求項38に記載のユニットセル。
- 前記n型導電領域が、前記基板中に500Åから1500Å延びることを特徴とする請求項42に記載のユニットセル。
- 前記n型導電領域が、前記基板中に1000Å未満で延びることを特徴とする請求項43に記載のユニットセル。
- 前記基板が、炭化ケイ素(SiC)基板を含むことを特徴とする請求項42に記載のユニットセル。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/012,553 US7326962B2 (en) | 2004-12-15 | 2004-12-15 | Transistors having buried N-type and P-type regions beneath the source region and methods of fabricating the same |
PCT/US2005/035505 WO2006065324A2 (en) | 2004-12-15 | 2005-10-04 | Transistors having buried n-type and p-type regions beneath the source region and methods of fabricating the same |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2008524843A JP2008524843A (ja) | 2008-07-10 |
JP2008524843A5 JP2008524843A5 (ja) | 2008-08-21 |
JP4335283B2 true JP4335283B2 (ja) | 2009-09-30 |
Family
ID=36582806
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007546650A Active JP4335283B2 (ja) | 2004-12-15 | 2005-10-04 | ソース領域下に埋込みn型およびp型領域を有するトランジスタ、およびその製造方法 |
Country Status (8)
Country | Link |
---|---|
US (1) | US7326962B2 (ja) |
EP (1) | EP1825517B1 (ja) |
JP (1) | JP4335283B2 (ja) |
KR (1) | KR101121600B1 (ja) |
AT (1) | ATE428187T1 (ja) |
CA (1) | CA2590626C (ja) |
DE (1) | DE602005013815D1 (ja) |
WO (1) | WO2006065324A2 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5261923B2 (ja) * | 2006-10-17 | 2013-08-14 | サンケン電気株式会社 | 化合物半導体素子 |
JP5114947B2 (ja) * | 2006-12-28 | 2013-01-09 | 富士通株式会社 | 窒化物半導体装置とその製造方法 |
JP5564842B2 (ja) | 2009-07-10 | 2014-08-06 | サンケン電気株式会社 | 半導体装置 |
JP5397289B2 (ja) | 2010-03-29 | 2014-01-22 | 住友電気工業株式会社 | 電界効果トランジスタ |
JP5879694B2 (ja) * | 2011-02-23 | 2016-03-08 | ソニー株式会社 | 電界効果トランジスタ、半導体スイッチ回路、および通信機器 |
US8476979B1 (en) | 2011-07-07 | 2013-07-02 | The United States Of America As Represented By The Administrator Of National Aeronautics And Space Administration | High-efficiency power module |
US9024356B2 (en) * | 2011-12-20 | 2015-05-05 | Infineon Technologies Austria Ag | Compound semiconductor device with buried field plate |
US10164038B2 (en) | 2013-01-30 | 2018-12-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of implanting dopants into a group III-nitride structure and device formed |
US9385224B2 (en) * | 2014-08-13 | 2016-07-05 | Northrop Grumman Systems Corporation | Method of forming an integrated multichannel device and single channel device structure |
US10892356B2 (en) | 2016-06-24 | 2021-01-12 | Cree, Inc. | Group III-nitride high-electron mobility transistors with buried p-type layers and process for making the same |
US10840334B2 (en) | 2016-06-24 | 2020-11-17 | Cree, Inc. | Gallium nitride high-electron mobility transistors with deep implanted p-type layers in silicon carbide substrates for power switching and radio frequency applications and process for making the same |
US10192980B2 (en) | 2016-06-24 | 2019-01-29 | Cree, Inc. | Gallium nitride high-electron mobility transistors with deep implanted p-type layers in silicon carbide substrates for power switching and radio frequency applications and process for making the same |
US11430882B2 (en) * | 2016-06-24 | 2022-08-30 | Wolfspeed, Inc. | Gallium nitride high-electron mobility transistors with p-type layers and process for making the same |
KR102381395B1 (ko) * | 2017-09-18 | 2022-04-01 | 한국전기연구원 | 절연 또는 반절연 6H-SiC 기판에 구현된 SiC 반도체 소자 및 그 제조 방법 |
US11929428B2 (en) | 2021-05-17 | 2024-03-12 | Wolfspeed, Inc. | Circuits and group III-nitride high-electron mobility transistors with buried p-type layers improving overload recovery and process for implementing the same |
US20230078017A1 (en) * | 2021-09-16 | 2023-03-16 | Wolfspeed, Inc. | Semiconductor device incorporating a substrate recess |
Family Cites Families (50)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS51424Y2 (ja) | 1971-02-02 | 1976-01-08 | ||
DE2324780C3 (de) * | 1973-05-16 | 1978-07-27 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren zum Herstellen eines Halbleiterbauelements |
JPS6051213B2 (ja) | 1978-05-30 | 1985-11-13 | 株式会社フジクラ | 伸縮自在なテ−プ電線の製造装置 |
JPS59134874A (ja) | 1983-01-21 | 1984-08-02 | Hitachi Ltd | 半導体装置の製造方法 |
US4762806A (en) * | 1983-12-23 | 1988-08-09 | Sharp Kabushiki Kaisha | Process for producing a SiC semiconductor device |
JPS60142568A (ja) | 1983-12-29 | 1985-07-27 | Sharp Corp | 炭化珪素電界効果トランジスタの製造方法 |
US4737469A (en) * | 1984-01-19 | 1988-04-12 | Honeywell Inc. | Controlled mode field effect transistors and method therefore |
JPS60154674A (ja) | 1984-01-25 | 1985-08-14 | Hitachi Ltd | 電子装置の製造方法 |
JPS60189250A (ja) | 1984-03-08 | 1985-09-26 | Fujitsu Ltd | 半導体装置 |
DE3578271D1 (de) * | 1984-11-02 | 1990-07-19 | Toshiba Kawasaki Kk | Feldeffekttransistor mit einem schottky-gate und herstellungsverfahren dafuer. |
JP2615390B2 (ja) * | 1985-10-07 | 1997-05-28 | 工業技術院長 | 炭化シリコン電界効果トランジスタの製造方法 |
EP0252179B1 (en) * | 1986-07-11 | 1992-05-27 | International Business Machines Corporation | Process for producing undercut mask profiles |
JPS6347983A (ja) | 1986-08-18 | 1988-02-29 | Sharp Corp | 炭化珪素電界効果トランジスタ |
US5229625A (en) * | 1986-08-18 | 1993-07-20 | Sharp Kabushiki Kaisha | Schottky barrier gate type field effect transistor |
JPS6459961A (en) | 1987-08-31 | 1989-03-07 | Toshiba Corp | Semiconductor device |
JPH0797659B2 (ja) | 1987-10-20 | 1995-10-18 | 三洋電機株式会社 | SiC青色発光ダイオード |
US4947218A (en) * | 1987-11-03 | 1990-08-07 | North Carolina State University | P-N junction diodes in silicon carbide |
JPH0798684B2 (ja) | 1988-01-19 | 1995-10-25 | 日本碍子株式会社 | 高密度SiC焼結体の製造方法 |
JPH01196873A (ja) | 1988-02-02 | 1989-08-08 | Sharp Corp | 炭化珪素半導体装置 |
JP2612040B2 (ja) | 1988-06-28 | 1997-05-21 | 株式会社豊田中央研究所 | β−SiCを用いたMOS・FET及びその製造方法 |
US5014108A (en) * | 1990-05-15 | 1991-05-07 | Harris Corporation | MESFET for dielectrically isolated integrated circuits |
JPH04225534A (ja) | 1990-12-27 | 1992-08-14 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JPH0547798A (ja) * | 1991-01-31 | 1993-02-26 | Texas Instr Inc <Ti> | 抵抗性AlGaAsを有するGaAs FET |
US5289015A (en) * | 1991-04-25 | 1994-02-22 | At&T Bell Laboratories | Planar fet-seed integrated circuits |
US5264713A (en) * | 1991-06-14 | 1993-11-23 | Cree Research, Inc. | Junction field-effect transistor formed in silicon carbide |
US5270554A (en) * | 1991-06-14 | 1993-12-14 | Cree Research, Inc. | High power high frequency metal-semiconductor field-effect transistor formed in silicon carbide |
US5925895A (en) * | 1993-10-18 | 1999-07-20 | Northrop Grumman Corporation | Silicon carbide power MESFET with surface effect supressive layer |
US5510630A (en) * | 1993-10-18 | 1996-04-23 | Westinghouse Electric Corporation | Non-volatile random access memory cell constructed of silicon carbide |
US5396085A (en) * | 1993-12-28 | 1995-03-07 | North Carolina State University | Silicon carbide switching device with rectifying-gate |
US5399883A (en) * | 1994-05-04 | 1995-03-21 | North Carolina State University At Raleigh | High voltage silicon carbide MESFETs and methods of fabricating same |
US5686737A (en) * | 1994-09-16 | 1997-11-11 | Cree Research, Inc. | Self-aligned field-effect transistor for high frequency applications |
SE9404452D0 (sv) * | 1994-12-22 | 1994-12-22 | Abb Research Ltd | Semiconductor device having an insulated gate |
JP3158973B2 (ja) | 1995-07-20 | 2001-04-23 | 富士電機株式会社 | 炭化けい素縦型fet |
US5972801A (en) * | 1995-11-08 | 1999-10-26 | Cree Research, Inc. | Process for reducing defects in oxide layers on silicon carbide |
JP2728126B2 (ja) * | 1995-12-25 | 1998-03-18 | 日本電気株式会社 | 電界効果トランジスタ |
US5719409A (en) * | 1996-06-06 | 1998-02-17 | Cree Research, Inc. | Silicon carbide metal-insulator semiconductor field effect transistor |
DE19644821C1 (de) | 1996-10-29 | 1998-02-12 | Daimler Benz Ag | Steuerbare Halbleiterstruktur mit verbesserten Schalteigenschaften |
US5742082A (en) * | 1996-11-22 | 1998-04-21 | Motorola, Inc. | Stable FET with shielding region in the substrate |
US5891769A (en) * | 1997-04-07 | 1999-04-06 | Motorola, Inc. | Method for forming a semiconductor device having a heteroepitaxial layer |
US6121633A (en) * | 1997-06-12 | 2000-09-19 | Cree Research, Inc. | Latch-up free power MOS-bipolar transistor |
JPH11150124A (ja) | 1997-09-12 | 1999-06-02 | Toshiba Corp | 電界効果トランジスタおよびその製造方法 |
JP3216804B2 (ja) | 1998-01-06 | 2001-10-09 | 富士電機株式会社 | 炭化けい素縦形fetの製造方法および炭化けい素縦形fet |
US6107649A (en) * | 1998-06-10 | 2000-08-22 | Rutgers, The State University | Field-controlled high-power semiconductor devices |
US6316793B1 (en) * | 1998-06-12 | 2001-11-13 | Cree, Inc. | Nitride based transistors on semi-insulating silicon carbide substrates |
US6218680B1 (en) * | 1999-05-18 | 2001-04-17 | Cree, Inc. | Semi-insulating silicon carbide without vanadium domination |
US6686616B1 (en) * | 2000-05-10 | 2004-02-03 | Cree, Inc. | Silicon carbide metal-semiconductor field effect transistors |
JP2002252233A (ja) * | 2001-02-22 | 2002-09-06 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
US6458640B1 (en) * | 2001-06-04 | 2002-10-01 | Anadigics, Inc. | GaAs MESFET having LDD and non-uniform P-well doping profiles |
US6906350B2 (en) * | 2001-10-24 | 2005-06-14 | Cree, Inc. | Delta doped silicon carbide metal-semiconductor field effect transistors having a gate disposed in a double recess structure |
US6956239B2 (en) * | 2002-11-26 | 2005-10-18 | Cree, Inc. | Transistors having buried p-type layers beneath the source region |
-
2004
- 2004-12-15 US US11/012,553 patent/US7326962B2/en active Active
-
2005
- 2005-10-04 AT AT05803118T patent/ATE428187T1/de not_active IP Right Cessation
- 2005-10-04 DE DE602005013815T patent/DE602005013815D1/de active Active
- 2005-10-04 EP EP05803118A patent/EP1825517B1/en active Active
- 2005-10-04 WO PCT/US2005/035505 patent/WO2006065324A2/en active Application Filing
- 2005-10-04 CA CA2590626A patent/CA2590626C/en active Active
- 2005-10-04 JP JP2007546650A patent/JP4335283B2/ja active Active
- 2005-10-04 KR KR1020077015942A patent/KR101121600B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
US20060125001A1 (en) | 2006-06-15 |
DE602005013815D1 (de) | 2009-05-20 |
WO2006065324A2 (en) | 2006-06-22 |
US7326962B2 (en) | 2008-02-05 |
JP2008524843A (ja) | 2008-07-10 |
ATE428187T1 (de) | 2009-04-15 |
KR20070087046A (ko) | 2007-08-27 |
CA2590626A1 (en) | 2006-06-22 |
CA2590626C (en) | 2014-04-08 |
EP1825517A2 (en) | 2007-08-29 |
KR101121600B1 (ko) | 2012-02-28 |
WO2006065324A3 (en) | 2006-10-19 |
EP1825517B1 (en) | 2009-04-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4335283B2 (ja) | ソース領域下に埋込みn型およびp型領域を有するトランジスタ、およびその製造方法 | |
JP5758796B2 (ja) | ソース領域の下にp型埋込み層を備えたトランジスタ及びその作製方法 | |
US7348612B2 (en) | Metal-semiconductor field effect transistors (MESFETs) having drains coupled to the substrate and methods of fabricating the same | |
TWI385799B (zh) | 電晶體之非對稱佈局結構及其製造方法 | |
US6906350B2 (en) | Delta doped silicon carbide metal-semiconductor field effect transistors having a gate disposed in a double recess structure | |
WO2005122256A2 (en) | Voltage booster transistor | |
WO2005122398A2 (en) | Lateral drift vertical metal-insulator semiconductors | |
US7402844B2 (en) | Metal semiconductor field effect transistors (MESFETS) having channels of varying thicknesses and related methods | |
US7880172B2 (en) | Transistors having implanted channels and implanted P-type regions beneath the source region |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080630 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080630 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20080630 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20080801 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080808 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081106 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081226 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090326 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090526 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090624 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120703 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4335283 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120703 Year of fee payment: 3 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D04 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120703 Year of fee payment: 3 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120703 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130703 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |