WO2013054553A1 - 歪み補償回路および歪み補償回路と高周波電力増幅器を用いた送信装置 - Google Patents

歪み補償回路および歪み補償回路と高周波電力増幅器を用いた送信装置 Download PDF

Info

Publication number
WO2013054553A1
WO2013054553A1 PCT/JP2012/056284 JP2012056284W WO2013054553A1 WO 2013054553 A1 WO2013054553 A1 WO 2013054553A1 JP 2012056284 W JP2012056284 W JP 2012056284W WO 2013054553 A1 WO2013054553 A1 WO 2013054553A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
distortion compensation
distortion
input signal
symmetric
Prior art date
Application number
PCT/JP2012/056284
Other languages
English (en)
French (fr)
Inventor
廣瀬　伸郎
坂田　誠志
Original Assignee
株式会社日立国際電気
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社日立国際電気 filed Critical 株式会社日立国際電気
Priority to US14/003,137 priority Critical patent/US8938027B2/en
Publication of WO2013054553A1 publication Critical patent/WO2013054553A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C1/00—Amplitude modulation
    • H03C1/02—Details
    • H03C1/06—Modifications of modulator to reduce distortion, e.g. by feedback, and clearly applicable to more than one type of modulator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3258—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits based on polynomial terms
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits
    • H04L27/366—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator
    • H04L27/367—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator using predistortion
    • H04L27/368—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator using predistortion adaptive predistortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/336—A I/Q, i.e. phase quadrature, modulator or demodulator being used in an amplifying circuit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0408—Circuits with power amplifiers
    • H04B2001/0425—Circuits with power amplifiers with linearisation using predistortion

Definitions

  • the present invention relates to distortion compensation for reducing distortion components output from a transmission apparatus that performs wireless radio wave power amplification by a high-frequency power amplifier.
  • OFDM Orthogonal Frequency Division Multiplexing
  • QAM Quadrature Amplitude Modulation method
  • Patent Document 1 An example of a conventional non-linear distortion pre-compensation technique, particularly an odd-order distortion independent compensation technique, is disclosed in Patent Document 1.
  • High-frequency power amplifiers generally have a so-called memory effect in which distortion increases due to the influence of past signals as the signal bandwidth increases, and hysteresis characteristics and even symmetrical distortion increase. And the circuit scale of predistortion compensation becomes large. Therefore, Non-Patent Document 1 proposes a method for reducing the circuit scale of predistortion compensation by the memory effect of the high frequency power amplifier.
  • Patent Document 2 discloses a distortion pre-compensation technique using an even-order time difference.
  • Patent Document 3 discloses a distortion pre-compensation technique using amplitude differentiation and phase differentiation. *
  • Patent Document 2 and Patent Document 3 have a drawback that it takes time to converge the pre-compensation that reduces the memory effect.
  • An object of the present invention is to shorten the convergence time for compensating for distortion generated in a high-frequency power amplifier.
  • the present invention provides a distortion compensation that independently generates an odd-symmetric distortion compensation signal of each order of an input signal frequency-converted to a high frequency band or a high frequency power amplifier that amplifies the power of the high frequency band input signal.
  • a signal generation circuit and a distortion compensation signal superimposition that superimposes (multiplies or adds) the generated odd-symmetric distortion compensation signal of each order on an input signal before frequency conversion to the high frequency band or an input signal in the high frequency band (hereinafter referred to as the input signal).
  • a distortion compensation circuit having a (multiplication or addition) circuit a plurality of even-symmetric distortion compensation signals are generated independently from the difference (differentiation) from the delay of the input signal, and independently from the odd-symmetric distortion compensation signal,
  • An even symmetric distortion compensation signal generation circuit that linearly combines the plurality of generated even symmetric distortion compensation signals, and even symmetric distortion that superimposes (multiplies or adds) the linearly coupled even symmetric distortion compensation signals on the input signal.
  • a ⁇ No. superimposed (multiplication or addition) circuit a distortion compensation circuit, characterized in that to compensate for the odd-symmetric distortion and even symmetric distortion independently.
  • a distortion compensation signal generation circuit that independently generates coefficients of odd-order distortion compensation signals of each order of an input signal frequency-converted to a high frequency band or a high frequency power amplifier that amplifies power of a high frequency band input signal, and each generated order
  • a distortion compensation signal superimposing (multiplying or adding) circuit for superimposing (multiplying or adding) the input signal before frequency conversion of the odd-symmetric distortion compensation signal to the high frequency band or the input signal of the high frequency band (hereinafter referred to as the input signal).
  • the second signal And generating the pure even symmetric distortion by adding the first signal and the second signal, and adding the real component of the coefficient detected by the even symmetric distortion compensation signal generation circuit to the even symmetric distortion.
  • the distortion compensation signal having an even symmetric amplitude and the distortion compensation signal having an even symmetric phase are independently and oddly symmetric.
  • An even symmetric distortion compensation signal generation circuit that is generated independently of the compensation signal; and an even symmetric distortion compensation signal superimposition (multiplication or addition) circuit that superimposes (multiplies or adds) the generated even symmetric distortion compensation signal on the input signal.
  • the transmitter uses the above distortion compensation circuit and a high-frequency power amplifier.
  • the present invention it is possible to shorten the convergence time for compensating the distortion generated in the power amplifier by independently compensating the odd symmetric distortion and the even symmetric distortion.
  • 1 is a block diagram showing a transmitter according to an embodiment of the present invention (with built-in OFDM modulator).
  • 1 is a block diagram showing a transmitter according to an embodiment of the present invention (an external OFDM modulator)
  • 1 is a block diagram showing a transmitter according to an embodiment of the present invention (one distortion signal generation circuit)
  • the block diagram (amplitude differentiation and phase differentiation) which shows the even symmetrical distortion signal generation circuit of one Example of this invention 1 is a block diagram (automatic coefficient calculation) showing an even symmetric distortion signal generation circuit according to one embodiment of the present invention.
  • 1 is a block diagram showing an even symmetric distortion signal generation circuit according to an embodiment of the present invention (addition of a square).
  • Equation 3.1 The signal amplified by the power amplifier is expressed as Equation 3.1 as a function of amplitude and phase.
  • rms root mean square: abbreviated as rms
  • rms 1 of the signal dA (t) obtained by differentiating A (t)
  • the amplitude probability density of A (t) ⁇ exp (j ⁇ ⁇ (t)) in Equation 3.1 has a Rayleigh distribution in the OFDM signal.
  • the result of calculating the differentiated signal magnitude ⁇ 21 included in Equation 3.2 by simulation according to Equation 3.3 was approximately 0.6378.
  • Equation 3.4 is obtained from Equation 3.2 and Equation 3.3.
  • the magnitudes of the odd symmetric distortion and the even symmetric distortion generated in the power amplifier are respectively represented by the third-order amplitude distortion a3, the third-order phase distortion b3, the fifth-order amplitude distortion a5, the fifth-order phase distortion, and the 25th-order amplitude distortion a25.
  • 25th-order phase distortion b25, amplitude even symmetric distortion a2, and phase even symmetric distortion b2 the output signal pa_out of the power amplifier can be written as Equation 4.1
  • IMeven is assumed to be the equation shown in Equation 3.2 in order to simplify the calculation.
  • Equation 4.2 When a signal without distortion is subtracted from the output signal of the power amplifier, the error signal err is expressed by Equation 4.2. Multiply Equation 4.2 by the conjugate complex number of IMeven and average it to obtain Equation 4.3
  • FIG. 4 showing the amplitude establishment density of the differential value dA (t) of A (t) in the Rayleigh distribution is a Gaussian distribution.
  • FIG. 1A is a block diagram showing a transmitter according to one embodiment of the present invention (incorporating an OFDM modulator), and FIG. 1B is a block diagram showing a transmitter according to one embodiment of the present invention (external to an OFDM modulator).
  • FIG. 2A is a block diagram (amplitude differentiation and phase differentiation) showing an odd symmetric distortion signal generating circuit of one embodiment of the present invention
  • FIG. 2A is a block diagram (automatic) showing an odd symmetric distortion signal generating circuit of one embodiment of the present invention.
  • FIG. * The configuration and operation of one embodiment of the present invention will be described with reference to FIG. *
  • the even symmetric distortion signal is multiplied by the real component of the coefficient detected by the even symmetric distortion compensation signal generation circuit to generate an even symmetric amplitude distortion signal, and the imag component is multiplied to generate an even symmetric phase distortion signal. .
  • the inverse characteristics of the memory effect are approximated by linearly combining them. *
  • the digital input signal output from the OFDM modulator 1 incorporated in the modulator built-in distortion compensation circuit 38 of the present invention is input to the multiplier 2 and the variable delay unit 18.
  • the input signal that has been subjected to appropriate delay adjustment by the variable delay unit 18 is input to the distortion compensation signal generation circuit 39.
  • the output signal of the multiplier 2 is input to the adder 3, and the output signal of the adder 3 is modulated by the quadrature modulator (orthogonal modulation) 4, converted into an analog signal by the DAC 5, and then output from the distortion compensation circuit 38.
  • the frequency is converted by the mixer 40 and the oscillator 13, unnecessary waves are removed by the BPF 6, and power is amplified to a specified level by the high-frequency power amplifier (power amplifier) 7.
  • the output signal output from the power amplifier 7 is transmitted as a radio wave from the antenna 10 via the directional coupler 8 and the BPF 9. *
  • the signal distributed by the directional coupler 8 is frequency-converted by the mixer 11 and the oscillator 13, and unnecessary waves are removed by the BPF 12, and then input to the modulator built-in distortion compensation circuit 38.
  • the input signal is converted into a digital signal by an A / D converter (ADC) 14.
  • ADC A / D converter
  • the converted signal is gain-adjusted to an appropriate level signal by a variable amplifier (AGC) 15 and demodulated by an orthogonal demodulator (orthogonal demodulation) 16. Thereafter, the phase is adjusted to an appropriate phase characteristic by the phase shifter 17 and input to the distortion compensation signal generation circuit 39.
  • ADC A / D converter
  • the delay time of the two signals input to the distortion compensation signal generation circuit 39 by the variable delay device 18 is adjusted to be the same, and the phase shifter 17 inputs to the distortion compensation signal generation circuit 39 2.
  • the two signals are adjusted to have the same phase.
  • the distortion compensation signal generation circuit 39 By the two input signals, the distortion compensation signal generation circuit 39 generates an odd symmetric third-order distortion (A3) to seventh-order distortion (A7), and a symmetrical phase third-order distortion (P3) to seventh-order distortion (P7). ), Coefficient (magnitude) of even symmetric amplitude 2 distortion order distortion (A2) and even symmetric phase 2 distortion (P2) is detected independently, and odd symmetric distortion superposition (multiplication) circuit based on the coefficient 36 and the even symmetrical distortion superimposing (adding) circuit 37 add distortion compensation signals. Since the odd symmetric distortion coefficient detection and the odd symmetric distortion addition are the same as in Patent Document 1, a detailed description thereof will be omitted, and a brief description will be given, with an explanation centering on even symmetric distortion coefficient detection and even symmetric distortion addition. *
  • the output signal of the variable delay unit 18 is converted by the squaring circuit 28 into a real signal which is a square signal of the absolute value of the complex signal.
  • An odd symmetric distortion signal is generated from the real signal by the odd symmetric distortion signal generation circuit 29.
  • the signal of the output signal of the variable delay unit 18 is converted into a conjugate complex signal by a conjugater (CONjugation: CONJ) 26, and the distortion (difference between input and feedback) signal of the adder 25 and the multiplier 27 are converted.
  • Multiplied by The output signal of the multiplier 27 and the output signal of the odd symmetric distortion signal generation circuit 29 are multiplied by the multiplier 30, averaged by the averaging circuit 31, and the third-order to the output distortion (difference between input and feedback) signals.
  • the signals of the 7th order odd symmetric amplitude distortion coefficients A3 to A7 (real component) and the 3rd order to 7th order odd symmetric phase distortion coefficients (imag component) P3 to P7 are output. *
  • the odd symmetric distortion addition in the odd symmetric distortion superimposing circuit 36 will be described.
  • the digital input signal is converted by the square circuit 19 into a real signal which is a square signal of the absolute value of the complex signal.
  • An odd symmetric distortion signal is generated from the real signal by the odd symmetric distortion signal generation circuit 20.
  • the multiplier 21 multiplies the distortion signal (difference between input and feedback) signal coefficients A3 to A7 and P3 to P7 signals of the averaging circuit 31 output.
  • the output signal of the multiplier 21 which is a complex signal is subtracted from 1 by the adder 22 and converted to an inverse characteristic with respect to the characteristic of the power amplifier.
  • the signal is multiplied by a digital input signal that is an OFDM signal in the multiplier 2, and a signal on which odd-symmetrical inverse distortion is superimposed is output from the multiplier 2.
  • the output signal of the variable delay unit 18 generates even symmetric second-order distortion by the even symmetric distortion signal generation circuit 32, converts it to a conjugate complex number signal by the CONJ 33, and outputs distortion (addition between input and feedback) of the adder 25.
  • the difference signal is multiplied by the multiplier 34 and averaged by the averaging circuit 35, and an even-symmetric amplitude second-order distortion coefficient A2 and even-symmetric phase second-order distortion coefficient P2 are output.
  • the even symmetric distortion signal generation circuit 23 calculates the even symmetric secondary distortion of the digital input signal. Then, the multiplier 24 multiplies the signal A2 and the signal P2 of the distortion (difference between input and feedback) signal of the averaging circuit 35 output, and the amplitude secondary distortion signal and the phase secondary distortion signal based on the distortion coefficient are obtained. Generated. The output signal of the multiplier 24 is added to a signal on which an odd symmetric inverse distortion, which is an OFDM signal, is superimposed by an adder 3, and a signal to which an even symmetric inverse distortion is added is output from the adder 3. *
  • the even symmetric distortion signal generation circuit 32 may be replaced with a variable delay device having a certain amount of delay, and the output of the even symmetric distortion signal generation circuit 23 may be delayed and input to a conjugator (CONjugation: CONJ) 33.
  • the square circuit 28 and the odd symmetric distortion signal generation circuit 29 may be replaced with a variable delay device having a certain value, and the output of the odd symmetric distortion signal generation circuit 20 may be delayed and input to the multiplier 30.
  • FIG. 2A is a block diagram showing an even symmetric distortion generating circuit according to an embodiment of the present invention.
  • the input signal is converted into an absolute value real signal of a complex signal by the absolute value conversion circuit 51.
  • the converted real signal is output by the delay unit (D) 52 and the adder 54 as a difference (approximate derivative) from the previous sample.
  • the converted real signal is calculated by the effective value reciprocal calculation circuit 62 to calculate the reciprocal of the effective value, and the multiplier 56 multiplies the difference output of the adder 54 by the multiplier 56. Further, a multiplier 58 multiplies the output of the multiplier 56 and the input signal.
  • the input signal takes the difference (approximate derivative) output from the previous sample by the delay unit (D) 53 and the adder 55. Further, the inverse of the effective value is calculated by the effective value reciprocal calculation circuit 63, the input signal is multiplied by the difference output of the adder 55 by the multiplier 57, and a coefficient of 0.6378 (input included in the signal of the multiplier 58 output) is multiplied by the multiplier 59. Signal magnitude).
  • the multiplier 58 output and the multiplier 59 output are added by the adder 60, and an even symmetric distortion signal of the memory effect is output. *
  • FIG. 1B of a block diagram (external to an OFDM modulator) showing a transmitter according to an embodiment of the present invention has an OFDM modulator (OFDM-MOD analog output) 44 externally attached to the distortion compensation circuit 45 and an A / A D converter (ADC) 41, a variable amplifier (AGC) 42, and a quadrature demodulator (orthogonal demodulation) 43 are added. Since other configurations and operations are the same as those in FIG. explain. *
  • the analog input signal output from the OFDM modulator (OFDM-MOD analog output) 44 is input to the distortion compensation circuit 48 of the present invention.
  • the input signal is converted into a signal by the ADC 41.
  • the converted digital signal is gain-adjusted to an appropriate level signal by the AGC 42 and further demodulated into a baseband signal by an orthogonal demodulator (orthogonal demodulation) 43.
  • FIG. 3 of a block diagram (addition of a square) showing an odd-symmetric distortion signal generation circuit according to one embodiment of the present invention.
  • a description of the same configuration and operation as in the first embodiment will be omitted, and only the differences will be described.
  • the distortion is less when the higher order even symmetric distortion is detected and compensated as in the second embodiment.
  • FIG. 3 is a block diagram showing an odd symmetric distortion signal generating circuit according to one embodiment of the present invention (addition of a square), and FIG. 3 is a block diagram showing an odd symmetric distortion signal generating circuit according to one embodiment of the present invention (amplitude differentiation and phase). 2) of the circuit of FIG. 2A and 70 of the square circuit, not only the amplitude differentiation and phase differentiation of the square signal but also detecting the even symmetric distortion of the amplitude differentiation and phase differentiation of the square signal. , Have compensated. *
  • the present invention is not limited to the first embodiment and the second embodiment, and the coefficients of the odd-symmetric distortion compensation signal of each order of the input signal frequency-converted to the high frequency band or the high frequency power amplifier that amplifies the power of the high frequency band input signal are independently determined.
  • the coefficients of the input signal before frequency conversion to the high frequency band or the differential even symmetric distortion compensation signal of the high frequency band input signal are independent of each other and independent of the odd symmetric distortion compensation signal. It can be widely applied to distortion precompensation circuits generated in
  • OFDM modulator OFDM-MOD digital output
  • 44 OFDM modulator (OFDM-MOD analog output)
  • 4 Orthogonal modulator (orthogonal modulation)
  • 5 D / A converter (DAC)
  • 16, 43 Orthogonal demodulator (orthogonal demodulation)
  • 11, 40 mixer, 6, 9, 12: BPF, 13: oscillator, 14, 41: A / D converter (ADC), 15, 42: variable amplifier (AGC), 7: high frequency power amplifier (power amplifier), 8: directional coupler
  • 10 antenna, 2, 21, 24, 34, 36, 37, 56, 57, 58, 61, 69, 76, 77, 78, 81 : Multiplier, 3, 22, 25, 54, 55, 60, 74, 75, 80, 82: adder, 20, 29: odd symmetric distortion signal generation circuit, 23, 32: even symmetric distortion signal generation circuit, 36 : Odd symmetric distortion superposition (multiplication) circuit, 37: even symmetric distortion superposition (addition) circuit, 38: Distor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)
  • Transmitters (AREA)

Abstract

　高周波電力増幅器で発生する歪を補償する収束時間を短時間にする。　高周波電力増幅器の各次数の振幅の奇対称歪補償信号の係数と各次数の位相の奇対称歪補償信号の係数とを独立に生成する前置歪補償回路において、入力信号の振幅の１サンプル前との差分をとり、入力信号の１サンプル前との差分をとり、入力信号の振幅の遅延との差分と入力信号の遅延との差分とから、偶対称の振幅の歪補償信号と偶対称の位相の歪補償信号とそれぞれ独立にかつ奇対称歪補償信号と独立に生成する偶対称歪補償信号生成回路と、生成した偶対称歪補償信号を入力信号に重畳する偶対称歪補償信号重畳回路とを有し、奇対称歪と偶対称歪とを独立に前置歪補償する。

Description

歪み補償回路および歪み補償回路と高周波電力増幅器を用いた送信装置
本発明は、高周波電力増幅器により電力増幅された無線電波送信を行う送信装置から出力される歪み成分を減少させる歪み補償に関する。
直交周波数分割多重(Orthogonal Frequency Division Multiplexing：ＯＦＤＭ)変調方式（以下ＯＦＤＭ方式と称す）と直交位相振幅変調（Quadrature Amplitude Modulation）方式（以下ＱＡＭ方式と称す）が地上デジタル放送などに採用されている。地上デジタル放送の変調信号は、構成単位期間で構成されている。　
従来の非線形歪の前置補償技術、特に、奇数次歪の独立補償の技術の例としては、特許文献１に記載のものがある。　高周波数電力増幅器は信号の広帯域化に伴い、一般に過去の信号に影響を受けて歪が増加するいわゆるメモリ効果が顕著になり、ヒステリシスな特性や偶対称の歪が増加する。そして、前置歪補償の回路規模が大きくなる。そこで、高周波数電力増幅器のメモリ効果による前置歪補償の回路規模を削減する方法が非特許文献１に提案されている。　特許文献２には、偶数次の時間差を用いる歪の前置補償技術が開示されている。　特許文献３には、振幅の微分と位相の微分を用いる歪の前置補償技術が開示されている。　
しかし、特許文献２や特許文献３の技術では、メモリ効果を低減する前置補償の収束に時間がかかるといった欠点があった。
ＷＯ２００４／０４５０６７号公報 特開２００５－１０１９０８号公報 特開２００８－２９４５１８号公報
本江　直樹，宮谷　徹彦，大久保　陽一，赤岩　芳彦，"メモリ効果を有する電力増幅器に対するデジタルプレディストータ"，電子情報通信学会論文誌　Ｖｏｌ．Ｊ８８－Ｂ　Ｎｏ．１０　ｐｐ．２０６２－２０７１，　２００５／１０／０１
本発明は、高周波電力増幅器で発生する歪を補償する収束時間を短時間にすることを目的とする。
本発明は、上記の目的を達成するために、高周波帯に周波数変換した入力信号または高周波帯の入力信号を電力増幅する高周波電力増幅器の各次数の奇対称歪補償信号を独立に生成する歪補償信号生成回路と、生成した各次数の奇対称歪補償信号を高周波帯に周波数変換する前の入力信号または高周波帯の入力信号（以下前記入力信号）に重畳（乗算または加算）する歪補償信号重畳（乗算または加算）回路とを有する歪補償回路において、前記入力信号の遅延との差分（微分）から複数の偶対称の歪補償信号をそれぞれ独立にかつ奇対称歪補償信号と独立に生成し、該生成した複数の偶対称の歪補償信号を線形結合する偶対称歪補償信号生成回路と、該線形結合した偶対称歪補償信号を前記入力信号に重畳（乗算または加算）する偶対称歪補償信号重畳（乗算または加算）回路とを有し、奇対称歪と偶対称歪とを独立に補償することを特徴とする歪補償回路である。　
また、高周波帯に周波数変換した入力信号または高周波帯の入力信号を電力増幅する高周波電力増幅器の各次数の奇対称歪補償信号の係数を独立に生成する歪補償信号生成回路と、生成した各次数の奇対称歪補償信号を高周波帯に周波数変換する前の入力信号または高周波帯の入力信号（以下前記入力信号）に重畳（乗算または加算）する歪補償信号重畳（乗算または加算）回路とを有する歪補償回路において、前記入力信号の振幅（複素数の絶対値）の１サンプル前との差分（微分を近似したもの）をとり（rms=1にするための係数を乗算し、前記入力信号と乗算した第一の信号を生成し）、前記入力信号の１サンプル前との差分をとり（rms=1にするための係数を乗算し、更に前記信号に含まれている差分信号の大きさを乗算し第二の信号を生成し、前記第一の信号と前記第二の信号とを加算することで純粋な偶対称歪を生成し、該偶対称歪に、偶対称歪補償信号生成回路で検出した係数のreal成分を乗算することで偶対称振幅歪信号を生成し、imag成分を乗算することで偶対称位相歪信号を生成し、該偶対称振幅歪信号と該偶対称位相歪信号を線形結合することにより）、前記入力信号の振幅の遅延との差分（微分）と前記入力信号の遅延との差分とから、偶対称の振幅の歪補償信号と偶対称の位相の歪補償信号とそれぞれ独立にかつ奇対称歪補償信号と独立に生成する偶対称歪補償信号生成回路と、生成した偶対称歪補償信号を前記入力信号に重畳（乗算または加算）する偶対称歪補償信号重畳（乗算または加算）回路とを有し、奇対称歪と偶対称歪とを独立に補償することを特徴とする歪補償回路である。　
さらに、上記の歪補償回路と高周波電力増幅器とを用いた送信機である。
以上説明したように本発明によれば、奇対称歪と偶対称歪とを独立に補償することにより、電力増幅器で発生する歪を補償する収束時間を短時間にすることが可能になる。
本発明の１実施例の送信機を示すブロック図（ＯＦＤＭ変調器内蔵） 本発明の１実施例の送信機を示すブロック図（ＯＦＤＭ変調器外付） 本発明の１実施例の送信機を示すブロック図（歪信号生成回路が各１ヶ） 本発明の１実施例の偶対称歪信号発生回路を示すブロック図（振幅微分と位相微分） 本発明の１実施例の偶対称歪信号発生回路を示すブロック図（自動係数算出） 本発明の１実施例の偶対称歪信号発生回路を示すブロック図（２乗を追加） レイレー分布する振幅の微分値の振幅確立密度(rms=1の時)の模式図 rms=1のカ゛ウス分布する振幅のべき乗の平均値の表１
以下に本発明について説明する。まず、歪について説明する。　電力増幅器で増幅する信号を振幅と位相の関数として式3.1と表現する。ここで歪みのない信号を　　
Figure JPOXMLDOC01-appb-M000001
 ただし、式3.1のrms(root　mean　square：以下rmsと略記)は1とすると、A(t)を微分した信号ｄA(t)のrms＝1とすると、偶対称歪IMevenは　　
Figure JPOXMLDOC01-appb-M000002
 とおける。式3.1のA(t)・exp(j・θ(t))の振幅確率密度がOFDM信号ではレイレー分布する。式3.2に含まれる微分した信号の大きさη21を式3.3に従ってシミュレーションにより算出した結果は約0.6378であった。　　
Figure JPOXMLDOC01-appb-M000003
 ここで、A(t)のrms＝1、A(t)・exp(j・θ(t))のrms＝1、A(t)・exp(j・θ(t))’はA(t)・exp(j・θ(t))の微分値、conjは共役複素数の意味とする。式3.2、式3.3より式3.4が得られる。　　
Figure JPOXMLDOC01-appb-M000004
 式3.4のrmsはシミュレーションより約0.7996と得られたので、rms=1に規格化すると　　
Figure JPOXMLDOC01-appb-M000005
 となる。　
次に偶対称歪係数の算出方法について説明する。　いま、電力増幅器で発生する奇対称歪と偶対称歪の大きさをそれぞれ、3次振幅歪a3、3次位相歪b3、５次振幅歪a5、5次位相歪、・・25次振幅歪a25、25次位相歪b25、振幅偶対称歪a2、位相偶対称歪b2とすると、電力増幅器の出力信号pa_outは式4.1と書ける　　
Figure JPOXMLDOC01-appb-M000006
 　ここでIMevenは計算を簡単化するために式3.2で示した式とする。　電力増幅器の出力信号から歪みのない信号を引くと誤差信号errは式4.2となる。　　
Figure JPOXMLDOC01-appb-M000007
 式4.2とIMevenの共役複素数を乗算し、平均すると式4.3となる　　
Figure JPOXMLDOC01-appb-M000008
 　ここで、レイレー分布しているA(t)の微分値dA(t)の振幅確立密度を示す図4はカ゛ウス分布となる。またrms=1のカ゛ウス分布する振幅のべき乗の平均値を図5の表１にまとめる。　
図5の表１からも明らかであるが、dA(t)の平均値は0となるため式4.3のa3～a25、b3～b25も0となって検出される。一方dA(t)のrmsは1で設計しているためdA2(t)の平均値も1である(表4.1参照)。　従って式4.3からはa2とb2だけが検出されることとなる。すなわち奇対称歪とは独立して偶対称振幅歪係数(a2)と偶対称位相歪係数(b2)が検出できることがわかる。　
また、本方式により、奇対称な歪と偶対称は歪の係数(大きさ)をそれぞれ独立に検出して歪補償信号を生成可能となり、更にそれぞれ独立に歪補償信号を重畳（加算または乗算）して、補償することが可能となり、短時間に収束する。
次に、本発明の１実施例の送信機を示すブロック図（ＯＦＤＭ変調器内蔵）の図１Ａと、本発明の１実施例の送信機を示すブロック図（ＯＦＤＭ変調器外付）の図１Ｂと、本発明の１実施例の奇対称歪信号発生回路を示すブロック図（振幅微分と位相微分）の図２Ａと、本発明の１実施例の奇対称歪信号発生回路を示すブロック図（自動係数算出）の図２Ｂとを用いて、本発明の１実施例の構成と動作とを説明する。　
実施例１では、入力信号の振幅（複素数の絶対値）の１サンプル前との差分（微分を近似したもの）をとり、rms=1にするための係数を乗算し、入力信号と乗算した第一の信号を生成する。この第一の信号には余計な信号である入力信号の微分が含まれているため、入力信号の１サンプル前との差分した信号にrms=1にするための係数を乗算し、更に前記信号に含まれている差分信号の大きさを乗算し第二の信号を生成し、前記第一の信号と前記第二の信号とを加算することで、純粋な偶対称歪を生成することができる。この偶対称歪信号に、偶対称歪補償信号生成回路で検出した係数のreal成分を乗算することで偶対称振幅歪信号を生成し、imag成分を乗算することで偶対称位相歪信号を生成する。これらを線形結合することで、メモリ効果の逆特性を近似する。　
本発明の変調器内蔵歪補償回路３８に内蔵されたOFDM変調器１から出力されたデジタル入力信号は乗算器２及び可変遅延器１８へ入力される。可変遅延器１８で適切な遅延調整が施された入力信号は、歪補償信号生成回路３９に入力される。乗算器２の出力信号は加算器３へ入力され、加算器３の出力信号は直交変調器（直交変調）４で変調され、DAC５でアナログ信号に変換された後、歪補償回路３８から出力されて、ミキサ４０と発振器１３とで周波数変換され、BPF６で不要波を除去し、高周波電力増幅器（電力増幅器）７にて規定のレベルに電力増幅される。電力増幅器７から出力された出力信号は方向性結合器８とBPF９とを介してアンテナ１０より電波送信される。　
一方方向性結合器８で分配された信号は、ミキサ１１と発振器１３で周波数変換され、不要波をBPF１２で除去した後、変調器内蔵歪補償回路３８へ入力される。入力された信号はＡ／Ｄ変換器（ＡＤＣ）１４でデジタル信号に変換される。変換された信号は可変増幅器（ＡＧＣ）１５で適切なレベルの信号にゲイン調整され、直交復調器（直交復調）１６にて復調される。その後位相器１７にて適切な位相特性に調整されて、歪補償信号生成回路３９に入力される。　
この時、可変遅延器１８により歪補償信号生成回路３９に入力される2つの信号の遅延時間が同じになるように調整し、移相器１７にて歪補償信号生成回路３９に入力される2つの信号の位相が同じになるように調整している。　
その2つの入力された信号により、歪補償信号生成回路３９にて奇対称な振幅３次歪（A3）～７次歪（A7）、対称な位相３次歪（P3）～７次歪（P7）、偶対称な振幅２歪次歪（A2）、偶対称な位相２歪（P2）のそれぞれの係数(大きさ)を独立に検出し、その係数を基に奇対称歪重畳（乗算）回路３６及び偶対称歪重畳（加算）回路３７で歪補償信号が加算される。　奇対称歪係数検出と奇対称歪加算とは特許文献１と同様なので、詳細説明は省略して簡単に説明し、偶対称歪係数検出と偶対称歪加算を中心に説明する。　
以下歪補償信号生成回路３９において、奇対称歪係数検出について説明する。　
可変遅延器１８の出力信号は２乗回路２８にて複素数信号の絶対値の2乗信号のreal信号に変換される。そのreal信号は奇対称歪信号生成回路２９にて奇対称歪信号が生成される。　
また、可変遅延器１８の出力信号の信号が共役化器（Conjugation：ＣＯＮＪ）２６で共役複素数の信号に変換し、加算器２５の出力の歪（入力と帰還との差）信号と乗算器２７で乗算される。乗算器２７の出力信号と奇対称歪信号生成回路２９の出力信号が乗算器３０で乗算され、平均化回路３１で平均化され、出力の歪（入力と帰還との差）信号の３次～7次奇対称振幅歪係数A3～A7(real成分)と３次～７次奇対称位相歪係数（imag成分）P3～P7の信号が出力される。　
奇対称歪重畳回路３６において、奇対称歪加算について説明する。　デジタル入力信号は２乗回路１９にて複素数信号の絶対値の2乗信号のreal信号に変換される。そのreal信号は奇対称歪信号生成回路２０にて奇対称歪信号が生成される。そして、乗算器２１で平均化回路３１出力の歪（入力と帰還との差）信号係数のA3～A7とP3～P7の信号と乗算する。　複素数信号である乗算器２１出力信号は加算器２２で1と減算し、電力増幅器の特性に対して逆特性に変換する。その信号が乗算器２でOFDM信号であるデジタル入力信号と乗算され、奇対称の逆歪が重畳された信号が乗算器２から出力される。　
次に、歪補償信号生成回路３９において、偶対称な振幅２次歪（A2）、偶対称な位相２次歪（P2）の検出について説明する。　可変遅延器１８の出力信号は偶対称歪信号生成回路３２にて偶対称な２次歪を生成し、ＣＯＮＪ３３で共役複素数の信号に変換し、加算器２５の出力の歪（入力と帰還との差）信号と乗算器３４で乗算され、平均化回路３５で平均化され、偶対称な振幅２次歪係数A2、偶対称な位相２次歪係数P2の信号が出力される。　
偶対称歪重畳回路３７において、偶対称歪加算について説明する。　デジタル入力信号は偶対称歪信号生成回路２３にてデジタル入力信号の偶対称な２次歪が算出される。そして、乗算器２４で平均化回路３５出力の歪（入力と帰還との差）信号の係数A2とP2の信号と乗算し、歪係数に基づいた振幅２次歪信号、位相２次歪信号が生成される。　乗算器２４出力信号は加算器３でOFDM信号である奇対称の逆歪が重畳された信号と加算され、偶対称の逆歪が加算された信号が加算器３から出力される。　
偶対称歪信号生成回路３２をある値の遅延量の可変遅延器に置き換え、偶対称歪信号生成回路２３の出力を遅延させて、共役化器（Conjugation：ＣＯＮＪ）３３に入力させても良い。２乗回路２８と奇対称歪信号生成回路２９をある値の可変遅延器に置き換え、奇対称歪信号生成回路２０の出力を遅延させて、乗算器３０に入力させても良い。　
本発明の１実施例の偶対称歪発生回路を示すブロック図の図２Ａを用いて、偶対称な歪生成について説明する。　入力信号は絶対値化回路５１にて複素数信号の絶対値のreal信号に変換される。変換されたreal信号は遅延器（Ｄ）５２と加算器５４とで１サンプル前との差分（微分を近似したもの）出力をとる。変換されたreal信号は実効値逆数算出回路６２で実効値の逆数を算出し、乗算器５６で加算器５４の差分出力と乗算する。さらに、乗算器５６出力と入力信号とを乗算器５８で乗算する。　上記の信号には余計な信号（入力信号の微分信号）も含まれているため、その信号成分を除去する必要がある。そこで、入力信号は遅延器（Ｄ）５３と加算器５５とで１サンプル前との差分（微分を近似したもの）出力をとる。さらに入力信号は実効値逆数算出回路６３で実効値の逆数を算出し、乗算器５７で加算器５５の差分出力と乗算し、乗算器５９で係数0.6378（乗算器58出力の信号に含まれる入力信号の微分値の大きさ）と乗算する。　乗算器５８出力と乗算器５９出力とを加算器６０で加算し、メモリ効果の偶対称な歪信号を出力する。　
本発明の１実施例の送信機を示すブロック図（ＯＦＤＭ変調器外付）の図１Ｂは、歪補償回路４５にＯＦＤＭ変調器（OFDM-MODアナログ出力）４４を外付けとし、入力にＡ／Ｄ変換器（ＡＤＣ）４１と可変増幅器（ＡＧＣ）４２と直交復調器（直交復調）４３とを追加したものであり、その他の構成や動作は図１Ａと同一なので説明は省略し、相違点のみ説明する。　
ＯＦＤＭ変調器（OFDM-MODアナログ出力）４４から出力されたアナログ入力信号は、本発明の歪補償回路４８に入力される。入力信号は、ＡＤＣ４１で信号に変換される。変換されたデジタル信号はＡＧＣ４２で適切なレベルの信号にゲイン調整され、さらに直交復調器（直交復調）４３にてベースバンド帯の信号に復調される。
また、本発明の１実施例の奇対称歪信号発生回路を示すブロック図（２乗を追加）の図３を用いて、実施例２を説明する。実施例１と同様な構成や動作の説明は省略し、相違点のみ説明する。　実施例１で十分な高周波電力増幅器もある。しかし、高周波電力増幅器によっては、実施例２のように、より高次の偶対称歪を検出して、補償する方が歪が少なくなる場合もある。　
本発明の１実施例の奇対称歪信号発生回路を示すブロック図（２乗を追加）の図３において、本発明の１実施例の奇対称歪信号発生回路を示すブロック図（振幅微分と位相微分）の図２Ａの回路を二組と２乗回路の７０を用いて、２乗信号の振幅微分と位相微分だけでなく、４乗信号の振幅微分と位相微分の偶対称歪を検出して、補償している。　
本発明は、実施例１や実施例２に限らず、高周波帯に周波数変換した入力信号または高周波帯の入力信号を電力増幅する高周波電力増幅器の各次数の奇対称歪補償信号の係数を独立に生成する前置歪補償回路において、高周波帯に周波数変換する前の入力信号または高周波帯の入力信号の微分の偶対称の歪補償信号の複数の係数をそれぞれ独立にかつ奇対称歪補償信号と独立に生成する歪前置補償回路に広く適用できる。
１：ＯＦＤＭ変調器（OFDM-MODデジタル出力）、４４：ＯＦＤＭ変調器（OFDM-MODアナログ出力）、４：直交変調器（直交変調）、５：Ｄ／Ａ変換器（ＤＡＣ）、１６，４３：直交復調器（直交復調）、１１，４０：ミキサ、６，９，１２：ＢＰＦ、１３：発振器、１４，４１：Ａ／Ｄ変換器（ＡＤＣ）、１５，４２：可変増幅器（ＡＧＣ）、７：高周波電力増幅器（電力増幅器）、８：方向性結合器、１０：アンテナ、２，２１，２４，３４，３６，３７，５６，５７，５８，６１，６９，７６，７７，７８，８１：乗算器、３，２２，２５，５４，５５，６０，７４，７５，８０，８２：加算器、２０，２９：奇対称歪信号生成回路、２３，３２：偶対称歪信号生成回路、３６：奇対称歪重畳（乗算）回路、３７：偶対称歪重畳（加算）回路、３８：変調器内蔵歪補償回路、４８：歪補償回路、３９，４７：歪補償信号生成回路、１９，２８，７０：２乗回路、５１，７１：絶対値化回路、６２，６３，６７：実効値逆数算出回路、１７：移相器、３０，４５，４６：可変遅延器、５２，５３，７２，７３：遅延器、２６，３３：共役化器（Conjugation：ＣＯＮＪ）、２５，３１：平均化回路、６６：固定値の0.6378を自動で算出する回路、６８：固定値の0.7996を自動で算出する回路、

Claims (3)

  1. 高周波帯に周波数変換した入力信号または高周波帯の入力信号を電力増幅する高周波電力増幅器の各次数の奇対称歪補償信号を独立に生成する歪補償信号生成回路と、生成した各次数の奇対称歪補償信号を高周波帯に周波数変換する前の入力信号または高周波帯の入力信号（以下前記入力信号）に重畳する歪補償信号重畳回路とを有する歪補償回路において、前記入力信号の遅延との差分から複数の偶対称の歪補償信号をそれぞれ独立にかつ奇対称歪補償信号と独立に生成し、該生成した複数の偶対称の歪補償信号を線形結合する偶対称歪補償信号生成回路と、該線形結合した偶対称歪補償信号を前記入力信号に重畳する偶対称歪補償信号重畳回路とを有し、奇対称歪と偶対称歪とを独立に補償することを特徴とする歪補償回路。
  2. 高周波帯に周波数変換した入力信号または高周波帯の入力信号を電力増幅する高周波電力増幅器の各次数の奇対称歪補償信号の係数を独立に生成する歪補償信号生成回路と、生成した各次数の奇対称歪補償信号を高周波帯に周波数変換する前の入力信号または高周波帯の入力信号（以下前記入力信号）に重畳する歪補償信号重畳回路とを有する歪補償回路において、前記入力信号の振幅の１サンプル前との差分をとり、前記入力信号の１サンプル前との差分をとり、前記入力信号の振幅の遅延との差分と前記入力信号の遅延との差分とから、偶対称の振幅の歪補償信号と偶対称の位相の歪補償信号とそれぞれ独立にかつ奇対称歪補償信号と独立に生成する偶対称歪補償信号生成回路と、生成した偶対称歪補償信号を前記入力信号に重畳する偶対称歪補償信号重畳回路とを有し、奇対称歪と偶対称歪とを独立に補償することを特徴とする歪補償回路。
  3. 請求項１乃至請求項２の歪補償回路と高周波電力増幅器とを用いた送信機。 
PCT/JP2012/056284 2011-10-13 2012-03-12 歪み補償回路および歪み補償回路と高周波電力増幅器を用いた送信装置 WO2013054553A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/003,137 US8938027B2 (en) 2011-10-13 2012-03-12 Distortion compensation circuit, and transmission device using distortion compensation circuit and high-frequency power amplifier

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-225717 2011-10-13
JP2011225717A JP6037493B2 (ja) 2011-10-13 2011-10-13 歪み補償回路および歪み補償回路と高周波電力増幅器を用いた送信装置

Publications (1)

Publication Number Publication Date
WO2013054553A1 true WO2013054553A1 (ja) 2013-04-18

Family

ID=48081617

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/056284 WO2013054553A1 (ja) 2011-10-13 2012-03-12 歪み補償回路および歪み補償回路と高周波電力増幅器を用いた送信装置

Country Status (4)

Country Link
US (1) US8938027B2 (ja)
JP (1) JP6037493B2 (ja)
BR (1) BR102012005528B1 (ja)
WO (1) WO2013054553A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018164185A (ja) * 2017-03-24 2018-10-18 富士通株式会社 歪補償装置、及び歪補償方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9319002B2 (en) * 2012-09-25 2016-04-19 Hitachi Kokusai Electric Inc. Distortion compensation circuit and transmission device using distortion compensation circuit and high-frequency power amplifier
KR20160091607A (ko) * 2015-01-26 2016-08-03 삼성전자주식회사 영상처리장치, 초음파 장치 및 그 제어방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005333353A (ja) * 2004-05-19 2005-12-02 Hitachi Kokusai Electric Inc プリディストータ
JP2009219167A (ja) * 2009-07-02 2009-09-24 Hitachi Kokusai Electric Inc プリディストーション方式歪補償機能付き増幅器
JP2010068142A (ja) * 2008-09-09 2010-03-25 Hitachi Kokusai Electric Inc 歪補償増幅装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4657920B2 (ja) 2002-11-14 2011-03-23 株式会社日立国際電気 歪み補償回路、歪み補償信号生成方法、及び電力増幅器
SE525221C2 (sv) * 2003-03-25 2004-12-28 Ericsson Telefon Ab L M Förförvrängare för effektförstärkare
JP4394409B2 (ja) 2003-09-25 2010-01-06 株式会社日立国際電気 プリディストーション方式歪補償機能付き増幅器
JP4467319B2 (ja) * 2004-01-29 2010-05-26 株式会社日立国際電気 プリディストータ
JP2008294518A (ja) 2007-05-22 2008-12-04 Hitachi Kokusai Electric Inc 送信装置
JP5402817B2 (ja) * 2010-04-30 2014-01-29 富士通株式会社 電力増幅器のメモリ効果キャンセラ、無線送信機

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005333353A (ja) * 2004-05-19 2005-12-02 Hitachi Kokusai Electric Inc プリディストータ
JP2010068142A (ja) * 2008-09-09 2010-03-25 Hitachi Kokusai Electric Inc 歪補償増幅装置
JP2009219167A (ja) * 2009-07-02 2009-09-24 Hitachi Kokusai Electric Inc プリディストーション方式歪補償機能付き増幅器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018164185A (ja) * 2017-03-24 2018-10-18 富士通株式会社 歪補償装置、及び歪補償方法

Also Published As

Publication number Publication date
JP6037493B2 (ja) 2016-12-07
JP2013089993A (ja) 2013-05-13
BR102012005528B1 (pt) 2021-11-30
US8938027B2 (en) 2015-01-20
BR102012005528A2 (pt) 2014-06-03
US20130343484A1 (en) 2013-12-26

Similar Documents

Publication Publication Date Title
JP5097240B2 (ja) 歪み補償回路、歪み補償信号生成方法、及び電力増幅器
JP4505238B2 (ja) 歪補償回路
EP1204216B1 (en) Method and apparatus for distortion compensation of radio device
JP4835241B2 (ja) ディジタルプリディストーション送信機
JP5432374B2 (ja) 無線通信のための高効率送信機
US8798199B2 (en) Composite power amplifier, transmitter, and composite-power-amplifier control method
JP5779725B2 (ja) 歪み補償回路および歪み補償回路と高周波電力増幅器を用いた送信装置
WO2005031993A1 (ja) 増幅回路および増幅方法
US20120306573A1 (en) Signal processing arrangement and signal processing method
JP6037493B2 (ja) 歪み補償回路および歪み補償回路と高周波電力増幅器を用いた送信装置
WO2011058843A1 (ja) 増幅装置、歪み補償回路および歪み補償方法
JP3732824B2 (ja) 通信装置
US8655292B2 (en) Amplifier circuit, transmitter, and method of controlling amplifier circuit
JP4637331B2 (ja) 非線形歪み補償回路及び非線形歪み補償方法
JP4550302B2 (ja) 非線形歪み補償方法及び非線形歪み補償回路
JP2005236715A (ja) 歪補償回路
JP5195151B2 (ja) デジタル歪み補償装置
JP2012191421A (ja) 歪み補償回路
WO2012090547A1 (ja) 歪み補償回路
JP2003110370A (ja) 歪み補償装置
JP2005117510A (ja) 歪補償回路、歪み補償信号生成方法、及び電力増幅器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12840345

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14003137

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12840345

Country of ref document: EP

Kind code of ref document: A1