JP2013089993A - 歪み補償回路および歪み補償回路と高周波電力増幅器を用いた送信装置 - Google Patents

歪み補償回路および歪み補償回路と高周波電力増幅器を用いた送信装置 Download PDF

Info

Publication number
JP2013089993A
JP2013089993A JP2011225717A JP2011225717A JP2013089993A JP 2013089993 A JP2013089993 A JP 2013089993A JP 2011225717 A JP2011225717 A JP 2011225717A JP 2011225717 A JP2011225717 A JP 2011225717A JP 2013089993 A JP2013089993 A JP 2013089993A
Authority
JP
Japan
Prior art keywords
signal
distortion compensation
distortion
input signal
symmetric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011225717A
Other languages
English (en)
Other versions
JP6037493B2 (ja
JP2013089993A5 (ja
Inventor
Nobuo Hirose
伸郎 廣瀬
Masashi Sakata
誠志 坂田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2011225717A priority Critical patent/JP6037493B2/ja
Priority to BR102012005528-7A priority patent/BR102012005528B1/pt
Priority to US14/003,137 priority patent/US8938027B2/en
Priority to PCT/JP2012/056284 priority patent/WO2013054553A1/ja
Publication of JP2013089993A publication Critical patent/JP2013089993A/ja
Publication of JP2013089993A5 publication Critical patent/JP2013089993A5/ja
Application granted granted Critical
Publication of JP6037493B2 publication Critical patent/JP6037493B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02Transmitters
    • H04B1/04Circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03CMODULATION
    • H03C1/00Amplitude modulation
    • H03C1/02Details
    • H03C1/06Modifications of modulator to reduce distortion, e.g. by feedback, and clearly applicable to more than one type of modulator
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3258Modifications of amplifiers to reduce non-linear distortion using predistortion circuits based on polynomial terms
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189High-frequency amplifiers, e.g. radio frequency amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/32Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36Modulator circuits; Transmitter circuits
    • H04L27/366Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator
    • H04L27/367Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator using predistortion
    • H04L27/368Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator using predistortion adaptive predistortion
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/336A I/Q, i.e. phase quadrature, modulator or demodulator being used in an amplifying circuit
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02Transmitters
    • H04B1/04Circuits
    • H04B2001/0408Circuits with power amplifiers
    • H04B2001/0425Circuits with power amplifiers with linearisation using predistortion

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)
  • Transmitters (AREA)

Abstract

【課題】高周波電力増幅器で発生する歪を補償する収束時間を短時間にする。
【解決手段】高周波電力増幅器の各次数の振幅の奇対称歪補償信号の係数と各次数の位相の奇対称歪補償信号の係数とを独立に生成する前置歪補償回路において、入力信号の振幅の1サンプル前との差分をとり、入力信号の1サンプル前との差分をとり、入力信号の振幅の遅延との差分と入力信号の遅延との差分とから、偶対称の振幅の歪補償信号と偶対称の位相の歪補償信号とそれぞれ独立にかつ奇対称歪補償信号と独立に生成する偶対称歪補償信号生成回路と、生成した偶対称歪補償信号を入力信号に重畳する偶対称歪補償信号重畳回路とを有し、奇対称歪と偶対称歪とを独立に前置歪補償する。
【選択図】図1A

Description

本発明は、高周波電力増幅器により電力増幅された無線電波送信を行う送信装置から出力される歪み成分を減少させる歪み補償に関する。
直交周波数分割多重(Orthogonal Frequency Division Multiplexing:OFDM)変調方式(以下OFDM方式と称す)と直交位相振幅変調(Quadrature Amplitude Modulation)方式(以下QAM方式と称す)が地上デジタル放送などに採用されている。地上デジタル放送の変調信号は、構成単位期間で構成されている。
従来の非線形歪の前置補償技術、特に、奇数次歪の独立補償の技術の例としては、特許文献1に記載のものがある。
高周波数電力増幅器は信号の広帯域化に伴い、一般に過去の信号に影響を受けて歪が増加するいわゆるメモリ効果が顕著になり、ヒステリシスな特性や偶対称の歪が増加する。そして、前置歪補償の回路規模が大きくなる。そこで、高周波数電力増幅器のメモリ効果による前置歪補償の回路規模を削減する方法が非特許文献1に提案されている。
特許文献2には、偶数次の時間差を用いる歪の前置補償技術が開示されている。
特許文献3には、振幅の微分と位相の微分を用いる歪の前置補償技術が開示されている。
しかし、特許文献2や特許文献3の技術では、メモリ効果を低減する前置補償の収束に時間がかかるといった欠点があった。
WO2004/045067号公報 特開2005−101908号公報 特開2008−294518号公報
本江 直樹,宮谷 徹彦,大久保 陽一,赤岩 芳彦,"メモリ効果を有する電力増幅器に対するデジタルプレディストータ",電子情報通信学会論文誌 Vol.J88−B No.10 pp.2062−2071, 2005/10/01
本発明は、高周波電力増幅器で発生する歪を補償する収束時間を短時間にすることを目的とする。
本発明は、上記の目的を達成するために、高周波帯に周波数変換した入力信号または高周波帯の入力信号を電力増幅する高周波電力増幅器の各次数の奇対称歪補償信号を独立に生成する歪補償信号生成回路と、生成した各次数の奇対称歪補償信号を高周波帯に周波数変換する前の入力信号または高周波帯の入力信号(以下前記入力信号)に重畳(乗算または加算)する歪補償信号重畳(乗算または加算)回路とを有する歪補償回路において、前記入力信号の遅延との差分(微分)から複数の偶対称の歪補償信号をそれぞれ独立にかつ奇対称歪補償信号と独立に生成し、該生成した複数の偶対称の歪補償信号を線形結合する偶対称歪補償信号生成回路と、該線形結合した偶対称歪補償信号を前記入力信号に重畳(乗算または加算)する偶対称歪補償信号重畳(乗算または加算)回路とを有し、奇対称歪と偶対称歪とを独立に補償することを特徴とする歪補償回路である。
また、高周波帯に周波数変換した入力信号または高周波帯の入力信号を電力増幅する高周波電力増幅器の各次数の奇対称歪補償信号の係数を独立に生成する歪補償信号生成回路と、生成した各次数の奇対称歪補償信号を高周波帯に周波数変換する前の入力信号または高周波帯の入力信号(以下前記入力信号)に重畳(乗算または加算)する歪補償信号重畳(乗算または加算)回路とを有する歪補償回路において、前記入力信号の振幅(複素数の絶対値)の1サンプル前との差分(微分を近似したもの)をとり(rms=1にするための係数を乗算し、前記入力信号と乗算した第一の信号を生成し)、前記入力信号の1サンプル前との差分をとり(rms=1にするための係数を乗算し、更に前記信号に含まれている差分信号の大きさを乗算し第二の信号を生成し、前記第一の信号と前記第二の信号とを加算することで純粋な偶対称歪を生成し、該偶対称歪に、偶対称歪補償信号生成回路で検出した係数のreal成分を乗算することで偶対称振幅歪信号を生成し、imag成分を乗算することで偶対称位相歪信号を生成し、該偶対称振幅歪信号と該偶対称位相歪信号を線形結合することにより)、前記入力信号の振幅の遅延との差分(微分)と前記入力信号の遅延との差分とから、偶対称の振幅の歪補償信号と偶対称の位相の歪補償信号とそれぞれ独立にかつ奇対称歪補償信号と独立に生成する偶対称歪補償信号生成回路と、生成した偶対称歪補償信号を前記入力信号に重畳(乗算または加算)する偶対称歪補償信号重畳(乗算または加算)回路とを有し、奇対称歪と偶対称歪とを独立に補償することを特徴とする歪補償回路である。
さらに、上記の歪補償回路と高周波電力増幅器とを用いた送信機である。
以上説明したように本発明によれば、奇対称歪と偶対称歪とを独立に補償することにより、電力増幅器で発生する歪を補償する収束時間を短時間にすることが可能になる。
本発明の1実施例の送信機を示すブロック図(OFDM変調器内蔵) 本発明の1実施例の送信機を示すブロック図(OFDM変調器外付) 本発明の1実施例の送信機を示すブロック図(歪信号生成回路が各1ヶ) 本発明の1実施例の奇対称歪信号発生回路を示すブロック図(振幅微分と位相微分) 本発明の1実施例の奇対称歪信号発生回路を示すブロック図(自動係数算出) 本発明の1実施例の奇対称歪信号発生回路を示すブロック図(2乗を追加) レイレー分布する振幅の微分値の振幅確立密度(rms=1の時)の模式図 rms=1のカ゛ウス分布する振幅のべき乗の平均値の表1
以下に本発明について説明する。まず、歪について説明する。
電力増幅器で増幅する信号を振幅と位相の関数として式3.1と表現する。
ここで歪みのない信号を
ただし、式3.1のrms(root mean square:以下rmsと略記)は1とすると、A(t)を微分した信号dA(t)のrms=1とすると、偶対称歪IMevenは
とおける。式3.1のA(t)・exp(j・θ(t))の振幅確率密度がOFDM信号ではレイレー分布する。
式3.2に含まれる微分した信号の大きさη21を式3.3に従ってシミュレーションにより算出した結果は約0.6378であった。
ここで、A(t)のrms=1、A(t)・exp(j・θ(t))のrms=1、A(t)・exp(j・θ(t))’はA(t)・exp(j・θ(t))の微分値、conjは共役複素数の意味とする。
式3.2、式3.3より式3.4が得られる。
式3.4のrmsはシミュレーションより約0.7996と得られたので、rms=1に規格化すると
となる。
次に偶対称歪係数の算出方法について説明する。
いま、電力増幅器で発生する奇対称歪と偶対称歪の大きさをそれぞれ、3次振幅歪a3、3次位相歪b3、5次振幅歪a5、5次位相歪、・・25次振幅歪a25、25次位相歪b25、振幅偶対称歪a2、位相偶対称歪b2とすると、電力増幅器の出力信号pa_outは式4.1と書ける
ここでIMevenは計算を簡単化するために式3.2で示した式とする。
電力増幅器の出力信号から歪みのない信号を引くと誤差信号errは式4.2となる。
式4.2とIMevenの共役複素数を乗算し、平均すると式4.3となる
ここで、レイレー分布しているA(t)の微分値dA(t)の振幅確立密度を示す図4はカ゛ウス分布となる。またrms=1のカ゛ウス分布する振幅のべき乗の平均値を図5の表1にまとめる。
図5の表1からも明らかであるが、dA(t)の平均値は0となるため式4.3のa3〜a25、b3〜b25も0となって検出される。一方dA(t)のrmsは1で設計しているためdA2(t)の平均値も1である(表4.1参照)。 従って式4.3からはa2とb2だけが検出されることとなる。すなわち奇対称歪とは独立して偶対称振幅歪係数(a2)と偶対称位相歪係数(b2)が検出できることがわかる。
また、本方式により、奇対称な歪と偶対称は歪の係数(大きさ)をそれぞれ独立に検出して歪補償信号を生成可能となり、更にそれぞれ独立に歪補償信号を重畳(加算または乗算)して、補償することが可能となり、短時間に収束する。
次に、本発明の1実施例の送信機を示すブロック図(OFDM変調器内蔵)の図1Aと、本発明の1実施例の送信機を示すブロック図(OFDM変調器外付)の図1Bと、本発明の1実施例の奇対称歪信号発生回路を示すブロック図(振幅微分と位相微分)の図2Aと、本発明の1実施例の奇対称歪信号発生回路を示すブロック図(自動係数算出)の図2Bとを用いて、本発明の1実施例の構成と動作とを説明する。
実施例1では、入力信号の振幅(複素数の絶対値)の1サンプル前との差分(微分を近似したもの)をとり、rms=1にするための係数を乗算し、入力信号と乗算した第一の信号を生成する。この第一の信号には余計な信号である入力信号の微分が含まれているため、入力信号の1サンプル前との差分した信号にrms=1にするための係数を乗算し、更に前記信号に含まれている差分信号の大きさを乗算し第二の信号を生成し、前記第一の信号と前記第二の信号とを加算することで、純粋な偶対称歪を生成することができる。この偶対称歪信号に、偶対称歪補償信号生成回路で検出した係数のreal成分を乗算することで偶対称振幅歪信号を生成し、imag成分を乗算することで偶対称位相歪信号を生成する。これらを線形結合することで、メモリ効果の逆特性を近似する。
本発明の変調器内蔵歪補償回路38に内蔵されたOFDM変調器1から出力されたデジタル入力信号は乗算器2及び可変遅延器18へ入力される。可変遅延器18で適切な遅延調整が施された入力信号は、歪補償信号生成回路39に入力される。乗算器2の出力信号は加算器3へ入力され、加算器3の出力信号は直交変調器(直交変調)4で変調され、DAC5でアナログ信号に変換された後、歪補償回路38から出力されて、ミキサ40と発振器13とで周波数変換され、BPF6で不要波を除去し、高周波電力増幅器(電力増幅器)7にて規定のレベルに電力増幅される。電力増幅器7から出力された出力信号は方向性結合器8とBPF9とを介してアンテナ10より電波送信される。
一方方向性結合器8で分配された信号は、ミキサ11と発振器13で周波数変換され、不要波をBPF12で除去した後、変調器内蔵歪補償回路38へ入力される。入力された信号はA/D変換器(ADC)14でデジタル信号に変換される。変換された信号は可変増幅器(AGC)15で適切なレベルの信号にゲイン調整され、直交復調器(直交復調)16にて復調される。その後位相器17にて適切な位相特性に調整されて、歪補償信号生成回路39に入力される。
この時、可変遅延器18により歪補償信号生成回路39に入力される2つの信号の遅延時間が同じになるように調整し、移相器17にて歪補償信号生成回路39に入力される2つの信号の位相が同じになるように調整している。
その2つの入力された信号により、歪補償信号生成回路39にて奇対称な振幅3次歪(A3)〜7次歪(A7)、対称な位相3次歪(P3)〜7次歪(P7)、偶対称な振幅2歪次歪(A2)、偶対称な位相2歪(P2)のそれぞれの係数(大きさ)を独立に検出し、その係数を基に奇対称歪重畳(乗算)回路36及び偶対称歪重畳(加算)回路37で歪補償信号が加算される。
奇対称歪係数検出と奇対称歪加算とは特許文献1と同様なので、詳細説明は省略して簡単に説明し、偶対称歪係数検出と偶対称歪加算を中心に説明する。
以下歪補償信号生成回路39において、奇対称歪係数検出について説明する。
可変遅延器18の出力信号は2乗回路28にて複素数信号の絶対値の2乗信号のreal信号に変換される。そのreal信号は奇対称歪信号生成回路29にて奇対称歪信号が生成される。
また、可変遅延器18の出力信号の信号が共役化器(Conjugation:CONJ)26で共役複素数の信号に変換し、加算器25の出力の歪(入力と帰還との差)信号と乗算器27で乗算される。乗算器27の出力信号と奇対称歪信号生成回路29の出力信号が乗算器30で乗算され、平均化回路31で平均化され、出力の歪(入力と帰還との差)信号の3次〜7次奇対称振幅歪係数A3〜A7(real成分)と3次〜7次奇対称位相歪係数(imag成分)P3〜P7の信号が出力される。
奇対称歪重畳回路36において、奇対称歪加算について説明する。
デジタル入力信号は2乗回路19にて複素数信号の絶対値の2乗信号のreal信号に変換される。そのreal信号は奇対称歪信号生成回路20にて奇対称歪信号が生成される。そして、乗算器21で平均化回路31出力の歪(入力と帰還との差)信号係数のA3〜A7とP3〜P7の信号と乗算する。
複素数信号である乗算器21出力信号は加算器22で1と減算し、電力増幅器の特性に対して逆特性に変換する。その信号が乗算器2でOFDM信号であるデジタル入力信号と乗算され、奇対称の逆歪が重畳された信号が乗算器2から出力される。
次に、歪補償信号生成回路39において、偶対称な振幅2次歪(A2)、偶対称な位相2次歪(P2)の検出について説明する。
可変遅延器18の出力信号は偶対称歪信号生成回路32にて偶対称な2次歪を生成し、CONJ33で共役複素数の信号に変換し、加算器25の出力の歪(入力と帰還との差)信号と乗算器34で乗算され、平均化回路35で平均化され、偶対称な振幅2次歪係数A2、偶対称な位相2次歪係数P2の信号が出力される。
偶対称歪重畳回路37において、偶対称歪加算について説明する。
デジタル入力信号は偶対称歪信号生成回路23にてデジタル入力信号の偶対称な2次歪が算出される。そして、乗算器24で平均化回路35出力の歪(入力と帰還との差)信号の係数A2とP2の信号と乗算し、歪係数に基づいた振幅2次歪信号、位相2次歪信号が生成される。
乗算器24出力信号は加算器3でOFDM信号である奇対称の逆歪が重畳された信号と加算され、偶対称の逆歪が加算された信号が加算器3から出力される。
偶対称歪信号生成回路32をある値の遅延量の可変遅延器に置き換え、偶対称歪信号生成回路23の出力を遅延させて、共役化器(Conjugation:CONJ)33に入力させても良い。
2乗回路28と奇対称歪信号生成回路29をある値の可変遅延器に置き換え、奇対称歪信号生成回路20の出力を遅延させて、乗算器30に入力させても良い。
本発明の1実施例の偶対称歪発生回路を示すブロック図の図2Aを用いて、偶対称な歪生成について説明する。
入力信号は絶対値化回路51にて複素数信号の絶対値のreal信号に変換される。変換されたreal信号は遅延器(D)52と加算器54とで1サンプル前との差分(微分を近似したもの)出力をとる。変換されたreal信号は実効値逆数算出回路62で実効値の逆数を算出し、乗算器56で加算器54の差分出力と乗算する。さらに、乗算器56出力と入力信号とを乗算器58で乗算する。
上記の信号には余計な信号(入力信号の微分信号)も含まれているため、その信号成分を除去する必要がある。そこで、入力信号は遅延器(D)53と加算器55とで1サンプル前との差分(微分を近似したもの)出力をとる。さらに入力信号は実効値逆数算出回路63で実効値の逆数を算出し、乗算器57で加算器55の差分出力と乗算し、乗算器59で係数0.6378(乗算器58出力の信号に含まれる入力信号の微分値の大きさ)と乗算する。
乗算器58出力と乗算器59出力とを加算器60で加算し、メモリ効果の偶対称な歪信号を出力する。
本発明の1実施例の送信機を示すブロック図(OFDM変調器外付)の図1Bは、歪補償回路45にOFDM変調器(OFDM-MODアナログ出力)44を外付けとし、入力にA/D変換器(ADC)41と可変増幅器(AGC)42と直交復調器(直交復調)43とを追加したものであり、その他の構成や動作は図1Aと同一なので説明は省略し、相違点のみ説明する。
OFDM変調器(OFDM-MODアナログ出力)44から出力されたアナログ入力信号は、本発明の歪補償回路48に入力される。入力信号は、ADC41で信号に変換される。変換されたデジタル信号はAGC42で適切なレベルの信号にゲイン調整され、さらに直交復調器(直交復調)43にてベースバンド帯の信号に復調される。
また、本発明の1実施例の奇対称歪信号発生回路を示すブロック図(2乗を追加)の図3を用いて、実施例2を説明する。実施例1と同様な構成や動作の説明は省略し、相違点のみ説明する。
実施例1で十分な高周波電力増幅器もある。しかし、高周波電力増幅器によっては、実施例2のように、より高次の偶対称歪を検出して、補償する方が歪が少なくなる場合もある。
本発明の1実施例の奇対称歪信号発生回路を示すブロック図(2乗を追加)の図3において、本発明の1実施例の奇対称歪信号発生回路を示すブロック図(振幅微分と位相微分)の図2Aの回路を二組と2乗回路の70を用いて、2乗信号の振幅微分と位相微分だけでなく、4乗信号の振幅微分と位相微分の偶対称歪を検出して、補償している。
本発明は、実施例1や実施例2に限らず、高周波帯に周波数変換した入力信号または高周波帯の入力信号を電力増幅する高周波電力増幅器の各次数の奇対称歪補償信号の係数を独立に生成する前置歪補償回路において、高周波帯に周波数変換する前の入力信号または高周波帯の入力信号の微分の偶対称の歪補償信号の複数の係数をそれぞれ独立にかつ奇対称歪補償信号と独立に生成する歪前置補償回路に広く適用できる。
1:OFDM変調器(OFDM-MODデジタル出力)、44:OFDM変調器(OFDM-MODアナログ出力)、
4:直交変調器(直交変調)、5:D/A変換器(DAC)、
16,43:直交復調器(直交復調)、
11,40:ミキサ、6,9,12:BPF、13:発振器、
14,41:A/D変換器(ADC)、15,42:可変増幅器(AGC)、
7:高周波電力増幅器(電力増幅器)、8:方向性結合器、10:アンテナ、
2,21,24,34,36,37,56,57,58,61,69,76,77,78,81:乗算器、
3,22,25,54,55,60,74,75,80,82:加算器、
20,29:奇対称歪信号生成回路、23,32:偶対称歪信号生成回路、
36:奇対称歪重畳(乗算)回路、37:偶対称歪重畳(加算)回路、
38:変調器内蔵歪補償回路、48:歪補償回路、
39,47:歪補償信号生成回路、
19,28,70:2乗回路、51,71:絶対値化回路、
62,63,67:実効値逆数算出回路、
17:移相器、30,45,46:可変遅延器、52,53,72,73:遅延器、
26,33:共役化器(Conjugation:CONJ)、
25,31:平均化回路、
66:固定値の0.6378を自動で算出する回路、68:固定値の0.7996を自動で算出する回路、

Claims (3)

  1. 高周波帯に周波数変換した入力信号または高周波帯の入力信号を電力増幅する高周波電力増幅器の各次数の奇対称歪補償信号を独立に生成する歪補償信号生成回路と、生成した各次数の奇対称歪補償信号を高周波帯に周波数変換する前の入力信号または高周波帯の入力信号(以下前記入力信号)に重畳する歪補償信号重畳回路とを有する歪補償回路において、前記入力信号の遅延との差分から複数の偶対称の歪補償信号をそれぞれ独立にかつ奇対称歪補償信号と独立に生成し、該生成した複数の偶対称の歪補償信号を線形結合する偶対称歪補償信号生成回路と、該線形結合した偶対称歪補償信号を前記入力信号に重畳する偶対称歪補償信号重畳回路とを有し、奇対称歪と偶対称歪とを独立に補償することを特徴とする歪補償回路。
  2. 高周波帯に周波数変換した入力信号または高周波帯の入力信号を電力増幅する高周波電力増幅器の各次数の奇対称歪補償信号の係数を独立に生成する歪補償信号生成回路と、生成した各次数の奇対称歪補償信号を高周波帯に周波数変換する前の入力信号または高周波帯の入力信号(以下前記入力信号)に重畳する歪補償信号重畳回路とを有する歪補償回路において、前記入力信号の振幅の1サンプル前との差分をとり、前記入力信号の1サンプル前との差分をとり、前記入力信号の振幅の遅延との差分と前記入力信号の遅延との差分とから、偶対称の振幅の歪補償信号と偶対称の位相の歪補償信号とそれぞれ独立にかつ奇対称歪補償信号と独立に生成する偶対称歪補償信号生成回路と、生成した偶対称歪補償信号を前記入力信号に重畳する偶対称歪補償信号重畳回路とを有し、奇対称歪と偶対称歪とを独立に補償することを特徴とする歪補償回路。
  3. 請求項1乃至請求項2の歪補償回路と高周波電力増幅器とを用いた送信機。
JP2011225717A 2011-10-13 2011-10-13 歪み補償回路および歪み補償回路と高周波電力増幅器を用いた送信装置 Expired - Fee Related JP6037493B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2011225717A JP6037493B2 (ja) 2011-10-13 2011-10-13 歪み補償回路および歪み補償回路と高周波電力増幅器を用いた送信装置
BR102012005528-7A BR102012005528B1 (pt) 2011-10-13 2012-03-12 Circuito de compensação de distorção, e, transmissor
US14/003,137 US8938027B2 (en) 2011-10-13 2012-03-12 Distortion compensation circuit, and transmission device using distortion compensation circuit and high-frequency power amplifier
PCT/JP2012/056284 WO2013054553A1 (ja) 2011-10-13 2012-03-12 歪み補償回路および歪み補償回路と高周波電力増幅器を用いた送信装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011225717A JP6037493B2 (ja) 2011-10-13 2011-10-13 歪み補償回路および歪み補償回路と高周波電力増幅器を用いた送信装置

Publications (3)

Publication Number Publication Date
JP2013089993A true JP2013089993A (ja) 2013-05-13
JP2013089993A5 JP2013089993A5 (ja) 2014-11-06
JP6037493B2 JP6037493B2 (ja) 2016-12-07

Family

ID=48081617

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011225717A Expired - Fee Related JP6037493B2 (ja) 2011-10-13 2011-10-13 歪み補償回路および歪み補償回路と高周波電力増幅器を用いた送信装置

Country Status (4)

Country Link
US (1) US8938027B2 (ja)
JP (1) JP6037493B2 (ja)
BR (1) BR102012005528B1 (ja)
WO (1) WO2013054553A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10469179B2 (en) 2017-03-24 2019-11-05 Fujitsu Limited Distortion compensation apparatus and distortion compensation method

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9319002B2 (en) * 2012-09-25 2016-04-19 Hitachi Kokusai Electric Inc. Distortion compensation circuit and transmission device using distortion compensation circuit and high-frequency power amplifier
KR20160091607A (ko) * 2015-01-26 2016-08-03 삼성전자주식회사 영상처리장치, 초음파 장치 및 그 제어방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005333353A (ja) * 2004-05-19 2005-12-02 Hitachi Kokusai Electric Inc プリディストータ
JP2009219167A (ja) * 2009-07-02 2009-09-24 Hitachi Kokusai Electric Inc プリディストーション方式歪補償機能付き増幅器
JP2010068142A (ja) * 2008-09-09 2010-03-25 Hitachi Kokusai Electric Inc 歪補償増幅装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4657920B2 (ja) 2002-11-14 2011-03-23 株式会社日立国際電気 歪み補償回路、歪み補償信号生成方法、及び電力増幅器
SE525221C2 (sv) * 2003-03-25 2004-12-28 Ericsson Telefon Ab L M Förförvrängare för effektförstärkare
JP4394409B2 (ja) 2003-09-25 2010-01-06 株式会社日立国際電気 プリディストーション方式歪補償機能付き増幅器
JP4467319B2 (ja) * 2004-01-29 2010-05-26 株式会社日立国際電気 プリディストータ
JP2008294518A (ja) 2007-05-22 2008-12-04 Hitachi Kokusai Electric Inc 送信装置
JP5402817B2 (ja) * 2010-04-30 2014-01-29 富士通株式会社 電力増幅器のメモリ効果キャンセラ、無線送信機

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005333353A (ja) * 2004-05-19 2005-12-02 Hitachi Kokusai Electric Inc プリディストータ
JP2010068142A (ja) * 2008-09-09 2010-03-25 Hitachi Kokusai Electric Inc 歪補償増幅装置
JP2009219167A (ja) * 2009-07-02 2009-09-24 Hitachi Kokusai Electric Inc プリディストーション方式歪補償機能付き増幅器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10469179B2 (en) 2017-03-24 2019-11-05 Fujitsu Limited Distortion compensation apparatus and distortion compensation method

Also Published As

Publication number Publication date
JP6037493B2 (ja) 2016-12-07
BR102012005528B1 (pt) 2021-11-30
WO2013054553A1 (ja) 2013-04-18
US8938027B2 (en) 2015-01-20
BR102012005528A2 (pt) 2014-06-03
US20130343484A1 (en) 2013-12-26

Similar Documents

Publication Publication Date Title
JP5097240B2 (ja) 歪み補償回路、歪み補償信号生成方法、及び電力増幅器
JP4505238B2 (ja) 歪補償回路
US8798199B2 (en) Composite power amplifier, transmitter, and composite-power-amplifier control method
JP5779725B2 (ja) 歪み補償回路および歪み補償回路と高周波電力増幅器を用いた送信装置
US8588711B2 (en) Transmission apparatus and distortion compensation method
KR100279948B1 (ko) 선형화된 전력 증폭 장치 및 방법
WO2005031993A1 (ja) 増幅回路および増幅方法
AU2010364317B2 (en) Signal processing arrangement and signal processing method
JP6037493B2 (ja) 歪み補償回路および歪み補償回路と高周波電力増幅器を用いた送信装置
WO2011058843A1 (ja) 増幅装置、歪み補償回路および歪み補償方法
JP2004165900A (ja) 通信装置
US8655292B2 (en) Amplifier circuit, transmitter, and method of controlling amplifier circuit
JP4633891B2 (ja) 非線形歪み補償回路及び非線形歪み補償方法
JP2007158842A (ja) 通信システム及び通信局
JP4637331B2 (ja) 非線形歪み補償回路及び非線形歪み補償方法
JP2011199415A (ja) 非線形歪み補償装置
JP4550302B2 (ja) 非線形歪み補償方法及び非線形歪み補償回路
JP2012191421A (ja) 歪み補償回路
JP2005236715A (ja) 歪補償回路
JP5195151B2 (ja) デジタル歪み補償装置
WO2012090547A1 (ja) 歪み補償回路
JP2005117510A (ja) 歪補償回路、歪み補償信号生成方法、及び電力増幅器
JP2003110370A (ja) 歪み補償装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140919

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140919

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161026

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161028

R150 Certificate of patent or registration of utility model

Ref document number: 6037493

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees