JP2009088242A - 光半導体装置およびその製造方法 - Google Patents
光半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2009088242A JP2009088242A JP2007255962A JP2007255962A JP2009088242A JP 2009088242 A JP2009088242 A JP 2009088242A JP 2007255962 A JP2007255962 A JP 2007255962A JP 2007255962 A JP2007255962 A JP 2007255962A JP 2009088242 A JP2009088242 A JP 2009088242A
- Authority
- JP
- Japan
- Prior art keywords
- optical waveguide
- semiconductor
- layer
- region
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Optical Integrated Circuits (AREA)
- Semiconductor Lasers (AREA)
Abstract
【課題】 半導体光導波路同士の結合効率低下を抑制することができる半導体光導波路およびその製造方法を提供する。
【解決手段】 光半導体装置の製造方法は、半導体基板(10)上の第1の半導体光導波路(30)を含む積層構造に対し、{011}面に対して傾斜し且つ前記第1の半導体光導波路の端部を含む領域がオーバーハングした結合面を露出させる選択エッチングを施す工程と、結合面にIn(1−x)GaxAs(1−y)Py(0<x≦1、0≦y<1)からなるキャップ層(50)を成長させる工程と、第2の半導体光導波路(61)を、第1の半導体光導波路のオーバーハングした領域を含んで成長させる工程と、を含む。
【選択図】 図3
【解決手段】 光半導体装置の製造方法は、半導体基板(10)上の第1の半導体光導波路(30)を含む積層構造に対し、{011}面に対して傾斜し且つ前記第1の半導体光導波路の端部を含む領域がオーバーハングした結合面を露出させる選択エッチングを施す工程と、結合面にIn(1−x)GaxAs(1−y)Py(0<x≦1、0≦y<1)からなるキャップ層(50)を成長させる工程と、第2の半導体光導波路(61)を、第1の半導体光導波路のオーバーハングした領域を含んで成長させる工程と、を含む。
【選択図】 図3
Description
本発明は、光半導体装置およびその製造方法に関する。
近年、小型化および低価格化を目的として、半導体レーザ、半導体アンプ、半導体光導波路等の半導体素子が同一基板上にモノリシックに集積された光半導体デバイスの開発が要求されている。
位相調整器(以下、PSと称する)付き半導体光増幅器(以下、SOAと称する)を例に、その集積化の方法を説明する。まず、SOAを構成するための半導体積層構造を半導体基板全面上に形成する。次に、半導体積層構造の表面のうち、SOA領域をマスクパターンで覆う。このマスクパターンをエッチングマスクとして用いて選択的にエッチングする。これによって、SOAとPSとの結合面が露出する。次に、エッチングされた領域の半導体基板表面上にPSを構成するための半導体積層構造を再成長させる。これにより、SOA領域の半導体積層構造とPS領域の半導体積層構造とが、結合面を介して直接結合する。この後、リッジや電極の形成を行って、PS付きSOAが完成する。このように、再成長によって光導波路が結合される部分は、バット(butt)結合と称される。
従来は、SOA領域の半導体積層構造とPS領域の半導体積層構造との結合面が(011)面など、{011}で示される面を持っていた。ところで、半導体の凹凸構造に再成長を行なうと、マストランスポートによって半導体層構造の角部が変形することが知られている。そして、その対策として変形防止層を形成する技術も提唱されている(特許文献1参照)。
しかしながら、背景技術に示されるような光半導体デバイスの集積化において、結合面に半導体層構造を再成長する際には、この変形は問題視されない。集積化された光半導体デバイスの接続部分に求められる特性、すなわち、光導波路の結合効率には悪影響が生じていなかったためである。つまり、たとえ上記変形が生じたとしても、マストランスポートは主に結合面の段差の上端と下端の角部とにおいて生じるものである。いっぽう、光導波路は結合面の高さ方向の中ほどに位置しており、たとえ半導体層構造に変形が生じたとしても、光導波路はその影響を受けにくいのである。
しかしながら、結合面における反射対策として、この部分を{011}面に対して斜めに形成した場合、SOA領域の半導体積層構造とPS領域の半導体積層構造との結合面近傍において熱変形が顕著に見られることがわかった。
集積化された光半導体デバイスの間の結合面が{011}面、すなわち(011)、(0−11)、(01−1)、(0−1−1)・・・などの面に対して斜めに形成される場合、この結合面形成のためのエッチングにおいては、結合面における光導波路が深くサイドエッチされて、オーバーハング形状になってしまう。そして、ここに光結合する光導波路を再成長させると、結合面のオーバーハングした部分にInPからなる変形層が大きく成長してしまうのである。
このような変形層は、光導波路を再成長させる場合において、成長表面にInPが露出している場合に発生する。たとえば、基板がInPである場合で結合面形成のためのエッチングが基板にまで到達した場合、あるいは、積層構造にInPが含まれている場合に、結合面形成のためのエッチングによってこのInPが露出する場合に発生する。
光導波路の結合面、その中でも光導波路の中央部に変形層が大きく形成されると、光導波路を伝播する光の波長に対して無視できなくなり、変形層において放射あるいは反射などが生じて、光導波路間の光結合効率が劣化してしまう。この問題は、複数の光半導体デバイスを集積化する場合のほか、単一の光半導体デバイスであっても、その光導波路の一部を再成長によって形成する場合には同様に発生するものである。
本発明の目的は、光導波路を再成長によって他の光導波路に結合する場合における問題を解決し、光結合が良好に行なわれる光半導体装置およびその製造方法を提供するものである。
本発明に係る光半導体装置の製造方法は、半導体基板上の第1の半導体光導波路を含む積層構造に対し、{011}面に対して傾斜し且つ第1の半導体光導波路の端部を含む領域がオーバーハングした結合面を露出させる選択エッチングを施す工程と、結合面にIn(1−x)GaxAs(1−y)Py(0<x≦1、0≦y<1)からなるキャップ層を成長させる工程と、第2の半導体光導波路を、第1の半導体光導波路のオーバーハングした領域を含んで成長させる工程と、を含むことを特徴とするものである。本発明に係る半導体光導波路の製造方法においては、キャップ層が設けられていることから、InPからなる変形層の形成が抑制される。その結果、第1の半導体光導波路と第2の半導体光導波路との間の結合効率低下を抑制することができる。
上記製造方法において、半導体基板あるいは積層構造の少なくとも一方にInPが含まれてなり、選択エッチングによって、当該InPが露出してもよい。キャップ層は、結合面と露出したInPを覆っていてもよい。キャップ層の成長温度は、第2の半導体光導波路の成長温度よりも低くてもよい。この場合、変形層の形成をより抑制することができる。{011}面に対して傾斜する角度は、10度以上80度以下であることが好ましい。キャップ層は、GaAsまたはInGaAsからなるものであってもよい。
本発明に係る光半導体装置は、半導体基板上の第1の半導体光導波路を含む積層構造と、第1の半導体光導波路の{011}面に対して傾斜し且つ第1の半導体光導波路の端部を含む領域がオーバーハングした結合面に設けられたIn(1−x)GaxAs(1−y)Py(0<x≦1、0≦y<1)からなるキャップ層と、第1の半導体光導波路のオーバーハングした領域を含んで設けられた第2の半導体光導波路と、を備えることを特徴とするものである。本発明に係る半導体光導波路においては、キャップ層が設けられていることから、InPからなる変形層の形成が抑制される。その結果、第1の半導体光導波路と第2の半導体光導波路との間の結合効率低下を抑制することができる。
{011}面に対して傾斜する角度は、10度以上80度以下であることが好ましい。キャップ層は、GaAsまたはInGaAsからなるものであってもよい。
本発明によれば、第1の半導体光導波路と第2の半導体光導波路との結合効率低下を抑制することができる。
以下、本発明を実施するための最良の形態を説明する。
(第1の実施形態)
図1〜図3を参照しつつ、本発明の第1の実施形態に係る光半導体装置の製造方法を説明する。本実施の形態は、SOA領域とPS領域とをバット結合にて集積化した構造について説明するものである。図1(a)、図1(b)および図2(a)〜図2(d)は、光半導体装置の光軸方向に切断した場合の断面図を示す。図1(c)および図1(d)は、平面図を示す。図3(a)および図3(b)は、光軸に垂直な面に沿って切断した場合の断面図を示す。
図1〜図3を参照しつつ、本発明の第1の実施形態に係る光半導体装置の製造方法を説明する。本実施の形態は、SOA領域とPS領域とをバット結合にて集積化した構造について説明するものである。図1(a)、図1(b)および図2(a)〜図2(d)は、光半導体装置の光軸方向に切断した場合の断面図を示す。図1(c)および図1(d)は、平面図を示す。図3(a)および図3(b)は、光軸に垂直な面に沿って切断した場合の断面図を示す。
まず、図1(a)に示すように、半導体基板10を準備する。半導体基板10は、例えばInPからなる。次に、図1(b)に示すように、半導体基板10上に、SOA領域を構成する半導体積層構造として、バッファ層21、SCH(Separate Confinement Heterostructure)層31、MQW(Multiple Quantum Well)層32、SCH層33およびクラッド層22を順に形成する。
バッファ層21は、例えばInPからなり、下側クラッド層としても機能する。SCH層31,33は、例えばInGaAsPからなる。MQW層32は、例えばIn0.70Ga0.30As0.60P0.40(バリア)およびIn0.70Ga0.30As0.85P0.15(ウェル)からなる。本実施の形態においては、SCH層31,33およびMQW層32が、光導波路層30として機能する。光導波路層30の層厚は、例えば0.3μm程度である。上側クラッド層として機能するクラッド層22は、例えばInPからなる。クラッド層22の層厚は、例えば0.5μm程度である。本実施の形態においては、図1(c)に示すように、表面が(100)面であり、[011]方向を後述するSOA領域101およびPS領域102における光導波路の光軸に設定する。これにより、上記光軸は、(011)面に対して直交することになる。
次いで、図1(d)に示すように、クラッド層22上のSOA領域101となるべき領域にマスクパターン40を配置する。マスクパターン40においてSOA領域101とPS領域102との境界は、[011]方向に対して斜めに形成されている。
次に、図2(a)に示すように、マスクパターン40を用いて、選択エッチング処理を施す。この処理により、マスクパターン40が配置されていない領域のクラッド層22および光導波路層30が除去される。この場合、露出した光導波路層30の端面はPS領域における光導波路との結合面となる。しかしながら、この結合面は(011)面に対して斜めになることから、様々な半導体結晶面が表れている。その結果、図2(b)に示すようにサイドエッチが深く形成される。
次に、図2(c)に示すように、エッチングによって露出した表面、すなわち、クラッド層22からバッファ層21にかけてキャップ層50を選択成長させる。キャップ層50は、例えばGaAsからなり、例えば1nm〜2nm程度の層厚を有する。キャップ層50は、例えばMOCVD法等の成膜法を用いて成長させることができる。キャップ層50がGaAsからなる場合には、TEG(トリ・エチル・ガリウム)およびAsH3を材料として用い、TEG分圧を0.002Torrとし、AsH3分圧を0.038Torrとして成長させることができる。
次いで、図2(d)に示すように、導波路コア61、クラッド層62およびコンタクト層71,72を形成する。導波路コア61およびクラッド層62は、マスクパターン40を利用した選択成長によって形成される。この際、上記サイドエッチングによってオーバーハング形状となった結合面には、キャップ層50が設けられているため、従来のようにInPが付着することが抑制される。コンタクト層71,72は、このマスクパターン40を除去した後、コンタクト層となる半導体層を成長させ、これをSOA領域101、PS領域102に対応してパターンニングすることにより、形成される。ここで、導波路コア61は、例えばInGaAsPからなり、光導波路層30と同様の層厚を有する。また、クラッド層62は、例えばInPからなり、クラッド層22と同様の層厚を有する。コンタクト層71,72は、例えばInGaAsからなる。
次に、図3(a)に示すように、上記光軸方向に沿ってクラッド層22,62およびコンタクト層71,72にエッチング処理を施して、SOA領域101およびPS領域102が結合したリッジストライプ70を形成する。次いで、図3(b)に示すように、コンタクト層71上にp型電極73を形成する。なお、図示しないが、コンタクト層72上にもp型電極74が形成され、これらp型電極は、例えばTiPt/Auからなる。さらに、リッジストライプ70の両側に露出した表面に絶縁層75を形成する。絶縁層75は、例えばSiO2からなる。さらに、半導体基板10の下面にn型電極76を形成する。n型電極76は、例えばAuGe/Auからなる。以上の工程により、SOA領域101およびPS領域102からなる光半導体装置が完成する。
本実施の形態によれば、キャップ層50を設けることによって、InPからなる変形層の形成を抑制することができる。それにより、SOA領域101とPS領域102との結合面における結合効率低下を抑制することができる。本実施の形態に係るPS付きSOAを外部共振器型レーザの利得部として用いれば、モード安定性が向上する。
なお、キャップ層50の成長温度は、次に再成長される光導波路層の成長温度よりも低いことが好ましい。これは、キャップ層50の成長時に前記変形層が生成されることを抑制する効果があるからである。本実施の形態においては、例えば図4に示すように、600℃程度の温度で導波路コア61を成長させる場合に、400℃程度の温度でキャップ層50を成長させれば変形層の形成をより効果的に抑制することができる。また、キャップ層50は、In(1−x)GaxAs(1−y)Py(ただし、0<x≦1、0≦y<1)で表現される半導体を採用することができる。特に、デバイスに対する相性や成長管理の容易性などを考慮すると、GaAsやInGaAsが好ましい。
なお、本実施の形態では、SOA領域101とPS領域102との結合面は、(011)面から傾斜した面で構成されているが、これは、{011}で代表される面から傾斜した面であればよく、たとえば(011)のほかにも(0−11)、(01−1)、(0−1−1)あるいは、これらの等価面(たとえば(101)や(−101)他)から傾斜した面を採用することもできる。また、SOA領域101とPS領域102との結合面の{011}面に対する傾きは、特に限定されるものではないが、10度以上80度以下であることが好ましい。この範囲においては変形層が形成されやすいからである。
本実施の形態においては、光導波路層30が第1の半導体光導波路に相当し、導波路コア61が第2の半導体光導波路に相当する。
(第2の実施形態)
続いて、図5を参照しつつ、本発明の第2の実施形態に係る光半導体装置の製造方法について説明する。光半導体装置は、後述するDFB(Distributed FeedBack)領域103、SOA領域104およびMOD(Modulator)領域105が順に連結された半導体レーザである。本実施の形態においては、DFB領域103とSOA領域104とは共通の半導体層構造を有する。一方、SOA領域104とMOD領域105とはバット結合される。
続いて、図5を参照しつつ、本発明の第2の実施形態に係る光半導体装置の製造方法について説明する。光半導体装置は、後述するDFB(Distributed FeedBack)領域103、SOA領域104およびMOD(Modulator)領域105が順に連結された半導体レーザである。本実施の形態においては、DFB領域103とSOA領域104とは共通の半導体層構造を有する。一方、SOA領域104とMOD領域105とはバット結合される。
まず、図5(a)に示すように、半導体積層構造を準備する。InPからなる半導体基板10においては、DFB領域103に回折格子が設けられている。この半導体積層構造は、上記半導体基板10上にSCH層211、MQW層212、SCH層213およびクラッド層214が順に形成された構造を有する。
SCH層211,213は、例えばInGaAsPからなる。MQW層212は、例えばIn0.70Ga0.30As0.60P0.40(バリア)およびIn0.70Ga0.30As0.85P0.15(ウェル)からなる。クラッド層214は、例えばInPからなる。SCH層211、MQW層212およびSCH層213を総称して、光導波路層230と称する。
次に、DFB領域103およびSOA領域104上のクラッド層214上にマスクパターン220を設ける。マスクパターン220においてSOA領域104とMOD領域105との境界は、[011]方向に対して斜めに形成されている。
次に、図5(b)に示すように、マスクパターン220を用いて、選択エッチング処理を施す。それにより、マスクパターン220が配置されていない領域のクラッド層22および光導波路層230が除去される。この処理によって露出した光導波路層230の端面は、(011)面に対して斜めになることから、図5(b)に示すように光導波路層230に対してサイドエッチが深く形成されてオーバーハングする。
次に、図5(c)に示すように、エッチングによって露出した表面、すなわちクラッド層214から半導体基板10にかけてキャップ層250を選択成長させる。キャップ層250は、例えばGaAsからなり、例えば1nm〜2nm程度の層厚を有する。キャップ層250は、第1の実施形態に係るキャップ層50と同様の方法によって形成される。
次いで、図5(d)に示すように、図5(b)のエッチング処理によって除去された領域にマスクパターン220を用いた選択成長により、SCH層221、MQW層222、SCH層223およびクラッド層224を成長させる。SCH層221は、例えばInGaAsPからなる。MQW層222は、例えばIn0.65Ga0.35As0.60P0.40(バリア)およびIn0.70Ga0.30As0.80P0.20(ウェル)からなる。クラッド層224は、例えばInPからなる。
次に、図5(e)に示すように、コンタクト層261,263,265を形成する。これらコンタクト層は、マスクパターン220を除去した後にクラッド層214,224上に例えばInGaAs層を形成し、これをDFB領域103、SOA領域104およびMOD領域105にそれぞれ対応してパターンニングすることで形成される。
なお、図示しないが、コンタクト層261,263,265上には、DFB領域103、SOA領域104、MOD領域105のそれぞれに対応した電極が設けられている。半導体基板10の裏面には裏面電極が設けられている。また、光軸方向においては、公知のメサ埋め込み構造、あるいは第1の実施形態と同様のリッジストライプ構造が設けられる。
以上のように形成された本実施の形態に係る光半導体装置は、SOA領域104とMOD領域105との結合面のオーバーハング部分において、InPからなる変形層の形成が抑制されることから、半導体レーザ装置としてのモード安定性が向上する。
本実施の形態においては、光導波路層230が第1の半導体光導波路に相当し、SCH層221、MQW層222およびSCH層223が第2の半導体光導波路に相当する。
なお、上記実施の形態は本発明が適用される一例にすぎない。2つの半導体光導波路の結合面が{011}面に対して斜めになる場合であれば、第1、第2の実施形態以外にも、本発明は種々の光半導体装置に適用することが可能である。たとえば、DFB領域とMOD領域と光導波路の組合せ、あるいは、DFB領域内に利得部と位相制御部とが交互に設けられたTDA−DFB(Tunable Distributed Amplification − DFB)レーザにおいて、利得部と位相制御部との接合部分に本発明を適用することもできる。
以下、第1の実施形態に係る光半導体装置を作製し、その特性について調べた。
(実施例1)
実施例1においては、第1の実施形態に係る光半導体装置を作製した。キャップ層50として、GaAsを用いた。また、SOA領域101とPS領域102との結合面を、光導波路層30の(011)面に対して30度傾斜させた。
実施例1においては、第1の実施形態に係る光半導体装置を作製した。キャップ層50として、GaAsを用いた。また、SOA領域101とPS領域102との結合面を、光導波路層30の(011)面に対して30度傾斜させた。
(比較例1)
比較例1においては、キャップ層50を設けなかった。また、SOA領域101とPS領域102との結合面を、光導波路層30の(011)面に対して30度傾斜させた。
比較例1においては、キャップ層50を設けなかった。また、SOA領域101とPS領域102との結合面を、光導波路層30の(011)面に対して30度傾斜させた。
(比較例2)
比較例2においては、キャップ層50を設けなかった。また、SOA領域101とPS領域102との結合面を、光導波路層30の(011)面に対して平行に形成した。
比較例2においては、キャップ層50を設けなかった。また、SOA領域101とPS領域102との結合面を、光導波路層30の(011)面に対して平行に形成した。
(比較例3)
比較例3においては、キャップ層50を設けなかった。また、SOA領域101とPS領域102との結合面を、光導波路層30の(011)面に対して10度傾斜させた。
比較例3においては、キャップ層50を設けなかった。また、SOA領域101とPS領域102との結合面を、光導波路層30の(011)面に対して10度傾斜させた。
(比較例4)
比較例4においては、キャップ層50を設けなかった。また、SOA領域101とPS領域102との結合面を、光導波路層30の(011)面に対して45度傾斜させた。
比較例4においては、キャップ層50を設けなかった。また、SOA領域101とPS領域102との結合面を、光導波路層30の(011)面に対して45度傾斜させた。
(分析1)
分析1においては、キャップ層50の有無に起因する変形層の生成について調べた。図6に、実施例1および比較例1に係る半導体光導波路の光軸方向に沿って切断した断面を示す。図6(a)は比較例1に係る半導体光導波路の断面写真であり、図6(b)はその模式図を示す。図6(c)は実施例1に係る半導体光導波路の断面写真であり、図6(d)はその模式図を示す。なお、断面写真は、SEM(走査型電子顕微鏡)を用いて撮影したものである。図6においては、第1の実施形態と同様の部分には同じ番号を付している。
分析1においては、キャップ層50の有無に起因する変形層の生成について調べた。図6に、実施例1および比較例1に係る半導体光導波路の光軸方向に沿って切断した断面を示す。図6(a)は比較例1に係る半導体光導波路の断面写真であり、図6(b)はその模式図を示す。図6(c)は実施例1に係る半導体光導波路の断面写真であり、図6(d)はその模式図を示す。なお、断面写真は、SEM(走査型電子顕微鏡)を用いて撮影したものである。図6においては、第1の実施形態と同様の部分には同じ番号を付している。
図6(a)および図6(b)に示すように、比較例1に係る半導体光導波路においては、SOA領域101とPS領域102との結合面にInPからなる厚い変形層が形成された。これは、PS領域の光導波路を成長させる際に、成長面に露出したInPがマストランスポートによって堆積したものであると考えられる。これに比較して、図6(c)および図6(d)に示すように、実施例1に係る半導体光導波路においては、SOA領域101とPS領域102との結合面に変形層は確認されなかった。これは、キャップ層50を設けることによって、変形層の形成が抑制されたからであると考えられる。
なお、図6(c)および図6(d)において、サイドエッチされた部分に付着している部分61bは、PS領域102の導波路コア61aの一部であり、InPからなる変形層ではない。また、図6(c)では、GaAsからなるキャップ層50は、InGaAsPからなる導波路コア61と接することでその境界が判別困難であるが、実際には図6(d)に示すように延在している。
(分析2)
分析2においては、結合面の傾斜角に起因する変形層の生成について調べた。図7に、比較例2〜4に係る半導体光導波路の光軸方向に沿って切断した断面を示す。図7(a)は比較例2に係る半導体光導波路の断面写真であり、図7(b)はその模式図を示す。図7(c)は比較例3に係る半導体光導波路の断面写真であり、図7(d)はその模式図を示す。図7(e)は比較例4に係る半導体光導波路の断面写真であり、図7(f)はその模式図を示す。なお、断面写真は、SEM(走査型電子顕微鏡)を用いて撮影したものである。図7においても、第1の実施形態と同様の部分には、同じ番号を付している。
分析2においては、結合面の傾斜角に起因する変形層の生成について調べた。図7に、比較例2〜4に係る半導体光導波路の光軸方向に沿って切断した断面を示す。図7(a)は比較例2に係る半導体光導波路の断面写真であり、図7(b)はその模式図を示す。図7(c)は比較例3に係る半導体光導波路の断面写真であり、図7(d)はその模式図を示す。図7(e)は比較例4に係る半導体光導波路の断面写真であり、図7(f)はその模式図を示す。なお、断面写真は、SEM(走査型電子顕微鏡)を用いて撮影したものである。図7においても、第1の実施形態と同様の部分には、同じ番号を付している。
図7(a)および図7(b)に示すように、比較例2に係る光半導体装置においては、SOA領域101の光導波路(MQW層32,SCH層31,33)とPS領域102の導波路コア61との結合面には、ほとんどInPが付着しなかった。これは、結合面が(011)であり、サイドエッチが形成されなかったためであると考えられる。
なお、SCH層31,33には若干のInPの付着が見られる。しかしながら、SCH層31,33は隣接するクラッド層(InP)とMQW層32との中間の屈折率を持っていることから、付着したInPとの屈折率差は大きくない。したがって結合効率の劣化は小さい。また、光導波路はその中央部が最も光密度が高くなることから、この部分の結合面におけるInPの付着は、結合効率に対する影響が比較的大きい。この点で言えば、図7(a)および図7(b)のように、光導波路の中央部であるMQW32にInPが付着しておらず、比較例2においては光結合効率の劣化は事実上生じていないといえる。
一方、図7(c)および図7(d)に示すように、比較例3に係る半導体光導波路においては、SOA領域101とPS領域102との結合面にInPからなる変形層が形成された。これは、結合面が(011)面に対して斜めに形成されてサイドエッチが深く形成されたためであると考えられる。
さらに、図7(e)および図7(f)に示すように、比較例4に係る半導体光導波路においては、比較例3に比較して変形層がさらに厚く形成された。なお、変形層の生成量は、結合面の(011)面に対する傾斜角45度を境界に対称になると考えられる。なお、これは、(011)面に限らず{011}で表現される面であれば同じ傾向が現れる。
以上のことから、SOA領域101とPS領域102との結合面がファセット面に対して10度以上80度以下である場合に変形層が確認されることがわかった。したがって、上記結合面と{011}面とのなす角度が10度以上80度以下の場合に、本発明が特に効果を発揮することがわかった。
10 半導体基板
22 クラッド層
30 光導波路層
31,33 SCH層
32 MQW層
40 マスクパターン
50 キャップ層
61 導波路コア
62 クラッド層
101 SOA領域
102 PS領域
22 クラッド層
30 光導波路層
31,33 SCH層
32 MQW層
40 マスクパターン
50 キャップ層
61 導波路コア
62 クラッド層
101 SOA領域
102 PS領域
Claims (9)
- 半導体基板上の第1の半導体光導波路を含む積層構造に対し、{011}面に対して傾斜し且つ前記第1の半導体光導波路の端部を含む領域がオーバーハングした結合面を露出させる選択エッチングを施す工程と、
前記結合面にIn(1−x)GaxAs(1−y)Py(0<x≦1、0≦y<1)からなるキャップ層を成長させる工程と、
第2の半導体光導波路を、前記第1の半導体光導波路のオーバーハングした領域を含んで成長させる工程と、
を含むことを特徴とする光半導体装置の製造方法。 - 前記半導体基板あるいは前記積層構造の少なくとも一方にInPが含まれてなり、前記選択エッチングによって、当該InPが露出することを特徴とする請求項1記載の光半導体装置の製造方法。
- 前記キャップ層は、前記結合面と前記露出したInPを覆うことを特徴とする請求項2記載の光半導体装置の製造方法。
- 前記キャップ層の成長温度は、前記第2の半導体光導波路の成長温度よりも低いことを特徴とする請求項1記載の光半導体装置の製造方法。
- 前記{011}面に対して傾斜する角度は、10度以上80度以下であることを特徴とする請求項1記載の光半導体装置の製造方法。
- 前記キャップ層は、GaAsまたはInGaAsからなることを特徴とする請求項1記載の光半導体装置の製造方法。
- 半導体基板上の第1の半導体光導波路を含む積層構造と、
前記第1の半導体光導波路の{011}面に対して傾斜し且つ前記第1の半導体光導波路の端部を含む領域がオーバーハングした結合面に設けられたIn(1−x)GaxAs(1−y)Py(0<x≦1、0≦y<1)からなるキャップ層と、
前記第1の半導体光導波路のオーバーハングした領域を含んで設けられた第2の半導体光導波路と、を備えることを特徴とする光半導体装置。 - 前記{011}面に対して傾斜する角度は、10度以上80度以下であることを特徴とする請求項7記載の光半導体装置。
- 前記キャップ層は、GaAsまたはInGaAsからなることを特徴とする請求項7記載の光半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007255962A JP2009088242A (ja) | 2007-09-28 | 2007-09-28 | 光半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007255962A JP2009088242A (ja) | 2007-09-28 | 2007-09-28 | 光半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009088242A true JP2009088242A (ja) | 2009-04-23 |
Family
ID=40661275
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007255962A Pending JP2009088242A (ja) | 2007-09-28 | 2007-09-28 | 光半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009088242A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013149746A (ja) * | 2012-01-18 | 2013-08-01 | Sumitomo Electric Ind Ltd | 光集積素子の製造方法 |
JP2014082411A (ja) * | 2012-10-18 | 2014-05-08 | Japan Oclaro Inc | 半導体光集積素子及びその製造方法 |
JP2018018972A (ja) * | 2016-07-28 | 2018-02-01 | 三菱電機株式会社 | 光半導体装置 |
-
2007
- 2007-09-28 JP JP2007255962A patent/JP2009088242A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013149746A (ja) * | 2012-01-18 | 2013-08-01 | Sumitomo Electric Ind Ltd | 光集積素子の製造方法 |
JP2014082411A (ja) * | 2012-10-18 | 2014-05-08 | Japan Oclaro Inc | 半導体光集積素子及びその製造方法 |
JP2018018972A (ja) * | 2016-07-28 | 2018-02-01 | 三菱電機株式会社 | 光半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20080144691A1 (en) | Optical semiconductor device having diffraction grating disposed on both sides of waveguide and its manufacture method | |
JPH11274637A (ja) | 横結合分布帰還リッジ型半導体レーザ及びその製造方法 | |
JP2008053501A (ja) | 集積光デバイスおよびその製造方法 | |
JP4947778B2 (ja) | 光半導体素子及びその製造方法 | |
JP4006729B2 (ja) | 自己形成量子ドットを用いた半導体発光素子 | |
JP2009088242A (ja) | 光半導体装置およびその製造方法 | |
JP2003198057A (ja) | 半導体レーザ素子及びその製造方法 | |
JP5273459B2 (ja) | 半導体レーザの製造方法 | |
JP6537742B1 (ja) | 半導体レーザ装置 | |
JP5217767B2 (ja) | 半導体レーザ及び半導体レーザの製造方法 | |
JP4833457B2 (ja) | 光集積デバイスの作製方法 | |
JP2006091880A (ja) | アクティブ構造体に接続する低寄生容量の突合せ接合型パッシブ導波路装置及び方法 | |
US7180925B2 (en) | Semiconductor laser device and manufacturing method therefor | |
JP2002217446A (ja) | 光半導体集積素子及びその製造方法 | |
JP5370096B2 (ja) | 光半導体集積素子の製造方法 | |
JP5277877B2 (ja) | 光導波路素子の製造方法 | |
JP4769778B2 (ja) | 光半導体素子及びその製造方法 | |
JP2007103803A (ja) | 半導体光素子及びその製造方法 | |
KR100584376B1 (ko) | 산화 차단층들을 갖는 레이저 다이오드의 제작 방법 | |
JP2000232254A (ja) | 半導体レーザおよび半導体レーザの製造方法 | |
JP2004214292A (ja) | 光変調器集積半導体発光素子およびその製造方法 | |
JP5151532B2 (ja) | 半導体光集積素子の製造方法 | |
JP2005055764A (ja) | 光導波路およびその製造方法 | |
JP2000183443A (ja) | スポットサイズ変換器付き半導体レーザ装置、及びその製造方法 | |
JP2002270947A (ja) | 光半導体装置の製造方法 |