JP4833457B2 - 光集積デバイスの作製方法 - Google Patents
光集積デバイスの作製方法 Download PDFInfo
- Publication number
- JP4833457B2 JP4833457B2 JP2001259485A JP2001259485A JP4833457B2 JP 4833457 B2 JP4833457 B2 JP 4833457B2 JP 2001259485 A JP2001259485 A JP 2001259485A JP 2001259485 A JP2001259485 A JP 2001259485A JP 4833457 B2 JP4833457 B2 JP 4833457B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor optical
- diffraction grating
- active layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
- Semiconductor Lasers (AREA)
Description
【発明の属する技術分野】
本発明は、それぞれ、量子井戸構造からなる活性層を有する第1及び第2の半導体光素子を突き合わせ接合(バットジョイント)方式により結合させた光集積デバイスの作製方法に関し、更に詳細には、デバイス特性が良好で、光データ伝送及び光通信分野の光源として最適な光集積デバイスの作製方法に関するものである。
【0002】
【従来の技術】
光通信分野の進展に伴い、半導体レーザ素子、例えば分布帰還型半導体レーザ素子(以下、DFBレーザと言う)に光変調器、例えばEA変調器をバットジョイント方式で結合した光集積デバイスが、変調特性の良好な光源として注目されている。
ここで、図3を参照して、DFBレーザをEA変調器に結合した光集積デバイスの一例の構成を説明する。図3は光集積デバイスの構成を示すリッジストライプに沿った方向の断面図である。
DFBレーザにEA変調器をバットジョイント方式で結合した光集積デバイス10は、図3に示すように、共通のn−InP基板12のDFBレーザ領域12a上に形成されたDFBレーザ14と、n−InP基板12のEA変調器領域12b上に形成され、DFBレーザ12に光結合されているEA変調器16とから構成されている。
【0003】
DFBレーザ14は、n−InP基板12のDFBレーザ領域12a上に、順次、エピタキシャル成長させた、n−InP下部クラッド層18、GaInAsPからなる回折格子20、回折格子20上のn−InPキャップ層22、回折格子20及びn−InPキャップ層22を埋め込んだn−InP埋め込み層24、GaInAsPからなるSCH−MQW活性構造26、p−InP上部クラッド層28、及びp−InPコンタクト層30の積層構造を有する。SCH−MQW活性構造26は、井戸数が5の井戸層を有する。
p−InPコンタクト層30上にはp側電極32が、n−InP基板12の裏面には共通のn側電極34が形成されている。
【0004】
EA変調器16は、n−InP基板12のEA変調器領域12b上に、順次、エピタキシャル成長させた、n−InP下部クラッド層36、GaInAsPからなり、光吸収層を構成するSCH−MQW活性構造38、p−InP上部クラッド層40、及びp−InPコンタクト層42の積層構造を有する。SCH−MQW活性構造38は、井戸数が18の井戸層からなるバンドギャップ波長1.48μmの活性層を有する。
p−InPコンタクト層42上にはp側電極44が形成されている。
【0005】
高速変調特性を高めるために、DFBレーザ14及びEA変調器16のp−InP上部クラッド層28、40の上層部は、リッジストライプ(図示せず)に成形され、導波路を形成している。
リッジストライプの両脇は、FeドープInPからなる高抵抗層(図示せず)で埋め込まれ、更に、p−InP上部クラッド層28、40上に、p−InP上部クラッド層28、40の再成長層及びp−InPコンタクト層30/42が設けられている。
【0006】
DFBレーザ14のSCH−MQW活性構造26と、EA変調器16のSCH−MQW活性構造38とは、バットジョイント方式により結合されている。
EA変調器16とDFBレーザ14との間には、分離溝46が設けてあり、EA変調器16とDFBレーザ14とを電気的に分離している。
【0007】
図4(a)から(c)及び図5(d)から(f)は、それぞれ、バットジョイント方式で従来の光集積デバイス10を作製する際の工程毎のリッジストライプに沿った断面図である。
図4(a)に示すように、n−InP基板12上全面に、MOCVD法により、順次、n−InP下部クラッド層18、GaInAsP回折格子層19、n−InPキャップ層22をエピタキシャル成長させる。
次いで、図4(b)に示すように、p−InPキャップ層22及びGaInAsP回折格子層19をエッチングして回折格子20を形成する。尚、回折格子20の形成は、DFBレーザ領域12aのみでも良い。
続いて、図4(c)に示すように、n−InP埋め込み層24を成長させて、回折格子20を埋め込み、更にInP埋め込み層24上に、GaInAsPからなるSCH−MQW活性構造26、及びp−InP上部クラッド層28aを順次成長させる。
【0008】
次に、図5(d)に示すように、DFB−LD領域12aを覆い、EA変調器領域12bを露出させる、SiN膜からなるマスク48を形成し、続いて、マスク48から露出したEA変調器領域12bのp−InP上部クラッド層28a、SCH−MQW活性構造26、n−InP埋め込み層24、n−InPキャップ層22、回折格子20、及びn−InPクラッド層18をエッチングして、n−InP基板12を露出させる。
【0009】
次いで、図5(e)に示すように、マスク48を選択成長マスクとして用い、EA変調器領域12bのn−InP基板12上に、n−InP下部クラッド層36、GaInAsPからなる活性構造38、及びp−InP上部クラッド層40aを選択領域成長法によりエピタキシャル成長させる。
【0010】
次いで、SiNマスク48を除去した後、高速変調特性を高めるために、導波路パターンを有する別のエッチングマスクを形成して、ドライエッチングによりストライプ状リッジ(図示せず)を形成し、次いで、FeドープInPからなる高抵抗層(図示せず)を成長させ、リッジを埋め込む。
導波路のエッチングマスクを除去した後、p−InP上部クラッド層28a、40a上に、p−InP上部クラッド層28、40を再成長させ、続いてp−InPコンタクト層30/42を成長させる。
【0011】
更に、p側電極32、44を形成し、n−InP基板12の裏面を研磨して、所定の基板厚さに調整した後、n−InP基板12の裏面にn側電極34を形成する。また、分離溝46を形成することにより、図3に示す光集積デバイス10を作製することができる。
【0012】
【発明が解決しようとする課題】
しかし、上述した作製方法に従ってバットジョイント方式で作製された従来の光集積デバイスには、以下のような問題があった。
つまり、EA変調器領域上のDFBレーザの積層構造を除去して、EA変調器を構成する積層構造を構成する化合物半導体層を選択領域成長法により成長させる際、選択成長マスク近傍の境界領域、つまり接合部では、選択成長マスクの影響により、化合物半導体層、特にSCH−MQW活性構造38の成長条件が、それ以外の光変調器領域12b上の成長条件とは異なる。
そのために、図6の丸内に示すように、SCH−MQW活性構造38を構成する化合物半導体層が、せり上がるように異常成長して、化合物半導体層の組成変調が起き易い。
【0013】
また、EA変調器は大きな消光比を得るために、EA変調器の量子井戸構造の井戸数は、DFBレーザの井戸数に比べて、一般的に多い。例えば、上述の例のように、DFBレーザの量子井戸構造の井戸数は5〜6層であるが、一方、EA変調器の量子井戸構造の井戸数は10層以上もある。しかも、変調特性を向上するために、井戸層及び障壁層には歪が導入されている。
そのために、EA変調器の積層構造を基板上に再成長させるとき、異常成長により歪が緩和されて、転位が発生し、結晶性が悪化する。
その結果、良好なデバイス特性が得られず、通電後のデバイス劣化も著しく、高いデバイス信頼性を得ることが難しいという問題があった。
【0014】
このように、DFBレーザの活性層に光変調器の吸収層をバットジョイントさせて、光集積デバイスを作製するやり方では、良好なデバイス特性を示す光集積デバイスを作製することが難しかった。
以上の説明では、DFBレーザを例に挙げて光集積デバイスの作製を説明したが、これはDFBレーザに限らず、半導体レーザ素子に光変調器をバットジョイント方式で結合させる際に生じる普遍的な問題である。更には、光変調器に限ることではない。
【0015】
そこで、本発明の目的は、それぞれ、共通の基板上に、量子井戸構造からなる活性層を備える第1及び第2の半導体光素子をバットジョイント方式により結合させてなる光集積デバイスの作製方法であって、良好な特性を有する光集積デバイスの作製方法を提供することである。
【0016】
【課題を解決するための手段】
本発明者は、先ず、量子井戸数が多く、歪の大きな吸収層を有する第1の半導体光素子の積層構造を形成し、次いで歪が小さいか、或いは量子井戸数が少ない活性層を有する第2の半導体光素子の積層構造を再成長させ、バットジョイントさせることを着想した。
つまり、従来の方法とは逆に、先ず、井戸数が多く、歪の大きな活性構造を含む、EA変調器の積層構造を形成し、次いでEA変調器の積層構造を除去した後、井戸数が少なく、歪が小さい活性構造を含む、DFBレーザの積層構造を形成することにより、接合部の異常成長を抑制することを着想した。
そして、実験でこれを確かめ、本発明を発明するに到った。
【0022】
上記目的を達成するために、上述の知見に基づいて、第1の発明に係る光集積デバイスの作製方法は、それぞれ、共通の基板上に量子井戸構造からなる活性層を備え、第1の半導体光素子の量子井戸構造の井戸数が第2の半導体光素子の量子井戸構造の井戸数より多い第1及び第2の半導体光素子を突き合わせ接合(バットジョイント)方式により結合させて光集積デバイスを作製する方法において、第1の半導体光素子を構成する積層構造のうち、少なくとも活性層及び活性層と基板との間の積層構造を基板上に形成する、第1積層工程と、第1積層工程で形成した積層構造のうち、第2の半導体光素子の形成領域上の積層構造を除去して、基板を露出させる除去工程と、第2の半導体光素子を構成する積層構造のうち、少なくとも活性層及び活性層と基板との間の積層構造を露出基板上に選択成長法により形成する、第2積層工程と、第1及び第2の半導体光素子の残りの積層構造を形成する第3積層工程とを有し、第2の半導体光素子が、活性層の下に回折格子を備える分布帰還型半導体レーザ素子であり、第1積層工程では、第1の半導体光素子の活性層と基板との間に第2の半導体光素子の回折格子を形成する回折格子層を成長させ、除去工程では、回折格子層をエッチングして回折格子を形成できる層まで第2の半導体光素子の形成領域上の積層構造を除去し、第2積層工程では、回折格子を形成し、続いて回折格子を埋め込み、更に少なくとも活性層及び活性層と回折格子との間の積層構造を選択成長法により形成することを特徴としている。
【0023】
また、第2の発明に係る光集積デバイスの作製方法は、それぞれ、共通の基板上に歪が導入された井戸層を有する量子井戸構造からなる活性層を備え、第1の半導体光素子の井戸層の歪が第2の半導体光素子の井戸層の歪より大きい第1及び第2の半導体光素子を突き合わせ接合(バットジョイント)方式により結合させて光集積デバイスを作製する方法において、第1の半導体光素子を構成する積層構造のうち、少なくとも活性層及び活性層と基板との間の積層構造を基板上に形成する、第1積層工程と、第1積層工程で形成した積層構造のうち、第2の半導体光素子の形成領域上の積層構造を除去して、基板を露出させる除去工程と、第2の半導体光素子を構成する積層構造のうち、少なくとも活性層及び活性層と基板との間の積層構造を露出基板上に選択成長法により形成する、第2積層工程と、第1及び第2の半導体光素子の残りの積層構造を形成する第3積層工程とを有し、第2の半導体光素子が、活性層の下に回折格子を備える分布帰還型半導体レーザ素子であり、第1積層工程では、第1の半導体光素子の活性層と基板との間に第2の半導体光素子の回折格子を形成する回折格子層を成長させ、除去工程では、回折格子層をエッチングして回折格子を形成できる層まで第2の半導体光素子の形成領域上の積層構造を除去し、第2積層工程では、回折格子を形成し、続いて回折格子を埋め込み、更に少なくとも活性層及び活性層と回折格子との間の積層構造を選択成長法により形成することを特徴としている。
【0025】
【発明の実施の形態】
以下に、実施形態例を挙げ、添付図面を参照して、本発明の実施の形態を具体的かつ詳細に説明する。
光集積デバイスの実施形態例
本実施形態例は、第1及び第2の発明に係る光集積デバイスをDFBレーザとEA変調器とを集積した光集積デバイスに適用した実施形態の一例であって、図1は本実施形態例の光集積デバイスの構成を示す、リッジストライプに沿った模式的断面図である。
本実施形態例の光集積デバイス50は、図1に示すように、DFBレーザ14の活性構造26を含む積層構造が、EA変調器16の吸収構造38を含む積層構造にバットジョイントされていること(図1の丸内に示すように)、DFBレーザ14のn−InP下部クラッド層18とEA変調器16のn−InP下部クラッド層36とが共通であること、及びEA変調器16の活性構造38とn−InP下部クラッド層36との間にGaInAsP回折格子層19及びn−InPキャップ層22が設けてあることを除いて、従来の光集積デバイス10と同じ構成を備えている。
【0026】
本実施形態例の光集積デバイス50では、DFBレーザ14の量子井戸数の少ない活性構造26が、EA変調器16の量子井戸数の多い吸収構造38にバットジョイントされているので、DFBレーザ14の積層構造を形成する際、選択成長マスク近傍領域(接合部)での化合物半導体層は、図1の丸内に示すように、多少せり上がっているものの、従来の方法に比べて、活性構造26の異常成長は著しく抑制されている。
従って、活性構造26の組成変調が生じ難く、光集積デバイス50のデバイス特性にばらつきが少ない。
また、DFBレーザ14の活性構造26に導入している歪は、EA変調器16の活性層に導入している歪より小さいので、従来の方法で作製した光集積デバイス10に比べて、活性構造26に導入した歪が緩和され難く、転位が発生し難い。従って、結晶性が良好で、良好な素子特性が得られ、通電後の素子劣化も小さく、信頼性が高い。
【0027】
光集積デバイスの作製方法の実施形態例
本実施形態例は、第1及び第2の発明方法に係る光集積デバイスの作製方法を上述の光集積デバイス50の作製に適用した実施形態の一例であって、図2(a)から(c)は、それぞれ、本実施形態例の方法に従って光集積デバイスを作製する際の各工程のリッジストライプに沿った模式的断面図である。
先ず、図2(a)に示すように、n−InP基板12全面に、DFBレーザ14のn−InP下部クラッド層18と共通のn−InP下部クラッド層36、井戸数18でバンドギャップ波長1.48μmの量子井戸構造を備える吸収構造38、及びp−InP上部クラッド層40aを成長させて、EA変調器16の積層構造を形成する。
尚、DFBレーザ14の作製の便宜上、n−InP下部クラッド層36と量子井戸構造38との間にDFBレーザ14の回折格子を形成するGaInAsP回折格子層19及びn−InPキャップ層22を形成しておく。
【0028】
次いで、p−InP上部クラッド層40a上にSiN膜を成膜し、図2(b)に示すように、EA変調器16の積層構造のうちEA変調器領域12bを覆うマスク52を形成し、DFBレーザ領域12a上のp−InP上部クラッド層40a及び吸収構造38をエッチングして、n−InPキャップ層22を露出させる。
次いで、図2(c)に示すように、EB描画装置により回折格子パターンを形成し、n−InPキャップ層22、及びGaInAsP回折格子層22をエッチングして、回折格子19を作製する。
マスク52を選択成長マスクとして用いて、n−InP層24を成長させて、回折格子19を埋め込み、更に、井戸数5の量子井戸層を含むSCH−MQW活性構造26を形成し、p−InP上部クラッド層28aを成長させる。
【0029】
本実施形態例では、DFBレーザ14の活性構造26は、量子井戸数が少ないため、バットジョイントした際、活性構造26の異常成長が抑制され、良好な接合を形成することができる。
接合部をTEM観察しても、転位等は殆ど見られず、マスク付近の盛り上がりも小さく抑えられている。
【0030】
次いで、選択成長マスク52を除去し、高速変調特性を向上させるために、導波路パターンを有する別のエッチングマスク(図示せず)を形成し、ドライエッチングによりストライプ状リッジ(図示せず)を形成する。続いて、FeドープInPからなる高抵抗層(図示せず)を成長させ、リッジを埋め込む。
導波路マスクを除去した後、従来と同様に、p−InP上部クラッド層28a、40a上に、p−InP上部クラッド層28、40を再成長させ、続いてp−InPコンタクト層30/42を成長させる。
次いで、電極形成、パッシベーション膜の成膜、DFBレーザ14とEA変調器16との間の電気的分離溝46を形成し、EA変調器16にDFBレーザ14をバットジョイントさせた光集積デバイス50を完成する。
【0031】
光集積デバイス50は、デバイス特性が、従来の光集積デバイス10に比べて非常に良好であり、10GHzでの変調および120km以上の伝送を実現することができた。
また、バットジョイント接合を無転位で達成できたことから、光集積デバイスの信頼性を著しい向上させることができた。
【0032】
本実施形態例では、DFBレーザとEA変調器とをバットジョイントさせる例を挙げて本発明及び本発明方法を説明しているが、バットジョイントさせる第1及び第2の半導体光素子は、DFBレーザ及びEA変調器に限らず、例えば半導体増幅器等を集積させた光集積デバイスに適用できる。
また、本実施形態例では、DFBレーザの回折格子が活性層と基板との間にある光集積デバイスの例を挙げて説明したが、回折格子は活性層上にあっても良い。但し、この場合、EA変調器の積層構造を成長させる際には、回折格子層を形成する必要はなく、また、DFBレーザの積層構造を再成長させる際には、活性層及び回折格子層を成長させ、次いで回折格子を形成する。
【0033】
【発明の効果】
本発明によれば、第1の半導体光素子の量子井戸構造の井戸数が第2の半導体光素子の量子井戸構造の井戸数より多い、また、第1の半導体光素子の井戸層の歪が第2の半導体光素子の井戸層の歪より大きい、第1及び第2の半導体光素子を突き合わせ接合(バットジョイント)方式により結合させる際、第2の半導体光素子の活性層を第1の半導体光素子の活性層にバットジョイントさせることにより、第1及び第2の半導体光素子の接合部の結晶性が良好で、良好な素子特性が得られ、通電後の素子劣化も小さく、信頼性が高い光集積デバイスを実現している。
【図面の簡単な説明】
【図1】実施形態例の光集積デバイスの構成を示す、リッジストライプに沿った模式的断面図である。
【図2】図2(a)から(c)は、それぞれ、実施形態例の方法に従って光集積デバイスを作製する際の各工程のリッジストライプに沿った模式的断面図である。
【図3】従来の光集積デバイスのリッジストライプに沿った構成を示す断面図である。
【図4】図4(a)から(c)は、それぞれ、従来のバットジョイント方式で光集積デバイスを作製する際の工程毎のリッジストライプに沿った断面図である。
【図5】図5(d)から(f)は、それぞれ、図4(c)に続いて、従来のバットジョイント方式で光集積デバイスを作製する際の工程毎のリッジストライプに沿った断面図である。
【図6】従来のバットジョイント方式で作製した光集積デバイスの問題を示す断面図である。
【符号の説明】
10 DFBレーザにEA変調器をバットジョイント方式で結合した光集積デバイス
12 n−InP基板
12a DFBレーザ領域
12b EA変調器領域
14 DFBレーザ
16 EA変調器
18 n−InP下部クラッド層
19 回折格子層
20 回折格子
22 n−InPキャップ層
24 n−InP埋め込み層
26 SCH−MQW活性構造
28 p−InP上部クラッド層
30 p−InPコンタクト層
32 p側電極
34 n側電極
36 n−InP下部クラッド層
38 SCH−MQW活性構造
40 p−InP上部クラッド層
42 p−InPコンタクト層
44 p側電極
46 分離溝
48 マスク
50 DFBレーザをEA変調器にバットジョイント方式で結合した実施形態例の光集積デバイス
52 マスク
Claims (2)
- それぞれ、共通の基板上に量子井戸構造からなる活性層を備え、第1の半導体光素子の量子井戸構造の井戸数が第2の半導体光素子の量子井戸構造の井戸数より多い第1及び第2の半導体光素子を突き合わせ接合(バットジョイント)方式により結合させて光集積デバイスを作製する方法において、
第1の半導体光素子を構成する積層構造のうち、少なくとも活性層及び活性層と基板との間の積層構造を基板上に形成する、第1積層工程と、
第1積層工程で形成した積層構造のうち、第2の半導体光素子の形成領域上の積層構造を除去して、基板を露出させる除去工程と、
第2の半導体光素子を構成する積層構造のうち、少なくとも活性層及び活性層と基板との間の積層構造を露出基板上に選択成長法により形成する、第2積層工程と、
第1及び第2の半導体光素子の残りの積層構造を形成する第3積層工程とを有し、
第2の半導体光素子が、活性層の下に回折格子を備える分布帰還型半導体レーザ素子であり、
第1積層工程では、第1の半導体光素子の活性層と基板との間に第2の半導体光素子の回折格子を形成する回折格子層を成長させ、除去工程では、回折格子層をエッチングして回折格子を形成できる層まで第2の半導体光素子の形成領域上の積層構造を除去し、第2積層工程では、回折格子を形成し、続いて回折格子を埋め込み、更に少なくとも活性層及び活性層と回折格子との間の積層構造を選択成長法により形成することを特徴とする光集積デバイスの作製方法。 - それぞれ、共通の基板上に歪が導入された井戸層を有する量子井戸構造からなる活性層を備え、第1の半導体光素子の井戸層の歪が第2の半導体光素子の井戸層の歪より大きい第1及び第2の半導体光素子を突き合わせ接合(バットジョイント)方式により結合させて光集積デバイスを作製する方法において、
第1の半導体光素子を構成する積層構造のうち、少なくとも活性層及び活性層と基板との間の積層構造を基板上に形成する、第1積層工程と、
第1積層工程で形成した積層構造のうち、第2の半導体光素子の形成領域上の積層構造を除去して、基板を露出させる除去工程と、
第2の半導体光素子を構成する積層構造のうち、少なくとも活性層及び活性層と基板との間の積層構造を露出基板上に選択成長法により形成する、第2積層工程と、
第1及び第2の半導体光素子の残りの積層構造を形成する第3積層工程とを有し、
第2の半導体光素子が、活性層の下に回折格子を備える分布帰還型半導体レーザ素子であり、
第1積層工程では、第1の半導体光素子の活性層と基板との間に第2の半導体光素子の回折格子を形成する回折格子層を成長させ、除去工程では、回折格子層をエッチングして回折格子を形成できる層まで第2の半導体光素子の形成領域上の積層構造を除去し、第2積層工程では、回折格子を形成し、続いて回折格子を埋め込み、更に少なくとも活性層及び活性層と回折格子との間の積層構造を選択成長法により形成することを特徴とする光集積デバイスの作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001259485A JP4833457B2 (ja) | 2001-08-29 | 2001-08-29 | 光集積デバイスの作製方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001259485A JP4833457B2 (ja) | 2001-08-29 | 2001-08-29 | 光集積デバイスの作製方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003069136A JP2003069136A (ja) | 2003-03-07 |
JP4833457B2 true JP4833457B2 (ja) | 2011-12-07 |
Family
ID=19086848
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001259485A Expired - Lifetime JP4833457B2 (ja) | 2001-08-29 | 2001-08-29 | 光集積デバイスの作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4833457B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7368062B2 (en) * | 2004-09-17 | 2008-05-06 | Avago Technologies Fiber Ip Pte Ltd | Method and apparatus for a low parasitic capacitance butt-joined passive waveguide connected to an active structure |
JP4899755B2 (ja) * | 2006-09-28 | 2012-03-21 | 住友電気工業株式会社 | 半導体光素子を作製する方法 |
JP5783011B2 (ja) * | 2011-11-28 | 2015-09-24 | 三菱電機株式会社 | 光半導体装置 |
US9791622B2 (en) | 2013-09-12 | 2017-10-17 | Oclaro Japan, Inc. | Optical semiconductor resonator, optical semiconductor device, and optical module |
JP6270387B2 (ja) * | 2013-09-12 | 2018-01-31 | 日本オクラロ株式会社 | 半導体光共振器、半導体光素子及び光通信モジュール |
JP6375960B2 (ja) * | 2015-01-20 | 2018-08-22 | 三菱電機株式会社 | 光半導体装置 |
JP6499268B2 (ja) * | 2017-12-26 | 2019-04-10 | 日本オクラロ株式会社 | 半導体光素子及び光通信モジュール |
CN115224584A (zh) * | 2021-04-20 | 2022-10-21 | 华为技术有限公司 | 电吸收调制激光器、光发射组件和光终端 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07263655A (ja) * | 1994-03-18 | 1995-10-13 | Fujitsu Ltd | 光集積回路およびその製造方法 |
JPH0951142A (ja) * | 1995-08-04 | 1997-02-18 | Fujitsu Ltd | 半導体発光素子 |
-
2001
- 2001-08-29 JP JP2001259485A patent/JP4833457B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2003069136A (ja) | 2003-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2002324936A (ja) | 光素子、導波路型光素子、及び光モジュール | |
JP2008053501A (ja) | 集積光デバイスおよびその製造方法 | |
WO2005117217A1 (ja) | 半導体光素子及びその製造方法 | |
JPH07135369A (ja) | 半導体レーザおよびその製造方法 | |
JP4676068B2 (ja) | 半導体光素子の作製方法 | |
JP5691741B2 (ja) | 光半導体素子及びその製造方法 | |
JP4690515B2 (ja) | 光変調器、半導体光素子、及びそれらの作製方法 | |
JP4833457B2 (ja) | 光集積デバイスの作製方法 | |
US7711229B2 (en) | Optical integrated device and manufacturing method thereof | |
US9819153B2 (en) | Optical semiconductor device and manufacturing method thereof | |
JPH1022579A (ja) | 光導波路構造とこの光導波路構造を用いた半導体レーザ、変調器及び集積型半導体レーザ装置 | |
JP2005286198A (ja) | 光集積素子 | |
JPH05110186A (ja) | モノリシツク光素子およびその製造方法 | |
JP2007103803A (ja) | 半導体光素子及びその製造方法 | |
US5360763A (en) | Method for fabricating an optical semiconductor device | |
JP4164248B2 (ja) | 半導体素子及びその製造方法、及び半導体光装置 | |
JP2003060284A (ja) | 光集積デバイスの作製方法 | |
JP2500615B2 (ja) | 埋め込み構造半導体光デバイスの製造方法 | |
JPH06283803A (ja) | 半導体発光装置 | |
JPH0697591A (ja) | 半導体レーザの製造方法 | |
JP3295932B2 (ja) | 半導体レーザ素子 | |
JPS6124839B2 (ja) | ||
JPH11121787A (ja) | 集積型光素子およびその製造方法 | |
JP2708949B2 (ja) | 半導体レーザ装置の製造方法 | |
JP5151532B2 (ja) | 半導体光集積素子の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080401 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20100409 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100430 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101130 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110607 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110721 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110906 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110922 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4833457 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140930 Year of fee payment: 3 |
|
EXPY | Cancellation because of completion of term |