JP4833457B2 - 光集積デバイスの作製方法 - Google Patents
光集積デバイスの作製方法 Download PDFInfo
- Publication number
- JP4833457B2 JP4833457B2 JP2001259485A JP2001259485A JP4833457B2 JP 4833457 B2 JP4833457 B2 JP 4833457B2 JP 2001259485 A JP2001259485 A JP 2001259485A JP 2001259485 A JP2001259485 A JP 2001259485A JP 4833457 B2 JP4833457 B2 JP 4833457B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor optical
- diffraction grating
- active layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
- Semiconductor Lasers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、それぞれ、量子井戸構造からなる活性層を有する第１及び第２の半導体光素子を突き合わせ接合（バットジョイント）方式により結合させた光集積デバイスの作製方法に関し、更に詳細には、デバイス特性が良好で、光データ伝送及び光通信分野の光源として最適な光集積デバイスの作製方法に関するものである。
【０００２】
【従来の技術】
光通信分野の進展に伴い、半導体レーザ素子、例えば分布帰還型半導体レーザ素子（以下、ＤＦＢレーザと言う）に光変調器、例えばＥＡ変調器をバットジョイント方式で結合した光集積デバイスが、変調特性の良好な光源として注目されている。
ここで、図３を参照して、ＤＦＢレーザをＥＡ変調器に結合した光集積デバイスの一例の構成を説明する。図３は光集積デバイスの構成を示すリッジストライプに沿った方向の断面図である。
ＤＦＢレーザにＥＡ変調器をバットジョイント方式で結合した光集積デバイス１０は、図３に示すように、共通のｎ−ＩｎＰ基板１２のＤＦＢレーザ領域１２ａ上に形成されたＤＦＢレーザ１４と、ｎ−ＩｎＰ基板１２のＥＡ変調器領域１２ｂ上に形成され、ＤＦＢレーザ１２に光結合されているＥＡ変調器１６とから構成されている。
【０００３】
ＤＦＢレーザ１４は、ｎ−ＩｎＰ基板１２のＤＦＢレーザ領域１２ａ上に、順次、エピタキシャル成長させた、ｎ−ＩｎＰ下部クラッド層１８、ＧａＩｎＡｓＰからなる回折格子２０、回折格子２０上のｎ−ＩｎＰキャップ層２２、回折格子２０及びｎ−ＩｎＰキャップ層２２を埋め込んだｎ−ＩｎＰ埋め込み層２４、ＧａＩｎＡｓＰからなるＳＣＨ−ＭＱＷ活性構造２６、ｐ−ＩｎＰ上部クラッド層２８、及びｐ−ＩｎＰコンタクト層３０の積層構造を有する。ＳＣＨ−ＭＱＷ活性構造２６は、井戸数が５の井戸層を有する。
ｐ−ＩｎＰコンタクト層３０上にはｐ側電極３２が、ｎ−ＩｎＰ基板１２の裏面には共通のｎ側電極３４が形成されている。
【０００４】
ＥＡ変調器１６は、ｎ−ＩｎＰ基板１２のＥＡ変調器領域１２ｂ上に、順次、エピタキシャル成長させた、ｎ−ＩｎＰ下部クラッド層３６、ＧａＩｎＡｓＰからなり、光吸収層を構成するＳＣＨ−ＭＱＷ活性構造３８、ｐ−ＩｎＰ上部クラッド層４０、及びｐ−ＩｎＰコンタクト層４２の積層構造を有する。ＳＣＨ−ＭＱＷ活性構造３８は、井戸数が１８の井戸層からなるバンドギャップ波長１．４８μｍの活性層を有する。
ｐ−ＩｎＰコンタクト層４２上にはｐ側電極４４が形成されている。
【０００５】
高速変調特性を高めるために、ＤＦＢレーザ１４及びＥＡ変調器１６のｐ−ＩｎＰ上部クラッド層２８、４０の上層部は、リッジストライプ（図示せず）に成形され、導波路を形成している。
リッジストライプの両脇は、ＦｅドープＩｎＰからなる高抵抗層（図示せず）で埋め込まれ、更に、ｐ−ＩｎＰ上部クラッド層２８、４０上に、ｐ−ＩｎＰ上部クラッド層２８、４０の再成長層及びｐ−ＩｎＰコンタクト層３０／４２が設けられている。
【０００６】
ＤＦＢレーザ１４のＳＣＨ−ＭＱＷ活性構造２６と、ＥＡ変調器１６のＳＣＨ−ＭＱＷ活性構造３８とは、バットジョイント方式により結合されている。
ＥＡ変調器１６とＤＦＢレーザ１４との間には、分離溝４６が設けてあり、ＥＡ変調器１６とＤＦＢレーザ１４とを電気的に分離している。
【０００７】
図４（ａ）から（ｃ）及び図５（ｄ）から（ｆ）は、それぞれ、バットジョイント方式で従来の光集積デバイス１０を作製する際の工程毎のリッジストライプに沿った断面図である。
図４（ａ）に示すように、ｎ−ＩｎＰ基板１２上全面に、ＭＯＣＶＤ法により、順次、ｎ−ＩｎＰ下部クラッド層１８、ＧａＩｎＡｓＰ回折格子層１９、ｎ−ＩｎＰキャップ層２２をエピタキシャル成長させる。
次いで、図４（ｂ）に示すように、ｐ−ＩｎＰキャップ層２２及びＧａＩｎＡｓＰ回折格子層１９をエッチングして回折格子２０を形成する。尚、回折格子２０の形成は、ＤＦＢレーザ領域１２ａのみでも良い。
続いて、図４（ｃ）に示すように、ｎ−ＩｎＰ埋め込み層２４を成長させて、回折格子２０を埋め込み、更にＩｎＰ埋め込み層２４上に、ＧａＩｎＡｓＰからなるＳＣＨ−ＭＱＷ活性構造２６、及びｐ−ＩｎＰ上部クラッド層２８ａを順次成長させる。
【０００８】
次に、図５（ｄ）に示すように、ＤＦＢ−ＬＤ領域１２ａを覆い、ＥＡ変調器領域１２ｂを露出させる、ＳｉＮ膜からなるマスク４８を形成し、続いて、マスク４８から露出したＥＡ変調器領域１２ｂのｐ−ＩｎＰ上部クラッド層２８ａ、ＳＣＨ−ＭＱＷ活性構造２６、ｎ−ＩｎＰ埋め込み層２４、ｎ−ＩｎＰキャップ層２２、回折格子２０、及びｎ−ＩｎＰクラッド層１８をエッチングして、ｎ−ＩｎＰ基板１２を露出させる。
【０００９】
次いで、図５（ｅ）に示すように、マスク４８を選択成長マスクとして用い、ＥＡ変調器領域１２ｂのｎ−ＩｎＰ基板１２上に、ｎ−ＩｎＰ下部クラッド層３６、ＧａＩｎＡｓＰからなる活性構造３８、及びｐ−ＩｎＰ上部クラッド層４０ａを選択領域成長法によりエピタキシャル成長させる。
【００１０】
次いで、ＳｉＮマスク４８を除去した後、高速変調特性を高めるために、導波路パターンを有する別のエッチングマスクを形成して、ドライエッチングによりストライプ状リッジ（図示せず）を形成し、次いで、ＦｅドープＩｎＰからなる高抵抗層（図示せず）を成長させ、リッジを埋め込む。
導波路のエッチングマスクを除去した後、ｐ−ＩｎＰ上部クラッド層２８ａ、４０ａ上に、ｐ−ＩｎＰ上部クラッド層２８、４０を再成長させ、続いてｐ−ＩｎＰコンタクト層３０／４２を成長させる。
【００１１】
更に、ｐ側電極３２、４４を形成し、ｎ−ＩｎＰ基板１２の裏面を研磨して、所定の基板厚さに調整した後、ｎ−ＩｎＰ基板１２の裏面にｎ側電極３４を形成する。また、分離溝４６を形成することにより、図３に示す光集積デバイス１０を作製することができる。
【００１２】
【発明が解決しようとする課題】
しかし、上述した作製方法に従ってバットジョイント方式で作製された従来の光集積デバイスには、以下のような問題があった。
つまり、ＥＡ変調器領域上のＤＦＢレーザの積層構造を除去して、ＥＡ変調器を構成する積層構造を構成する化合物半導体層を選択領域成長法により成長させる際、選択成長マスク近傍の境界領域、つまり接合部では、選択成長マスクの影響により、化合物半導体層、特にＳＣＨ−ＭＱＷ活性構造３８の成長条件が、それ以外の光変調器領域１２ｂ上の成長条件とは異なる。
そのために、図６の丸内に示すように、ＳＣＨ−ＭＱＷ活性構造３８を構成する化合物半導体層が、せり上がるように異常成長して、化合物半導体層の組成変調が起き易い。
【００１３】
また、ＥＡ変調器は大きな消光比を得るために、ＥＡ変調器の量子井戸構造の井戸数は、ＤＦＢレーザの井戸数に比べて、一般的に多い。例えば、上述の例のように、ＤＦＢレーザの量子井戸構造の井戸数は５〜６層であるが、一方、ＥＡ変調器の量子井戸構造の井戸数は１０層以上もある。しかも、変調特性を向上するために、井戸層及び障壁層には歪が導入されている。
そのために、ＥＡ変調器の積層構造を基板上に再成長させるとき、異常成長により歪が緩和されて、転位が発生し、結晶性が悪化する。
その結果、良好なデバイス特性が得られず、通電後のデバイス劣化も著しく、高いデバイス信頼性を得ることが難しいという問題があった。
【００１４】
このように、ＤＦＢレーザの活性層に光変調器の吸収層をバットジョイントさせて、光集積デバイスを作製するやり方では、良好なデバイス特性を示す光集積デバイスを作製することが難しかった。
以上の説明では、ＤＦＢレーザを例に挙げて光集積デバイスの作製を説明したが、これはＤＦＢレーザに限らず、半導体レーザ素子に光変調器をバットジョイント方式で結合させる際に生じる普遍的な問題である。更には、光変調器に限ることではない。
【００１５】
そこで、本発明の目的は、それぞれ、共通の基板上に、量子井戸構造からなる活性層を備える第１及び第２の半導体光素子をバットジョイント方式により結合させてなる光集積デバイスの作製方法であって、良好な特性を有する光集積デバイスの作製方法を提供することである。
【００１６】
【課題を解決するための手段】
本発明者は、先ず、量子井戸数が多く、歪の大きな吸収層を有する第１の半導体光素子の積層構造を形成し、次いで歪が小さいか、或いは量子井戸数が少ない活性層を有する第２の半導体光素子の積層構造を再成長させ、バットジョイントさせることを着想した。
つまり、従来の方法とは逆に、先ず、井戸数が多く、歪の大きな活性構造を含む、ＥＡ変調器の積層構造を形成し、次いでＥＡ変調器の積層構造を除去した後、井戸数が少なく、歪が小さい活性構造を含む、ＤＦＢレーザの積層構造を形成することにより、接合部の異常成長を抑制することを着想した。
そして、実験でこれを確かめ、本発明を発明するに到った。
【００２２】
上記目的を達成するために、上述の知見に基づいて、第１の発明に係る光集積デバイスの作製方法は、それぞれ、共通の基板上に量子井戸構造からなる活性層を備え、第１の半導体光素子の量子井戸構造の井戸数が第２の半導体光素子の量子井戸構造の井戸数より多い第１及び第２の半導体光素子を突き合わせ接合（バットジョイント）方式により結合させて光集積デバイスを作製する方法において、第１の半導体光素子を構成する積層構造のうち、少なくとも活性層及び活性層と基板との間の積層構造を基板上に形成する、第１積層工程と、第１積層工程で形成した積層構造のうち、第２の半導体光素子の形成領域上の積層構造を除去して、基板を露出させる除去工程と、第２の半導体光素子を構成する積層構造のうち、少なくとも活性層及び活性層と基板との間の積層構造を露出基板上に選択成長法により形成する、第２積層工程と、第１及び第２の半導体光素子の残りの積層構造を形成する第３積層工程とを有し、第２の半導体光素子が、活性層の下に回折格子を備える分布帰還型半導体レーザ素子であり、第１積層工程では、第１の半導体光素子の活性層と基板との間に第２の半導体光素子の回折格子を形成する回折格子層を成長させ、除去工程では、回折格子層をエッチングして回折格子を形成できる層まで第２の半導体光素子の形成領域上の積層構造を除去し、第２積層工程では、回折格子を形成し、続いて回折格子を埋め込み、更に少なくとも活性層及び活性層と回折格子との間の積層構造を選択成長法により形成することを特徴としている。
【００２３】
また、第２の発明に係る光集積デバイスの作製方法は、それぞれ、共通の基板上に歪が導入された井戸層を有する量子井戸構造からなる活性層を備え、第１の半導体光素子の井戸層の歪が第２の半導体光素子の井戸層の歪より大きい第１及び第２の半導体光素子を突き合わせ接合（バットジョイント）方式により結合させて光集積デバイスを作製する方法において、第１の半導体光素子を構成する積層構造のうち、少なくとも活性層及び活性層と基板との間の積層構造を基板上に形成する、第１積層工程と、第１積層工程で形成した積層構造のうち、第２の半導体光素子の形成領域上の積層構造を除去して、基板を露出させる除去工程と、第２の半導体光素子を構成する積層構造のうち、少なくとも活性層及び活性層と基板との間の積層構造を露出基板上に選択成長法により形成する、第２積層工程と、第１及び第２の半導体光素子の残りの積層構造を形成する第３積層工程とを有し、第２の半導体光素子が、活性層の下に回折格子を備える分布帰還型半導体レーザ素子であり、第１積層工程では、第１の半導体光素子の活性層と基板との間に第２の半導体光素子の回折格子を形成する回折格子層を成長させ、除去工程では、回折格子層をエッチングして回折格子を形成できる層まで第２の半導体光素子の形成領域上の積層構造を除去し、第２積層工程では、回折格子を形成し、続いて回折格子を埋め込み、更に少なくとも活性層及び活性層と回折格子との間の積層構造を選択成長法により形成することを特徴としている。
【００２５】
【発明の実施の形態】
以下に、実施形態例を挙げ、添付図面を参照して、本発明の実施の形態を具体的かつ詳細に説明する。
光集積デバイスの実施形態例
本実施形態例は、第１及び第２の発明に係る光集積デバイスをＤＦＢレーザとＥＡ変調器とを集積した光集積デバイスに適用した実施形態の一例であって、図１は本実施形態例の光集積デバイスの構成を示す、リッジストライプに沿った模式的断面図である。
本実施形態例の光集積デバイス５０は、図１に示すように、ＤＦＢレーザ１４の活性構造２６を含む積層構造が、ＥＡ変調器１６の吸収構造３８を含む積層構造にバットジョイントされていること（図１の丸内に示すように）、ＤＦＢレーザ１４のｎ−ＩｎＰ下部クラッド層１８とＥＡ変調器１６のｎ−ＩｎＰ下部クラッド層３６とが共通であること、及びＥＡ変調器１６の活性構造３８とｎ−ＩｎＰ下部クラッド層３６との間にＧａＩｎＡｓＰ回折格子層１９及びｎ−ＩｎＰキャップ層２２が設けてあることを除いて、従来の光集積デバイス１０と同じ構成を備えている。
【００２６】
本実施形態例の光集積デバイス５０では、ＤＦＢレーザ１４の量子井戸数の少ない活性構造２６が、ＥＡ変調器１６の量子井戸数の多い吸収構造３８にバットジョイントされているので、ＤＦＢレーザ１４の積層構造を形成する際、選択成長マスク近傍領域（接合部）での化合物半導体層は、図１の丸内に示すように、多少せり上がっているものの、従来の方法に比べて、活性構造２６の異常成長は著しく抑制されている。
従って、活性構造２６の組成変調が生じ難く、光集積デバイス５０のデバイス特性にばらつきが少ない。
また、ＤＦＢレーザ１４の活性構造２６に導入している歪は、ＥＡ変調器１６の活性層に導入している歪より小さいので、従来の方法で作製した光集積デバイス１０に比べて、活性構造２６に導入した歪が緩和され難く、転位が発生し難い。従って、結晶性が良好で、良好な素子特性が得られ、通電後の素子劣化も小さく、信頼性が高い。
【００２７】
光集積デバイスの作製方法の実施形態例
本実施形態例は、第１及び第２の発明方法に係る光集積デバイスの作製方法を上述の光集積デバイス５０の作製に適用した実施形態の一例であって、図２（ａ）から（ｃ）は、それぞれ、本実施形態例の方法に従って光集積デバイスを作製する際の各工程のリッジストライプに沿った模式的断面図である。
先ず、図２（ａ）に示すように、ｎ−ＩｎＰ基板１２全面に、ＤＦＢレーザ１４のｎ−ＩｎＰ下部クラッド層１８と共通のｎ−ＩｎＰ下部クラッド層３６、井戸数１８でバンドギャップ波長１．４８μｍの量子井戸構造を備える吸収構造３８、及びｐ−ＩｎＰ上部クラッド層４０ａを成長させて、ＥＡ変調器１６の積層構造を形成する。
尚、ＤＦＢレーザ１４の作製の便宜上、ｎ−ＩｎＰ下部クラッド層３６と量子井戸構造３８との間にＤＦＢレーザ１４の回折格子を形成するＧａＩｎＡｓＰ回折格子層１９及びｎ−ＩｎＰキャップ層２２を形成しておく。
【００２８】
次いで、ｐ−ＩｎＰ上部クラッド層４０ａ上にＳｉＮ膜を成膜し、図２（ｂ）に示すように、ＥＡ変調器１６の積層構造のうちＥＡ変調器領域１２ｂを覆うマスク５２を形成し、ＤＦＢレーザ領域１２ａ上のｐ−ＩｎＰ上部クラッド層４０ａ及び吸収構造３８をエッチングして、ｎ−ＩｎＰキャップ層２２を露出させる。
次いで、図２（ｃ）に示すように、ＥＢ描画装置により回折格子パターンを形成し、ｎ−ＩｎＰキャップ層２２、及びＧａＩｎＡｓＰ回折格子層２２をエッチングして、回折格子１９を作製する。
マスク５２を選択成長マスクとして用いて、ｎ−ＩｎＰ層２４を成長させて、回折格子１９を埋め込み、更に、井戸数５の量子井戸層を含むＳＣＨ−ＭＱＷ活性構造２６を形成し、ｐ−ＩｎＰ上部クラッド層２８ａを成長させる。
【００２９】
本実施形態例では、ＤＦＢレーザ１４の活性構造２６は、量子井戸数が少ないため、バットジョイントした際、活性構造２６の異常成長が抑制され、良好な接合を形成することができる。
接合部をＴＥＭ観察しても、転位等は殆ど見られず、マスク付近の盛り上がりも小さく抑えられている。
【００３０】
次いで、選択成長マスク５２を除去し、高速変調特性を向上させるために、導波路パターンを有する別のエッチングマスク（図示せず）を形成し、ドライエッチングによりストライプ状リッジ（図示せず）を形成する。続いて、ＦｅドープＩｎＰからなる高抵抗層（図示せず）を成長させ、リッジを埋め込む。
導波路マスクを除去した後、従来と同様に、ｐ−ＩｎＰ上部クラッド層２８ａ、４０ａ上に、ｐ−ＩｎＰ上部クラッド層２８、４０を再成長させ、続いてｐ−ＩｎＰコンタクト層３０／４２を成長させる。
次いで、電極形成、パッシベーション膜の成膜、ＤＦＢレーザ１４とＥＡ変調器１６との間の電気的分離溝４６を形成し、ＥＡ変調器１６にＤＦＢレーザ１４をバットジョイントさせた光集積デバイス５０を完成する。
【００３１】
光集積デバイス５０は、デバイス特性が、従来の光集積デバイス１０に比べて非常に良好であり、１０ＧＨｚでの変調および１２０ｋｍ以上の伝送を実現することができた。
また、バットジョイント接合を無転位で達成できたことから、光集積デバイスの信頼性を著しい向上させることができた。
【００３２】
本実施形態例では、ＤＦＢレーザとＥＡ変調器とをバットジョイントさせる例を挙げて本発明及び本発明方法を説明しているが、バットジョイントさせる第１及び第２の半導体光素子は、ＤＦＢレーザ及びＥＡ変調器に限らず、例えば半導体増幅器等を集積させた光集積デバイスに適用できる。
また、本実施形態例では、ＤＦＢレーザの回折格子が活性層と基板との間にある光集積デバイスの例を挙げて説明したが、回折格子は活性層上にあっても良い。但し、この場合、ＥＡ変調器の積層構造を成長させる際には、回折格子層を形成する必要はなく、また、ＤＦＢレーザの積層構造を再成長させる際には、活性層及び回折格子層を成長させ、次いで回折格子を形成する。
【００３３】
【発明の効果】
本発明によれば、第１の半導体光素子の量子井戸構造の井戸数が第２の半導体光素子の量子井戸構造の井戸数より多い、また、第１の半導体光素子の井戸層の歪が第２の半導体光素子の井戸層の歪より大きい、第１及び第２の半導体光素子を突き合わせ接合（バットジョイント）方式により結合させる際、第２の半導体光素子の活性層を第１の半導体光素子の活性層にバットジョイントさせることにより、第１及び第２の半導体光素子の接合部の結晶性が良好で、良好な素子特性が得られ、通電後の素子劣化も小さく、信頼性が高い光集積デバイスを実現している。
【図面の簡単な説明】
【図１】実施形態例の光集積デバイスの構成を示す、リッジストライプに沿った模式的断面図である。
【図２】図２（ａ）から（ｃ）は、それぞれ、実施形態例の方法に従って光集積デバイスを作製する際の各工程のリッジストライプに沿った模式的断面図である。
【図３】従来の光集積デバイスのリッジストライプに沿った構成を示す断面図である。
【図４】図４（ａ）から（ｃ）は、それぞれ、従来のバットジョイント方式で光集積デバイスを作製する際の工程毎のリッジストライプに沿った断面図である。
【図５】図５（ｄ）から（ｆ）は、それぞれ、図４（ｃ）に続いて、従来のバットジョイント方式で光集積デバイスを作製する際の工程毎のリッジストライプに沿った断面図である。
【図６】従来のバットジョイント方式で作製した光集積デバイスの問題を示す断面図である。
【符号の説明】
１０ ＤＦＢレーザにＥＡ変調器をバットジョイント方式で結合した光集積デバイス
１２ ｎ−ＩｎＰ基板
１２ａ ＤＦＢレーザ領域
１２ｂ ＥＡ変調器領域
１４ ＤＦＢレーザ
１６ ＥＡ変調器
１８ ｎ−ＩｎＰ下部クラッド層
１９ 回折格子層
２０ 回折格子
２２ ｎ−ＩｎＰキャップ層
２４ ｎ−ＩｎＰ埋め込み層
２６ ＳＣＨ−ＭＱＷ活性構造
２８ ｐ−ＩｎＰ上部クラッド層
３０ ｐ−ＩｎＰコンタクト層
３２ ｐ側電極
３４ ｎ側電極
３６ ｎ−ＩｎＰ下部クラッド層
３８ ＳＣＨ−ＭＱＷ活性構造
４０ ｐ−ＩｎＰ上部クラッド層
４２ ｐ−ＩｎＰコンタクト層
４４ ｐ側電極
４６ 分離溝
４８ マスク
５０ ＤＦＢレーザをＥＡ変調器にバットジョイント方式で結合した実施形態例の光集積デバイス
５２ マスク
【発明の属する技術分野】
本発明は、それぞれ、量子井戸構造からなる活性層を有する第１及び第２の半導体光素子を突き合わせ接合（バットジョイント）方式により結合させた光集積デバイスの作製方法に関し、更に詳細には、デバイス特性が良好で、光データ伝送及び光通信分野の光源として最適な光集積デバイスの作製方法に関するものである。
【０００２】
【従来の技術】
光通信分野の進展に伴い、半導体レーザ素子、例えば分布帰還型半導体レーザ素子（以下、ＤＦＢレーザと言う）に光変調器、例えばＥＡ変調器をバットジョイント方式で結合した光集積デバイスが、変調特性の良好な光源として注目されている。
ここで、図３を参照して、ＤＦＢレーザをＥＡ変調器に結合した光集積デバイスの一例の構成を説明する。図３は光集積デバイスの構成を示すリッジストライプに沿った方向の断面図である。
ＤＦＢレーザにＥＡ変調器をバットジョイント方式で結合した光集積デバイス１０は、図３に示すように、共通のｎ−ＩｎＰ基板１２のＤＦＢレーザ領域１２ａ上に形成されたＤＦＢレーザ１４と、ｎ−ＩｎＰ基板１２のＥＡ変調器領域１２ｂ上に形成され、ＤＦＢレーザ１２に光結合されているＥＡ変調器１６とから構成されている。
【０００３】
ＤＦＢレーザ１４は、ｎ−ＩｎＰ基板１２のＤＦＢレーザ領域１２ａ上に、順次、エピタキシャル成長させた、ｎ−ＩｎＰ下部クラッド層１８、ＧａＩｎＡｓＰからなる回折格子２０、回折格子２０上のｎ−ＩｎＰキャップ層２２、回折格子２０及びｎ−ＩｎＰキャップ層２２を埋め込んだｎ−ＩｎＰ埋め込み層２４、ＧａＩｎＡｓＰからなるＳＣＨ−ＭＱＷ活性構造２６、ｐ−ＩｎＰ上部クラッド層２８、及びｐ−ＩｎＰコンタクト層３０の積層構造を有する。ＳＣＨ−ＭＱＷ活性構造２６は、井戸数が５の井戸層を有する。
ｐ−ＩｎＰコンタクト層３０上にはｐ側電極３２が、ｎ−ＩｎＰ基板１２の裏面には共通のｎ側電極３４が形成されている。
【０００４】
ＥＡ変調器１６は、ｎ−ＩｎＰ基板１２のＥＡ変調器領域１２ｂ上に、順次、エピタキシャル成長させた、ｎ−ＩｎＰ下部クラッド層３６、ＧａＩｎＡｓＰからなり、光吸収層を構成するＳＣＨ−ＭＱＷ活性構造３８、ｐ−ＩｎＰ上部クラッド層４０、及びｐ−ＩｎＰコンタクト層４２の積層構造を有する。ＳＣＨ−ＭＱＷ活性構造３８は、井戸数が１８の井戸層からなるバンドギャップ波長１．４８μｍの活性層を有する。
ｐ−ＩｎＰコンタクト層４２上にはｐ側電極４４が形成されている。
【０００５】
高速変調特性を高めるために、ＤＦＢレーザ１４及びＥＡ変調器１６のｐ−ＩｎＰ上部クラッド層２８、４０の上層部は、リッジストライプ（図示せず）に成形され、導波路を形成している。
リッジストライプの両脇は、ＦｅドープＩｎＰからなる高抵抗層（図示せず）で埋め込まれ、更に、ｐ−ＩｎＰ上部クラッド層２８、４０上に、ｐ−ＩｎＰ上部クラッド層２８、４０の再成長層及びｐ−ＩｎＰコンタクト層３０／４２が設けられている。
【０００６】
ＤＦＢレーザ１４のＳＣＨ−ＭＱＷ活性構造２６と、ＥＡ変調器１６のＳＣＨ−ＭＱＷ活性構造３８とは、バットジョイント方式により結合されている。
ＥＡ変調器１６とＤＦＢレーザ１４との間には、分離溝４６が設けてあり、ＥＡ変調器１６とＤＦＢレーザ１４とを電気的に分離している。
【０００７】
図４（ａ）から（ｃ）及び図５（ｄ）から（ｆ）は、それぞれ、バットジョイント方式で従来の光集積デバイス１０を作製する際の工程毎のリッジストライプに沿った断面図である。
図４（ａ）に示すように、ｎ−ＩｎＰ基板１２上全面に、ＭＯＣＶＤ法により、順次、ｎ−ＩｎＰ下部クラッド層１８、ＧａＩｎＡｓＰ回折格子層１９、ｎ−ＩｎＰキャップ層２２をエピタキシャル成長させる。
次いで、図４（ｂ）に示すように、ｐ−ＩｎＰキャップ層２２及びＧａＩｎＡｓＰ回折格子層１９をエッチングして回折格子２０を形成する。尚、回折格子２０の形成は、ＤＦＢレーザ領域１２ａのみでも良い。
続いて、図４（ｃ）に示すように、ｎ−ＩｎＰ埋め込み層２４を成長させて、回折格子２０を埋め込み、更にＩｎＰ埋め込み層２４上に、ＧａＩｎＡｓＰからなるＳＣＨ−ＭＱＷ活性構造２６、及びｐ−ＩｎＰ上部クラッド層２８ａを順次成長させる。
【０００８】
次に、図５（ｄ）に示すように、ＤＦＢ−ＬＤ領域１２ａを覆い、ＥＡ変調器領域１２ｂを露出させる、ＳｉＮ膜からなるマスク４８を形成し、続いて、マスク４８から露出したＥＡ変調器領域１２ｂのｐ−ＩｎＰ上部クラッド層２８ａ、ＳＣＨ−ＭＱＷ活性構造２６、ｎ−ＩｎＰ埋め込み層２４、ｎ−ＩｎＰキャップ層２２、回折格子２０、及びｎ−ＩｎＰクラッド層１８をエッチングして、ｎ−ＩｎＰ基板１２を露出させる。
【０００９】
次いで、図５（ｅ）に示すように、マスク４８を選択成長マスクとして用い、ＥＡ変調器領域１２ｂのｎ−ＩｎＰ基板１２上に、ｎ−ＩｎＰ下部クラッド層３６、ＧａＩｎＡｓＰからなる活性構造３８、及びｐ−ＩｎＰ上部クラッド層４０ａを選択領域成長法によりエピタキシャル成長させる。
【００１０】
次いで、ＳｉＮマスク４８を除去した後、高速変調特性を高めるために、導波路パターンを有する別のエッチングマスクを形成して、ドライエッチングによりストライプ状リッジ（図示せず）を形成し、次いで、ＦｅドープＩｎＰからなる高抵抗層（図示せず）を成長させ、リッジを埋め込む。
導波路のエッチングマスクを除去した後、ｐ−ＩｎＰ上部クラッド層２８ａ、４０ａ上に、ｐ−ＩｎＰ上部クラッド層２８、４０を再成長させ、続いてｐ−ＩｎＰコンタクト層３０／４２を成長させる。
【００１１】
更に、ｐ側電極３２、４４を形成し、ｎ−ＩｎＰ基板１２の裏面を研磨して、所定の基板厚さに調整した後、ｎ−ＩｎＰ基板１２の裏面にｎ側電極３４を形成する。また、分離溝４６を形成することにより、図３に示す光集積デバイス１０を作製することができる。
【００１２】
【発明が解決しようとする課題】
しかし、上述した作製方法に従ってバットジョイント方式で作製された従来の光集積デバイスには、以下のような問題があった。
つまり、ＥＡ変調器領域上のＤＦＢレーザの積層構造を除去して、ＥＡ変調器を構成する積層構造を構成する化合物半導体層を選択領域成長法により成長させる際、選択成長マスク近傍の境界領域、つまり接合部では、選択成長マスクの影響により、化合物半導体層、特にＳＣＨ−ＭＱＷ活性構造３８の成長条件が、それ以外の光変調器領域１２ｂ上の成長条件とは異なる。
そのために、図６の丸内に示すように、ＳＣＨ−ＭＱＷ活性構造３８を構成する化合物半導体層が、せり上がるように異常成長して、化合物半導体層の組成変調が起き易い。
【００１３】
また、ＥＡ変調器は大きな消光比を得るために、ＥＡ変調器の量子井戸構造の井戸数は、ＤＦＢレーザの井戸数に比べて、一般的に多い。例えば、上述の例のように、ＤＦＢレーザの量子井戸構造の井戸数は５〜６層であるが、一方、ＥＡ変調器の量子井戸構造の井戸数は１０層以上もある。しかも、変調特性を向上するために、井戸層及び障壁層には歪が導入されている。
そのために、ＥＡ変調器の積層構造を基板上に再成長させるとき、異常成長により歪が緩和されて、転位が発生し、結晶性が悪化する。
その結果、良好なデバイス特性が得られず、通電後のデバイス劣化も著しく、高いデバイス信頼性を得ることが難しいという問題があった。
【００１４】
このように、ＤＦＢレーザの活性層に光変調器の吸収層をバットジョイントさせて、光集積デバイスを作製するやり方では、良好なデバイス特性を示す光集積デバイスを作製することが難しかった。
以上の説明では、ＤＦＢレーザを例に挙げて光集積デバイスの作製を説明したが、これはＤＦＢレーザに限らず、半導体レーザ素子に光変調器をバットジョイント方式で結合させる際に生じる普遍的な問題である。更には、光変調器に限ることではない。
【００１５】
そこで、本発明の目的は、それぞれ、共通の基板上に、量子井戸構造からなる活性層を備える第１及び第２の半導体光素子をバットジョイント方式により結合させてなる光集積デバイスの作製方法であって、良好な特性を有する光集積デバイスの作製方法を提供することである。
【００１６】
【課題を解決するための手段】
本発明者は、先ず、量子井戸数が多く、歪の大きな吸収層を有する第１の半導体光素子の積層構造を形成し、次いで歪が小さいか、或いは量子井戸数が少ない活性層を有する第２の半導体光素子の積層構造を再成長させ、バットジョイントさせることを着想した。
つまり、従来の方法とは逆に、先ず、井戸数が多く、歪の大きな活性構造を含む、ＥＡ変調器の積層構造を形成し、次いでＥＡ変調器の積層構造を除去した後、井戸数が少なく、歪が小さい活性構造を含む、ＤＦＢレーザの積層構造を形成することにより、接合部の異常成長を抑制することを着想した。
そして、実験でこれを確かめ、本発明を発明するに到った。
【００２２】
上記目的を達成するために、上述の知見に基づいて、第１の発明に係る光集積デバイスの作製方法は、それぞれ、共通の基板上に量子井戸構造からなる活性層を備え、第１の半導体光素子の量子井戸構造の井戸数が第２の半導体光素子の量子井戸構造の井戸数より多い第１及び第２の半導体光素子を突き合わせ接合（バットジョイント）方式により結合させて光集積デバイスを作製する方法において、第１の半導体光素子を構成する積層構造のうち、少なくとも活性層及び活性層と基板との間の積層構造を基板上に形成する、第１積層工程と、第１積層工程で形成した積層構造のうち、第２の半導体光素子の形成領域上の積層構造を除去して、基板を露出させる除去工程と、第２の半導体光素子を構成する積層構造のうち、少なくとも活性層及び活性層と基板との間の積層構造を露出基板上に選択成長法により形成する、第２積層工程と、第１及び第２の半導体光素子の残りの積層構造を形成する第３積層工程とを有し、第２の半導体光素子が、活性層の下に回折格子を備える分布帰還型半導体レーザ素子であり、第１積層工程では、第１の半導体光素子の活性層と基板との間に第２の半導体光素子の回折格子を形成する回折格子層を成長させ、除去工程では、回折格子層をエッチングして回折格子を形成できる層まで第２の半導体光素子の形成領域上の積層構造を除去し、第２積層工程では、回折格子を形成し、続いて回折格子を埋め込み、更に少なくとも活性層及び活性層と回折格子との間の積層構造を選択成長法により形成することを特徴としている。
【００２３】
また、第２の発明に係る光集積デバイスの作製方法は、それぞれ、共通の基板上に歪が導入された井戸層を有する量子井戸構造からなる活性層を備え、第１の半導体光素子の井戸層の歪が第２の半導体光素子の井戸層の歪より大きい第１及び第２の半導体光素子を突き合わせ接合（バットジョイント）方式により結合させて光集積デバイスを作製する方法において、第１の半導体光素子を構成する積層構造のうち、少なくとも活性層及び活性層と基板との間の積層構造を基板上に形成する、第１積層工程と、第１積層工程で形成した積層構造のうち、第２の半導体光素子の形成領域上の積層構造を除去して、基板を露出させる除去工程と、第２の半導体光素子を構成する積層構造のうち、少なくとも活性層及び活性層と基板との間の積層構造を露出基板上に選択成長法により形成する、第２積層工程と、第１及び第２の半導体光素子の残りの積層構造を形成する第３積層工程とを有し、第２の半導体光素子が、活性層の下に回折格子を備える分布帰還型半導体レーザ素子であり、第１積層工程では、第１の半導体光素子の活性層と基板との間に第２の半導体光素子の回折格子を形成する回折格子層を成長させ、除去工程では、回折格子層をエッチングして回折格子を形成できる層まで第２の半導体光素子の形成領域上の積層構造を除去し、第２積層工程では、回折格子を形成し、続いて回折格子を埋め込み、更に少なくとも活性層及び活性層と回折格子との間の積層構造を選択成長法により形成することを特徴としている。
【００２５】
【発明の実施の形態】
以下に、実施形態例を挙げ、添付図面を参照して、本発明の実施の形態を具体的かつ詳細に説明する。
光集積デバイスの実施形態例
本実施形態例は、第１及び第２の発明に係る光集積デバイスをＤＦＢレーザとＥＡ変調器とを集積した光集積デバイスに適用した実施形態の一例であって、図１は本実施形態例の光集積デバイスの構成を示す、リッジストライプに沿った模式的断面図である。
本実施形態例の光集積デバイス５０は、図１に示すように、ＤＦＢレーザ１４の活性構造２６を含む積層構造が、ＥＡ変調器１６の吸収構造３８を含む積層構造にバットジョイントされていること（図１の丸内に示すように）、ＤＦＢレーザ１４のｎ−ＩｎＰ下部クラッド層１８とＥＡ変調器１６のｎ−ＩｎＰ下部クラッド層３６とが共通であること、及びＥＡ変調器１６の活性構造３８とｎ−ＩｎＰ下部クラッド層３６との間にＧａＩｎＡｓＰ回折格子層１９及びｎ−ＩｎＰキャップ層２２が設けてあることを除いて、従来の光集積デバイス１０と同じ構成を備えている。
【００２６】
本実施形態例の光集積デバイス５０では、ＤＦＢレーザ１４の量子井戸数の少ない活性構造２６が、ＥＡ変調器１６の量子井戸数の多い吸収構造３８にバットジョイントされているので、ＤＦＢレーザ１４の積層構造を形成する際、選択成長マスク近傍領域（接合部）での化合物半導体層は、図１の丸内に示すように、多少せり上がっているものの、従来の方法に比べて、活性構造２６の異常成長は著しく抑制されている。
従って、活性構造２６の組成変調が生じ難く、光集積デバイス５０のデバイス特性にばらつきが少ない。
また、ＤＦＢレーザ１４の活性構造２６に導入している歪は、ＥＡ変調器１６の活性層に導入している歪より小さいので、従来の方法で作製した光集積デバイス１０に比べて、活性構造２６に導入した歪が緩和され難く、転位が発生し難い。従って、結晶性が良好で、良好な素子特性が得られ、通電後の素子劣化も小さく、信頼性が高い。
【００２７】
光集積デバイスの作製方法の実施形態例
本実施形態例は、第１及び第２の発明方法に係る光集積デバイスの作製方法を上述の光集積デバイス５０の作製に適用した実施形態の一例であって、図２（ａ）から（ｃ）は、それぞれ、本実施形態例の方法に従って光集積デバイスを作製する際の各工程のリッジストライプに沿った模式的断面図である。
先ず、図２（ａ）に示すように、ｎ−ＩｎＰ基板１２全面に、ＤＦＢレーザ１４のｎ−ＩｎＰ下部クラッド層１８と共通のｎ−ＩｎＰ下部クラッド層３６、井戸数１８でバンドギャップ波長１．４８μｍの量子井戸構造を備える吸収構造３８、及びｐ−ＩｎＰ上部クラッド層４０ａを成長させて、ＥＡ変調器１６の積層構造を形成する。
尚、ＤＦＢレーザ１４の作製の便宜上、ｎ−ＩｎＰ下部クラッド層３６と量子井戸構造３８との間にＤＦＢレーザ１４の回折格子を形成するＧａＩｎＡｓＰ回折格子層１９及びｎ−ＩｎＰキャップ層２２を形成しておく。
【００２８】
次いで、ｐ−ＩｎＰ上部クラッド層４０ａ上にＳｉＮ膜を成膜し、図２（ｂ）に示すように、ＥＡ変調器１６の積層構造のうちＥＡ変調器領域１２ｂを覆うマスク５２を形成し、ＤＦＢレーザ領域１２ａ上のｐ−ＩｎＰ上部クラッド層４０ａ及び吸収構造３８をエッチングして、ｎ−ＩｎＰキャップ層２２を露出させる。
次いで、図２（ｃ）に示すように、ＥＢ描画装置により回折格子パターンを形成し、ｎ−ＩｎＰキャップ層２２、及びＧａＩｎＡｓＰ回折格子層２２をエッチングして、回折格子１９を作製する。
マスク５２を選択成長マスクとして用いて、ｎ−ＩｎＰ層２４を成長させて、回折格子１９を埋め込み、更に、井戸数５の量子井戸層を含むＳＣＨ−ＭＱＷ活性構造２６を形成し、ｐ−ＩｎＰ上部クラッド層２８ａを成長させる。
【００２９】
本実施形態例では、ＤＦＢレーザ１４の活性構造２６は、量子井戸数が少ないため、バットジョイントした際、活性構造２６の異常成長が抑制され、良好な接合を形成することができる。
接合部をＴＥＭ観察しても、転位等は殆ど見られず、マスク付近の盛り上がりも小さく抑えられている。
【００３０】
次いで、選択成長マスク５２を除去し、高速変調特性を向上させるために、導波路パターンを有する別のエッチングマスク（図示せず）を形成し、ドライエッチングによりストライプ状リッジ（図示せず）を形成する。続いて、ＦｅドープＩｎＰからなる高抵抗層（図示せず）を成長させ、リッジを埋め込む。
導波路マスクを除去した後、従来と同様に、ｐ−ＩｎＰ上部クラッド層２８ａ、４０ａ上に、ｐ−ＩｎＰ上部クラッド層２８、４０を再成長させ、続いてｐ−ＩｎＰコンタクト層３０／４２を成長させる。
次いで、電極形成、パッシベーション膜の成膜、ＤＦＢレーザ１４とＥＡ変調器１６との間の電気的分離溝４６を形成し、ＥＡ変調器１６にＤＦＢレーザ１４をバットジョイントさせた光集積デバイス５０を完成する。
【００３１】
光集積デバイス５０は、デバイス特性が、従来の光集積デバイス１０に比べて非常に良好であり、１０ＧＨｚでの変調および１２０ｋｍ以上の伝送を実現することができた。
また、バットジョイント接合を無転位で達成できたことから、光集積デバイスの信頼性を著しい向上させることができた。
【００３２】
本実施形態例では、ＤＦＢレーザとＥＡ変調器とをバットジョイントさせる例を挙げて本発明及び本発明方法を説明しているが、バットジョイントさせる第１及び第２の半導体光素子は、ＤＦＢレーザ及びＥＡ変調器に限らず、例えば半導体増幅器等を集積させた光集積デバイスに適用できる。
また、本実施形態例では、ＤＦＢレーザの回折格子が活性層と基板との間にある光集積デバイスの例を挙げて説明したが、回折格子は活性層上にあっても良い。但し、この場合、ＥＡ変調器の積層構造を成長させる際には、回折格子層を形成する必要はなく、また、ＤＦＢレーザの積層構造を再成長させる際には、活性層及び回折格子層を成長させ、次いで回折格子を形成する。
【００３３】
【発明の効果】
本発明によれば、第１の半導体光素子の量子井戸構造の井戸数が第２の半導体光素子の量子井戸構造の井戸数より多い、また、第１の半導体光素子の井戸層の歪が第２の半導体光素子の井戸層の歪より大きい、第１及び第２の半導体光素子を突き合わせ接合（バットジョイント）方式により結合させる際、第２の半導体光素子の活性層を第１の半導体光素子の活性層にバットジョイントさせることにより、第１及び第２の半導体光素子の接合部の結晶性が良好で、良好な素子特性が得られ、通電後の素子劣化も小さく、信頼性が高い光集積デバイスを実現している。
【図面の簡単な説明】
【図１】実施形態例の光集積デバイスの構成を示す、リッジストライプに沿った模式的断面図である。
【図２】図２（ａ）から（ｃ）は、それぞれ、実施形態例の方法に従って光集積デバイスを作製する際の各工程のリッジストライプに沿った模式的断面図である。
【図３】従来の光集積デバイスのリッジストライプに沿った構成を示す断面図である。
【図４】図４（ａ）から（ｃ）は、それぞれ、従来のバットジョイント方式で光集積デバイスを作製する際の工程毎のリッジストライプに沿った断面図である。
【図５】図５（ｄ）から（ｆ）は、それぞれ、図４（ｃ）に続いて、従来のバットジョイント方式で光集積デバイスを作製する際の工程毎のリッジストライプに沿った断面図である。
【図６】従来のバットジョイント方式で作製した光集積デバイスの問題を示す断面図である。
【符号の説明】
１０ ＤＦＢレーザにＥＡ変調器をバットジョイント方式で結合した光集積デバイス
１２ ｎ−ＩｎＰ基板
１２ａ ＤＦＢレーザ領域
１２ｂ ＥＡ変調器領域
１４ ＤＦＢレーザ
１６ ＥＡ変調器
１８ ｎ−ＩｎＰ下部クラッド層
１９ 回折格子層
２０ 回折格子
２２ ｎ−ＩｎＰキャップ層
２４ ｎ−ＩｎＰ埋め込み層
２６ ＳＣＨ−ＭＱＷ活性構造
２８ ｐ−ＩｎＰ上部クラッド層
３０ ｐ−ＩｎＰコンタクト層
３２ ｐ側電極
３４ ｎ側電極
３６ ｎ−ＩｎＰ下部クラッド層
３８ ＳＣＨ−ＭＱＷ活性構造
４０ ｐ−ＩｎＰ上部クラッド層
４２ ｐ−ＩｎＰコンタクト層
４４ ｐ側電極
４６ 分離溝
４８ マスク
５０ ＤＦＢレーザをＥＡ変調器にバットジョイント方式で結合した実施形態例の光集積デバイス
５２ マスク
Claims (2)
- それぞれ、共通の基板上に量子井戸構造からなる活性層を備え、第１の半導体光素子の量子井戸構造の井戸数が第２の半導体光素子の量子井戸構造の井戸数より多い第１及び第２の半導体光素子を突き合わせ接合（バットジョイント）方式により結合させて光集積デバイスを作製する方法において、
第１の半導体光素子を構成する積層構造のうち、少なくとも活性層及び活性層と基板との間の積層構造を基板上に形成する、第１積層工程と、
第１積層工程で形成した積層構造のうち、第２の半導体光素子の形成領域上の積層構造を除去して、基板を露出させる除去工程と、
第２の半導体光素子を構成する積層構造のうち、少なくとも活性層及び活性層と基板との間の積層構造を露出基板上に選択成長法により形成する、第２積層工程と、
第１及び第２の半導体光素子の残りの積層構造を形成する第３積層工程とを有し、
第２の半導体光素子が、活性層の下に回折格子を備える分布帰還型半導体レーザ素子であり、
第１積層工程では、第１の半導体光素子の活性層と基板との間に第２の半導体光素子の回折格子を形成する回折格子層を成長させ、除去工程では、回折格子層をエッチングして回折格子を形成できる層まで第２の半導体光素子の形成領域上の積層構造を除去し、第２積層工程では、回折格子を形成し、続いて回折格子を埋め込み、更に少なくとも活性層及び活性層と回折格子との間の積層構造を選択成長法により形成することを特徴とする光集積デバイスの作製方法。 - それぞれ、共通の基板上に歪が導入された井戸層を有する量子井戸構造からなる活性層を備え、第１の半導体光素子の井戸層の歪が第２の半導体光素子の井戸層の歪より大きい第１及び第２の半導体光素子を突き合わせ接合（バットジョイント）方式により結合させて光集積デバイスを作製する方法において、
第１の半導体光素子を構成する積層構造のうち、少なくとも活性層及び活性層と基板との間の積層構造を基板上に形成する、第１積層工程と、
第１積層工程で形成した積層構造のうち、第２の半導体光素子の形成領域上の積層構造を除去して、基板を露出させる除去工程と、
第２の半導体光素子を構成する積層構造のうち、少なくとも活性層及び活性層と基板との間の積層構造を露出基板上に選択成長法により形成する、第２積層工程と、
第１及び第２の半導体光素子の残りの積層構造を形成する第３積層工程とを有し、
第２の半導体光素子が、活性層の下に回折格子を備える分布帰還型半導体レーザ素子であり、
第１積層工程では、第１の半導体光素子の活性層と基板との間に第２の半導体光素子の回折格子を形成する回折格子層を成長させ、除去工程では、回折格子層をエッチングして回折格子を形成できる層まで第２の半導体光素子の形成領域上の積層構造を除去し、第２積層工程では、回折格子を形成し、続いて回折格子を埋め込み、更に少なくとも活性層及び活性層と回折格子との間の積層構造を選択成長法により形成することを特徴とする光集積デバイスの作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001259485A JP4833457B2 (ja) | 2001-08-29 | 2001-08-29 | 光集積デバイスの作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001259485A JP4833457B2 (ja) | 2001-08-29 | 2001-08-29 | 光集積デバイスの作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003069136A JP2003069136A (ja) | 2003-03-07 |
| JP4833457B2 true JP4833457B2 (ja) | 2011-12-07 |
Family
ID=19086848
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001259485A Expired - Lifetime JP4833457B2 (ja) | 2001-08-29 | 2001-08-29 | 光集積デバイスの作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4833457B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7368062B2 (en) * | 2004-09-17 | 2008-05-06 | Avago Technologies Fiber Ip Pte Ltd | Method and apparatus for a low parasitic capacitance butt-joined passive waveguide connected to an active structure |
| JP4899755B2 (ja) * | 2006-09-28 | 2012-03-21 | 住友電気工業株式会社 | 半導体光素子を作製する方法 |
| JP5783011B2 (ja) * | 2011-11-28 | 2015-09-24 | 三菱電機株式会社 | 光半導体装置 |
| US9791622B2 (en) | 2013-09-12 | 2017-10-17 | Oclaro Japan, Inc. | Optical semiconductor resonator, optical semiconductor device, and optical module |
| JP6270387B2 (ja) * | 2013-09-12 | 2018-01-31 | 日本オクラロ株式会社 | 半導体光共振器、半導体光素子及び光通信モジュール |
| JP6375960B2 (ja) * | 2015-01-20 | 2018-08-22 | 三菱電機株式会社 | 光半導体装置 |
| JP6499268B2 (ja) * | 2017-12-26 | 2019-04-10 | 日本オクラロ株式会社 | 半導体光素子及び光通信モジュール |
| CN115224584A (zh) * | 2021-04-20 | 2022-10-21 | 华为技术有限公司 | 电吸收调制激光器、光发射组件和光终端 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07263655A (ja) * | 1994-03-18 | 1995-10-13 | Fujitsu Ltd | 光集積回路およびその製造方法 |
| JPH0951142A (ja) * | 1995-08-04 | 1997-02-18 | Fujitsu Ltd | 半導体発光素子 |
-
2001
- 2001-08-29 JP JP2001259485A patent/JP4833457B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003069136A (ja) | 2003-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002324936A (ja) | 光素子、導波路型光素子、及び光モジュール | |
| JP2008053501A (ja) | 集積光デバイスおよびその製造方法 | |
| WO2005117217A1 (ja) | 半導体光素子及びその製造方法 | |
| JPH07135369A (ja) | 半導体レーザおよびその製造方法 | |
| JP4676068B2 (ja) | 半導体光素子の作製方法 | |
| JP5691741B2 (ja) | 光半導体素子及びその製造方法 | |
| JP4690515B2 (ja) | 光変調器、半導体光素子、及びそれらの作製方法 | |
| JP4833457B2 (ja) | 光集積デバイスの作製方法 | |
| US7711229B2 (en) | Optical integrated device and manufacturing method thereof | |
| US9819153B2 (en) | Optical semiconductor device and manufacturing method thereof | |
| JPH1022579A (ja) | 光導波路構造とこの光導波路構造を用いた半導体レーザ、変調器及び集積型半導体レーザ装置 | |
| JP2005286198A (ja) | 光集積素子 | |
| JPH05110186A (ja) | モノリシツク光素子およびその製造方法 | |
| JP2007103803A (ja) | 半導体光素子及びその製造方法 | |
| US5360763A (en) | Method for fabricating an optical semiconductor device | |
| JP4164248B2 (ja) | 半導体素子及びその製造方法、及び半導体光装置 | |
| JP2003060284A (ja) | 光集積デバイスの作製方法 | |
| JP2500615B2 (ja) | 埋め込み構造半導体光デバイスの製造方法 | |
| JPH06283803A (ja) | 半導体発光装置 | |
| JPH0697591A (ja) | 半導体レーザの製造方法 | |
| JP3295932B2 (ja) | 半導体レーザ素子 | |
| JPS6124839B2 (ja) | ||
| JPH11121787A (ja) | 集積型光素子およびその製造方法 | |
| JP2708949B2 (ja) | 半導体レーザ装置の製造方法 | |
| JP5151532B2 (ja) | 半導体光集積素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080401 |
|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20100409 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100430 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101122 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101130 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110128 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110607 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110721 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110906 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110922 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4833457 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140930 Year of fee payment: 3 |
|
| EXPY | Cancellation because of completion of term |