JP2002270947A - 光半導体装置の製造方法 - Google Patents
光半導体装置の製造方法Info
- Publication number
- JP2002270947A JP2002270947A JP2001064443A JP2001064443A JP2002270947A JP 2002270947 A JP2002270947 A JP 2002270947A JP 2001064443 A JP2001064443 A JP 2001064443A JP 2001064443 A JP2001064443 A JP 2001064443A JP 2002270947 A JP2002270947 A JP 2002270947A
- Authority
- JP
- Japan
- Prior art keywords
- region
- mesa
- optical semiconductor
- mask
- waveguide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Optical Integrated Circuits (AREA)
- Semiconductor Lasers (AREA)
Abstract
波路が形成されず、サイドエッチやオーバーエッチング
により光結合面が窪んだ形状とならないようにする。 【解決手段】半導体基板1上の第1の領域Aに形成され
ハイメサ構造を有する導波路5と、前記基板1の第2の
領域Bに形成され埋め込み構造10を有する光半導体素
子がバットジョイント接合された光半導体装置を製造す
る方法において、第2の領域Bに形成されたメサストラ
イプ構造を第1のマスク9を用いて保護し、選択結晶成
長法により前記第1のマスク9以外の部分に埋め込み層
を形成する工程と、第1の領域Aに形成するハイメサ導
波路構造のメサ幅W1よりも幅広の凸部を有する第2の
マスクを用いて第2の領域Bだけでなく、第1の領域A
に至る部分を保護し、前記選択結晶成長法により第1の
領域Aの上部に乗り上げ成長された埋め込み層11を選
択性ウェットエッチングにより除去する工程を有する。
Description
いられる光半導体装置の製造方法に関する。
オード(LD)、電界吸収型半導体光変調器(EA変調
器)、フォトダイオード(PD)などの光半導体素子に
対する需要が高まり、研究開発も盛んに行われている。
光半導体素子の利点は、これらの個別素子を他の機能を
持つ光半導体素子との集積化を行うことで、新たな機能
を持った光半導体デバイスを構成できることにある。
された素子構造を作製することと、それらを高い結合効
率で光学的に接続する技術が必要となる。従来の光半導
体装置の製造方法の例として、GaInAsP系の光半導
体増幅器(SOA:Semiconductor Optical Amplifier)
とハイメサ導波路を突合する例を図4に示す。
上に、第2の領域Bとして、GaInAsP光半導体増幅
器活性層20、p−InPクラッド層30を順次形成
し、マスク(例えばSiO2などの誘電体膜)を用いて不
要な部分をエッチングにより除去した後、第1の領域A
としてGaInAsP導波路層50、i−InPクラッド層
60、GaInAsPエッチストップ層70を前記マスク
を用いた有機金属気相エピタキシャル法(MOVPE:
Metal Organic Vapor Phase Epitaxial growth)を用い
た選択成長により順次形成し、前記マスクを除去する
(図示せず)。
と第2の領域Bの光半導体増幅器活性層20がバットジ
ョイント結合されることで、高い光結合効率が得られ
る。次に、図4(a)に示すように、第1の領域Aと第
2の領域Bのメサストライプを保護するマスクとエッチ
ングを用い第2の領域Bに[011]方向(逆メサ方
向)に平行なメサストライプを形成した後、前記マスク
をフォトリソグラフィー法とドライエッチングにより第
2の領域Bのメサストライプのみを覆う形状にし、これ
を第1のマスク40とする。
金属気相エピタキシャル法を用いた選択成長により第2
の領域Bのメサストライプの両側をFe−InP層80で
埋め込むことで第2の領域Bに半絶縁性埋め込みヘテロ
構造(SI−BH:Semi Insulator-Buried Hetrostruct
ure )が形成される。このとき、メサストライプを[0
1−1]方向(順メサ方向)に平行にすると、(10
0)面の成長レートと逆メサ方向のそれが同等のため、
第1のマスク40上に被る方向へも成長が進行し、良好
な埋め込み形状が得られない。
子(レーザダイオード、光半導体増幅器など)のメサス
トライプは逆メサ方向に平行に作製される。この選択結
晶成長で用いる第1のマスク40を第1の領域Aまで覆
う形状にすると、マスク面積がマスク上に供給される材
料分子のマイグレーション距離より十分大きくなり、第
1のマスク40上に多結晶状の異常成長が発生するた
め、第2の領域Bのメサストライプのみを覆う形状にす
る必要がある。そのため、第1の領域Aのエッチストッ
プ層70上部に不要なFe−InP乗り上げ成長層90が
形成される。
段差が生じ、これは後の第1の領域Aのハイメサ導波路
と第2の領域Bの光半導体増幅器を接続する工程におい
て、フォトリソグラフィーの精度を低くするため、Fe
−InP乗り上げ成長層90を除去する工程が必要とな
る。そこで、図4(c)に示すように、Fe−InP乗り
上げ成長層90を除去するために、第2の領域Bと光結
合面Cより長さL(メサ深さDの1倍以上2倍以下)だ
け第1の領域Aを覆う形状のレジスト膜を形成する。図
3(a)に示すように、レジスト膜(第2のマスク10
0)が第2の領域Bから第1の領域Aへ光結合面Cより
入り込む長さLは、幅方向において同一である。
スト膜を第2のマスク100として用い、ウェットエッ
チングにより不要なFe−InP乗り上げ成長層90を除
去する。このとき、選択性のあるエッチャントを用いる
ことで、GaInAsPエッチストップ層70によりエッ
チングは停止する。また、ウェットエッチングはメサ深
さ方向だけでなく、図4(c)中に矢印で示す方向、
即ち、逆メサ方向へのサイドエッチングが生じるため、
Fe−InP乗り上げ成長層90を除去する工程において
は、光結合面C上に図5(a)に示すような残さが発生
する。
の光半導体装置の製造方法におけるFe−InP乗り上げ
成長層90を除去する工程において、図4(c)とは異
なり、第2の領域Bのみを覆う形状のレジスト膜を第2
のマスク101として用いる方法を図6に示す。Fe−
InP乗り上げ成長層90を除去するために、図6
(a)に示すような第2の領域Bのみを覆う形状の第2
のマスク101を用いると、図6(a)中に矢印で示
す方向、即ち、逆メサ方向のサイドエッチングにより、
図6(b)に示すようにエッチングが光結合面Cまで進
行し、図6(c)に示すような窪んだ光結合面Cが形成
される。
膜を第2のマスク101として用いてFe−InP乗り上
げ成長層90を除去すると、光半導体増幅器である第2
の領域Bに不完全な半絶縁性埋め込みヘテロ構造が形成
されるため、十分な利得が得られないという問題と、第
1の領域Aの導波路層50との光結合効率が低下すると
いう問題が生じる。上述の問題の要因であるサイドエッ
チングは、一般的にメサ深さ方向のエッチングレートと
同等あるいはそれよりも遅いが、オーバーエッチングに
よりサイドエッチング量Eが大きくなることを考慮し
て、メサ深さDの1倍以上第1の領域Aを覆う形状のレ
ジスト膜を第2のマスク100として用いる必要があ
る。
すぎると、後の工程で第1の領域Aのハイメサ導波路と
第2の領域Bの光半導体増幅器を接続する際に、それら
の接続部に形成されるスラブ状遷移領域が大きくなり、
結合損失が低下する(後に詳細を述べる)。よって、第
2のマスク100は、図4(c)に示すように、第2の
領域Bと光結合面Cよりメサ深さDの1倍以上且つ2倍
以下まで第1の領域Aを覆う形状にする必要がある。
去する工程において、図4(c)及び図3(a)に示し
たように第2の領域Bと光結合面Cより長さL(メサ深
さDの1倍以上2倍以下)だけ第1の領域Aを覆う形状
のレジスト膜を第2のマスク100として用いる理由で
ある。続いて、Fe−InP乗り上げ成長層90を除去し
た後の工程について図5(b)(c)を用いて説明す
る。図5(b)に示すように、マスクを用いたブロム
(臭素)ガスによる反応性イオンエッチング(Br2−R
IE)によりハイメサ導波路を形成する。
が光結合面C上に存在するため、図5(c)に示すよう
に、光半導体増幅器とハイメサ導波路とはスラブ導波路
を介して接続される。このスラブ導波路は、ブロムガス
による反応性イオンエッチングによるエッチング時間を
さらに長くすれば、形成されることはない。しかし、既
に例えば高さ3.5μmのハイメサ導波路が形成された
部分もさらに反応性イオンエッチングによりエッチング
が進行するのでメサの高さが、例えばスラブ導波路の厚
みが3μmとすると、6.5μmとなる。
でメサが倒壊するという問題がある。以上の理由からス
ラブ導波路が形成されるのはやむを得ない。スラブ導波
路は、光半導体増幅器活性層と比べ光の閉じ込めが小さ
い導波路構造をもつことから光結合効率が低下する。よ
って、光結合面Cにスラブ導波路が形成されることは望
ましくない。
光半導体装置の製造方法では、Fe−InP乗り上げ成長
層を除去する工程において、光結合面C上にFe−InP
が残留するため、後に光半導体増幅器とハイメサ導波路
を接続する工程において、光半導体増幅器とハイメサ導
波路の間にスラブ導波路が形成され、光結合効率が低下
するという重要な問題があった。
明の請求項1に係る光半導体装置の製造方法は、半導体
基板上の第1の領域に形成されハイメサ構造を有する導
波路と、前記基板の第2の領域に形成され埋め込み構造
を有する光半導体素子がバットジョイント接合された光
半導体装置において、第2の領域に形成されたメサスト
ライプ構造を第1のマスクを用いて保護し、選択結晶成
長法により前記第1のマスク以外の部分に埋め込み層を
形成する工程と、第1の領域に形成するハイメサ導波路
構造のメサ幅よりも幅広の凸部を有する第2のマスクを
用いて第2の領域だけでなく、第1の領域に至る部分を
保護し、前記選択結晶成長法により第1の領域の上部に
乗り上げ成長された埋め込み層を選択性ウェットエッチ
ングにより除去する工程を有することを特徴とする光半
導体装置の製造方法を用いることを特徴とする。
る光半導体装置の製造方法は、請求項1の光半導体装置
において、第1の領域と第2の領域の光結合面から第1
の領域に至る長さしがメサ深さDの1倍以上且つ2倍以
下、凸部の幅W3が第1の領域に形成されるハイメサ導
波路部のメサ幅W1とサイドエッチング量Eとの和以上
且つメサ幅W1とメサ深さDの3倍との和以下、光結合
面から凸部までの長さL1がメサ深さDと等しく、凸部
の長さL2が長さLと長さL1の差に等しい第2のマス
クを用いて第2の領域だけでなく、第1の領域に至る部
分を保護し、前記選択結晶成長法により第1の領域の上
部に乗り上げ成長された埋め込み層を選択性ウェットエ
ッチングにより除去する工程を有することを特徴とする
光半導体装置の製造方法を用いることを特徴とする。
を除去する工程において、図3(b)に示すように、第
2の領域Bだけでなく、光結合面から長さL(メサ深さ
Dの1倍以上且つ2倍以下)だけ第1の領域Aを覆い、
凸部の幅W3が第1の領域Aに形成されるハイメサ導波
路部のメサ幅W1とサイドエッチング量Eとの和以上且
つメサ幅W1とメサ深さDの3倍との和以下、光結合面
Cから凸部までの長さL1がメサ深さDと等しく、凸部
の長さL2が長さLと長さL1の差に等しい第2のマス
クを用いることを特徴とする。
クを用いFe−InP乗り上げ成長層を除去する工程にお
いて、Fe−InP乗り上げ成長層を選択性のあるエッチ
ャントを用いたウェットエッチングにより除去し、図2
(b)に示すように、前もって導波路層上に形成された
GaInAsPエッチストップ層によりエッチングは停止
する。このとき、第2のマスクを用いるため、逆メサ方
向(図5中矢印)だけでなく順メサ方向(図5中矢印
)のサイドエッチングが生じる。
InP層を減少させることが可能となる。更に、残留す
るFe−InP層も第1の領域と第2の領域のメサストラ
イプ上に限られるため、図2(e)に示すように、後の
光半導体増幅器と接続するハイメサ導波路を形成する工
程おいて、光半導体増幅器とハイメサ導波路の間にスラ
ブ導波路が形成されることはない。
合面から第1の領域に至る長さLは既に述べた理由から
メサ深さDの1倍以上且つ2倍以下とする。 D≦L≦2D また、光結合面から凸部までの長さL1をメサ深さDと
等しくし、オーバーエッチングを考慮して凸部の長さL
2を長さLと長さL1の差に等しくする。 L1=D L2=L−L1 また、第2のマスクの凸部の幅W3は、オーバーエッチ
ングによる光結合面Cへのダメージを防ぐため、第1の
領域Aのメサ幅W1とサイドエッチング量Eとの和以上
必要である。 W1+E≦W3 また、凸部の幅W3を大きくしすぎると、光結合面上に
残留するFe−InPが多くなるためメサ幅W1とメサ深
さDの3倍との和以下あれば十分である。 W3≦W1+3D
成長層を除去する工程において、図3(b)に示すよう
な形状のレジスト膜をマスクとして用いることで、従来
の問題であった、光半導体増幅器とハイメサ導波路を接
続する工程においても、光半導体増幅器とハイメサ導波
路の間にスラブ導波路が形成されることはない。また、
サイドエッチやオーバーエッチングにより光結合面が窪
んだ形状となることもない。このように本発明を用いる
と、埋め込み構造をもつ光半導体素子とハイメサ導波路
間に、高い光結合効率を持つ高性能な半導体モノリシッ
ク集積素子が実現される。
び図2に示す。本実施例はn−InP基板上に有機金属
気相成長法(MOVPE)等を用いて作製するものであ
る。作製方法について詳細に述べる。先ず、n−InP
基板1上に、GaInAsP光半導体増幅器活性層2、p
−InPクラッド層3を有機金属気相エピタキシャル法
により順次形成する。
al Vapor Deposition)法により形成し、フォトリソグラ
フィー法とCF4/H2による反応性イオンエッチングに
より第2の領域Bのメサストライプ以外のSiO2膜を除
去し、これをマスク4として、図1(a)に示すよう
に、クラッド層3をCH4/H2による反応性イオンエッ
チングにより、また光半導体増幅器活性層2をウェット
エッチングにより除去する。引き続き、前記マスク4を
用いた有機金属気相エピタキシャル法による選択成長に
より、図3(b)に示すように、GaInAsP導波路層
5、i−InPクラッド層6、GaInAsPエッチストッ
プ層7を順次形成する。
をプラズマCVD法により形成し、フォトリソグラフィ
ー法とCF4/H2による反応性イオンエッチングにより
第1の領域Aと第2の領域Bのメサストライプ以外のS
iO2膜を除去し、これをマスク8として、図1(c)に
示すように、CH4/H2による反応性イオンエッチング
によりメサ深さD=3μm、メサ幅W2=1.5μmの
メサストライプを形成する。その後、フォトリソグラフ
ィー法とCF4/H2による反応性イオンエッチングによ
り、図1(d)に示すように、第1の領域AのSiO2膜
を除去する。
SiO2膜を選択結晶成長の第1のマスク9として、図1
(e)に示すように、Fe−InPによる半絶縁性埋め込
みヘテロ構造10を有機金属気相エピタキシャル法によ
り選択成長させる。このとき、第2の領域BのGaInA
sPエッチストップ層7上部には、Fe−InP層11が
乗り上げ成長される。その後、レジスト膜を形成し、フ
ォトリソグラフィー法を用いて、図2(a)に示すよう
に第2のマスク12を形成する。この第2のマスク12
は、図3(b)に示す形状を有する。
Bのメサストライプ幅W2が2.5μmのとき、第2の
マスク12の凸部の幅W3を10μm、光結合部から第
1の領域Aを覆う長さLを5μm、光結合面Cから凸部
までの長さL1を3μm、凸部の長さL2を2μmとす
る。次にウェットエッチングにより、図2(b)に示す
ように、Fe−InP乗り上げ成長層11を除去する。引
き続き、図2(c)に示すように、第1のマスク9と第
2のマスク12を除去する。
成し、フォトリソグラフィー法とCF4/H2による反応
性イオンエッチングにより、第1の領域Aのメサストラ
イプと第2の領域B以外のSiO2膜を除去し、これをマ
スク13として、図2(d)に示すように、ブロムガス
による反応性イオンエッチングにより光半導体増幅器と
接続するハイメサ導波路を形成する。その後、図2
(e)に示すように、SiO2膜であるマスク13を除去
する。
p型電極を形成する(図示せず)。裏面を数百μm厚に
なるよう研磨した後、裏面にAuGeNin型電極を形成
し、劈開後、素子端面にAR膜を形成する(図示せ
ず)。上述のようにして、第1の領域Aにハイメサ構造
の導波路が、また第2の領域Bに半絶縁性埋め込みヘテ
ロ構造の光半導体増幅器が形成される。ここではGaIn
AsP系での作製方法について述べたが、光半導体増幅
器の活性層が形成できる材料であれば何でも良い。
体素子は、EA変調器などにおいても同様の効果が得ら
れる。また、第2の領域Bのメサストライプを埋め込む
材料としてFe−InPについて述べたが、例えばp−I
nPとn−InPを用いても良い。
上に埋め込み構造を有する光半導体素子と、ハイメサ構
造を有する導波路がバットジョイント接合された光半導
体装置において、ハイメサ導波路が形成される第2の領
域に乗り上げ成長された埋め込み層を除去するマスクと
して、凸部を有し、第2の領域だけでなく、第1の領域
に至る部分を保護することで、従来の問題であった、埋
め込み構造を持つ光半導体素子とハイメサ導波路を接続
する工程においても、光半導体素子とハイメサ導波路の
間にスラブ導波路が形成されることはない。また、サイ
ドエッチやオーバーエッチングにより光結合面が窪んだ
形状となることもない。以上の理由により本発明を用い
ると、埋め込み構造をもつ光半導体素子とハイメサ導波
路間に、高い光結合効率を持つ高性能な半導体モノリシ
ック集積素子が実現できるという効果が得られる。
法の工程図である。
法の工程図である。
域の上面図、図3(b)は本発明の一実施例における第
1及び第2の領域の上面図である。
である。
である。
エッチングにより光結合面の劣化)の工程図である。
Claims (2)
- 【請求項1】 半導体基板上の第1の領域に形成されハ
イメサ構造を有する導波路と、前記基板の第2の領域に
形成され埋め込み構造を有する光半導体素子がバットジ
ョイント接合された光半導体装置を製造する方法におい
て、第2の領域に形成されたメサストライプ構造を第1
のマスクを用いて保護し、選択結晶成長法により前記第
1のマスク以外の部分に埋め込み層を形成する工程と、
第1の領域に形成するハイメサ導波路構造のメサ幅より
も幅広の凸部を有する第2のマスクを用いて第2の領域
だけでなく、第1の領域に至る部分を保護し、前記選択
結晶成長法により第1の領域の上部に乗り上げ成長され
た埋め込み層を選択性ウェットエッチングにより除去す
る工程を有することを特徴とする光半導体装置の製造方
法。 - 【請求項2】 請求項1の光半導体装置の製造方法にお
いて、下式に示すように、第1の領域と第2の領域の光
結合面から第1の領域に至る長さLがメサ深さDの1倍
以上且つ2倍以下、凸部の幅W3が第1の領域に形成さ
れるハイメサ導波路部のメサ幅W1とサイドエッチング
量Eとの和以上且つメサ幅W1とメサ深さDの3倍との
和以下、光結合面から凸部までの長さL1がメサ深さD
と等しく、凸部の長さL2が長さLと長さL1の差に等
しい第2のマスクを用いて第2の領域だけでなく、第1
の領域に至る部分を保護し、前記選択結晶成長法により
第1の領域の上部に乗り上げ成長された埋め込み層を選
択性ウェットエッチングにより除去する工程を有するこ
とを特徴とする光半導体装置の製造方法。 D≦L≦2D W1+E≦W3≦W1+3D L1=D L2=L−L1
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001064443A JP3654432B2 (ja) | 2001-03-08 | 2001-03-08 | 光半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001064443A JP3654432B2 (ja) | 2001-03-08 | 2001-03-08 | 光半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002270947A true JP2002270947A (ja) | 2002-09-20 |
JP3654432B2 JP3654432B2 (ja) | 2005-06-02 |
Family
ID=18923260
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001064443A Expired - Fee Related JP3654432B2 (ja) | 2001-03-08 | 2001-03-08 | 光半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3654432B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007108094A1 (ja) * | 2006-03-20 | 2007-09-27 | Fujitsu Limited | 光半導体装置の製造方法 |
JP2008066703A (ja) * | 2006-08-10 | 2008-03-21 | Mitsubishi Electric Corp | 光導波路、半導体光集積素子及びその製造方法 |
JP2010097174A (ja) * | 2008-09-19 | 2010-04-30 | Fujitsu Ltd | 光導波路の製造方法及び光導波路 |
-
2001
- 2001-03-08 JP JP2001064443A patent/JP3654432B2/ja not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007108094A1 (ja) * | 2006-03-20 | 2007-09-27 | Fujitsu Limited | 光半導体装置の製造方法 |
JPWO2007108094A1 (ja) * | 2006-03-20 | 2009-07-30 | 富士通株式会社 | 光半導体装置の製造方法 |
JP2008066703A (ja) * | 2006-08-10 | 2008-03-21 | Mitsubishi Electric Corp | 光導波路、半導体光集積素子及びその製造方法 |
JP2010097174A (ja) * | 2008-09-19 | 2010-04-30 | Fujitsu Ltd | 光導波路の製造方法及び光導波路 |
Also Published As
Publication number | Publication date |
---|---|
JP3654432B2 (ja) | 2005-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6573116B2 (en) | Ridge type semiconductor laser of laterally-coupled distributed feedback and method of manufacturing the same | |
JP2008113041A (ja) | 導波管 | |
JP2006524843A (ja) | 導波路を結合する方法及びシステム | |
US20090267195A1 (en) | Semiconductor element and method for manufacturing semiconductor element | |
JP5314435B2 (ja) | 集積光デバイス及びその製造方法 | |
US6692980B2 (en) | Method for fabricating monolithic integrated semiconductor photonic device | |
EP1637907B1 (en) | Method and apparatus for a low parasitic capacitance butt-joined passive waveguide connected to an active structure | |
US6204078B1 (en) | Method of fabricating photonic semiconductor device using selective MOVPE | |
JP3654432B2 (ja) | 光半導体装置の製造方法 | |
JP2002217446A (ja) | 光半導体集積素子及びその製造方法 | |
US7180925B2 (en) | Semiconductor laser device and manufacturing method therefor | |
JPH11145558A (ja) | 半導体光素子、送受信モジュールおよび光通信システム | |
JP2009088242A (ja) | 光半導体装置およびその製造方法 | |
JP5277877B2 (ja) | 光導波路素子の製造方法 | |
JP4769778B2 (ja) | 光半導体素子及びその製造方法 | |
US7378681B2 (en) | Ridge waveguide device surface passivation by epitaxial regrowth | |
US6707835B2 (en) | Process for producing semiconductor laser element including S-ARROW structure formed by etching through mask having pair of parallel openings | |
JP2002232069A (ja) | 光半導体装置の製造方法 | |
JP4453937B2 (ja) | 光集積素子及びその製造方法 | |
JP2001189530A (ja) | 半導体レーザ素子およびその製造方法 | |
JP2003060284A (ja) | 光集積デバイスの作製方法 | |
JP4161671B2 (ja) | 光集積素子の製造方法 | |
WO2018198193A1 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2010171098A (ja) | 導波路型光機能素子及びその製造方法 | |
JP2010087209A (ja) | 集積化半導体レーザ及びその製造方法並びに実装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050209 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050222 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7426 Effective date: 20050223 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050223 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050223 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050223 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080311 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090311 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090311 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100311 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110311 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110311 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120311 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130311 Year of fee payment: 8 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |