JP2009027101A - 積層セラミックコンデンサ - Google Patents

Abstract

【課題】強誘電体層を備えた積層セラミックコンデンサの電歪振動の回路基板への伝達を抑制する。
【解決手段】第１のグループの内部電極層１３はコンデンサ本体１１の互いに対向する一対の側面のうちの一方の端面のみにそれぞれ複数の引き出し部１３ｂ１，１３ｂ２，１３ｂ３，１３ｂ４を介して引き出されており、第２のグループの内部電極層１４は他方の端面のみにそれぞれ複数の引き出し部１４ｂ１，１４ｂ２，１４ｂ３，１４ｂ４を介して引き出されている。さらに、複数の外部端子電極は、コンデンサ本体の互いに対向する一対の端面に、複数の引き出し部にそれぞれ対応するように設けられている。このため、セラミック強誘電体層を挟んで対向する領域の電歪振動は、複数の外部端子電極に分散され、弱められ、回路基板に電歪振動が伝達されることを抑制することができる。
【選択図】図２

Description

本発明は、積層セラミックコンデンサに関し、さらに詳細には、セラミック強誘電体層を備える積層セラミックコンデンサに関する。

セラミック強誘電体層を備える積層セラミックコンデンサは、小型で大きな静電容量を取得できることから、近年、その需要が増加している。図９及び図１０に示すように、特許文献１には、対向する外部端子電極１１６Ａ，１１６Ｂ同士を結ぶ長さ方向の寸法（Ｌ寸法）に比べてこれと直交する幅方向の寸法（Ｗ寸法）を大きくした所謂Ｌ−Ｗ逆転タイプの積層セラミックコンデンサの一例が開示されている。該積層セラミックコンデンサ１１０は、略直方体状のコンデンサ本体１１１と、該コンデンサ本体１１１の互いに対向する一対の端面およびその近傍にそれぞれ形成された第１の外部端子電極１１６Ａと第２の外部端子電極１１６Ｂとを備える。コンデンサ本体１１１は、例えばＢａＴｉＯ_３等を主成分とするセラミック強誘電体層１１２Ａ，１１２Ｂと、内部電極層１１３，１１４とが交互に且つ積層体軸方向に複数積層されるとともに、前記セラミック強誘電体層１１２Ａ，１１２Ｂの上方および下方に配置されたカバー層１１２，１１２を備える。前記内部電極層１１３，１１４は一層置きに第１のグループと第２の部ループとに分かれて属し、前記第１のグループに属する内部電極層１１３の端部は前記コンデンサ本体１１１の前記第１の外部端子電極１１６Ａ側の端面に露出して該第１の外部端子電極１１６Ａに接続され、前記第２のグループに属する内部電極層１１４の端部は前記コンデンサ本体１１１の前記第２の外部端子電極１１６Ｂ側の端面に露出して該第２の外部端子電極１１６Ｂに接続されている。セラミック強誘電体層１１２Ａは、一方の主面上にＮｉ，Ｃｕ等からなる内部電極層１１３を備える。前記内部電極層１１３は、前記コンデンサ本体１１１の互いに対向する一対の端面のうちの一方の端面に一端側が露出するように形成されている。また、セラミック強誘電体層１１２Ｂは、同様に内部電極層１１４を備える。前記内部電極層１１４は、前記コンデンサ本体１１１の互いに対向する一対の側面のうちの他方の側面に一端側が露出するように形成されている。そして、前記外部端子電極１１６Ａは、前記コンデンサ本体１１１の前記第１のグループに属する内部電極層１１３にそれぞれ接続されている。同様に、前記外部端子電極１１６Ｂは、前記コンデンサ本体１１１の前記第２のグループに属する内部電極層１１４にそれぞれ接続されている。前記内部電極層１１３と内部電極層１１４とは、前記セラミック強誘電体層１１２Ａ、１１２Ｂを挟んで互いに対向し、一つのコンデンサユニットを構成している。

前記積層セラミックコンデンサ１１０は、図示省略した回路基板の回路配線に接続されたランド電極上に半田付け等の手段により搭載される。前記回路配線を介して前記積層セラミックコンデンサ１１０の前記コンデンサユニットに交流電圧が印加されると、前記複数のセラミック強誘電体層１１２Ａ，１１２Ｂは、厚さ方向と面方向とに交互に膨張と収縮とを繰り返し、所謂電歪振動を生じる。

前記のように積層セラミックコンデンサ１１０に電歪振動が生じると、前記積層セラミックコンデンサ１１０の前記各外部端子電極１１６Ａ，１１６Ｂと前記各ランド電極との前記半田付け箇所を介して前記回路基板に振動が伝達され、例えばうなり音等の雑音を生じやすかった。

上記積層セラミックコンデンサ１１０における上記の課題を解決する目的で、例えば、図１１に示すように、特許文献２には、積層セラミックコンデンサ２１０が提案されている。積層セラミックコンデンサ２１０は、上記と同様の内部構造を有するコンデンサ本体２１１と、該コンデンサ本体２１１の互いに対向する一対の端面に形成された外部電極２１６Ａ，２１６Ｂと、該外部電極２１６Ａ，２１６Ｂにそれぞれ半田２１７を介して接続された複数の端子エレメント２１５Ａ，２１５Ｂとを有する。前記積層セラミックコンデンサ２１０は、図示省略した回路基板にその厚さ方向に貫通するように形成された複数の端子挿通孔に前記各端子エレメント２１５Ａ，２１５Ｂが挿入され、回路配線に接続されたスルーホールランドに半田付け等により導電接続される。

前記回路配線を介して前記積層セラミックコンデンサ２１０に交流電圧が印加されると、前記と同様に電歪振動を生じる。前記のように積層セラミックコンデンサ２１０に電歪振動が生じると、前記積層セラミックコンデンサ２１０の前記各外部電極２１６Ａ，２１６Ｂに半田２１７を介して接続された複数の端子エレメント２１５Ａ，２１５Ｂと前記各スルーホールランドランドとの前記各半田付け箇所を介して前記回路基板に振動が伝達されるが、このとき、前記複数の端子エレメント２１５Ａ，２１５Ｂにより電歪振動が分割、減衰される。

また、上記特許文献２には、図１２に示すように、他の例の積層セラミックコンデンサ２２０が提案されている。積層セラミックコンデンサ２２０は、上記と同様の内部構造を有するコンデンサ本体２２１と、該コンデンサ本体２２１の互いに対向する一対の側面に形成された外部電極２２６Ａ，２２６Ｂと、該外部電極２２６Ａ，２２６Ｂにそれぞれ半田２２７を介して接続された櫛歯状の端子エレメント２２５Ａ，２２５Ｂとを有する。前記積層セラミックコンデンサ２２０は、図示省略した回路基板の回路配線に接続されたランド電極上に前記櫛歯状の端子エレメント２２５Ａ，２２５Ｂが搭載され、半田付け等により導電接続される。

前記回路配線を介して前記積層セラミックコンデンサ２２０に交流電圧が印加されると、前記と同様に電歪振動を生じる。前記のように積層セラミックコンデンサ２２０に電歪振動が生じると、前記積層セラミックコンデンサ２２０の前記各外部電極２２６Ａ，２２６Ｂに半田２２７を介して接続された一対の端子エレメント２２５Ａ，２２５Ｂと前記各ランド電極との前記各半田付け箇所を介して前記回路基板に振動が伝達されるが、このとき、前記一対の櫛歯状の端子エレメント２２５Ａ，２２５Ｂにより電歪振動が分割、減衰される。
実開平６−７２２８号公報 特開２０００−１８２８８７号公報

近年、携帯型電子機器等、小型・薄型の電子機器のニーズが高まり、これらの電子機器に搭載される回路基板も薄型化されることが多くなっている。ところが、上記特許文献２に記載の積層セラミックコンデンサにおいては、前記複数の端子エレメント２１５Ａ，２１５Ｂ、もしくは前記一対の櫛歯状の端子エレメント２２５Ａ，２２５Ｂを介して回路基板上のランド電極と導電接続されるので、コンデンサ実装回路基板の薄型化が困難であるという課題があった。また、複数の端子エレメント２１５Ａ，２１５Ｂを有するものにおいては、回路基板に前記複数の端子エレメント２１５Ａ，２１５Ｂをそれぞれ挿通するための端子挿通孔およびスルーホールランドをそれぞれ複数設けなければならず、回路基板上の回路配線が複雑化するという課題があった。

本発明の目的は、回路基板への電歪振動の伝達を抑制することが可能な積層セラミックコンデンサを提供することにある。また、本発明は、上記積層セラミックコンデンサが搭載されたコンデンサ実装回路基板を提供するものである。

前記目的を達成するため、本発明の積層セラミックコンデンサは、（１）略直方体形状のコンデンサ本体と該コンデンサ本体の互いに対向する一対の端面およびその近傍にそれぞれ形成された第１の外部端子電極と第２の外部端子電極とを備え、前記コンデンサ本体は矩形の強誘電体層と内部電極層とが交互に且つ積層軸方向に複数積層されてなり、前記内部電極層は一層置きに第１のグループと第２のグループとに分かれて属し、前記第１のグループに属する内部電極層の端部は前記コンデンサ本体の前記第１の外部端子電極側の端面に露出して該第１の外部端子電極に接続され、前記第２のグループに属する内部電極層の端部は前記コンデンサ本体の前記第２の外部端子電極側の端面に露出して該第２の外部端子電極に接続された積層セラミックコンデンサである。そして、前記第１の外部端子電極は、前記コンデンサ本体の一方の端面に該端面の幅方向に互いに離間して複数設けられるとともに、前記第２の外部端子電極は、前記コン
デンサ本体の他方の端面に該端面の幅方向に互いに離間して複数設けられている。さらに、前記第１のグループに属する内部電極層は、前記強誘電体層の一方の主面の略中央に配置され前記強誘電体層を挟んで互いに対向する静電容量形成部と、該静電容量形成部から前記一対の端面のうちの一方の端面側のみに突出された複数の引き出し部とを有し、該引き出し部の先端が、対応する前記第１の外部端子電極にそれぞれ接続されている。また、前記第２のグループに属する内部電極層は、前記静電容量形成部と、該静電容量形成部から前記一対の端面のうちの他方の端面側のみに突出された複数の引き出し部とを有し、該引き出し部の先端が、対応する前記第２の外部端子電極にそれぞれ接続されている。（・・・以下第１の課題解決手段と称する。）

また、上記積層セラミックコンデンサの主要な形態の一つは、上記第１の課題解決手段に加えてさらに、（２）前記複数の外部端子電極は、前記互いに対向する一対の端面のそれぞれにおいて、該端面の幅方向の中心に近い外部端子電極ほど幅寸法が大きいものである。（・・・以下第２の課題解決手段と称する。）

また、本発明のコンデンサ実装回路基板は、回路基板上に上記第１の課題解決手段に記載の積層セラミックコンデンサが搭載されたものである。そして、前記積層セラミックコンデンサの一方の端面の前記第１のグループに属する内部電極層に接続された複数の第１の外部端子電極が前記回路基板上の一対のランド電極のうちの一方のランド電極に共に導電接続されており、前記コンデンサの他方の端面の前記第２のグループに属する内部電極層に接続された複数の第２の外部端子電極が前記回路基板上の一対のランド電極のうちの他方のランド電極に共に導電接続されているものである。（・・・以下第３の課題解決手段と称する。）

上記第１の課題解決手段による作用は次の通りである。すなわち、本発明の積層セラミックコンデンサは、前記第１の外部端子電極が、前記コンデンサ本体の一方の端面に該端面の幅方向に互いに離間して複数設けられるとともに、前記第２の外部端子電極が、前記コンデンサ本体の他方の端面に該端面の幅方向に互いに離間して複数設けられており、前記第１のグループに属する内部電極層は、前記強誘電体層の一方の主面の略中央に配置され前記強誘電体層を挟んで互いに対向する静電容量形成部と、該静電容量形成部から前記一対の端面のうちの一方の端面側のみに突出された複数の引き出し部とを有し、該引き出し部の先端が、対応する前記第１の外部端子電極にそれぞれ接続されており、前記第２のグループに属する内部電極層は、前記静電容量形成部と、該静電容量形成部から前記一対の端面のうちの他方の端面側のみに突出された複数の引き出し部とを有し、該引き出し部の先端が、対応する前記第２の外部端子電極にそれぞれ接続されている。このため、前記積層セラミックコンデンサの対向する外部端子電極間に交流電圧が印加されると、前記第１のグループに属する内部電極層と第２のグループに属する内部電極層とにより挟まれる前記複数のセラミック強誘電体層１２Ａ，１２Ｂは、厚さ方向と面方向とに交互に膨張と収縮とを繰り返し、所謂電歪振動を生じ、長さ方向の寸法（Ｌ寸法）より幅方向の寸法（Ｗ寸法）が大きい場合に、該積層セラミックコンデンサ１０の幅方向の変位が大きい電歪振動を生じる。そして、前記で発生した振動は、それぞれの外部端子電極に分散されて伝達される。即ち、この伝達は、前記第１のグループに属する内部電極層の複数の引き出し部に接続され前記コンデンサ本体の互いに対向する一対の端面のうちの一方の端面に形成された複数の第１の外部端子電極、および前記第２のグループに属する内部電極層の複数の引出部に接続され前記コンデンサ本体の互いに対向する一対の端面のうちの他方の端面に形成された複数の第２の外部端子電極に分散されるので、弱められた後に回路基板に伝達される。

上記第２の課題解決手段による作用は次の通りである。すなわち、上記第１の課題解決手段に加えてさらに、（２）前記複数の外部端子電極は、前記互いに対向する一対の端面のそれぞれにおいて、該端面の幅方向の中心に近い外部端子電極ほど幅寸法が大きい。このため、積層セラミックコンデンサの幅方向の変位が小さくなる前記端面の幅方向の中心に近い幅広の外部電極で重点的に回路基板に拘束され、これに比べて振動時の変位が大きい前記端面の幅方向の両端近傍では回路基板に拘束される度合いが弱まる。これにより、回路基板への振動の伝達が抑制される。

また、上記第３の課題解決手段による作用は次の通りである。すなわち、本発明のコンデンサ実装回路基板は、前記積層セラミックコンデンサの一方の端面の前記第１のグループに属する内部電極層に接続された複数の第１の外部端子電極が前記回路基板上の一対のランド電極のうちの一方のランド電極に共に導電接続されている。また、前記コンデンサの他方の端面の前記第２のグループに属する内部電極層に接続された複数の第２の外部端子電極が前記回路基板上の一対のランド電極のうちの他方のランド電極に共に導電接続されている。このため、回路基板構造を複雑化することなく、一般のチップ状電子部品と同様に実装することができる。

本発明の積層セラミックコンデンサによれば、コンデンサ実装回路基板の低背化や積層セラミックコンデンサのトータル容量を犠牲にすることなく、前記積層セラミックコンデンサから該積層セラミックコンデンサを実装する回路基板への前記積層セラミックコンデンサの電歪現象による振動が伝達されることを抑制することができる。

また、本発明のコンデンサ実装回路基板によれば、前記積層セラミックコンデンサからコンデンサ実装回路基板への積層セラミックコンデンサの電歪現象による振動が伝達されることを抑制することができる。本発明の前記目的とそれ以外の目的、構成特徴、作用効果は、以下の説明と添付図面によって明らかとなろう。

以下、本発明の積層セラミックコンデンサの第１の実施形態について、図１〜図４を参照して説明する。図１は第１の実施形態の積層セラミックコンデンサ１０の全体構造を示す外観斜視図であり、図２は、該積層セラミックコンデンサ１０のコンデンサ本体１１の内部構造を示す分解斜視図である。また、図３は、本実施形態の積層セラミックコンデンサ１０を回路基板２１上へ搭載する方法を示す部分拡大斜視図である。図４は、前記積層セラミックコンデンサ１０を実装した本発明のコンデンサ実装回路基板２０を示す部分拡大斜視図である。

図１および図２に示すように、本実施形態の積層セラミックコンデンサ１０は、略直方体形状のコンデンサ本体１１と該コンデンサ本体１１の互いに対向する一対の端面およびその近傍にそれぞれ形成された第１の外部端子電極１６Ａと第２の外部端子電極１６Ｂとを備えている。そして、前記コンデンサ本体１１は矩形の強誘電体層１２Ａ，１２Ｂと内部電極層１３，１４とが交互に且つ積層軸方向に複数積層されてなる。また、前記内部電極層１３，１４は一層置きに第１のグループと第２のグループとに分かれて属し、前記第１のグループに属する内部電極層１３の端部は前記コンデンサ本体１１の前記第１の外部端子電極１６Ａ側の端面に露出して該第１の外部端子電極１６Ａに接続され、前記第２のグループに属する内部電極層１４の端部は前記コンデンサ本体１１の前記第２の外部端子電極１６Ｂ側の端面に露出して該第２の外部端子電極１６Ｂに接続されている。そして、前記第１の外部端子電極１６Ａ１，１６Ａ２，１６Ａ３，１６Ａ４は、前記コンデンサ本体１１の一方の端面に該端面の幅方向に互いに離間して複数設けられるとともに、前記第２の外部端子電極１６Ｂ１，１６Ｂ２，１６Ｂ３，１６Ｂ４は、前記コンデンサ本体１１の他方の端面に該端面の幅方向に互いに離間して複数設けられている。さらに、前記第１のグループに属する内部電極層１３は、前記強誘電体層１２Ａの一方の主面の略中央に配置され前記強誘電体層１２Ａを挟んで互いに対向する静電容量形成部１３ａと、該静電容量形成部１３ａから前記一対の端面のうちの一方の端面側のみに突出された複数の引き出し部１３ｂ１，１３ｂ２，１３ｂ３，１３ｂ４とを有する。そして、該引き出し部１３ｂ１，１３ｂ２，１３ｂ３，１３ｂ４の先端が、対応する前記第１の外部端子電極１６Ａ１，１６Ａ２，１６Ａ３，１６Ａ４にそれぞれ接続されている。同様に、前記第２のグループに属する内部電極層１４は、前記静電容量形成部１４ａと、該静電容量形成部１４ａから前記一対の端面のうちの他方の端面側のみに突出された複数の引き出し部１４ｂ１，１４ｂ２，１４ｂ３，１４ｂ４とを有する。そして、該引き出し部１４ｂ１，１４ｂ２，１４ｂ３，１４ｂ４の先端が、対応する前記第２の外部端子電極１６Ｂ１．１６Ｂ２．１６Ｂ３，１６Ｂ４にそれぞれ接続されている。

次に、本実施形態の積層セラミックコンデンサ１０を実装するための回路基板２１について、図３を用いて説明する。 回路基板２１は、一方の主面に、第１の配線２５Ａおよび該第１の配線２５Ａに接続された第１のランド電極２６Ａと、第２の配線２５Ｂおよび該第２の配線２５Ｂに接続された第２のランド電極２６Ｂと、を有する。 前記一対のランド電極２６Ａ，２６Ｂ上には、所定の開口を備えたメタルマスク等を用いて予め半田ペースト等が孔版印刷され、予備はんだ層２７’が形成されている。

次に、本発明のコンデンサ実装回路基板の第１の実施形態について、図４を参照して説明する。図４は、本発明の第１の実施形態のコンデンサ実装回路基板２０を示す要部の拡大斜視図である。

図４に示すように、本実施形態のコンデンサ実装回路基板２０は、回路基板２１上に前記第１の実施形態の積層セラミックコンデンサ１０が搭載されたコンデンサ実装回路基板２０である。そして、前記積層セラミックコンデンサ１０の一方の端面の前記第１のグループに属する内部電極層１３に接続された複数の第１の外部端子電極１６Ａ１，１６Ａ２，１６Ａ３，１６Ａ４が前記回路基板２１上の一対のランド電極２６Ａ，２６Ｂのうちの一方のランド電極２６Ａに共に半田２７により導電接続されている。同様に、前記コンデンサ１０の他方の端面の前記第２のグループに属する内部電極層１４に接続された複数の第２の外部端子電極１６Ｂ１，１６Ｂ２，１６Ｂ３，１６Ｂ４が前記回路基板２１上の一対のランド電極２６Ａ，２６Ｂのうちの他方のランド電極２６Ｂに共に導電接続されている。

次に、本実施形態の積層セラミックコンデンサ１０の製造プロセスの一例について、説明する。 まず、本実施形態の積層セラミックコンデンサ１０のコンデンサ本体１１を準備する。コンデンサ本体１１は、各種の公知の手法から任意に選択して用いることができる。 例えば、チタン酸バリウムを主成分とする強誘電体セラミックの材料粉末とＰＶＢ（ポリビニルブチラール）等の有機バインダ及びエタノール等の有機溶媒を所定の比率で混合してセラミックスラリーを準備し、ドクターブレード法等の公知のシート化手段により所定の厚さに成形した後、所定の寸法にカットして、複数のセラミックグリーンシートを得る。セラミック強誘電体層１２Ａとなるべきセラミックグリーンシートの表面に、静電容量形成部１３ａと引き出し部１３ｂ１，１３ｂ２，１３ｂ３，１３ｂ４とからなる第１のグループに属する内部電極層１３となるべき内部電極パターンをＮｉ電極材料ペースト、Ｃｕ電極材料ペースト等の電極材料ペーストをスクリーン印刷等により印刷形成する。同様に、セラミック強誘電体層１２Ｂとなるべきセラミックグリーンシートの表面に、静電容量形成部１４ａと引き出し部１４ｂ１，１４ｂ２，１４ｂ３，１４ｂ４とからなる第２のグループに属する内部電極層１４となるべき内部電極パターンを電極材料ペーストをスクリーン印刷等により印刷形成する。これらのセラミックグリーンシートを交互に積層するとともに、積
層軸方向の一方の端部側および他方の端部側に、電極材料ペーストを印刷しないカバー層１２，１２となるべきセラミックグリーンシートをそれぞれ積層して積層体を形成する。次に、得られた積層体を前記引き出し部１３ｂ１，１３ｂ２，１３ｂ３，１３ｂ４，および引き出し部１４ｂ１，１４ｂ２，１４ｂ３，１４ｂ４の先端がそれぞれ端面となるべき断面に露出するように図示省略したカットラインに沿って押し切り等により切断して積層体チップを得る。次に、得られた積層体チップの角部及び稜線部分に回転バレルやサンドブラスト法等を用いて面取りを行う。次に、得られた積層体チップを脱脂したのち、還元性雰囲気中で所定の温度プロファイルで焼成し、さらに中性もしくは酸化性雰囲気中で再酸化熱処理して、互いに対向する一対の端面のうちの一方の端面に引き出し部１３ｂ１，１３ｂ２，１３ｂ３，１３ｂ４の各先端が、また、他方の端面に引き出し部１４ｂ１，１４ｂ２，１４ｂ３，１４ｂ４の各先端がそれぞれ露出されたコンデンサ本体１１を得る。

次に、該コンデンサ本体１１の互いに対向する一対の側面にＣｕ電極材料等の外部電極材料ペーストをスクリーン印刷法や転写法等により塗布し、所定の雰囲気及び温度プロファイルで焼付けして、前記第１のグループに属する内部電極層１３の引き出し部１３ｂ１，１３ｂ２，１３ｂ３，１３ｂ４に接続された外部端子電極１６Ａ１，１６Ａ２，１６Ａ３，１６Ａ４、および前記第２のグループに属する内部電極層１４の引き出し部１４ｂ１，１４ｂ２，１４ｂ３，１４ｂ４に接続された外部端子電極１６Ｂ１，１６Ｂ２，１６Ｂ３，１６Ｂ４を形成して、積層セラミックコンデンサ１０を得る。なお、本発明は、前記内部電極層１３、１４、および前記外部端子電極１６Ａ１，１６Ａ２，１６Ａ３，１６Ａ４，１６Ｂ１，１６Ｂ２，１６Ｂ３，１６Ｂ４として、Ｐｄ電極ペースト、Ａｇ−Ｐｄ電極ペースト等を用いても良く、これらペーストを用いるときは大気雰囲気で焼成しても良い。

次に、上記セラミック強誘電体層１２，１２Ａ，１２Ｂの好ましい実施形態は次の通りである。すなわち、上記強誘電体層１２，１２Ａ，１２Ｂとしては、チタン酸バリウム等を主成分とする強誘電体セラミックからなるものが好ましい。前記強誘電体セラミックの材料粉末と有機バインダとを含有するセラミックスラリーから、ドクターブレード法等によりセラミックグリーンシートを作成し、必要により積層したのち、前記強誘電体セラミックの焼結する温度で焼成して得られる。 また、上記セラミック強誘電体層１２，１２Ａ，１２Ｂは、これに限定するものではなく、他の公知の強誘電体セラミックを用いることができる。

次に、上記内部電極層１３，１４の好ましい実施形態は次の通りである。すなわち、上記内部電極層１３，１４としては、Ｎｉ，Ｃｕ、等の金属もしくは前記金属の少なくとも一方を含む合金であってもよい。また、内部電極層１３，１４には、前記セラミック強誘電体層１２，１２Ａ，１２Ｂとの密着性を向上させる目的で前記強誘電体セラミックの粉末を微量添加したものであってもよい。上記内部電極層１３は、前記略長方形状のセラミック強誘電体層１２Ａの一方の主面のそれぞれ略中央に配置され前記強誘電体層１２Ａを挟んで互いに対向する略矩形状の静電容量形成部１３ａと、該静電容量形成部１３ａから前記一対の端面のうちの一方の端面側のみに突出された複数の引き出し部１３ｂ１，１３ｂ２，１３ｂ３，１３ｂ４とを有し、該引き出し部１３ｂ1，１３ｂ２，１３ｂ３，１３ｂ４の先端が、対応する前記第１の外部端子電極１６Ａ１，１６Ａ２，１６Ａ３，１６Ａ４にそれぞれ接続されていることが好ましい。同様に、上記内部電極層１４は、前記略長方形状のセラミック強誘電体層１２Ｂの一方の主面のそれぞれ略中央に配置され前記強誘電体層１２Ｂを挟んで対向する略矩形状の静電容量形成部１４ａと、概静電容量形成部１４ａから前記一対の端面のうちの他方の端面側のみに突出された複数の引き出し部１４ｂ１，１４ｂ２，１４ｂ３，１４ｂ４の先端が、対応する前記第２の外部端子電極１６Ｂ１，１６Ｂ２，１６Ｂ３，１６Ｂ４にそれぞれ接続されていることが好ましい。

次に、上記コンデンサ本体１１の好ましい実施形態は次の通りである。すなわち、上記コンデンサ本体１１としては、略直方体状のものが好ましいが、これに限定するものではなく、例えば、高さ寸法が幅寸法及び長さ寸法に比べて小さい平板状であってもよい。

次に、上記複数の外部端子電極１６Ａ、１６Ａ１，１６Ａ２，１６Ａ３，１６Ａ４，１６Ｂ、１６Ｂ１，１６Ｂ２，１６Ｂ３，１６Ｂ４の好ましい実施形態は次の通りである。すなわち、上記複数の外部端子電極１６Ａ、１６Ａ１，１６Ａ２，１６Ａ３，１６Ａ４，１６Ｂ、１６Ｂ１，１６Ｂ２，１６Ｂ３，１６Ｂ４としては、前記コンデンサ本体１１の前記互いに対向する一対の端面に、前記第１のグループに属する内部電極層１３の複数の引き出し部１３ｂ１，１３ｂ２，１３ｂ３，１３ｂ４、および前記第２のグループに属する内部電極層１４の複数の引き出し部１４ｂ1、１４ｂ２，１４ｂ３，１４ｂ４にそれぞれ対応するように設けられていることが好ましい。上記外部端子電極１６Ａ、１６Ａ１，１６Ａ２，１６Ａ３，１６Ａ４，１６Ｂ、１６Ｂ１，１６Ｂ２，１６Ｂ３，１６Ｂ４の形成方法としては、Ｎｉ，Ｃｕ等の電極材料ペーストの塗布焼付、Ａｇ粉末を含む導電性樹脂ペーストの塗布硬化、電極材料のスパッタリング等により形成されることが好ましい。また、上記外部端子電極の表面に、必要により、Ｎｉメッキ、Ｃｕメッキ、ハンダメッキ等を形成することが好ましい。

（実施例）次に、本発明の第１の実施形態の積層セラミックコンデンサ１０の実施例について説明する。積層セラミックコンデンサ１０の外形寸法は、幅３．２ｍｍ、長さ１．６ｍｍ、高さ１．１５ｍｍである。上記セラミック強誘電体層１２，１２Ａ，１２Ｂの材質は、チタン酸バリウムを主成分とする強誘電体セラミックであり、寸法は、幅３．２ｍｍ、長さ１．６ｍｍ、厚さ１２μｍである。また、上記内部電極層１３，１４の材質は、Ｎｉであり、該内部電極層１３，１４の静電容量形成部１３ａ，１４ａの寸法は、幅２．８ｍｍ、長さ１．１ｍｍ、厚さ１．５μｍである。また、上記内部電極層１３，１４の上記引き出し部１３ｂ１，１３ｂ２，１３ｂ３，１３ｂ４，１４ｂ１，１４ｂ２，１４ｂ３，１４ｂ４の材質は、上記静電容量形成部と同様にＮｉであり、寸法は、幅０．２３ｍｍ、長さ０．１５ｍｍであり、前記静電容量形成部１３ａ，１４ａの幅方向の一方の長辺のみにそれぞれ４箇所ずつ設けられている。また、上記外部端子電極１６Ａ１，１６Ａ２，１６Ａ３，１６Ａ４，１６Ｂ１，１６Ｂ２，１６Ｂ３，１６Ｂ４の材質は、Ｎｉであり、寸法は、幅０．４６ｍｍ、前記コンデンサ本体の上下両主面の回りこみ部分の長さ０．２８ｍｍ、厚さ１０μｍであり、前記コンデンサ本体１１の互いに対向する一対の端面およびその近傍にそれぞれ４箇所ずつ設けられている。

上記実施例の積層セラミックコンデンサ１０について、一対の回路配線及び一対のランド電極が形成された幅１０２ｍｍ、長さ４１ｍｍ、厚さ１．５ｍｍのガラスーエポキシ樹脂系回路基板の前記ランド電極上に市販の鉛フリー半田にて２８０℃でリフロー半田付け実装した。得られたコンデンサ実装回路基板２０の前記一対の回路配線にＤＣ２０Ｖ−ＡＣ５Ｖｐｐを印加した時の音鳴きを、雑音測定装置にて人の可聴帯域である１００〜２００００Ｈｚの範囲で測定し、５００Ｈｚにおける値を図９に示す従来のＬ−Ｗ逆転構造の積層セラミックコンデンサ１１０が搭載されたコンデンサ実装回路基板と比較した。その結果、本実施例のコンデンサ実装回路基板２０の音鳴きは、２２ｄＢとなり、同一寸法の前記従来のＬ−Ｗ逆転タイプの積層セラミックコンデンサ１１０が搭載されたコンデンサ実装回路基板の音鳴き２６ｄＢと比較して低減されていた。また、絶縁抵抗計にて２５ＶＤＣを印加してから６０秒後の絶縁抵抗（ＩＲ）を測定し、Ｃ・ＩＲ積を求めた結果、６９１１ＭΩ・μＦとなり、同一形状の４連アレイ品における６０４９ＭΩ・μＦより高いことが確認された。

次に、本発明の積層セラミックコンデンサの第２の実施形態について、図５〜図８を参照して説明する。図５は第２の実施形態の積層セラミックコンデンサ３０の全体構造を示す外観斜視図であり、図６は、該積層セラミックコンデンサ３０のコンデンサ本体３１の内部構造を示す分解斜視図である。また、図７は、本実施形態の積層セラミックコンデンサ３０を回路基板４１上へ搭載する方法を示す部分拡大斜視図である。図８は、前記積層セラミックコンデンサ３０を実装した本発明の第２の実施形態のコンデンサ実装回路基板４０を示す部分拡大斜視図である。

図５および図６に示すように、本実施形態の積層セラミックコンデンサ３０は、略直方体形状のコンデンサ本体３１と該コンデンサ本体３１の互いに対向する一対の端面およびその近傍にそれぞれ形成された第１の外部端子電極３６Ａと第２の外部端子電極３６Ｂとを備えている。そして、前記コンデンサ本体３１は矩形の強誘電体層３２Ａ，３２Ｂと内部電極層３３，３４とが交互に且つ積層軸方向に複数積層されてなる。また、前記内部電極層３３，３４は一層置きに第１のグループと第２のグループとに分かれて属し、前記第１のグループに属する内部電極層３３の端部は前記コンデンサ本体３１の前記第１の外部端子電極３６Ａ側の端面に露出して該第１の外部端子電極３６Ａに接続され、前記第２のグループに属する内部電極層３４の端部は前記コンデンサ本体３１の前記第２の外部端子電極３６Ｂ側の端面に露出して該第２の外部端子電極３６Ｂに接続されている。そして、前記第１の外部端子電極３６Ａ１，３６Ａ２，３６Ａ３，３６Ａ４，３６Ａ５は、前記コンデンサ本体３１の一方の端面に該端面の幅方向に互いに離間して複数設けられるとともに、前記第２の外部端子電極３６Ｂ１，３６Ｂ２，３６Ｂ３，３６Ｂ４，３６Ｂ５は、前記コンデンサ本体３１の他方の端面に該端面の幅方向に互いに離間して複数設けられている。さらに、前記第１のグループに属する内部電極層３３は、前記強誘電体層３２Ａの一方の主面の略中央に配置され前記強誘電体層３２Ａを挟んで互いに対向する静電容量形成部３３ａと、該静電容量形成部３３ａから前記一対の端面のうちの一方の端面側のみに突出された複数の引き出し部３３ｂ１，３３ｂ２，３３ｂ３，３３ｂ４，３３ｂ５とを有する。そして、該引き出し部３３ｂ１，３３ｂ２，３３ｂ３，３３ｂ４，３３ｂ５の先端が、対応する前記第１の外部端子電極３６Ａ１，３６Ａ２，３６Ａ３，３６Ａ４，３６Ａ５にそれぞれ接続されている。同様に、前記第２のグループに属する内部電極層３４は、前記静電容量形成部３４ａと、該静電容量形成部３４ａから前記一対の端面のうちの他方の端面側のみに突出された複数の引き出し部３４ｂ１，３４ｂ２，３４ｂ３，３４ｂ４，３４ｂ５とを有する。そして、該引き出し部３４ｂ１，３４ｂ２，３４ｂ３，３４ｂ４，３４ｂ５の先端が、対応する前記第２の外部端子電極３６Ｂ１．３６Ｂ２．３６Ｂ３，３６Ｂ４，３６Ｂ５にそれぞれ接続されている。

本実施形態の積層セラミックコンデンサ３０が先の第１の実施形態の積層セラミックコンデンサ１０と異なる点は、本実施形態の積層セラミックコンデンサ３０は、上記第１の課題解決手段に加えてさらに、（２）前記複数の外部端子電極３６Ａ１，３６Ａ２，３６Ａ３，３６Ａ４，３６Ａ５，３６Ｂ１，３６Ｂ２，３６Ｂ３，３６Ｂ４，３６Ｂ５が、前記互いに対向する一対の端面のそれぞれにおいて、該端面の幅方向の中心に近い外部端子電極ほど幅寸法が大きいものである。具体的には、前記一方の端面に形成された複数（例えば５つ）の第１の外部端子電極３６Ａ１，３６Ａ２，３６Ａ３，３６Ａ４，３６Ａ５のうち、前記端面の幅方向の中心に最も近い外部端子電極３６Ａ３の幅寸法が最も大きく、次いで、外部端子電極３６Ａ２，３６Ａ４の幅寸法が
大きく、前記端面の幅方向の中心から最も遠い外部端子電極３６Ａ１，３６Ａ５の幅寸法が最も小さい。他方の端面に形成された複数の第２の外部端子電極３６Ｂ１，３６Ｂ２，３６Ｂ３，３６Ｂ４，３６Ｂ５についても同様である。このため、積層セラミックコンデンサ３０の幅方向の変位が小さくなる前記端面の幅方向の中心に近い幅広の外部端子電極３６Ａ３，３６Ｂ３で重点的に回路基板に拘束され、これに比べて振動時の変位が大きい前記端面の幅方向の両端近傍の外部端子電極３６Ａ１，３６Ａ５，３６Ｂ１，３６Ｂ５では回路基板４１に拘束される度合いが弱まる。これにより、回路基板４１への振動の伝達が抑制される。

次に、本実施形態の積層セラミックコンデンサ３０を実装するための回路基板４１について、図７を用いて説明する。 回路基板４１は、一方の主面に、第１の配線４５Ａおよび該第１の配線４５Ａに接続された第１のランド電極４６Ａと、第２の配線４５Ｂおよび該第２の配線４５Ｂに接続された第２のランド電極４６Ｂと、を有する。 前記一対のランド電極４６Ａ，４６Ｂ上には、所定の開口を備えたメタルマスク等を用いて予め半田ペースト等が孔版印刷され、予備はんだ層４７が形成されている。

次に、本発明のコンデンサ実装回路基板の第２の実施形態について、図８を参照して説明する。図８は、本発明の第２の実施形態のコンデンサ実装回路基板４０を示す要部の拡大斜視図である。

図８に示すように、本実施形態のコンデンサ実装回路基板４０は、回路基板４１上に前記第２の実施形態の積層セラミックコンデンサ３０が搭載されたコンデンサ実装回路基板４０である。そして、前記積層セラミックコンデンサ３０の一方の端面の前記第１のグループに属する内部電極層３３に接続された複数の第１の外部端子電極３６Ａ１，３６Ａ２，３６Ａ３，３６Ａ４，３６Ａ５が前記回路基板４１上の一対のランド電極４６Ａ，４６Ｂのうちの一方のランド電極４６Ａに共に半田等により導電接続されている。また、前記コンデンサ３０の他方の端面の前記第２のグループに属する内部電極層３４に接続された複数の第２の外部端子電極３６Ｂ１，３６Ｂ２，３６Ｂ３，３６Ｂ４および３６Ｂ５が前記回路基板４１上の一対のランド電極４６Ａ，４６Ｂのうちの他方のランド電極４６Ｂに共に導電接続されている。 その他の構成、およびその作用効果は、先の第１の実施形態と同様であるため、説明を省略する。

本発明によれば、セラミック強誘電体層を備えた積層セラミックコンデンサ及び該コンデンサを搭載したコンデンサ実装回路基板に好適である。

本発明の積層セラミックコンデンサの第１の実施形態の全体構造を示す外観斜視図である。 前記第１の実施形態の積層セラミックコンデンサのコンデンサ本体の内部構造を示す分解斜視図である。 前記第１の実施形態の積層セラミックコンデンサを回路基板に実装する方法を示す要部の外観斜視図である。 本発明のコンデンサ実装回路基板の第１の実施形態を示す要部の斜視図である。 本発明の積層セラミックコンデンサの第２の実施形態の全体構造を示す外観斜視図である。 前記第２の実施形態の積層セラミックコンデンサのコンデンサ本体の内部構造を示す分解斜視図である。 前記第２の実施形態の積層セラミックコンデンサを回路基板に実装する方法を示す要部の外観斜視図である。 本発明のコンデンサ実装回路基板の第２の実施形態を示す要部の斜視図である。 背景技術の積層セラミックコンデンサの一例の外観斜視図である。 前記背景技術の積層セラミックコンデンサのコンデンサ本体の内部構造を示す分解斜視図である。 背景技術の積層セラミックコンデンサの他の例を示す外観斜視図である。 背景技術の積層セラミックコンデンサの他の例を示す外観斜視図である。

符号の説明

１０：積層セラミックコンデンサ１１：コンデンサ本体１２，１２Ａ，１２Ｂ：セラミック強誘電体層１３：第１のグループに属する内部電極層１３ａ：静電容量形成部１３ｂ１，１３ｂ２，１３ｂ３，１３ｂ４：引き出し部１４：第２のグループに属する内部電極層１４ａ：静電容量形成部１４ｂ１，１４ｂ２，１４ｂ３，１４ｂ４：引き出し部１６Ａ，１６Ａ１，１６Ａ２，１６Ａ３，１６Ａ４：外部端子電極１６Ｂ，１６Ｂ１，１６Ｂ２，１６Ｂ３，１６Ｂ４：外部端子電極２０：コンデンサ実装回路基板２１：回路基板２５Ａ：第１の配線２５Ｂ：第２の配線２６Ａ：ランド電極２６Ｂ：ランド電極２７：半田２７’：予備半田層３０：積層セラミックコンデンサ３１：コンデンサ本体３２，３２Ａ，３２Ｂ：セラミック強誘電体層３３：第１のグループに属する内部電極層３３ａ：静電容量形成部３３ｂ１，３３ｂ２，３３ｂ３，３３ｂ４，３３ｂ５：引き出し部３４：第２のグループに属する内部電極層３４ａ：静電容量形成部３４ｂ１，３４ｂ２，３４ｂ３，３４ｂ４，３４ｂ５：引き出し部３６Ａ，３６Ａ１，３６Ａ２，３６Ａ３，３６Ａ４，３６Ａ５：外部電極３６Ｂ，３６Ｂ１，３６Ｂ２，３６Ｂ３，３６Ｂ４，３６Ｂ５：外部電極４０：コンデンサ実装回路基板４１：回路基板４５Ａ：第１の配線４５Ｂ：第２の配線４６Ａ：ランド電極４６Ｂ：ランド電極４７：半田４７’：予備半田層

Claims (3)

1. 略直方体形状のコンデンサ本体と該コンデンサ本体の互いに対向する一対の端面およびその近傍にそれぞれ形成された第１の外部端子電極と第２の外部端子電極とを備え、前記コンデンサ本体は矩形の強誘電体層と内部電極層とが交互に且つ積層軸方向に複数積層されてなり、前記内部電極層は一層置きに第１のグループと第２のグループとに分かれて属し、前記第１のグループに属する内部電極層の端部は前記コンデンサ本体の前記第１の外部端子電極側の端面に露出して該第１の外部端子電極に接続され、前記第２のグループに属する内部電極層の端部は前記コンデンサ本体の前記第２の外部端子電極側の端面に露出して該第２の外部端子電極に接続された積層セラミックコンデンサにおいて、前記第１の外部端子電極は、前記コンデンサ本体の一方の端面に該端面の幅方向に互いに離間して複数設けられるとともに、前記第２の外部端子電極は、前記コンデンサ本体の他方の端面に該端面の幅方向に互いに離間して複数設けられており、前記第１のグループに属する内部電極層は、前記強誘電体層の一方の主面の略中央に配置され前記強誘電体層を挟んで互いに対向する静電容量形成部と、該静電容量形成部から前記一対の端面のうちの一方の端面側のみに突出された複数の引き出し部とを有し、該引き出し部の先端が、対応する前記第１の外部端子電極にそれぞれ接続されており、前記第２のグループに属する内部電極層は、前記静電容量形成部と、該静電容量形成部から前記一対の端面のうちの他方の端面側のみに突出された複数の引き出し部とを有し、該引き出し部の先端が、対応する前記第２の外部端子電極にそれぞれ接続されていることを特徴とする積層セラミックコンデンサ。
2. 前記複数の外部端子電極は、前記互いに対向する一対の端面のそれぞれにおいて、該端面の幅方向の中心に近い外部端子電極ほど幅寸法が大きいことを特長とする請求項１記載の積層セラミックコンデンサ。
3. 回路基板上に前記請求項１記載の積層セラミックコンデンサが搭載されたコンデンサ実装回路基板であって、前記積層セラミックコンデンサの一方の端面の前記第１のグループに属する内部電極層に接続された複数の第１の外部端子電極が前記回路基板上の一対のランド電極のうちの一方のランド電極に共に導電接続されており、前記コンデンサの他方の端面の前記第２のグループに属する内部電極層に接続された複数の第２の外部端子電極が前記回路基板上の一対のランド電極のうちの他方のランド電極に共に導電接続されていることを特徴とするコンデンサ実装回路基板。

Images