JP2009021512A

JP2009021512A - 積層コンデンサ

Info

Publication number: JP2009021512A
Application number: JP2007184653A
Authority: JP
Inventors: Michikazu Ikenaga; 倫和池永
Original assignee: Taiyo Yuden Co Ltd
Current assignee: Taiyo Yuden Co Ltd
Priority date: 2007-07-13
Filing date: 2007-07-13
Publication date: 2009-01-29

Abstract

【課題】基板上の回路配線の複雑化を回避する低ＥＳＬ対応積層コンデンサを提供。
【解決手段】積層コンデンサ１０は、略直方体形状のコンデンサ本体１１を備え、内部電極層１３，１４の引き出し部１３ｂ，１４ｂは、それぞれコンデンサ本体の上下の主面に露出するように上下に突出され、接続電極１５Ａ，１５Ｂにそれぞれ接続されている。接続電極は、横方向の端面の外部端子電極１６Ａ，１６Ｂに接続され、前記上下の主面側にはさらに、接続電極を覆うようにそれぞれ絶縁層１７が形成されている。これによれば、回路基板上に一対のランド電極さえあれば、搭載することができるので、低ＥＳＬ対応の積層コンデンサを搭載するために、回路基板上の回路配線の複雑化を回避することができる。
【選択図】図２

Description

本発明は、高周波回路に好適な積層コンデンサに関する。

特許文献１には、図１０〜図１３に示すように、高周波域での使用に適するよう、等値直列インダクタンス（ＥＳＬ）の低減をはかることを目的とした積層コンデンサの一例が提案されている。また、特許文献２には、図１４および図１５に示すように、等値直列インダクタンス（ＥＳＬ）の低減をはかることを目的とした積層コンデンサの他の例が提案されている。

図１０は第１の背景技術の積層コンデンサ１１０の外観斜視図、図１１及び図１２は、それぞれ該積層コンデンサ１１０の第１の内部電極層１１３、第２の内部電極層１１４を通り、これらの内部電極層１１３，１１４と平行な断面図である。

第１の背景技術の積層コンデンサ１１０は、図１０に示すように、略直方体形状のコンデンサ本体１１１と該コンデンサ本体１１１の外周面およびこれと接する上下の主面に亘って交互に形成された複数の帯状の接続電極１１５Ａ，１１５Ｂとを備えている。コンデンサ本体１１１は、図１１および図１２に示すように、一方の主面上に内部電極層１１３が形成された誘電体層１１２Ａと、一方の主面上に内部電極層１１４が形成された誘電体層１１２Ｂとが交互且つ上下方向に複数積層体されている。前記内部電極層１１３，１１４は、前記誘電体層１１２Ａ，１１２Ｂの主面の略中央に配置され前記誘電体層を挟んで互いに対向する静電容量形成部１１３ａ，１１４ａと、該静電容量形成部１１３ａ，１１４ａから外周の４辺にそれぞれ突出された引き出し部１１３ｂ，１１４ｂとからなる。前記引き出し部１１３ｂ，１１４ｂの先端は、前記複数の帯状の接続電極１１５Ａ，１１５Ｂに交互に接続するために、前記コンデンサ本体１１１の外周面に交互に露出されている。

内部電極層１１３および１１４のそれぞれ中央部では、電流は種々の方向へ流れるので、電流によって誘起される磁束は相殺されるため、磁束の発生はほとんどない。また、図１０における長辺側の側面に存在する外部端子電極１１５Ａおよび１１５Ｂの各々近傍では、例えば電流は、第１の外部端子電極１１５Ａの各々へ向かい、また、第２の外部端子電極１１５Ｂの各々から離れる傾向にあるが、略１８０度の広がりをもって例えば左方向へ流れる電流と右方向へ流れる電流とが存在する。そのため、磁束はその大部分が相殺され、その結果、深刻な磁束の発生をもたらすことはない。また、図１０における短辺側の端部においても、第１の外部端子電極１１５Ａおよび第２の外部端子電極１１５Ｂが設けられているので、際立った電流の流れはなく、前記図１０における上下の側面の各近傍と同様、深刻な磁束の発生がもたらされることはない。これにより、内部電極層１１３，１１４の中央部から端部まで全面にわたって磁束が相殺され、ＥＳＬをきわめて低く抑えることができる。

図１３は上記第１の背景技術の積層コンデンサ１１０を回路基板１２１上に搭載する方法の一例を示す部分拡大斜視図である。回路基板１２１の一方の主面には、第１の配線１２４から分岐された複数の第１のランド電極１２６Ａを有する。また、他方の主面には、図視省略するが、同様に第２の配線を備え、前記一方の主面上の複数の第２のランド電極１２６Ｂにスルーホール導体１２５Ｂを介してそれぞれ接続されている。第１のランド電極１２６Ａは、前記積層コンデンサ１１０の外部端子電極１１５Ａにそれぞれ対応するように、また、第２のランド電極１２６Ｂは、前記積層コンデンサ１１０の外部端子電極１１５Ｂにそれぞれ接続するように、前記回路基板１２１上における前記積層コンデンサ１１０の投影領域を囲むように交互に配置されている。そして、前記積層コンデンサ１１０の第１の外部端子電極１１５Ａおよび第２の外部端子電極１１５Ｂは、前記回路基板１２１の一方の主面上の前記第１のランド電極１２６Ａ，第２のランド電極１２６Ｂにそれぞれ半田等の接合材により導電接続して用いられる。

次に、第２の背景技術の積層コンデンサ１３０について、図１４および図１５を用いて説明する。図１４は第２の背景技術の積層コンデンサ１３０の内部構造の概要を示す内部構造を透視した斜視図であり、図１５は該積層コンデンサ１３０を回路基板１４１上に搭載する方法を説明するための部分拡大斜視図である。

図１４に示すように、第２の背景技術の積層コンデンサ１３０は、略直方体形状のコンデンサ本体１３１と該コンデンサ本体１３１の上下の主面にそれぞれ形成された第１および第２の帯状の外部端子電極１３５Ａ，１３５Ｂとを備える。前記コンデンサ本体１３１は矩形の誘電体層と内部電極層１３３，１３４とがそれぞれ前記上下の主面に接するように交互且つ軸方向に複数積層されている。前記内部電極層１３３，１３４は、前記誘電体層の上下方向の略中央に配置され前記誘電体層を挟んで互いに対向する静電容量形成部１３３ａ，１３４ａと、該静電容量形成部１３３ａ，１３４ａから上下にそれぞれ突出された引き出し部１３３ｂ，１３４ｂとからなる。前記引き出し部１３３ｂ，１３４ｂの先端は、前記第１及び第２の帯状の外部端子電極１３５Ａ，１３５Ｂに交互に接続するために、前記コンデンサ本体１３１を前記積層軸方向に見たときに前記上下の主面上において、前記内部電極層１３３，１３４一層おきに交互に重なる位置に露出されている。上記積層コンデンサ１３０は、各外部端子電極１３５Ａ，１３５Ｂを例えば図１５に示すように、回路基板１４１の異なる第１のランド電極１４６Ａおよび第２のランド電極１４６Ｂと直に対面させて電気的に接合する多端子の三次元搭載用として構成されている。回路基板１４１は、一方の主面上に前記第１のランド電極１４６Ａおよび第２のランド電極１４６Ｂが、互いに平行して交互に配置されている。また、該回路基板１４１の他方の主面上には、第１の配線１４４Ａ，および第２の配線１４４Ｂを有し、前記回路基板１４１を厚さ方向に貫通する第１のスルーホール導体１４５Ａ，第２のスルーホール導体１４５Ｂを介して、前記第１のランド電極１４６Ａ，第２のランド電極１４６Ｂにそれぞれ導電接続されている。

上記積層コンデンサ１３０は、前記コンデンサ本体１３１の他方の主面に前記一方の主面と同様に、図視省略した第１の外部端子電極１３５Ａおよび第２の外部端子電極１３５Ｂを備え、前記回路基板１４１の一方の主面上に搭載され、前記第１の外部端子電極１３５Ａ、第２の外部端子電極１３５Ｂを前記第１のランド電極１４６Ａ，第２のランド電極１４６Ｂにそれぞれ半田等の接合材により導電接続して用いられる。

特開平１１−１４４９９６号公報特開２００１−１５５９５３号公報

近年、携帯型電子機器等、小型の電子機器のニーズが高まり、これらの電子機器に搭載される回路基板も高密度配線されることが多くなっている。ところが、上記第１の背景技術および第２の背景技術に示す従来の低ＥＳＬ対応の積層コンデンサにおいては、該積層コンデンサを搭載するための回路基板上において、前述のように、交互に複数配置された第１、第２のランド電極および、該ランド電極にそれぞれ接続するために複数に分岐された第１、第２の配線を設けなければならず、一般のチップ状電子部品と比較して、回路配線の複雑化が不可避であるという課題があった。また、第１の外部端子電極と第２の外部端子電極とが接近するため、半田等の接合材を用いて回路基板上の第１のランド電極、第２のランド電極と導電接続する際に、電極間で短絡が生じやすいという課題があった。

本発明の目的は、上記課題を解決して、低ＥＳＬ対応の積層コンデンサを搭載するための回路基板上における回路配線の複雑化を回避することが可能な積層コンデンサを提供することにある。また、本発明は、低ＥＳＬ対応の積層コンデンサを半田等の接合材を用いて導電接続する際の外部端子電極間の短絡の発生を抑制することが可能な積層コンデンサを提供することにある。

前記目的を達成するため、本発明の積層コンデンサは、（１）略直方体形状のコンデンサ本体と該コンデンサ本体の上下の主面にそれぞれ形成された第１および第２の帯状の接続電極とを備える。また、前記コンデンサ本体は矩形の誘電体層と内部電極層とがそれぞれ前記上下の主面に接するように交互且つ軸方向に複数積層されている。また、前記内部電極層は、前記誘電体層の上下方向の略中央に配置され前記誘電体層を挟んで互いに対向する静電容量形成部と、該静電容量形成部から上下にそれぞれ突出された引き出し部とからなる。また、前記引き出し部の先端は、前記第１及び第２の帯状の接続電極に交互に接続するために、前記コンデンサ本体を前記積層軸方向に見たときに前記上下の主面上において、前記内部電極層一層おきに交互に重なる位置に露出されている。そして、前記第１の接続電極は前記コンデンサ本体の積層軸方向の一方の端面に露出するように延出されて、前記一方の端面上に形成された第１の外部端子電極に接続されるとともに、前記第２の接続電極は前記コンデンサ本体の積層軸方向の他方の端面に露出するように延出されて、前記他方の端面上に形成された第２の外部端子電極に接続されている。また、前記コンデンサ本体の前記上下の主面側にはさらに、前記接続電極を覆うようにそれぞれ絶縁層が形成されている（・・・以下第１の課題解決手段と称する。）

また、上記積層コンデンサの主要な形態の一つは、上記第１の課題解決手段に加えてさらに、（２）前記接続電極は、前記コンデ
ンサ本体の主面に予め設けられた導電層に切欠きが形成されることにより複数に区画されたものである。（・・・以下第２の課題解決手段と称する。）

上記第１の課題解決手段による作用は次の通りである。すなわち、本発明の積層コンデンサは、前記第１の接続電極は前記コンデンサ本体の積層軸方向の一方の端面に露出するように延出されて、前記一方の端面上に形成された第１の外部端子電極に接続されている。また、前記第２の接続電極は前記コンデンサ本体の積層軸方向の他方の端面に露出するように延出されて、前記他方の端面上に形成された第２の外部端子電極に接続されている。そして、前記コンデンサ本体の前記上下の主面側にはさらに、前記接続電極を覆うようにそれぞれ絶縁層が形成されている。このため、複数の内部電極層は、前記静電容量形成部から上下にそれぞれ突出された引き出し部を介して、コンデンサ本体の上下の主面上において前記第１および第２の接続電極で一つ置きに交互にまとめられたのち、コンデンサ本体の積層軸方向の一方の端面および他方の端面にそれぞれ形成された第１の外部端子電極と第２外部端子電極とにまとめられているので、回路基板上に一対のランド電極があれば、本実施形態の積層コンデンサを搭載することができる。また、積層軸方向の前記２つの端面の外部端子電極により回路基板のランド電極に接続されるので、従来に比べて隣接するランド電極間の寸法を大きくとることができる。

上記第２の課題解決手段による作用は次の通りである。すなわち、上記第１の課題解決手段に加えてさらに、（２）前記接続電極が、前記コンデンサ本体の主面に予め設けられた導電層に切欠きが形成されることにより複数に区画されたものである。このため、内部電極層から引き出される引き出し部の数、および、コンデンサユニットの積層数に応じて、接続電極の寸法および配置を任意に調整することができる。

本発明の積層コンデンサによれば、回路基板上において、低ＥＳＬ対応の積層コンデンサを搭載するために回路配線が複雑化するのを回避することができる。また、複数の外部端子電極の間隔をコンデンサ本体の積層軸方向の長さと同等に大きくとることができるので、半田等の接合材による外部端子電極とランド電極との接合時に、互いに隣接する外部端子電極間の短絡の発生を回避することができる。本発明の前記目的とそれ以外の目的、構成特徴、作用効果は、以下の説明と添付図面によって明らかとなろう。

以下、本発明の積層コンデンサの第１の実施形態について、図１〜図７を参照して説明する。図１は第１の実施形態の積層コンデンサ１０の全体構造を説明するための外観斜視図であり、図２は、該積層コンデンサ１０の内部構造の概要を説明するための内部構造を透視した斜視図である。また、図３は、本実施形態の積層コンデンサ１０のコンデンサ本体１１の内部構造を示す一部の内部構造を透視した分解斜視図である。図４は、本実施形態の積層コンデンサ１０の回路基板上への搭載方法を説明するための部分拡大斜視図である。図５〜図７は、それぞれ本実施形態の積層コンデンサ１０の製造プロセスの一例の各ステップを説明するための内部構造を透視した斜視図である。

図１〜図３に示すように、本実施形態の積層コンデンサ１０は、コンデンサ本体１１と、該コンデンサ本体１１の上下の主面にそれぞれ形成された第１および第２の帯状の接続電極１５Ａ，１５Ｂとを有する。前記コンデンサ本体１１は、矩形の誘電体層１２Ａ，１２Ｂと内部電極層１３，１４とがそれぞれ前記上下の主面に接するように交互且つ軸方向に複数積層されている。前記内部電極層１３，１４は、前記誘電体層１２Ａ，１２Ｂの上下方向の略中央に配置され前記誘電体層１２Ａ，１２Ｂを挟んで互いに対向する静電容量形成部１３ａ，１４ａと、該静電容量形成部１３ａ，１４ａから上下にそれぞれ突出された引き出し部１３ｂ、１４ｂとからなる。前記引き出し部１３ｂ、１４ｂの先端は、前記第１及び第２の帯状の接続電極１５Ａ，１５Ｂに交互に接続するために、前記コンデンサ本体１１を前記積層軸方向に見たときに前記上下の主面上において、前記内部電極層１３，１４１層おきに交互に重なる位置に露出されている。そして、前記第１の接続電極１５Ａは前記コンデンサ本体１１の積層軸方向の一方の端面に露出するように延出されて、前記一方の端面上に形成された第１の外部端子電極１６Ａに接続されるとともに、前記第２の接続電極１５Ｂは前記コンデンサ本体１１の積層軸方向の他方の端面に露出するように延出されて、前記他方の端面上に形成された第２の外部端子電極１６Ｂに接続されている。また、前記コンデンサ本体１１の前記上下の主面側にはさらに、前記接続電極１５Ａ，１５Ｂを覆うようにそれぞれ絶縁層１７が形成されている。

次に、本実施形態の積層コンデンサ１０を搭載するための回路基板２１について、図４を用いて説明する。回路基板２１は、一方の主面に、第１の配線２５Ａおよび該第１の配線２５Ａに接続された第１のランド電極２６Ａと、第２の配線２５Ｂおよび該第２の配線２５Ｂに接続された第２のランド電極２６Ｂと、を有する。そして、前記積層コンデンサ１０の積層軸方向の一方の端面上に形成された第１の外部端子電極１６Ａは、前記回路基板２１の一方の主面上の前記第１のランド電極２６Ａに、また、前記積層コンデンサ１０の積層軸方向の他方の端面上に形成された第２の外部端子電極１６Ｂは、前記主面上の第２のランド電極２６Ｂに、それぞれ半田等の接合材により導電接続される。

次に、本実施形態の積層コンデンサ１０の製造プロセスの一例について、図３、および図５〜図７を参照しながらステップを追って説明する。まず、図３に示すように、本実施形態の積層コンデンサ１０のコンデンサ本体１１を準備する。コンデンサ本体は、各種の公知の手法から任意に選択して用いることができる。例えば、積層コンデンサ１０として積層セラミックコンデンサを得る場合を例に説明する。まず、チタン酸バリウムを主成分とするセラミック材料粉末とＰＶＢ（ポリビニルブチラール）等の有機バインダ及びエタノール等の有機溶媒を所定の比率で混合してセラミックスラリーを準備し、ドクターブレード法等の公知のシート化手段により所定の厚さに成形した後、所定の寸法にカットして、誘電体層１２、１２Ａ，１２Ｂとなるべき複数のセラミックグリーンシートを得る。誘電体層１２Ａとなるべき図示省略したセラミックグリーンシートの表面に、Ｎｉ電極材料ペースト等の内部電極材料ペーストをスクリーン印刷等により印刷することにより、誘電体層１２Ａの上下方向の略中央に配置され前記誘電体層を挟んで互いに対向する静電容量形成部１３ａと、該静電容量形成部１３ａから上下にそれぞれ突出された引き出し部１３ｂとからなる第１の内部電極層１３となるべき内部電極パターンを形成する。同様にして、誘電体層１２Ｂとなるべきセラミックグリーンシートの表面に、誘電体層１２Ｂの上下方向の略中央に配置され前記誘電体層を挟んで互いに対向する静電容量形成部１４ａと、該静電容量形成部１４ａから上下にそれぞれ突出された引き出し部１４ｂとからなる第２の内部電極層１４となるべき内部電極パターンを形成する。これらのセラミックグリーンシートを軸方向に交互に複数積層するとともに、積層軸方向の一方の端部側および他方の端部側に、電極材料ペーストを印刷しないカバー層１２となるべきセラミックグリーンシートをそれぞれ積層して積層体を形成する。次に、得られた積層体を積層軸方向に見たときに前記内部電極層１３，１４一層置きに交互に重なる位置に前記引き出し部１３ｂ、１４ｂの先端が露出するように図示省略したカットラインに沿って押し切り等により切断して積層体チップを得る。次に、得られた積層体チップの角部及び稜線部分に回転バレルやサンドブラスト法等を用いて面取りを行う。次に、得られた積層体チップを脱脂したのち、還元性雰囲気中で所定の温度プロファイルで焼成し、さらに中性もしくは酸化性雰囲気中で再酸化熱処理して、上下の主面上において、前記内部電極層一層置きに交互に重なる位置に前記引き出し部１３ｂ，１４ｂがそれぞれ露出された図５に示すコンデンサ本体１１を得る。

また、上記焼成に前後して、図６に示すように、前記コンデンサ本体１１の上下の主面および積層軸方向の両端面を被覆するようにＮｉ電極材料等の電極材料ペーストをスクリーン印刷法や転写法等により塗布し、前記焼成と同時に焼き付け、もしくは前記焼成後に所定の雰囲気及び温度プロファイルで焼付けして、導体層１８を形成する。なお、本発明は、前記内部電極層１３、１４、および前記導体層１８として、Ｎｉ電極に限定するものではなく、例えば、Ｐｄ電極ペースト、Ａｇ−Ｐｄ電極ペースト等を用いても良く、これらペーストを用いるときは大気雰囲気で焼成しても良い。

次に、図７に示すように、上記で得られたコンデンサ本体１１の導体層１８のうち、上下の主面の導体層１８に、サンドブラスト法等による切削加工やエッチング等により切欠きを形成して、前記引き出し部１３ｂの先端において前記複数の内部電極層１３，１４のうちの一つ置きに交互に配置された内部電極層１３に接続する帯状の第１の接続電極１５Ａと、同様に、前記引き出し部１４ｂの先端において前記複数の内部電極層１３，１４のうちの一つ置きに交互に配置された内部電極層１４に接続する帯状の第２の接続電極１５Ｂと、を残すように複数に区画する。

次に、図２に示すように、前記コンデンサ本体１１の上下の主面上の前記第１の接続電極１５Ａおよび前記第２の接続電極１５Ｂを被覆するように、絶縁性の樹脂ペーストを塗布して、絶縁層１７をそれぞれ形成して本実施形態の積層コンデンサ１０を得る。

次に、上記誘電体層１２，１２Ａ，１２Ｂの好ましい実施形態は次の通りである。すなわち、上記誘電体層１２，１２Ａ，１２Ｂとしては、チタン酸バリウム等を主成分とする誘電体セラミックからなるものが好ましい。前記誘電体セラミックの材料粉末と有機バインダとを含有するセラミックスラリーから、ドクターブレード法等によりセラミックグリーンシートを作成し、必要により積層したのち、前記誘電体セラミックの焼結する温度で焼成して得られる。また、上記誘電体層１２，１２Ａ，１２Ｂは、これに限定するものではなく、他の公知の強誘電体を用いることができる。

次に、上記内部電極層１３，１４（静電容量形成部１３ａ，１４ａおよび上記引き出し部１３ｂ，１４ｂ）の好ましい実施形態は次の通りである。すなわち、上記内部電極層１３，１４（静電容量形成部１３ａ，１４ａおよび引き出し部１３ｂ，１４ｂ）としては、Ｎｉ，Ｃｕ、等の金属もしくは前記金属の少なくとも一方を含む合金であってもよい。また、内部電極層１３，１４，静電容量形成部１３ａ，１４ａおよび引き出し部１３ｂ，１４ｂには、前記誘電体層１２，１２Ａ，１２Ｂとの密着性を向上させる目的で前記誘電体セラミックの粉末を微量添加したものであってもよい。上記内部電極層１３，１４は、縦方向に配置された矩形の誘電体層１２Ａ，１２Ｂの一方の主面のそれぞれ上下方向の略中央部に静電容量形成部１３ａ，１４ａが長方形に形成されるとともに、該静電容量形成部１３ａ，１４ａから上下にそれぞれ引き出し部１３ｂ、１４ｂが突出されていることが好ましい。さらに、前記引き出し部１３ｂ、１４ｂの先端は、前記第１及び第２の帯状の接続電極１５Ａ，１５Ｂに交互に接続するために、前記コンデンサ本体１１を前記積層軸方向に見たときに前記上下の主面上において、前記内部電極層一層置きに交互に重なる位置に露出されていることが好ましい。

次に、上記コンデンサ本体１１の好ましい実施形態は次の通りである。すなわち、上記コンデンサ本体１１としては、略直方体形状のものが好ましいが、これに限定するものではなく、例えば、高さ寸法が幅寸法及び長さ寸法に比べて小さい平板状であってもよい。

次に、上記
接続電極１５Ａ、１５Ｂの好ましい実施形態は次の通りである。すなわち、上記接続電極１５Ａ，１５Ｂとしては、前記コンデンサ本体１１の上下の主面上にそれぞれ設けられることが好ましい。上記接続電極１５Ａ，１５Ｂは、上記コンデンサ本体１１の上下の主面上に前記引き出し部１３ｂ，１４ｂの先端において前記複数の内部電極層１３，１４を一つ置きに交互に接続するように形成されることが好ましく、形成方法としては、Ｎｉ，Ｃｕ等の電極材料ペーストの塗布焼付、Ａｇ粉末を含む導電性樹脂ペーストの塗布硬化、電極材料のスパッタリング等により形成されることが好ましい。また、上記接続電極１５Ａ，１５Ｂは、導電層１８として後述する外部端子電極１６Ａ，１６Ｂと一体に形成されたのち、該導電層１８に切欠きが形成されることにより複数に区画されることがより好ましい。

次に、上記絶縁層１７の好ましい実施形態は次の通りである。すなわち、上記絶縁層１７としては、前記コンデンサ本体１１の上下の主面側に前記接続電極１５Ａ，１５Ｂを被覆するようにそれぞれ設けられることが好ましい。また、上記絶縁層１７は、エポキシ系樹脂等の絶縁性の樹脂材料ペーストの塗布硬化等により形成されることが好ましい。

次に、上記第１および第２の外部端子電極１６Ａ、１６Ｂの好ましい実施形態は次の通りである。すなわち、上記第１の外部端子電極１６Ａは、上記コンデンサ本体１１の積層軸方向の一方の端面に露出するように延出された前記接続電極１５Ａに接続するように形成されることが好ましい。同様に上記第２の外部端子電極１６Ｂは、上記コンデンサ本体１１の積層軸方向の他方の端面に露出するように延出された前記接続電極１５Ｂに接続するように形成されることが好ましい。また、形成方法としては、Ｎｉ，Ｃｕ等の電極材料ペーストの塗布焼付、Ａｇ粉末を含む導電性樹脂ペーストの塗布硬化、電極材料のスパッタリング等により形成されることが好ましく、前記接続電極１５Ａ，１５Ｂと一体に形成されることがより好ましい。また、上記外部端子電極１６Ａ，１６Ｂの表面に、必要により、Ｎｉメッキ、Ｃｕメッキ、ハンダメッキ等を形成することが好ましい。

（実施例）次に、本発明の第１の実施形態の積層コンデンサ１０の実施例について説明する。積層コンデンサ１０の外形寸法は、長さ０．８４ｍｍ、幅１．６４ｍｍ、高さ０．５８ｍｍである。上記コンデンサ本体１１の外形寸法は、長さ０．８０ｍｍ、幅１．６０ｍｍ、高さ０．５０ｍｍである。上記誘電体層１２，１２Ａ，１２Ｂの材質は、チタン酸バリウムを主成分とする強誘電体セラミックであり、上記各誘電体層１２，１２Ａ，１２Ｂの厚さ寸法は、それぞれ２．５μｍである。また、上記内部電極層１３，１４、静電容量形成部１３ａ，１４ａの材質は、Ｎｉを主成分とする導体であり、上記静電容量形成部１３ａ，１４ａの寸法は、高さ０．３９５ｍｍ、幅１．３４８ｍｍ、厚さ１μｍである。上記引き出し部１３ｂ、１４ｂの材質は、上記内部電極層と同様Ｎｉを主成分とする導体であり、寸法は、幅０．１０ｍｍ、長さ０．０５２５ｍｍであり、前記静電容量形成部１３ａ，１４ａの相対向する上下の辺にそれぞれ２箇所ずつ設けられている。また、上記接続電極１５Ａ，１５Ｂの材質は、Ｎｉを主成分とする導体であり、寸法は、幅０．１６ｍｍ、長さ０．５４ｍｍ、厚さ２０μｍであり、前記コンデンサ本体１１の相対向する２つの主面にそれぞれ４箇所設けられている。また、上記外部端子電極１６Ａ，１６Ｂの材質は、Ｎｉを主成分とする導体であり、寸法は、高さ０．５４ｍｍ、幅１．６４ｍｍ、厚さ２０μｍであり、前記コンデンサ本体１１の相対向する２つの側面にそれぞれ１箇所ずつ設けられている。上記絶縁層１７の材質は、半田レジスト剤として汎用されるエポキシ系樹脂であり、寸法は、長さ０．８ｍｍ、幅１．６ｍｍ、厚さ２０μｍであり、前記コンデンサ本体１１の相対向する２つの主面にそれぞれ前記複数の接続電極１５Ａ，１５Ｂを覆うように１箇所ずつ設けられている。

前記実施例の積層コンデンサ１０について、共振法により等価直列インダクタンス（ＥＳＬ）を求めた。具体的には、インピーダンスの周波数特性を測定し、極小点（コンデンサの容量成分ＣＳと等価直列インダクタンスＥＳＬとの間の直列共振点と呼ぶ）の周波数ｆ０から、ＥＳＬ＝１／［（２πｆ０）２×ＣＳ］の式を用いて算出した。この結果、本実施例の等価直列インダクタンスＥＳＬは１９０ｐＨであった。

次に、本発明の積層コンデンサの第２の実施形態について、図８および図９を参照して説明する。図８は第２の実施形態の積層コンデンサ３０の全体構造を示す斜視図であり、図９は前記積層コンデンサ３０の内部構造の概要を示す内部構造を透視した斜視図である。

図８および図９に示すように、本実施形態の積層コンデンサ３０は、先の第１の実施形態と同様に、コンデンサ本体３１と、該コンデンサ本体３１の上下の主面にそれぞれ形成された第１および第２の帯状の接続電極３５Ａ，３５Ｂとを有する。前記コンデンサ本体３１は、図示省略した矩形の誘電体層と内部電極層３３，３４とがそれぞれ前記上下の主面に接するように交互且つ軸方向に複数積層されている。前記内部電極層３３，３４は、前記誘電体層の上下方向の略中央に配置され前記誘電体層を挟んで互いに対向する静電容量形成部３３ａ，３４ａと、該静電容量形成部３３ａ，３４ａから上下にそれぞれ突出された引き出し部３３ｂ、３４ｂとからなる。前記引き出し部３３ｂ、３４ｂの先端は、前記第１及び第２の帯状の接続電極３５Ａ，３５Ｂに交互に接続するために、前記コンデンサ本体３１を前記積層軸方向に見たときに前記上下の主面上において、前記内部電極層１層おきに交互に重なる位置に露出されている。そして、前記第１の接続電極３５Ａは前記コンデンサ本体３１の積層軸方向の一方の端面に露出するように延出されて、前記一方の端面上に形成された第１の外部端子電極３６Ａに接続されるとともに、前記第２の接続電極３５Ｂは前記コンデンサ本体３１の積層軸方向の他方の端面に露出するように延出されて、前記他方の端面上に形成された第２の外部端子電極３６Ｂに接続されている。また、前記コンデンサ本体３１の前記上下の主面側にはさらに、前記接続電極３５ａ，３５ｂを覆うようにそれぞれ絶縁層３７が形成されている。そして、本実施形態の積層コンデンサ３０は先の第１の実施形態の積層コンデンサ１０と異なり、前記第１の内部電極層３３毎の前記コンデンサ本体３１の上の主面に露出する引き出し部３３ｂが一つずつ、下の主面に露出する引き出し部３３ｂが一つずつ設けられている。同様に、前記第２の内部電極層３４毎の前記コンデンサ本体３１の上の主面に露出する引き出し部３４ｂが一つずつ、下の主面に露出する引き出し部３４ｂが一つずつ設けられている。その他の構成、およびその作用効果は、先の第１の実施形態と同様であるため、説明を省略する。

本発明によれば、高周波回路において有利に適用される積層コンデンサ及びコンデンサ実装回路基板に好適である。

本発明の積層コンデンサの第１の実施形態の全体構造を示す外観斜視図である。前記第１の実施形態の積層コンデンサの内部構造の概要を示す透視図である。前記第１の実施形態の積層コンデンサのコンデンサ本体の内部構造を示す分解斜視図である。前記第１の実施形態の積層コンデンサを回路基板に実装する方法を示す要部の斜視図である。前記第１の実施形態の積層コンデンサの製造プロセスの一例を説明するための透視図である。前記第１の実施形態の積層コンデンサの製造プロセスの一例を説明するための透視図である。前記第１の実施形態の積層コンデンサの製造プロセスの一例を説明するための透視図である。本発明の積層コンデンサの第２の実施形態の全体構造を示す外観斜視図である。前記第２の実施形態の積層コンデンサの内部構造の概要を示す透視図である。第１の背景技術の積層コンデンサを示す外観斜視図である。前記第１の背景技術の積層コンデンサの内部構造を示す断面図である。前記第１の背景技術の積層コンデンサの内部構造を示す断面図である。前記第１の背景技術の積層コンデンサを回路基板に実装する方法を示す要部の斜視図である。第２の背景技術の積層コンデンサの内部構造を示す透視図である。前記第２の背景技術の積層コンデンサを回路基板に実装する方法を示す要部の斜視図である。

符号の説明

１０：積層コンデンサ１１：コンデンサ本体１２，１２Ａ，１２Ｂ：誘電体層１３：内部電極層１３ａ：静電容量形成部１３ｂ：引き出し部１４：内部電極層１４ａ：静電容量形成部１４ｂ：引き出し部１５Ａ：第１の接続電極１５Ｂ：第２の接続電極１６Ａ：第１の外部端子電極１６Ｂ：第２の外部端子電極１７：絶縁層１８：導体層１９：切欠き２１：回路基板２５Ａ：第１の配線２５Ｂ：第２の配線２６Ａ：第１のランド電極２６Ｂ：第２のランド電極３０：積層コンデンサ３１：コンデンサ本体３３：内部電極層３３ａ：静電容量形成部３３ｂ：引き出し部３４：内部電極層３４ａ：静電容量形成部３４ｂ：引き出し部３５Ａ：第１の接続電極３５Ｂ：第２の接続電極３６Ａ：第１の外部端子電極３６Ｂ：第２の外部端子電極３７：絶縁層

Claims

略直方体形状のコンデンサ本体と該コンデンサ本体の上下の主面にそれぞれ形成された第１および第２の帯状の接続電極とを備え、前記コンデンサ本体は矩形の誘電体層と内部電極層とがそれぞれ前記上下の主面に接するように交互且つ軸方向に複数積層されてなり、前記内部電極層は前記誘電体層の上下方向の略中央に配置され前記誘電体層を挟んで互いに対向する静電容量形成部と、該静電容量形成部から上下にそれぞれ突出された引き出し部とからなり、前記引き出し部の先端は、前記第１及び第２の帯状の接続電極に交互に接続するために、前記コンデンサ本体を前記積層軸方向に見たときに前記上下の主面上において、前記内部電極層一層おきに交互に重なる位置に露出されている積層コンデンサにおいて、前記第１の接続電極は前記コンデンサ本体の積層軸方向の一方の端面に露出するように延出されて、前記一方の端面上に形成された第１の外部端子電極に接続されるとともに、前記第２の接続電極は前記コンデンサ本体の積層軸方向の他方の端面に露出するように延出されて、前記他方の端面上に形成された第２の外部端子電極に接続されており、前記コンデンサ本体の前記上下の主面側にはさらに、前記接続電極を覆うようにそれぞれ絶縁層が形成されていることを特徴とする積層コンデンサ。
前記接続電極は、前記コンデンサ本体の主面に予め設けられた導電層に切欠きが形成されることにより複数に区画されたものであることを特徴とする請求項１記載の積層コンデンサ。