JP2009014933A - 有機エレクトロルミネッセンス素子、及び、有機エレクトロルミネッセンス表示装置 - Google Patents

有機エレクトロルミネッセンス素子、及び、有機エレクトロルミネッセンス表示装置 Download PDF

Info

Publication number
JP2009014933A
JP2009014933A JP2007175540A JP2007175540A JP2009014933A JP 2009014933 A JP2009014933 A JP 2009014933A JP 2007175540 A JP2007175540 A JP 2007175540A JP 2007175540 A JP2007175540 A JP 2007175540A JP 2009014933 A JP2009014933 A JP 2009014933A
Authority
JP
Japan
Prior art keywords
transistor
source
node
drain region
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007175540A
Other languages
English (en)
Other versions
JP4479755B2 (ja
Inventor
Tetsuo Yamamoto
哲郎 山本
Katsuhide Uchino
勝秀 内野
Junichi Yamashita
淳一 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2007175540A priority Critical patent/JP4479755B2/ja
Priority to TW097120801A priority patent/TWI402801B/zh
Priority to US12/139,017 priority patent/US8022903B2/en
Priority to KR1020080063314A priority patent/KR101474565B1/ko
Priority to CN2008101272811A priority patent/CN101339735B/zh
Publication of JP2009014933A publication Critical patent/JP2009014933A/ja
Application granted granted Critical
Publication of JP4479755B2 publication Critical patent/JP4479755B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0254—Control of polarity reversal in general, other than for liquid crystal displays
    • G09G2310/0256—Control of polarity reversal in general, other than for liquid crystal displays with the purpose of reversing the voltage across a light emitting or modulating element within a pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0238—Improving the black level
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Geometry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】トランジスタをデュアルゲート構造とした効果が損なわれず、効果的にリーク電流を抑制することができる有機エレクトロルミネッセンス素子を提供する。
【解決手段】有機ＥＬ素子は、駆動回路及び発光部ＥＬＰを備え、駆動回路は、駆動トランジスタＴDrv、映像信号書込みトランジスタＴSig、コンデンサ部Ｃ1から構成され、第１トランジスタＴSig_1と第２トランジスタＴSig_2から構成されたデュアルゲート型の映像信号書込みトランジスタＴSigにおいて、第２トランジスタＴSig_2は、第２チャネル形成領域３４Ｂの他方の面と絶縁層４０を介して対向したシールド電極４２を有しており、シールド電極４２は、第２トランジスタＴSig_2の他方のソース／ドレイン領域３５に接続されている。
【選択図】 図１

Description

本発明は、有機エレクトロルミネッセンス素子、及び、この有機エレクトロルミネッセンス素子を用いた有機エレクトロルミネッセンス表示装置に関する。
有機エレクトロルミネッセンス素子（以下、単に、有機ＥＬ素子と略称する）を発光素子として用いた有機エレクトロルミネッセンス表示装置（以下、単に、有機ＥＬ表示装置と略称する）において、有機ＥＬ素子の輝度は、有機ＥＬ素子を流れる電流値によって制御される。そして、液晶表示装置と同様に、有機ＥＬ表示装置においても、駆動方式として、単純マトリクス方式、及び、アクティブマトリクス方式が周知である。アクティブマトリクス方式は、単純マトリクス方式に比べて構造が複雑となるといった欠点はあるが、画像の輝度を高いものとすることができる等、種々の利点を有する。
有機ＥＬ素子を構成する有機エレクトロルミネッセンス発光部（以下、単に、発光部と略称する）を駆動するための回路として、５つのトランジスタと１つのコンデンサ部から構成された駆動回路（５Ｔｒ／１Ｃ駆動回路と呼ぶ）が、例えば、特開２００６−２１５２１３号公報から周知である。この５Ｔｒ／１Ｃ駆動回路は、図３６に示すように、映像信号書込みトランジスタＴSig、駆動トランジスタＴDrv、発光制御トランジスタＴEL_C、第１ノード初期化トランジスタＴND1、第２ノード初期化トランジスタＴND2の５つのトランジスタから構成され、更には、１つのコンデンサ部Ｃ1から構成されている。ここで、駆動トランジスタＴDrvの他方のソース／ドレイン領域は第２ノードＮＤ2を構成し、駆動トランジスタＴDrvのゲート電極は第１ノードＮＤ1を構成する。
例えば、各トランジスタはｎチャネル型の薄膜トランジスタ（ＴＦＴ）から成り、発光部ＥＬＰは、駆動回路を覆うように形成された層間絶縁層等の上に設けられている。発光部ＥＬＰのアノード電極は、駆動トランジスタＴDrvの他方のソース／ドレイン領域に接続されている。一方、発光部ＥＬＰのカソード電極には、電圧ＶCat（例えば、０ボルト）が印加される。符号ＣELは発光部ＥＬＰの寄生容量を表す。
駆動のタイミングチャートを模式的に図４に示し、各トランジスタのオン／オフ状態等を模式的に図５の（Ａ）〜（Ｄ）及び図６の（Ａ）〜（Ｅ）に示す。図４に示すように、［期間−ＴＰ（５）1］において、閾値電圧キャンセル処理を行うための前処理が実行される。即ち、第１ノード初期化トランジスタ制御回路１０４及び第２ノード初期化トランジスタ制御回路１０５の動作に基づき、第１ノード初期化トランジスタ制御線ＡＺND1及び第２ノード初期化トランジスタ制御線ＡＺND2をハイレベルとする。これにより、図５の（Ｂ）に示すように、第１ノード初期化トランジスタＴND1及び第２ノード初期化トランジスタＴND2をオン状態とすることで、第１ノードＮＤ1の電位は、ＶOfs（例えば、０ボルト）となる。一方、第２ノードＮＤ2の電位は、ＶSS（例えば、−１０ボルト）となる。そして、これによって、駆動トランジスタＴDrvのゲート電極と他方のソース／ドレイン領域との間の電位差が、駆動トランジスタＴDrvの閾値電圧Ｖth以上となる。駆動トランジスタＴDrvはオン状態である。
次いで、図４に示すように、［期間−ＴＰ（５）2］において、閾値電圧キャンセル処理が行われる。図５の（Ｄ）に示すように、第１ノード初期化トランジスタＴND1のオン状態を維持したまま、［期間−ＴＰ（５）2］の始期において発光制御トランジスタ制御回路１０３の動作に基づき、発光制御トランジスタ制御線ＣＬEL_Cをハイレベルとする。これにより、発光制御トランジスタＴEL_Cをオン状態とする。その結果、第１ノードＮＤ1の電位から駆動トランジスタＴDrvの閾値電圧Ｖthを減じた電位に向かって、第２ノードＮＤ2の電位は変化する。即ち、浮遊状態の第２ノードＮＤ2の電位が上昇する。そして、駆動トランジスタＴDrvのゲート電極と他方のソース／ドレイン領域との間の電位差がＶthに達すると、駆動トランジスタＴDrvがオフ状態となる。この状態にあっては、第２ノードの電位は、概ね（ＶOfs−Ｖth）である。その後、［期間−ＴＰ（５）3］において、第１ノード初期化トランジスタＴND1のオン状態を維持したまま、発光制御トランジスタ制御回路１０３の動作に基づき、発光制御トランジスタ制御線ＣＬEL_Cをローレベルとし、発光制御トランジスタＴEL_Cをオフ状態とする。次に、［期間−ＴＰ（５）4］において、第１ノード初期化トランジスタ制御回路１０４の動作に基づき第１ノード初期化トランジスタ制御線ＡＺND1をローレベルとすることによって、第１ノード初期化トランジスタＴND1をオフ状態とする。
次いで、図４に示すように、［期間−ＴＰ（５）5］において、駆動トランジスタＴDrvに対する書込み処理を行う。具体的には、図６の（Ｃ）に示すように、第１ノード初期化トランジスタＴND1、第２ノード初期化トランジスタＴND2、及び、発光制御トランジスタＴEL_Cのオフ状態を維持したまま、データ線ＤＴＬの電位を映像信号に相当する電圧［発光部ＥＬＰにおける輝度を制御するための映像信号（駆動信号、輝度信号）ＶSig］とし、次いで、走査線ＳＣＬをハイレベルとすることによって映像信号書込みトランジスタＴSigをオン状態とする。その結果、第１ノードＮＤ1の電位は、ＶSigへと上昇する。第１ノードＮＤ1の電位の変化分に基づく電荷は、コンデンサ部Ｃ1、発光部ＥＬＰの寄生容量ＣEL、駆動トランジスタＴDrvにおけるゲート電極と発光部ＥＬＰ側のソース／ドレイン領域との間の寄生容量に振り分けられる。従って、第１ノードＮＤ1の電位が変化すると、第２ノードＮＤ2の電位も変化する。しかし、発光部ＥＬＰの寄生容量ＣELの容量値が大きな値である程、第２ノードＮＤ2の電位の変化は小さくなる。そして、一般に、発光部ＥＬＰの寄生容量ＣELの容量値は、コンデンサ部Ｃ1の容量値及び駆動トランジスタＴDRVの寄生容量の値よりも大きい。そこで、第２ノードＮＤ2の電位は殆ど変化しないとすれば、駆動トランジスタＴDrvのゲート電極と他方のソース／ドレイン領域との間の電位差Ｖgsは、以下の式（Ａ）のとおりとなる。
Ｖgs≒ＶSig−（ＶOfs−Ｖth） （Ａ）
その後、図４に示すように、［期間−ＴＰ（５）6］において、駆動トランジスタＴDrvの特性（例えば、移動度μの大小等）に応じて駆動トランジスタＴDrvの他方のソース／ドレイン領域の電位（即ち、第２ノードＮＤ2の電位）を上昇させる移動度補正処理を行う。具体的には、図６の（Ｄ）に示すように、駆動トランジスタＴDrvのオン状態を維持したまま、発光制御トランジスタ制御回路１０３の動作に基づき、発光制御トランジスタＴEL_Cをオン状態とし、次いで、所定の時間（ｔ0）が経過した後、映像信号書込みトランジスタＴSigをオフ状態とする。その結果、駆動トランジスタＴDrvの移動度μの値が大きい場合、駆動トランジスタＴDrvの他方のソース／ドレイン領域における電位の上昇量ΔＶ（電位補正値）は大きくなり、駆動トランジスタＴDrvの移動度μの値が小さい場合、駆動トランジスタＴDrvの他方のソース／ドレイン領域における電位の上昇量ΔＶ（電位補正値）は小さくなる。ここで、駆動トランジスタＴDrvのゲート電極と他方のソース／ドレイン領域との間の電位差Ｖgsは、式（Ａ）から以下の式（Ｂ）のように変形される。尚、移動度補正処理を実行するための所定の時間（［期間−ＴＰ（５）6］の全時間ｔ0）は、有機ＥＬ表示装置の設計の際、設計値として予め決定しておけばよい。
Ｖgs≒ＶSig−（ＶOfs−Ｖth）−ΔＶ （Ｂ）
以上の操作によって、閾値電圧キャンセル処理、書込み処理、移動度補正処理が完了する。そして、その後の［期間−ＴＰ（５）7］において、映像信号書込みトランジスタＴSigがオフ状態となり、第１ノードＮＤ1、即ち、図６の（Ｅ）に示すように、駆動トランジスタＴDrvのゲート電極は浮遊状態となる一方、発光制御トランジスタＴEL_Cはオン状態を維持しており、発光制御トランジスタＴEL_Cの一方のソース／ドレイン領域は、発光部ＥＬＰの発光を制御するための電流供給部（電圧ＶCC、例えば２０ボルト）に接続された状態にある。従って、以上の結果として、第２ノードＮＤ2の電位が上昇し、所謂ブートストラップ回路におけると同様の現象が駆動トランジスタＴDrvのゲート電極に生じ、第１ノードＮＤ1の電位も上昇する。その結果、駆動トランジスタＴDrvのゲート電極と他方のソース／ドレイン領域との間の電位差Ｖgsは、式（Ｂ）の値を保持する。また、発光部ＥＬＰを流れる電流は、駆動トランジスタＴDrvのドレイン領域からソース領域へと流れるドレイン電流Ｉdsであるので、式（Ｃ）で表すことができる。発光部ＥＬＰは、ドレイン電流Ｉdsの値に応じた輝度で発光する。
Ｉds＝ｋ・μ・（Ｖgs−Ｖth）2
＝ｋ・μ・（ＶSig−ＶOfs−ΔＶ）2 （Ｃ）
以上に概要を説明した５Ｔｒ／１Ｃ駆動回路の駆動等についても、後に詳しく説明する。
ところで、図３６に示す従来の５Ｔｒ／１Ｃ駆動回路を備えた有機ＥＬ素子において、発光部ＥＬＰが発光状態にあるとき、第１ノードＮＤ1に接続されたトランジスタ（具体的には、映像信号書込みトランジスタＴSig、及び、第１ノード初期化トランジスタＴND1）はオフ状態にある。しかし、オフ状態にあるトランジスタを介して流れる電流、即ち、所謂リーク電流を完全に無くすことはできない。従って、第１ノードＮＤ1に接続されたトランジスタを流れるリーク電流に起因して、コンデンサ部Ｃ1に蓄積された電荷量が変動する。そして、この電荷量の変動に基づき第１ノードＮＤ1の電位が変動し、駆動トランジスタＴDrvのゲート電極と他方のソース／ドレイン領域との間の電位差Ｖgsも変動する。上述した式（Ｃ）に示すように、Ｖgsの値が変動するとＩdsの値も変動し、最終的には、発光部ＥＬＰの輝度変化を生ずる。また、第１ノードＮＤ1に接続されたトランジスタのリーク電流特性がばらつくと、上述した発光部ＥＬＰの輝度変化の程度もばらつき、有機ＥＬ表示装置の輝度の均一性も悪化する。定性的には、トランジスタのリーク電流を設計的に小さくすればする程、リーク電流特性のばらつきの幅も狭くなるので、有機ＥＬ表示装置の輝度の均一性は改善される。
ここで、上述したトランジスタのリーク電流による発光部ＥＬＰの輝度変化を軽減するために、第１ノードＮＤ1に接続されるトランジスタを所謂デュアルゲート構造（２つのゲート電極がゲート絶縁膜上に直列に配列され、２つのゲート電極間に導電性を有する高濃度領域から成る共通領域が設けられた構造）とした場合について考察する。図３７に、一例として、映像信号書込みトランジスタＴSigをデュアルゲート構造とした駆動回路の等価回路図を示す。領域Ａ１は映像信号書込みトランジスタＴSigを構成する第１のトランジスタの一方のソース／ドレイン領域を示す。領域Ａ２は映像信号書込みトランジスタＴSigを構成する第２のトランジスタの他方のソース／ドレイン領域を示す。領域Ａ３は第１のトランジスタの他方のソース／ドレイン領域と第２のトランジスタの一方のソース／ドレイン領域とを兼ねる共通領域を示す。定性的には、デュアルゲート構造のトランジスタは、シングルゲート構造のトランジスタよりもリーク電流を抑えることができる。従って、上述した発光部ＥＬＰの輝度変化が抑制されると共に、リーク電流特性のばらつきの幅も狭くなるので、有機ＥＬ表示装置の輝度の均一性の悪化を抑制することができる。尚、図３７では映像信号書込みトランジスタＴSigのみをデュアルゲート構造とした例を示したが、代わりに、第１ノード初期化トランジスタＴND1をデュアルゲート化した構成、あるいは又、映像信号書込みトランジスタＴSigと第１ノード初期化トランジスタＴND1とを共にデュアルゲート化した構成とすることもできる。
ここで、図３７に示す回路において、映像信号書込みトランジスタＴSigをオン状態からオフ状態とする際の、領域Ａ３の電位について考察する。図３８の（Ａ）の等価回路図に示すように、デュアルゲート構造の映像信号書込みトランジスタＴSigには、各ゲート電極と各領域間に寄生容量ＣA1，ＣA2，ＣA3が存在する。図３８の（Ｂ）に示すように、駆動トランジスタＴDrvに対する書込み処理を行う際には、データ線ＤＴＬの電位を映像信号に相当する電圧ＶSigとし、次いで、走査線ＳＣＬをハイレベル（例えば１０ボルト）とすることによって映像信号書込みトランジスタＴSigをオン状態とする。この状態においては、領域Ａ１の電位、領域Ａ２の電位（＝第１ノードＮＤ1の電位）、及び、領域Ａ３の電位は、ＶSigとなる。その後、図３８の（Ｃ）に示すように、走査線ＳＣＬをローレベル（例えば−１０ボルト）とし、映像信号書込みトランジスタＴSigをオフ状態とする動作を行う。
上述したように、映像信号書込みトランジスタＴSigの各ゲート電極と各領域間には、寄生容量ＣA1，ＣA2，ＣA3が存在する。従って、走査線ＳＣＬをハイレベルからローレベルにする際、これらの寄生容量による静電結合により、領域Ａ１、領域Ａ２、及び、領域Ａ３の電位は、マイナス側に変化しようとする。しかし、領域Ａ１には引き続きデータ線ＤＴＬから電圧ＶSigが印加された状態である。また、寄生容量ＣA1，ＣA2，ＣA3に対し、コンデンサ部Ｃ1は充分大きな静電容量の値を有するので、領域Ａ２の電位（＝第１ノードＮＤ1の電位）も実質的にＶSigを保つ。従って、映像信号書込みトランジスタＴSigをオン状態からオフ状態とすると、領域Ａ１と領域Ａ２の電位に対し、領域Ａ３の電位が相対的にマイナス側に変化する。従って、この状態においては、領域Ａ３はソース領域、領域Ａ１、領域Ａ２はドレイン領域となる。
尚、第１ノード初期化トランジスタＴND1をデュアルゲート構造のトランジスタとした場合においても、上記で説明したと同様の現象が起こる。即ち、第１ノード初期化トランジスタＴND1が第１のトランジスタと第２のトランジスタから構成されたデュアルゲート構造のトランジスタであるとき、第１ノード初期化トランジスタＴND1をオン状態からオフ状態とすると、第１のトランジスタの他方のソース／ドレイン領域と第２のトランジスタの一方のソース／ドレイン領域とを兼ねる共通領域の電位が相対的にマイナス側に変化する。この状態においては、共通領域はソース領域、第１のトランジスタの一方のソース／ドレイン領域、第２のトランジスタＴの他方のソース／ドレイン領域はドレイン領域となる。
特開２００６−２１５２１３号公報
一般的に、トランジスタのチャネル形成領域に印加される電界がゲート電極以外の電極の電位変化による影響を受けることは、駆動回路の動作上、好ましくはない。例えば、発光部ＥＬＰのアノード電極の電位は、表示すべき画像の輝度に応じて変化する。発光部ＥＬＰと駆動回路が近接して配置されている場合、発光部ＥＬＰのアノード電極の電位変化により、チャネル形成領域に印加される電界が影響を受ける可能性がある。トランジスタのチャネル形成領域を絶縁層を介して覆うように、例えば接地されたシールド電極を形成することにより、このような外部の電極の電位変化による影響を軽減することができる。しかし、デュアルゲート構造のトランジスタについて、例えば、上述した領域Ａ１、領域Ａ２、及び、領域Ａ３を単純に覆う接地されたシールド電極を形成すると、リーク電流が増大する不具合が発生する。即ち、トランジスタをオン状態からオフ状態とする際に、領域Ａ３の電位が相対的にマイナス側に変化するので、接地されたシールド電極があたかもゲート電極として作用し、所謂バックチャネル効果を生ずる。これにより、トランジスタのリーク電流が増大し、第１ノードＮＤ1に接続されるトランジスタを所謂デュアルゲート構造とした効果が損なわれる。
従って、本発明の目的は、第１ノードＮＤ1に接続されたトランジスタをデュアルゲート構造とした効果が損なわれず、効果的にリーク電流を抑制することができる有機エレクトロルミネッセンス素子、及び、この有機エレクトロルミネッセンス素子を用いた有機エレクトロルミネッセンス表示装置を提供することにある。
上記の目的を達成するための本発明の第１の態様あるいは第２の態様に係る有機エレクトロルミネッセンス表示装置は、
（１）走査回路、
（２）映像信号出力回路、
（３）第１の方向にＮ個、第１の方向とは異なる第２の方向にＭ個、合計Ｎ×Ｍ個の、２次元マトリクス状に配列された有機エレクトロルミネッセンス素子、
（４）走査回路に接続され、第１の方向に延びるＭ本の走査線、
（５）映像信号出力回路に接続され、第２の方向に延びるＮ本のデータ線、並びに、
（６）電流供給部、
を備えた有機エレクトロルミネッセンス表示装置に関する。
上記の目的を達成するための本発明の第１の態様に係る有機エレクトロルミネッセンス表示装置を構成する有機エレクトロルミネッセンス素子、及び、本発明の第１の態様に係る有機エレクトロルミネッセンス素子（以下、これらを単に、本発明の第１の態様に係る有機エレクトロルミネッセンス素子と略称する）は、有機エレクトロルミネッセンス発光部、及び、有機エレクトロルミネッセンス発光部を駆動するための駆動回路を備えている。そして、駆動回路は、
（Ａ）駆動トランジスタ、
（Ｂ）映像信号書込みトランジスタ、及び、
（Ｃ）一対の電極を備えたコンデンサ部、
から構成されており、
駆動トランジスタにおいては、
（Ａ−１）一方のソース／ドレイン領域は、電流供給部に接続されており、
（Ａ−２）他方のソース／ドレイン領域は、有機エレクトロルミネッセンス発光部に備えられたアノード電極に接続され、且つ、コンデンサ部の一方の電極に接続されており、第２ノードを構成している。
そして、本発明の第１の態様に係る有機エレクトロルミネッセンス素子にあっては、映像信号書込みトランジスタは、デュアルゲート型のトランジスタから成り、第１ゲート電極と第１チャネル形成領域とを備えた第１トランジスタ、及び、第２ゲート電極と第２チャネル形成領域とを備えた第２トランジスタから構成されており、
第１トランジスタの一方のソース／ドレイン領域は、データ線に接続されており、
第２トランジスタの他方のソース／ドレイン領域は、駆動トランジスタのゲート電極、且つ、コンデンサ部の他方の電極に接続されており、第１ノードを構成し、
第１トランジスタの第１ゲート電極、及び、第２トランジスタの第２ゲート電極は、走査線に接続されており、
第１トランジスタの第１ゲート電極は、第１チャネル形成領域の一方の面とゲート絶縁層を介して対向しており、
第２トランジスタの第２ゲート電極は、第２チャネル形成領域の一方の面とゲート絶縁層を介して対向しており、
第２トランジスタは、第２チャネル形成領域の他方の面と絶縁層を介して対向したシールド電極を有しており、
シールド電極は、第２トランジスタの他方のソース／ドレイン領域に接続されていることを特徴とする。
ここで、本発明の第１の態様に係る有機エレクトロルミネッセンス素子において、第２トランジスタは、更に、第２チャネル形成領域の他方の面と絶縁層を介して対向した第２のシールド電極を有しており、第２のシールド電極は、第１トランジスタの他方のソース／ドレイン領域と第２トランジスタの一方のソース／ドレイン領域とを兼ねる共通領域に接続されている構成とすることができる。
あるいは又、本発明の第１の態様に係る有機エレクトロルミネッセンス素子において、第１トランジスタは、更に、第１チャネル形成領域の他方の面と絶縁層を介して対向した第３のシールド電極を有しており、第３のシールド電極は、第１トランジスタの一方のソース／ドレイン領域に接続されている構成とすることができる。
あるいは又、本発明の第１の態様に係る有機エレクトロルミネッセンス素子において、第２トランジスタは、更に、第２チャネル形成領域の他方の面と絶縁層を介して対向した第２のシールド電極を有しており、第１トランジスタは、更に、第１チャネル形成領域の他方の面と絶縁層を介して対向した第３のシールド電極及び第４のシールド電極を有しており、第２のシールド電極と第４のシールド電極とは、第１トランジスタの他方のソース／ドレイン領域と第２トランジスタの一方のソース／ドレイン領域とを兼ねる共通領域に接続されており、第３のシールド電極は、第１トランジスタの一方のソース／ドレイン領域に接続されている構成とすることができる。
上記の目的を達成するための本発明の第２の態様に係る有機エレクトロルミネッセンス表示装置を構成する有機エレクトロルミネッセンス素子、及び、本発明の第２の態様に係る有機エレクトロルミネッセンス素子（以下、これらを単に、本発明の第２の態様に係る有機エレクトロルミネッセンス素子と略称する）は、有機エレクトロルミネッセンス発光部、及び、有機エレクトロルミネッセンス発光部を駆動するための駆動回路を備えている。そして、駆動回路は、
（Ａ）駆動トランジスタ、
（Ｂ）映像信号書込みトランジスタ、
（Ｃ）一対の電極を備えたコンデンサ部、及び、
（Ｄ）第１ノード初期化トランジスタ、
から構成されており、
駆動トランジスタにおいては、
（Ａ−１）一方のソース／ドレイン領域は、電流供給部に接続されており、
（Ａ−２）他方のソース／ドレイン領域は、有機エレクトロルミネッセンス発光部に備えられたアノード電極に接続され、且つ、コンデンサ部の一方の電極に接続されており、第２ノードを構成し、
映像信号書込みトランジスタにおいては、
（Ｂ−１）一方のソース／ドレイン領域は、データ線に接続されており、
（Ｂ−２）他方のソース／ドレイン領域は、駆動トランジスタのゲート電極、且つ、コンデンサ部の他方の電極に接続されており、第１ノードを構成し、
（Ｂ−３）ゲート電極は、走査線に接続されている。
そして、本発明の第２の態様に係る有機エレクトロルミネッセンス素子にあっては、第１ノード初期化トランジスタは、デュアルゲート型のトランジスタから成り、第１ゲート電極と第１チャネル形成領域とを備えた第１トランジスタ、及び、第２ゲート電極と第２チャネル形成領域とを備えた第２トランジスタから構成されており、
第１トランジスタの一方のソース／ドレイン領域は、第１ノード初期化電圧供給線に接続されており、
第２トランジスタの他方のソース／ドレイン領域は、第１ノードに接続されており、
第１トランジスタの第１ゲート電極、及び、第２トランジスタの第２ゲート電極は、第１ノード初期化トランジスタ制御線に接続されており、
第１トランジスタの第１ゲート電極は、第１チャネル形成領域の一方の面とゲート絶縁層を介して対向しており、
第２トランジスタの第２ゲート電極は、第２チャネル形成領域の一方の面とゲート絶縁層を介して対向しており、
第２トランジスタは、第２チャネル形成領域の他方の面と絶縁層を介して対向したシールド電極を有しており、
シールド電極は、第２トランジスタの他方のソース／ドレイン領域に接続されていることを特徴とする。
ここで、本発明の第２の態様に係る有機エレクトロルミネッセンス素子において、 第２トランジスタは、更に、第２チャネル形成領域の他方の面と絶縁層を介して対向した第２のシールド電極を有しており、第２のシールド電極は、第１トランジスタの他方のソース／ドレイン領域と第２トランジスタの一方のソース／ドレイン領域とを兼ねる共通領域に接続されている構成とすることができる。
あるいは又、本発明の第２の態様に係る有機エレクトロルミネッセンス素子において、第１トランジスタは、更に、第１チャネル形成領域の他方の面と絶縁層を介して対向した第３のシールド電極を有しており、第３のシールド電極は、第１トランジスタの一方のソース／ドレイン領域に接続されている構成とすることができる。
あるいは又、本発明の第２の態様に係る有機エレクトロルミネッセンス素子において、第２トランジスタは、更に、第２チャネル形成領域の他方の面と絶縁層を介して対向した第２のシールド電極を有しており、第１トランジスタは、更に、第１チャネル形成領域の他方の面と絶縁層を介して対向した第３のシールド電極及び第４のシールド電極を有しており、第２のシールド電極と第４のシールド電極とは、第１トランジスタの他方のソース／ドレイン領域と第２トランジスタの一方のソース／ドレイン領域とを兼ねる共通領域に接続されており、第３のシールド電極は、第１トランジスタの一方のソース／ドレイン領域に接続されている構成とすることができる。
尚、以上に説明した好ましい構成を含む本発明の第２の態様に係る有機エレクトロルミネッセンス素子において、映像信号書込みトランジスタは、例えば、シングルゲート型であってもよいし、デュアルゲート型であってもよい。後者の場合には、映像信号書込みトランジスタは上述した各種の好ましい構成を含む本発明の第１の態様に係る有機エレクトロルミネッセンス素子において説明した構造とすることもできる。以下の表に具体的な組合せを示す。特に、第１番目の組合せはシールド電極を設ける個数を抑えつつ、二つのトランジスタのリーク電流を共に低減することができる利点を有する。
Figure 2009014933
以上に説明した各種の好ましい構成を含む本発明の第１の態様あるいは第２の態様に係る有機エレクトロルミネッセンス表示装置、若しくは、本発明の第１の態様あるいは第２の態様に係る有機エレクトロルミネッセンス素子（以下、これらを単に、本発明と略称する場合がある）において、走査回路、映像信号出力回路等の各種の回路、走査線、データ線等の各種の配線、電流供給部、有機エレクトロルミネッセンス発光部（以下、単に、発光部と呼ぶ場合がある）の構成、構造は、周知の構成、構造とすることができる。具体的には、発光部は、例えば、アノード電極、正孔輸送層、発光層、電子輸送層、カソード電極等から構成することができる。
本発明の第１の態様に係る有機エレクトロルミネッセンス素子を構成する駆動回路にあっては、駆動トランジスタ、映像信号書込みトランジスタに加えて、他のトランジスタを備えていてもよい。本発明の第２の態様に係る有機エレクトロルミネッセンス素子を構成する駆動回路にあっては、駆動トランジスタ、映像信号書込みトランジスタ、第１ノード初期化トランジスタに加えて、他のトランジスタを備えていてもよい。例えば、これらの駆動回路は、ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた第２ノード初期化トランジスタを更に備えており、第２ノード初期化トランジスタにおいては、一方のソース／ドレイン領域は、第２ノード初期化電圧供給線に接続されており、他方のソース／ドレイン領域は、第２ノードに接続されており、ゲート電極は、第２ノード初期化トランジスタ制御線に接続されている構成とすることもできる。あるいは又、これらの駆動回路は、ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた発光制御トランジスタを更に備えており、駆動トランジスタの一方のソース／ドレイン領域と電流供給部とは、発光制御トランジスタを介して接続されており、発光制御トランジスタのゲート電極は、発光制御トランジスタ制御線に接続されている構成とすることもできる。尚、第１の態様に係る有機エレクトロルミネッセンス素子を構成する駆動回路は、第１ノード初期化トランジスタを備えていてもよい。第１ノード初期化トランジスタは、例えば、シングルゲート型であってもよいし、デュアルゲート型であってもよい。
本発明の第１の態様に係る有機エレクトロルミネッセンス素子を構成する駆動回路においては、例えば、５つのトランジスタと１つのコンデンサ部から構成された駆動回路、４つのトランジスタと１つのコンデンサ部から構成された駆動回路、３つのトランジスタと１つのコンデンサ部から構成された駆動回路、２つのトランジスタと１つのコンデンサ部から構成された駆動回路から構成することができる。本発明の第２の態様に係る有機エレクトロルミネッセンス素子を構成する駆動回路においても、例えば、５つのトランジスタと１つのコンデンサ部から構成された駆動回路、４つのトランジスタと１つのコンデンサ部から構成された駆動回路、３つのトランジスタと１つのコンデンサ部から構成された駆動回路から構成することができる。
本発明の駆動回路を構成するトランジスタとして、ｎチャネル型の薄膜トランジスタ（ＴＦＴ）を挙げることができるが、場合によっては、例えば、発光制御トランジスタ等にｐチャネル型の薄膜トランジスタを用いることもできる。コンデンサ部は、一方の電極、他方の電極、及び、これらの電極に挟まれた誘電体層から構成することができる。駆動回路を構成するトランジスタ及びコンデンサ部は、或る平面内に形成され（例えば、支持体上に形成され）、発光部は、例えば、層間絶縁層等を介して、駆動回路を構成するトランジスタ及びコンデンサ部の上方に形成されている。また、駆動トランジスタの他方のソース／ドレイン領域は、発光部に備えられたアノード電極に、例えば、コンタクトホールを介して接続されている。尚、半導体基板等にトランジスタを形成した構成であってもよい。
本発明の第１の態様の有機エレクトロルミネッセンス素子にあっては、映像信号書込みトランジスタを構成する第２トランジスタは、第２チャネル形成領域の他方の面と絶縁層を介して対向したシールド電極を有している。そして、シールド電極は、第１ノードを構成する他方のソース／ドレイン領域に接続されている。上述したように、映像信号書込みトランジスタをオン状態からオフ状態としたとき、共通領域の部分がソース領域、他方のソース／ドレイン領域はドレイン領域となる。シールド電極は第２チャネル形成領域のドレイン領域側を覆い、この状態においてシールド電極の電位は共通領域の電位よりも高い。従って、第２チャネル形成領域のキャリア（電子）は、シールド電極により引きつけられる。これにより、第２チャネル形成領域の共通領域側に空乏層が発生し、第２チャネル形成領域と共通領域との間のリーク電流が減少する。シールド電極の形状は、有機エレクトロルミネッセンス素子の仕様等に応じて、適宜設定すればよい。尚、本発明の第１の態様の有機エレクトロルミネッセンス素子における第２のシールド電極乃至第４のシールド電極の形状も、有機エレクトロルミネッセンス素子の仕様等に応じて、適宜設定すればよい。
また、本発明の第２の態様の有機エレクトロルミネッセンス素子にあっては、第１ノード初期化トランジスタを構成する第２トランジスタは、第２チャネル形成領域の他方の面と絶縁層を介して対向したシールド電極を有している。上述したように、第１ノード初期化トランジスタの他方のソース／ドレイン領域は、第１ノードに接続されており、実質的に第１ノードを構成している。そして、シールド電極は、実質的に第１ノードを構成する他方のソース／ドレイン領域に接続されている。第１ノード初期化トランジスタをオン状態からオフ状態としたときにも、本発明の第１の態様における映像信号書込みトランジスタについて説明したと同様の現象が生じ、第２チャネル形成領域の共通領域側に空乏層が発生し、第２チャネル形成領域と共通領域との間のリーク電流が減少する。シールド電極の形状は、有機エレクトロルミネッセンス素子の仕様等に応じて、適宜設定すればよい。尚、本発明の第２の態様の有機エレクトロルミネッセンス素子における第２のシールド電極乃至第４のシールド電極の形状も、有機エレクトロルミネッセンス素子の仕様等に応じて、適宜設定すればよい。
有機エレクトロルミネッセンス表示装置（以下、単に、有機ＥＬ表示装置と略称する）は、（Ｎ／３）×Ｍ個の２次元マトリクス状に配列された画素から構成され、１つの画素は、３つの副画素（赤色を発光する赤色発光副画素、緑色を発光する緑色発光副画素、青色を発光する青色発光副画素）から構成されている形態とすることができるが、これに限るものではない。例えば、有機ＥＬ表示装置は、所謂モノクロ表示の態様とすることもできる。
各画素を構成する有機エレクトロルミネッセンス素子（以下、単に、有機ＥＬ素子と略称する）は、例えば、線順次駆動される。この場合の表示フレームレートをＦＲ（回／秒）とする。即ち、第ｍ行目（但し、ｍ＝１，２，３・・・Ｍ）に配列された（Ｎ／３）個の画素、より具体的には、Ｎ個の副画素のそれぞれを構成する有機ＥＬ素子を同時に駆動することができる。換言すれば、１つの行を構成する各有機ＥＬ素子にあっては、その発光／非発光のタイミングは、それらが属する行単位で制御される。但し、線順次駆動される態様に限定するものではなく、有機ＥＬ素子が点順次駆動される態様であってもよい。
尚、線順次駆動の際に１つの行を構成する各画素について映像信号を書き込む処理は、全ての画素について同時に映像信号を書き込む処理（以下、単に、同時書込み処理と呼ぶ場合がある）であってもよいし、各画素毎に順次映像信号を書き込む処理（以下、単に、順次書込み処理と呼ぶ場合がある）であってもよい。いずれの書込み処理とするかは、駆動回路の構成に応じて適宜選択すればよい。
原則として、第ｍ行目、第ｎ列（但し、ｎ＝１，２，３・・・Ｎ）に位置する有機ＥＬ素子に関する駆動、動作を説明するが、係る有機ＥＬ素子を、以下、第（ｎ，ｍ）番目の有機ＥＬ素子１０あるいは第（ｎ，ｍ）番目の副画素と呼ぶ。そして、第ｍ行目に配列された各有機ＥＬ素子の水平走査期間（第ｍ番目の水平走査期間）が終了するまでに、各種の処理（後述する閾値電圧キャンセル処理、書込み処理、移動度補正処理）が行われる。尚、書込み処理や移動度補正処理は、第ｍ番目の水平走査期間内に行われる必要がある。一方、駆動回路の種類によっては、閾値電圧キャンセル処理やこれに伴う前処理は、第ｍ番目の水平走査期間より先行して行うことができる。
そして、上述した各種の処理が全て終了した後、第ｍ行目に配列された各有機ＥＬ素子を構成する発光部を発光させる。尚、上述した各種の処理が全て終了した後、直ちに発光部を発光させてもよいし、所定の期間（例えば、所定の行数分の水平走査期間）が経過した後に発光部を発光させてもよい。この所定の期間は、有機ＥＬ表示装置の仕様や駆動回路の構成等に応じて、適宜設定することができる。尚、以下の説明においては、説明の便宜のため、各種の処理終了後、直ちに発光部を発光させるものとする。そして、第ｍ行目に配列された各有機ＥＬ素子を構成する発光部の発光は、第（ｍ＋ｍ’）行目に配列された各有機ＥＬ素子の水平走査期間の開始直前まで継続される。ここで、「ｍ’」は、有機ＥＬ表示装置の設計仕様によって決定される。即ち、或る表示フレームの第ｍ行目に配列された各有機ＥＬ素子を構成する発光部の発光は、第（ｍ＋ｍ’−１）番目の水平走査期間まで継続される。一方、第（ｍ＋ｍ’）番目の水平走査期間の始期から、次の表示フレームにおける第ｍ番目の水平走査期間内において書込み処理や移動度補正処理が完了するまで、第ｍ行目に配列された各有機ＥＬ素子を構成する発光部は、原則として非発光状態を維持する。上述した非発光状態の期間（以下、単に、非発光期間と呼ぶ場合がある）を設けることにより、アクティブマトリクス駆動に伴う残像ボケが低減され、動画品位をより優れたものとすることができる。但し、各副画素（有機ＥＬ素子）の発光状態／非発光状態は、以上に説明した状態に限定するものではない。また、水平走査期間の時間長は、（１／ＦＲ）×（１／Ｍ）秒未満の時間長である。（ｍ＋ｍ’）の値がＭを越える場合、越えた分の水平走査期間は、次の表示フレームにおいて処理される。
１つのトランジスタの有する２つのソース／ドレイン領域において、「一方のソース／ドレイン領域」という用語を、電源部に接続された側のソース／ドレイン領域といった意味において使用する場合がある。また、トランジスタがオン状態にあるとは、ソース／ドレイン領域間にチャネルが形成されている状態を意味する。係るトランジスタの一方のソース／ドレイン領域から他方のソース／ドレイン領域に電流が流れているか否かは問わない。一方、トランジスタがオフ状態にあるとは、ソース／ドレイン領域間にチャネルが形成されていない状態を意味する。また、或るトランジスタのソース／ドレイン領域が他のトランジスタのソース／ドレイン領域に接続されているとは、或るトランジスタのソース／ドレイン領域と他のトランジスタのソース／ドレイン領域とが同じ領域を占めている形態を包含する。更には、ソース／ドレイン領域や共通領域は、不純物を含有したポリシリコンやアモルファスシリコン等の導電性物質から構成することができるだけでなく、金属、合金、導電性粒子、これらの積層構造、有機材料（導電性高分子）から成る層から構成することができる。また、以下の説明で用いるタイミングチャートにおいて、各期間を示す横軸の長さ（時間長）は模式的なものであり、各期間の時間長の割合を示すものではない。
以上説明したように、本発明の第１の態様にあっては、映像信号書込みトランジスタを構成する第２トランジスタは、第２チャネル形成領域の他方の面と絶縁層を介して対向したシールド電極を有し、シールド電極は、第１ノードを構成する他方のソース／ドレイン領域に接続されている。上述したように、映像信号書込みトランジスタをオン状態からオフ状態としたとき、第２チャネル形成領域の共通領域側に空乏層が発生し、第２チャネル形成領域と共通領域との間のリーク電流が減少する。従って、第１ノードを介したコンデンサ部の電荷量の変動を効果的に抑えることができ、有機ＥＬ表示装置の輝度の均一性を改善することができる。
また、本発明の第２の態様にあっては、第１ノード初期化トランジスタを構成する第２トランジスタは、第２チャネル形成領域の他方の面と絶縁層を介して対向したシールド電極を有し、シールド電極は、実質的に第１ノードを構成する他方のソース／ドレイン領域に接続されている。第１ノード初期化トランジスタをオン状態からオフ状態としたとき、第２チャネル形成領域の共通領域側に空乏層が発生し、第２チャネル形成領域と共通領域との間のリーク電流が減少する。従って、第１ノードを介したコンデンサ部の電荷量の変動を効果的に抑えることができ、有機ＥＬ表示装置の輝度の均一性を改善することができる。
以下、図面を参照して、実施例に基づき本発明を説明する。実施例１乃至実施例４、及び、実施例９は、本発明の第１の態様に係る有機ＥＬ表示装置、及び、本発明の第１の態様に係る有機ＥＬ素子に関する。実施例５乃至実施例８、及び、実施例１０は、本発明の第２の態様に係る有機ＥＬ表示装置、及び、本発明の第２の態様に係る有機ＥＬ素子に関する。
より具体的には、実施例１は映像信号書込みトランジスタが第１のシールド電極を備える態様、実施例２は第１のシールド電極と第２のシールド電極を備える態様、実施例３は第１のシールド電極と第３のシールド電極を備える態様、実施例４は第１のシールド電極乃至第４のシールド電極を備える態様に関する。実施例９は、実施例１乃至実施例４の駆動回路を構成するトランジスタの種類を減じた変形例１乃至変形例３に関する。
また、実施例５は第１ノード初期化トランジスタが第１のシールド電極を備える態様、実施例２は第１のシールド電極と第２のシールド電極を備える態様、実施例３は第１のシールド電極と第３のシールド電極を備える態様、実施例４は第１のシールド電極乃至第４のシールド電極を備える態様に関する。実施例１０は、実施例５乃至実施例８の駆動回路を構成するトランジスタの種類を減じた変形例に関する。
実施例１、後述する実施例２乃至実施例４、及び、実施例９は、本発明の第１の態様に係る有機ＥＬ表示装置、及び、本発明の第１の態様に係る有機ＥＬ素子に関する。尚、上述した背景技術における駆動回路との対比の便宜上、実施例１、及び、後述する実施例２乃至実施例４を、５つのトランジスタと１つのコンデンサ部から成る駆動回路を備えた実施例として説明する。
実施例１の駆動回路の等価回路図を図１に示し、実施例１の有機ＥＬ表示装置の概念図を図２に示す。実施例１の有機ＥＬ素子１０の一部分の模式的な一部断面図を図３に示す。駆動のタイミングチャートを模式的に図４に示し、各トランジスタのオン／オフ状態等を模式的に図５の（Ａ）〜（Ｄ）及び図６の（Ａ）〜（Ｅ）に示す。尚、図５の（Ａ）〜（Ｄ）及び図６の（Ａ）〜（Ｅ）においては、便宜上、駆動トランジスタを除く各トランジスタを、シングルゲート型であるかデュアルゲート型であるかに拘わらず、一つのスイッチで表現した。
先ず、実施例１の有機ＥＬ表示装置について説明する。実施例１の有機ＥＬ表示装置は、図２に示すように、
（１）走査回路１０１、
（２）映像信号出力回路１０２、
（３）第１の方向にＮ個、第１の方向とは異なる第２の方向（具体的には、第１の方向に直交する方向）にＭ個、合計Ｎ×Ｍ個の、２次元マトリクス状に配列された有機ＥＬ素子１０、
（４）走査回路１０１に接続され、第１の方向に延びるＭ本の走査線ＳＣＬ、
（５）映像信号出力回路１０２に接続され、第２の方向に延びるＮ本のデータ線ＤＴＬ、並びに、
（６）電流供給部１００、
を備えている。後述する実施例２乃至実施例１０においても同様である。
尚、図２、及び、後述する図１７、図２２、図２７、図３２においては、３×３個の有機ＥＬ素子１０を図示しているが、これは、あくまでも例示に過ぎない。
そして、各有機ＥＬ素子１０は、発光部ＥＬＰ、及び、発光部ＥＬＰを駆動するための駆動回路を備えている。ここで、発光部ＥＬＰは、例えば、アノード電極、正孔輸送層、発光層、電子輸送層、カソード電極等の周知の構成、構造を有する。また、走査回路１０１、映像信号出力回路１０２、走査線ＳＣＬ、データ線ＤＴＬ、電流供給部１００の構成、構造は、周知の構成、構造とすることができる。後述する実施例２乃至実施例１０においても同様である。
図１に示す実施例１の駆動回路は、背景技術で説明した従来の駆動回路と同様に、５つのトランジスタと１つのコンデンサ部Ｃ1から構成された駆動回路から構成されている。即ち、実施例１の駆動回路は、図１に示すように、（Ａ）駆動トランジスタＴDrv、（Ｂ）映像信号書込みトランジスタＴSig、並びに、（Ｃ）一対の電極を備えたコンデンサ部Ｃ1を備えている。実施例１の駆動回路は、更に、（Ｄ）第１ノード初期化トランジスタＴND1、（Ｅ）第２ノード初期化トランジスタＴND2、及び、（Ｆ）発光制御トランジスタＴEL_Cを備えている。後述する実施例２乃至実施例８においても同様である。
駆動トランジスタＴDrv、映像信号書込みトランジスタＴSig、第１ノード初期化トランジスタＴND1、第２ノード初期化トランジスタＴND2、及び、発光制御トランジスタＴEL_Cは、それぞれ、ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた、ｎチャネル型のＴＦＴから成る。後述する実施例２乃至実施例１０においても同様である。尚、例えば発光制御トランジスタをｐチャネル型のＴＦＴから構成してもよい。
駆動トランジスタＴDrvにおいては、
（Ａ−１）一方のソース／ドレイン領域は、電流供給部１００に接続されており、
（Ａ−２）他方のソース／ドレイン領域は、発光部ＥＬＰに備えられたアノード電極に接続され、且つ、コンデンサ部Ｃ1の一方の電極に接続されており、第２ノードＮＤ2を構成する。後述する実施例２乃至実施例１０においても同様である。
ここで、駆動トランジスタＴDrvは、有機ＥＬ素子１０の発光状態においては、以下の式（１）に従ってドレイン電流Ｉdsを流すように駆動される。有機ＥＬ素子１０の発光状態においては、駆動トランジスタＴDrvの一方のソース／ドレイン領域はドレイン領域として働き、他方のソース／ドレイン領域はソース領域として働く。説明の便宜のため、以下の説明において、駆動トランジスタＴDrvの一方のソース／ドレイン領域を単にドレイン領域と呼び、他方のソース／ドレイン領域を単にソース領域と呼ぶ場合がある。尚、
μ ：実効的な移動度
Ｌ ：チャネル長
Ｗ ：チャネル幅
Ｖgs：ゲート電極とソース領域との間の電位差
Ｖth：閾値電圧
Ｃox：（ゲート絶縁層の比誘電率）×（真空の誘電率）／（ゲート絶縁層の厚さ）
ｋ≡（１／２）・（Ｗ／Ｌ）・Ｃox
とする。後述する実施例２乃至実施例１０においても同様である。
Ｉds＝ｋ・μ・（Ｖgs−Ｖth）2 （１）
このドレイン電流Ｉdsが有機ＥＬ素子１０の発光部ＥＬＰを流れることで、有機ＥＬ素子１０の発光部ＥＬＰが発光する。更には、このドレイン電流Ｉdsの値の大小によって、有機ＥＬ素子１０の発光部ＥＬＰにおける発光状態（輝度）が制御される。後述する実施例２乃至実施例１０においても同様である。
図３に示すように、実施例１における駆動回路を構成するトランジスタ及びコンデンサ部Ｃ1は支持体２０上に形成され、発光部ＥＬＰは、例えば、層間絶縁層４６を介して、駆動回路を構成するトランジスタ及びコンデンサ部Ｃ1の上方に形成されている。後述する実施例２乃至実施例４、並びに、実施例９においても同様である。尚、図３、並びに、後述する図９の（Ａ）、図１０の（Ｂ）、及び、図１１の（Ｂ）においては、映像信号書込みトランジスタＴSigのみを図示する。映像信号書込みトランジスタＴSig以外のトランジスタは隠れて見えない。
実施例１においては、映像信号書込みトランジスタＴSigは、半導体層３３、半導体層３３に設けられたソース／ドレイン領域、及び、チャネル形成領域を備えている。図１及び図３に示すように、実施例１においては、映像信号書込みトランジスタＴSigは、デュアルゲート型のトランジスタから成り、第１ゲート電極３１Ａと第１チャネル形成領域３４Ａとを備えた第１トランジスタＴSig_1、及び、第２ゲート電極３１Ｂと第２チャネル形成領域３４Ｂとを備えた第２トランジスタＴSig_2から構成されている。後述する実施例２乃至実施例４、並びに、実施例９においても同様である。
図３に示すソース／ドレイン領域３５Ａ，３５Ｂ、及び、共通領域３５Ｃは、それぞれ、半導体層３３に設けられた領域である。共通領域３５Ｃは、第１トランジスタＴSig_1の他方のソース／ドレイン領域と第２トランジスタＴSig_2の一方のソース／ドレイン領域とを兼ねる共通領域である。第１トランジスタＴSig_1の一方のソース／ドレイン領域３５Ａは、データ線ＤＴＬ（図３においては、配線３８に相当する）に接続されている。第２トランジスタＴSig_2の他方のソース／ドレイン領域３５Ｂは、駆動トランジスタＴDrvのゲート電極、且つ、コンデンサ部Ｃ1の他方の電極３６に接続されており、第１ノードＮＤ1を構成している。第１トランジスタＴSig_1の第１ゲート電極３１Ａ、及び、第２トランジスタＴSig_2の第２ゲート電極３１Ｂは、走査線ＳＣＬに接続されている。第１トランジスタＴSig_1の第１ゲート電極３１Ａは、第１チャネル形成領域３４Ａの一方の面とゲート絶縁層３２を介して対向している。第２トランジスタＴSig_2の第２ゲート電極３１Ｂは、第２チャネル形成領域３４Ｂの一方の面とゲート絶縁層３２を介して対向している。後述する実施例２乃至実施例４、並びに、実施例９においても同様である。
そして、第２トランジスタＴSig_2は、第２チャネル形成領域３４Ｂの他方の面と絶縁層４０を介して対向したシールド電極４２を有している。シールド電極４２は、第２トランジスタＴSig_2の他方のソース／ドレイン領域３５Ｂに接続されている。より具体的には、実施例１においては、他方のソース／ドレイン領域３５Ｂと接続される配線４１からの延在部がシールド電極４２を構成している。後述する実施例２乃至実施例４、並びに、実施例９においても同様である。
尚、他のトランジスタも上記で説明したと同様に半導体層、ゲート絶縁膜、ゲート電極等から構成されている。後述する実施例２乃至実施例４、並びに、実施例９においても同様である。
一方、コンデンサ部Ｃ1は、他方の電極３６、ゲート絶縁層３２の延在部から構成された誘電体層、及び、一方の電極３７（第２ノードＮＤ2に相当する）から成る。ゲート電極３１Ａ，３１Ｂ、ゲート絶縁層３２の一部、及びコンデンサ部Ｃ1を構成する他方の電極３６は、支持体２０上に形成されている。上述したように、映像信号書込みトランジスタＴSigの一方のソース／ドレイン領域３５Ａは配線３８に接続され、他方のソース／ドレイン領域３５Ｂは、他方の電極３６に接続されている。映像信号書込みトランジスタＴSig及びコンデンサ部Ｃ1等は、層間絶縁層４６で覆われており、層間絶縁層４６上に、アノード電極５１、正孔輸送層、発光層、電子輸送層、及び、カソード電極５３から成る発光部ＥＬＰが設けられている。尚、図面においては、正孔輸送層、発光層、及び、電子輸送層を１層５２で表した。発光部ＥＬＰが設けられていない層間絶縁層４６の部分の上には、第２層間絶縁層５４が設けられ、第２層間絶縁層５４及びカソード電極５３上には透明な基板２１が配置されており、発光層にて発光した光は、基板２１を通過して、外部に出射される。尚、一方の電極３７とアノード電極５１とは、層間絶縁層４６に設けられたコンタクトホールによって接続されている。また、カソード電極５３は、第２層間絶縁層５４、層間絶縁層４６に設けられたコンタクトホール５６，５５を介して、ゲート絶縁層３２の延在部上に設けられた配線３９に接続されている。後述する実施例２乃至実施例１０においても同様である。
上述した各トランジスタ、コンデンサ部Ｃ1、配線３８を含む各種配線、シールド電極４２を含む各種の電極等は、種々の周知の方法により形成することができる。後述する実施例２乃至実施例１０においても同様である。
映像信号書込みトランジスタＴSigを構成する第１トランジスタＴSig_1の一方のソース／ドレイン領域３５Ａは、上述のとおり、データ線ＤＴＬに接続されている。そして、映像信号出力回路１０２からデータ線ＤＴＬを介して、発光部ＥＬＰにおける輝度を制御するための映像信号ＶSigが、一方のソース／ドレイン領域３５Ａに供給される。尚、データ線ＤＴＬを介して、ＶSig以外の種々の信号・電圧（プリチャージ駆動のための信号や各種の基準電圧等）が、一方のソース／ドレイン領域３５Ａに供給されてもよい。また、映像信号書込みトランジスタＴSigのオン／オフ動作は、映像信号書込みトランジスタＴSigのゲート電極３１Ａ，３１Ｂに接続された走査線ＳＣＬによって制御される。後述する実施例２乃至実施例４、並びに、実施例９においても同様である。後述する実施例５乃至実施例８、並びに、実施例１０においても、駆動トランジスタＴSigがシングルゲート型である点を除き、上記で説明したと同様である。
第１ノード初期化トランジスタＴND1においては、一方のソース／ドレイン領域は、第１ノード初期化電圧供給線ＰＳND1に接続されている。他方のソース／ドレイン領域は、第１ノードＮＤ1に接続されている。ゲート電極は、第１ノード初期化トランジスタ制御線ＡＺND1に接続されている。第１ノード初期化トランジスタ制御線ＡＺND1は、第１ノード初期化トランジスタ制御回路１０４に接続されている。後述する実施例２乃至実施例４においても同様である。
第１ノード初期化トランジスタＴND1のオン／オフ動作は、第１ノード初期化トランジスタＴND1のゲート電極に接続された第１ノード初期化トランジスタ制御線ＡＺND1によって制御される。第１ノード初期化電圧供給線ＰＳND1には、第１ノードＮＤ1を初期化するための電圧ＶOfsが印加される。後述する実施例２乃至実施例４においても同様である。
そして、第２ノード初期化トランジスタＴND2においては、一方のソース／ドレイン領域は、第２ノード初期化電圧供給線ＰＳND2に接続されている。他方のソース／ドレイン領域は、第２ノードＮＤ2に接続されている。ゲート電極は、第２ノード初期化トランジスタ制御線ＡＺND2に接続されている。第２ノード初期化トランジスタ制御線ＡＺND2は、第２ノード初期化トランジスタ制御回路１０５に接続されている。後述する実施例２乃至実施例８、実施例９における変形例１（４Ｔｒ／１Ｃ駆動回路）、実施例１０においても同様である。
第２ノード初期化トランジスタＴND2のオン／オフ動作は、第２ノード初期化トランジスタＴND2のゲート電極に接続された第２ノード初期化トランジスタ制御線ＡＺND2によって制御される。第２ノード初期化電圧供給線ＰＳND2には、第２ノードを初期化するための電圧ＶSSが印加される。後述する実施例２乃至実施例８、実施例９における変形例４（４Ｔｒ／１Ｃ駆動回路）、実施例１０においても同様である。
駆動トランジスタＴDrvのドレイン領域と電流供給部１００とは、発光制御トランジスタＴEL_Cを介して接続されている。発光制御トランジスタＴEL_Cのゲート電極は、発光制御トランジスタ制御線ＣＬEL_Cに接続されている。発光制御トランジスタ制御線ＣＬEL_Cは、発光制御トランジスタ制御回路１０３に接続されている。後述する実施例２乃至実施例８、実施例９における変形例１（４Ｔｒ／１Ｃ駆動回路）、実施例１０においても同様である。
より具体的には、発光制御トランジスタＴEL_Cの一方のソース／ドレイン領域は、電流供給部１００（電圧ＶCC）に接続され、発光制御トランジスタＴEL_Cの他方のソース／ドレイン領域は、駆動トランジスタＴDrvのドレイン領域に接続されている。また、発光制御トランジスタＴEL_Cのオン／オフ動作は、発光制御トランジスタＴEL_Cのゲート電極に接続された発光制御トランジスタ制御線ＣＬEL_Cによって制御される。尚、電流供給部１００は、有機ＥＬ素子１０の発光部ＥＬＰに電流を供給し、発光部ＥＬＰの発光を制御するために設けられている。後述する実施例２乃至実施例８、実施例９における変形例１（４Ｔｒ／１Ｃ駆動回路）、実施例１０においても同様である。
発光部ＥＬＰのアノード電極は、上述のとおり、駆動トランジスタＴDrvのソース領域に接続されている。一方、発光部ＥＬＰのカソード電極には、電圧ＶCatが印加される。発光部ＥＬＰの寄生容量を符号ＣELで表す。また、発光部ＥＬＰの発光に必要とされる閾値電圧をＶth-ELとする。即ち、発光部ＥＬＰのアノード電極とカソード電極との間にＶth-EL以上の電圧が印加されると、発光部ＥＬＰは発光する。後述する実施例２乃至実施例１０においても同様である。
尚、図３６を用いて説明した従来の５Ｔｒ／１Ｃ駆動回路は、映像信号書込みトランジスタＴSigがシングルゲート型である点を除き、上記で説明したと同様の構成を有する。
以上、実施例１の有機ＥＬ表示装置、有機ＥＬ素子、及び、発光部ＥＬＰを駆動するための駆動回路の構成について説明し、併せて、従来の５Ｔｒ／１Ｃ駆動回路の構成を説明した。
次いで、図を参照して、シールド電極４２による作用について説明する。図７の（Ａ）は、後述する［期間−ＴＰ（５）7］において、映像信号書込みトランジスタＴSigがオフ状態にあるときの、第２チャネル形成領域３４Ｂ付近の状況を模式的に示した図である。
後述する［期間−ＴＰ（５）7］の直前において、データ線ＤＴＬの電位（図３においては、配線３８の電位）はＶSig（例えば１５ボルト）、走査線ＳＣＬの電位はハイレベル（例えば１０ボルト）である。ゲート電極３１Ａ，３１Ｂには走査線ＳＣＬを介して１０ボルトが印加されており、映像信号書込みトランジスタＴSigはオン状態にある。従って、一方のソース／ドレイン領域３５Ａ、第１チャネル形成領域３４Ａ、共通領域３５Ｃ、第２チャネル形成領域３４Ｂ、他方のソース／ドレイン領域３５Ｂ、配線４１、シールド電極４２、及び、他方の電極３６の電位は、ＶSig（例えば１５ボルト）である。
そして、［期間−ＴＰ（５）7］において、映像信号書込みトランジスタＴSigはオフ状態となる。ゲート電極３１Ａ，３１Ｂには例えば−１０ボルトが印加されている。この状態においては、背景技術において図３８（Ａ）〜（Ｃ）を参照して説明したように、一方のソース／ドレイン領域３５Ａ（図３８の領域Ａ１に相当する）と他方のソース／ドレイン領域３５Ｂ（図３８の領域Ａ２に相当する）の電位に対し、共通領域３５Ｃ（図３８の領域Ａ３に相当する）の電位は相対的にマイナス側に変化し、例えば、０ボルトとなる。従って、この状態においては、共通領域３５Ｃはソース領域、ソース／ドレイン領域３５Ａ，３５Ｂはドレイン領域となる。
そして、シールド電極４２は第２チャネル形成領域３４Ｂのドレイン領域３５Ｂ側を覆い、この状態においてはシールド電極４２の電位は共通領域３５Ｃの電位よりも高い。従って、図７の（Ａ）に示すように、第２チャネル形成領域３４Ｂのキャリア（電子）は、シールド電極４２により引きつけられる。これにより、第２チャネル形成領域３４Ｂの共通領域３５Ｃ側に空乏層が発生するので、第２チャネル形成領域３４Ｂと共通領域３５Ｃとの間にリーク電流がより流れにくくなる。上述したように、第２チャネル形成領域３４Ｂは、第１ノードＮＤ1を構成する他方のソース／ドレイン領域３５Ｂ側のチャネル形成領域である。従って、第１ノードＮＤ1を介したコンデンサ部Ｃ1の電荷量の変動を効果的に抑えることができる。
図７の（Ｂ）に、シールド電極４２を付加することによる電流−電圧特性の変化を模式的に示す。実線はシールド電極４２を付加した場合の特性を示し、破線はシールド電極４２を付加しない場合の特性を示す。図７の（Ｂ）において、横軸のＶ31B-35Cは、ゲート電極３１Ｂと共通領域３５Ｃ（上述したように、オフ状態において、ソース領域に相当する）の間の電位差を表す。同様に、縦軸のＩ35B-35Cは、ソース／ドレイン領域３５Ｂ（上述したように、オフ状態において、ドレイン領域に相当する）と共通領域３５Ｃとの間に流れる電流を表す。ドレイン領域側に形成されたシールド電極４２が第２チャネル形成領域３４Ｂに及ぼす電界の影響により、第２チャネル形成領域３４Ｂが構成する第２トランジスタＴSig_2の閾値電圧はマイナス側にシフトする。図７の（Ｂ）に示すＶ1は、シールド電極４２がない場合に第２チャネル形成領域３４Ｂが構成する第２トランジスタＴSig_2がオフ状態となる電圧を示す。同様に、図７の（Ｂ）に示すＶ2は、シールド電極４２がある場合にトランジスタがオフ状態となる電圧を示す。シールド電極４２を付加した場合、Ｖ31B-35Cの値が図７の（Ｂ）に示すＶ2よりマイナス側であれば、トランジスタはオフ状態となる。そして、この状態においては、上述した空乏層の形成効果により、破線で示すグラフに対し、実線で示すグラフはＩ35B-35Cの値が低く抑えられている。すなわち、リーク電流が抑制されている。
以上、シールド電極４２の作用について説明した。次いで、上述した実施例１の駆動回路を用いた発光部ＥＬＰの駆動方法の説明を行う。尚、図３６に示した従来の５Ｔｒ／１Ｃ駆動回路の駆動方法は、以下説明する実施例１の駆動方法と同様である。尚、後述する実施例２乃至実施例８においても同様である。
尚、上述したように、各種の処理（閾値電圧キャンセル処理、書込み処理、移動度補正処理）が全て完了した後、直ちに発光状態が始まるものとして説明するが、これに限るものではない。
後述する実施例２乃至実施例１０も含め、以下の説明において、電圧あるいは電位の値を以下のとおりとするが、これは、あくまでも説明のための値であり、これらの値に限定されるものではない。
ＶSig ：発光部ＥＬＰにおける輝度を制御するための映像信号
・・・０ボルト〜１５ボルト
ＶCC ：発光部ＥＬＰの発光を制御するための電流供給部の電圧
・・・２０ボルト
ＶOfs ：駆動トランジスタＴDrvのゲート電極の電位（第１ノードＮＤ1の電位）を初期化するための電圧
・・・０ボルト
ＶSS ：駆動トランジスタＴDrvのソース領域の電位（第２ノードＮＤ2の電位）を初期化するための電圧
・・・−１０ボルト
Ｖth ：駆動トランジスタＴDrvの閾値電圧
・・・３ボルト
ＶCat ：発光部ＥＬＰのカソード電極に印加される電圧
・・・０ボルト
Ｖth-EL：発光部ＥＬＰの閾値電圧
・・・３ボルト
［期間−ＴＰ（５）-1］（図４、及び、図５の（Ａ）参照）
この［期間−ＴＰ（５）-1］は、例えば、前の表示フレームにおける動作であり、前回の各種の処理完了後に第（ｎ，ｍ）番目の有機ＥＬ素子１０が発光状態にある期間である。即ち、第（ｎ，ｍ）番目の副画素を構成する有機ＥＬ素子１０における発光部ＥＬＰには、後述する式（５）に基づくドレイン電流Ｉ’dsが流れており、第（ｎ，ｍ）番目の副画素を構成する有機ＥＬ素子１０の輝度は、係るドレイン電流Ｉ’dsに対応した値である。ここで、映像信号書込みトランジスタＴSig、第１ノード初期化トランジスタＴND1及び第２ノード初期化トランジスタＴND2はオフ状態であり、発光制御トランジスタＴEL_C及び駆動トランジスタＴDrvはオン状態である。第（ｎ，ｍ）番目の有機ＥＬ素子１０の発光状態は、第（ｍ＋ｍ’）行目に配列された有機ＥＬ素子１０の水平走査期間の開始直前まで継続される。
図４に示す［期間−ＴＰ（５）0］〜［期間−ＴＰ（５）4］は、前回の各種の処理完了後の発光状態が終了した後から、次の書込み処理が行われる直前までの動作期間である。即ち、この［期間−ＴＰ（５）0］〜［期間−ＴＰ（５）4］は、例えば、前の表示フレームにおける第（ｍ＋ｍ’）番目の水平走査期間の始期から、現表示フレームにおける第（ｍ−１）番目の水平走査期間の終期までの或る時間長さの期間である。尚、［期間−ＴＰ（５）1］〜［期間−ＴＰ（５）4］を、現表示フレームにおける第ｍ番目の水平走査期間内に含む構成とすることもできる。
そして、この［期間−ＴＰ（５）0］〜［期間−ＴＰ（５）4］において、第（ｎ，ｍ）番目の有機ＥＬ素子１０は原則として非発光状態にある。即ち、［期間−ＴＰ（５）0］〜［期間−ＴＰ（５）1］、［期間−ＴＰ（５）3］〜［期間−ＴＰ（５）4］においては、発光制御トランジスタＴEL_Cはオフ状態であるので、有機ＥＬ素子１０は発光しない。尚、［期間−ＴＰ（５）2］においては、発光制御トランジスタＴEL_Cはオン状態となる。しかし、この期間においては後述する閾値電圧キャンセル処理が行われている。閾値電圧キャンセル処理の説明において詳しく述べるが、後述する式（２）を満たすことを前提とすれば、有機ＥＬ素子１０が発光することはない。
以下、［期間−ＴＰ（５）0］〜［期間−ＴＰ（５）4］の各期間について、先ず、説明する。尚、［期間−ＴＰ（５）1］の始期や、［期間−ＴＰ（５）1］〜［期間−ＴＰ（５）4］の各期間の長さは、有機ＥＬ表示装置の設計に応じて適宜設定すればよい。
［期間−ＴＰ（５）0］
上述したように、この［期間−ＴＰ（５）0］において、第（ｎ，ｍ）番目の有機ＥＬ素子１０は、非発光状態にある。映像信号書込みトランジスタＴSig、第１ノード初期化トランジスタＴND1、第２ノード初期化トランジスタＴND2はオフ状態である。また、［期間−ＴＰ（５）-1］から［期間−ＴＰ（５）0］に移る時点で、発光制御トランジスタＴEL_Cがオフ状態となるが故に、第２ノードＮＤ2（駆動トランジスタＴDrvのソース領域あるいは発光部ＥＬＰのアノード電極）の電位は、（Ｖth-EL＋ＶCat）まで低下し、発光部ＥＬＰは非発光状態となる。また、第２ノードＮＤ2の電位低下に倣うように、浮遊状態の第１ノードＮＤ1（駆動トランジスタＴDrvのゲート電極）の電位も低下する。
［期間−ＴＰ（５）1］（図４、図５の（Ｂ）及び（Ｃ）参照）
この［期間−ＴＰ（５）1］において、後述する閾値電圧キャンセル処理を行うための前処理が行われる。即ち、［期間−ＴＰ（５）1］の開始時、第１ノード初期化トランジスタ制御回路１０４及び第２ノード初期化トランジスタ制御回路１０５の動作に基づき第１ノード初期化トランジスタ制御線ＡＺND1及び第２ノード初期化トランジスタ制御線ＡＺND2をハイレベルとすることによって、第１ノード初期化トランジスタＴND1及び第２ノード初期化トランジスタＴND2をオン状態とする。その結果、第１ノードＮＤ1の電位は、ＶOfs（例えば、０ボルト）となる。一方、第２ノードＮＤ2の電位は、ＶSS（例えば、−１０ボルト）となる。そして、この［期間−ＴＰ（５）1］の完了以前において、第２ノード初期化トランジスタ制御回路１０５の動作に基づき第２ノード初期化トランジスタ制御線ＡＺND2をローレベルとすることによって、第２ノード初期化トランジスタＴND2をオフ状態とする。尚、第１ノード初期化トランジスタＴND1のオン状態及び第２ノード初期化トランジスタＴND2を同時にオン状態としてもよいし、第１ノード初期化トランジスタＴND1を先にオン状態としてもよいし、第２ノード初期化トランジスタＴND2を先にオン状態としてもよい。
以上の処理により、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差がＶth以上となる。駆動トランジスタＴDrvはオン状態である。
［期間−ＴＰ（５）2］（図４、及び、図５の（Ｄ）参照）
次に、閾値電圧キャンセル処理が行われる。即ち、第１ノード初期化トランジスタＴND1のオン状態を維持したまま、発光制御トランジスタ制御回路１０３の動作に基づき発光制御トランジスタ制御線ＣＬEL_Cをハイレベルとすることによって、発光制御トランジスタＴEL_Cをオン状態とする。その結果、第１ノードＮＤ1の電位は変化しないが（ＶOfs＝０ボルトを維持）、第１ノードＮＤ1の電位から駆動トランジスタＴDrvの閾値電圧Ｖthを減じた電位に向かって、第２ノードＮＤ2の電位は変化する。即ち、浮遊状態の第２ノードＮＤ2の電位が上昇する。そして、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差がＶthに達すると、駆動トランジスタＴDrvがオフ状態となる。具体的には、浮遊状態の第２ノードＮＤ2の電位が（ＶOfs−Ｖth＝−３ボルト＞ＶSS）に近づき、最終的に（ＶOfs−Ｖth）となる。ここで、以下の式（２）が保証されていれば、云い換えれば、式（２）を満足するように電位を選択、決定しておけば、発光部ＥＬＰが発光することはない。
（ＶOfs−Ｖth）＜（Ｖth-EL＋ＶCat） （２）
この［期間−ＴＰ（５）2］にあっては、第２ノードＮＤ2の電位は、最終的に、（ＶOfs−Ｖth）となる。即ち、駆動トランジスタＴDrvの閾値電圧Ｖth、及び、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfsのみに依存して、第２ノードＮＤ2の電位は決定される。云い換えれば、発光部ＥＬＰの閾値電圧Ｖth-ELには依存しない。
［期間−ＴＰ（５）3］（図４、及び、図６の（Ａ）参照）
その後、第１ノード初期化トランジスタＴND1のオン状態を維持したまま、発光制御トランジスタ制御回路１０３の動作に基づき発光制御トランジスタ制御線ＣＬEL_Cをローレベルとすることによって、発光制御トランジスタＴEL_Cをオフ状態とする。その結果、第１ノードＮＤ1の電位は変化せず（ＶOfs＝０ボルトを維持）、浮遊状態の第２ノードＮＤ2の電位も変化せず、（ＶOfs−Ｖth＝−３ボルト）を保持する。
［期間−ＴＰ（５）4］（図４、及び、図６の（Ｂ）参照）
次いで、第１ノード初期化トランジスタ制御回路１０４の動作に基づき第１ノード初期化トランジスタ制御線ＡＺND1をローレベルとすることによって、第１ノード初期化トランジスタＴND1をオフ状態とする。第１ノードＮＤ1及び第２ノードＮＤ2の電位は、実質上、変化しない。実際には、寄生容量等の静電結合により電位変化が生じ得るが、通常、これらは無視することができる。
次いで、図４に示す［期間−ＴＰ（５）5］〜［期間−ＴＰ（５）7］の各期間について説明する。尚、後述するように、［期間−ＴＰ（５）5］において書込み処理が行われ、［期間−ＴＰ（５）6］において移動度補正処理が行われる。上述したように、これらの処理は、第ｍ番目の水平走査期間内に行われる必要がある。説明の便宜のため、［期間−ＴＰ（５）5］の始期と［期間−ＴＰ（５）6］の終期とは、それぞれ、第ｍ番目の水平走査期間の始期と終期とに一致するものとして説明する。
［期間−ＴＰ（５）5］（図４、及び、図６の（Ｃ）参照）
その後、駆動トランジスタＴDrvに対する書込み処理を実行する。具体的には、第１ノード初期化トランジスタＴND1、第２ノード初期化トランジスタＴND2、及び、発光制御トランジスタＴEL_Cのオフ状態を維持したまま、映像信号出力回路１０２の動作に基づき、データ線ＤＴＬの電位を、発光部ＥＬＰにおける輝度を制御するための映像信号ＶSigとし、次いで、走査回路１０１の動作に基づき走査線ＳＣＬをハイレベルとすることによって、映像信号書込みトランジスタＴSigをオン状態とする（尚、映像信号書込みトランジスタＴSigのオン状態とは、第１トランジスタＴSig_1と第２トランジスタＴSig_2の双方がオン状態であることを意味し、映像信号書込みトランジスタＴSigのオフ状態とは、第１トランジスタＴSig_1と第２トランジスタＴSig_2の少なくとも一方がオフ状態であることを意味する）。その結果、第１ノードＮＤ1の電位は、ＶSigへと上昇する。
ここで、コンデンサ部Ｃ1の容量は値ｃ1であり、発光部ＥＬＰの寄生容量ＣELの容量は値ｃELである。そして、駆動トランジスタＴDrvのゲート電極とソース領域との間の寄生容量の値をｃgsとする。駆動トランジスタＴDrvのゲート電極の電位がＶOfsからＶSig（＞ＶOfs）に変化したとき、コンデンサ部Ｃ1の両端の電位（第１ノードＮＤ1及び第２ノードＮＤ2の電位）は、原則として、変化する。即ち、駆動トランジスタＴDrvのゲート電極の電位（＝第１ノードＮＤ1の電位）の変化分（ＶSig−ＶOfs）に基づく電荷が、コンデンサ部Ｃ1、発光部ＥＬＰの寄生容量ＣEL、駆動トランジスタＴDrvのゲート電極とソース領域との間の寄生容量に振り分けられる。然るに、値ｃELが、値ｃ1及び値ｃgsと比較して十分に大きな値であれば、駆動トランジスタＴDrvのゲート電極の電位の変化分（ＶSig−ＶOfs）に基づく駆動トランジスタＴDrvのソース領域（第２ノードＮＤ2）の電位の変化は小さい。そして、一般に、発光部ＥＬＰの寄生容量ＣELの容量値ｃELは、コンデンサ部Ｃ1の容量値ｃ1及び駆動トランジスタＴDRVの寄生容量の値ｃgsよりも大きい。そこで、説明の便宜のため、特段の必要がある場合を除き、第１ノードＮＤ1の電位変化により生ずる第２ノードＮＤ2の電位変化は考慮せずに説明を行う。後述する実施例９において変形例２として説明する３Ｔｒ／１Ｃ駆動回路を除く他の駆動回路においても同様である。駆動トランジスタＴDrvのゲート電極（第１ノードＮＤ1）の電位をＶg、駆動トランジスタＴDrvのソース領域（第２ノードＮＤ2）の電位をＶsとしたとき、Ｖgの値、Ｖsの値は以下のとおりとなる。それ故、第１ノードＮＤ1と第２ノードＮＤ2の電位差、即ち、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差Ｖgsは、以下の式（３）で表すことができる。
Ｖg ＝ＶSig
Ｖs ≒ＶOfs−Ｖth
Ｖgs≒ＶSig−（ＶOfs−Ｖth） （３）
即ち、駆動トランジスタＴDrvに対する書込み処理において得られたＶgsは、発光部ＥＬＰにおける輝度を制御するための映像信号ＶSig、駆動トランジスタＴDrvの閾値電圧Ｖth、及び、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfsのみに依存している。そして、発光部ＥＬＰの閾値電圧Ｖth-ELとは無関係である。
［期間−ＴＰ（５）6］（図４、及び、図６の（Ｄ）参照）
その後、駆動トランジスタＴDrvの移動度μの大小に基づく駆動トランジスタＴDrvのソース領域（第２ノードＮＤ2）の電位の補正（移動度補正処理）を行う。
一般に、駆動トランジスタＴDrvをポリシリコン薄膜トランジスタ等から作製した場合、トランジスタ間で移動度μにばらつきが生じることは避け難い。従って、移動度μに差異がある複数の駆動トランジスタＴDrvのゲート電極に同じ値の映像信号ＶSigを印加したとしても、移動度μの大きい駆動トランジスタＴDrvを流れるドレイン電流Ｉdsと、移動度μの小さい駆動トランジスタＴDrvを流れるドレイン電流Ｉdsとの間に、差異が生じてしまう。そして、このような差異が生じると、有機ＥＬ表示装置の画面の均一性（ユニフォーミティ）が損なわれてしまう。
そこで、駆動トランジスタＴDrvのオン状態を維持したまま、発光制御トランジスタ制御回路１０３の動作に基づき発光制御トランジスタ制御線ＣＬEL_Cをハイレベルとすることによって、発光制御トランジスタＴEL_Cをオン状態とし、次いで、所定の時間（ｔ0）が経過した後、走査回路１０１の動作に基づき走査線ＳＣＬをローレベルとすることによって、映像信号書込みトランジスタＴSigをオフ状態とし、第１ノードＮＤ1（駆動トランジスタＴDrvのゲート電極）を浮遊状態とする。そして、以上の結果、駆動トランジスタＴDrvの移動度μの値が大きい場合、駆動トランジスタＴDrvのソース領域における電位の上昇量ΔＶ（電位補正値）は大きくなり、駆動トランジスタＴDrvの移動度μの値が小さい場合、駆動トランジスタＴDrvのソース領域における電位の上昇量ΔＶ（電位補正値）は小さくなる。ここで、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差Ｖgsは、式（３）から以下の式（４）のように変形される。
Ｖgs≒ＶSig−（ＶOfs−Ｖth）−ΔＶ （４）
尚、移動度補正処理を実行するための所定の時間（［期間−ＴＰ（５）6］の全時間ｔ0）は、有機ＥＬ表示装置の設計の際、設計値として予め決定しておけばよい。また、このときの駆動トランジスタＴDrvのソース領域における電位（ＶOfs−Ｖth＋ΔＶ）が以下の式（２’）を満足するように、［期間−ＴＰ（５）6］の全時間ｔ0は決定されている。そして、これによって、［期間−ＴＰ（５）6］において、発光部ＥＬＰが発光することはない。更には、この移動度補正処理によって、係数ｋ（≡（１／２）・（Ｗ／Ｌ）・Ｃox）のばらつきの補正も同時に行われる。
（ＶOfs−Ｖth＋ΔＶ）＜（Ｖth-EL＋ＶCat） （２’）
［期間−ＴＰ（５）7］（図４、及び、図６の（Ｅ）参照）
以上の操作によって、閾値電圧キャンセル処理、書込み処理、移動度補正処理が完了する。ところで、走査回路１０１の動作に基づき走査線ＳＣＬがローレベルとなる結果、映像信号書込みトランジスタＴSigがオフ状態となり、第１ノードＮＤ1、即ち、駆動トランジスタＴDrvのゲート電極は浮遊状態となる。一方、発光制御トランジスタＴEL_Cはオン状態を維持しており、発光制御トランジスタＴEL_Cのドレイン領域は、発光部ＥＬＰの発光を制御するための電流供給部１００（電圧ＶCC、例えば２０ボルト）に接続された状態にある。従って、以上の結果として、第２ノードＮＤ2の電位は上昇する。
ここで、上述したとおり、駆動トランジスタＴDrvのゲート電極は浮遊状態にあり、しかも、コンデンサ部Ｃ1が存在するが故に、所謂ブートストラップ回路におけると同様の現象が駆動トランジスタＴDrvのゲート電極に生じ、第１ノードＮＤ1の電位も上昇する。その結果、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差Ｖgsは、式（４）の値を保持する。
また、第２ノードＮＤ2の電位が上昇し、（Ｖth-EL＋ＶCat）を越えるので、発光部ＥＬＰは発光を開始する。このとき、発光部ＥＬＰを流れる電流は、駆動トランジスタＴDrvのドレイン領域からソース領域へと流れるドレイン電流Ｉdsであるので、式（１）で表すことができる。ここで、式（１）と式（４）から、式（１）は、以下の式（５）にように変形することができる。
Ｉds＝ｋ・μ・（ＶSig−ＶOfs−ΔＶ）2 （５）
従って、発光部ＥＬＰを流れる電流Ｉdsは、例えば、ＶOfsを０ボルトに設定したとした場合、発光部ＥＬＰにおける輝度を制御するための映像信号ＶSigの値から、駆動トランジスタＴDrvの移動度μに起因した第２ノードＮＤ2（駆動トランジスタＴDrvのソース領域）における電位補正値ΔＶの値を減じた値の２乗に比例する。云い換えれば、発光部ＥＬＰを流れる電流Ｉdsは、発光部ＥＬＰの閾値電圧Ｖth-EL、及び、駆動トランジスタＴDrvの閾値電圧Ｖthには依存しない。即ち、発光部ＥＬＰの発光量（輝度）は、発光部ＥＬＰの閾値電圧Ｖth-ELの影響、及び、駆動トランジスタＴDrvの閾値電圧Ｖthの影響を受けない。そして、第（ｎ，ｍ）番目の有機ＥＬ素子１０の輝度は、係る電流Ｉdsに対応した値である。
しかも、移動度μの大きな駆動トランジスタＴDrvほど、電位補正値ΔＶが大きくなるので、式（４）の左辺のＶgsの値が小さくなる。従って、式（５）において、移動度μの値が大きくとも、（ＶSig−ＶOfs−ΔＶ）2の値が小さくなる結果、ドレイン電流Ｉdsを補正することができる。即ち、移動度μの異なる駆動トランジスタＴDrvにおいても、映像信号ＶSigの値が同じであれば、ドレイン電流Ｉdsが略同じとなる結果、発光部ＥＬＰを流れ、発光部ＥＬＰの輝度を制御する電流Ｉdsが均一化される。即ち、移動度μのばらつき（更には、ｋのばらつき）に起因する発光部の輝度のばらつきを補正することができる。
発光部ＥＬＰの発光状態を第（ｍ＋ｍ’−１）番目の水平走査期間まで継続する。この時点は、［期間−ＴＰ（５）-1］の終わりに相当する。
以上によって、有機ＥＬ素子１０［第（ｎ，ｍ）番目の副画素（有機ＥＬ素子１０）］の発光の動作が完了する。
実施例２も、本発明の第１の態様に係る有機ＥＬ表示装置、及び、本発明の第１の態様に係る有機ＥＬ素子に関する。
実施例２は実施例１の変形である。実施例２は実施例１に対し、第２トランジスタは、更に、第２のシールド電極を備える点が相違する。
実施例２の有機ＥＬ表示装置の概念図は上述した図２と同様である。実施例２の駆動回路の等価回路図を図８に示し、有機ＥＬ素子１０の一部分の模式的な一部断面図を図９の（Ａ）に示す。図９の（Ｂ）は、上述した図７の（Ａ）に対応する図であり、［期間−ＴＰ（５）7］において、映像信号書込みトランジスタＴSigがオフ状態にあるときの、第２チャネル形成領域３４Ｂ付近の状況を模式的に示した図である。
実施例２の駆動回路における駆動のタイミングチャートは上述した図４と同様である。また、各トランジスタのオン／オフ状態等も上述した図５の（Ａ）〜（Ｄ）及び図６の（Ａ）〜（Ｅ）と同様である。後述する実施例３乃至実施例８においても同様である。
図８、及び、図９の（Ａ）に示すように、実施例２の駆動回路にあっては、第２トランジスタＴSig_2は、実施例１で説明したシールド電極４２（以下、第１のシールド電極４２と呼ぶ場合がある）の他、更に、第２チャネル形成領域３４Ｂの他方の面と絶縁層４０を介して対向した第２のシールド電極４３を有している。そして、第２のシールド電極４３は、絶縁層４０に設けられたコンタクトホールを介して、第１トランジスタＴSig_1の他方のソース／ドレイン領域と第２トランジスタＴSig_2の一方のソース／ドレイン領域とを兼ねる共通領域３５Ｃに接続されている。第２のシールド電極４３も、第１のシールド電極４２と同様に、種々の周知の方法により形成することができる。
上述した第２のシールド電極４３を除く他、実施例２の有機ＥＬ表示装置、有機ＥＬ素子、及び、駆動回路の構造、構成は実施例１で説明したと同様である。また、実施例２の駆動回路の動作や駆動方法は、実施例１において説明したと同様であるので、説明を省略する。
実施例２にあっては、実施例１において説明した第１のシールド電極４２の他、共通領域３５Ｃに接続された第２のシールド電極４３の影響が第２チャネル形成領域３４Ｂに及ぶ。上述したように、オフ状態においては、共通領域３５Ｃの電位は第１のシールド電極４２の電位よりも低い。このため、実施例１に対し、第２トランジスタＴSig_2の閾値電圧がマイナス側にシフトする程度が相対的に弱まる。これにより、上述した図７の（Ｂ）におけるＶ2の値がＶ1側にシフトする。従って、第２トランジスタＴSig_2をオフ状態とするためにゲート電極３１Ｂに印加すべき電圧の絶対値は、実施例１よりも小さくなる。これにより、映像信号書込みトランジスタＴSigのゲート電極に印加される信号の振幅の値（換言すれば、所謂オン電圧とオフ電圧の差の値）を、実施例１よりも小さく設定することができる。
実施例３も、本発明の第１の態様に係る有機ＥＬ表示装置、及び、本発明の第１の態様に係る有機ＥＬ素子に関する。
実施例３も実施例１の変形である。実施例３は実施例１に対し、第１トランジスタＴSig_1は、更に、第３のシールド電極を有している点が相違する。
実施例３の有機ＥＬ表示装置の概念図は上述した図２と同様である。実施例３の駆動回路の等価回路図を図１０の（Ａ）に示す。図１０の（Ｂ）は、有機ＥＬ素子１０の一部分の模式的な一部断面図である。
図１０の（Ａ）及び（Ｂ）に示すように、実施例３の駆動回路にあっては、実施例１で説明した第１のシールド電極４２の他、第１トランジスタＴSig_1は、更に、第１チャネル形成領域３４Ａの他方の面と絶縁層４０を介して対向した第３のシールド電極４４を有している。第３のシールド電極４４は、第１トランジスタＴSig_1の一方のソース／ドレイン領域３５Ａに接続されている。より具体的には、実施例３においては、一方のソース／ドレイン領域３５Ａと接続される配線３８からの延在部がシールド電極４４を構成している。第３のシールド電極４４も、第１のシールド電極４２と同様に、種々の周知の方法により形成することができる。
上述した第３のシールド電極４４を除く他、実施例３の有機ＥＬ表示装置、有機ＥＬ素子、及び、駆動回路の構造、構成は実施例１で説明したと同様である。また、実施例３の駆動回路の動作や駆動方法は、実施例１において説明したと同様であるので、説明を省略する。
実施例３にあっては、実施例１において説明した効果に加えて、第３のシールド電極４４の影響により、第１チャネル形成領域３４Ａについても実施例１において図７を参照して説明したと同様の効果が起こる。具体的には、映像信号書込みトランジスタＴSigがオフ状態にあるときの、第１チャネル形成領域３４Ａ付近の状況は、図７の（Ａ）において、符号３１Ｂ，３４Ｂ，３５Ｂをそれぞれ符号３１Ａ，３４Ａ，３５Ａと置き換えたものとなる。これにより、第１チャネル形成領域３４Ａの共通領域３５Ｃ側にも空乏層が発生するので、第１チャネル形成領域３４Ａと共通領域３５Ｃとの間により電流が流れにくくなる。
第１チャネル形成領域３４Ａを介したリーク電流等により共通領域３５Ｃの電位が変化すると、その影響は、最終的には第１ノードＮＤ1の電位に及ぶ。実施例３においては、第１チャネル形成領域３４Ａを介したリーク電流が減少するので、上述した影響を抑制することができる。
実施例４も、本発明の第１の態様に係る有機ＥＬ表示装置、及び、本発明の第１の態様に係る有機ＥＬ素子に関する。
実施例４も実施例１の変形である。実施例４は実施例１に対し、第２トランジスタは、更に、第２のシールド電極を有し、第１トランジスタは、更に、第３のシールド電極及び第４のシールド電極を有する点が相違する。
実施例４の有機ＥＬ表示装置の概念図は上述した図２と同様である。実施例４の駆動回路の等価回路図を図１１の（Ａ）に示す。図１１の（Ｂ）は、有機ＥＬ素子１０の一部分の模式的な一部断面図である。
図１１の（Ａ）及び（Ｂ）に示すように、実施例４の駆動回路にあっては、実施例１で説明した第１のシールド電極４２の他、第２トランジスタＴSig_2は、更に、第２チャネル形成領域３４Ｂの他方の面と絶縁層４０を介して対向した第２のシールド電極４３を有している。また、第１トランジスタＴSig_1は、更に、第１チャネル形成領域３４Ａの他方の面と絶縁層４０を介して対向した第３のシールド電極４４及び第４のシールド電極４５を有している。そして、第２のシールド電極４３と第４のシールド電極４５とは、第１トランジスタＴSig_1の他方のソース／ドレイン領域と第２トランジスタＴSig_2の一方のソース／ドレイン領域とを兼ねる共通領域３５Ｃに接続されている。また、第３のシールド電極４４は、第１トランジスタＴSig_1の一方のソース／ドレイン領域３５Ａに接続されている。
第２のシールド電極４３の構造や接続は、実施例２において説明したと同様である。第３のシールド電極４４の構造や接続は、実施例３において説明したと同様である。
第４のシールド電極４５は、第２のシールド電極４３と同様に、映像信号書込みトランジスタＴSigの共通領域３５Ｃに接続されている。第４のシールド電極４５も、第１のシールド電極４２と同様に、種々の周知の方法により形成することができる。
上述したシールド電極４３，４４，４５を除く他、実施例４の有機ＥＬ表示装置、有機ＥＬ素子、及び、駆動回路の構造、構成は実施例１で説明したと同様である。また、実施例４の駆動回路の動作や駆動方法は、実施例１において説明したと同様であるので、説明を省略する。
実施例４にあっては、第２トランジスタＴSig_2の構成は、実施例２で説明したと同様である。また、第１トランジスタＴSig_1も、実施例２の第２トランジスタＴSig_2と同様の構成となり、第１トランジスタＴSig_1の閾値電圧がマイナス側にシフトする程度が相対的に弱まる。従って、実施例２で説明したと同様に、映像信号書込みトランジスタＴSigのゲート電極に印加される信号の振幅の値を小さく設定することができる。
実施例５、後述する実施例６乃至実施例８、及び、実施例１０は、本発明の第２の態様に係る有機ＥＬ表示装置、及び、本発明の第２の態様に係る有機ＥＬ素子に関する。尚、上述した実施例１乃至実施例４との対比の便宜上、実施例５、及び、後述する実施例６乃至実施例８を、５つのトランジスタと１つのコンデンサ部から成る駆動回路を備えた実施例として説明する。
実施例５の有機ＥＬ表示装置の概念図は上述した図２と同様である。実施例５の駆動回路の等価回路図を図１２の（Ａ）に示す。図１２の（Ｂ）は、有機ＥＬ素子１０の第１ノード初期化トランジスタＴND1を含む模式的な一部断面図である。実施例５の駆動回路においては、第１ノード初期化トランジスタＴND1を、実施例１において説明した映像信号トランジスタＴSigと同様の構造とした。
図１２の（Ａ）に示すように、映像信号書込みトランジスタＴSigにおいては、
（Ｂ−１）一方のソース／ドレイン領域は、データ線ＤＴＬに接続されており、
（Ｂ−２）他方のソース／ドレイン領域は、駆動トランジスタＴDrvのゲート電極、且つ、コンデンサ部Ｃ1の他方の電極に接続されており、第１ノードＮＤ1を構成し、
（Ｂ−３）ゲート電極は、走査線ＳＣＬに接続されている。後述する実施例６乃至実施例８、実施例１０においても同様である。
図１２の（Ｂ）に示すように、実施例５における駆動回路を構成するトランジスタ及びコンデンサ部Ｃ1は支持体２０上に形成され、発光部ＥＬＰは、例えば、層間絶縁層４６を介して、駆動回路を構成するトランジスタ及びコンデンサ部Ｃ1の上方に形成されている。後述する実施例６乃至実施例８、実施例１０においても同様である。尚、図１２の（Ｂ）、並びに、後述する図１３の（Ｂ）、図１４の（Ｂ）、及び、図１５の（Ｂ）においては、第１ノード初期化トランジスタＴND1のみを図示する。第１ノード初期化トランジスタＴND1以外のトランジスタは隠れて見えない。
駆動回路は第１ノード初期化トランジスタＴND1を備えている。第１ノード初期化トランジスタＴND1は、半導体層１３３、半導体層１３３に設けられたソース／ドレイン領域、及び、チャネル形成領域を備えている。図１２の（Ａ）及び（Ｂ）に示すように、実施例５においては、第１ノード初期化トランジスタＴND1は、デュアルゲート型のトランジスタから成り、第１ゲート電極１３１Ａと第１チャネル形成領域１３４Ａとを備えた第１トランジスタＴND1_1、及び、第２ゲート電極１３１Ｂと第２チャネル形成領域１３４Ｂとを備えた第２トランジスタＴND1_2から構成されている。後述する実施例６乃至実施例８においても同様である。
図１２の（Ｂ）に示すソース／ドレイン領域１３５Ａ，１３５Ｂ、及び、共通領域１３５Ｃは、それぞれ、半導体層１３３に設けられた領域である。共通領域１３５Ｃは、第１トランジスタＴND1_1の他方のソース／ドレイン領域と第２トランジスタＴND1_2の一方のソース／ドレイン領域とを兼ねる共通領域である。第１トランジスタＴND1_1の一方のソース／ドレイン領域１３５Ａは、第１ノード初期化電圧供給線ＰＳND1（図１２の（Ｂ）においては、配線１３８に相当する）に接続されている。第２トランジスタＴND1_2の他方のソース／ドレイン領域１３５Ｂは、第１ノードＮＤ1（図１２の（Ｂ）においては、より具体的には、第１ノードＮＤ1を構成するコンデンサ部Ｃ1の他方の電極３６）に接続されている。従って、第２トランジスタＴND1_2の他方のソース／ドレイン領域１３５Ｂも、実質的に第１ノードＮＤ1を構成する。第１トランジスタＴND1_1の第１ゲート電極１３１Ａ、及び、第２トランジスタＴND1_2の第２ゲート電極１３１Ｂは、第１ノード初期化トランジスタ制御線ＡＺND1に接続されている。第１トランジスタＴND1_1の第１ゲート電極１３１Ａは、第１チャネル形成領域１３４Ａの一方の面と絶縁層１４０を介して対向している。第２トランジスタＴND1_2の第２ゲート電極１３１Ｂは、第２チャネル形成領域１３４Ｂの一方の面と絶縁層１４０を介して対向している。後述する実施例６乃至実施例８、実施例１０においても同様である。
そして、第２トランジスタＴND1_2は、第２チャネル形成領域１３４Ｂの他方の面と絶縁層１４０を介して対向したシールド電極１４２を有している。シールド電極１４２は、第２トランジスタＴND1_2の他方のソース／ドレイン領域１３５Ｂに接続されている。より具体的には、実施例５においては、他方のソース／ドレイン領域１３５Ｂと接続される配線１４１からの延在部がシールド電極１４２を構成している。後述する実施例６乃至実施例８においても同様である。
尚、駆動トランジスタＴDrvの他のトランジスタも上記で説明したと同様に半導体層、ゲート絶縁膜、ゲート電極等から構成されている。後述する実施例６乃至実施例８、実施例１０においても同様である。
一方、コンデンサ部Ｃ1の構成は、実施例１における説明において、ゲート絶縁層３２をゲート絶縁層１３２と読み替えればよいので、説明を省略する。後述する実施例６乃至実施例８、実施例１０においても同様である。
第１ノード初期化トランジスタＴND1のオン／オフ動作は、第１ノード初期化トランジスタＴND1のゲート電極１３１Ａ，１３１Ｂに接続された第１ノード初期化トランジスタ制御線ＡＺND1によって制御される。第１ノード初期化電圧供給線ＰＳND1には、第１ノード初期化するための電圧ＶOfsが印加される。後述する実施例６乃至実施例８、実施例１０においても同様である。
実施例５の有機ＥＬ表示装置等を構成する他の構成要素の構造、構成は、実施例１で説明したと実質的に同様である。また、実施例５の駆動回路の動作や駆動方法は、実施例１において説明したと同様であるので、説明を省略する。後述する実施例６乃至実施例８においても同様である。
実施例５の駆動回路においては、第１ノード初期化トランジスタＴND1がオン状態からオフ状態となる際には、実施例１において映像信号書込みトランジスタＴSigについて説明したと実質的に同様の現象が起こる（尚、第１ノード初期化トランジスタＴND1のオン状態とは第１トランジスタＴND1_1と第２トランジスタＴND1_2の双方がオン状態であることを意味し、第１ノード初期化トランジスタＴND1のオフ状態とは、第１トランジスタＴND1_1と第２トランジスタＴND1_2の少なくとも一方がオフ状態であることを意味する。）。即ち、一方のソース／ドレイン領域１３５Ａと他方のソース／ドレイン領域１３５Ｂの電位に対し、共通領域１３５Ｃの電位は相対的にマイナス側に変化する。従って、この状態においては、共通領域１３５Ｃはソース領域、ソース／ドレイン領域１３５Ａ，１３５Ｂはドレイン領域となる。
そして、実施例１において説明したと同様に、第２チャネル形成領域１３４Ｂのキャリア（電子）は、シールド電極１４２により引きつけられる。これにより、第２チャネル形成領域１３４Ｂの共通領域１３５Ｃ側に空乏層が発生するので、第２チャネル形成領域１３４Ｂと共通領域１３５Ｃとの間によりリーク電流が流れにくくなる。上述したように、第２チャネル形成領域１３４Ｂは、実質的に第１ノードＮＤ1を構成する他方のソース／ドレイン領域１３５Ｂ側のチャネル形成領域である。従って、第１ノードＮＤ1を介したコンデンサ部Ｃ1の電荷量の変動を効果的に抑えることができる。
シールド電極１４２を付加することによる電流−電圧特性の変化は、実施例１において、図７の（Ｂ）を参照して説明したと同様であるので、説明を省略する。
尚、図１２の（Ａ）においては、映像信号トランジスタＴSigを所謂シングルゲートトランジスタとしたが、これに限るものではない。映像信号トランジスタＴSigを、上述した実施例１〜実施例４において説明した構成としてもよい。後述する実施例６乃至実施例８、実施例１０において参照する図１３、図１４、図１５、図３１においても同様である。
実施例６も、本発明の第２の態様に係る有機ＥＬ表示装置、及び、本発明の第２の態様に係る有機ＥＬ素子に関する。
実施例６の有機ＥＬ表示装置の概念図は上述した図２と同様である。実施例６の駆動回路の等価回路図を図１３の（Ａ）に示す。図１３の（Ｂ）は、有機ＥＬ素子１０の第１ノード初期化トランジスタＴND1を含む模式的な一部断面図である。実施例６の駆動回路においては、第１ノード初期化トランジスタＴND1を、実施例２において説明した映像信号トランジスタＴSigと同様の構造とした。
図１３の（Ａ）及び（Ｂ）に示すように、実施例６の駆動回路にあっては、第２トランジスタＴND1_2は、実施例５で説明したシールド電極１４２（以下、第１のシールド電極１４２と呼ぶ場合がある）の他、更に、第２チャネル形成領域１３４Ｂの他方の面と絶縁層１４０を介して対向した第２のシールド電極１４３を有している。そして、第２のシールド電極１４３は、絶縁層１４０に設けられたコンタクトホールを介して、第１トランジスタＴND1_1の他方のソース／ドレイン領域と第２トランジスタＴND1_2の一方のソース／ドレイン領域とを兼ねる共通領域１３５Ｃに接続されている。第２のシールド電極１４３も種々の周知の方法により形成することができる。
そして、実施例６にあっては、実施例５において説明した第１のシールド電極１４２の他、共通領域１３５Ｃに接続された第２のシールド電極１４３の影響が第２チャネル形成領域１３４Ｂに及ぶ。共通領域１３５Ｃの電位は第１のシールド電極１４２の電位よりも低い。実施例２において説明したと同様に、このため、実施例５に対し、第２トランジスタＴND1_2の閾値電圧がマイナス側にシフトする程度が相対的に弱まる。これにより、実施例２において説明したと同様に、第２トランジスタＴND1_2をオフ状態とするためにゲート電極１３１Ｂに印加すべき電圧の絶対値は、実施例５よりも小さくなる。これにより第１ノード初期化トランジスタＴND1のゲート電極に印加される信号の振幅の値を、実施例５よりも小さく設定することができる。
実施例７も、本発明の第２の態様に係る有機ＥＬ表示装置、及び、本発明の第２の態様に係る有機ＥＬ素子に関する。
実施例７の有機ＥＬ表示装置の概念図は上述した図２と同様である。実施例７の駆動回路の等価回路図を図１４の（Ａ）に示す。図１４の（Ｂ）は、有機ＥＬ素子１０の第１ノード初期化トランジスタＴND1を含む模式的な一部断面図である。実施例７の駆動回路においては、第１ノード初期化トランジスタＴND1を、実施例３において説明した映像信号トランジスタＴSigと同様の構造とした。
図１４の（Ａ）及び（Ｂ）に示すように、実施例７の駆動回路にあっては、実施例５で説明した第１のシールド電極１４２の他、第１トランジスタＴND1_1は、更に、第１チャネル形成領域１３４Ａの他方の面と絶縁層１４０を介して対向した第３のシールド電極１４４を有している。第３のシールド電極１４４は、第１トランジスタＴND1_1の一方のソース／ドレイン領域１３５Ａに接続されている。より具体的には、実施例７においては、一方のソース／ドレイン領域１３５Ａと接続される配線１３８からの延在部がシールド電極１４４を構成している。第３のシールド電極１４４も種々の周知の方法により形成することができる。
実施例３において説明したと同様に、実施例７にあっては、第３のシールド電極１４４の影響により、第１チャネル形成領域１３４Ａについても実施例１において図７の（Ａ）及び（Ｂ）を参照して説明したと同様の効果が起こる。これにより、第１チャネル形成領域１３４Ａの共通領域１３５Ｃ側にも空乏層が発生するので、第１チャネル形成領域１３４Ａと共通領域１３５Ｃとの間により電流が流れにくくなる。
実施例３において説明したと同様に、第１チャネル形成領域１３４Ａを介したリーク電流等により共通領域１３５Ｃの電位が変化すると、その影響は、最終的には第１ノードＮＤ1の電位に及ぶ。実施例７においては、第１チャネル形成領域１３４Ａを介したリーク電流が減少するので、上述した影響を抑制することができる。
実施例８も、本発明の第２の態様に係る有機ＥＬ表示装置、及び、本発明の第２の態様に係る有機ＥＬ素子に関する。
実施例８の有機ＥＬ表示装置の概念図は上述した図２と同様である。実施例８の駆動回路の等価回路図を図１５の（Ａ）に示す。図１５の（Ｂ）は、有機ＥＬ素子１０の第１ノード初期化トランジスタＴND1を含む模式的な一部断面図である。実施例８の駆動回路においては、第１ノード初期化トランジスタＴND1を、実施例４において説明した映像信号トランジスタＴSigと同様の構造とした。
図１５の（Ａ）及び（Ｂ）に示すように、実施例８の駆動回路にあっては、第２トランジスタＴND1_2は、更に、第２チャネル形成領域１３４Ｂの他方の面と絶縁層１４０を介して対向した第２のシールド電極１４３を有している。また、第１トランジスタＴND1_1は、更に、第１チャネル形成領域１３４Ａの他方の面と絶縁層１４０を介して対向した第３のシールド電極１４４及び第４のシールド電極１４５を有している。そして、第２のシールド電極１４３と第４のシールド電極１４５とは、第１トランジスタＴND1_1の他方のソース／ドレイン領域と第２トランジスタＴND1_2の一方のソース／ドレイン領域とを兼ねる共通領域１３５Ｃに接続されている。また、第３のシールド電極１４４は、第１トランジスタＴND1_1の一方のソース／ドレイン領域１３５Ａに接続されている。
第２のシールド電極１４３の構造や接続は、実施例６において説明したと同様である。第３のシールド電極１４４の構造や接続は、実施例７において説明したと同様である。
第４のシールド電極１４５は、第２のシールド電極１４３と同様に、第１ノード初期化トランジスタＴND1の共通領域１３５Ｃに接続されている。第４のシールド電極１４５も種々の周知の方法により形成することができる。
実施例８にあっては、第２トランジスタＴND1_2の構成は、実施例６で説明したと同様である。また、第１トランジスタＴND1_1も、実施例６の第２トランジスタＴND1_2と同様の構成となり、第１トランジスタＴND1_1の閾値電圧がマイナス側にシフトする程度が相対的に弱まる。従って、実施例２で説明したと同様に、第１ノード初期化トランジスタＴND1のゲート電極に印加される信号の振幅の値を小さく設定することができる。
以下、本発明の第１の態様に係る有機ＥＬ表示装置、及び、本発明の第１の態様に係る有機ＥＬ素子の種々の変形例について説明する。
上述した実施例１乃至実施例４については、駆動回路は５つのトランジスタと１つのコンデンサ部を備えるとして説明した。図１６に等価回路図を示す変形例１は、駆動回路が４つのトランジスタと１つのコンデンサ部を備える構成である。図２１に等価回路図を示す変形例２は、駆動回路が３つのトランジスタと１つのコンデンサ部を備える構成である。図２６に等価回路図を示す変形例３は、駆動回路が２つのトランジスタと１つのコンデンサ部を備える構成の例である。
これらの変形例において、駆動回路を構成する映像信号書込みトランジスタＴSigの構造を、実施例１乃至実施例４で説明した構造とすることができる。便宜の為、図１６、図２１、及び、図２６に示す等価回路においては、実施例１で参照した図１と同様に、映像信号書込みトランジスタＴSigは第１ノードＮＤ1側のシールド電極を有するとして記したが、これに限るものではない。
［変形例１：４Ｔｒ／１Ｃ駆動回路］
４Ｔｒ／１Ｃ駆動回路の等価回路図を図１６に示し、有機ＥＬ表示装置の概念図を図１７に示し、駆動のタイミングチャートを模式的に図１８に示し、各トランジスタのオン／オフ状態等を模式的に図１９の（Ａ）〜（Ｄ）及び図２０の（Ａ）〜（Ｄ）に示す。尚、図１９の（Ａ）〜（Ｄ）及び図２０の（Ａ）〜（Ｅ）においては、便宜上、駆動トランジスタを除く各トランジスタを、シングルゲート型であるかデュアルゲート型であるかに拘わらず、一つのスイッチで表現した。
この４Ｔｒ／１Ｃ駆動回路においては、第１ノード初期化トランジスタＴND1が省略されている。即ち、この４Ｔｒ／１Ｃ駆動回路は、映像信号書込みトランジスタＴSig、駆動トランジスタＴDrv、発光制御トランジスタＴEL_C、第２ノード初期化トランジスタＴND2の４つのトランジスタから構成され、更には、１つのコンデンサ部Ｃ1から構成されている。
［発光制御トランジスタＴEL_C］
発光制御トランジスタＴEL_Cの構成は、実施例１において説明した発光制御トランジスタＴEL_Cの構成と同じであるので、詳細な説明は省略する。
［駆動トランジスタＴDrv］
駆動トランジスタＴDrvの構成は、実施例１において説明した駆動トランジスタＴDrvの構成と同じであるので、詳細な説明は省略する。
［第２ノード初期化トランジスタＴND2］
第２ノード初期化トランジスタＴND2の構成は、実施例１において説明した第２ノード初期化トランジスタＴND2の構成と同じであるので、詳細な説明は省略する。
［映像信号書込みトランジスタＴSig］
映像信号書込みトランジスタＴSigの構成は、実施例１において説明した映像信号書込みトランジスタＴSigの構成と同じであるので、詳細な説明は省略する。但し、映像信号書込みトランジスタＴSigの一方のソース／ドレイン領域は、データ線ＤＴＬに接続されているが、映像信号出力回路１０２から、発光部ＥＬＰにおける輝度を制御するための映像信号ＶSigだけでなく、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfsも供給される。この点が、実施例１において説明した映像信号書込みトランジスタＴSigの動作と相違している。尚、映像信号出力回路１０２から、データ線ＤＴＬを介して、ＶSigやＶOfs以外の信号・電圧（例えば、プリチャージ駆動のための信号）が、一方のソース／ドレイン領域に供給されてもよい。
［発光部ＥＬＰ］
発光部ＥＬＰの構成は、実施例１において説明した発光部ＥＬＰの構成と同じであるので、詳細な説明は省略する。
以下、４Ｔｒ／１Ｃ駆動回路の動作説明を行う。
［期間−ＴＰ（４）-1］（図１８、及び、図１９の（Ａ）参照）
この［期間−ＴＰ（４）-1］は、例えば、前の表示フレームにおける動作であり、実施例１において説明した［期間−ＴＰ（５）-1］と同じ動作である。
図１８に示す［期間−ＴＰ（４）0］〜［期間−ＴＰ（４）4］は、図４に示す［期間−ＴＰ（５）0］〜［期間−ＴＰ（５）4］に対応する期間であり、次の書込み処理が行われる直前までの動作期間である。そして、実施例１と同様に、［期間−ＴＰ（４）0］〜［期間−ＴＰ（４）4］において、第（ｎ，ｍ）番目の有機ＥＬ素子１０は原則として非発光状態にある。但し、４Ｔｒ／１Ｃ駆動回路の動作においては、図１８に示す［期間−ＴＰ（４）5］〜［期間−ＴＰ（４）6］の他、［期間−ＴＰ（４）2］〜［期間−ＴＰ（４）4］も第ｍ番目の水平走査期間に包含される点が、実施例１の動作とは異なる。尚、説明の便宜のため、［期間−ＴＰ（４）2］の始期、及び、［期間−ＴＰ（４）6］の終期は、それぞれ、第ｍ番目の水平走査期間の始期、及び、終期に一致するものとして説明する。
以下、［期間−ＴＰ（４）0］〜［期間−ＴＰ（４）4］の各期間について、説明する。尚、実施例１において説明したと同様に、［期間−ＴＰ（４）1］の始期や、［期間−ＴＰ（４）1］〜［期間−ＴＰ（４）4］の各期間の長さは、有機ＥＬ表示装置の設計に応じて適宜設定すればよい。
［期間−ＴＰ（４）0］
この［期間−ＴＰ（４）0］は、例えば、前の表示フレームから現表示フレームにおける動作であり、実施例１において説明した［期間−ＴＰ（５）0］と、実質的に同じ動作である。
［期間−ＴＰ（４）1］（図１９の（Ｂ）参照）
この［期間−ＴＰ（４）1］は、実施例１において説明した［期間−ＴＰ（５）1］に相当する。この［期間−ＴＰ（４）1］において、後述する閾値電圧キャンセル処理を行うための前処理が行われる。［期間−ＴＰ（４）1］の開始時、第２ノード初期化トランジスタ制御回路１０５の動作に基づき第２ノード初期化トランジスタ制御線ＡＺND2をハイレベルとすることによって、第２ノード初期化トランジスタＴND2をオン状態とする。その結果、第２ノードＮＤ2の電位は、ＶSS（例えば、−１０ボルト）となる。また、第２ノードＮＤ2の電位低下に倣うように、浮遊状態の第１ノードＮＤ1（駆動トランジスタＴDrvのゲート電極）の電位も低下する。尚、［期間−ＴＰ（４）1］における第１ノードＮＤ1の電位は、［期間−ＴＰ（４）-1］における第１ノードＮＤ1の電位（前フレームのＶSigの値に応じて定まる）により左右されるので、一定の値をとるものではない。
［期間−ＴＰ（４）2］（図１９の（Ｃ）参照）
その後、映像信号出力回路１０２の動作に基づきデータ線ＤＴＬの電位をＶOfsとし、走査回路１０１の動作に基づき走査線ＳＣＬをハイレベルとすることによって、映像信号書込みトランジスタＴSigをオン状態とする。その結果、第１ノードＮＤ1の電位は、ＶOfs（例えば、０ボルト）となる。第２ノードＮＤ2の電位はＶSS（例えば、−１０ボルト）を保持する。その後、第２ノード初期化トランジスタ制御回路１０５の動作に基づき第２ノード初期化トランジスタ制御線ＡＺND2をローレベルとすることによって、第２ノード初期化トランジスタＴND2をオフ状態とする。
尚、［期間−ＴＰ（４）1］の開始と同時に、あるいは、［期間−ＴＰ（４）1］の途中で、映像信号書込みトランジスタＴSigをオン状態としてもよい。
以上の処理により、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差がＶth以上となり、駆動トランジスタＴDrvはオン状態となる。
［期間−ＴＰ（４）3］（図１９の（Ｄ）参照）
次に、閾値電圧キャンセル処理が行われる。即ち、映像信号書込みトランジスタＴSigのオン状態を維持したまま、発光制御トランジスタ制御回路１０３の動作に基づき発光制御トランジスタ制御線ＣＬEL_Cをハイレベルとすることによって、発光制御トランジスタＴEL_Cをオン状態とする。その結果、第１ノードＮＤ1の電位は変化しないが（ＶOfs＝０ボルトを維持）、第１ノードＮＤ1の電位から駆動トランジスタＴDrvの閾値電圧Ｖthを減じた電位に向かって、第２ノードＮＤ2の電位は変化する。即ち、浮遊状態の第２ノードＮＤ2の電位が上昇する。そして、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差がＶthに達すると、駆動トランジスタＴDrvがオフ状態となる。具体的には、浮遊状態の第２ノードＮＤ2の電位が（ＶOfs−Ｖth＝−３ボルト）に近づき、最終的に（ＶOfs−Ｖth）となる。ここで、上述した式（２）が保証されていれば、云い換えれば、式（２）を満足するように電位を選択、決定しておけば、発光部ＥＬＰが発光することはない。
この［期間−ＴＰ（４）3］にあっては、第２ノードＮＤ2の電位は、最終的に、（ＶOfs−Ｖth）となる。即ち、駆動トランジスタＴDrvの閾値電圧Ｖth、及び、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfsのみに依存して、第２ノードＮＤ2の電位は決定される。そして、発光部ＥＬＰの閾値電圧Ｖth-ELとは無関係である。
［期間−ＴＰ（４）4］（図２０の（Ａ）参照）
その後、映像信号書込みトランジスタＴSigのオン状態を維持したまま、発光制御トランジスタ制御回路１０３の動作に基づき発光制御トランジスタ制御線ＣＬEL_Cをローレベルとすることによって、発光制御トランジスタＴEL_Cをオフ状態とする。その結果、第１ノードＮＤ1の電位は変化せず（ＶOfs＝０ボルトを維持）、浮遊状態の第２ノードＮＤ2の電位も、実質上、変化せず（実際には、寄生容量等の静電結合により電位変化が生じ得るが、通常、これらは無視することができる）、（ＶOfs−Ｖth＝−３ボルト）を保持する。
次いで、［期間−ＴＰ（４）5］〜［期間−ＴＰ（４）7］の各期間について説明する。これらの期間は、実施例１において説明した［期間−ＴＰ（５）5］〜［期間−ＴＰ（５）7］と、実質的に同じ動作である。
［期間−ＴＰ（４）5］（図２０の（Ｂ）参照）
次に、駆動トランジスタＴDrvに対する書込み処理を実行する。具体的には、映像信号書込みトランジスタＴSigのオン状態を維持し、第２ノード初期化トランジスタＴND2、及び、発光制御トランジスタＴEL_Cのオフ状態を維持したまま、映像信号出力回路１０２の動作に基づきデータ線ＤＴＬの電位を、ＶOfsから、発光部ＥＬＰにおける輝度を制御するための映像信号ＶSigに切り替える。その結果、第１ノードＮＤ1の電位は、ＶSigへと上昇する。尚、映像信号書込みトランジスタＴSigを、一旦、オフ状態とし、映像信号書込みトランジスタＴSig、第２ノード初期化トランジスタＴND2、及び、発光制御トランジスタＴEL_Cのオフ状態を維持したまま、映像信号出力回路１０２の動作に基づきデータ線ＤＴＬの電位を、発光部ＥＬＰにおける輝度を制御するための映像信号ＶSigに変更し、その後、第２ノード初期化トランジスタＴND2、及び、発光制御トランジスタＴEL_Cのオフ状態を維持したまま、走査線ＳＣＬをハイレベルとすることによって、映像信号書込みトランジスタＴSigをオン状態としてもよい。
これによって、実施例１において説明したと同様に、第１ノードＮＤ1と第２ノードＮＤ2の電位差、即ち、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差Ｖgsとして、式（３）で説明した値を得ることができる。
即ち、４Ｔｒ／１Ｃ駆動回路においても、駆動トランジスタＴDrvに対する書込み処理において得られたＶgsは、発光部ＥＬＰにおける輝度を制御するための映像信号ＶSig、駆動トランジスタＴDrvの閾値電圧Ｖth、及び、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfsのみに依存している。そして、発光部ＥＬＰの閾値電圧Ｖth-ELとは無関係である。
［期間−ＴＰ（４）6］（図２０の（Ｃ）参照）
その後、駆動トランジスタＴDrvの移動度μの大小に基づく駆動トランジスタＴDrvのソース領域（第２ノードＮＤ2）の電位の補正（移動度補正処理）を行う。具体的には、実施例１において説明した［期間−ＴＰ（５）6］と同じ動作を行えばよい。尚、移動度補正処理を実行するための所定の時間（［期間−ＴＰ（４）6］の全時間ｔ0）は、有機ＥＬ表示装置の設計の際、設計値として予め決定しておけばよい。
［期間−ＴＰ（４）7］（図２０の（Ｄ）参照）
以上の操作によって、閾値電圧キャンセル処理、書込み処理、移動度補正処理が完了する。そして、実施例１において説明した［期間−ＴＰ（５）7］と同じ処理がなされ、第２ノードＮＤ2の電位が上昇し、（Ｖth-EL＋ＶCat）を越えるので、発光部ＥＬＰは発光を開始する。このとき、発光部ＥＬＰを流れる電流は、前述した式（５）にて得ることができるので、発光部ＥＬＰを流れる電流Ｉdsは、発光部ＥＬＰの閾値電圧Ｖth-EL、及び、駆動トランジスタＴDrvの閾値電圧Ｖthには依存しない。即ち、発光部ＥＬＰの発光量（輝度）は、発光部ＥＬＰの閾値電圧Ｖth-ELの影響、及び、駆動トランジスタＴDrvの閾値電圧Ｖthの影響を受けない。加えて、駆動トランジスタＴDrvにおける移動度μのばらつきに起因したドレイン電流Ｉdsのばらつき発生を抑制することができる。
そして、発光部ＥＬＰの発光状態を第（ｍ＋ｍ’−１）番目の水平走査期間まで継続する。この時点は、［期間−ＴＰ（４）-1］の終わりに相当する。
以上によって、有機ＥＬ素子１０［第（ｎ，ｍ）番目の副画素（有機ＥＬ素子１０）］の発光の動作が完了する。
次に、３Ｔｒ／１Ｃ駆動回路に関する説明を行う。
［変形例２：３Ｔｒ／１Ｃ駆動回路］
３Ｔｒ／１Ｃ駆動回路の等価回路図を図２１に示し、有機ＥＬ表示装置の概念図を図２２に示し、駆動のタイミングチャートを模式的に図２３に示し、各トランジスタのオン／オフ状態等を模式的に図２４の（Ａ）〜（Ｄ）及び図２５の（Ａ）〜（Ｅ）に示す。尚、図２４の（Ａ）〜（Ｄ）及び図２５の（Ａ）〜（Ｅ）においては、便宜上、駆動トランジスタを除く各トランジスタを、シングルゲート型であるかデュアルゲート型であるかに拘わらず、一つのスイッチで表現した。
この３Ｔｒ／１Ｃ駆動回路においては、第１ノード初期化トランジスタＴND1、及び、第２ノード初期化トランジスタＴND2の２つのトランジスタが省略されている。即ち、この３Ｔｒ／１Ｃ駆動回路は、映像信号書込みトランジスタＴSig、発光制御トランジスタＴEL_C、及び、駆動トランジスタＴDrvの３つのトランジスタから構成され、更には、１つのコンデンサ部Ｃ1から構成されている。
［発光制御トランジスタＴEL_C］
発光制御トランジスタＴEL_Cの構成は、実施例１において説明した発光制御トランジスタＴEL_Cの構成と同じであるので、詳細な説明は省略する。
［駆動トランジスタＴDrv］
駆動トランジスタＴDrvの構成は、実施例１において説明した駆動トランジスタＴDrvの構成と同じであるので、詳細な説明は省略する。
［映像信号書込みトランジスタＴSig］
映像信号書込みトランジスタＴSigの構成は、実施例１において説明した映像信号書込みトランジスタＴSigの構成と同じであるので、詳細な説明は省略する。但し、映像信号書込みトランジスタＴSigの一方のソース／ドレイン領域は、データ線ＤＴＬに接続されているが、映像信号出力回路１０２から、発光部ＥＬＰにおける輝度を制御するための映像信号ＶSigだけでなく、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfs-H及び電圧ＶOfs-Lも供給される。この点が、実施例１において説明した映像信号書込みトランジスタＴSigの動作と相違している。尚、映像信号出力回路１０２から、データ線ＤＴＬを介して、ＶSigやＶOfs-H／ＶOfs-L以外の信号・電圧（例えば、プリチャージ駆動のための信号）が、一方のソース／ドレイン領域に供給されてもよい。電圧ＶOfs-H及び電圧ＶOfs-Lの値として、限定するものではないが、例えば、
ＶOfs-H＝約３０ボルト
ＶOfs-L＝約０ボルト
を例示することができる。
［ＣELとＣ1の値の関係］
後述するように、３Ｔｒ／１Ｃ駆動回路においては、データ線ＤＴＬを利用して第２ノードＮＤ2の電位を変化させる必要がある。上述した実施例１の駆動回路や４Ｔｒ／１Ｃの駆動回路においては、値ｃELは、値ｃ1及び値ｃgsと比較して十分に大きな値であるとし、駆動トランジスタＴDrvのゲート電極の電位の変化分（ＶSig−ＶOfs）に基づく駆動トランジスタＴDrvのソース領域（第２ノードＮＤ2）の電位の変化を考慮せずに説明を行った。一方、３Ｔｒ／１Ｃ駆動回路においては、値ｃ1を、設計上、他の駆動回路よりも大きい値（例えば、値ｃ1を値ｃELの約１／４〜１／３程度）に設定する。従って、他の駆動回路よりも、第１ノードＮＤ1の電位変化により生ずる第２ノードＮＤ2の電位変化の程度は大きい。このため、３Ｔｒ／１Ｃの説明においては、第１ノードＮＤ1の電位変化により生ずる第２ノードＮＤ2の電位変化を考慮して説明を行う。尚、図２３に示した駆動のタイミングチャートも、第１ノードＮＤ1の電位変化により生ずる第２ノードＮＤ2の電位変化を考慮して示した。
［発光部ＥＬＰ］
発光部ＥＬＰの構成は、実施例１において説明した発光部ＥＬＰの構成と同じであるので、詳細な説明は省略する。
以下、３Ｔｒ／１Ｃ駆動回路の動作説明を行う。
［期間−ＴＰ（３）-1］（図２３、及び、図２４の（Ａ）参照）
この［期間−ＴＰ（３）-1］は、例えば、前の表示フレームにおける動作であり、実質的に、実施例１において説明した［期間−ＴＰ（５）-1］と同じ動作である。
図２３に示す［期間−ＴＰ（３）0］〜［期間−ＴＰ（３）4］は、図４に示す［期間−ＴＰ（５）0］〜［期間−ＴＰ（５）4］に対応する期間であり、次の書込み処理が行われる直前までの動作期間である。そして、実施例１と同様に、［期間−ＴＰ（３）0］〜［期間−ＴＰ（３）4］において、第（ｎ，ｍ）番目の有機ＥＬ素子１０は原則として非発光状態にある。但し、３Ｔｒ／１Ｃ駆動回路の動作においては、図２３に示すように、［期間−ＴＰ（３）5］〜［期間−ＴＰ（３）6］の他、［期間−ＴＰ（３）1］〜［期間−ＴＰ（３）4］も第ｍ番目の水平走査期間に包含される点が、実施例１の動作とは異なる。尚、説明の便宜のため、［期間−ＴＰ（３）1］の始期、及び、［期間−ＴＰ（３）6］の終期は、それぞれ、第ｍ番目の水平走査期間の始期、及び、終期に一致するものとして説明する。
以下、［期間−ＴＰ（３）0］〜［期間−ＴＰ（３）4］の各期間について、説明する。尚、実施例１において説明したと同様に、［期間−ＴＰ（３）1］〜［期間−ＴＰ（３）4］の各期間の長さは、有機ＥＬ表示装置の設計に応じて適宜設定すればよい。
［期間−ＴＰ（３）0］（図２４の（Ｂ）参照）
この［期間−ＴＰ（３）0］は、例えば、前の表示フレームから現表示フレームにおける動作であり、実施例１において説明した［期間−ＴＰ（５）0］と、実質的に同じ動作である。
［期間−ＴＰ（３）1］（図２４の（Ｃ）参照）
そして、現表示フレームにおける第ｍ行目の水平走査期間が開始する。［期間−ＴＰ（３）1］の開始時、映像信号出力回路１０２の動作に基づきデータ線ＤＴＬの電位を、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfs-Hとし、次いで、走査回路１０１の動作に基づき走査線ＳＣＬをハイレベルとすることによって、映像信号書込みトランジスタＴSigをオン状態とする。その結果、第１ノードＮＤ1の電位は、ＶOfs-Hとなる。上述したように、コンデンサ部Ｃ1の値ｃ1を、設計上、他の駆動回路よりも大きい値としたので、ソース領域の電位（第２ノードＮＤ2の電位）は上昇する。そして、発光部ＥＬＰの両端の電位差が閾値電圧Ｖth-ELを超えるので、電位発光部ＥＬＰは導通状態となるが、駆動トランジスタＴDrvのソース領域の電位は、再び、（Ｖth-EL＋ＶCat）まで、直ちに低下する。尚、この過程において、発光部ＥＬＰが発光し得るが、発光は一瞬であり、実用上、問題とはならない。一方、駆動トランジスタＴDrvのゲート電極は電圧ＶOfs-Hを保持する。
［期間−ＴＰ（３）2］（図２４の（Ｄ）参照）
その後、映像信号出力回路１０２の動作に基づき、データ線ＤＴＬの電位を、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfs-Hから電圧ＶOfs-Lへと変更することによって、第１ノードＮＤ1の電位は、ＶOfs-Lとなる。そして、第１ノードＮＤ1の電位の低下に伴い、第２ノードＮＤ2の電位も低下する。即ち、駆動トランジスタＴDrvのゲート電極の電位の変化分（ＶOfs-L−ＶOfs-H）に基づく電荷が、コンデンサ部Ｃ1、発光部ＥＬＰの寄生容量ＣEL、駆動トランジスタＴDrvのゲート電極とソース領域との間の寄生容量に振り分けられる。尚、後述する［期間−ＴＰ（３）3］における動作の前提として、［期間−ＴＰ（３）2］の終期において、第２ノードＮＤ2の電位がＶOfs-L−Ｖthよりも低いことが必要となる。ＶOfs-Hの値等は、この条件を満たすように設定されている。即ち、以上の処理により、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差がＶth以上となり、駆動トランジスタＴDrvはオン状態となる。
［期間−ＴＰ（３）3］（図２５の（Ａ）参照）
次に、閾値電圧キャンセル処理が行われる。即ち、映像信号書込みトランジスタＴSigのオン状態を維持したまま、発光制御トランジスタ制御回路１０３の動作に基づき発光制御トランジスタ制御線ＣＬEL_Cをハイレベルとすることによって、発光制御トランジスタＴEL_Cをオン状態とする。その結果、第１ノードＮＤ1の電位は変化しないが（ＶOfs-L＝０ボルトを維持）、第１ノードＮＤ1の電位から駆動トランジスタＴDrvの閾値電圧Ｖthを減じた電位に向かって、第２ノードＮＤ2の電位は変化する。即ち、浮遊状態の第２ノードＮＤ2の電位が上昇する。そして、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差がＶthに達すると、駆動トランジスタＴDrvがオフ状態となる。具体的には、浮遊状態の第２ノードＮＤ2の電位が（ＶOfs-L−Ｖth＝−３ボルト）に近づき、最終的に（ＶOfs-L−Ｖth）となる。ここで、上述した式（２）が保証されていれば、云い換えれば、式（２）を満足するように電位を選択、決定しておけば、発光部ＥＬＰが発光することはない。
この［期間−ＴＰ（３）3］にあっては、第２ノードＮＤ2の電位は、最終的に、（ＶOfs-L−Ｖth）となる。即ち、駆動トランジスタＴDrvの閾値電圧Ｖth、及び、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfs-Lのみに依存して、第２ノードＮＤ2の電位は決定される。そして、発光部ＥＬＰの閾値電圧Ｖth-ELとは無関係である。
［期間−ＴＰ（３）4］（図２５の（Ｂ）参照）
その後、映像信号書込みトランジスタＴSigのオン状態を維持したまま、発光制御トランジスタ制御回路１０３の動作に基づき発光制御トランジスタ制御線ＣＬEL_Cをローレベルとすることによって、発光制御トランジスタＴEL_Cをオフ状態とする。その結果、第１ノードＮＤ1の電位は変化せず（ＶOfs-L＝０ボルトを維持）、浮遊状態の第２ノードＮＤ2の電位も変化せず、（ＶOfs-L−Ｖth＝−３ボルト）を保持する。
次いで、［期間−ＴＰ（３）5］〜［期間−ＴＰ（３）7］の各期間について説明する。これらは、実施例１において説明した［期間−ＴＰ（５）5］〜［期間−ＴＰ（５）7］と、実質的に同じ動作である。
［期間−ＴＰ（３）5］（図２５の（Ｃ）参照）
次に、駆動トランジスタＴDrvに対する書込み処理を実行する。具体的には、映像信号書込みトランジスタＴSigのオン状態を維持し、発光制御トランジスタＴEL_Cのオフ状態を維持したまま、映像信号出力回路１０２の動作に基づき、データ線ＤＴＬの電位を、発光部ＥＬＰにおける輝度を制御するための映像信号ＶSigとする。その結果、第１ノードＮＤ1の電位は、ＶSigへと上昇する。尚、映像信号書込みトランジスタＴSigを、一旦、オフ状態とし、映像信号書込みトランジスタＴSig、及び、発光制御トランジスタＴEL_Cのオフ状態を維持したまま、データ線ＤＴＬの電位を、発光部ＥＬＰにおける輝度を制御するための映像信号ＶSigに変更し、その後、発光制御トランジスタＴEL_Cのオフ状態を維持したまま、走査線ＳＣＬをハイレベルとすることによって、映像信号書込みトランジスタＴSigをオン状態としてもよい。
［期間−ＴＰ（３）5］において、第１ノードＮＤ1の電位が、ＶOfs-LからＶSigへと上昇する。このため、第１ノードＮＤ1の電位変化により生ずる第２ノードＮＤ2の電位変化を考慮すると、第２ノードＮＤ1の電位も、若干、上昇する。即ち、第２ノードＮＤ1の電位を、ＶOfs-L−Ｖth＋α・（ＶSig−ＶOfs-L）と表すことができる。但し、０＜α＜１であり、αの値はコンデンサ部Ｃ1、発光部ＥＬＰの寄生容量ＣELの値等により定まる。
これによって、実施例１において説明したと同様に、第１ノードＮＤ1と第２ノードＮＤ2の電位差、即ち、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差Ｖgsとして、以下の式（３’）で説明した値を得ることができる。
Ｖgs≒ＶSig−（ＶOfs-L−Ｖth）−α・（ＶSig−ＶOfs-L） （３’）
即ち、３Ｔｒ／１Ｃ駆動回路においても、駆動トランジスタＴDrvに対する書込み処理において得られたＶgsは、発光部ＥＬＰにおける輝度を制御するための映像信号ＶSig、駆動トランジスタＴDrvの閾値電圧Ｖth、及び、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfs-Lのみに依存している。そして、発光部ＥＬＰの閾値電圧Ｖth-ELとは無関係である。
［期間−ＴＰ（３）6］（図２５の（Ｄ）参照）
その後、駆動トランジスタＴDrvの移動度μの大小に基づく駆動トランジスタＴDrvのソース領域（第２ノードＮＤ2）の電位の補正（移動度補正処理）を行う。具体的には、実施例１において説明した［期間−ＴＰ（５）6］と同じ動作を行えばよい。尚、移動度補正処理を実行するための所定の時間（［期間−ＴＰ（３）6］の全時間ｔ0）は、有機ＥＬ表示装置の設計の際、設計値として予め決定しておけばよい。
［期間−ＴＰ（３）7］（図２５の（Ｅ）参照）
以上の操作によって、閾値電圧キャンセル処理、書込み処理、移動度補正処理が完了する。そして、実施例１において説明した［期間−ＴＰ（５）7］と同じ処理がなされ、第２ノードＮＤ2の電位が上昇し、（Ｖth-EL＋ＶCat）を越えるので、発光部ＥＬＰは発光を開始する。このとき、発光部ＥＬＰを流れる電流は、前述した式（５）にて得ることができるので、発光部ＥＬＰを流れる電流Ｉdsは、発光部ＥＬＰの閾値電圧Ｖth-EL、及び、駆動トランジスタＴDrvの閾値電圧Ｖthには依存しない。即ち、発光部ＥＬＰの発光量（輝度）は、発光部ＥＬＰの閾値電圧Ｖth-ELの影響、及び、駆動トランジスタＴDrvの閾値電圧Ｖthの影響を受けない。加えて、駆動トランジスタＴDrvにおける移動度μのばらつきに起因したドレイン電流Ｉdsのばらつき発生を抑制することができる。
そして、発光部ＥＬＰの発光状態を第（ｍ＋ｍ’−１）番目の水平走査期間まで継続する。この時点は、［期間−ＴＰ（３）-1］の終わりに相当する。
以上によって、有機ＥＬ素子１０［第（ｎ，ｍ）番目の副画素（有機ＥＬ素子１０）］の発光の動作が完了する。
次に、２Ｔｒ／１Ｃ駆動回路に関する説明を行う。
［変形例３：２Ｔｒ／１Ｃ駆動回路］
２Ｔｒ／１Ｃ駆動回路の等価回路図を図２６に示し、有機ＥＬ表示装置の概念図を図２７に示し、駆動のタイミングチャートを模式的に図２８に示し、各トランジスタのオン／オフ状態等を模式的に図２９の（Ａ）〜（Ｆ）に示す。尚、図２９の（Ａ）〜（Ｆ）においては、便宜上、駆動トランジスタを除く各トランジスタを、シングルゲート型であるかデュアルゲート型であるかに拘わらず、一つのスイッチで表現した。
この２Ｔｒ／１Ｃ駆動回路においては、第１ノード初期化トランジスタＴND1、発光制御トランジスタＴEL_C、及び、第２ノード初期化トランジスタＴND2の３つのトランジスタが省略されている。即ち、この２Ｔｒ／１Ｃ駆動回路は、映像信号書込みトランジスタＴSig、及び、駆動トランジスタＴDrvの２つのトランジスタから構成され、更には、１つのコンデンサ部Ｃ1から構成されている。
［駆動トランジスタＴDrv］
駆動トランジスタＴDrvの構成は、実施例１において説明した駆動トランジスタＴDrvの構成と同じであるので、詳細な説明は省略する。但し、駆動トランジスタＴDrvのドレイン領域は電流供給部１００に接続されている。尚、電流供給部１００からは、発光部ＥＬＰの発光を制御するための電圧ＶCC-H、及び、駆動トランジスタＴDrvのソース領域の電位を制御するための電圧ＶCC-Lが供給される。ここで、電圧ＶCC-H及びＶCC-Lの値として、
ＶCC-H＝ ２０ボルト
ＶCC-L＝−１０ボルト
を例示することができるが、これらの値に限定するものではない。尚、後述する実施例１０においても同様である。
［映像信号書込みトランジスタＴSig］
映像信号書込みトランジスタＴSigの構成は、実施例１において説明した映像信号書込みトランジスタＴSigの構成と同じであるので、詳細な説明は省略する。
［発光部ＥＬＰ］
発光部ＥＬＰの構成は、実施例１において説明した発光部ＥＬＰの構成と同じであるので、詳細な説明は省略する。
以下、２Ｔｒ／１Ｃ駆動回路の動作説明を行う。
［期間−ＴＰ（２）-1］（図２８、及び、図２９の（Ａ）参照）
この［期間−ＴＰ（２）-1］は、例えば、前の表示フレームにおける動作であり、実質的に、実施例１において説明した［期間−ＴＰ（５）-1］と同じ動作である。
図２８に示す［期間−ＴＰ（２）0］〜［期間−ＴＰ（２）2］は、図４に示す［期間−ＴＰ（５）0］〜［期間−ＴＰ（５）4］に対応する期間であり、次の書込み処理が行われる直前までの動作期間である。そして、実施例１と同様に、［期間−ＴＰ（２）0］〜［期間−ＴＰ（２）2］において、第（ｎ，ｍ）番目の有機ＥＬ素子１０は原則として非発光状態にある。但し、２Ｔｒ／１Ｃ駆動回路の動作においては、図２８に示すように、［期間−ＴＰ（２）3］の他、［期間−ＴＰ（２）1］〜［期間−ＴＰ（２）2］も第ｍ番目の水平走査期間に包含される点が、実施例１の動作とは異なる。尚、説明の便宜のため、［期間−ＴＰ（２）1］の始期、及び、［期間−ＴＰ（２）3］の終期は、それぞれ、第ｍ番目の水平走査期間の始期、及び、終期に一致するものとして説明する。
以下、［期間−ＴＰ（２）0］〜［期間−ＴＰ（２）2］の各期間について、説明する。尚、実施例１において説明したと同様に、［期間−ＴＰ（２）1］〜［期間−ＴＰ（２）3］の各期間の長さは、有機ＥＬ表示装置の設計に応じて適宜設定すればよい。
［期間−ＴＰ（２）0］（図２９の（Ｂ）参照）
この［期間−ＴＰ（２）0］は、例えば、前の表示フレームから現表示フレームにおける動作である。即ち、この［期間−ＴＰ（２）0］は、前の表示フレームにおける第（ｍ＋ｍ’）番目の水平走査期間から、現表示フレームにおける第（ｍ−１）番目の水平走査期間までの期間である。そして、この［期間−ＴＰ（２）0］において、第（ｎ，ｍ）番目の有機ＥＬ素子１０は、非発光状態にある。ここで、［期間−ＴＰ（２）-1］から［期間−ＴＰ（２）0］に移る時点で、電流供給部１００から供給される電圧を、ＶCC-Hから電圧ＶCC-Lに切り替える。その結果、第２ノードＮＤ2（駆動トランジスタＴDrvのソース領域あるいは発光部ＥＬＰのアノード電極）の電位はＶCC-Lまで低下し、発光部ＥＬＰは非発光状態となる。また、第２ノードＮＤ2の電位低下に倣うように、浮遊状態の第１ノードＮＤ1（駆動トランジスタＴDrvのゲート電極）の電位も低下する。
［期間−ＴＰ（２）1］（図２９の（Ｃ）参照）
そして、現表示フレームにおける第ｍ行目の水平走査期間が開始する。［期間−ＴＰ（２）1］の開始時、走査回路１０１の動作に基づき走査線ＳＣＬをハイレベルとすることによって、映像信号書込みトランジスタＴSigをオン状態とする。その結果、第１ノードＮＤ1の電位は、ＶOfs（例えば、０ボルト）となる。第２ノードＮＤ2の電位はＶCC-L（例えば、−１０ボルト）を保持する。
上記の処理により、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差がＶth以上となり、駆動トランジスタＴDrvはオン状態となる。
［期間−ＴＰ（２）2］（図２９の（Ｄ）参照）
次に、閾値電圧キャンセル処理が行われる。即ち、映像信号書込みトランジスタＴSigのオン状態を維持したまま、電流供給部１００から供給される電圧を、ＶCC-Lから電圧ＶCC-Hに切り替える。その結果、第１ノードＮＤ1の電位は変化しないが（ＶOfs＝０ボルトを維持）、第１ノードＮＤ1の電位から駆動トランジスタＴDrvの閾値電圧Ｖthを減じた電位に向かって、第２ノードＮＤ2の電位は変化する。即ち、浮遊状態の第２ノードＮＤ2の電位が上昇する。そして、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差がＶthに達すると、駆動トランジスタＴDrvがオフ状態となる。具体的には、浮遊状態の第２ノードＮＤ2の電位が（ＶOfs−Ｖth＝−３ボルト）に近づき、最終的に（ＶOfs−Ｖth）となる。ここで、上述した式（２）が保証されていれば、云い換えれば、式（２）を満足するように電位を選択、決定しておけば、発光部ＥＬＰが発光することはない。
この［期間−ＴＰ（２）2］にあっては、第２ノードＮＤ2の電位は、最終的に、（ＶOfs−Ｖth）となる。即ち、駆動トランジスタＴDrvの閾値電圧Ｖth、及び、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfsのみに依存して、第２ノードＮＤ2の電位は決定される。そして、発光部ＥＬＰの閾値電圧Ｖth-ELとは無関係である。
［期間−ＴＰ（２）3］（図２９の（Ｅ）参照）
次に、駆動トランジスタＴDrvに対する書込み処理、及び、駆動トランジスタＴDrvの移動度μの大小に基づく駆動トランジスタＴDrvのソース領域（第２ノードＮＤ2）の電位の補正（移動度補正処理）を行う。具体的には、映像信号書込みトランジスタＴSigのオン状態を維持したまま、映像信号出力回路１０２の動作に基づき、データ線ＤＴＬの電位を、発光部ＥＬＰにおける輝度を制御するための映像信号ＶSigとする。その結果、第１ノードＮＤ1の電位はＶSigへと上昇し、駆動トランジスタＴDrvはオン状態となる。尚、映像信号書込みトランジスタＴSigを、一旦、オフ状態とし、データ線ＤＴＬの電位を、発光部ＥＬＰにおける輝度を制御するための映像信号ＶSigに変更し、その後、走査線ＳＣＬをハイレベルとすることによって、映像信号書込みトランジスタＴSigをオン状態とすることで、駆動トランジスタＴDrvをオン状態としてもよい。
実施例１において説明したと異なり、駆動トランジスタＴDrvのドレイン領域には電流供給部１００から電位ＶCC-Hが印加されているので、駆動トランジスタＴDrvのソース領域の電位は上昇する。所定の時間（ｔ0）が経過した後、走査線ＳＣＬをローレベルとすることによって、映像信号書込みトランジスタＴSigをオフ状態とし、第１ノードＮＤ1（駆動トランジスタＴDrvのゲート電極）を浮遊状態とする。尚、この［期間−ＴＰ（２）3］の全時間ｔ0は、第２ノードＮＤ2の電位が（ＶOfs−Ｖth＋ΔＶ）となるように、有機ＥＬ表示装置の設計の際、設計値として予め決定しておけばよい。
この［期間−ＴＰ（２）3］にあっても、駆動トランジスタＴDrvの移動度μの値が大きい場合、駆動トランジスタＴDrvのソース領域における電位の上昇量ΔＶは大きく、駆動トランジスタＴDrvの移動度μの値が小さい場合、駆動トランジスタＴDrvのソース領域における電位の上昇量ΔＶは小さい。
［期間−ＴＰ（２）4］（図２９の（Ｆ）参照）
以上の操作によって、閾値電圧キャンセル処理、書込み処理、移動度補正処理が完了する。そして、実施例１において説明した［期間−ＴＰ（５）7］と同じ処理がなされ、第２ノードＮＤ2の電位が上昇し、（Ｖth-EL＋ＶCat）を越えるので、発光部ＥＬＰは発光を開始する。このとき、発光部ＥＬＰを流れる電流は、前述した式（５）にて得ることができるので、発光部ＥＬＰを流れる電流Ｉdsは、発光部ＥＬＰの閾値電圧Ｖth-EL、及び、駆動トランジスタＴDrvの閾値電圧Ｖthには依存しない。即ち、発光部ＥＬＰの発光量（輝度）は、発光部ＥＬＰの閾値電圧Ｖth-ELの影響、及び、駆動トランジスタＴDrvの閾値電圧Ｖthの影響を受けない。加えて、駆動トランジスタＴDrvにおける移動度μのばらつきに起因したドレイン電流Ｉdsのばらつき発生を抑制することができる。
そして、発光部ＥＬＰの発光状態を第（ｍ＋ｍ’−１）番目の水平走査期間まで継続する。この時点は、［期間−ＴＰ（２）-1］の終わりに相当する。
以上によって、有機ＥＬ素子１０［第（ｎ，ｍ）番目の副画素（有機ＥＬ素子１０）］の発光の動作が完了する。
尚、例えば、図２６に示した２Ｔｒ／１Ｃ駆動回路の動作における［期間−ＴＰ（３）3］を２つの期間、［期間−ＴＰ（３）3］及び［期間−ＴＰ（３）’3］に分割し、［期間−ＴＰ（３）3］において、前述したとおり、映像信号書込みトランジスタＴSigを、一旦、オフ状態とし、データ線ＤＴＬの電位を、発光部ＥＬＰにおける輝度を制御するための映像信号ＶSigに変更し、その後、［期間−ＴＰ（３）’3］において、走査線ＳＣＬをハイレベルとすることによって、映像信号書込みトランジスタＴSigをオン状態とすることで、駆動トランジスタＴDrvをオン状態としてもよい。この場合のタイミングチャートを模式的に図３０に示す。
以下、本発明の第２の態様に係る有機ＥＬ表示装置、及び、本発明の第２の態様に係る有機ＥＬ素子の変形例について説明する。
上述した実施例５乃至実施例８については、駆動回路は５つのトランジスタと１つのコンデンサ部を備えるとして説明した。図３１に等価回路図を示す実施例１０は、駆動回路が３つのトランジスタと１つのコンデンサ部を備える構成である。
実施例１０の駆動回路の等価回路図を図３１に示し、有機ＥＬ表示装置の概念図を図３２に示し、駆動のタイミングチャートを模式的に図３３に示し、各トランジスタのオン／オフ状態等を模式的に図３４の（Ａ）〜（Ｄ）及び図３５の（Ａ）〜（Ｃ）に示す。
この駆動回路においては、上述した実施例５乃至実施例８と対比して、発光制御トランジスタＴEL_C、及び、第２ノード初期化トランジスタＴND2の２つのトランジスタが省略されている。即ち、この駆動回路は、映像信号書込みトランジスタＴSig、第１ノード初期化トランジスタＴND1、及び、駆動トランジスタＴDrvの３つのトランジスタから構成され、更には、１つのコンデンサ部Ｃ1から構成されている。
実施例１０において、駆動回路を構成する第１ノード初期化トランジスタＴND1の構造を、実施例５乃至実施例８で説明した構造とすることができる。便宜の為、図３１に示す等価回路においては、実施例５で参照した図１２と同様に、第１ノード初期化トランジスタＴND1は第１ノードＮＤ1側のシールド電極を有するとして記したが、これに限るものではない。また、実施例５においても言及したが、図３１に示す等価回路においては、映像信号トランジスタＴSigを所謂シングルゲートトランジスタとしたが、これに限るものではない。映像信号トランジスタＴSigを、上述した実施例１〜実施例４において説明した構成としてもよい。
実施例１０の駆動回路は、基本的には、実施例９において図２６を参照して説明した２Ｔｒ/１Ｃ回路に第１ノード初期化トランジスタＴND1を付加した構成である。尚、便宜のため、以下の説明において、実施例１０の駆動回路を［第２の３Ｔｒ/１Ｃ駆動回路］と称する。
［駆動トランジスタＴDrv］
駆動トランジスタＴDrvの構成は、実施例１において説明したと同様であるので、詳細な説明は省略する。但し、実施例９の変形例３で説明したと同様に、駆動トランジスタＴDrvのドレイン領域は電流供給部１００に接続されている。電圧ＶCC-H及びＶCC-Lは、実施例９の変形例３で説明したと同様であるので、詳細な説明は省略する。
［映像信号書込みトランジスタＴSig］
駆動トランジスタＴSigの構成は、実施例５において説明したと同様であるので、詳細な説明は省略する。
［第１ノード初期化トランジスタＴND1］
第１ノード初期化トランジスタＴND1の構成は、実施例５等において説明した第１ノード初期化トランジスタＴND1の構成と同じであるので、詳細な説明は省略する。
［発光部ＥＬＰ］
発光部ＥＬＰの構成は、実施例１において説明した発光部ＥＬＰの構成と同じであるので、詳細な説明は省略する。
以下、第２の３Ｔｒ／１Ｃ駆動回路の動作説明を行う。
［期間−ＴＰ（３2）-1］（図３３、及び、図３４の（Ａ）参照）
この［期間−ＴＰ（３2）-1］は、例えば、前の表示フレームにおける動作であり、実質的に、実施例１において説明した［期間−ＴＰ（５）-1］と同じ動作である。
図３３に示す［期間−ＴＰ（３2）0］〜［期間−ＴＰ（３2）3］は、図４に示す［期間−ＴＰ（５）0］〜［期間−ＴＰ（５）4］に対応する期間であり、次の書込み処理が行われる直前までの動作期間である。そして、実施例１と同様に、［期間−ＴＰ（３2）0］〜［期間−ＴＰ（３2）3］において、第（ｎ，ｍ）番目の有機ＥＬ素子１０は非発光状態にある。即ち、この［期間−ＴＰ（３2）0］〜［期間−ＴＰ（３2）3］は、例えば、前の表示フレームにおける第（ｍ＋ｍ’）番目の水平走査期間の始期から、現表示フレームにおける第（ｍ−１）番目の水平走査期間の終期までの或る時間長さの期間である。尚、［期間−ＴＰ（３2）1］〜［期間−ＴＰ（３2）3］を、現表示フレームにおける第ｍ番目の水平走査期間内に含む構成とすることもできる。尚、説明の便宜のため、［期間−ＴＰ（３2）4］の始期、及び、終期は、それぞれ、第ｍ番目の水平走査期間の始期、及び、終期に一致するものとして説明する。
以下、［期間−ＴＰ（３2）0］〜［期間−ＴＰ（３2）3］の各期間について、説明する。尚、実施例１において説明したと同様に、［期間−ＴＰ（３2）1］〜［期間−ＴＰ（３2）4］の各期間の長さは、有機ＥＬ表示装置の設計に応じて適宜設定すればよい。
［期間−ＴＰ（３2）0］（図３４の（Ｂ）参照）
この［期間−ＴＰ（３2）0］は、例えば、前の表示フレームから現表示フレームにおける動作である。即ち、この［期間−ＴＰ（３2）0］は、前の表示フレームにおける第（ｍ＋ｍ’）番目の水平走査期間から、現表示フレームにおける第（ｍ−１）番目の水平走査期間までの期間である。そして、この［期間−ＴＰ（３2）0］において、第（ｎ，ｍ）番目の有機ＥＬ素子１０は、原則として非発光状態にある。ここで、［期間−ＴＰ（３2）-1］から［期間−ＴＰ（３2）0］に移る時点で、電流供給部１００から供給される電圧を、ＶCC-Hから電圧ＶCC-Lに切り替える。その結果、第２ノードＮＤ2（駆動トランジスタＴDrvのソース領域あるいは発光部ＥＬＰのアノード電極）の電位はＶCC-Lまで低下し、発光部ＥＬＰは非発光状態となる。また、第２ノードＮＤ2の電位低下に倣うように、浮遊状態の第１ノードＮＤ1（駆動トランジスタＴDrvのゲート電極）の電位も低下する。
［期間−ＴＰ（３2）1］（図３４の（Ｃ）参照）
そして、［期間−ＴＰ（３2）1］の開始時、第１ノード初期化トランジスタ制御回路１０４の動作に基づき第１ノード初期化トランジスタ制御線ＡＺND1をハイレベルとすることによって、第１ノード初期化トランジスタＴND1をオン状態とする。その結果、第１ノードＮＤ1の電位は、ＶOfs（例えば、０ボルト）となる。第２ノードＮＤ2の電位はＶCC-L（例えば、−１０ボルト）を保持する。
上記の処理により、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差がＶth以上となり、駆動トランジスタＴDrvはオン状態となる。
［期間−ＴＰ（３2）2］（図３４の（Ｄ）参照）
次に、閾値電圧キャンセル処理が行われる。即ち、第１ノード初期化トランジスタＴND1のオン状態を維持したまま、電流供給部１００から供給される電圧を、ＶCC-Lから電圧ＶCC-Hに切り替える。その結果、第１ノードＮＤ1の電位は変化しないが（ＶOfs＝０ボルトを維持）、第１ノードＮＤ1の電位から駆動トランジスタＴDrvの閾値電圧Ｖthを減じた電位に向かって、第２ノードＮＤ2の電位は変化する。即ち、浮遊状態の第２ノードＮＤ2の電位が上昇する。そして、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差がＶthに達すると、駆動トランジスタＴDrvがオフ状態となる。即ち、浮遊状態の第２ノードＮＤ2の電位が上昇する。そして、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差がＶthに達すると、駆動トランジスタＴDrvがオフ状態となる。具体的には、浮遊状態の第２ノードＮＤ2の電位が（ＶOfs−Ｖth＝−３ボルト）に近づき、最終的に（ＶOfs−Ｖth）となる。ここで、上述した式（３）が保証されていれば、云い換えれば、式（３）を満足するように電位を選択、決定しておけば、発光部ＥＬＰが発光することはない。
この［期間−ＴＰ（３2）2］にあっては、第２ノードＮＤ2の電位は、最終的に、（ＶOfs−Ｖth）となる。即ち、駆動トランジスタＴDrvの閾値電圧Ｖth、及び、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfsのみに依存して、第２ノードＮＤ2の電位は決定される。そして、発光部ＥＬＰの閾値電圧Ｖth-ELとは無関係である。
［期間−ＴＰ（３2）3］（図３５の（Ａ）参照）
次いで、第１ノード初期化トランジスタ制御回路１０４の動作に基づき第１ノード初期化トランジスタ制御線ＡＺND1をローレベルとすることによって、第１ノード初期化トランジスタＴND1をオフ状態とする。第１ノードＮＤ1及び第２ノードＮＤ2の電位は、実質上、変化しない。実際には、寄生容量等の静電結合により電位変化が生じ得るが、通常、これらは無視することができる。
［期間−ＴＰ（３2）4］（図３５の（Ｂ）参照）
次に、駆動トランジスタＴDrvに対する書込み処理、及び、駆動トランジスタＴDrvの移動度μの大小に基づく駆動トランジスタＴDrvのソース領域（第２ノードＮＤ2）の電位の補正（移動度補正処理）を行う。映像信号出力回路１０２の動作に基づき、データ線ＤＴＬの電位を、発光部ＥＬＰにおける輝度を制御するための映像信号ＶSigとし、次いで、走査回路１０１の動作に基づき走査線ＳＣＬをハイレベルとすることによって、映像信号書込みトランジスタＴSigをオン状態とする。その結果、第１ノードＮＤ1の電位は、ＶSigへと上昇し、駆動トランジスタＴDrvはオン状態となる。
実施例１において説明したと異なり、駆動トランジスタＴDrvのドレイン領域には電流供給部１００から電位ＶCC-Hが印加されているので、駆動トランジスタＴDrvのソース領域の電位は上昇する。所定の時間（ｔ0）が経過した後、走査線ＳＣＬをローレベルとすることによって、映像信号書込みトランジスタＴSigをオフ状態とし、第１ノードＮＤ1（駆動トランジスタＴDrvのゲート電極）を浮遊状態とする。尚、この［期間−ＴＰ（３2）4］の全時間ｔ0は、第２ノードＮＤ2の電位が（ＶOfs−Ｖth＋ΔＶ）となるように、有機ＥＬ表示装置の設計の際、設計値として予め決定しておけばよい。
この［期間−ＴＰ（３2）4］にあっても、駆動トランジスタＴDrvの移動度μの値が大きい場合、駆動トランジスタＴDrvのソース領域における電位の上昇量ΔＶは大きく、駆動トランジスタＴDrvの移動度μの値が小さい場合、駆動トランジスタＴDrvのソース領域における電位の上昇量ΔＶは小さい。
［期間−ＴＰ（３2）5］（図３５の（Ｃ）参照）
以上の操作によって、閾値電圧キャンセル処理、書込み処理、移動度補正処理が完了する。そして、実施例１において説明した［期間−ＴＰ（５）7］と同じ処理がなされ、第２ノードＮＤ2の電位が上昇し、（Ｖth-EL＋ＶCat）を越えるので、発光部ＥＬＰは発光を開始する。このとき、発光部ＥＬＰを流れる電流は、前述した式（５）にて得ることができるので、発光部ＥＬＰを流れる電流Ｉdsは、発光部ＥＬＰの閾値電圧Ｖth-EL、及び、駆動トランジスタＴDrvの閾値電圧Ｖthには依存しない。即ち、発光部ＥＬＰの発光量（輝度）は、発光部ＥＬＰの閾値電圧Ｖth-ELの影響、及び、駆動トランジスタＴDrvの閾値電圧Ｖthの影響を受けない。加えて、駆動トランジスタＴDrvにおける移動度μのばらつきに起因したドレイン電流Ｉdsのばらつき発生を抑制することができる。
そして、発光部ＥＬＰの発光状態を第（ｍ＋ｍ’−１）番目の水平走査期間まで継続する。この時点は、［期間−ＴＰ（３2）-1］の終わりに相当する。
以上によって、有機ＥＬ素子１０［第（ｎ，ｍ）番目の副画素（有機ＥＬ素子１０）］の発光の動作が完了する。
実施例１０の有機ＥＬ表示装置、有機ＥＬ素子、及び、発光部ＥＬＰを駆動するための駆動回路の構成について説明した。尚、図３１に示す駆動回路に、第２ノード初期化トランジスタＴND2を追加した構成、あるいは、発光制御トランジスタ発光制御トランジスタＴEL_Cを追加した構成とすることもできる。例えば、第２ノード初期化トランジスタＴND2を追加した構成にあっては、電流供給部１００から電圧ＶCC-Lを供給する必要はなく、実施例１で説明したと同様の方法により第２ノードＮＤ2に初期化電圧を印加することができる。また、発光制御トランジスタ発光制御トランジスタＴEL_Cを追加した構成にあっては、例えば、電流供給部１００は電圧ＶCC一定としておき、実施例９の変形例２において図２４の（Ｃ）及び（Ｄ）を参照して説明したと同様の方法により第２ノードＮＤ2に初期化電圧を印加することができる。
以上、本発明を好ましい実施例に基づき説明したが、本発明はこれらの実施例に限定されるものではない。実施例において説明した有機ＥＬ表示装置や有機ＥＬ素子の構成、構造は例示であり、適宜、変更することができる。また、実施例において説明した駆動回路の動作や、発光部ＥＬＰの駆動方法は例示であり、適宜、変更することができる。
図１は、駆動回路の等価回路図である。 図２は、有機エレクトロルミネッセンス表示装置の概念図である。 図３は、有機エレクトロルミネッセンス素子の一部分の模式的な一部断面図である。 図４は、駆動回路における駆動のタイミングチャートを模式的に示す図である。 図５の（Ａ）〜（Ｄ）は、駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。 図６の（Ａ）〜（Ｅ）は、図５の（Ｄ）に引き続き、駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。 図７の（Ａ）は、［期間−ＴＰ（５）7］において、映像信号書込みトランジスタがオフ状態にあるときの、第２チャネル形成領域付近の状況を模式的に示した図である。図７の（Ｂ）は、シールド電極を付加することによる電流−電圧特性の変化を模式的に示した図である。 図８は、駆動回路の等価回路図である。 図９の（Ａ）は、有機エレクトロルミネッセンス素子の一部分の模式的な一部断面図である。図９の（Ｂ）は、図７の（Ａ）に対応する図であり、［期間−ＴＰ（５）7］において、映像信号書込みトランジスタＴSigがオフ状態にあるときの、第２チャネル形成領域付近の状況を模式的に示した図である。 図１０の（Ａ）は、駆動回路の等価回路図である。図１０の（Ｂ）は、有機エレクトロルミネッセンス素子の一部分の模式的な一部断面図である。 図１１の（Ａ）は、駆動回路の等価回路図である。図１１の（Ｂ）は、有機エレクトロルミネッセンス素子の一部分の模式的な一部断面図である。 図１２の（Ａ）は、駆動回路の等価回路図である。図１２の（Ｂ）は、有機エレクトロルミネッセンス素子の一部分の模式的な一部断面図である。 図１３の（Ａ）は、駆動回路の等価回路図である。図１３の（Ｂ）は、有機エレクトロルミネッセンス素子の一部分の模式的な一部断面図である。 図１４の（Ａ）は、駆動回路の等価回路図である。図１４の（Ｂ）は、有機エレクトロルミネッセンス素子の一部分の模式的な一部断面図である。 図１５の（Ａ）は、駆動回路の等価回路図である。図１５の（Ｂ）は、有機エレクトロルミネッセンス素子の一部分の模式的な一部断面図である。 図１６は、４トランジスタ／１コンデンサ部から基本的に構成された駆動回路の等価回路図である。 図１７は、有機エレクトロルミネッセンス表示装置の概念図である。 図１８は、４トランジスタ／１コンデンサ部から基本的に構成された駆動回路の駆動のタイミングチャートを模式的に示す図である。 図１９の（Ａ）〜（Ｄ）は、４トランジスタ／１コンデンサ部から基本的に構成された駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。 図２０の（Ａ）〜（Ｄ）は、図１９の（Ｄ）に引き続き、４トランジスタ／１コンデンサ部から基本的に構成された駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。 図２１は、３トランジスタ／１コンデンサ部から基本的に構成された駆動回路の等価回路図である。 図２２は、有機エレクトロルミネッセンス表示装置の概念図である。 図２３は、３トランジスタ／１コンデンサ部から基本的に構成された駆動回路の駆動のタイミングチャートを模式的に示す図である。 図２４の（Ａ）〜（Ｄ）は、３トランジスタ／１コンデンサ部から基本的に構成された駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。 図２５の（Ａ）〜（Ｅ）は、図２４の（Ｄ）に引き続き、３トランジスタ／１コンデンサ部から基本的に構成された駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。 図２６は、２トランジスタ／１コンデンサ部から基本的に構成された駆動回路の等価回路図である。 図２７は、有機エレクトロルミネッセンス表示装置の概念図である。 図２８は、２トランジスタ／１コンデンサ部から基本的に構成された駆動回路の駆動のタイミングチャートを模式的に示す図である。 図２９の（Ａ）〜（Ｆ）は、２トランジスタ／１コンデンサ部から基本的に構成された駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。 図３０は、２トランジスタ／１コンデンサ部から基本的に構成された駆動回路の、図２９に示したとは異なる駆動のタイミングチャートを模式的に示す図である。 図３１は、駆動回路の等価回路図である。 図３２は、有機エレクトロルミネッセンス表示装置の概念図である。 図３３は、駆動回路における駆動のタイミングチャートを模式的に示す図である。 図３４の（Ａ）〜（Ｄ）は、駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。 図３５の（Ａ）〜（Ｃ）は、図３４の（Ｄ）に引き続き、駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。 図３６は、従来の５Ｔｒ／１Ｃ駆動回路の等価回路図である。 図３７は、映像信号書込みトランジスタＴSigをデュアルゲート構造とした駆動回路の等価回路図である。 図３８の（Ａ）は、デュアルゲート構造の映像信号書込みトランジスタの寄生容量を模式的に示した図である。図３８の（Ｂ）は、駆動トランジスタに対する書込み処理を行うときの、映像信号書込みトランジスタ付近の電位を模式的に示した図である。図３８の（Ｃ）は、映像信号書込みトランジスタＴSigをオフ状態としたときの、映像信号書込みトランジスタ付近の電位を模式的に示した図である。
符号の説明
ＴSig・・・映像信号書込みトランジスタ、ＴSig_1・・・第１トランジスタ、ＴSig_2・・・第２トランジスタ、ＴDrv・・・駆動トランジスタ、ＴEL_C・・・発光制御トランジスタ、ＴND1・・・第１ノード初期化トランジスタ、ＴND1_1・・・第１トランジスタ、ＴND1_2・・・第２トランジスタ、ＴND2・・・第２ノード初期化トランジスタ、Ｃ1・・・コンデンサ部、ＥＬＰ・・・有機エレクトロルミネッセンス発光部（発光部）、ＣA1，ＣA2，ＣA3・・・トランジスタの寄生容量、ＣEL・・・発光部ＥＬＰの寄生容量、ＮＤ1・・・第１ノード、ＮＤ2・・・第２ノード、ＳＣＬ・・・走査線、ＤＴＬ・・・データ線、ＣＬEL_C・・・発光制御トランジスタ制御線、ＡＺND1・・・第１ノード初期化トランジスタ制御線、ＡＺND2・・・第２ノード初期化トランジスタ制御線、ＰＳND1・・・第１ノード初期化電圧供給線、ＰＳND2・・・第２ノード初期化電圧供給線、１０・・・有機エレクトロルミネッセンス素子、２０・・・支持体、２１・・・基板、３１Ａ・・・第１ゲート電極、３１Ｂ・・・第２ゲート電極、３２・・・ゲート絶縁層、３３・・・半導体層、３４Ａ・・・第１チャネル形成領域、３４Ｂ・・・第２チャネル形成領域、３５Ａ・・・一方のソース／ドレイン領域、３５Ｂ・・・他方のソース／ドレイン領域、３５Ｃ・・・共通領域、１３１Ａ・・・第１ゲート電極、１３１Ｂ・・・第２ゲート電極、１３２・・・ゲート絶縁層、１３３・・・半導体層、１３４Ａ・・・第１チャネル形成領域、１３４Ｂ・・・第２チャネル形成領域、１３５Ａ・・・一方のソース／ドレイン領域、１３５Ｂ・・・他方のソース／ドレイン領域、１３５Ｃ・・・共通領域、３６・・・他方の電極、３７・・・一方の電極、３８・・・配線、１３８・・・配線、３９・・・配線、４０・・・絶縁層、４１・・・配線、４２・・・シールド電極（第１のシールド電極）、４３・・・第２のシールド電極、４４・・・第３のシールド電極、４５・・・第４のシールド電極、１４０・・・絶縁層、１４１・・・配線、１４２・・・シールド電極（第１のシールド電極）、１４３・・・第２のシールド電極、１４４・・・第３のシールド電極、１４５・・・第４のシールド電極、４６・・・層間絶縁層、５１・・・アノード電極、５２・・・正孔輸送層、発光層及び電子輸送層、５３・・・カソード電極、５４・・・第２層間絶縁層、５５，５６・・・コンタクトホール、１００・・・電流供給部、１０１・・・走査回路、１０２・・・映像信号出力回路、１０３・・・発光制御トランジスタ制御回路、１０４・・・第１ノード初期化トランジスタ制御回路、１０５・・・第２ノード初期化トランジスタ制御回路

Claims (10)

  1. 有機エレクトロルミネッセンス発光部、及び、有機エレクトロルミネッセンス発光部を駆動するための駆動回路を備えた有機エレクトロルミネッセンス素子であって、
    駆動回路は、
    （Ａ）駆動トランジスタ、
    （Ｂ）映像信号書込みトランジスタ、及び、
    （Ｃ）一対の電極を備えたコンデンサ部、
    から構成されており、
    駆動トランジスタにおいては、
    （Ａ−１）一方のソース／ドレイン領域は、電流供給部に接続されており、
    （Ａ−２）他方のソース／ドレイン領域は、有機エレクトロルミネッセンス発光部に備えられたアノード電極に接続され、且つ、コンデンサ部の一方の電極に接続されており、第２ノードを構成し、
    映像信号書込みトランジスタは、デュアルゲート型のトランジスタから成り、第１ゲート電極と第１チャネル形成領域とを備えた第１トランジスタ、及び、第２ゲート電極と第２チャネル形成領域とを備えた第２トランジスタから構成されており、
    第１トランジスタの一方のソース／ドレイン領域は、データ線に接続されており、
    第２トランジスタの他方のソース／ドレイン領域は、駆動トランジスタのゲート電極、且つ、コンデンサ部の他方の電極に接続されており、第１ノードを構成し、
    第１トランジスタの第１ゲート電極、及び、第２トランジスタの第２ゲート電極は、走査線に接続されており、
    第１トランジスタの第１ゲート電極は、第１チャネル形成領域の一方の面とゲート絶縁層を介して対向しており、
    第２トランジスタの第２ゲート電極は、第２チャネル形成領域の一方の面とゲート絶縁層を介して対向しており、
    第２トランジスタは、第２チャネル形成領域の他方の面と絶縁層を介して対向したシールド電極を有しており、
    シールド電極は、第２トランジスタの他方のソース／ドレイン領域に接続されていることを特徴とする有機エレクトロルミネッセンス素子。
  2. 第２トランジスタは、更に、第２チャネル形成領域の他方の面と絶縁層を介して対向した第２のシールド電極を有しており、
    第２のシールド電極は、第１トランジスタの他方のソース／ドレイン領域と第２トランジスタの一方のソース／ドレイン領域とを兼ねる共通領域に接続されていることを特徴とする請求項１に記載の有機エレクトロルミネッセンス素子。
  3. 第１トランジスタは、更に、第１チャネル形成領域の他方の面と絶縁層を介して対向した第３のシールド電極を有しており、
    第３のシールド電極は、第１トランジスタの一方のソース／ドレイン領域に接続されていることを特徴とする請求項１に記載の有機エレクトロルミネッセンス素子。
  4. 第２トランジスタは、更に、第２チャネル形成領域の他方の面と絶縁層を介して対向した第２のシールド電極を有しており、
    第１トランジスタは、更に、第１チャネル形成領域の他方の面と絶縁層を介して対向した第３のシールド電極及び第４のシールド電極を有しており、
    第２のシールド電極と第４のシールド電極とは、第１トランジスタの他方のソース／ドレイン領域と第２トランジスタの一方のソース／ドレイン領域とを兼ねる共通領域に接続されており、
    第３のシールド電極は、第１トランジスタの一方のソース／ドレイン領域に接続されていることを特徴とする請求項１に記載の有機エレクトロルミネッセンス素子。
  5. 有機エレクトロルミネッセンス発光部、及び、有機エレクトロルミネッセンス発光部を駆動するための駆動回路を備えた有機エレクトロルミネッセンス素子であって、
    駆動回路は、
    （Ａ）駆動トランジスタ、
    （Ｂ）映像信号書込みトランジスタ、
    （Ｃ）一対の電極を備えたコンデンサ部、及び、
    （Ｄ）第１ノード初期化トランジスタ、
    から構成されており、
    駆動トランジスタにおいては、
    （Ａ−１）一方のソース／ドレイン領域は、電流供給部に接続されており、
    （Ａ−２）他方のソース／ドレイン領域は、有機エレクトロルミネッセンス発光部に備えられたアノード電極に接続され、且つ、コンデンサ部の一方の電極に接続されており、第２ノードを構成し、
    映像信号書込みトランジスタにおいては、
    （Ｂ−１）一方のソース／ドレイン領域は、データ線に接続されており、
    （Ｂ−２）他方のソース／ドレイン領域は、駆動トランジスタのゲート電極、且つ、コンデンサ部の他方の電極に接続されており、第１ノードを構成し、
    （Ｂ−３）ゲート電極は、走査線に接続されており、
    第１ノード初期化トランジスタは、デュアルゲート型のトランジスタから成り、第１ゲート電極と第１チャネル形成領域とを備えた第１トランジスタ、及び、第２ゲート電極と第２チャネル形成領域とを備えた第２トランジスタから構成されており、
    第１トランジスタの一方のソース／ドレイン領域は、第１ノード初期化電圧供給線に接続されており、
    第２トランジスタの他方のソース／ドレイン領域は、第１ノードに接続されており、
    第１トランジスタの第１ゲート電極、及び、第２トランジスタの第２ゲート電極は、第１ノード初期化トランジスタ制御線に接続されており、
    第１トランジスタの第１ゲート電極は、第１チャネル形成領域の一方の面とゲート絶縁層を介して対向しており、
    第２トランジスタの第２ゲート電極は、第２チャネル形成領域の一方の面とゲート絶縁層を介して対向しており、
    第２トランジスタは、第２チャネル形成領域の他方の面と絶縁層を介して対向したシールド電極を有しており、
    シールド電極は、第２トランジスタの他方のソース／ドレイン領域に接続されていることを特徴とする有機エレクトロルミネッセンス素子。
  6. 第２トランジスタは、更に、第２チャネル形成領域の他方の面と絶縁層を介して対向した第２のシールド電極を有しており、
    第２のシールド電極は、第１トランジスタの他方のソース／ドレイン領域と第２トランジスタの一方のソース／ドレイン領域とを兼ねる共通領域に接続されていることを特徴とする請求項５に記載の有機エレクトロルミネッセンス素子。
  7. 第１トランジスタは、更に、第１チャネル形成領域の他方の面と絶縁層を介して対向した第３のシールド電極を有しており、
    第３のシールド電極は、第１トランジスタの一方のソース／ドレイン領域に接続されていることを特徴とする請求項５に記載の有機エレクトロルミネッセンス素子。
  8. 第２トランジスタは、更に、第２チャネル形成領域の他方の面と絶縁層を介して対向した第２のシールド電極を有しており、
    第１トランジスタは、更に、第１チャネル形成領域の他方の面と絶縁層を介して対向した第３のシールド電極及び第４のシールド電極を有しており、
    第２のシールド電極と第４のシールド電極とは、第１トランジスタの他方のソース／ドレイン領域と第２トランジスタの一方のソース／ドレイン領域とを兼ねる共通領域に接続されており、
    第３のシールド電極は、第１トランジスタの一方のソース／ドレイン領域に接続されていることを特徴とする請求項５に記載の有機エレクトロルミネッセンス素子。
  9. （１）走査回路、
    （２）映像信号出力回路、
    （３）第１の方向にＮ個、第１の方向とは異なる第２の方向にＭ個、合計Ｍ×Ｎ個の、２次元マトリクス状に配列された有機エレクトロルミネッセンス素子、
    （４）走査回路に接続され、第１の方向に延びるＭ本の走査線、
    （５）映像信号出力回路に接続され、第２の方向に延びるＮ本のデータ線、並びに、
    （６）電流供給部、
    を備えた有機エレクトロルミネッセンス表示装置であって、
    各有機エレクトロルミネッセンス素子は、有機エレクトロルミネッセンス発光部、及び、有機エレクトロルミネッセンス発光部を駆動するための駆動回路を備えており、
    駆動回路は、
    （Ａ）駆動トランジスタ、
    （Ｂ）映像信号書込みトランジスタ、及び、
    （Ｃ）一対の電極を備えたコンデンサ部、
    から構成されており、
    駆動トランジスタにおいては、
    （Ａ−１）一方のソース／ドレイン領域は、電流供給部に接続されており、
    （Ａ−２）他方のソース／ドレイン領域は、有機エレクトロルミネッセンス発光部に備えられたアノード電極に接続され、且つ、コンデンサ部の一方の電極に接続されており、第２ノードを構成し、
    映像信号書込みトランジスタは、デュアルゲート型のトランジスタから成り、第１ゲート電極と第１チャネル形成領域とを備えた第１トランジスタ、及び、第２ゲート電極と第２チャネル形成領域とを備えた第２トランジスタから構成されており、
    第１トランジスタの一方のソース／ドレイン領域は、データ線に接続されており、
    第２トランジスタの他方のソース／ドレイン領域は、駆動トランジスタのゲート電極、且つ、コンデンサ部の他方の電極に接続されており、第１ノードを構成し、
    第１トランジスタの第１ゲート電極、及び、第２トランジスタの第２ゲート電極は、走査線に接続されており、
    第１トランジスタの第１ゲート電極は、第１チャネル形成領域の一方の面とゲート絶縁層を介して対向しており、
    第２トランジスタの第２ゲート電極は、第２チャネル形成領域の一方の面とゲート絶縁層を介して対向しており、
    第２トランジスタは、第２チャネル形成領域の他方の面と絶縁層を介して対向したシールド電極を有しており、
    シールド電極は、第２トランジスタの他方のソース／ドレイン領域に接続されていることを特徴とする有機エレクトロルミネッセンス表示装置。
  10. （１）走査回路、
    （２）映像信号出力回路、
    （３）第１の方向にＮ個、第１の方向とは異なる第２の方向にＭ個、合計Ｎ×Ｍ個の、２次元マトリクス状に配列された有機エレクトロルミネッセンス素子、
    （４）走査回路に接続され、第１の方向に延びるＭ本の走査線、
    （５）映像信号出力回路に接続され、第２の方向に延びるＮ本のデータ線、並びに、
    （６）電流供給部、
    を備えた有機エレクトロルミネッセンス表示装置であって、
    各有機エレクトロルミネッセンス素子は、有機エレクトロルミネッセンス発光部、及び、有機エレクトロルミネッセンス発光部を駆動するための駆動回路を備えており、
    駆動回路は、
    （Ａ）駆動トランジスタ、
    （Ｂ）映像信号書込みトランジスタ、
    （Ｃ）一対の電極を備えたコンデンサ部、及び、
    （Ｄ）第１ノード初期化トランジスタ、
    から構成されており、
    駆動トランジスタにおいては、
    （Ａ−１）一方のソース／ドレイン領域は、電流供給部に接続されており、
    （Ａ−２）他方のソース／ドレイン領域は、有機エレクトロルミネッセンス発光部に備えられたアノード電極に接続され、且つ、コンデンサ部の一方の電極に接続されており、第２ノードを構成し、
    映像信号書込みトランジスタにおいては、
    （Ｂ−１）一方のソース／ドレイン領域は、データ線に接続されており、
    （Ｂ−２）他方のソース／ドレイン領域は、駆動トランジスタのゲート電極、且つ、コンデンサ部の他方の電極に接続されており、第１ノードを構成し、
    （Ｂ−３）ゲート電極は、走査線に接続されており、
    第１ノード初期化トランジスタは、デュアルゲート型のトランジスタから成り、第１ゲート電極と第１チャネル形成領域とを備えた第１トランジスタ、及び、第２ゲート電極と第２チャネル形成領域とを備えた第２トランジスタから構成されており、
    第１トランジスタの一方のソース／ドレイン領域は、第１ノード初期化電圧供給線に接続されており、
    第２トランジスタの他方のソース／ドレイン領域は、第１ノードに接続されており、
    第１トランジスタの第１ゲート電極、及び、第２トランジスタの第２ゲート電極は、第１ノード初期化トランジスタ制御線に接続されており、
    第１トランジスタの第１ゲート電極は、第１チャネル形成領域の一方の面とゲート絶縁層を介して対向しており、
    第２トランジスタの第２ゲート電極は、第２チャネル形成領域の一方の面とゲート絶縁層を介して対向しており、
    第２トランジスタは、第２チャネル形成領域の他方の面と絶縁層を介して対向したシールド電極を有しており、
    シールド電極は、第２トランジスタの他方のソース／ドレイン領域に接続されていることを特徴とする有機エレクトロルミネッセンス表示装置。
JP2007175540A 2007-07-03 2007-07-03 有機エレクトロルミネッセンス素子、及び、有機エレクトロルミネッセンス表示装置 Expired - Fee Related JP4479755B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2007175540A JP4479755B2 (ja) 2007-07-03 2007-07-03 有機エレクトロルミネッセンス素子、及び、有機エレクトロルミネッセンス表示装置
TW097120801A TWI402801B (zh) 2007-07-03 2008-06-04 有機電致發光器件與有機電致發光顯示裝置
US12/139,017 US8022903B2 (en) 2007-07-03 2008-06-13 Organic EL device and organic EL display apparatus
KR1020080063314A KR101474565B1 (ko) 2007-07-03 2008-07-01 유기 ｅｌ 소자, 및, 유기 ｅｌ 표시 장치
CN2008101272811A CN101339735B (zh) 2007-07-03 2008-07-03 有机电致发光器件和有机电致发光显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007175540A JP4479755B2 (ja) 2007-07-03 2007-07-03 有機エレクトロルミネッセンス素子、及び、有機エレクトロルミネッセンス表示装置

Publications (2)

Publication Number Publication Date
JP2009014933A true JP2009014933A (ja) 2009-01-22
JP4479755B2 JP4479755B2 (ja) 2010-06-09

Family

ID=40213790

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007175540A Expired - Fee Related JP4479755B2 (ja) 2007-07-03 2007-07-03 有機エレクトロルミネッセンス素子、及び、有機エレクトロルミネッセンス表示装置

Country Status (5)

Country Link
US (1) US8022903B2 (ja)
JP (1) JP4479755B2 (ja)
KR (1) KR101474565B1 (ja)
CN (1) CN101339735B (ja)
TW (1) TWI402801B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011209406A (ja) * 2010-03-29 2011-10-20 Sony Corp 表示装置及び電子機器
JP2016042585A (ja) * 2011-09-16 2016-03-31 株式会社半導体エネルギー研究所 半導体装置
WO2019163402A1 (ja) * 2018-02-20 2019-08-29 ソニーセミコンダクタソリューションズ株式会社 画素回路、表示装置、画素回路の駆動方法および電子機器
JP2019211775A (ja) * 2018-06-05 2019-12-12 アップル インコーポレイテッドＡｐｐｌｅ Ｉｎｃ． 酸化物トランジスタ閾値電圧に対して感度が低減された低リフレッシュレート表示画素を有する電子デバイス
KR20220060563A (ko) * 2013-10-10 2022-05-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009009441A2 (en) 2007-07-06 2009-01-15 Cedars-Sinai Medical Center Self-assembling complex for targeting chemical agents to cells
JP2009288767A (ja) * 2008-05-01 2009-12-10 Sony Corp 表示装置及びその駆動方法
KR100922065B1 (ko) * 2008-06-11 2009-10-19 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR101056240B1 (ko) * 2009-03-02 2011-08-11 삼성모바일디스플레이주식회사 유기전계발광 표시장치
JP2010266490A (ja) * 2009-05-12 2010-11-25 Sony Corp 表示装置
KR101871188B1 (ko) * 2011-02-17 2018-06-28 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
JP5682385B2 (ja) * 2011-03-10 2015-03-11 セイコーエプソン株式会社 電気光学装置および電子機器
JP6056175B2 (ja) * 2012-04-03 2017-01-11 セイコーエプソン株式会社 電気光学装置及び電子機器
JP6618360B2 (ja) 2012-08-03 2019-12-11 セダーズ−シナイ メディカル センター 薬物送達タンパク質の輸送向上変異体の単離
JP2014160203A (ja) * 2013-02-20 2014-09-04 Sony Corp 表示装置およびその駆動方法、並びに電子機器
KR20140141373A (ko) * 2013-05-31 2014-12-10 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
CN103474473B (zh) * 2013-09-10 2016-02-03 深圳市华星光电技术有限公司 一种薄膜晶体管开关及其制造方法
KR102111747B1 (ko) * 2014-02-25 2020-05-18 삼성디스플레이 주식회사 유기전계발광 표시장치
KR101640192B1 (ko) 2014-08-05 2016-07-18 삼성디스플레이 주식회사 디스플레이 장치
KR102417120B1 (ko) * 2015-01-21 2022-07-06 삼성디스플레이 주식회사 유기발광표시장치
KR102455618B1 (ko) 2015-02-05 2022-10-17 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102302373B1 (ko) * 2015-02-10 2021-09-16 삼성디스플레이 주식회사 유기 발광 표시 장치
JP7100577B2 (ja) * 2016-04-22 2022-07-13 ソニーグループ株式会社 表示装置および電子機器
KR102570832B1 (ko) * 2016-05-23 2023-08-24 엘지디스플레이 주식회사 Oled 표시 장치 및 그의 구동 방법
CN106448562A (zh) 2016-10-21 2017-02-22 京东方科技集团股份有限公司 显示面板及显示设备
CN106531074B (zh) * 2017-01-10 2019-02-05 上海天马有机发光显示技术有限公司 有机发光像素驱动电路、驱动方法以及有机发光显示面板
CN107481668B (zh) * 2017-09-01 2020-07-24 上海天马有机发光显示技术有限公司 一种显示面板及显示装置
CN107799062B (zh) 2017-11-27 2019-08-13 合肥鑫晟光电科技有限公司 一种像素电路及其驱动方法、显示装置
WO2020194647A1 (ja) * 2019-03-28 2020-10-01 シャープ株式会社 表示装置およびその駆動方法
KR20200128925A (ko) * 2019-05-07 2020-11-17 엘지디스플레이 주식회사 폴더블 디스플레이와 그 구동 방법
KR102637829B1 (ko) * 2019-10-28 2024-02-19 엘지디스플레이 주식회사 터치 디스플레이 장치
CN110853575B (zh) * 2019-11-04 2021-07-06 深圳市华星光电半导体显示技术有限公司 显示面板的电压调节方法及存储介质
CN111261111A (zh) * 2020-03-13 2020-06-09 深圳市华星光电半导体显示技术有限公司 像素驱动电路及其驱动方法、显示面板
CN111369944A (zh) * 2020-04-08 2020-07-03 深圳市华星光电半导体显示技术有限公司 像素结构及其驱动方法、显示装置
CN111477179B (zh) * 2020-05-20 2021-10-22 京东方科技集团股份有限公司 一种像素驱动电路及其驱动方法、显示装置
CN111816119B (zh) * 2020-08-31 2022-02-25 武汉天马微电子有限公司 显示面板及显示装置
CN112216244B (zh) * 2020-10-30 2022-04-29 武汉天马微电子有限公司 显示面板及其驱动方法和显示模组
US11688343B2 (en) 2021-01-27 2023-06-27 Boe Technology Group Co., Ltd. Pixel driving circuit and method of driving the same, display substrate and display device
CN114822416B (zh) * 2021-01-29 2024-05-14 北京小米移动软件有限公司 驱动方法、驱动装置、终端设备及存储介质
CN113917751B (zh) * 2021-10-25 2023-05-02 深圳市华星光电半导体显示技术有限公司 阵列基板及液晶显示面板
CN114822384A (zh) * 2022-05-23 2022-07-29 深圳市华星光电半导体显示技术有限公司 像素电路及显示面板

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000214800A (ja) 1999-01-20 2000-08-04 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
US7248236B2 (en) * 2001-02-16 2007-07-24 Ignis Innovation Inc. Organic light emitting diode display having shield electrodes
JP2002244588A (ja) 2001-02-19 2002-08-30 Matsushita Electric Ind Co Ltd 画像表示装置
JP4091322B2 (ja) 2002-03-19 2008-05-28 東芝松下ディスプレイテクノロジー株式会社 表示装置
WO2004100118A1 (ja) * 2003-05-07 2004-11-18 Toshiba Matsushita Display Technology Co., Ltd. Ｅｌ表示装置およびその駆動方法
JP4062179B2 (ja) * 2003-06-04 2008-03-19 ソニー株式会社 画素回路、表示装置、および画素回路の駆動方法
JP4474900B2 (ja) 2003-10-29 2010-06-09 カシオ計算機株式会社 静電気保護回路およびそれを備えた電子回路
JP4131227B2 (ja) * 2003-11-10 2008-08-13 ソニー株式会社 画素回路、表示装置、および画素回路の駆動方法
JP4401971B2 (ja) * 2004-04-29 2010-01-20 三星モバイルディスプレイ株式會社 発光表示装置
JP4923410B2 (ja) * 2005-02-02 2012-04-25 ソニー株式会社 画素回路及び表示装置
TWI330726B (en) * 2005-09-05 2010-09-21 Au Optronics Corp Display apparatus, thin-film-transistor discharge method and electrical driving method therefor
JP4923505B2 (ja) 2005-10-07 2012-04-25 ソニー株式会社 画素回路及び表示装置
JP2008046427A (ja) * 2006-08-18 2008-02-28 Sony Corp 画像表示装置
JP2008226491A (ja) * 2007-03-08 2008-09-25 Sony Corp 有機エレクトロルミネッセンス表示装置

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9299286B2 (en) 2010-03-29 2016-03-29 Joled Inc. Display device and electronic appliance
JP2011209406A (ja) * 2010-03-29 2011-10-20 Sony Corp 表示装置及び電子機器
JP2016042585A (ja) * 2011-09-16 2016-03-31 株式会社半導体エネルギー研究所 半導体装置
US9508709B2 (en) 2011-09-16 2016-11-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, light-emitting device, and electronic device
US10032798B2 (en) 2011-09-16 2018-07-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, light-emitting device, and electronic device
US10622380B2 (en) 2011-09-16 2020-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, light-emitting device, and electronic device
US10950633B2 (en) 2011-09-16 2021-03-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, light-emitting device, and electronic device
US11637129B2 (en) 2011-09-16 2023-04-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, light-emitting device, and electronic device
JP2022078100A (ja) * 2013-10-10 2022-05-24 株式会社半導体エネルギー研究所 発光装置
KR102618791B1 (ko) 2013-10-10 2023-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US11764074B2 (en) 2013-10-10 2023-09-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20220060563A (ko) * 2013-10-10 2022-05-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US11222587B2 (en) 2018-02-20 2022-01-11 Sony Semiconductor Solutions Corporation Pixel circuit, display device, driving method of pixel circuit, and electronic apparatus
JP7118130B2 (ja) 2018-02-20 2022-08-15 ソニーセミコンダクタソリューションズ株式会社 表示装置
JP2022153608A (ja) * 2018-02-20 2022-10-12 ソニーセミコンダクタソリューションズ株式会社 表示装置
JP7216242B2 (ja) 2018-02-20 2023-01-31 ソニーセミコンダクタソリューションズ株式会社 表示装置
JP2023041738A (ja) * 2018-02-20 2023-03-24 ソニーセミコンダクタソリューションズ株式会社 表示装置
JPWO2019163402A1 (ja) * 2018-02-20 2021-04-15 ソニーセミコンダクタソリューションズ株式会社 画素回路、表示装置、画素回路の駆動方法および電子機器
WO2019163402A1 (ja) * 2018-02-20 2019-08-29 ソニーセミコンダクタソリューションズ株式会社 画素回路、表示装置、画素回路の駆動方法および電子機器
JP7513777B2 (ja) 2018-02-20 2024-07-09 ソニーセミコンダクタソリューションズ株式会社 表示装置
JP7522327B2 (ja) 2018-02-20 2024-07-24 ソニーセミコンダクタソリューションズ株式会社 表示装置
JP7071311B2 (ja) 2018-06-05 2022-05-18 アップル インコーポレイテッド 酸化物トランジスタ閾値電圧に対して感度が低減された低リフレッシュレート表示画素を有する電子デバイス
JP2019211775A (ja) * 2018-06-05 2019-12-12 アップル インコーポレイテッドＡｐｐｌｅ Ｉｎｃ． 酸化物トランジスタ閾値電圧に対して感度が低減された低リフレッシュレート表示画素を有する電子デバイス

Also Published As

Publication number Publication date
US8022903B2 (en) 2011-09-20
CN101339735A (zh) 2009-01-07
TW200910299A (en) 2009-03-01
JP4479755B2 (ja) 2010-06-09
KR20090004635A (ko) 2009-01-12
KR101474565B1 (ko) 2014-12-18
US20090009441A1 (en) 2009-01-08
TWI402801B (zh) 2013-07-21
CN101339735B (zh) 2011-02-09

Similar Documents

Publication Publication Date Title
JP4479755B2 (ja) 有機エレクトロルミネッセンス素子、及び、有機エレクトロルミネッセンス表示装置
JP4844634B2 (ja) 有機エレクトロルミネッセンス発光部の駆動方法
US8248334B2 (en) Method of driving organic electroluminescence emission portion
US8525758B2 (en) Method for driving display element and method for driving display device
JP2008256916A (ja) 有機エレクトロルミネッセンス発光部の駆動方法
US20080218455A1 (en) Organic electroluminescence display
JP4957713B2 (ja) 有機エレクトロルミネッセンス表示装置の駆動方法
JP2008233502A (ja) 有機エレクトロルミネッセンス発光部の駆動方法
KR20090115693A (ko) 표시장치 및 그 구동방법
JP5141192B2 (ja) 有機エレクトロルミネッセンス発光部の駆動方法
JP2009271199A (ja) 表示装置及び表示装置の駆動方法
JP2008233501A (ja) 有機エレクトロルミネッセンス発光部の駆動方法
JP2010113188A (ja) 有機エレクトロルミネッセンス発光部の駆動方法
JP5098508B2 (ja) 有機エレクトロルミネッセンス表示装置、及び、有機エレクトロルミネッセンス発光部を駆動するための駆動回路、並びに、有機エレクトロルミネッセンス発光部の駆動方法
JP4844641B2 (ja) 表示装置及びその駆動方法
JP5548503B2 (ja) アクティブマトリクス型表示装置
JP2011090241A (ja) 表示装置、及び、表示装置の駆動方法
JP5157317B2 (ja) 有機エレクトロルミネッセンス発光部の駆動方法、及び、有機エレクトロルミネッセンス表示装置
JP2008176141A (ja) 有機エレクトロルミネッセンス表示装置
JP2008281612A (ja) 有機エレクトロルミネッセンス発光部を駆動するための駆動回路、有機エレクトロルミネッセンス発光部の駆動方法、及び、有機エレクトロルミネッセンス表示装置
JP2009098166A (ja) 有機エレクトロルミネッセンス発光部の駆動方法
JP2008242369A (ja) 有機エレクトロルミネッセンス素子及び有機エレクトロルミネッセンス表示装置
JP2008292612A (ja) 有機エレクトロルミネッセンス発光部の駆動方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090811

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091006

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100223

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100308

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130326

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140326

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees