CN114822416B - 驱动方法、驱动装置、终端设备及存储介质 - Google Patents

驱动方法、驱动装置、终端设备及存储介质 Download PDF

Info

Publication number
CN114822416B
CN114822416B CN202110129455.3A CN202110129455A CN114822416B CN 114822416 B CN114822416 B CN 114822416B CN 202110129455 A CN202110129455 A CN 202110129455A CN 114822416 B CN114822416 B CN 114822416B
Authority
CN
China
Prior art keywords
voltage
bottom gate
stage
gate voltage
interval range
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110129455.3A
Other languages
English (en)
Other versions
CN114822416A (zh
Inventor
请求不公布姓名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Xiaomi Mobile Software Co Ltd
Original Assignee
Beijing Xiaomi Mobile Software Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Xiaomi Mobile Software Co Ltd filed Critical Beijing Xiaomi Mobile Software Co Ltd
Priority to CN202110129455.3A priority Critical patent/CN114822416B/zh
Publication of CN114822416A publication Critical patent/CN114822416A/zh
Application granted granted Critical
Publication of CN114822416B publication Critical patent/CN114822416B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本公开是关于一种驱动方法、驱动装置、终端设备及存储介质。驱动方法应用于像素驱动电路,所述像素驱动电路的驱动薄膜晶体管为双栅薄膜晶体管,双栅薄膜晶体管包括底部栅极和顶部栅极。驱动方法包括:将像素驱动电路中所输入的数据电压,按照电压大小划分为多个电压区间范围。针对多个电压区间范围中的每一电压区间范围,分别确定匹配电压区间范围的底栅电压。基于当前电压区间范围,对双栅薄膜晶体管的底部栅极,施加匹配当前电压区间范围的底栅电压。通过本公开提供的驱动方法,使像素驱动电路的阈值电压可以进行调节,能够采用电路控制方式,提高像素驱动电路的输出电压精确度,使低灰阶mura现象能够得到有效改善。

Description

驱动方法、驱动装置、终端设备及存储介质
技术领域
本公开涉及显示驱动技术领域,尤其涉及一种驱动方法、驱动装置、终端设备及存储介质。
背景技术
有源矩阵有机发光二极体(Active-matrix organic light-emitting diode,AMOLED)具有高对比度、高色域、可柔性的技术优势,广泛应用于手机与电视(TV)等终端产品。AMOLED需要驱动(driver)薄膜晶体管(Thin Film Transistor,TFT)充当电压控制的像素驱动电流,驱动显示屏进行显示。
然而,当driver TFT在制造过程出现电特性不均时,会导致驱动电路输入相同的数据电压但输出电流不一致情况,进而在屏幕点亮后会出现亮暗差异现象,即mura现象。相关技术中,为了改善低灰阶mura现象,利用工艺调整的方式,通过劣化driver TFT的界面特性,增大亚阈值摆幅(SS),进而抵消电性差异带来的影响。但采用该种方式进行调节,容易导致影响driver TFT的稳定性。
发明内容
为提高像素驱动电路输出电压的精确度,且不劣化driver TFT的界面特性,本公开提供一种驱动方法、驱动装置、终端设备及存储介质。
根据本公开实施例的第一方面,提供一种驱动方法,应用于像素驱动电路,所述像素驱动电路的驱动薄膜晶体管为双栅薄膜晶体管,所述双栅薄膜晶体管包括底部栅极和顶部栅极,所述驱动方法包括:将所述像素驱动电路中所输入的数据电压,按照电压大小划分为多个电压区间范围。针对所述多个电压区间范围中的每一电压区间范围,分别确定匹配电压区间范围的底栅电压。基于当前电压区间范围,对所述双栅薄膜晶体管的底部栅极,施加匹配所述当前电压区间范围的底栅电压。
在一实施例中,所述针对所述多个电压区间范围中的每一电压区间范围,分别确定匹配电压区间范围的底栅电压,包括:响应于所述数据电压驱动像素显示的亮度灰阶值对应第一灰阶阶段,在所述第一灰阶阶段对应的电压区间范围内,确定电压低于数据电压的底栅电压,作为匹配电压区间范围的底栅电压。响应于所述数据电压驱动像素显示的亮度灰阶值对应第二灰阶阶段,在所述第二灰阶阶段对应的电压区间范围内,确定电压高于数据电压的底栅电压,作为匹配电压区间范围的底栅电压。其中,所述第一灰阶阶段对应的电压区间范围内的数据电压,高于所述第二灰阶阶段对应的电压区间范围内的数据电压。
在另一实施例中,所述针对所述多个电压区间范围中的每一电压区间范围,分别确定匹配电压区间范围的底栅电压,包括:确定所述像素驱动电路驱动像素显示的补偿阶段中输入的数据电压,并确定所述像素驱动电流确定像素显示的发光阶段中输入的源极电压。基于补偿阶段中输入的数据电压,以及发光阶段中输入的源极电压,确定第一底栅电压和第二底栅电压,所述第一底栅电压为补偿阶段中匹配电压区间范围的底栅电压,所述第二底栅电压为发光阶段中匹配电压区间范围的底栅电压。
在又一实施例中,所述基于补偿阶段中输入的数据电压,以及发光阶段中输入的源极电压,确定第一底栅电压和第二底栅电压,包括:基于补偿阶段中输入的数据电压,以及发光阶段中输入的源极电压,确定满足预设条件的第一底栅电压和第二底栅电压,所述预设条件包括使补偿阶段的阈值电压与发光阶段的阈值电压一致的条件。
在又一实施例中,所述第一底栅电压和第二底栅电压满足如下公式:Vback1-Vdata=Vback2-ELVDD。其中,所述Vback1表征所述第一底栅电压,所述Vback2表征所述第二底栅电压,所述Vdata表征所述补偿阶段中输入的数据电压,所述ELVDD表征所述发光阶段中输入的源极电压。
根据本公开实施例的第二方面,提供一种驱动装置,应用于像素驱动电路,所述像素驱动电路的驱动薄膜晶体管为双栅薄膜晶体管,所述双栅薄膜晶体管包括底部栅极和顶部栅极,所述驱动装置包括:设置单元,用于将所述像素驱动电路中所输入的数据电压,按照电压大小划分为多个电压区间范围。确定单元,用于针对所述多个电压区间范围中的每一电压区间范围,分别确定匹配电压区间范围的底栅电压。调节单元,用于基于当前电压区间范围,对所述双栅薄膜晶体管的底部栅极,施加匹配所述当前电压区间范围的底栅电压。
在一实施例中,所述确定单元采用下述方式针对所述多个电压区间范围中的每一电压区间范围,分别确定匹配电压区间范围的底栅电压:响应于所述数据电压驱动像素显示的亮度灰阶值对应第一灰阶阶段,在所述第一灰阶阶段对应的电压区间范围内,确定电压低于数据电压的底栅电压,作为匹配电压区间范围的底栅电压。响应于所述数据电压驱动像素显示的亮度灰阶值对应第二灰阶阶段,在所述第二灰阶阶段对应的电压区间范围内,确定电压高于数据电压的底栅电压,作为匹配电压区间范围的底栅电压。其中,所述第一灰阶阶段对应的电压区间范围内的数据电压,高于所述第二灰阶阶段对应的电压区间范围内的数据电压。
在另一实施例中,所述确定单元采用下述方式针对所述多个电压区间范围中的每一电压区间范围,分别确定匹配电压区间范围的底栅电压:确定所述像素驱动电路驱动像素显示的补偿阶段中输入的数据电压,并确定所述像素驱动电流确定像素显示的发光阶段中输入的源极电压。基于补偿阶段中输入的数据电压,以及发光阶段中输入的源极电压,确定第一底栅电压和第二底栅电压,所述第一底栅电压为补偿阶段中匹配电压区间范围的底栅电压,所述第二底栅电压为发光阶段中匹配电压区间范围的底栅电压。
在又一实施例中,所述确定单元采用下述方式基于补偿阶段中输入的数据电压,以及发光阶段中输入的源极电压,确定第一底栅电压和第二底栅电压:基于补偿阶段中输入的数据电压,以及发光阶段中输入的源极电压,确定满足预设条件的第一底栅电压和第二底栅电压,所述预设条件包括使补偿阶段的阈值电压与发光阶段的阈值电压一致的条件。
在又一实施例中,所述第一底栅电压和第二底栅电压满足如下公式:Vback1-Vdata=Vback2-ELVDD。其中,所述Vback1表征所述第一底栅电压,所述Vback2表征所述第二底栅电压,所述Vdata表征所述补偿阶段中输入的数据电压,所述ELVDD表征所述发光阶段中输入的源极电压。
根据本公开实施例第三方面,提供一种终端设备,包括:存储器,用于存储指令;以及处理器,用于调用所述存储器存储的指令执行上述任意一种所述的驱动方法。
根据本公开实施例第四方面,提供一种计算机可读存储介质,其中存储有指令,所述指令被处理器执行时,执行上述任意一种所述的驱动方法。
本公开的实施例提供的技术方案可以包括以下有益效果:通过本公开提供的驱动方法,采用具有双栅薄膜晶体管的像素驱动电路,使像素驱动电路的阈值电压可以进行调节。将输入至像素驱动电路中的数据电压依据电压大小划分成多个电压区间范围,并针对每个电压区间范围确定相匹配的底栅电压。通过双栅薄膜晶体管的像素驱动电路进行驱动时,便可以基于当前电压区间范围,对双栅薄膜晶体管的底部栅极施加对应匹配的底栅电压,以便能够采用电路控制方式,提高像素驱动电路的输出电压精确度,使低灰阶mura现象能够得到有效改善。
应当理解的是,以上的一般描述和后文的细节描述仅是示例性和解释性的,并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,示出了符合本公开的实施例,并与说明书一起用于解释本公开的原理。
图1是根据一示例性实施例示出的一种屏幕亮度显示示意图。
图2是根据一示例性实施例示出的一种像素驱动电路示意图。
图3是根据一示例性实施例示出的一种驱动方法的流程图。
图4是根据一示例性实施例示出的一种底栅电压与阈值电压之间的对应关系示意图。
图5是根据一示例性实施例示出的一种单栅薄膜晶体管与双栅薄膜晶体管像素驱动电流与底栅电压之间的关系对照示意图。
图6是根据一示例性实施例示出的另一种屏幕亮度显示示意图。
图7是根据一示例性实施例示出的一种确定电压区间范围与底栅电压之间对应关系的方法的流程图。
图8是根据一示例性实施例示出的一种底栅电压与数据电压之间的对应关系示意图。
图9是根据一示例性实施例示出的另一种驱动电路示意图。
图10是根据一示例性实施例示出的又一种驱动电路示意图。
图11是根据一示例性实施例示出的又一种驱动电路示意图。
图12是根据一示例性实施例示出的一种驱动装置框图。
图13是根据一示例性实施例示出的另一种终端设备的框图。
具体实施方式
这里将详细地对示例性实施例进行说明,其示例表示在附图中。下面的描述涉及附图时,除非另有表示,不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本公开相一致的所有实施方式。相反,它们仅是与如所附权利要求书中所详述的、本公开的一些方面相一致的装置和方法的例子。
相关技术中,亚阈值摆幅(SS)是衡量晶体管开启与关断状态之间相互转换速率的性能指标。为了改善低灰阶mura现象,利用工艺调整的方式,通过劣化driver TFT的界面特性,增大SS,进而抵消电性差异带来的影响。在一实施场景中,通过劣化driver TFT的界面特性,将SS特性提高在0.6V/dec左右,以抵消电性差异带来的影响。其中,屏幕亮度的显示效果可以如图1所示。其中,图1是根据一示例性实施例示出的一种屏幕亮度显示示意图。由于SS与driver TFT中的栅绝缘层(GI)和P沟道(Psi)界面缺陷密度正相关。在一例中,采用增大缺陷密度的方式,增大SS。SS与driver TFT的缺陷密度Dit正相关,相关公式为:进而当SS增大时,缺陷密度Dit也随之增大。但使用该方法,会影响TFT在电/光/热等外部应力下特性偏移过大,导致TFT构建的电路出现输出异常。在另一例中,SS的定义为/>用于表征源漏电流变化十倍所需要栅电压的变化量。通过在driver TFT中引入GI层掩膜(mask),使在开关薄膜晶体管(Switch TFT)不变的情况下,增大driver TFT的GI层厚度,降低驱动电路中的栅介质电容Cox,进而提高SS,抵消电性差异带来的影响。但GI层厚度增加,需要劣化driver TFT的界面特性,且容易导致栅极对Psi控制能力变差,影响driver TFT的稳定性。因此,上述两种改善方式均容易影响driver TFT的可靠性和均一性。
鉴于此,本公开提供一种像素驱动电路,像素驱动电路如图2所示。图2是根据一示例性实施例示出的一种像素驱动电路示意图。在该像素驱动电路10中,M1-M7分别代表不同的薄膜晶体管,其中,M1、M2-M7采用的是单栅TFT,在像素驱动电路10中,M2采用的是双栅driver TFT,包括底部栅极(背栅)1和顶部栅极。其中,M2的源极与M1的漏极相连接,M2的漏极与M5的源极相连接,M2的栅极与栅极电容Cst相连接。即,底部栅极1和顶部栅极与栅极电容Cst相连接。EM表示加在像素驱动电路10中的栅极的信号,通过控制EM的电平状态,控制像素驱动电路10的工作状态。根据EM的电平状态,确定驱动显示屏是否发光。若EM处于高电平,则像素驱动电路10中,漏极电压ELVDD与源极电压ELVSS之间处于未导通状态,进而无法驱动显示屏发光。若EM处于低电平,则像素驱动电路10中,漏极电压ELVDD与源极电压ELVSS之间处于导通状态,进而驱动显示屏正常发光。其中,Vg表征顶部栅极对应的顶栅电压,Vback用于表征低部栅极对应的低栅电压,Vint表征输入至像素驱动电路10中的输入电压。Scan(n)用于表征当前扫描的第n行像素的扫描信号其中,n≥1。Scan(n-1)用于表征扫描第n行像素的上一行像素的扫描信号。
本公开提供一种应用于像素驱动电路10的驱动方法,根据输入至像素驱动电路中的数据电压所在的电压区间范围,对应匹配底部栅极的底栅电压。通过电路控制方式,控制底栅电压增大SS,以提高像素驱动电路的输出电压精确度,使在不需要劣化driver TFT的界面特性的情况下,有助于提高driver TFT的可靠性和均一性,有助于低灰阶mura现象能够得到有效改善。
图3是根据一示例性实施例示出的一种驱动方法的流程图,如图3所示,驱动方法包括以下步骤S11至步骤S13。
在步骤S11中,将像素驱动电路中所输入的数据电压,按照电压大小划分为多个电压区间范围。
在本公开实施例中,像素驱动电路10中M2采用的是双栅薄膜晶体管。因此,可以利用底部栅极中的底栅电压Vback和顶部栅极中的顶栅电压Vg共同调整流过driver TFT的电流。
由于M2中采用的是双栅薄膜晶体管,进而在漏极电压ELVDD与源极电压ELVSS之间未通电压时,便已存在用于导电的沟道。在一例中,双栅薄膜晶体管是耗尽型薄膜晶体管,当底栅电压Vback较小时,M2的转移特性曲线会随顶栅电压Vg增大而趋向饱和,使M2与底部栅极组成的driver TFT的导通电阻增大,进而使顶栅电压Vg增加量减少。当顶栅电压Vg增加到一定电压值时,M2由饱和工作区进入线性工作区,漏极电压ELVDD与源极电压ELVSS之间导通。M2与顶部栅极组成的driver TFT的导通电阻由饱和工作区进行入线性工作区。若增大顶栅电压Vg,沟道之间的电流会随着底栅电压Vback的增大而趋向饱和。因此,在顶栅电压Vg一定的情况下,可以采用增大底栅电压Vback的方式,增大流经M2的像素驱动电流。
数据电压Vdata可以表征为,在Vg一定的情况下,用于增大底栅电压Vback的补偿电压。将Vdata延伸后的电压范围按照电压大小划分为多个电压区间范围,以便确定在不同Vdata下,底部栅极对应匹配的Vback,将Vg的电压范围进行延伸。
在步骤S12中,针对多个电压区间范围中的每一电压区间范围,分别确定匹配电压区间范围的底栅电压。
在本公开实施例中,因采用的双栅薄膜晶体管,M2的阈值电压Vth可以根据其双栅薄膜晶体管的源极和衬底之间的点位的不同而发生变化。因此,在Vback的电压值越负的情况下,双栅薄膜晶体管中的P沟道打开越充分,流经M2的漏极与源极之间的像素驱动电流越大,driver TFT越不容易关闭。
在一例中,Vback与Vth之间的对应关系可以如图4所示。图4是根据一示例性实施例示出的一种底栅电压与阈值电压之间的对应关系示意图。相关技术中,因为像素驱动电路采用的是单栅驱动薄膜晶体管,因此不存在底部栅极,Vth为固定阈值。在本公开实施例中,由于采用双栅薄膜晶体管,因此,Vth可以基于Vback的不同实现不同范围的调整。其中,在Vg固定的前提下,Vback对应的电压值越负,Vth对应的电压值越正,driver TFT越容易打开。反之,Vback对应的电压值越正,Vth对应的电压值越负,driver TFT越容易关闭。
在一示例中,可以采用实验调测等方式确定Vback与Vth之间的对应关系。例如:在Vg一定的情况下,通过不断调节Vback的电压值,确定Vth,进而得到Vback与Vth之间的对应关系。
其中,Vdata在不同电压区间范围时驱动像素显示的亮度灰阶值对应不同灰阶亮度,进而根据所需的像素显示的灰阶亮度,对Vdata的电压范围进行划分。例如,可以将Vdata的电压范围基于低灰阶亮度和高灰阶亮度划分为第一灰阶阶段对应的电压范围,以及第二灰阶阶段对应的电压范围。基于第一灰阶阶段和第二灰阶阶段,确定匹配各电压区间范围对应的底栅电压Vback。其中,第一灰阶阶段可以理解为是低灰阶阶段,第二灰阶阶段可以理解为是高灰阶阶段。低灰阶阶段相对高灰阶阶段具有相对较高的数据电压。即,第一灰阶阶段对应的电压区间范围内的数据电压,高于第二灰阶阶段对应的电压区间范围内的数据电压。例如:在目视判读时,灰阶由高到低可粗略地划分成七级:白、灰白、浅灰、灰、深灰、浅黑、与黑。其中,黑对应的灰阶阶段可以为第一灰阶阶段,白对应的灰阶阶段可以为第二灰阶阶段。
在步骤S13中,基于当前电压区间范围,对双栅薄膜晶体管的底部栅极,施加匹配当前电压区间范围的底栅电压。
在本公开实施例中,在确定当前电压区间范围后,根据确定的电压区间范围与底栅电压之间的对应关系,确定匹配电压区间范围的Vback。对双栅薄膜晶体管的底部栅极,施加匹配当前电压区间范围的Vback。通过调节Vback的方式,改变Vth,提高源极与漏极之间流通的像素驱动电流,使漏极与源极之间快速形成通路,以减少driver TFT电流的损失。
通过上述实施例,能够通过电路控制方式,通过调节Vback改变Vth的电压值大小,进而减少driver TFT电流的损失,提高源极与漏极之间流通的像素驱动电流,从而有助于增大SS,使得低灰阶mura现象能够得到有效改善。
在一示例中,当SS偏低时,对于像素驱动电路(IC)输出电压精度要求很高,不利于灰阶展开并区分亮度。故,本公开实施例中可以根据源极与漏极之间流通的像素驱动电流Ids与顶栅电压Vg的对应关系,控制像素驱动电路输出像素驱动电流,进而提高SS。
在另一示例中,源极与漏极之间流通的像素驱动电流Ids与顶栅电压Vg的对应关系可以如图5所示。图5是根据一示例性实施例示出的一种单栅薄膜晶体管与双栅薄膜晶体管像素驱动电流与底栅电压之间的关系对照示意图。顶栅电压Vg越负,则P沟道打开越充分,driver TFT越不容易关闭,进而源极与漏极之间流通的像素驱动电流能够增大。若driver TFT采用单栅薄膜晶体管,Vth的电压值固定,顶栅电压Vg值越正,driver TFT越不容易打开。顶栅电压Vg值越负,driver TFT越不容易关闭。若driver TFT采用双栅薄膜晶体管,Vth的电压值可以调节,无论顶栅电压Vg为正还是为负,源极与漏极之间始终有电流的存在,进而进一步使得driver TFT不容易关闭或者不容易打开,使得Vg在高低灰阶电压范围得到延展,由于Vg是经过Vdata补偿后得到,从而延伸了Vdata的范围,改善mura现象。在一例中,改善后的屏幕亮度的显示效果可以如图6所示,其中,图6是根据一示例性实施例示出的另一种屏幕亮度显示示意图。
以下实施例将具体说明各电压区间范围与对应匹配的底栅电压之间的对应关系。
图7是根据一示例性实施例示出的一种确定电压区间范围与底栅电压之间对应关系的方法的流程图。
在步骤S21中,响应于数据电压驱动像素显示的亮度灰阶值对应第一灰阶阶段,在第一灰阶阶段对应的电压区间范围内,确定电压高于数据电压的底栅电压,作为匹配电压区间范围的底栅电压。
在本公开实施例中,数据电压Vdata驱动像素显示的亮度灰阶值对应第一灰阶阶段时,为保障漏极电压ELVDD与源极电压ELVSS电压之间处于通路状态,需要将Vth降低,进而在第一灰阶阶段对应的电压区间范围内,确定电压低于数据电压的底栅电压Vback,作为匹配在第一灰阶阶段对应的电压区间范围的底栅电压。
在步骤S22中,响应于数据电压驱动像素显示的亮度灰阶值对应第二灰阶阶段,在第二灰阶阶段对应的电压区间范围内,确定电压低于数据电压的底栅电压,作为匹配电压区间范围的底栅电压。
在本公开实施例中,数据电压Vdata驱动像素显示的亮度灰阶值对应第二灰阶阶段时,为避免AMOLED显示的亮度过亮,需要降低Vth,进而第二灰阶阶段对应的电压区间范围内,确定电压高于数据电压的底栅电压Vback,作为匹配在第二灰阶阶段对应的电压区间范围的底栅电压。其中,第一灰阶阶段对应的电压区间范围内的数据电压,高于第二灰阶阶段对应的电压区间范围内的数据电压。
在一例中,各电压区间范围与对应匹配的底栅电压之间的对应关系可以如图8所示。图8是根据一示例性实施例示出的一种底栅电压与数据电压之间的对应关系示意图。横坐标为Vdata对应的电压值,纵坐标为底栅电压Vback对应的电压值。
在一实施例中,补偿阶段可以表征为,通过输入数据电压Vdata,控制底栅电压Vback的大小,进而调节阈值电压Vth,使像素驱动电路栅极与源极两端的电流不断增大,直至通过driver TFT输出的像素驱动电流能够驱动像素正常显示的阶段。发光阶段可以表征为,driver TFT开启后,漏极电压ELVDD与源极电压ELVSS电压之间处于通路状态,进而输出的像素驱动电流可以驱动像素进行正常显示的过程。像素驱动电路驱动像素显示在补偿阶段中所输入的数据电压Vdata与像素驱动电流确定像素显示的发光阶段中所输入的电源电压Vint不同。因此,需要分别确定像素驱动电路驱动像素显示的补偿阶段中输入的数据电压Vdata和确定像素驱动电流确定像素显示的发光阶段中输入的漏极电压ELVDD。由于补偿阶段是为发光阶段进行准备的过程,进而为保障像素驱动电路在使用像素驱动电流时,能够正常驱动像素进行显示,避免屏幕点亮后会出现亮暗差异,基于补偿阶段中输入的数据电压,以及发光阶段中输入的源极电压,分别确定第一底栅电压和第二底栅电压。其中,第一底栅电压为补偿阶段中匹配电压区间范围的底栅电压,第二底栅电压为发光阶段中匹配电压区间范围的底栅电压。
在一例中,为保障driver TFT的可靠性和均一性,在确定第一底栅电压和第二底栅电压时,需将补偿阶段中的Vth与发光阶段中的Vth保持一致,进而根据漏极与源极之间的通路输出像素驱动电流时,能够受到driver TFT的控制。
在另一例中,第一底栅电压和第二底栅电压满足如下公式:Vback1-Vdata=Vback2-ELVDD;其中,Vback1表征第一底栅电压,Vback2表征第二底栅电压,Vdata表征补偿阶段中输入的数据电压,ELVDD表征发光阶段中输入的源极电压。
在一实施场景中,通过像素驱动电路输出的像素驱动电流,驱动像素显示的电路操作过程如下。其中,操作过程包括:初始化阶段、补偿阶段和发光阶段。
在初始化阶段中,像素驱动电路的准备过程可以如图9所示。图9是根据一示例性实施例示出的另一种驱动电路示意图。其中,AMOLED不显示发光,此时,在该像素驱动电路10中,在EM处于高电平状态。扫描信号SCAN(n-1)为低电平,扫描信号SCAN(n)高电平时,M4对应的薄膜晶体管处于导通状态,其余薄膜晶体管处于非导通状态。进而输入像素驱动电路10中的电源电压Vint通过M4传输至栅极电容Cst中进行电荷存储初始,为数据电压Vdata写入做准备。其中,n≥1,n表征当前扫描的像素行数。
在补偿阶段中,像素驱动电路的补偿过程可以如图10所示。图10是根据一示例性实施例示出的又一种驱动电路示意图。在该像素驱动电路10中,在EM处于高电平,扫描第2行像素时,SCAN(1)处于高电平,SCAN(2)处于低电平。将Vdata-|vth|写入driver TFT的顶部栅极、底部栅极以及栅极电容Cst中,并初始化阳极电位,确定顶部栅极Vg的电压,为发光阶段准备。通过Vdata-|vth|,可以确定开启driver TFT所需的电压,即,可以确定使源极与漏极之间形成通路所需的电压。为保障像素驱动电路在使用像素驱动电流时,能够正常驱动像素进行显示,避免屏幕点亮后会出现亮暗差异,确定所述像素驱动电路驱动像素显示的补偿阶段中输入的数据电压Vdata,和确定所述像素驱动电流确定像素显示的发光阶段中输入的漏极电压ELVDD,在补偿阶段中的Vth与发光阶段中的Vth保持一致的前提下,通过公式Vback1-Vdata=Vback2-ELVDD,分别确定第一底栅电压和第二底栅电压。
在发光阶段中,像素驱动电路的补偿过程可以如图11所示。图11是根据一示例性实施例示出的又一种驱动电路示意图。在该像素驱动电路10中,在EM处于低电平,扫描第2行像素时,SCAN(1)高电平,SCAN(2)低电平。漏极电压ELVDD与源极电压ELVSS电压之间形成通路,该通路输出的像素驱动电流根据driver TFT的控制,驱动像素进行正常显示。
通过上述方式驱动像素驱动电路,能够采用电路控制方式,通过调节底部栅极控制方式增大SS,无需劣化driver TFT的界面特性,使在调节底部栅极对应的底栅电压Vback时,不影响栅极对Psi的控制能力,进而有助于增强driver TFT的稳定性。由于driver TFT的稳定性增强,使driver TFT不容易受到底部光照和静电干扰,能够起到屏蔽层作用。并且在调节底部栅极的过程中,能够基于数据电压Vdata的各匹配电压区间范围与底栅电压之间的匹配关系进行调节,有助于提高电压调试精度,进而有助于控制源极与漏极之间输出的像素驱动电流能够保障驱动像素进行正常显示,能够有效减轻低灰阶mura现象。
基于相同的构思,本公开实施例还提供一种驱动装置,应用于像素驱动电路,像素驱动电路的驱动薄膜晶体管为双栅薄膜晶体管,双栅薄膜晶体管包括底部栅极和顶部栅极。
可以理解的是,本公开实施例提供的驱动装置为了实现上述功能,其包含了执行各个功能相应的硬件结构和/或软件模块。结合本公开实施例中所公开的各示例的单元及算法步骤,本公开实施例能够以硬件或硬件和计算机软件的结合形式来实现。某个功能究竟以硬件还是计算机软件驱动硬件的方式来执行,取决于技术方案的特定应用和设计约束条件。本领域技术人员可以对每个特定的应用来使用不同的方法来实现所描述的功能,但是这种实现不应认为超出本公开实施例的技术方案的范围。
图12是根据一示例性实施例示出的一种驱动装置框图。参照图12,该驱动装置100包括设置单元101,确定单元102和调节单元103。
设置单元101,用于将像素驱动电路中所输入的数据电压,按照电压大小划分为多个电压区间范围。
确定单元102,用于针对多个电压区间范围中的每一电压区间范围,分别确定匹配电压区间范围的底栅电压。
调节单元103,用于基于当前电压区间范围,对双栅薄膜晶体管的底部栅极,施加匹配当前电压区间范围的底栅电压。
在一实施例中,确定单元102采用下述方式针对多个电压区间范围中的每一电压区间范围,分别确定匹配电压区间范围的底栅电压:响应于数据电压驱动像素显示的亮度灰阶值对应第一灰阶阶段,在第一灰阶阶段对应的电压区间范围内,确定电压低于数据电压的底栅电压,作为匹配电压区间范围的底栅电压。响应于数据电压驱动像素显示的亮度灰阶值对应第二灰阶阶段,在第二灰阶阶段对应的电压区间范围内,确定电压高于数据电压的底栅电压,作为匹配电压区间范围的底栅电压。其中,第一灰阶阶段对应的电压区间范围内的数据电压,高于第二灰阶阶段对应的电压区间范围内的数据电压。
在另一实施例中,确定单元102采用下述方式针对多个电压区间范围中的每一电压区间范围,分别确定匹配电压区间范围的底栅电压:确定像素驱动电路驱动像素显示的补偿阶段中输入的数据电压,并确定像素驱动电流确定像素显示的发光阶段中输入的源极电压。基于补偿阶段中输入的数据电压,以及发光阶段中输入的源极电压,确定第一底栅电压和第二底栅电压,第一底栅电压为补偿阶段中匹配电压区间范围的底栅电压,第二底栅电压为发光阶段中匹配电压区间范围的底栅电压。
在又一实施例中,确定单元102采用下述方式基于补偿阶段中输入的数据电压,以及发光阶段中输入的源极电压,确定第一底栅电压和第二底栅电压:基于补偿阶段中输入的数据电压,以及发光阶段中输入的源极电压,确定满足预设条件的第一底栅电压和第二底栅电压,预设条件包括使补偿阶段的阈值电压与发光阶段的阈值电压一致的条件。
在又一实施例中,第一底栅电压和第二底栅电压满足如下公式:Vback1-Vdata=Vback2-ELVDD。其中,Vback1表征第一底栅电压,Vback2表征第二底栅电压,Vdata表征补偿阶段中输入的数据电压,ELVDD表征发光阶段中输入的源极电压。
关于上述实施例中的装置,其中各个模块执行操作的具体方式已经在有关该方法的实施例中进行了详细描述,此处将不做详细阐述说明。
图13是根据一示例性实施例示出的一种终端设备框图。例如,该终端设备可以是移动电话,计算机,数字广播终端,消息收发设备,游戏控制台,平板设备,医疗设备,健身设备,个人数字助理等。
参照图13,驱动装置200可以包括以下一个或多个组件:处理组件202,存储器204,电力组件206,多媒体组件208,音频组件210,输入/输出(I/O)接口212,传感器组件214,以及通信组件216。
处理组件202通常控制驱动装置200的整体操作,诸如与显示,电话呼叫,数据通信,相机操作和记录操作相关联的操作。处理组件202可以包括一个或多个处理器220来执行指令,以完成上述的方法的全部或部分步骤。此外,处理组件202可以包括一个或多个模块,便于处理组件202和其他组件之间的交互。例如,处理组件202可以包括多媒体模块,以方便多媒体组件208和处理组件202之间的交互。
存储器204被配置为存储各种类型的数据以支持在驱动装置200的操作。这些数据的示例包括用于在驱动装置200上操作的任何应用程序或方法的指令,联系人数据,电话簿数据,消息,图片,视频等。存储器204可以由任何类型的易失性或非易失性存储设备或者它们的组合实现,如静态随机存取存储器(SRAM),电可擦除可编程只读存储器(EEPROM),可擦除可编程只读存储器(EPROM),可编程只读存储器(PROM),只读存储器(ROM),磁存储器,快闪存储器,磁盘或光盘。
电力组件206为驱动装置200的各种组件提供电力。电力组件206可以包括电源管理***,一个或多个电源,及其他与为驱动装置200生成、管理和分配电力相关联的组件。
多媒体组件208包括在所述驱动装置200和用户之间的提供一个输出接口的屏幕。在一些实施例中,屏幕可以包括液晶显示器(LCD)和触摸面板(TP)。如果屏幕包括触摸面板,屏幕可以被实现为触摸屏,以接收来自用户的输入信号。触摸面板包括一个或多个触摸传感器以感测触摸、滑动和触摸面板上的手势。所述触摸传感器可以不仅感测触摸或滑动动作的边界,而且还检测与所述触摸或滑动操作相关的持续时间和压力。在一些实施例中,多媒体组件208包括一个前置摄像头和/或后置摄像头。当驱动装置200处于操作模式,如拍摄模式或视频模式时,前置摄像头和/或后置摄像头可以接收外部的多媒体数据。每个前置摄像头和后置摄像头可以是一个固定的光学透镜***或具有焦距和光学变焦能力。
音频组件210被配置为输出和/或输入音频信号。例如,音频组件210包括一个麦克风(MIC),当驱动装置200处于操作模式,如呼叫模式、记录模式和语音识别模式时,麦克风被配置为接收外部音频信号。所接收的音频信号可以被进一步存储在存储器204或经由通信组件216发送。在一些实施例中,音频组件210还包括一个扬声器,用于输出音频信号。
I/O接口212为处理组件202和***接口模块之间提供接口,上述***接口模块可以是键盘,点击轮,按钮等。这些按钮可包括但不限于:主页按钮、音量按钮、启动按钮和锁定按钮。
传感器组件214包括一个或多个传感器,用于为驱动装置200提供各个方面的状态评估。例如,传感器组件214可以检测到驱动装置200的打开/关闭状态,组件的相对定位,例如所述组件为驱动装置200的显示器和小键盘,传感器组件214还可以检测驱动装置200或驱动装置200一个组件的位置改变,用户与驱动装置200接触的存在或不存在,驱动装置200方位或加速/减速和驱动装置200的温度变化。传感器组件214可以包括接近传感器,被配置用来在没有任何的物理接触时检测附近物体的存在。传感器组件214还可以包括光传感器,如CMOS或CCD图像传感器,用于在成像应用中使用。在一些实施例中,该传感器组件214还可以包括加速度传感器,陀螺仪传感器,磁传感器,压力传感器或温度传感器。
通信组件216被配置为便于驱动装置200和其他设备之间有线或无线方式的通信。驱动装置200可以接入基于通信标准的无线网络,如WiFi,2G或3G,或它们的组合。在一个示例性实施例中,通信组件216经由广播信道接收来自外部广播管理***的广播信号或广播相关信息。在一个示例性实施例中,所述通信组件216还包括近场通信(NFC)模块,以促进短程通信。例如,在NFC模块可基于射频识别(RFID)技术,红外数据协会(IrDA)技术,超宽带(UWB)技术,蓝牙(BT)技术和其他技术来实现。
在示例性实施例中,驱动装置200可以被一个或多个应用专用集成电路(ASIC)、数字信号处理器(DSP)、数字信号处理设备(DSPD)、可编程逻辑器件(PLD)、现场可编程门阵列(FPGA)、控制器、微控制器、微处理器或其他电子元件实现,用于执行上述方法。
在示例性实施例中,还提供了一种包括指令的非临时性计算机可读存储介质,例如包括指令的存储器204,上述指令可由驱动装置200的处理器220执行以完成上述方法。例如,所述非临时性计算机可读存储介质可以是ROM、随机存取存储器(RAM)、CD-ROM、磁带、软盘和光数据存储设备等。
可以理解的是,本公开中“多个”是指两个或两个以上,其它量词与之类似。“和/或”,描述关联对象的关联关系,表示可以存在三种关系,例如,A和/或B,可以表示:单独存在A,同时存在A和B,单独存在B这三种情况。字符“/”一般表示前后关联对象是一种“或”的关系。单数形式的“一种”、“所述”和“该”也旨在包括多数形式,除非上下文清楚地表示其他含义。
进一步可以理解的是,术语“第一”、“第二”等用于描述各种信息,但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开,并不表示特定的顺序或者重要程度。实际上,“第一”、“第二”等表述完全可以互换使用。例如,在不脱离本公开范围的情况下,第一信息也可以被称为第二信息,类似地,第二信息也可以被称为第一信息。
进一步可以理解的是,除非有特殊说明,“连接”包括两者之间不存在其他构件的直接连接,也包括两者之间存在其他元件的间接连接。
进一步可以理解的是,本公开实施例中尽管在附图中以特定的顺序描述操作,但是不应将其理解为要求按照所示的特定顺序或是串行顺序来执行这些操作,或是要求执行全部所示的操作以得到期望的结果。在特定环境中,多任务和并行处理可能是有利的。
本领域技术人员在考虑说明书及实践这里公开的发明后,将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化,这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的,本公开的真正范围和精神由下面的权利要求指出。
应当理解的是,本公开并不局限于上面已经描述并在附图中示出的精确结构,并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限制。

Claims (10)

1.一种驱动方法,其特征在于,应用于像素驱动电路,所述像素驱动电路的驱动薄膜晶体管为双栅薄膜晶体管,所述双栅薄膜晶体管包括底部栅极和顶部栅极,所述驱动方法包括:
将所述像素驱动电路中所输入的数据电压,按照电压大小划分为多个电压区间范围,所述多个电压区间范围分别对应驱动像素显示的不同亮度灰阶值范围;
针对所述多个电压区间范围中的每一电压区间范围,分别确定匹配电压区间范围的底栅电压;
基于当前电压区间范围,对所述双栅薄膜晶体管的底部栅极,施加匹配所述当前电压区间范围的底栅电压;
其中,所述针对所述多个电压区间范围中的每一电压区间范围,分别确定匹配电压区间范围的底栅电压,包括:
确定所述像素驱动电路驱动像素显示的补偿阶段中输入的数据电压,并确定所述像素驱动电流确定像素显示的发光阶段中输入的源极电压;
基于补偿阶段中输入的数据电压,以及发光阶段中输入的源极电压,确定第一底栅电压和第二底栅电压,所述第一底栅电压为补偿阶段中匹配电压区间范围的底栅电压,所述第二底栅电压为发光阶段中匹配电压区间范围的底栅电压。
2.根据权利要求1所述的驱动方法,其特征在于,所述针对所述多个电压区间范围中的每一电压区间范围,分别确定匹配电压区间范围的底栅电压,包括:
响应于所述数据电压驱动像素显示的亮度灰阶值对应第一灰阶阶段,在所述第一灰阶阶段对应的电压区间范围内,确定电压低于数据电压的底栅电压,作为匹配电压区间范围的底栅电压;
响应于所述数据电压驱动像素显示的亮度灰阶值对应第二灰阶阶段,在所述第二灰阶阶段对应的电压区间范围内,确定电压高于数据电压的底栅电压,作为匹配电压区间范围的底栅电压;
其中,所述第一灰阶阶段对应的电压区间范围内的数据电压,高于所述第二灰阶阶段对应的电压区间范围内的数据电压。
3.根据权利要求1所述的驱动方法,其特征在于,所述基于补偿阶段中输入的数据电压,以及发光阶段中输入的源极电压,确定第一底栅电压和第二底栅电压,包括:
基于补偿阶段中输入的数据电压,以及发光阶段中输入的源极电压,确定满足预设条件的第一底栅电压和第二底栅电压,所述预设条件包括使补偿阶段的阈值电压与发光阶段的阈值电压一致的条件。
4.根据权利要求3所述的驱动方法,其特征在于,所述第一底栅电压和第二底栅电压满足如下公式:
Vback1-Vdata=Vback2-ELVDD;
其中,所述Vback1表征所述第一底栅电压,所述Vback2表征所述第二底栅电压,所述Vdata表征所述补偿阶段中输入的数据电压,所述ELVDD表征所述发光阶段中输入的源极电压。
5.一种驱动装置,其特征在于,应用于像素驱动电路,所述像素驱动电路的驱动薄膜晶体管为双栅薄膜晶体管,所述双栅薄膜晶体管包括底部栅极和顶部栅极,所述驱动装置包括:
设置单元,用于将所述像素驱动电路中所输入的数据电压,按照电压大小划分为多个电压区间范围,所述多个电压区间范围分别对应驱动像素显示的不同亮度灰阶值范围;
确定单元,用于针对所述多个电压区间范围中的每一电压区间范围,分别确定匹配电压区间范围的底栅电压;
调节单元,用于基于当前电压区间范围,对所述双栅薄膜晶体管的底部栅极,施加匹配所述当前电压区间范围的底栅电压;
其中,所述确定单元采用下述方式针对所述多个电压区间范围中的每一电压区间范围,分别确定匹配电压区间范围的底栅电压:
确定所述像素驱动电路驱动像素显示的补偿阶段中输入的数据电压,并确定所述像素驱动电流确定像素显示的发光阶段中输入的源极电压;
基于补偿阶段中输入的数据电压,以及发光阶段中输入的源极电压,确定第一底栅电压和第二底栅电压,所述第一底栅电压为补偿阶段中匹配电压区间范围的底栅电压,所述第二底栅电压为发光阶段中匹配电压区间范围的底栅电压。
6.根据权利要求5所述的驱动装置,其特征在于,所述确定单元采用下述方式针对所述多个电压区间范围中的每一电压区间范围,分别确定匹配电压区间范围的底栅电压:
响应于所述数据电压驱动像素显示的亮度灰阶值对应第一灰阶阶段,在所述第一灰阶阶段对应的电压区间范围内,确定电压低于数据电压的底栅电压,作为匹配电压区间范围的底栅电压;
响应于所述数据电压驱动像素显示的亮度灰阶值对应第二灰阶阶段,在所述第二灰阶阶段对应的电压区间范围内,确定电压高于数据电压的底栅电压,作为匹配电压区间范围的底栅电压;
其中,所述第一灰阶阶段对应的电压区间范围内的数据电压,高于所述第二灰阶阶段对应的电压区间范围内的数据电压。
7.根据权利要求5所述的驱动装置,其特征在于,所述确定单元采用下述方式基于补偿阶段中输入的数据电压,以及发光阶段中输入的源极电压,确定第一底栅电压和第二底栅电压:
基于补偿阶段中输入的数据电压,以及发光阶段中输入的源极电压,确定满足预设条件的第一底栅电压和第二底栅电压,所述预设条件包括使补偿阶段的阈值电压与发光阶段的阈值电压一致的条件。
8.根据权利要求7所述的驱动装置,其特征在于,所述第一底栅电压和第二底栅电压满足如下公式:
Vback1-Vdata=Vback2-ELVDD;
其中,所述Vback1表征所述第一底栅电压,所述Vback2表征所述第二底栅电压,所述Vdata表征所述补偿阶段中输入的数据电压,所述ELVDD表征所述发光阶段中输入的源极电压。
9.一种终端设备,其特征在于,所述终端设备包括:
存储器,用于存储指令;以及
处理器,用于调用所述存储器存储的指令执行如权利要求1-4中任意一项所述的驱动方法。
10.一种计算机可读存储介质,其中存储有指令,所述指令被处理器执行时,执行如权利要求1-4中任意一项所述的驱动方法。
CN202110129455.3A 2021-01-29 2021-01-29 驱动方法、驱动装置、终端设备及存储介质 Active CN114822416B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110129455.3A CN114822416B (zh) 2021-01-29 2021-01-29 驱动方法、驱动装置、终端设备及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110129455.3A CN114822416B (zh) 2021-01-29 2021-01-29 驱动方法、驱动装置、终端设备及存储介质

Publications (2)

Publication Number Publication Date
CN114822416A CN114822416A (zh) 2022-07-29
CN114822416B true CN114822416B (zh) 2024-05-14

Family

ID=82526656

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110129455.3A Active CN114822416B (zh) 2021-01-29 2021-01-29 驱动方法、驱动装置、终端设备及存储介质

Country Status (1)

Country Link
CN (1) CN114822416B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006275699A (ja) * 2005-03-29 2006-10-12 Casio Comput Co Ltd 生体高分子分析支援装置及び生体高分子分析方法
CN101339735A (zh) * 2007-07-03 2009-01-07 索尼株式会社 有机电致发光器件和有机电致发光显示装置
JP2010212284A (ja) * 2009-03-06 2010-09-24 Sharp Corp 半導体装置、半導体装置製造方法、tft基板、および表示装置
CN101853638A (zh) * 2009-03-31 2010-10-06 联咏科技股份有限公司 用来提升液晶显示装置的图像品质的方法及其相关装置
CN110021265A (zh) * 2019-04-26 2019-07-16 上海天马微电子有限公司 一种像素电路及其驱动方法、显示装置及驱动方法
CN111627391A (zh) * 2020-04-17 2020-09-04 深圳市华星光电半导体显示技术有限公司 Amoled像素驱动电路、显示面板及显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006275699A (ja) * 2005-03-29 2006-10-12 Casio Comput Co Ltd 生体高分子分析支援装置及び生体高分子分析方法
CN101339735A (zh) * 2007-07-03 2009-01-07 索尼株式会社 有机电致发光器件和有机电致发光显示装置
JP2010212284A (ja) * 2009-03-06 2010-09-24 Sharp Corp 半導体装置、半導体装置製造方法、tft基板、および表示装置
CN101853638A (zh) * 2009-03-31 2010-10-06 联咏科技股份有限公司 用来提升液晶显示装置的图像品质的方法及其相关装置
CN110021265A (zh) * 2019-04-26 2019-07-16 上海天马微电子有限公司 一种像素电路及其驱动方法、显示装置及驱动方法
CN111627391A (zh) * 2020-04-17 2020-09-04 深圳市华星光电半导体显示技术有限公司 Amoled像素驱动电路、显示面板及显示装置

Also Published As

Publication number Publication date
CN114822416A (zh) 2022-07-29

Similar Documents

Publication Publication Date Title
US7903057B2 (en) Display apparatus and driving method therefor
CN110943105B (zh) 显示结构、显示面板和显示装置
JP2015096906A (ja) 表示装置、電子機器、及び表示装置の駆動方法
CN113257162B (zh) 屏幕的亮度调节方法、装置和存储介质
US11114032B2 (en) Display structure, display panel and display device
CN113270078B (zh) 显示面板及其驱动控制方法、装置、设备及存储介质
CN218957372U (zh) 用于显示面板的亮度调整组件和电子设备
CN114822416B (zh) 驱动方法、驱动装置、终端设备及存储介质
CN113870774B (zh) 显示控制方法、显示控制装置及计算机可读存储介质
CN113823219B (zh) 改善显示屏的显示效果的方法、装置、终端设备及介质
RU2738040C1 (ru) Способ и устройство отображения на основе oled
CN113870795A (zh) 像素驱动电路、显示屏组件、显示亮度控制方法及装置
WO2023151194A1 (zh) 像素单元电路、显示面板、像素单元的补偿方法及装置
CN113140183B (zh) 一种oled显示屏显示控制方法及装置、存储介质
CN108538261B (zh) 控制显示的方法及装置、显示设备
CN220020582U (zh) 像素电路、显示面板及电子设备
CN114120898B (zh) 亮度调节方法、亮度调节装置及计算机可读存储介质
CN219575140U (zh) 像素驱动电路、显示面板、显示装置及电子设备
CN115116366A (zh) 驱动控制电路、可拉伸显示屏、驱动控制方法及装置
WO2023220890A1 (zh) 显示驱动电路、显示驱动方法、显示设备和存储介质
CN113571027B (zh) 电子设备显示屏的控制方法及装置、电子设备和存储介质
CN111785207B (zh) 调节oled显示屏亮度的方法、装置及电子设备
CN117636799A (zh) 屏幕亮度的修正方法、屏幕控制方法、装置及存储介质
CN113724658A (zh) 像素驱动单元的控制方法及装置、显示屏和终端设备
CN118053385A (zh) 显示控制方法和装置、电子设备、计算机可读存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant