JP2008539586A - 無アルミニウムｉｉｉ族窒化物ベースの高電子移動度トランジスタおよびその製造方法 - Google Patents

無アルミニウムｉｉｉ族窒化物ベースの高電子移動度トランジスタおよびその製造方法 Download PDF

Info

Publication number
JP2008539586A
JP2008539586A JP2008508832A JP2008508832A JP2008539586A JP 2008539586 A JP2008539586 A JP 2008539586A JP 2008508832 A JP2008508832 A JP 2008508832A JP 2008508832 A JP2008508832 A JP 2008508832A JP 2008539586 A JP2008539586 A JP 2008539586A
Authority
JP
Japan
Prior art keywords
layer
doped
gan
high electron
electron mobility
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008508832A
Other languages
English (en)
Inventor
ウィリアム サクスラー アダム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Inc filed Critical Cree Inc
Publication of JP2008539586A publication Critical patent/JP2008539586A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

無アルミニウム高電子移動度トランジスタ（ＨＥＭＴ）および無アルミニウムＨＥＭＴの製造方法が提供される。いくつかの実施形態では、無アルミニウムＨＥＭＴが、無アルミニウムＩＩＩ族窒化物障壁層と、この障壁層上の無アルミニウムＩＩＩ族窒化物チャネル層と、このチャネル層上の無アルミニウムＩＩＩ族窒化物キャップ層とを含む。

Description

本発明は、半導体デバイスに関し、より詳細には、窒化物ベースの活性層を含むトランジスタに関する。
シリコン（Ｓｉ）、ガリウムヒ素（ＧａＡｓ）などの材料は、低電力および低周波数用途（Ｓｉの場合）の半導体デバイスにおいて広く使用されている。しかし、これらのよく知られた半導体材料は、それらの比較的に小さなバンドギャップ（bandgap）（例えば、室温においてＳｉで１．１２ｅＶ、ＧａＡｓで１．４２ｅＶ）および／または比較的に小さな絶縁破壊電圧のため、高電力および／または高周波数用途にはあまり適さない場合がある。
ＳｉおよびＧａＡｓによって示されるこれらの難点を考慮して、高電力、高温および／または高周波数応用およびデバイスに対する関心は、炭化シリコン（アルファＳｉＣで２．９９６ｅＶ（室温））、ＩＩＩ族窒化物（例えばＧａＮで３．３６ｅＶ（室温））などの広バンドギャップ半導体材料に向けられている。一般に、これらの材料は、ガリウムヒ素およびシリコンに比べて高い電界絶縁破壊強さおよび高い電子飽和速度を有する。
高電力および／または高周波数応用向けの特に関心の高いデバイスは、ある種のケースでは変調ドープ電界効果トランジスタ（modulation doped field effect transistor：ＭＯＤＦＥＴ）としても知られている、高電子移動度トランジスタ（High Electron Mobility Transistor：ＨＥＭＴ）である。これらのデバイスでは、異なるバンドギャップエネルギーを有する２種類の半導体材料のヘテロ接合部に２次元電子ガス（two-dimensional electron gas：２ＤＥＧ）が形成されるため、いくつかの状況下で動作上の利点を提供することができる。これらの材料では、より小さなバンドギャップを有する材料がより高い電子親和力を有する。２ＤＥＧは、ドープされていない（「意図せずにドープされた」）、より小さなバンドギャップを有する材料中の集積層であり、例えば１０13キャリヤ／ｃｍ2を超える非常に高いシート（sheet）電子濃度を含むことができる。さらに、広バンドギャップ半導体から生じた電子が２ＤＥＧに移動し、低いイオン化不純物散乱によって高い電子移動度を可能にする。
高いキャリヤ濃度と高いキャリヤ移動度とのこの組合せは、非常に大きなトランスコンダクタンス（transconductance）をＨＥＭＴに与えることができ、高周波応用に関して金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）よりも強力な性能上の利点を提供することができる。
窒化ガリウム／窒化アルミニウムガリウム（ＧａＮ／ＡｌＧａＮ）材料系で製造された高電子移動度トランジスタは、前述の高絶縁破壊電界、それらの幅広いバンドギャップ、大きな伝導帯オフセットおよび／または高い飽和電子ドリフト速度を含む材料特性の組合せによって、大量のＲＦ電力を生成する可能性を有する。２ＤＥＧの電子の大部分は、ＡｌＧａＮ内の分極によるものと考えられる。ＧａＮ／ＡｌＧａＮ系のＨＥＭＴは、すでに知られている。特許文献１および２は、ＡｌＧａＮ／ＧａＮ ＨＥＭＴ構造および製造方法を開示している。特許文献３は、半絶縁炭化シリコン基板と、この基板上の窒化アルミニウム緩衝層と、この緩衝層上の絶縁窒化ガリウム層と、この窒化ガリウム層上の窒化アルミニウムガリウム障壁層と、この窒化アルミニウムガリウム活性構造上のパッシベーション（passivation）層とを有するＨＥＭＴデバイスを開示している。
米国特許第５１９２９８７号明細書 米国特許第５２９６３９５号明細書 米国特許第６３１６７９３号明細書 米国特許出願公開第２００３／０１０２４８２Ａ１号明細書 米国特許第６８４１００１号明細書 米国再発行特許発明第３４８６１号明細書 米国特許第４９４６５４７号明細書 米国特許第５２０００２２号明細書 米国特許第６２１８６８０号明細書 米国特許第５２１００５１号明細書 米国特許第５３９３９９３号明細書 米国特許第５５２３５８９号明細書 米国特許第５５９２５０１号明細書 ２００５年４月１１日付米国特許出願,「COMPOSITE SUBSTRATES OF CONDUCTIVE AND INSULTATING OR SEMI-INSULATING GROUP III-NITRIDES FOR GROUP III-NITRIDE DEVICES」,（Attorney Docket No.5308-551） ２００５年４月１１日付米国特許出願,「THICK SEMI-INSULATING OR INSULATING EPITAXAL GALLIUM NITRIDE LAYERS AND DEVICES INCORPORATING SAME」）,（Attorney Docket No.5308-553） 米国特許出願第１０／７７２８８２号明細書 米国特許出願公開第２００２／００６６９０８Ａ１号明細書 米国特許第６８４９８８２号明細書 米国特許出願第１０／６１７８４３号明細書 米国特許出願第１０／８９７７２６号明細書 米国特許出願第１０／８４９６１７号明細書 米国特許出願第１０／８４９５８９号明細書 米国特許出願公開第２００３／００２００９２号明細書 米国特許出願第１０／９９６２４９号明細書 ２００５年３月１５日付米国特許出願,「GROUP III NITRIDE FIELD EFFECT TRANSISTORS (FETs) CAPABLE OF WITHSTANDING HIGH TEMPERATURE REVERSE BIAS TEST CONDITIONS」,（Attorney Docket No.5308-516） 米国特許出願第１１／００５１０７号明細書 米国特許出願第１１／００５４２３号明細書 米国特許第６５８４３３３号明細書 Yu et al., "Schottky barrier engineering in III-V nitrides via the piezoelectric effect," Applied Physics Letters, Vol. 73, No. 13, 1998
従来のＨＥＭＴは一般に、ＧａＮチャネル層上にＡｌＧａＮ層を有する。しかし、デバイスの活性領域内にアルミニウムが存在することにより、酸化効果、転位に関係したピット（pit）および／またはＤＸ中心の存在の結果として、デバイスの信頼性が低下する可能性がある。
本発明のいくつかの実施形態は、高電子移動度トランジスタ（ＨＥＭＴ）およびＨＥＭＴの製造方法を提供し、これらのＨＥＭＴは、無アルミニウムＩＩＩ族窒化物障壁層と、この障壁層上の無アルミニウムＩＩＩ族窒化物チャネル層と、このチャネル層上の無アルミニウムＩＩＩ族窒化物キャップ層とを含む。本発明のいくつかの実施形態では、障壁層が、無アルミニウムＩＩＩ族窒化物チャネル層に隣接したドープされたＩＩＩ族窒化物領域を含む。さらに、ドープされたＩＩＩ族窒化物領域とチャネル層の間に配置されたドープされていないＩＩＩ族窒化物層を形成することもできる。
本発明の追加の実施形態では、キャップ層が、無アルミニウムＩＩＩ族窒化物チャネル層に隣接した第１のドープされたＩＩＩ族窒化物領域を含む。第１のドープされたＩＩＩ族窒化物領域とチャネル層の間に、ドープされていないＩＩＩ族窒化物層を配置することができる。
本発明のいくつかの実施形態では、障壁層がＧａＮ層を含み、チャネル層がＩｎＧａＮ層を含み、キャップ層がＧａＮ層を含む。障壁層は約０．１μｍから約１０００μｍの厚さを有することができ、チャネル層は約１ｎｍから約２０ｎｍの厚さを有することができ、キャップ層は約５ｎｍから約１００ｎｍの厚さを有することができる。ＩｎＧａＮ層は、約１から約１００パーセントのインジウムのパーセンテージを有することができる。
本発明の追加の実施形態では、ＧａＮ障壁層とＩｎＧａＮチャネル層との間に、第１のドープされたＧａＮ層が配置される。第１のドープされたＧａＮ層は、Ｓｉ、Ｓｎ、Ｏおよび／またはＧｅがドープされたＧａＮ層を含むことができる。第１のドープされたＧａＮ層は、約０．２ｎｍから約１０ｎｍの厚さを有することができる。第１のドープされたＧａＮ層は、約１×１０16ｃｍ-3から約１×１０21ｃｍ-3のドーパント濃度を有することができる。第１のドープされたＧａＮ層とＩｎＧａＮチャネル層との間に、第１のドープされていないＧａＮ層を配置することができる。第１のドープされていないＧａＮ層は、約０．３ｎｍから約５ｎｍの厚さを有することができる。
本発明の他の実施形態では、ＧａＮキャップ層とＩｎＧａＮチャネル層との間に、第１のドープされたＧａＮ層が配置される。ＧａＮキャップ層とＩｎＧａＮチャネル層との間に配置された第１のドープされたＧａＮ層は、Ｓｉ、Ｓｎ、Ｏおよび／またはＧｅがドープされたＧａＮ層を含むことができる。ＧａＮキャップ層とＩｎＧａＮチャネル層との間に配置された第１のドープされたＧａＮ層は、約０．２ｎｍから約１０ｎｍの厚さを有することができる。ＧａＮキャップ層とＩｎＧａＮチャネル層との間に配置された第１のドープされたＧａＮ層は、約１×１０16ｃｍ-3から約１×１０21ｃｍ-3のドーパント濃度を有することができる。第１のドープされたＧａＮ層とＩｎＧａＮチャネル層との間に、第１のドープされていないＧａＮ層を配置することができる。第１のドープされたＧａＮ層とＩｎＧａＮ層の間に配置された第１のドープされていないＧａＮ層は、約０．３ｎｍから約５ｎｍの厚さを有することができる。ＧａＮ障壁層とＩｎＧａＮチャネル層との間に、第２のドープされたＧａＮ層を配置することができる。ＧａＮ障壁層とＩｎＧａＮチャネル層との間に配置された第２のドープされたＧａＮ層は、Ｓｉ、Ｓｎ、Ｏおよび／またはＧｅがドープされたＧａＮ層を含むことができる。ＧａＮ障壁層とＩｎＧａＮチャネル層との間に配置された第２のドープされたＧａＮ層は、約０．２ｎｍから約１０ｎｍの厚さを有することができる。ＧａＮ障壁層とＩｎＧａＮチャネル層との間に配置された第２のドープされたＧａＮ層は、約１×１０16ｃｍ-3から約１×１０21ｃｍ-3のドーパント濃度を有することができる。第２のドープされたＧａＮ層とＩｎＧａＮチャネル層との間に、第２のドープされていないＧａＮ層を配置することができる。第２のドープされていないＧａＮ層は、約０．３ｎｍから約５ｎｍの厚さを有することができる。
本発明の追加の実施形態では、ＩｎＧａＮチャネル層とは反対側のＧａＮキャップ層上にＩｎＧａＮ層が形成される。ＩｎＧａＮチャネル層とは反対側のＧａＮキャップ層上のＩｎＧａＮ層は、約０．３ｎｍから約１００ｎｍの厚さを有することができる。
本発明のいくつかの実施形態では、金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）が形成される。
次に、本発明の実施形態が示された添付図面を参照して、本発明をより詳細に説明する。しかし、本発明が、本明細書に記載された実施形態に限定されると解釈してはならない。これらの実施形態は、この開示が網羅的かつ完全なものとなり、本発明の範囲が当業者に完全に伝わるように提供される。分かりやすくするために、図面では、層および領域の厚さが誇張されている。全体を通じて同様の符号は同様の要素を指す。本明細書で使用されるとき、用語「および／または」は、記載された関連項目のうちの１つまたは複数の項目の任意の全ての組合せを含む。
本明細書で使用される用語は、特定の実施形態を説明することだけを目的としており、本発明を限定することを意図したものではない。本明細書で使用されるとき、単数形「a」、「an」および「the」は、文脈がそうではないと明確に指示していない限り、複数形も含むことが意図される。また、本明細書で使用されるとき、用語「含む（comprised）」および／または「含む（comprising）」は、明示された特徴、完全体、ステップ、動作、要素および／または構成要素の存在を示すが、１つまたは複数の他の特徴、完全体、ステップ、動作、要素、構成要素および／またはこれらのグループの存在または追加を妨げないことを理解されたい。
層、領域、基板などの要素が、別の要素上にあり、または別の要素上に延びると記載されたとき、その要素は、その別の要素上に直接にあり、またはその別の要素上に直接に延びることができ、あるいは介在要素が存在してもよいことを理解されたい。対照的に、ある要素が、別の要素上に「直接に」あり、または別の要素上に「直接に」延びると記載されたとき、介在要素は存在しない。また、ある要素が、別の要素に「接続」または「結合」されていると記載されたとき、その要素は、その別の要素に直接に接続または結合されており、あるいは介在要素が存在してもよいことを理解されたい。対照的に、ある要素が、別の要素に「直接に接続され」、または「直接に結合され」ていると記載されたとき、介在要素は存在しない。本明細書の全体を通じて同様の符号は同様の要素を指す。
本明細書では、さまざまな要素、構成要素、領域、層および／またはセクションを記述するために、第１、第２などの用語が使用されることがあるが、これらの要素、構成要素、領域、層および／またはセクションはこれらの用語によって限定されない。これらの用語は、１つの要素、構成要素、領域、層またはセクションを他の領域、層またはセクションから区別するためだけに使用される。したがって、以下で論じられる第１の要素、構成要素、領域、層またはセクションは、本発明の教示から逸脱することなく、第２の要素、構成要素、領域、層またはセクションと呼ぶことができる。
さらに、本明細書では、図に示された１つ要素の別の要素に対する関係を記述するために、「下側」または「下部」、「上側」または「上部」などの相対語が使用されることがある。これらの相対語は、図に示された方向だけでなく、デバイスのさまざまな方向を包含することが意図されることを理解されたい。例えば、図のデバイスをひっくり返した場合、別の要素の「下」側にあると記載された要素は、その別の要素の「上」側にくるであろう。したがって例示的な用語「下側」は、図の方向に応じて「下側」と「上側」の両方の方向を包含する。同様に、１つの図のデバイスがひっくり返された場合、別の要素の「下方」または「下」にあると記述された要素は、これらの別の要素の「上方に」にくるであろう。したがって例示的な用語「下方」または「下」は、上と下の両方の方向を包含することができる。
本明細書では、本発明の理想化された実施形態の概略図である断面図を参照して本発明の実施形態が説明される。そのため、例えば製造技法および／または許容範囲の結果として、図の形状からの変異が予想される。したがって、本発明の実施形態を、本明細書に示された領域の特定の形状に限定されると解釈してはならず、本発明の実施形態は、例えば製造に起因する形状の偏差を含む。例えば、長方形として示されたエッチングされた領域は一般に、次第に細くなる、丸まったまたは曲がった特徴を有するであろう。したがって、図に示された領域は事実上、概略的なものであり、それらの形状は、デバイスの領域の正確な形状を示すようには意図されておらず、また、本発明の範囲を限定するようにも意図されていない。
そうでないと定義されない限り、本明細書で使用される全ての用語（技術用語および科学用語を含む）は、本発明が属する技術分野の技術者によって共通に理解される同じ意味を有する。さらに、一般的に使用されている辞書に定義された用語などの用語は、関連技術の文脈におけるそれらの意味と一致した意味を有するものと解釈されなければならず、本明細書においてそのように明示されない限り、理想化された意味またはあまりに形式的な意味に解釈されないことを理解されたい。
さらに、ある構造または特徴が他の特徴に「隣接して」配置されていると記載されている場合、その構造または特徴は、その隣接する特徴の上または下にある部分を有することができることを当業者は理解されたい。
本発明の実施形態は、ＩＩＩ族窒化物ベースのデバイスなどの無アルミニウム窒化物ベースのＨＥＭＴを提供する。本明細書で使用されるとき、用語「ＩＩＩ族窒化物」は、周期表のＩＩＩ族の元素、ガリウム（Ｇａ）および／またはインジウム（Ｉｎ）と窒素との間に形成された半導体化合物を指す。当業者にはよく理解されているように、ＩＩＩ族元素は窒素と結合して、２元（例えばＧａＮ）、３元（例えばＩｎＧａＮ）および４元化合物を形成することができる。これらの化合物は全て、窒素１モルが、ＩＩＩ族元素１モルと結合した実験式を有する。したがって、ＩｎxＧａ1-xＮ（０≦ｘ≦１）などの式がしばしばこれらを記述するために使用される。
さらに、本明細書で使用されるとき、無アルミニウムは、ＩＩＩ族窒化物ベースのデバイスの活性層中に意図的に組み込まれたＡｌが存在しないことを指す。例えば、いくつかの実施形態では、約１％未満のＡｌを有する領域または層を、無アルミニウムとみなすことができる。したがって、たとえ製造中の汚染による意図しない取込みによってデバイスの活性層中にある程度のＡｌが存在する場合でも、その活性層を無Ａｌとみなすことができる。デバイスの活性層は、２ＤＥＧが形成されたデバイスの層、ならびに２ＤＥＧが形成された層と、デバイスのソース、ドレインおよび／またはゲートコンタクト、ならびに／あるいはコンタクト層（すなわちコンタクトが直接に形成された層）との間に配置された層である。しかし、アルミニウムは、２ＤＥＧを形成する層の中に意図的には組み込まれない。したがって、本発明のいくつかの実施形態では、２ＤＥＧを形成する層と基板の間の層内、コンタクト内および／または基板内にＡｌが存在することができる。例えば、Ａｌは、基板、核生成および／または緩衝層、ならびに／あるいはオーミックコンタクト内に存在することができる。
図１に、本発明のいくつかの実施形態に基づくＨＥＭＴ構造を示す。図１に示されているように、ＩＩＩ族窒化物ベースのデバイスをその表面に形成することができる基板１０が提供される。本発明の特定の実施形態では、基板１０を炭化シリコン（ＳｉＣ）基板とすることができ、この炭化シリコン（ＳｉＣ）基板は例えば、４Ｈポリタイプの炭化シリコンとすることができる。炭化シリコンのポリタイプの候補にはこの他に３Ｃ、６Ｈおよび１５Ｒポリタイプなどがある。本発明の特定の実施形態では、基板１０を半絶縁性とすることができる。用語「半絶縁」は、絶対的な意味ではなく、記述的（descriptive）に使用される。本発明の特定の実施形態では、炭化シリコンバルク結晶が、室温で約１×１０5Ω・ｃｍ以上の抵抗率を有する本発明の他の実施形態では、基板１０を導電性とすることができる。
基板１０上には、任意選択の緩衝層、核生成層および／または遷移層（図示せず）を形成することができる。例えば、炭化シリコン基板とデバイスの残りの部分との間に適当な結晶構造遷移を提供するために、ＡｌＮ緩衝層を形成することができる。さらに、例えば、特許文献４および／または５に記載されているものなどのひずみバランシング遷移層（strain balancing transition layer）（１層または数層）を形成することもできる。
適当なＳｉＣ基板は、例えば、本件特許出願人（米ノースカロライナ州Ｄｕｒｈａｍ在）によって製造され、製造方法は、例えば特許文献６から９に記載されている。同様に、ＩＩＩ族窒化物のエピタキシャル成長技法は、例えば特許文献１０から１３に記載されている。
炭化シリコンを基板材料として使用することができるが、本発明の実施形態は、サファイア、窒化アルミニウム、窒化アルミニウムガリウム、窒化ガリウム、シリコン、ＧａＡｓ、ＬＧＯ、ＺｎＯ、ＬＡＯ、ＩｎＰなど、適当な任意の基板を利用することができる。いくつかの実施形態では、適当な緩衝層を形成することもできる。例えば、本発明のいくつかの実施形態では、特許文献１４および／または１５に記載された厚い半絶縁または絶縁ＩＩＩ族窒化物層および／あるいは導電性基板または層を利用することができる。
図１に戻ると、基板１０上に、無アルミニウムＩＩＩ族窒化物障壁層１２が形成される。障壁層１２上には無アルミニウムＩＩＩ族窒化物チャネル層１４が形成され、チャネル層１４上には、無アルミニウムＩＩＩ族窒化物キャップ層１６が形成される。障壁層１２は、前述の緩衝層、遷移層および／または核生成層を使用して基板１０上に付着させることができる。障壁層１２は半絶縁または絶縁性とすることができ、かつ／または意図せずにドープされていてもよい。いくつかの実施形態では、障壁層１２および／またはキャップ層１６が、チャネル層１４に隣接したドープされた領域を含むことができる。さらに、障壁層１２、チャネル層１４、キャップ層１６、ならびに／または緩衝層、核生成層および／もしくは遷移層は、ＭＯＣＶＤによって、あるいはＭＢＥ、ＨＶＰＥなどの当業者に知られている他の技法によって付着させることができる。
障壁層１２は、ドープされていなくても、または意図せずにドープされていてもよい。いくつかの実施形態では、障壁層１２が、チャネル層１４に隣接したドープされていないまたは意図せずにドープされた領域を有する厚い半絶縁または絶縁層を含むことができる。チャネル層１４の反対側に配置された層のＡｌがチャネル層１４へ移動することを防ぐために、障壁層１２は十分に厚くなければならない。したがって、障壁層１２の部分はＡｌを意図せずに含んでもよいが、同時に、依然として無アルミニウムＩＩＩ族窒化物層である。例えば、本発明のいくつかの実施形態では、障壁層１２が、約１ｎｍから約１×１０6ｎｍの厚さを有することができ、約１％未満のアルミニウムを有することができる。本発明のいくつかの実施形態では、障壁層１２が、約１０００Åの厚さを有する。さらに、先に参照した特許出願に記載されているように、チャネル層１４から遠い側の障壁層１２の部分にＦｅまたは他の元素をドープして、その部分をより絶縁性とし、またはより大きな障壁を提供することができる。障壁層１２は、基板１０の一部または全部として、あるいは基板１０上の別個の層として提供することができる。
本発明のいくつかの実施形態では、チャネル層１４とキャップ層１６の界面においてチャネル層の伝導帯端のエネルギーがキャップ層の伝導帯端のエネルギーよりも小さいという条件で、チャネル層１４が、ＩｎxＧａ1-xＮ（０≦ｘ≦１）などのＩＩＩ族窒化物である。具体的には、チャネル層１４は、キャップ層１６のバンドギャップよりも小さなバンドギャップを有することができ、チャネル層１４はさらに、キャップ層１６よりも大きな電子親和力を有することができる。チャネル層１４がＩｎＮ（すなわちｘ＝１）である本発明の実施形態は、ＩｎＮが２元材料であるため、より低い合金散乱を示すことがある。チャネル層１４は、ドープされていなくても、または意図せずにドープされていてもよく、約１０Åを超える厚さに成長させることができる。例えば、いくつかの実施形態では、チャネル層１４が、約１０Åから約２００Åの厚さを有することができる。チャネル層１４をさらに、ＧａＮ、ＩｎＧａＮなどの超格子または組合せなどの多層構造とすることもできる。本発明のいくつかの実施形態では、チャネル層１４が約１％未満のアルミニウムを有する。
チャネル層１４とキャップ層１６の界面に分極効果によってかなりのキャリヤ濃度を誘導するため、本発明の特定の実施形態では、キャップ層１６が十分に厚く、かつ／または十分に高いドーピングを有する。先に論じたとおり、キャップ層１６はＩＩＩ族窒化物とすることができ、キャップ層１６は、チャネル層１４のバンドギャップよりも大きなバンドギャップ、およびチャネル層１４よりも小さな電子親和力を有する。例えば、キャップ層１６はＧａＮまたはＩｎＧａＮとすることができる。キャップ層１６がＩｎＧａＮである場合、キャップ層１６は、チャネル層１４に存在するインジウムのパーセンテージよりも低いインジウムパーセンテージを有していなければならない。キャップ層１６は、例えば約５ｎｍから約１００ｎｍの厚さを有することができるが、層内に割れまたはかなりの欠陥形成を生じるほどには厚くない。ゲートコンタクト２４がキャップ層１６内へ落ち込む場合、キャップ層１６はより厚くすることができる。本発明のある種の実施形態では、キャップ層１６がドープされておらず、かつ／または、ｎ型ドーパントで、１×１０16ｃｍ-3から約１×１０21ｃｍ-3の濃度にドープされる。本発明のいくつかの実施形態では、キャップ層１６が約１％未満のアルミニウムを有する。
キャップ層１６上には、ソースおよびドレインオーミックコンタクト２０および２２が提供され、ソースコンタクト２０とドレインコンタクト２２の間にゲートコンタクト２４が配置される。適当なオーミックコンタクト材料には例えば、Ｔｉ、Ａｌ、Ｎｉおよび／またはＡｕが含まれる。適当なゲート材料はキャップ層の組成によって異なるが、ある種の実施形態では、窒化物ベースの半導体材料とショットキー接触することができる、Ｎｉ、Ｐｔ、ＮｉＳｉx、Ｃｕ、Ｐｄ、Ｃｒ、Ｗおよび／またはＷＳｉＮなどの従来の材料を使用することができる。
図２は、本発明の他の実施形態に基づくＨＥＭＴの概略図である。図２に示されているように、基板１１０上にＧａＮ障壁層１１２が形成される。基板１１０は、基板１０を参照して先に説明した基板とすることができる。さらに、前述と同様に、基板１１０上に、任意選択の緩衝層、核生成層および／または遷移層（図示せず）を形成することができる。これらの任意選択の緩衝、核生成および／または遷移層は、アルミニウムを含むことができる。本発明の特定の実施形態では、基板１１０がＧａＮ基板である。
図２にさらに示されているように、ＧａＮ障壁層１１２上にＩｎＧａＮチャネル層１１４が形成される。ＩｎＧａＮチャネル層１１４上にはＧａＮキャップ層１１６が形成される。
本発明の特定の実施形態では、ＧａＮ障壁層１１２が厚いＧａＮ層であり、ＧａＮ障壁層１１２を、ドープされていない、意図せずにドープされた、および／あるいは半絶縁または絶縁性の層とすることができる。例えば、基板１１０の直近のＧａＮ障壁層１１２の領域を半絶縁または絶縁性とすることができ、ＩｎＧａＮチャネル層１１４の直近のＧａＮ障壁層１１２の領域をドープされていないまたは意図せずにドープされた領域とすることができる。チャネル層１１４の反対側に配置された層のＡｌがチャネル層１１４へ移動することを防ぐために、ＧａＮ障壁層１１２は十分に厚くなければならない。したがって、障壁層１１２の部分はＡｌを意図せずに含んでもよいが、同時に、依然として無アルミニウム層である。本発明のいくつかの実施形態では、障壁層１１２が、約１０ｎｍから約１×１０6ｎｍの厚さを有することができる。本発明の特定の実施形態では、障壁層１１２が少なくとも約１０００Åの厚さを有する。本発明のいくつかの実施形態では、障壁層１１２が約１％未満のアルミニウムを有する。
チャネル層１１４とキャップ層１１６の界面においてチャネル層の伝導帯端のエネルギーがキャップ層の伝導帯端のエネルギーよりも小さいという条件で、ＩｎＧａＮチャネル層１１４を、ＩｎxＧａ1-xＮ（０＜ｘ≦１）とすることができる。具体的には、チャネル層１１４は、キャップ層１１６のバンドギャップよりも小さなバンドギャップを有することができ、チャネル層１１４はさらに、キャップ層１１６よりも大きな電子親和力を有することができる。チャネル層１１４は、ドープされていなくても、または意図せずにドープされていてもよく、約１０Åを超える厚さに成長させることができる。例えば、いくつかの実施形態では、チャネル層１１４が、約１０Åから約２００Åの厚さを有することができる。チャネル層１１４の最大厚さは、チャネル層１１４のインジウムのパーセンテージによって変化する。チャネル層１１４のインジウムのパーセンテージが低いほど、Ｇａ極性デバイスに対して望ましくない２次元ホールガスを形成させることなくチャネル層１１４を厚くすることができる。不純物散乱を低減させまたは最小限に抑えるためには、低いインジウムパーセンテージまたは高いインジウムパーセンテージが望ましい場合がある。本発明の特定の実施形態では、チャネル層１１４のインジウムパーセンテージが約３０％以下である。いくつかの実施形態では、チャネル層１１４のインジウムパーセンテージが約２０％である。本発明のいくつかの実施形態では、チャネル層１１４が約１％未満のアルミニウムを有する。
チャネル層１１４とキャップ層１１６の界面にかなりのキャリヤ濃度を誘導するため、ＧａＮキャップ層１１６が十分に厚く、かつ／または十分に高いドーピングを有する。本発明のいくつかの実施形態では、ＧａＮキャップ層１１６が約１ｎｍから約１００ｎｍの厚さを有するが、ＧａＮキャップ層１１６は、層内に割れまたはかなりの欠陥形成を生じるほどには厚くない。本発明のいくつかの実施形態では、キャップ層１１６が約１％未満のアルミニウムを有する。キャップ層１６に関して先に論じたとおり、ゲートコンタクト２４がキャップ層１１６内へ落ち込む場合、キャップ層１１６はより厚くすることができる。
任意選択で、ＧａＮキャップ層１１６上に、ＩｎＧａＮ層（図示せず）を形成することができる。このＩｎＧａＮ層は、チャネルから表面への障壁を増大させることができる。ＧａＮキャップ層１１６上にＩｎＧａＮ層が形成される場合、ＩｎＧａＮ層は、約１％から１００％のインジウム組成を有することができ、約１ｎｍから約１００ｎｍの厚さを有することができる。
図３Ａから３Ｄは、ＩｎＧａＮチャネル層２１４に隣接したドープされた層および／またはスペーサ層を有する本発明に基づくＨＥＭＴの他の実施形態の概略図である。図３Ａから３Ｄに示されているように、基板２１０上にＧａＮ障壁層２１２が形成される。ＧａＮ障壁層２１２上にはＩｎＧａＮチャネル層２１４が形成され、ＩｎＧａＮチャネル層２１４上にはＧａＮキャップ層２１６が形成される。基板２１０、ＧａＮ障壁層２１２、ＩｎＧａＮチャネル層２１４およびＧａＮキャップ層２１６は、図２の基板１１０、ＧａＮ障壁層１１２、ＩｎＧａＮチャネル層１１４およびＧａＮキャップ層１１６に関して先に説明したとおりに形成することができる。前述の任意選択の緩衝層、核生成層および／または遷移層を形成することもできる。前述と同様に、キャップ層２１６上に任意選択のＩｎＧａＮ層（図示せず）を形成することもできる。
図３Ａは、ＧａＮ障壁層２１２とＩｎＧａＮチャネル層２１４の間にドープされたＧａＮ層２３０が配置された本発明の実施形態を示す。本発明のいくつかの実施形態では、ドープされたＧａＮ層２３０がＳｉ、Ｇｅ、Ｓｎおよび／またはＯでドープされていてもよく、ドープされたＧａＮ層２３０が、約１×１０16ｃｍ-3から約１×１０21ｃｍ-3のドーパント濃度を有することができる。特定の実施形態では、このドーパント濃度を約１×１０20ｃｍ-3とすることができる。さらに、ドープされたＧａＮ層２３０は約０．２ｎｍから約１０ｎｍの厚さを有することができる。２ＤＥＧチャネルに十分な電子を供給するため、このドーピング濃度は十分に高くなければならず、この層は十分に厚くなければならないが、チャネル領域の外側に意図しない追加のｎ型領域を形成するほど、ドーピング濃度は高くなく、またはこの層は厚くない。特定の実施形態では、ドーパントをＳｎおよび／またはＧｅとすることができる。他の実施形態では、ドーパントをＳｉとすることができる。ドープされたＧａＮ層２３０は、デルタドープされた領域として提供することができる。本発明の特定の実施形態では、ドープされた層２３０が、チャネル層２１４との界面のところで、約１×１０12ｃｍ-2から約１×１０14ｃｍ-2のシート密度を提供する。
ドープされた層２３０をＧａＮ層に関して説明したが、本発明のいくつかの実施形態では、ドープされた層２３０をＩｎＧａＮ層によって提供することができる。したがって、例えば、ドープされた層２３０を、ＩｎＧａＮチャネル層２１４のドープされた領域によって提供することができる。このような場合には、ドーピングによる電子が２ＤＥＧに供給され、ドープされた領域内にｎ型領域を形成しないように、ＩｎＧａＮチャネル層２１４は十分に厚くなければならず、ドープされた部分は十分に薄くなければならず、十分に低い濃度でドープされなければならない。
図３Ｂは、ＧａＮ障壁層２１２とＩｎＧａＮチャネル層２１４の間にドープされたＧａＮ層２３０が配置され、ドープされたＧａＮ層２３０とＩｎＧａＮチャネル層２１４の間にドープされていないＧａＮ層２４０が配置された本発明の実施形態を示す。本発明のいくつかの実施形態では、ドープされていないＧａＮ層２４０が、約０．５ｎｍから約５ｎｍの厚さを有することができる。不純物散乱を低減させかつ／または最小限に抑えるために、ドープされていないＧａＮ層２４０は、ドープされた層２３０をチャネル層２１４から離隔させることができる。
図３Ｃは、ＧａＮキャップ層２１６とＩｎＧａＮチャネル層２１４の間にドープされたＧａＮ層２５０が配置された本発明の実施形態を示す。本発明のいくつかの実施形態では、ドープされたＧａＮ層２５０がＳｉ、Ｓｎ、Ｇｅおよび／またはＯでドープされていれもよく、ドープされたＧａＮ層２５０が、約１×１０16ｃｍ-3から約１×１０21ｃｍ-3のドーパント濃度を有することができる。さらに、ドープされたＧａＮ層２５０は約０．２ｎｍから約１００ｎｍの厚さを有することができる。ＧａＮ層２５０が十分に濃くドープされる場合、図３Ｃの構造は、ＩｎＧａＮチャネル層２１４がチャネルとしてよりもむしろバックバリヤ（back barrier）として機能するＭＥＳＦＥＴとして使用することができる。ドーピング密度およびインジウムのパーセンテージによっては、ドープされたＧａＮ層２５０内の移動度が、ＩｎＧａＮチャネル層２１４内の移動度よりも良好である場合がある。
図３Ｄは、ＧａＮキャップ層２１６とＩｎＧａＮチャネル層２１４の間にドープされたＧａＮ層２５０が配置され、ドープされたＧａＮ層２５０とＩｎＧａＮチャネル層２１４の間にドープされていないＧａＮ層２６０が配置された本発明の実施形態を示す。本発明のいくつかの実施形態では、ドープされていないＧａＮ層２６０が、約０．３ｎｍから約１０ｎｍの厚さを有することができる。不純物散乱を低減させかつ／または最小限に抑えるために、ドープされていないＧａＮ層２６０は、ドープされた層２５０をチャネル層２１４から離隔させることができる。
図３Ａから３Ｄでは、ＩｎＧａＮチャネル層２１４のどちらか一方の側にドープされた層および／またはドープされていない層を含むものとして本発明の実施形態を示したが、図３Ａから３Ｄに示した構造の組合せおよびサブコンビネーション（subcombination）を提供することもできる。例えば、キャップ層２１６とチャネル層２１４の間にドープされた層を有する構造がさらに、障壁層２１２とチャネル層２１４の間にドープされた層を有することもできる。
図１から３Ｄの構造上にパッシベーション層（図示せず）を形成することもできる。本発明のある種の実施形態では、このパッシベーション層を、窒化シリコン、窒化アルミニウム、二酸化シリコン、ＯＮＯ構造および／または酸窒化物とすることができる。さらに、このパッシベーション層を、均一および／または不均一組成の単一のまたは複数の層とすることもできる。
図４Ａから４Ｎは、本発明のいくつかの実施形態に基づくトランジスタのシミュレーションモデルのキャリヤ濃度のグラフおよびバンドダイアグラム（band diagram）である。図４Ａから４Ｎに示されたシミュレーションでは、無アルミニウム層が、０％のアルミニウムを有するとしてモデル化されている。これらのシミュレーションが正確であると言うつもりはなく、これらのシミュレーションは、可能な傾向を示し、さまざまな設計の特性を推定するために提供する。したがって、これらのグラフは、シミュレートされたデバイス構造の可能な特性のおおまかな推定値として提供され、その正確さは、根底にある仮定およびモデルに依存する。したがって、実際のデバイスの特性は、図４Ａから４Ｎに示された特性とは異なる可能性がある。
図４Ａは、ドープされていない厚いＧａＮ障壁層と、インジウムを３０％含む厚さ３ｎｍのＩｎＧａＮチャネル層と、ドープされていない厚さ１０ｎｍのＧａＮキャップ層とを有する無アルミニウムＨＥＭＴのモデル化されたバンドダイアグラムおよび電子濃度を示す。図４Ｂは、ドープされていない厚いＧａＮ障壁層と、インジウムを３０％含む厚さ３ｎｍのＩｎＧａＮチャネル層と、ドープされていない厚さ２０ｎｍのＧａＮキャップ層とを有する無アルミニウムＨＥＭＴのモデル化されたバンドダイアグラムおよび電子濃度を示す。図４Ａと４Ｂを比較することによって、ＧａＮキャップ層の厚さを厚くすると、その結果としてピーク電子濃度が増大することが予測される。
図４Ｃは、ドープされていない厚いＧａＮ障壁層と、障壁層とチャネル層の間の１８×１０19ｃｍ-3のドーパント濃度を有するドープされた厚さ１ｎｍのＧａＮ層と、ドープされたＧａＮ層とチャネル層の間のドープされていない厚さ１ｎｍのＧａＮ層と、インジウムを３０％含む厚さ６ｎｍのＩｎＧａＮチャネル層と、ドープされていない厚さ６０ｎｍのＧａＮキャップ層とを有する無アルミニウムＨＥＭＴのモデル化されたバンドダイアグラムおよび電子濃度を示す。図４Ｃに示されているように、図４Ｃの構成は、図４Ａおよび４Ｂのいずれの構成よりも高いピーク電子濃度を有すると予測される。
図４Ｄは、ドープされていない厚いＧａＮ障壁層と、障壁層とチャネル層の間の２０×１０19ｃｍ-3のドーパント濃度を有するドープされた厚さ１ｎｍのＧａＮ層と、インジウムを２０％含む厚さ６ｎｍのＩｎＧａＮチャネル層と、ドープされていない厚さ６０ｎｍのＧａＮキャップ層とを有する無アルミニウムＨＥＭＴのモデル化されたバンドダイアグラムおよび電子濃度を示す。図４Ｄに示されているように、図４Ｄの構成は、図４Ａおよび４Ｂのいずれの構成よりも高いピーク電子濃度を有すると予測されるが、図４Ｃの構成によって提供されるピーク電子濃度よりも低いピーク電子濃度を有する可能性がある。
図４Ｅは、ドープされていない厚いＧａＮ障壁層と、障壁層とチャネル層の間の１０×１０19ｃｍ-3のドーパント濃度を有するドープされた厚さ１ｎｍのＧａＮ層と、インジウムを２０％含む厚さ６ｎｍのＩｎＧａＮチャネル層と、ドープされていない厚さ６０ｎｍのＧａＮキャップ層とを有する無アルミニウムＨＥＭＴのモデル化されたバンドダイアグラムおよび電子濃度を示す。図４Ｅに示されているように、ドープされたＧａＮ層のドーパント濃度を増大させ、ＧａＮキャップ層の厚さを厚くすることによって、図４Ｅの構成は、図４Ａおよび４Ｂのいずれの構成よりも高いピーク電子濃度を有すると予測されるが、図４Ｃまたは４Ｄの構成によって提供されるピーク電子濃度よりも低いピーク電子濃度を有する可能性がある。図４Ｅの構成は、より低いドーピングによって、図４Ｄよりも高い障壁層の伝導帯端を有すると予測される。
図４Ｆは、チャネル層との界面が１×１０13ｃｍ-2にデルタドープされたドープされていない厚いＧａＮ障壁層と、インジウムを２０％含む厚さ６ｎｍのＩｎＧａＮチャネル層と、ドープされていない厚さ６０ｎｍのＧａＮキャップ層とを有する無アルミニウムＨＥＭＴのモデル化されたバンドダイアグラムおよび電子濃度を示す。図４Ｆに示されているように、図４Ｆの構成は、両方の構造のシートドーピング密度が同じであるため、図４Ｅの構成とほぼ同じであり、ドープされた領域の厚さが薄いために、伝導帯ベンディング（ｂｅｎｄｉｎｇ）がわずかに小さい。
図４Ｇは、ドープされていない厚いＧａＮ障壁層と、障壁層とチャネル層の間の３×１０19ｃｍ-3のドーパント濃度を有するドープされた厚さ３ｎｍのＧａＮ層と、ドープされたＧａＮ層とチャネル層の間のドープされていない厚さ１ｎｍのＧａＮ層と、インジウムを３０％含む厚さ３ｎｍのＩｎＧａＮチャネル層と、ドープされていない厚さ２０ｎｍのＧａＮキャップ層とを有する無アルミニウムＨＥＭＴのモデル化されたバンドダイアグラムおよび電子濃度を示す。図４Ｇに示されているように、図４Ｇの構成は、図４Ａおよび４Ｂのいずれの構成よりも高いピーク電子濃度を有すると予測される。
図４Ｈは、ドープされていない厚いＧａＮ障壁層と、障壁層とチャネル層の間の３×１０19ｃｍ-3のドーパント濃度を有するドープされた厚さ３ｎｍのＧａＮ層と、ドープされたＧａＮ層とチャネル層の間のドープされていない厚さ１ｎｍのＧａＮ層と、インジウムを３０％含む厚さ３ｎｍのＩｎＧａＮチャネル層と、ドープされていない厚さ３０ｎｍのＧａＮキャップ層とを有する無アルミニウムＨＥＭＴのモデル化されたバンドダイアグラムおよび電子濃度を示す。図４Ｈに示されているように、図４Ｈの構成は、より厚いＧａＮキャップの結果として、図４Ｇの構成よりもわずかに高いピーク電子濃度を有すると予測される。
図４Ｉは、ドープされていない厚いＧａＮ障壁層と、障壁層とチャネル層の間の３×１０19ｃｍ-3のドーパント濃度を有するドープされた厚さ３ｎｍのＧａＮ層と、ドープされたＧａＮ層とチャネル層の間のドープされていない厚さ１ｎｍのＧａＮ層と、インジウムを２０％含む厚さ３ｎｍのＩｎＧａＮチャネル層と、ドープされていない厚さ３０ｎｍのＧａＮキャップ層とを有する無アルミニウムＨＥＭＴのモデル化されたバンドダイアグラムおよび電子濃度を示す。図４Ｉに示されているように、図４Ｉの構成は、より低いＩｎパーセンテージによって、図４Ｈの構成よりも低いピーク電子濃度を有すると予測される。
図４Ｊは、ドープされていない厚いＧａＮ障壁層と、キャップ層とチャネル層の間の３×１０19ｃｍ-3のドーパント濃度を有するドープされた厚さ３ｎｍのＧａＮ層と、ドープされたＧａＮ層とチャネル層の間のドープされていない厚さ１ｎｍのＧａＮ層と、インジウムを２０％含む厚さ３ｎｍのＩｎＧａＮチャネル層と、ドープされていない厚さ２６ｎｍのＧａＮキャップ層とを有する無アルミニウムＨＥＭＴのモデル化されたバンドダイアグラムおよび電子濃度を示す。図４Ｊに示されているように、図４Ｊの構成は、電子濃度の２つのピークを有し、チャネル層の反対側にドープされた層を有する図４Ｉに示されているような構成よりも低いピーク電子濃度有すると予測される。前述のとおり、図４Ｊの構造と同様の構造をＭＥＳＦＥＴとして使用することができる。
図４Ｋは、ドープされていない厚いＧａＮ障壁層と、障壁層とチャネル層の間の３×１０19ｃｍ-3のドーパント濃度を有するドープされた厚さ３ｎｍのＧａＮ層と、ドープされたＧａＮ層とチャネル層の間のドープされていない厚さ１ｎｍのＧａＮ層と、インジウムを２０％含む厚さ６ｎｍのＩｎＧａＮチャネル層と、ドープされていない厚さ３０ｎｍのＧａＮキャップ層とを有する無アルミニウムＨＥＭＴのモデル化されたバンドダイアグラムおよび電子濃度を示す。図４Ｉの構造に比べて、図４Ｋの構造は、より厚いＩｎＧａＮ層によって、より高いバックバリヤを有する（特許文献１６参照）。
図４Ｌは、ドープされていない厚いＧａＮ障壁層と、障壁層とチャネル層の間の３×１０19ｃｍ-3のドーパント濃度を有するドープされた厚さ３ｎｍのＧａＮ層と、ドープされたＧａＮ層とチャネル層の間のドープされていない厚さ１ｎｍのＧａＮ層と、インジウムを２０％含む厚さ６ｎｍのＩｎＧａＮチャネル層と、ドープされていない厚さ６０ｎｍのＧａＮキャップ層とを有する無アルミニウムＨＥＭＴのモデル化されたバンドダイアグラムおよび電子濃度を示す。図４Ｋおよび４Ｌに示されているように、より厚いＧａＮキャップはチャネルの電荷を増大させることができる。
図４Ｍおよび４Ｎは、ドープされたＧａＮ層の厚さが異なる構成のモデル化を示す。図４Ｍの構造は、図４Ｌの構造よりも高いＩｎ濃度を有し、その結果、障壁内のキャリヤ濃度および伝導帯はより高いが、合金散乱の増大により、移動度はより低そうである。図４Ｍおよび４Ｎに示されているように、図４Ｎは、図４Ｍよりも厚いドープされた層を有し、したがって、チャネルの電子濃度がより高く、障壁層の伝導帯エネルギーがより低い。
６０ｎｍのＧａＮキャップ層と、Ｉｎを２０％含む６ｎｍのＩｎＧａＮチャネル層と、厚いＧａＮ障壁層との界面の１．７×１０13ｃｍ-2にデルタドープされたＳｉ領域とを使用して、本発明のいくつかの実施形態に基づく無アルミニウムＨＥＭＴ構造を製造した。このようなデバイス構造は、約１２００Ω／□のシート抵抗率を示した。
本明細書では、特定のＨＥＭＴ構造を参照して本発明の実施形態を説明したが、本発明を、このような構造に限定されると解釈してはならない。例えば、このＨＥＭＴデバイスに追加の層を含め、同時に、本発明の教示から依然として利益を得ることができる。いくつかの実施形態では、ＭＩＳＨＥＭＴを製作し、かつ／または表面を不動態化するために、ＳｉＮ、ＯＮＯ構造、比較的に高品質のＡｌＮなどの絶縁層を付着させることができる。これらの追加の層はさらに、組成が徐々に変化する１層または数層の遷移層を含むことができる。
さらに、落ち込んだゲート構造ないし「Ｔ」字形ゲート構造、再成長させたコンタクト領域などの他の構造を形成することもできる。したがって、本発明のいくつかの実施形態は、例えば特許文献３、１６、１７、１８、１９、２０、２１、２２、２３、２４、２５、２６および２７に記載されている構造などの構造の無アルミニウム実施形態を提供する。本発明の実施形態はさらに、例えば非特許文献１または特許文献２８に記載されたものなどのＨＥＭＴ構造とともに利用することができる。
図面および明細書には、本発明の一般的な実施形態が開示されている。特定の用語を使用したが、それらは、一般的かつ記述的な意味においてのみ使用されており、限定目的では使用されていない。本発明の範囲は、特許請求の範囲に記載されている。
本発明のいくつかの実施形態に基づく無アルミニウムＩＩＩ族窒化物ベースのＨＥＭＴの断面図である。 本発明のいくつかの実施形態に基づく無アルミニウムＧａＮベースのＨＥＭＴの断面図である。 本発明の他の実施形態に基づく無アルミニウムＧａＮベースのＨＥＭＴの断面図である。 本発明の他の実施形態に基づく無アルミニウムＧａＮベースのＨＥＭＴの断面図である。 本発明の他の実施形態に基づく無アルミニウムＧａＮベースのＨＥＭＴの断面図である。 本発明の他の実施形態に基づく無アルミニウムＧａＮベースのＨＥＭＴの断面図である。 本発明のいくつかの実施形態に基づくトランジスタのシミュレーションモデルのキャリヤ濃度のグラフおよびバンドダイアグラムである。 本発明のいくつかの実施形態に基づくトランジスタのシミュレーションモデルのキャリヤ濃度のグラフおよびバンドダイアグラムである。 本発明のいくつかの実施形態に基づくトランジスタのシミュレーションモデルのキャリヤ濃度のグラフおよびバンドダイアグラムである。 本発明のいくつかの実施形態に基づくトランジスタのシミュレーションモデルのキャリヤ濃度のグラフおよびバンドダイアグラムである。 本発明のいくつかの実施形態に基づくトランジスタのシミュレーションモデルのキャリヤ濃度のグラフおよびバンドダイアグラムである。 本発明のいくつかの実施形態に基づくトランジスタのシミュレーションモデルのキャリヤ濃度のグラフおよびバンドダイアグラムである。 本発明のいくつかの実施形態に基づくトランジスタのシミュレーションモデルのキャリヤ濃度のグラフおよびバンドダイアグラムである。 本発明のいくつかの実施形態に基づくトランジスタのシミュレーションモデルのキャリヤ濃度のグラフおよびバンドダイアグラムである。 本発明のいくつかの実施形態に基づくトランジスタのシミュレーションモデルのキャリヤ濃度のグラフおよびバンドダイアグラムである。 本発明のいくつかの実施形態に基づくトランジスタのシミュレーションモデルのキャリヤ濃度のグラフおよびバンドダイアグラムである。 本発明のいくつかの実施形態に基づくトランジスタのシミュレーションモデルのキャリヤ濃度のグラフおよびバンドダイアグラムである。 本発明のいくつかの実施形態に基づくトランジスタのシミュレーションモデルのキャリヤ濃度のグラフおよびバンドダイアグラムである。 本発明のいくつかの実施形態に基づくトランジスタのシミュレーションモデルのキャリヤ濃度のグラフおよびバンドダイアグラムである。 本発明のいくつかの実施形態に基づくトランジスタのシミュレーションモデルのキャリヤ濃度のグラフおよびバンドダイアグラムである。

Claims (69)

  1. 無アルミニウムＩＩＩ族窒化物障壁層と、
    前記障壁層上の無アルミニウムＩＩＩ族窒化物チャネル層と、
    前記チャネル層上の無アルミニウムＩＩＩ族窒化物キャップ層と
    を含むことを特徴とする高電子移動度トランジスタ。
  2. 前記障壁層は、前記無アルミニウムＩＩＩ族窒化物チャネル層に隣接した、ドープされたＩＩＩ族窒化物領域を含むことを特徴とする請求項１に記載の高電子移動度トランジスタ。
  3. 前記ドープされたＩＩＩ族窒化物領域と前記チャネル層との間に配置されたドープされていないＩＩＩ族窒化物層をさらに含むことを特徴とする請求項２に記載の高電子移動度トランジスタ。
  4. 前記キャップ層は、前記無アルミニウムＩＩＩ族窒化物チャネル層に隣接した第１のドープされたＩＩＩ族窒化物領域を含むことを特徴とする請求項２に記載の高電子移動度トランジスタ。
  5. 前記第１のドープされたＩＩＩ族窒化物領域と前記チャネル層との間に配置されたドープされていないＩＩＩ族窒化物層をさらに含むことを特徴とする請求項４に記載の高電子移動度トランジスタ。
  6. 前記キャップ層は、前記無アルミニウムＩＩＩ族窒化物チャネル層に隣接した第１のドープされたＩＩＩ族窒化物領域を含むことを特徴とする請求項１に記載の高電子移動度トランジスタ。
  7. 前記第１のドープされたＩＩＩ族窒化物領域と前記チャネル層との間に配置された、ドープされていないＩＩＩ族窒化物層をさらに含むことを特徴とする請求項６に記載の高電子移動度トランジスタ。
  8. 前記障壁層はＧａＮ層を含み、前記チャネル層はＩｎＧａＮ層を含み、前記キャップ層はＧａＮ層を含むことを特徴とする請求項１に記載の高電子移動度トランジスタ。
  9. 前記障壁層は約１ｎｍから約１ｍｍの厚さを有し、前記チャネル層は約０．３ｎｍから約５０ｎｍの厚さを有し、前記キャップ層は約１ｎｍから約１００ｎｍの厚さを有することを特徴とする請求項８に記載の高電子移動度トランジスタ。
  10. 前記ＩｎＧａＮ層は、約１％から約１００％のインジウムのパーセンテージを有することを特徴とする請求項８に記載の高電子移動度トランジスタ。
  11. 前記ＧａＮ障壁層と前記ＩｎＧａＮチャネル層との間に配置された第１のドープされたＧａＮ層をさらに含むことを特徴とする請求項８に記載の高電子移動度トランジスタ。
  12. 前記第１のドープされたＧａＮ層は、Ｓｉ、Ｓｎ、Ｏおよび／またはＧｅがドープされたＧａＮ層を含むことを特徴とする請求項１１に記載の高電子移動度トランジスタ。
  13. 前記第１のドープされたＧａＮ層は、約０．２ｎｍから約１０ｎｍの厚さを有することを特徴とする請求項１１に記載の高電子移動度トランジスタ。
  14. 前記第１のドープされたＧａＮ層は、約１×１０17ｃｍ-3から約１×１０21ｃｍ-3のドーパント濃度を有することを特徴とする請求項１１に記載の高電子移動度トランジスタ。
  15. 前記第１のドープされたＧａＮ層と前記ＩｎＧａＮチャネル層との間に配置された第１のドープされていないＧａＮ層をさらに含むことを特徴とする請求項１１に記載の高電子移動度トランジスタ。
  16. 前記第１のドープされていないＧａＮ層は、約０．３ｎｍから約１０ｎｍの厚さを有することを特徴とする請求項１５に記載の高電子移動度トランジスタ。
  17. 前記ＧａＮキャップ層と前記ＩｎＧａＮチャネル層との間に配置された第１のドープされたＧａＮ層をさらに含むことを特徴とする請求項８に記載の高電子移動度トランジスタ。
  18. 前記第１のドープされたＧａＮ層は、Ｓｉ、Ｓｎ、Ｏおよび／またはＧｅがドープされたＧａＮ層を含むことを特徴とする請求項１７に記載の高電子移動度トランジスタ。
  19. 前記第１のドープされたＧａＮ層は、約０．２ｎｍから約１０ｎｍの厚さを有することを特徴とする請求項１７に記載の高電子移動度トランジスタ。
  20. 前記第１のドープされたＧａＮ層は、約１×１０17ｃｍ-3から約１×１０21ｃｍ-3のドーパント濃度を有することを特徴とする請求項１７に記載の高電子移動度トランジスタ。
  21. 前記第１のドープされたＧａＮ層と前記ＩｎＧａＮチャネル層との間に配置された第１のドープされていないＧａＮ層をさらに含むことを特徴とする請求項１７に記載の高電子移動度トランジスタ。
  22. 前記第１のドープされていないＧａＮ層は、約０．３ｎｍから約１０ｎｍの厚さを有することを特徴とする請求項２１に記載の高電子移動度トランジスタ。
  23. 前記ＧａＮ障壁層と前記ＩｎＧａＮチャネル層との間に配置された第２のドープされたＧａＮ層をさらに含むことを特徴とする請求項１７に記載の高電子移動度トランジスタ。
  24. 前記第２のドープされたＧａＮ層は、Ｓｉ、Ｓｎ、Ｏおよび／またはＧｅがドープされたＧａＮ層を含むことを特徴とする請求項２３に記載の高電子移動度トランジスタ。
  25. 前記第２のドープされたＧａＮ層は、約０．２ｎｍから約１０ｎｍの厚さを有することを特徴とする請求項２３に記載の高電子移動度トランジスタ。
  26. 前記第２のドープされたＧａＮ層は、約１×１０17ｃｍ-3から約１×１０21ｃｍ-3のドーパント濃度を有することを特徴とする請求項２３に記載の高電子移動度トランジスタ。
  27. 前記第２のドープされたＧａＮ層と前記ＩｎＧａＮチャネル層との間に配置された第２のドープされていないＧａＮ層をさらに含むことを特徴とする請求項２３に記載の高電子移動度トランジスタ。
  28. 前記第２のドープされていないＧａＮ層は、約０．３ｎｍから約１０ｎｍの厚さを有することを特徴とする請求項２７に記載の高電子移動度トランジスタ。
  29. 前記ＩｎＧａＮチャネル層とは反対側の前記ＧａＮキャップ層上にＩｎＧａＮ層をさらに含むことを特徴とする請求項８に記載の高電子移動度トランジスタ。
  30. 前記ＩｎＧａＮチャネル層とは反対側の前記ＧａＮキャップ層上の前記ＩｎＧａＮ層は、約０．３ｎｍから約５０ｎｍの厚さを有することを特徴とする請求項２９に記載の高電子移動度トランジスタ。
  31. 高電子移動度トランジスタの製造方法であって、
    無アルミニウムＩＩＩ族窒化物障壁層を形成すること、
    前記障壁層上に無アルミニウムＩＩＩ族窒化物チャネル層を形成すること、および、
    前記チャネル層上に無アルミニウムＩＩＩ族窒化物キャップ層を形成すること
    を含むことを特徴とする方法。
  32. 前記障壁層は、前記無アルミニウムＩＩＩ族窒化物チャネル層に隣接した、ドープされたＩＩＩ族窒化物領域を含むことを特徴とする請求項３１に記載の方法。
  33. 前記ドープされたＩＩＩ族窒化物領域と前記チャネル層との間に配置されたドープされていないＩＩＩ族窒化物層を形成することをさらに含むことを特徴とする請求項３２に記載の方法。
  34. 前記キャップ層は、前記無アルミニウムＩＩＩ族窒化物チャネル層に隣接した第１のドープされたＩＩＩ族窒化物領域を含むことを特徴とする請求項３２に記載の方法。
  35. 前記第１のドープされたＩＩＩ族窒化物領域と前記チャネル層との間に配置されたドープされていないＩＩＩ族窒化物層を形成することをさらに含むことを特徴とする請求項３４に記載の方法。
  36. 前記キャップ層は、前記無アルミニウムＩＩＩ族窒化物チャネル層に隣接した第１のドープされたＩＩＩ族窒化物領域を含むことを特徴とする請求項３１に記載の方法。
  37. 前記第１のドープされたＩＩＩ族窒化物領域と前記チャネル層との間に配置されたドープされていないＩＩＩ族窒化物層を形成することをさらに含むことを特徴とする請求項３６に記載の方法。
  38. 前記障壁層はＧａＮ層を含み、前記チャネル層はＩｎＧａＮ層を含み、前記キャップ層はＧａＮ層を含むことを特徴とする請求項３１に記載の方法。
  39. 前記障壁層は約１ｎｍから約１ｍｍの厚さを有し、前記チャネル層は約０．３ｎｍから約５０ｎｍの厚さを有し、前記キャップ層は約１ｎｍから約１００ｎｍの厚さを有することを特徴とする請求項３８に記載の方法。
  40. 前記ＩｎＧａＮ層は、約１％から約１００％のインジウムのパーセンテージを有することを特徴とする請求項３８に記載の方法。
  41. 前記ＧａＮ障壁層と前記ＩｎＧａＮチャネル層との間に配置された第１のドープされたＧａＮ層をさらに含むことを特徴とする請求項３８に記載の方法。
  42. 前記第１のドープされたＧａＮ層は、Ｓｉ、Ｓｎ、Ｏおよび／またはＧｅがドープされたＧａＮ層を含むことを特徴とする請求項４１に記載の方法。
  43. 前記第１のドープされたＧａＮ層は、約０．２ｎｍから約１０ｎｍの厚さを有することを特徴とする請求項４１に記載の方法。
  44. 前記第１のドープされたＧａＮ層は、約１×１０17ｃｍ-3から約１×１０21ｃｍ-3のドーパント濃度を有することを特徴とする請求項４１に記載の方法。
  45. 前記第１のドープされたＧａＮ層と前記ＩｎＧａＮチャネル層との間に配置された第１のドープされていないＧａＮ層を形成することをさらに含むことを特徴とする請求項４１に記載の方法。
  46. 前記第１のドープされていないＧａＮ層は、約０．３ｎｍから約１０ｎｍの厚さを有することを特徴とする請求項４５に記載の方法。
  47. 前記ＧａＮキャップ層と前記ＩｎＧａＮチャネル層との間に配置された第１のドープされたＧａＮ層を形成することをさらに含むことを特徴とする請求項３８に記載の方法。
  48. 前記第１のドープされたＧａＮ層は、Ｓｉ、Ｓｎ、Ｏおよび／またはＧｅがドープされたＧａＮ層を含むことを特徴とする請求項４７に記載の方法。
  49. 前記第１のドープされたＧａＮ層は、約０．２ｎｍから約１０ｎｍの厚さを有することを特徴とする請求項４７に記載の方法。
  50. 前記第１のドープされたＧａＮ層は、約１×１０17ｃｍ-3から約１×１０21ｃｍ-3のドーパント濃度を有することを特徴とする請求項４７に記載の方法。
  51. 前記第１のドープされたＧａＮ層と前記ＩｎＧａＮチャネル層との間に配置された第１のドープされていないＧａＮ層をさらに含むことを特徴とする請求項４７に記載の方法。
  52. 前記第１のドープされていないＧａＮ層は、約０．３ｎｍから約１０ｎｍの厚さを有することを特徴とする請求項５１に記載の方法。
  53. 前記ＧａＮ障壁層と前記ＩｎＧａＮチャネル層との間に配置された第２のドープされたＧａＮ層をさらに含むことを特徴とする請求項４７に記載の方法。
  54. 前記第２のドープされたＧａＮ層は、Ｓｉ、Ｓｎ、Ｏおよび／またはＧｅがドープされたＧａＮ層を含むことを特徴とする請求項５３に記載の方法。
  55. 前記第２のドープされたＧａＮ層は、約０．２ｎｍから約１０ｎｍの厚さを有することを特徴とする請求項５３に記載の方法。
  56. 前記第２のドープされたＧａＮ層は、約１×１０17ｃｍ-3から約１×１０21ｃｍ-3のドーパント濃度を有することを特徴とする請求項５３に記載の方法。
  57. 前記第２のドープされたＧａＮ層と前記ＩｎＧａＮチャネル層との間に配置された第２のドープされていないＧａＮ層を形成することをさらに含むことを特徴とする請求項５３に記載の方法。
  58. 前記第２のドープされていないＧａＮ層は、約０．３ｎｍから約１０ｎｍの厚さを有することを特徴とする請求項５７に記載の方法。
  59. 前記ＩｎＧａＮチャネル層とは反対側の前記ＧａＮキャップ層上にＩｎＧａＮ層を形成することをさらに含むことを特徴とする請求項３８に記載の方法。
  60. 前記ＩｎＧａＮチャネル層とは反対側の前記ＧａＮキャップ層上の前記ＩｎＧａＮ層は、約０．３ｎｍから約５０ｎｍの厚さを有することを特徴とする請求項５９に記載の方法。
  61. 前記トランジスタは、金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）を含むことを特徴とする請求項３６に記載の方法。
  62. 前記トランジスタは、金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）を含むことを特徴とする請求項６に記載の高電子移動度トランジスタ。
  63. 前記チャネル層は、前記無アルミニウムＩＩＩ族窒化物障壁層に隣接した、ドープされたＩＩＩ族窒化物領域を含むことを特徴とする請求項１に記載の高電子移動度トランジスタ。
  64. 前記チャネル層はＩｎＧａＮチャネル層を含み、前記障壁層はＧａＮ障壁層を含み、前記ＩｎＧａＮチャネル層は、前記ＧａＮ障壁層に隣接したドープされた領域を含むことを特徴とする請求項６３に記載の高電子移動度トランジスタ。
  65. 前記無アルミニウムＩＩＩ族窒化物障壁層は、実質的に緩和されたＩｎxＧａ1-xＮ層を含み、ｘ＞０であり、前記障壁層上の前記無アルミニウムＩＩＩ族窒化物チャネル層はＩｎyＧａ1-yＮ層を含み、ｙ＞ｘであり、前記チャネル層上の前記無アルミニウムＩＩＩ族窒化物キャップ層はＩｎzＧａ1-zＮ層を含み、ｚ＜ｘであることを特徴とする請求項１に記載の高電子移動度トランジスタ。
  66. 前記障壁層、チャネル層およびキャップ層は、ひずみの釣り合いがとれていることを特徴とする請求項６５に記載の高電子移動度トランジスタ。
  67. ｙ＝１であることを特徴とする請求項６５に記載の高電子移動度トランジスタ。
  68. ｚ＝０であることを特徴とする請求項６５に記載の高電子移動度トランジスタ。
  69. ｙ＝１であることを特徴とする請求項６８に記載の高電子移動度トランジスタ。
JP2008508832A 2005-04-29 2006-02-23 無アルミニウムｉｉｉ族窒化物ベースの高電子移動度トランジスタおよびその製造方法 Pending JP2008539586A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/118,575 US7615774B2 (en) 2005-04-29 2005-04-29 Aluminum free group III-nitride based high electron mobility transistors
PCT/US2006/006146 WO2006118632A1 (en) 2005-04-29 2006-02-23 Aluminum free group iii-nitride based high electron mobility transistors and methods of fabricating same

Publications (1)

Publication Number Publication Date
JP2008539586A true JP2008539586A (ja) 2008-11-13

Family

ID=36540139

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008508832A Pending JP2008539586A (ja) 2005-04-29 2006-02-23 無アルミニウムｉｉｉ族窒化物ベースの高電子移動度トランジスタおよびその製造方法

Country Status (5)

Country Link
US (1) US7615774B2 (ja)
EP (1) EP1875514A1 (ja)
JP (1) JP2008539586A (ja)
TW (1) TW200644246A (ja)
WO (1) WO2006118632A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011119304A (ja) * 2009-11-30 2011-06-16 Nichia Corp 電界効果トランジスタ
JP2013065649A (ja) * 2011-09-16 2013-04-11 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
JP2016134612A (ja) * 2015-01-22 2016-07-25 国立大学法人名古屋大学 Ｉｉｉ族窒化物半導体素子とその製造方法
JP2019192795A (ja) * 2018-04-25 2019-10-31 住友電工デバイス・イノベーション株式会社 高電子移動度トランジスタ
US11557668B2 (en) 2018-04-25 2023-01-17 Sumitomo Electric Device Innovations, Inc. High electron mobility transistor with reverse arrangement of channel layer and barrier layer

Families Citing this family (102)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7612390B2 (en) 2004-02-05 2009-11-03 Cree, Inc. Heterojunction transistors including energy barriers
US7417266B1 (en) 2004-06-10 2008-08-26 Qspeed Semiconductor Inc. MOSFET having a JFET embedded as a body diode
US7436039B2 (en) * 2005-01-06 2008-10-14 Velox Semiconductor Corporation Gallium nitride semiconductor device
JP4792814B2 (ja) * 2005-05-26 2011-10-12 住友電気工業株式会社 高電子移動度トランジスタ、電界効果トランジスタ、エピタキシャル基板、エピタキシャル基板を作製する方法およびｉｉｉ族窒化物系トランジスタを作製する方法
US9331192B2 (en) 2005-06-29 2016-05-03 Cree, Inc. Low dislocation density group III nitride layers on silicon carbide substrates and methods of making the same
US20070018198A1 (en) * 2005-07-20 2007-01-25 Brandes George R High electron mobility electronic device structures comprising native substrates and methods for making the same
US8026568B2 (en) 2005-11-15 2011-09-27 Velox Semiconductor Corporation Second Schottky contact metal layer to improve GaN Schottky diode performance
CN101331599A (zh) * 2005-12-14 2008-12-24 日本电气株式会社 场效应晶体管
KR101294518B1 (ko) * 2006-02-14 2013-08-07 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조 방법
US8432012B2 (en) 2006-08-01 2013-04-30 Cree, Inc. Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same
US7728402B2 (en) 2006-08-01 2010-06-01 Cree, Inc. Semiconductor devices including schottky diodes with controlled breakdown
CN101501859B (zh) 2006-08-17 2011-05-25 克里公司 高功率绝缘栅双极晶体管
US8823057B2 (en) 2006-11-06 2014-09-02 Cree, Inc. Semiconductor devices including implanted regions for providing low-resistance contact to buried layers and related devices
US8835987B2 (en) 2007-02-27 2014-09-16 Cree, Inc. Insulated gate bipolar transistors including current suppressing layers
US7939853B2 (en) * 2007-03-20 2011-05-10 Power Integrations, Inc. Termination and contact structures for a high voltage GaN-based heterojunction transistor
JP5292716B2 (ja) * 2007-03-30 2013-09-18 富士通株式会社 化合物半導体装置
US8519438B2 (en) 2008-04-23 2013-08-27 Transphorm Inc. Enhancement mode III-N HEMTs
US8232558B2 (en) 2008-05-21 2012-07-31 Cree, Inc. Junction barrier Schottky diodes with current surge capability
US8289065B2 (en) * 2008-09-23 2012-10-16 Transphorm Inc. Inductive load power switching circuits
US7898004B2 (en) 2008-12-10 2011-03-01 Transphorm Inc. Semiconductor heterostructure diodes
US8674409B2 (en) * 2008-12-26 2014-03-18 Renesas Electronics Corporation Heterojunction field effect transistor, method for producing heterojunction field effect transistor, and electronic device
US8294507B2 (en) 2009-05-08 2012-10-23 Cree, Inc. Wide bandgap bipolar turn-off thyristor having non-negative temperature coefficient and related control circuits
US8742459B2 (en) 2009-05-14 2014-06-03 Transphorm Inc. High voltage III-nitride semiconductor devices
US8193848B2 (en) 2009-06-02 2012-06-05 Cree, Inc. Power switching devices having controllable surge current capabilities
US8629509B2 (en) 2009-06-02 2014-01-14 Cree, Inc. High voltage insulated gate bipolar transistors with minority carrier diverter
US8541787B2 (en) 2009-07-15 2013-09-24 Cree, Inc. High breakdown voltage wide band-gap MOS-gated bipolar junction transistors with avalanche capability
US8390000B2 (en) 2009-08-28 2013-03-05 Transphorm Inc. Semiconductor devices with field plates
US8354690B2 (en) 2009-08-31 2013-01-15 Cree, Inc. Solid-state pinch off thyristor circuits
US9312343B2 (en) 2009-10-13 2016-04-12 Cree, Inc. Transistors with semiconductor interconnection layers and semiconductor channel layers of different semiconductor materials
US8389977B2 (en) 2009-12-10 2013-03-05 Transphorm Inc. Reverse side engineered III-nitride devices
US8563372B2 (en) * 2010-02-11 2013-10-22 Cree, Inc. Methods of forming contact structures including alternating metal and silicon layers and related devices
US9548206B2 (en) 2010-02-11 2017-01-17 Cree, Inc. Ohmic contact structure for group III nitride semiconductor device having improved surface morphology and well-defined edge features
US9214352B2 (en) 2010-02-11 2015-12-15 Cree, Inc. Ohmic contact to semiconductor device
KR101774933B1 (ko) * 2010-03-02 2017-09-06 삼성전자 주식회사 듀얼 디플리션을 나타내는 고 전자 이동도 트랜지스터 및 그 제조방법
US9117739B2 (en) 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
US8415671B2 (en) 2010-04-16 2013-04-09 Cree, Inc. Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices
JP2011228442A (ja) * 2010-04-19 2011-11-10 Hitachi Cable Ltd 窒化物系半導体ウエハ及び窒化物系半導体デバイス
US8816395B2 (en) * 2010-05-02 2014-08-26 Visic Technologies Ltd. Field effect power transistors
US8742460B2 (en) 2010-12-15 2014-06-03 Transphorm Inc. Transistors with isolation regions
US8643062B2 (en) 2011-02-02 2014-02-04 Transphorm Inc. III-N device structures and methods
US8716141B2 (en) 2011-03-04 2014-05-06 Transphorm Inc. Electrode configurations for semiconductor devices
US8772842B2 (en) 2011-03-04 2014-07-08 Transphorm, Inc. Semiconductor diodes with low reverse bias currents
US9142662B2 (en) 2011-05-06 2015-09-22 Cree, Inc. Field effect transistor devices with low source resistance
US9029945B2 (en) 2011-05-06 2015-05-12 Cree, Inc. Field effect transistor devices with low source resistance
US8901604B2 (en) 2011-09-06 2014-12-02 Transphorm Inc. Semiconductor devices with guard rings
US8680587B2 (en) 2011-09-11 2014-03-25 Cree, Inc. Schottky diode
US9373617B2 (en) 2011-09-11 2016-06-21 Cree, Inc. High current, low switching loss SiC power module
US8618582B2 (en) 2011-09-11 2013-12-31 Cree, Inc. Edge termination structure employing recesses for edge termination elements
JP2014531752A (ja) 2011-09-11 2014-11-27 クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． 改善したレイアウトを有するトランジスタを備える高電流密度電力モジュール
US8664665B2 (en) 2011-09-11 2014-03-04 Cree, Inc. Schottky diode employing recesses for elements of junction barrier array
US9640617B2 (en) 2011-09-11 2017-05-02 Cree, Inc. High performance power module
US9257547B2 (en) 2011-09-13 2016-02-09 Transphorm Inc. III-N device structures having a non-insulating substrate
US8598937B2 (en) 2011-10-07 2013-12-03 Transphorm Inc. High power semiconductor electronic components with increased reliability
US8633094B2 (en) 2011-12-01 2014-01-21 Power Integrations, Inc. GaN high voltage HFET with passivation plus gate dielectric multilayer structure
US8940620B2 (en) 2011-12-15 2015-01-27 Power Integrations, Inc. Composite wafer for fabrication of semiconductor devices
JP2013131650A (ja) * 2011-12-21 2013-07-04 Fujitsu Ltd 半導体装置及びその製造方法
US9165766B2 (en) 2012-02-03 2015-10-20 Transphorm Inc. Buffer layer structures suited for III-nitride devices with foreign substrates
WO2013155108A1 (en) 2012-04-09 2013-10-17 Transphorm Inc. N-polar iii-nitride transistors
US9184275B2 (en) 2012-06-27 2015-11-10 Transphorm Inc. Semiconductor devices with integrated hole collectors
US9147632B2 (en) 2012-08-24 2015-09-29 Rf Micro Devices, Inc. Semiconductor device having improved heat dissipation
US9917080B2 (en) * 2012-08-24 2018-03-13 Qorvo US. Inc. Semiconductor device with electrical overstress (EOS) protection
CN105164811B (zh) 2013-02-15 2018-08-31 创世舫电子有限公司 半导体器件的电极及其形成方法
US8928037B2 (en) 2013-02-28 2015-01-06 Power Integrations, Inc. Heterostructure power transistor with AlSiN passivation layer
US9087718B2 (en) 2013-03-13 2015-07-21 Transphorm Inc. Enhancement-mode III-nitride devices
US9245993B2 (en) 2013-03-15 2016-01-26 Transphorm Inc. Carbon doping semiconductor devices
WO2015009514A1 (en) 2013-07-19 2015-01-22 Transphorm Inc. Iii-nitride transistor including a p-type depleting layer
JP6241915B2 (ja) * 2013-07-31 2017-12-06 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
US9318593B2 (en) 2014-07-21 2016-04-19 Transphorm Inc. Forming enhancement mode III-nitride devices
US9231064B1 (en) * 2014-08-12 2016-01-05 Raytheon Company Double heterojunction group III-nitride structures
US9536967B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Recessed ohmic contacts in a III-N device
US9536966B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Gate structures for III-N devices
US10062684B2 (en) 2015-02-04 2018-08-28 Qorvo Us, Inc. Transition frequency multiplier semiconductor device
US10615158B2 (en) 2015-02-04 2020-04-07 Qorvo Us, Inc. Transition frequency multiplier semiconductor device
JP6888013B2 (ja) 2016-01-15 2021-06-16 トランスフォーム テクノロジー，インコーポレーテッド ＡＬ（１−ｘ）Ｓｉ（ｘ）Ｏゲート絶縁体を有するエンハンスメントモードＩＩＩ族窒化物デバイス
TWI813243B (zh) 2016-05-31 2023-08-21 美商創世舫科技有限公司 包含漸變空乏層的三族氮化物裝置
CN111033750B (zh) * 2017-08-25 2023-09-01 Hrl实验室有限责任公司 用于p沟道氮化物晶体管的基于数字合金的背势垒
US10651306B2 (en) 2017-08-25 2020-05-12 Hrl Laboratories, Llc Digital alloy based back barrier for P-channel nitride transistors
CN109346407A (zh) * 2018-09-21 2019-02-15 张海涛 氮化镓hemt的制造方法
CN111048586B (zh) * 2018-10-11 2022-07-29 苏州能讯高能半导体有限公司 半导体器件及其制备方法
US10971612B2 (en) 2019-06-13 2021-04-06 Cree, Inc. High electron mobility transistors and power amplifiers including said transistors having improved performance and reliability
US10923585B2 (en) 2019-06-13 2021-02-16 Cree, Inc. High electron mobility transistors having improved contact spacing and/or improved contact vias
US11749758B1 (en) 2019-11-05 2023-09-05 Semiq Incorporated Silicon carbide junction barrier schottky diode with wave-shaped regions
US11469333B1 (en) 2020-02-19 2022-10-11 Semiq Incorporated Counter-doped silicon carbide Schottky barrier diode
US20210313293A1 (en) 2020-04-03 2021-10-07 Cree, Inc. Rf amplifier devices and methods of manufacturing
US11356070B2 (en) 2020-06-01 2022-06-07 Wolfspeed, Inc. RF amplifiers having shielded transmission line structures
US11670605B2 (en) 2020-04-03 2023-06-06 Wolfspeed, Inc. RF amplifier devices including interconnect structures and methods of manufacturing
US11837457B2 (en) 2020-09-11 2023-12-05 Wolfspeed, Inc. Packaging for RF transistor amplifiers
US11769768B2 (en) 2020-06-01 2023-09-26 Wolfspeed, Inc. Methods for pillar connection on frontside and passive device integration on backside of die
US11228287B2 (en) 2020-06-17 2022-01-18 Cree, Inc. Multi-stage decoupling networks integrated with on-package impedance matching networks for RF power amplifiers
US11533025B2 (en) 2020-06-18 2022-12-20 Wolfspeed, Inc. Integrated doherty amplifier with added isolation between the carrier and the peaking transistors
US11581859B2 (en) 2020-06-26 2023-02-14 Wolfspeed, Inc. Radio frequency (RF) transistor amplifier packages with improved isolation and lead configurations
US11887945B2 (en) 2020-09-30 2024-01-30 Wolfspeed, Inc. Semiconductor device with isolation and/or protection structures
US20220139852A1 (en) 2020-10-30 2022-05-05 Cree, Inc. Transistor packages with improved die attach
US20220157671A1 (en) 2020-11-13 2022-05-19 Cree, Inc. Packaged rf power device with pcb routing
US12009417B2 (en) 2021-05-20 2024-06-11 Macom Technology Solutions Holdings, Inc. High electron mobility transistors having improved performance
US12015075B2 (en) 2021-05-20 2024-06-18 Macom Technology Solutions Holdings, Inc. Methods of manufacturing high electron mobility transistors having a modified interface region
US11842937B2 (en) 2021-07-30 2023-12-12 Wolfspeed, Inc. Encapsulation stack for improved humidity performance and related fabrication methods
US20230075505A1 (en) 2021-09-03 2023-03-09 Wolfspeed, Inc. Metal pillar connection topologies for heterogeneous packaging
US20230078017A1 (en) 2021-09-16 2023-03-16 Wolfspeed, Inc. Semiconductor device incorporating a substrate recess
US20240105823A1 (en) 2022-09-23 2024-03-28 Wolfspeed, Inc. Barrier Structure for Dispersion Reduction in Transistor Devices
US20240105824A1 (en) 2022-09-23 2024-03-28 Wolfspeed, Inc. Barrier Structure for Sub-100 Nanometer Gate Length Devices
US20240106397A1 (en) 2022-09-23 2024-03-28 Wolfspeed, Inc. Transistor amplifier with pcb routing and surface mounted transistor die

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11204778A (ja) * 1998-01-20 1999-07-30 Sharp Corp 窒化物系ｉｉｉ−ｖ族化合物半導体装置
JP2003133332A (ja) * 2001-10-24 2003-05-09 Shin Etsu Handotai Co Ltd 化合物半導体素子
WO2003049193A1 (en) * 2001-12-03 2003-06-12 Cree, Inc. Strain balanced nitride heterojunction transistors and methods of fabricating strain balanced nitride heterojunction transistors
JP2003535481A (ja) * 2000-06-02 2003-11-25 コーン エルハルド 後面にドナーをドープしたヘテロ構造
WO2004015749A1 (en) * 2002-07-19 2004-02-19 Cree, Inc. Strain compensated semiconductor structures and methods of fabricating strain compensated semiconductor structures
JP2004186558A (ja) * 2002-12-05 2004-07-02 Furukawa Electric Co Ltd:The 電流遮断器付きＧａＮ系半導体装置
JP2004260140A (ja) * 2003-02-06 2004-09-16 Toyota Central Res & Dev Lab Inc Ｉｉｉ族窒化物半導体を有する半導体素子
WO2005029589A1 (en) * 2003-09-09 2005-03-31 Cree, Inc. Wide bandgap transistor devices with field plates

Family Cites Families (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2465317A2 (fr) * 1979-03-28 1981-03-20 Thomson Csf Transistor a effet de champ a frequence de coupure elevee
CA1145482A (en) * 1979-12-28 1983-04-26 Takashi Mimura High electron mobility single heterojunction semiconductor device
JPH088350B2 (ja) * 1985-04-08 1996-01-29 日本電気株式会社 半導体装置
US4755867A (en) * 1986-08-15 1988-07-05 American Telephone And Telegraph Company, At&T Bell Laboratories Vertical Enhancement-mode Group III-V compound MISFETs
US4788156A (en) * 1986-09-24 1988-11-29 Microwave Technology, Inc. Subchannel doping to reduce short-gate effects in field effect transistors
US4866005A (en) * 1987-10-26 1989-09-12 North Carolina State University Sublimation of silicon carbide to produce large, device quality single crystals of silicon carbide
US5411914A (en) 1988-02-19 1995-05-02 Massachusetts Institute Of Technology III-V based integrated circuits having low temperature growth buffer or passivation layers
EP0334006A1 (en) 1988-02-22 1989-09-27 Siemens Aktiengesellschaft Stacked channel heterojunction fet
US4946547A (en) * 1989-10-13 1990-08-07 Cree Research, Inc. Method of preparing silicon carbide surfaces for crystal growth
US5053348A (en) * 1989-12-01 1991-10-01 Hughes Aircraft Company Fabrication of self-aligned, t-gate hemt
US5210051A (en) * 1990-03-27 1993-05-11 Cree Research, Inc. High efficiency light emitting diodes from bipolar gallium nitride
US5172197A (en) * 1990-04-11 1992-12-15 Hughes Aircraft Company Hemt structure with passivated donor layer
US5200022A (en) * 1990-10-03 1993-04-06 Cree Research, Inc. Method of improving mechanically prepared substrate surfaces of alpha silicon carbide for deposition of beta silicon carbide thereon and resulting product
US5192987A (en) * 1991-05-17 1993-03-09 Apa Optics, Inc. High electron mobility transistor with GaN/Alx Ga1-x N heterojunctions
JP3352712B2 (ja) * 1991-12-18 2002-12-03 浩 天野 窒化ガリウム系半導体素子及びその製造方法
DE69202554T2 (de) * 1991-12-25 1995-10-19 Nippon Electric Co Tunneltransistor und dessen Herstellungsverfahren.
JPH05275463A (ja) 1992-03-30 1993-10-22 Matsushita Electric Ind Co Ltd 半導体装置
JPH05326561A (ja) * 1992-05-22 1993-12-10 Nec Corp 電界効果トランジスタの製造方法
JPH06267991A (ja) * 1993-03-12 1994-09-22 Hitachi Ltd 半導体装置およびその製造方法
US5393993A (en) * 1993-12-13 1995-02-28 Cree Research, Inc. Buffer structure between silicon carbide and gallium nitride and resulting semiconductor devices
US5686737A (en) * 1994-09-16 1997-11-11 Cree Research, Inc. Self-aligned field-effect transistor for high frequency applications
US5592501A (en) * 1994-09-20 1997-01-07 Cree Research, Inc. Low-strain laser structures with group III nitride active layers
US5523589A (en) * 1994-09-20 1996-06-04 Cree Research, Inc. Vertical geometry light emitting diode with group III nitride active layer and extended lifetime
JP3157690B2 (ja) * 1995-01-19 2001-04-16 沖電気工業株式会社 ｐｎ接合素子の製造方法
US5534462A (en) * 1995-02-24 1996-07-09 Motorola, Inc. Method for forming a plug and semiconductor device having the same
US5670798A (en) * 1995-03-29 1997-09-23 North Carolina State University Integrated heterostructures of Group III-V nitride semiconductor materials including epitaxial ohmic contact non-nitride buffer layer and methods of fabricating same
SE9501311D0 (sv) * 1995-04-10 1995-04-10 Abb Research Ltd Method for producing a semiconductor device having a semiconductor layer of SiC
US6002148A (en) * 1995-06-30 1999-12-14 Motorola, Inc. Silicon carbide transistor and method
DE69633203T2 (de) * 1995-09-18 2005-09-01 Hitachi, Ltd. Halbleiterlaservorrichtungen
KR100195269B1 (ko) * 1995-12-22 1999-06-15 윤종용 액정표시장치의 제조방법
US5915164A (en) * 1995-12-28 1999-06-22 U.S. Philips Corporation Methods of making high voltage GaN-A1N based semiconductor devices
DE19600116C2 (de) * 1996-01-03 2001-03-15 Siemens Ag Doppelheterostruktur-HEMT
JPH1050982A (ja) 1996-07-31 1998-02-20 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
US6936839B2 (en) * 1996-10-16 2005-08-30 The University Of Connecticut Monolithic integrated circuit including a waveguide and quantum well inversion channel devices and a method of fabricating same
US6677619B1 (en) * 1997-01-09 2004-01-13 Nichia Chemical Industries, Ltd. Nitride semiconductor device
US6448648B1 (en) * 1997-03-27 2002-09-10 The United States Of America As Represented By The Secretary Of The Navy Metalization of electronic semiconductor devices
US6582392B1 (en) * 1998-05-01 2003-06-24 Ekos Corporation Ultrasound assembly for use with a catheter
JPH10335637A (ja) * 1997-05-30 1998-12-18 Sony Corp ヘテロ接合電界効果トランジスタ
US6201262B1 (en) * 1997-10-07 2001-03-13 Cree, Inc. Group III nitride photonic devices on silicon carbide substrates with conductive buffer interlay structure
US6608327B1 (en) * 1998-02-27 2003-08-19 North Carolina State University Gallium nitride semiconductor structure including laterally offset patterned layers
US6051849A (en) * 1998-02-27 2000-04-18 North Carolina State University Gallium nitride semiconductor structures including a lateral gallium nitride layer that extends from an underlying gallium nitride layer
US6150680A (en) * 1998-03-05 2000-11-21 Welch Allyn, Inc. Field effect semiconductor device having dipole barrier
JPH11261053A (ja) 1998-03-09 1999-09-24 Furukawa Electric Co Ltd:The 高移動度トランジスタ
US6086673A (en) * 1998-04-02 2000-07-11 Massachusetts Institute Of Technology Process for producing high-quality III-V nitride substrates
US6316793B1 (en) * 1998-06-12 2001-11-13 Cree, Inc. Nitride based transistors on semi-insulating silicon carbide substrates
US6255198B1 (en) * 1998-11-24 2001-07-03 North Carolina State University Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby
US6177688B1 (en) * 1998-11-24 2001-01-23 North Carolina State University Pendeoepitaxial gallium nitride semiconductor layers on silcon carbide substrates
JP3209270B2 (ja) * 1999-01-29 2001-09-17 日本電気株式会社 ヘテロ接合電界効果トランジスタ
US6582906B1 (en) * 1999-04-05 2003-06-24 Affymetrix, Inc. Proportional amplification of nucleic acids
US6518637B1 (en) * 1999-04-08 2003-02-11 Wayne State University Cubic (zinc-blende) aluminum nitride
US6218680B1 (en) * 1999-05-18 2001-04-17 Cree, Inc. Semi-insulating silicon carbide without vanadium domination
DE29912965U1 (de) * 1999-07-24 1999-09-16 Hoelzle Dieter Tech Projekte Injektionsvorrichtung
US6812053B1 (en) * 1999-10-14 2004-11-02 Cree, Inc. Single step pendeo- and lateral epitaxial overgrowth of Group III-nitride epitaxial layers with Group III-nitride buffer layer and resulting structures
US6521514B1 (en) * 1999-11-17 2003-02-18 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates
JP4592938B2 (ja) 1999-12-08 2010-12-08 パナソニック株式会社 半導体装置
US6639255B2 (en) * 1999-12-08 2003-10-28 Matsushita Electric Industrial Co., Ltd. GaN-based HFET having a surface-leakage reducing cap layer
US6380108B1 (en) * 1999-12-21 2002-04-30 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on weak posts, and gallium nitride semiconductor structures fabricated thereby
JP3393602B2 (ja) * 2000-01-13 2003-04-07 松下電器産業株式会社 半導体装置
US6586781B2 (en) * 2000-02-04 2003-07-01 Cree Lighting Company Group III nitride based FETs and HEMTs with reduced trapping and method for producing the same
US6403451B1 (en) * 2000-02-09 2002-06-11 Noerh Carolina State University Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts
JP4667556B2 (ja) * 2000-02-18 2011-04-13 古河電気工業株式会社 縦型ＧａＮ系電界効果トランジスタ、バイポーラトランジスタと縦型ＧａＮ系電界効果トランジスタの製造方法
US6261929B1 (en) * 2000-02-24 2001-07-17 North Carolina State University Methods of forming a plurality of semiconductor layers using spaced trench arrays
US6475889B1 (en) * 2000-04-11 2002-11-05 Cree, Inc. Method of forming vias in silicon carbide and resulting devices and circuits
JP4022708B2 (ja) * 2000-06-29 2007-12-19 日本電気株式会社 半導体装置
US6515316B1 (en) * 2000-07-14 2003-02-04 Trw Inc. Partially relaxed channel HEMT device
US6992319B2 (en) * 2000-07-18 2006-01-31 Epitaxial Technologies Ultra-linear multi-channel field effect transistor
JP2002164352A (ja) * 2000-09-13 2002-06-07 Toshiba Corp バイポーラトランジスタ、半導体発光素子、及び半導体素子
US6548333B2 (en) * 2000-12-01 2003-04-15 Cree, Inc. Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment
JP3428962B2 (ja) * 2000-12-19 2003-07-22 古河電気工業株式会社 ＧａＮ系高移動度トランジスタ
US6593193B2 (en) * 2001-02-27 2003-07-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
US6849882B2 (en) * 2001-05-11 2005-02-01 Cree Inc. Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer
US6706114B2 (en) * 2001-05-21 2004-03-16 Cree, Inc. Methods of fabricating silicon carbide crystals
US6646293B2 (en) * 2001-07-18 2003-11-11 Motorola, Inc. Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates
CN1557024B (zh) * 2001-07-24 2010-04-07 美商克立股份有限公司 绝缘栅铝镓氮化物/氮化钾高电子迁移率晶体管(hemt)
WO2003050849A2 (en) 2001-12-06 2003-06-19 Hrl Laboratories, Llc High power-low noise microwave gan heterojunction field effet transistor
JP3986887B2 (ja) * 2002-05-17 2007-10-03 松下電器産業株式会社 半導体装置
US6982204B2 (en) * 2002-07-16 2006-01-03 Cree, Inc. Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses
US20040021152A1 (en) * 2002-08-05 2004-02-05 Chanh Nguyen Ga/A1GaN Heterostructure Field Effect Transistor with dielectric recessed gate
US6884704B2 (en) * 2002-08-05 2005-04-26 Hrl Laboratories, Llc Ohmic metal contact and channel protection in GaN devices using an encapsulation layer
US6825559B2 (en) * 2003-01-02 2004-11-30 Cree, Inc. Group III nitride based flip-chip intergrated circuit and method for fabricating
JP4746825B2 (ja) 2003-05-15 2011-08-10 富士通株式会社 化合物半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11204778A (ja) * 1998-01-20 1999-07-30 Sharp Corp 窒化物系ｉｉｉ−ｖ族化合物半導体装置
JP2003535481A (ja) * 2000-06-02 2003-11-25 コーン エルハルド 後面にドナーをドープしたヘテロ構造
JP2003133332A (ja) * 2001-10-24 2003-05-09 Shin Etsu Handotai Co Ltd 化合物半導体素子
WO2003049193A1 (en) * 2001-12-03 2003-06-12 Cree, Inc. Strain balanced nitride heterojunction transistors and methods of fabricating strain balanced nitride heterojunction transistors
WO2004015749A1 (en) * 2002-07-19 2004-02-19 Cree, Inc. Strain compensated semiconductor structures and methods of fabricating strain compensated semiconductor structures
JP2004186558A (ja) * 2002-12-05 2004-07-02 Furukawa Electric Co Ltd:The 電流遮断器付きＧａＮ系半導体装置
JP2004260140A (ja) * 2003-02-06 2004-09-16 Toyota Central Res & Dev Lab Inc Ｉｉｉ族窒化物半導体を有する半導体素子
WO2005029589A1 (en) * 2003-09-09 2005-03-31 Cree, Inc. Wide bandgap transistor devices with field plates

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011119304A (ja) * 2009-11-30 2011-06-16 Nichia Corp 電界効果トランジスタ
JP2013065649A (ja) * 2011-09-16 2013-04-11 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
JP2016134612A (ja) * 2015-01-22 2016-07-25 国立大学法人名古屋大学 Ｉｉｉ族窒化物半導体素子とその製造方法
JP2019192795A (ja) * 2018-04-25 2019-10-31 住友電工デバイス・イノベーション株式会社 高電子移動度トランジスタ
JP7074282B2 (ja) 2018-04-25 2022-05-24 住友電工デバイス・イノベーション株式会社 高電子移動度トランジスタ
US11557668B2 (en) 2018-04-25 2023-01-17 Sumitomo Electric Device Innovations, Inc. High electron mobility transistor with reverse arrangement of channel layer and barrier layer

Also Published As

Publication number Publication date
EP1875514A1 (en) 2008-01-09
WO2006118632A1 (en) 2006-11-09
TW200644246A (en) 2006-12-16
US7615774B2 (en) 2009-11-10
US20060244010A1 (en) 2006-11-02

Similar Documents

Publication Publication Date Title
JP2008539586A (ja) 無アルミニウムｉｉｉ族窒化物ベースの高電子移動度トランジスタおよびその製造方法
JP5756249B2 (ja) 高温逆バイアステスト条件に耐え得るｉｉｉ族窒化物電界効果トランジスタ（ｆｅｔ）
JP5813279B2 (ja) 窒化物ベースのトランジスタのための窒化アルミニウムを含むキャップ層およびその作製方法
US7544963B2 (en) Binary group III-nitride based high electron mobility transistors
KR101124937B1 (ko) 질화물계 트랜지스터를 위한 캡층 및/또는 패시베이션층,트랜지스터 구조 및 그 제조방법
JP5160791B2 (ja) 電荷移動誘起エネルギー障壁を有する窒化物へテロ接合トランジスタおよびその製造方法
JP5350585B2 (ja) ミリメートル波動作のための窒化物ベースのトランジスタ
JP5252800B2 (ja) エネルギー障壁を有するへテロ接合トランジスタおよび関連する方法
KR101108344B1 (ko) 캡층 및 리세스된 게이트를 가지는 질화물계트랜지스터들의 제조방법들
CN102694013B (zh) 采用耗尽模式GaN基FET的串叠电路
JP2014003301A (ja) 窒化物ベースのトランジスタおよびエッチストップ層を用いた製造方法
JP2012156538A (ja) 高電子移動度トランジスタ（ｈｅｍｔ）
US8659030B2 (en) III-nitride heterojunction devices having a multilayer spacer

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20101207

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110301

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111021

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120120

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120127

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120221

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120228

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120321

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120328

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120420

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120622

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120924

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121001

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121022

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121029

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121122

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121130

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130610

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130723

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20130816

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131202

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20131205

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140106

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140109

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140130

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140204