JP3157690B2 - pn接合素子の製造方法 - Google Patents
pn接合素子の製造方法Info
- Publication number
- JP3157690B2 JP3157690B2 JP613995A JP613995A JP3157690B2 JP 3157690 B2 JP3157690 B2 JP 3157690B2 JP 613995 A JP613995 A JP 613995A JP 613995 A JP613995 A JP 613995A JP 3157690 B2 JP3157690 B2 JP 3157690B2
- Authority
- JP
- Japan
- Prior art keywords
- diffusion
- film
- mask
- compound semiconductor
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 238000000034 method Methods 0.000 title claims description 8
- 238000009792 diffusion process Methods 0.000 claims description 131
- 239000012535 impurity Substances 0.000 claims description 41
- 239000004065 semiconductor Substances 0.000 claims description 34
- 150000001875 compounds Chemical class 0.000 claims description 32
- 238000000137 annealing Methods 0.000 claims description 29
- 238000005530 etching Methods 0.000 claims description 18
- 239000007790 solid phase Substances 0.000 claims description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 18
- 239000000203 mixture Substances 0.000 description 9
- 238000004544 sputter deposition Methods 0.000 description 8
- 239000000758 substrate Substances 0.000 description 8
- 239000000470 constituent Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 4
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000007797 corrosion Effects 0.000 description 4
- 238000005260 corrosion Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000009751 slip forming Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- 229910001020 Au alloy Inorganic materials 0.000 description 1
- 229910004541 SiN Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- -1 for example Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/0004—Devices characterised by their operation
- H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2258—Diffusion into or out of AIIIBV compounds
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Devices (AREA)
- Drying Of Semiconductors (AREA)
Description
を用いたpn接合素子の製造方法とに関する。
の不純物拡散工程においては、Al2O3 膜、SiNX
膜或はそのほかの拡散マスクが用いられている。
開示されている固相拡散法にあっては、GaAs基板上
に順次に、拡散マスク及び拡散源膜を形成する。拡散源
膜によりZnを供給し、Znを拡散マスクを介して選択
的に基板中へ拡散させる。拡散マスクとして、Al2 O
3 と、SiO2 、SiNX 又はAlNとの混合物が用い
られ、さらに拡散源膜としてZnドープトSiO2 膜が
用いられる。
ッチャントを用いてエッチング除去され、拡散マスクは
層間絶縁膜として基板上に残存させる。
っては、拡散マスクをAl2 O3 膜又はSiNX 膜と
し、或は、拡散マスクをAl2 O3 とSiO2 、SiN
X 又はAlNとの混合物としており、これら拡散マスク
はいずれもHF系エッチャントに対して耐食性を有さな
い。従って拡散源膜をエッチング除去する際に、拡散マ
スクもエッチングされてしまう。その結果、拡散マスク
の拡散窓が広がってZnが拡散されていない領域(非拡
散領域)の基板面が露出したり、拡散マスクに穴を生じ
たりする。
拡散マスク上に形成すると、この電極が、拡散窓周辺に
おいて露出する非拡散領域の基板面と接触し或は穴を介
して非拡散領域の基板面と接触して、基板にリーク電流
が流れるという問題を生ずる。
解決し、HF系エッチャントに対する耐食性に優れた拡
散マスクと、それを用いたpn接合素子の製造方法とを
提供することにある。
明のpn接合素子の製造方法によれば、化合物半導体の
上面に、AlN膜を拡散マスクとして形成する拡散マス
ク形成工程と、拡散マスク上に、この拡散マスクに対し
てHF系エッチャントのエッチング選択比の大きな拡散
源膜を形成する拡散源膜形成工程と、固相拡散法により
化合物半導体に不純物を拡散させる不純物拡散工程と、
不純物拡散工程の後、拡散源膜をHF系エッチャントを
用いてエッチングするエッチング工程とを含んで成るこ
とを特徴とする。
HF系エッチャントを用いたエッチングを行なっても、
拡散マスクは実質的にエッチングされない。
明する。尚、図面は発明が理解できる程度に概略的に示
してあるにすぎず、従って発明を図示例に限定するもの
ではない。
る。これら図にあっては、pn接合素子アレイを構成す
るpn接合素子一素子分の製造工程を断面図で段階的に
示してある。
1記載の拡散マスクを形成する工程a)拡散マスクはA
lN膜であって、第一導電型の化合物半導体に不純物を
選択的に拡散させるためのものである。
導体基板ここでは発光素子として機能させるpn接合素
子の製造に良く用いられるn−GaAs1-X PX 基板と
する。例えばX=0.2である。そしてスパッタ法によ
り、化合物半導体10の一方の主面10a上に、主面1
0a全面にわたってマスク形成用のAlN膜12を堆積
させる(図1(A))。スパッタガスをAr及びN2 の
混合ガスもしくはN2ガスとし、ターゲットをAlター
ゲットとした反応性スパッタ法により、c軸配向のAl
N膜12を堆積させれば良い。反応性スパッタ法には、
d.c.スパッタ及びr.f.スパッタのいずれを用い
ても良い。
り、拡散予定領域14のAlN膜12を部分的にエッチ
ング除去して、拡散予定領域14の主面10aを露出す
る拡散窓16を形成する。これにより拡散マスク18の
形成が終了し、拡散マスク18として、拡散窓16を備
えるAlN膜12が得られる(図1(B))。熱りん酸
をエッチャントに用いたウエットエッチングにより、A
lN膜12をエッチングすれば良い。
程b)次にこの実施例では、拡散マスク18上に順次
に、拡散源膜20及びアニールキャップ膜22を形成
し、これら膜20及び22により拡散予定領域14を覆
う(図1(C))。これら膜20及び22を、主面10
a全面にわたって形成する。
イド(doped oxide )膜例えばZnO及び
SiO2 の混合膜(以下、ZnO/SiO2 混合膜)と
する。拡散源膜20は化合物半導体10に拡散させる不
純物例えばZnを含む膜であれば良く、このような拡散
源膜20であれば拡散源膜20の形成材料の種類は問わ
ない。ZnO/SiO2 混合膜のほか例えばZnO膜
を、拡散源膜20とすることもできる。
とする。アニールキャップ膜22は化合物半導体10に
拡散させる不純物例えばZnを透過或は拡散しにくい膜
であれば良い。不純物が透過しにくければ、不純物拡散
のための加熱処理において、化合物半導体10に拡散さ
せた不純物が雰囲気中へ逃散するのを防止でき、従って
高濃度の不純物拡散領域を形成することができる。
ばアニールキャップ膜22の形成材料の種類は問わな
い。例えばAlN膜、SiN膜或はそのほかの窒化膜を
アニールキャップ膜22とし、SiO2 膜、Al2 O3
膜或はそのほかの酸化膜をアニールキャップ膜22とし
たりすることができる。
は不純物を透過或は拡散しにくい膜であることに加え、
化合物半導体10の構成元素ここではGa、As及びP
をも透過しにくい膜であるのが良い。化合物半導体10
の構成元素が透過しにくければ、不純物拡散のための熱
処理において、化合物半導体10の構成元素が雰囲気中
へ逃散するのを防止でき、従って化合物半導体10の欠
陥を生じにくくすることができる。AlN膜は、不純物
と化合物半導体10の構成元素とを透過しにくい膜であ
り、従ってAlN膜はアニールキャップ膜22に非常に
適した膜である。
22の形成材料を任意好適に選択することにより、成膜
室内で真空を保持したまま連続的に、拡散源膜20及び
アニールキャップ膜22を成膜することができる。例え
ば、拡散源膜20としてZnO/SiO2 混合膜及びア
ニールキャップ膜22としてSiO2 膜を連続成膜する
場合には、ZnO及びSiO2 の混合物から成るターゲ
ット(ZnO/SiO2 混合ターゲット)及びSiO2
ターゲットを成膜室内に設置する。そしてスパッタガス
としてAr及びO2 の混合ガスを成膜室内に導入し、Z
nO/SiO2混合ターゲットのシャッターは開きSi
O2 ターゲットのシャッターを閉じた状態で、スパッタ
法によりZnO/SiO2 混合膜を成膜する。次いで両
シャッターを閉じてArガスをスパッタガスとして成膜
室内に導入し、然る後、SiO2ターゲットのシャッタ
ーを開いて、スパッタ法によりSiO2 膜を成膜すれば
良い。また拡散源膜20としてZnO/SiO2 混合膜
及びアニールキャップ膜22としてAlN膜を連続成膜
する場合には、AlN膜の成膜に用いるターゲットをA
lターゲット及びスパッタガスをAr及びN2 の混合ガ
スとし、そのほかは前述と同様にして、ZnO/SiO
2 混合膜及びAlN膜を連続成膜すれば良い。
b(主面10aとは反対側の主面10b)上に、他のア
ニールキャップ膜24を形成する(図2(A))。
N膜とする。アニールキャップ膜24は不純物拡散のた
めの加熱処理において化合物半導体10の構成元素が雰
囲気中に逃散するのを防止するための膜であるから、化
合物半導体10の構成元素を透過しにくい膜であれば良
い。このようなアニールキャップ膜24であれば、アニ
ールキャップ膜24の形成材料をAlN以外としても良
い。尚、アニールキャップ膜24は必ずしも形成しなく
ても良い。例えば後述する第一電極30の形成に当り、
他方の主面10bを研磨した後、この主面10b上に第
一電極30を形成する場合には、アニールキャップ膜2
4は必ずしも形成する必要はない。
物を拡散させる工程c)次にこの実施例では、アニール
を行なって、拡散源膜20が含む不純物を化合物半導体
10に拡散させる。不純物は、拡散マスク18の窓16
を介して、拡散予定領域14の化合物半導体10中へ選
択的に拡散してゆき、従って拡散予定領域14に、第二
導電型の不純物拡散領域26を形成できる(図2
(B))。ここではZnを拡散させてp型の不純物拡散
領域26を形成する。アニール温度及びアニール時間を
制御することにより、不純物拡散領域26の深さを制御
する。
エッチャントを用いてエッチング除去する工程d)次に
この実施例では、熱りん酸をエッチャントに用いたウエ
ットエッチングにより、AlNアニールキャップ膜2
2、24を主面10a全面にわたってエッチング除去
し、然る後、HF系エッチャントを用いたウエットエッ
チングにより、拡散源膜20を主面10a全面にわたっ
てエッチング除去する(図2(C))。
エッチャントであって、例えばHF或はバッファードH
Fを、HF系エッチャントとして用いることができる。
拡散マスク18はHF系エッチャントに対し耐食性を有
するので、HF系エッチャントでエッチングできる組成
の拡散源膜20を用いることにより、拡散マスク18を
実質的にエッチングせずに、拡散源膜20を選択的にエ
ッチング除去できる。このような選択エッチングを行な
うための拡散源膜20として、不純物を含む酸化物(ド
ープトオキサイドとも称す)例えば不純物を含むSiO
2 が適している。
に用いるエッチャントは、アニールキャップ膜22の組
成に応じて任意好適に変更できる。HF系エッチャント
を用いてエッチングできる組成の膜例えばSiN膜を、
アニールキャップ膜22、24として用いれば、拡散源
膜20に加えてアニールキャップ膜22、24も、HF
系エッチャントでエッチング除去でき、工程の簡略化を
図れる。
型の不純物拡散領域と電気接続する第一及び第二電極を
形成する工程e)次にこの実施例では、第二電極28こ
こではAl電極を拡散マスク18上に形成する。第二電
極28を、拡散窓16を介して不純物拡散領域26と接
触させる。然る後、シンターを行なって、第二電極28
と不純物拡散領域26との間にオーミック接続を形成す
る。
は反対側の主面10bを研磨する。次いで主面10b上
に、第一電極30ここではAu合金電極を形成する。第
一電極30を、化合物半導体10の主面10bと接触さ
せる。然る後、シンターを行なって、第一電極30と化
合物半導体10との間にオーミック接続を形成し、発光
素子として機能し図3に示す構造を有するpn接合素子
32を完成する。
系エッチャントを用いてエッチング除去しても、拡散マ
スク18は耐食性を有するので拡散窓16が拡大するの
を防止できると共に拡散マスク18に新たな穴が生じる
のを防止できる。従って拡散窓16が拡大したり拡散マ
スク18に新たな穴が生じたりすることに起因して、不
純物を拡散していない領域(非拡散領域)の化合物半導
体10が露出するといった、問題を除去できる。これが
ため拡散マスク18上に形成した第二電極28と非拡散
領域の化合物半導体10とがショートするのを防止で
き、従ってリーク電流が発生しにくくなる。或は、ショ
ート及びリーク電流の発生を防止するための新たな層間
絶縁膜を、拡散マスク18上に形成する必要もなくな
る。
るものではなく、従って各構成成分の形状、寸法、配設
位置、形成材料、組成及び導電型を、発明の趣旨の範囲
内で任意好適に変更できる。
を形成するための不純物をZn以外の不純物とすること
もできる。また第一導電型をn型及び第二導電型をp型
とするほか、第一導電型をp型及び第二導電型をn型と
しても良い。導電型に応じて第二導電型の不純物拡散領
域26に拡散させる不純物の種類を選択すれば良い。
0.2 としたが、GaAs1-X PX の組成Xを任意好適に
変更できる。さらには化合物半導体10をGaAsP以
外の種類の半導体材料とすることもできる。
N膜を拡散マスク18として成膜したが、c軸以外の結
晶軸方向に配向しているAlN膜を拡散マスク18とし
て成膜しても良い。
の発明によれば、拡散マスクをAlN膜とするので、不
純物の拡散終了後の後工程において、HF系エッチャン
トを用いたエッチングを行なっても、拡散マスクは実質
的にエッチングされない。
マスクを機能させる場合に、拡散マスクの拡散窓がエッ
チングにより広がるのを防止できかつ拡散マスクにエッ
チングにより穴が生じるのを防止できる。これがため、
不純物拡散領域と電気接続する電極を拡散マスク上に形
成しても、不純物を拡散していない領域の化合物半導体
とこの電極とが接触するのを防止でき、従って化合物半
導体にリーク電流が流れるのを防止できる。
程図である。
程図である。
Claims (2)
- 【請求項1】 化合物半導体の上面に、AlN膜を拡散
マスクとして形成する拡散マスク形成工程と、 前記拡散マスク上に、該拡散マスクに対してHF系エッ
チャントのエッチング選択比の大きな拡散源膜を形成す
る拡散源膜形成工程と、 固相拡散法により前記化合物半導体に不純物を拡散させ
る不純物拡散工程と、 前記不純物拡散工程の後、前記拡散源膜を前記HF系エ
ッチャントを用いてエッチングするエッチング工程とを
含んで成ることを特徴とするpn接合素子の製造方法。 - 【請求項2】 請求項1に記載のpn接合素子の製造方
法において、 前記拡散源膜形成工程は、前記拡散源膜を前記化合物半
導体の全面を覆うように形成した後、前記拡散源膜の上
面にAlN膜をアニールキャップ膜として形成し、 前記エッチング工程は、前記アニールキャップ膜を全面
エッチングした後、前記拡散源膜を前記HF系エッチャ
ントを用いて全面エッチングすることを特徴とするpn
接合素子の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP613995A JP3157690B2 (ja) | 1995-01-19 | 1995-01-19 | pn接合素子の製造方法 |
DE69525922T DE69525922T2 (de) | 1995-01-19 | 1995-12-13 | Herstellung eines elektrischen Bauteils |
EP95309079A EP0723285B1 (en) | 1995-01-19 | 1995-12-13 | Fabrication of an electrical element |
KR1019960000117A KR100417988B1 (ko) | 1995-01-19 | 1996-01-05 | 확산마스크를이용한pn접합소자의제조방법 |
US08/588,890 US5700714A (en) | 1995-01-19 | 1996-01-19 | Diffusion mask and fabrication method for forming pn-junction elements in a compound semiconductor substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP613995A JP3157690B2 (ja) | 1995-01-19 | 1995-01-19 | pn接合素子の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08195506A JPH08195506A (ja) | 1996-07-30 |
JP3157690B2 true JP3157690B2 (ja) | 2001-04-16 |
Family
ID=11630184
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP613995A Expired - Fee Related JP3157690B2 (ja) | 1995-01-19 | 1995-01-19 | pn接合素子の製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5700714A (ja) |
EP (1) | EP0723285B1 (ja) |
JP (1) | JP3157690B2 (ja) |
KR (1) | KR100417988B1 (ja) |
DE (1) | DE69525922T2 (ja) |
Families Citing this family (40)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5821567A (en) * | 1995-12-13 | 1998-10-13 | Oki Electric Industry Co., Ltd. | High-resolution light-sensing and light-emitting diode array |
US5955747A (en) * | 1996-07-25 | 1999-09-21 | Oki Electric Industry Co., Ltd. | High-density light-emitting-diode array utilizing a plurality of isolation channels |
JP3268731B2 (ja) * | 1996-10-09 | 2002-03-25 | 沖電気工業株式会社 | 光電変換素子 |
JPH10290025A (ja) * | 1997-04-15 | 1998-10-27 | Oki Electric Ind Co Ltd | Ledアレイ |
JP3181262B2 (ja) * | 1998-06-04 | 2001-07-03 | スタンレー電気株式会社 | 平面実装型led素子およびその製造方法 |
JP2000332248A (ja) * | 1999-05-14 | 2000-11-30 | Internatl Business Mach Corp <Ibm> | 薄膜トランジスタおよびその製造方法 |
JP4221818B2 (ja) * | 1999-05-28 | 2009-02-12 | 沖電気工業株式会社 | 光半導体素子の製造方法 |
DE10041689A1 (de) * | 2000-08-24 | 2002-03-14 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung von dotiertem Halbleitermaterial |
US7001057B2 (en) * | 2001-05-23 | 2006-02-21 | Ivoclar Vivadent A.G. | Lighting apparatus for guiding light onto a light polymerizable piece to effect hardening thereof |
US7030428B2 (en) * | 2001-12-03 | 2006-04-18 | Cree, Inc. | Strain balanced nitride heterojunction transistors |
US6982204B2 (en) * | 2002-07-16 | 2006-01-03 | Cree, Inc. | Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses |
US7045404B2 (en) * | 2004-01-16 | 2006-05-16 | Cree, Inc. | Nitride-based transistors with a protective layer and a low-damage recess and methods of fabrication thereof |
US7901994B2 (en) * | 2004-01-16 | 2011-03-08 | Cree, Inc. | Methods of manufacturing group III nitride semiconductor devices with silicon nitride layers |
US7612390B2 (en) | 2004-02-05 | 2009-11-03 | Cree, Inc. | Heterojunction transistors including energy barriers |
US7170111B2 (en) * | 2004-02-05 | 2007-01-30 | Cree, Inc. | Nitride heterojunction transistors having charge-transfer induced energy barriers and methods of fabricating the same |
US7439609B2 (en) * | 2004-03-29 | 2008-10-21 | Cree, Inc. | Doping of gallium nitride by solid source diffusion and resulting gallium nitride structures |
US7432142B2 (en) * | 2004-05-20 | 2008-10-07 | Cree, Inc. | Methods of fabricating nitride-based transistors having regrown ohmic contact regions |
US7084441B2 (en) | 2004-05-20 | 2006-08-01 | Cree, Inc. | Semiconductor devices having a hybrid channel layer, current aperture transistors and methods of fabricating same |
DE102004026231B4 (de) | 2004-05-28 | 2019-01-31 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines Bereichs mit reduzierter elektrischer Leitfähigkeit innerhalb einer Halbleiterschicht und optoelektronisches Halbleiterbauelement |
US7238560B2 (en) * | 2004-07-23 | 2007-07-03 | Cree, Inc. | Methods of fabricating nitride-based transistors with a cap layer and a recessed gate |
US20060017064A1 (en) * | 2004-07-26 | 2006-01-26 | Saxler Adam W | Nitride-based transistors having laterally grown active region and methods of fabricating same |
US7709859B2 (en) * | 2004-11-23 | 2010-05-04 | Cree, Inc. | Cap layers including aluminum nitride for nitride-based transistors |
US7456443B2 (en) * | 2004-11-23 | 2008-11-25 | Cree, Inc. | Transistors having buried n-type and p-type regions beneath the source region |
US7355215B2 (en) * | 2004-12-06 | 2008-04-08 | Cree, Inc. | Field effect transistors (FETs) having multi-watt output power at millimeter-wave frequencies |
US7161194B2 (en) * | 2004-12-06 | 2007-01-09 | Cree, Inc. | High power density and/or linearity transistors |
US7465967B2 (en) | 2005-03-15 | 2008-12-16 | Cree, Inc. | Group III nitride field effect transistors (FETS) capable of withstanding high temperature reverse bias test conditions |
US8575651B2 (en) | 2005-04-11 | 2013-11-05 | Cree, Inc. | Devices having thick semi-insulating epitaxial gallium nitride layer |
US7626217B2 (en) * | 2005-04-11 | 2009-12-01 | Cree, Inc. | Composite substrates of conductive and insulating or semi-insulating group III-nitrides for group III-nitride devices |
US7615774B2 (en) * | 2005-04-29 | 2009-11-10 | Cree.Inc. | Aluminum free group III-nitride based high electron mobility transistors |
US7544963B2 (en) * | 2005-04-29 | 2009-06-09 | Cree, Inc. | Binary group III-nitride based high electron mobility transistors |
US9331192B2 (en) | 2005-06-29 | 2016-05-03 | Cree, Inc. | Low dislocation density group III nitride layers on silicon carbide substrates and methods of making the same |
US20070018198A1 (en) * | 2005-07-20 | 2007-01-25 | Brandes George R | High electron mobility electronic device structures comprising native substrates and methods for making the same |
US7592211B2 (en) | 2006-01-17 | 2009-09-22 | Cree, Inc. | Methods of fabricating transistors including supported gate electrodes |
US7709269B2 (en) | 2006-01-17 | 2010-05-04 | Cree, Inc. | Methods of fabricating transistors including dielectrically-supported gate electrodes |
DE102007020888A1 (de) * | 2007-05-04 | 2008-11-06 | Micro Systems Engineering Gmbh & Co. Kg | Keramisches Substratmaterial, Verfahren zur Herstellung und Verwendung desselben sowie Antenne oder Antennenarray |
US8030188B2 (en) * | 2008-12-05 | 2011-10-04 | Electronics And Telecommunications Research Institute | Methods of forming a compound semiconductor device including a diffusion region |
US8969912B2 (en) | 2011-08-04 | 2015-03-03 | Avogy, Inc. | Method and system for a GaN vertical JFET utilizing a regrown channel |
JP6477396B2 (ja) * | 2015-09-30 | 2019-03-06 | 豊田合成株式会社 | 窒化物半導体装置の製造方法 |
US20190013203A1 (en) * | 2017-07-07 | 2019-01-10 | Raghav SREENIVASAN | Low-Temperature Dopant Activation Process Using a Cap Layer, and MOS Devices Including the Cap Layer |
CN113053736B (zh) * | 2021-03-11 | 2024-05-03 | 捷捷半导体有限公司 | 一种半导体器件制作方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3907616A (en) * | 1972-11-15 | 1975-09-23 | Texas Instruments Inc | Method of forming doped dielectric layers utilizing reactive plasma deposition |
US3909119A (en) * | 1974-02-06 | 1975-09-30 | Westinghouse Electric Corp | Guarded planar PN junction semiconductor device |
US4058413A (en) * | 1976-05-13 | 1977-11-15 | The United States Of America As Represented By The Secretary Of The Air Force | Ion implantation method for the fabrication of gallium arsenide semiconductor devices utilizing an aluminum nitride protective capping layer |
US4149307A (en) * | 1977-12-28 | 1979-04-17 | Hughes Aircraft Company | Process for fabricating insulated-gate field-effect transistors with self-aligned contacts |
JPS54145486A (en) * | 1978-05-08 | 1979-11-13 | Handotai Kenkyu Shinkokai | Gaas semiconductor device |
JPS5999717A (ja) * | 1982-11-29 | 1984-06-08 | Fujitsu Ltd | 半導体装置の製造方法 |
JPS6216573A (ja) * | 1985-07-15 | 1987-01-24 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JPS6298721A (ja) * | 1985-10-25 | 1987-05-08 | Furukawa Electric Co Ltd:The | 3−V族化合物半導体へのZn固相拡散方法 |
JPS62139320A (ja) * | 1985-12-13 | 1987-06-23 | Furukawa Electric Co Ltd:The | 化合物半導体への選択固相拡散方法 |
US5523590A (en) * | 1993-10-20 | 1996-06-04 | Oki Electric Industry Co., Ltd. | LED array with insulating films |
JP2857305B2 (ja) * | 1993-10-20 | 1999-02-17 | 沖電気工業株式会社 | Ledアレイおよびその製造方法 |
JP3241929B2 (ja) * | 1994-05-27 | 2001-12-25 | 沖電気工業株式会社 | 受発光ダイオード |
-
1995
- 1995-01-19 JP JP613995A patent/JP3157690B2/ja not_active Expired - Fee Related
- 1995-12-13 DE DE69525922T patent/DE69525922T2/de not_active Expired - Lifetime
- 1995-12-13 EP EP95309079A patent/EP0723285B1/en not_active Expired - Lifetime
-
1996
- 1996-01-05 KR KR1019960000117A patent/KR100417988B1/ko not_active IP Right Cessation
- 1996-01-19 US US08/588,890 patent/US5700714A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP0723285A2 (en) | 1996-07-24 |
KR960030451A (ko) | 1996-08-17 |
KR100417988B1 (ko) | 2004-05-20 |
EP0723285A3 (en) | 1997-04-02 |
DE69525922D1 (de) | 2002-04-25 |
US5700714A (en) | 1997-12-23 |
DE69525922T2 (de) | 2002-11-07 |
JPH08195506A (ja) | 1996-07-30 |
EP0723285B1 (en) | 2002-03-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3157690B2 (ja) | pn接合素子の製造方法 | |
US5272108A (en) | Method of manufacturing gallium nitride semiconductor light-emitting device | |
US5753943A (en) | Insulated gate type field effect transistor and method of manufacturing the same | |
JPH0621099A (ja) | GaAs MESFETの製造方法 | |
US3431636A (en) | Method of making diffused semiconductor devices | |
JP3563141B2 (ja) | Znの固相拡散方法およびLEDの製造方法 | |
KR100223736B1 (ko) | 반도체 소자 제조 방법 | |
JP3563142B2 (ja) | pn接合素子の製造方法 | |
JPS6161479A (ja) | 発光素子の製造方法 | |
KR20010030152A (ko) | 반도체장치의 제조방법 | |
KR100702118B1 (ko) | 반도체 소자의 제조방법 | |
JP3219969B2 (ja) | 発光ダイオードの製造方法 | |
JP5156945B2 (ja) | 半導体素子製造方法 | |
JP3222344B2 (ja) | 発光ダイオードアレイの製造方法 | |
JPH07169709A (ja) | 半導体装置の製造方法 | |
JPH0730103A (ja) | 半導体装置の製造方法 | |
KR100218536B1 (ko) | 바이폴라트랜지스터의제조방법 | |
JPH05109736A (ja) | 半導体装置の製造方法 | |
JPH07235731A (ja) | 化合物半導体装置の製造方法 | |
JPH0770497B2 (ja) | 半導体装置の製造方法 | |
JPS61194827A (ja) | 拡散保護膜形成方法 | |
JP2002252343A (ja) | 半導体デバイス及びその製造方法 | |
JPS61168270A (ja) | 半導体装置の製造方法 | |
JPS61170024A (ja) | 半導体装置の製造方法 | |
JPH0883917A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010130 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090209 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090209 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100209 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110209 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110209 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120209 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130209 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140209 Year of fee payment: 13 |
|
LAPS | Cancellation because of no payment of annual fees |