JP3986887B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3986887B2 JP3986887B2 JP2002142410A JP2002142410A JP3986887B2 JP 3986887 B2 JP3986887 B2 JP 3986887B2 JP 2002142410 A JP2002142410 A JP 2002142410A JP 2002142410 A JP2002142410 A JP 2002142410A JP 3986887 B2 JP3986887 B2 JP 3986887B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- oxide
- electrode
- metal
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 98
- 229910044991 metal oxide Inorganic materials 0.000 claims description 92
- 150000004706 metal oxides Chemical class 0.000 claims description 92
- 229910052751 metal Inorganic materials 0.000 claims description 74
- 239000002184 metal Substances 0.000 claims description 74
- 150000004767 nitrides Chemical class 0.000 claims description 57
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 21
- 230000001590 oxidative effect Effects 0.000 claims description 19
- 229910003437 indium oxide Inorganic materials 0.000 claims description 12
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical group [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 claims description 12
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 10
- HTXDPTMKBJXEOW-UHFFFAOYSA-N dioxoiridium Chemical group O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 claims description 10
- 229910000457 iridium oxide Inorganic materials 0.000 claims description 10
- 229910052697 platinum Inorganic materials 0.000 claims description 10
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 8
- 229910000510 noble metal Inorganic materials 0.000 claims description 8
- SJLOMQIUPFZJAN-UHFFFAOYSA-N oxorhodium Chemical compound [Rh]=O SJLOMQIUPFZJAN-UHFFFAOYSA-N 0.000 claims description 6
- 239000010948 rhodium Substances 0.000 claims description 6
- 229910003450 rhodium oxide Inorganic materials 0.000 claims description 6
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 5
- 229910052707 ruthenium Inorganic materials 0.000 claims description 5
- 229910000846 In alloy Inorganic materials 0.000 claims description 4
- 229910001128 Sn alloy Inorganic materials 0.000 claims description 4
- 229910052741 iridium Inorganic materials 0.000 claims description 4
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 claims description 4
- 229910052763 palladium Inorganic materials 0.000 claims description 4
- 229910052703 rhodium Inorganic materials 0.000 claims description 4
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 claims description 4
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 claims description 3
- 229910001887 tin oxide Inorganic materials 0.000 claims description 3
- 229910001925 ruthenium oxide Inorganic materials 0.000 claims description 2
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 claims description 2
- 239000010408 film Substances 0.000 description 134
- 229910002601 GaN Inorganic materials 0.000 description 49
- 230000003647 oxidation Effects 0.000 description 43
- 238000007254 oxidation reaction Methods 0.000 description 43
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 39
- 239000000758 substrate Substances 0.000 description 28
- 238000000034 method Methods 0.000 description 26
- 239000000463 material Substances 0.000 description 19
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 15
- 239000003963 antioxidant agent Substances 0.000 description 15
- 230000003078 antioxidant effect Effects 0.000 description 15
- 238000004519 manufacturing process Methods 0.000 description 14
- 230000007547 defect Effects 0.000 description 11
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 10
- 229910052782 aluminium Inorganic materials 0.000 description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 9
- 229910052738 indium Inorganic materials 0.000 description 9
- 239000001301 oxygen Substances 0.000 description 9
- 229910052760 oxygen Inorganic materials 0.000 description 9
- 239000013078 crystal Substances 0.000 description 8
- 239000007772 electrode material Substances 0.000 description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 7
- 229910001195 gallium oxide Inorganic materials 0.000 description 7
- 239000010931 gold Substances 0.000 description 7
- 229910052718 tin Inorganic materials 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 6
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 6
- 238000009413 insulation Methods 0.000 description 6
- 238000002955 isolation Methods 0.000 description 6
- 238000001459 lithography Methods 0.000 description 6
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 6
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical group [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 5
- 229910010271 silicon carbide Inorganic materials 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 239000008186 active pharmaceutical agent Substances 0.000 description 4
- AUCDRFABNLOFRE-UHFFFAOYSA-N alumane;indium Chemical compound [AlH3].[In] AUCDRFABNLOFRE-UHFFFAOYSA-N 0.000 description 4
- 125000004429 atom Chemical group 0.000 description 4
- 239000000470 constituent Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 238000006479 redox reaction Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 229910052733 gallium Inorganic materials 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 2
- 230000003064 anti-oxidating effect Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 125000005842 heteroatom Chemical group 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 238000006722 reduction reaction Methods 0.000 description 2
- 238000000638 solvent extraction Methods 0.000 description 2
- 230000005533 two-dimensional electron gas Effects 0.000 description 2
- UOEHQMCXBPRFEY-UHFFFAOYSA-N O=[Rh](=O)=O Chemical compound O=[Rh](=O)=O UOEHQMCXBPRFEY-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- -1 are increased Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000003795 desorption Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- XBBXDTCPEWHXKL-UHFFFAOYSA-N rhodium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[Rh+3].[Rh+3] XBBXDTCPEWHXKL-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、能動層に窒化物半導体を用い且つ絶縁ゲートを有する半導体装置に関する。
【０００２】
【従来の技術】
図１０は、従来の半導体装置、具体的には、能動層に III族窒化物半導体を用いたＭＯＳ型電界効果トランジスタ（ＭＯＳＦＥＴ）の断面構成を示している。
【０００３】
図１０に示すように、サファイアからなる基板１上に、窒化アルミニウム（ＡｌＮ）からなるバッファ層２、窒化ガリウム（ＧａＮ）からなるチャネル層３、及びｎ型の窒化アルミニウムガリウム（ＡｌＧａＮ）からなるキャリア供給層４が順次形成されている。また、バッファ層２、チャネル層３及びキャリア供給層４が形成された基板１上には素子分離絶縁膜５が形成されており、それによってトランジスタ領域が区画されている。トランジスタ領域のキャリア供給層４の上には、窒化物半導体が酸化されてなる絶縁性酸化物層６が形成されていると共に、絶縁性酸化物層６の上に金属ゲート電極７が形成されている。また、キャリア供給層４上における金属ゲート電極７の両側には、キャリア供給層４とオーミック接触するソース・ドレイン電極８が形成されている。
【０００４】
ここで、チャネル層３の上部におけるキャリア供給層４とのヘテロ界面の近傍には、ポテンシャル井戸からなり且つ電子移動度が極めて大きい２次元電子ガス層が形成される。これにより、図１０に示すＭＯＳＦＥＴは、高速トランジスタ特性を有する高電子移動度トランジスタ（ＨＥＭＴ）となる。
【０００５】
【発明が解決しようとする課題】
しかしながら、前述の従来のＭＯＳＦＥＴにおいては、窒化物半導体自体を酸化することにより形成された絶縁性酸化物層６上に金属膜を直接堆積して金属ゲート電極７を形成しているため、次のような問題が生じる。すなわち、金属ゲート電極７と絶縁性酸化物層６との間で酸化還元反応が起きるため、金属ゲート電極７が酸化されると共に絶縁性酸化物層６つまりゲート絶縁膜が還元される。その結果、ゲート絶縁膜中に酸素空孔（酸素の脱離によって生じた空孔）が発生するので、電極・絶縁膜界面の電気的特性が不安定になると共にゲートリーク電流が増大するという問題が起きる。
【０００６】
前記に鑑み、本発明は、窒化物半導体が酸化されてなるゲート絶縁膜を有する半導体装置において、電極・絶縁膜界面の電気的特性を安定化させると共にゲートリーク電流の発生を防止することを目的とする。
【０００７】
【課題を解決するための手段】
前記の目的を達成するために、本発明に係る半導体装置は、窒化物半導体が酸化されてなる絶縁性酸化物層と、絶縁性酸化物層の上に形成されており、導電性金属酸化物よりなる電極とを備えている。
【０００８】
本発明の半導体装置によると、窒化物半導体自体を酸化することにより形成された絶縁性酸化物層をゲート絶縁膜として用いた絶縁ゲート構造において、ゲート電極を導電性金属酸化物により構成する。すなわち、ゲート電極中の金属は既に酸化物となっているため、ゲート絶縁膜を構成する金属酸化物（Ｇａ酸化物又はＡｌ酸化物等）が電極材料によって還元されることを防止できる。その結果、ゲート絶縁膜となる絶縁性酸化物層、つまりゲート絶縁酸化膜上に金属膜を直接堆積する場合に生じるようなゲート絶縁膜内の欠陥、例えば酸素空孔等が生じることがない。従って、このような欠陥に起因するリーク電流の発生を防止できると共に、電極・絶縁膜界面の電気的特性を安定化させることができ、それによりゲート絶縁膜の信頼性を向上させることができる。
【０００９】
本発明の半導体装置において、導電性金属酸化物は、インジウム酸化物、インジウムと錫との合金の酸化物、又はロジウム酸化物のいずれかであることが好ましい。すなわち、これらの各金属酸化物は導電性であるため、電極材料として使用可能であると共に、金属酸化物に含有されている金属は既に酸化されているため、ゲート電極の形成時にゲート絶縁酸化膜を還元することがない。さらに、これらの金属酸化物内の金属の酸化状態（酸化数）は、ゲート絶縁酸化膜内の金属（Ａｌ、Ｇａ又はＩｎ等）と同じであるため、これらの金属酸化物における結晶の単位セル構造もゲート絶縁酸化膜と同じである。従って、これらの金属酸化物よりなるゲート電極つまり金属酸化物電極とゲート絶縁酸化膜との化学的親和性及び構造的親和性が高くなるため、ゲート絶縁膜におけるゲート電極との界面近傍に酸素空孔又は格子間金属原子等が発生しないので、化学的に安定であり、信頼性が高く、且つ、リーク電流の低いゲート構造を実現できる。
【００１０】
本発明の半導体装置において、導電性金属酸化物は、イリジウム酸化物、ルテニウム酸化物、又は錫酸化物のいずれかであることが好ましい。すなわち、これらの各金属酸化物は導電性であるため、電極材料として使用可能であると共に、金属酸化物に含有されている金属は既に酸化されているため、ゲート電極の形成時にゲート絶縁酸化膜を還元することがない。尚、これらの金属酸化物内の金属の酸化状態（酸化数）は、ゲート絶縁酸化膜内の金属（Ａｌ、Ｇａ又はＩｎ等）と異なっていると共に、これらの金属酸化物における結晶の単位セル構造もゲート絶縁酸化膜と異なる。しかしながら、これらの金属酸化物よりなるゲート電極は、耐酸化性に優れていると共に、ゲート絶縁膜におけるゲート電極との界面近傍に発生しうる格子間金属原子に対する拡散障壁として作用する。そのため、仮にゲート絶縁酸化膜内で還元反応により格子間金属原子が生じた場合にも、該金属原子は拡散することなくゲート絶縁酸化膜内にとどまり、最終的に再酸化されるので、化学的に安定であり、信頼性が高く、且つ、リーク電流の低いゲート構造を実現できる。
【００１１】
本発明の半導体装置において、電極上に形成された金属層をさらに備えていてもよい。このとき、該金属層が、プラチナ、パラジウム、イリジウム、ルテニウム又はロジウム等の貴金属よりなると、次のような効果が得られる。すなわち、これらの貴金属は耐酸化性を有するため、金属層つまり金属電極の形成時に、金属電極と金属酸化物電極との間で酸化還元反応が起きることを防止できるので、両電極間に良好な界面が形成される。このため、金属酸化物電極が金属電極によって還元され、その結果、還元された金属酸化物電極がゲート絶縁酸化膜によって再び酸化されてしまう事態、つまり、ゲート絶縁酸化膜が金属酸化物電極によって還元されてしまう事態を回避できるので、リーク電流が小さく且つ信頼性の高い積層ゲート構造を実現できる。
【００１２】
尚、本発明の半導体装置において、第１の窒化物半導体層上に形成されており且つ第１の窒化物半導体層と比べて酸化速度の大きい第２の窒化物半導体層を酸化することによって絶縁性酸化物層を形成することが好ましい。このようにすると、第１の窒化物半導体層上に、第２の窒化物半導体層自体の酸化によって絶縁性酸化物層が形成されるため、絶縁性酸化物層つまりゲート絶縁膜の膜質が良好になると共に、絶縁性酸化物層とその下側の第１の窒化物半導体層との接触界面も極めて清浄になる。また、ゲート絶縁酸化膜となる第２の窒化物半導体層の酸化速度が、第２の窒化物半導体層の下側に形成されている第１の窒化物半導体層の酸化速度よりも大きいため、言い換えると、第１の窒化物半導体層の酸化速度が第２の窒化物半導体層よりも小さいため、第２の窒化物半導体層の酸化時に第１の窒化物半導体層が酸化されにくくなるので、絶縁性酸化物層を形成する際に第２の窒化物半導体層のみを選択的に酸化することが容易になる。
【００１３】
また、第１の窒化物半導体層はアルミニウム（Ａｌ）を含むことが好ましい。例えば、典型的な窒化物半導体材料である窒化ガリウム（ＧａＮ）にアルミニウムを添加した窒化アルミニウムガリウム（ＡｌＧａＮ）は、その酸化速度が窒化ガリウムよりも小さい。そこで、第１の窒化物半導体層の材料としてＡｌＧａＮを用いると共に第２の窒化物半導体層の材料としてＧａＮを用いた場合、絶縁性酸化物層の形成時に第１の窒化物半導体層が酸化されにくくなる。また、ＡｌＧａＮのエネルギーギャップがＧａＮよりも大きいため、第１の窒化物半導体層をポテンシャル障壁層として機能させることができる。
【００１４】
また、第１の窒化物半導体層の下側、つまり基板と第１の窒化物半導体層との間に、エネルギーギャップが第１の窒化物半導体層よりも小さい第３の窒化物半導体層をさらに備えていることが好ましい。このようにすると、第１の窒化物半導体層がキャリア供給層となると共に第３の窒化物半導体層がチャネル層となるので、高電流駆動能力を持つ高耐圧の高電子移動度トランジスタ（ＨＥＭＴ）を確実に実現できる。
【００１５】
また、第１の窒化物半導体層と絶縁性酸化物層（つまり第２の窒化物半導体層）との間に、酸化速度が第２の窒化物半導体層よりも小さい第４の窒化物半導体層をさらに備えていることことが好ましい。このようにすると、第２の窒化物半導体層を酸化して絶縁性酸化物層を形成する際に、第４の窒化物半導体層によって酸化が実質的に停止するため、言い換えると、第４の窒化物半導体層が酸化防止層として機能するため、ゲート絶縁膜となる絶縁性酸化物層の膜厚の制御が容易になる。この場合、第４の窒化物半導体層の材料として、例えば窒化アルミニウム等を用いてもよい。
【００１６】
【発明の実施の形態】
（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置及びその製造方法について図面を参照しながら説明する。
【００１７】
図１は、第１の実施形態に係る半導体装置、具体的には、能動層に III族窒化物半導体を用いた絶縁ゲート型の高電子移動度トランジスタ（ＨＥＭＴ）の断面構成を示している。
【００１８】
図１に示すように、例えば炭化ケイ素（ＳｉＣ）からなる基板１１上に、基板１１と該基板１１上に成長するエピタキシャル層との格子不整合を緩和するために、例えば窒化アルミニウム（ＡｌＮ）からなるバッファ層１２が形成されている。また、基板１１上にバッファ層１２を介して、例えば窒化ガリウム（ＧａＮ）からなるチャネル層１３、及び例えばｎ型の窒化アルミニウムガリウム（ＡｌＧａＮ）からなるキャリア供給層１４が順次形成されている。ここで、チャネル層１３の上部におけるキャリア供給層１４とのヘテロ界面の近傍には２次元電子ガス層が形成される。また、キャリア供給層１４はチャネル層１３にキャリア（電子）を供給する。
【００１９】
また、バッファ層１２、チャネル層１３及びキャリア供給層１４が形成された基板１１上に、バッファ層１２にまで達する素子分離絶縁膜１５が形成されており、それによってトランジスタ領域が区画されている。トランジスタ領域のキャリア供給層１４の上に、窒化物半導体が酸化されてなる絶縁性酸化物層１６が選択的に形成されている。具体的には、絶縁性酸化物層１６は、キャリア供給層１４上に成長した窒化物半導体層、例えば窒化ガリウム層を酸化することにより形成されている。すなわち、絶縁性酸化物層１６はガリウム酸化物（Ｇａ2Ｏ3）よりなる。
【００２０】
第１の実施形態の特徴として、絶縁性酸化物層１６の上に、例えば錫をドープしたインジウム酸化物よりなる金属酸化物電極１７が形成されている。これにより、絶縁性酸化物層１６における金属酸化物電極１７との界面近傍が還元されることを防止できるので、電極・絶縁膜界面の安定性を保つことができると共に、絶縁性酸化物層１６の絶縁性を良好に保つことができる。また、金属酸化物電極１７の上に、例えば下層の白金（Ｐｔ）層と上層の金（Ａｕ）層との積層体からなる金属電極１８が形成されている。第１の実施形態においては、金属酸化物電極１７と金属電極１８とからゲート電極が構成されている。さらに、キャリア供給層１４上におけるゲート電極のゲート長方向の両側に、キャリア供給層１４とオーミック接触する一対のソース・ドレイン電極１９が形成されている。ソース・ドレイン電極１９は、例えば下層のチタン（Ｔｉ）層と上層のアルミニウム（Ａｌ）層との積層体からなる。
【００２１】
このように、第１の実施形態に係る半導体装置（ＨＥＭＴ）によると、キャリア供給層１４上に成長した窒化物半導体層が酸化されてなる絶縁性酸化物層１６、つまりゲート絶縁膜の上に、錫をドープしたインジウム酸化物よりなる金属酸化物電極１７が形成されている。ここで、錫をドープしたインジウム酸化物は導電性であるため、電極材料として使用可能である。また、ゲート電極となる金属酸化物電極１７内の金属（Ｉｎ及びＳｎ）は既に酸化されているので、絶縁性酸化物層１６内の金属（Ｇａ）を還元することはない。さらに、金属酸化物電極１７の主成分であるインジウム酸化物（Ｉｎ2Ｏ3）におけるＩｎの酸化状態は、絶縁性酸化物層１６を構成するガリウム酸化物（Ｇａ2Ｏ3）におけるＧａの酸化状態と同じであると共に、インジウム酸化物の結晶の基本単位セル構造はガリウム酸化物の結晶の基本単位セル構造と同じである。従って、金属酸化物電極１７と絶縁性酸化物層１６との化学的親和性及び構造的親和性が高くなるため、金属酸化物電極１７の形成時に、絶縁性酸化物層１６における金属酸化物電極１７との界面近傍に酸素空孔等の欠陥が発生しにくくなる。その結果、該欠陥に起因するリーク電流が減少すると共に、電極・絶縁膜界面が化学的に安定し、それにより信頼性が高いゲート構造を実現できる。
【００２２】
図２は第１の実施形態に係るＨＥＭＴの電流電圧特性を示している。ここで、ゲート電圧値（ゲート・ソース間電圧値）ＶGSとして、順方向に（ゲート側が正電位になるように）０Ｖ、＋２Ｖ、＋４Ｖ、逆方向に（ゲート側が負電位になるように）ー２Ｖ、ー４Ｖ、ー６Ｖ、ー８Ｖ、ー１０Ｖ、ー１２Ｖを印加した。また、図２において、横軸にはドレイン電圧値（ソース・ドレイン間電圧値）ＶDSを示しており、縦軸には単位ゲート幅当たりのドレイン電流値（ソース・ドレイン間電流値）ＩDSを示している。前述のように、第１の実施形態に係るＨＥＭＴは、ゲート絶縁膜となる絶縁性酸化物層１６の絶縁特性が優れていると共に、金属酸化物電極１７と絶縁性酸化物層１６との界面における電気的特性及び化学的安定性が優れているため、図２に示すように、ドレイン耐圧は２００Ｖ以上にも達する。また、順方向に４Ｖ以上のゲート・ソース間電圧ＶGSを印加した場合にも、金属酸化物電極１７つまりゲート電極からのリーク電流は発生しておらず、良好な電流電圧特性が得られていることが分かる。
【００２３】
図３は、第１の実施形態に係るＨＥＭＴ（本発明のＨＥＭＴ）のゲートリーク電流と、図１０に示す従来のＭＯＳＦＥＴ（ゲート絶縁膜上に直接金属電極が形成されているＭＯＳＦＥＴ）のゲートリーク電流とを、ゲートサイズ等を同一条件に揃えて比較した結果を示している。図３において、横軸にはゲート電圧値（ゲート・ソース間電圧値）ＶGSを示しており、縦軸にはゲートリーク電流（任意単位）を示している。また、図３において、本発明のＨＥＭＴのゲートリーク電流を実線で示していると共に、従来のＭＯＳＦＥＴのゲートリーク電流を破線で示している。図３から明らかなように、第１の実施形態に係るＨＥＭＴにおいては、ゲートリーク電流が極めて低く抑制されている。
【００２４】
以下、第１の実施形態に係る半導体装置の製造方法について図面を参照しながら説明する。
【００２５】
図４（ａ）〜（ｃ）及び図５（ａ）、（ｂ）は、第１の実施形態に係る半導体装置の製造方法、具体的には、図１に示す、絶縁ゲート型のＨＥＭＴの製造方法の各工程を示す断面図である。
【００２６】
まず、図４（ａ）に示すように、有機金属ＣＶＤ（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition ）法を用いて、例えば炭化ケイ素からなる基板１１上に、例えば窒化アルミニウムからなる厚さ１００ｎｍ程度のバッファ層１２と、例えば窒化ガリウムからなる厚さ３μｍ（３０００ｎｍ）程度のチャネル層１３と、例えばシリコン（Ｓｉ）をドーパントとするｎ型の窒化アルミニウムガリウムからなる厚さ１５ｎｍ程度のキャリア供給層１４と、例えば窒化ガリウムからなる厚さ５０〜１００ｎｍ程度の絶縁膜形成層１６Ａとを順次成長させる。すなわち、基板１１上に、窒化物半導体よりなるエピタキシャル積層体を形成する。
【００２７】
次に、リソグラフィ法を用いて、トランジスタ領域をマスクする、シリコンよりなる保護膜（図示省略）を形成した後、酸化雰囲気中で基板１１に対して１〜２時間程度の熱酸化処理を行なうことにより、図４（ｂ）に示すように、エピタキシャル積層体が形成された基板１１上に素子分離絶縁膜１５を選択的に形成する。
【００２８】
次に、前述の保護膜を除去した後、酸化雰囲気中で基板１１に対して数分間程度の熱酸化処理を行なうことにより、図４（ｃ）に示すように、エピタキシャル積層体の上部にある絶縁膜形成層１６Ａから絶縁性酸化物層１６を形成する。
【００２９】
次に、例えばスパッタ法を用いて、絶縁性酸化物層１６の上に、錫をドープしたインジウム酸化物よりなる厚さ２０ｎｍ程度の導電性金属酸化物膜を堆積し、引き続いて、該導電性金属酸化物膜の上に、厚さ５０ｎｍ程度の白金層と厚さ２００ｎｍ程度の金層とから構成される積層金属膜を堆積する。その後、リソグラフィ法及びドライエッチング法を用いて、堆積された積層金属膜及び導電性金属酸化物膜、つまりゲート電極形成用導電膜をパターニングすることにより、図５（ａ）に示すように、絶縁性酸化物層１６の上に金属酸化物電極１７を形成すると共に金属酸化物電極１７の上に金属電極１８を形成する。ここで、金属酸化物電極１７と金属電極１８との積層構造からゲート電極が構成される。その後、絶縁性酸化物層１６におけるゲート電極のゲート長方向の両側に対して選択的にエッチングを行なうことにより、絶縁性酸化物層１６に一対の開口部を設けて該一対の開口部からキャリア供給層１４を露出させた後、キャリア供給層１４における該一対の開口部からの露出部分の上に、例えばスパッタ法を用いて、厚さ２０ｎｍ程度のチタン層と厚さ２００ｎｍ程度のアルミニウム層とからなる積層金属膜を堆積する。続いて、リソグラフィ法及びドライエッチング法を用いて、堆積された積層金属膜をパターニングすることにより、図５（ｂ）に示すように、キャリア供給層１４と接続する一対のソース・ドレイン電極１９を形成する。
【００３０】
このように、第１の実施形態に係るＨＥＭＴの製造方法においては、窒化ガリウムからなる絶縁膜形成層１６Ａを熱酸化することにより、基板１１上のエピタキシャル積層体の上面に絶縁性酸化物層１６を形成した後、絶縁性酸化物層１６つまりゲート絶縁膜の直上に、インジウムと錫との合金の酸化物よりなる金属酸化物電極１７を形成し、その後、金属酸化物電極１７の上に金属電極１８を形成する。
【００３１】
すなわち、第１の実施形態によると、窒化物半導体自体を酸化することにより形成された絶縁性酸化物層１６をゲート絶縁膜として用いていると共に、金属酸化物電極１７をゲート電極（正確にはその下層部分）として用いている。すなわち、金属酸化物電極１７中の金属は既に酸化物となっているため、ゲート絶縁膜となる絶縁性酸化物層１６を構成する金属酸化物（Ｇａ酸化物）が電極材料によって還元されることを防止できる。その結果、絶縁性酸化物層１６つまりゲート絶縁膜上に金属膜を直接堆積する場合に生じるようなゲート絶縁膜内の欠陥、例えば酸素空孔等が生じることがない。従って、このような欠陥に起因するリーク電流の発生を防止できると共に、電極・絶縁膜界面の電気的特性を安定化させることができ、それによりゲート絶縁膜の信頼性を向上させることができる。
【００３２】
尚、第１の実施形態において、金属酸化物電極１７におけるインジウムと錫との組成比を調整することによって、金属酸化物電極１７つまりゲート電極の導電率を所望値に設定することができる。
【００３３】
また、第１の実施形態において、金属酸化物電極１７の構成材料として、錫をドープしたインジウム酸化物を用いたが、これに代えて、インジウム酸化物、インジウムと錫との合金の酸化物、又はロジウム酸化物等を用いても同様の効果が得られる。例えばロジウム酸化物の主成分である三酸化二ロジウム（Ｒｈ2Ｏ3）におけるＲｈの酸化状態は、ガリウム酸化物（Ｇａ2Ｏ3）におけるＧａの酸化状態と同じであると共に、三酸化二ロジウム結晶の基本単位セル構造はガリウム酸化物の結晶の基本単位セル構造と同じである。従って、金属酸化物電極１７の構成材料としてロジウム酸化物を用いた場合も、インジウム酸化物を用いた本実施形態と同様に、金属酸化物電極１７と絶縁性酸化物層１６との間の化学的親和性及び構造的親和性が高くなるため、電気的及び化学的に安定な電極・絶縁膜界面を実現できる。
【００３４】
また、第１の実施形態において、図４（ｃ）に示す工程で、基板１１に対して熱酸化処理を行なう時間、つまり絶縁膜形成層１６Ａを加熱する時間の調節によって、絶縁性酸化物層１６の厚さを調節することができる。例えば厚さ５０〜１００ｎｍ程度の絶縁膜形成層１６Ａを全て酸化して、同程度の厚さを有する絶縁性酸化物層１６を形成してもよい。或いは、絶縁膜形成層１６Ａの上部のみを酸化して絶縁性酸化物層１６を形成すると共に絶縁性酸化物層１６の下側に未酸化の絶縁膜形成層１６Ａ（つまり窒化ガリウム層）を残存させてもよい。或いは、絶縁膜形成層１６Ａの厚さを例えば５〜１０ｎｍ程度まで薄くし、該薄膜の絶縁膜形成層１６Ａを全て酸化して、同程度の厚さを有する絶縁性酸化物層１６を形成してもよい。いずれの場合であっても、キャリア供給層１４上に、絶縁膜形成層１６Ａの酸化によって絶縁性酸化物層１６が形成されるため、絶縁性酸化物層１６つまりゲート絶縁膜の膜質が良好になると共に、絶縁性酸化物層１６とその下側のキャリア供給層１４（又は未酸化の絶縁膜形成層１６Ａ）との接触界面も極めて清浄になる。
【００３５】
ところで、前述の熱酸化処理において、窒化ガリウム（ＧａＮ）からなる絶縁膜形成層１６Ａの酸化速度と、窒化アルミニウムガリウム（ＡｌＧａＮ）からなるキャリア供給層１４の酸化速度とを比較すると、窒化アルミニウムガリウムにおけるＡｌの組成が０．３である場合、窒化ガリウムの酸化速度は窒化アルミニウムガリウムの酸化速度と比べて２倍程度大きくなる。これにより、絶縁性酸化物層１６の下側に位置するキャリア供給層１４の酸化を抑制しながら、絶縁膜形成層１６Ａを選択的に酸化して絶縁性酸化物層１６を形成することができる。また、窒化アルミニウムガリウムのエネルギーギャップが窒化ガリウムよりも大きいため、キャリア供給層１４をポテンシャル障壁層として機能させることができる。
【００３６】
また、第１の実施形態において、絶縁性酸化物層１６を形成するための絶縁膜形成層１６Ａつまり被酸化層の材料として、窒化ガリウム（ＧａＮ）を用いたが、これに限られず、良質な絶縁性酸化物層を形成できる他の窒化ガリウム系半導体、例えば窒化アルミニウムガリウム、窒化インジウムガリウム（ＩｎＧａＮ）又は窒化インジウムアルミニウムガリウム（ＩｎＡｌＧａＮ）等を用いてもよい。
【００３７】
また、第１の実施形態において、絶縁膜形成層１６Ａに対して熱酸化を行なうことにより絶縁性酸化物層１６を形成したが、これに代えて、絶縁性に優れた良質な酸化膜を形成できる他の方法、例えばイオン注入法又はプラズマドーピング法等を絶縁膜形成層１６Ａに対して用いることにより絶縁性酸化物層１６を形成してもよい。
【００３８】
また、第１の実施形態において、絶縁ゲートを有する半導体装置として、窒化ガリウムよりなるチャネル層１３と、ｎ型の窒化アルミニウムガリウムよりなるキャリア供給層１４とを備えたＨＥＭＴを形成したが、これに限られず、能動層に、例えば窒化ガリウム、窒化アルミニウムガリウム、窒化インジウムガリウム又は窒化インジウムアルミニウムガリウム等を用いたＨＥＭＴ又はＦＥＴを形成してもよい。但し、ＨＥＭＴを形成する場合、通常、キャリア供給層１４のエネルギーギャップがチャネル層１３のエネルギーギャップよりも大きくなるように、チャネル層１３及びキャリア供給層１４のそれぞれを構成する材料を選択する必要がある。
【００３９】
また、第１の実施形態において、基板１１を構成する材料として炭化ケイ素を用いたが、これに代えて、チャネル層１３等の III族窒化物半導体層をエピタキシャル成長させることができる他の基板材料、例えば窒化ガリウム又はサファイア（Ａｌ2Ｏ3）等を用いてもよい。
【００４０】
また、第１の実施形態において、金属電極１８を構成する金属材料、及びソース・ドレイン電極１９を構成する金属材料はそれぞれ特に限定されるものではない。但し、金属酸化物電極１７上に形成される金属電極１８が、本実施形態の様に、プラチナ、パラジウム、イリジウム、ルテニウム又はロジウム等の貴金属よりなると、次のような効果が得られる（本実施形態では、白金層と金層との積層体からなる金属電極１８を用いている）。すなわち、これらの貴金属は耐酸化性を有するため、金属電極１８の形成時に、金属電極１８と金属酸化物電極１７との間で酸化還元反応が起きることを防止できるので、両電極間に良好な界面が形成される。このため、金属酸化物電極１７が金属電極１８によって還元され、その結果、還元された金属酸化物電極１７が絶縁性酸化物層１６によって再び酸化されてしまう事態、つまり、ゲート絶縁膜となる絶縁性酸化物層１６が金属酸化物電極１７によって還元されてしまう事態を回避できるので、リーク電流が小さく且つ信頼性の高い積層ゲート構造を実現できる。
【００４１】
また、第１の実施形態において、絶縁性酸化物層１６上に金属酸化物電極１７及び金属電極１８を積層して形成した後、絶縁性酸化物層１６に開口部を設けてキャリア供給層１４上にソース・ドレイン電極１９を設けたが、これに代えて、ソース・ドレイン電極１９を金属酸化物電極１７及び金属電極１８よりも先に形成してもよい。
【００４２】
（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置及びその製造方法について図面を参照しながら説明する。
【００４３】
図６は、第２の実施形態に係る半導体装置、具体的には、能動層に III族窒化物半導体を用いた絶縁ゲート型のＨＥＭＴの断面構成を示している。尚、図６において、図１に示す、第１の実施形態に係る半導体装置と同一の構成部材には同一の符号を付している。
【００４４】
図６に示すように、例えば炭化ケイ素からなる基板１１上に、例えば窒化アルミニウムからなるバッファ層１２、例えば窒化ガリウムからなるチャネル層１３、例えばｎ型の窒化アルミニウムガリウムからなり且つチャネル層１３にキャリア（電子）を供給するキャリア供給層１４、及び、窒化アルミニウムからなる酸化防止層２０が順次形成されている。
【００４５】
また、バッファ層１２、チャネル層１３、キャリア供給層１４及び酸化防止層２０が形成された基板１１上に、バッファ層１２にまで達する素子分離絶縁膜１５が形成されており、それによってトランジスタ領域が区画されている。トランジスタ領域の酸化防止層２０の上に、窒化物半導体が酸化されてなる絶縁性酸化物層１６が選択的に形成されている。具体的には、絶縁性酸化物層１６は、酸化防止層２０上に成長した窒化物半導体層、例えば窒化ガリウム層を酸化することにより形成されている。すなわち、絶縁性酸化物層１６はガリウム酸化物（Ｇａ2Ｏ3）よりなる。
【００４６】
第２の実施形態の特徴として、絶縁性酸化物層１６の上に、例えばイリジウム酸化物よりなる金属酸化物電極１７が形成されている。これにより、絶縁性酸化物層１６における金属酸化物電極１７との界面近傍が還元されることを防止できるので、電極・絶縁膜界面の安定性を保つことができると共に、絶縁性酸化物層１６の絶縁性を良好に保つことができる。また、金属酸化物電極１７の上に、例えば下層の白金層と上層の金層との積層体からなる金属電極１８が形成されている。第２の実施形態においては、金属酸化物電極１７と金属電極１８とからゲート電極が構成されている。さらに、酸化防止層２０上におけるゲート電極のゲート長方向の両側に、酸化防止層２０とオーミック接触する一対のソース・ドレイン電極１９が形成されている。ソース・ドレイン電極１９は、例えば下層のチタン層と上層のアルミニウム層との積層体からなる。
【００４７】
このように、第２の実施形態に係るＨＥＭＴによると、窒化アルミニウムよりなる酸化防止層２０上に成長した窒化物半導体層が酸化されてなる絶縁性酸化物層１６、つまりゲート絶縁膜の上に、イリジウム酸化物よりなる金属酸化物電極１７が形成されている。ここで、イリジウム酸化物は導電性であるため、電極材料として使用可能である。また、ゲート電極となる金属酸化物電極１７内の金属（Ｉｒ）は既に酸化されているので、絶縁性酸化物層１６内の金属（Ｇａ）を還元することはない。
【００４８】
ところで、金属酸化物電極１７内の金属Ｉｒの酸化状態（酸化数）は、絶縁性酸化物層１６内の金属Ｇａの酸化状態と異なっていると共に、イリジウム酸化物の結晶の基本単位セル構造はガリウム酸化物の結晶の基本単位セル構造と異なる。このため、金属酸化物電極１７と絶縁性酸化物層１６との構造的親和性は、第１の実施形態の様に金属酸化物電極１７の主成分としてインジウム酸化物又はロジウム酸化物等を用いた場合と比べて劣るので、絶縁性酸化物層１６内に、例えば酸素空孔に起因する格子間ガリウム原子等の欠陥が発生する可能性がある。
【００４９】
しかしながら、本実施形態で金属酸化物電極１７の材料として用いるイリジウム酸化物は、耐酸化性に優れていると共に、格子間ガリウム原子に対する拡散障壁として作用する。そのため、仮にゲート絶縁膜となる絶縁性酸化物層１６内で還元反応により格子間ガリウム原子が生じた場合にも、該ガリウム原子は拡散することなく絶縁性酸化物層１６内にとどまり、最終的に再酸化される。従って、第１の実施形態と同様に第２の実施形態においても、電気的及び化学的に安定な電極・絶縁膜界面（金属酸化物電極１７と絶縁性酸化物層１６との界面）を実現できると共に、ゲートリーク電流が小さく且つ信頼性が高いゲート構造を実現できる。
【００５０】
図７は第２の実施形態に係るＨＥＭＴの電流電圧特性を示している。ここで、ゲート電圧値（ゲート・ソース間電圧値）ＶGSとして、順方向に（ゲート側が正電位になるように）０Ｖ、＋２Ｖ、＋４Ｖ、逆方向に（ゲート側が負電位になるように）ー２Ｖ、ー４Ｖ、ー６Ｖ、ー８Ｖ、ー１０Ｖ、ー１２Ｖを印加した。また、図７において、横軸にはドレイン電圧値（ソース・ドレイン間電圧値）ＶDSを示しており、縦軸には単位ゲート幅当たりのドレイン電流値（ソース・ドレイン間電流値）ＩDSを示している。前述のように、第２の実施形態に係るＨＥＭＴは、ゲート絶縁膜となる絶縁性酸化物層１６の絶縁特性が優れていると共に、金属酸化物電極１７と絶縁性酸化物層１６との界面における電気的特性及び化学的安定性が優れているため、図７に示すように、ドレイン耐圧は２００Ｖ以上にも達する。また、順方向に４Ｖ以上のゲート・ソース間電圧ＶGSを印加した場合にも、金属酸化物電極１７つまりゲート電極からのリーク電流は発生しておらず、良好な電流電圧特性が得られていることが分かる。
【００５１】
以下、第２の実施形態に係る半導体装置の製造方法について図面を参照しながら説明する。
【００５２】
図８（ａ）〜（ｃ）及び図９（ａ）、（ｂ）は、第２の実施形態に係る半導体装置の製造方法、具体的には、図６に示す、絶縁ゲート型のＨＥＭＴの製造方法の各工程を示す断面図である。
【００５３】
まず、図８（ａ）に示すように、ＭＯＣＶＤ法を用いて、例えば炭化ケイ素からなる基板１１上に、例えば窒化アルミニウムからなる厚さ１００ｎｍ程度のバッファ層１２と、例えば窒化ガリウムからなる厚さ３μｍ（３０００ｎｍ）程度のチャネル層１３と、例えばシリコンをドーパントとするｎ型の窒化アルミニウムガリウムからなる厚さ１５ｎｍ程度のキャリア供給層１４と、例えば窒化アルミニウムからなる厚さ２０〜５０ｎｍ程度の酸化防止層２０と、例えば窒化ガリウムからなる厚さ５０〜１００ｎｍ程度の絶縁膜形成層１６Ａとを順次成長させる。すなわち、基板１１上に、窒化物半導体よりなるエピタキシャル積層体を形成する。
【００５４】
次に、リソグラフィ法を用いて、トランジスタ領域をマスクする、シリコンよりなる保護膜（図示省略）を形成した後、酸化雰囲気中で基板１１に対して１〜２時間程度の熱酸化処理を行なうことにより、図８（ｂ）に示すように、エピタキシャル積層体が形成された基板１１上に素子分離絶縁膜１５を選択的に形成する。
【００５５】
次に、前述の保護膜を除去した後、酸化雰囲気中で基板１１に対して数分間程度の熱酸化処理を行なうことにより、図８（ｃ）に示すように、エピタキシャル積層体の上部にある絶縁膜形成層１６Ａから絶縁性酸化物層１６を形成する。
【００５６】
ところで、第２の実施形態においても、第１の実施形態と同様に、絶縁膜形成層１６Ａを加熱する時間の調節によって、絶縁性酸化物層１６の厚さを調節することができる。ここで、酸化防止層２０を構成する窒化アルミニウムの酸化速度は、絶縁膜形成層１６Ａを構成する窒化ガリウムの酸化速度と比べて５０分の１程度と極めて小さい。このため、絶縁膜形成層１６Ａに対する熱酸化処理は、酸化防止層２０で実質的に停止したものとみなすことができる。従って、絶縁膜形成層１６Ａを全て酸化させた場合にも、キャリア供給層１４まで酸化されることがないので、絶縁性酸化物層１６の厚さを絶縁膜形成層１６Ａの厚さによって実質的に調節できるようになる。その結果、絶縁ゲートを有する素子の動作特性に大きな影響を与える、ゲート絶縁膜の膜厚つまり絶縁性酸化物層１６の厚さに対する制御性を大幅に向上することができる。
【００５７】
次に、例えばスパッタ法を用いて、絶縁性酸化物層１６の上に、イリジウム酸化物よりなる厚さ２０ｎｍ程度の導電性金属酸化物膜を堆積し、引き続いて、該導電性金属酸化物膜の上に、厚さ５０ｎｍ程度の白金層と厚さ２００ｎｍ程度の金層とから構成される積層金属膜を堆積する。その後、リソグラフィ法及びドライエッチング法を用いて、堆積された積層金属膜及び導電性金属酸化物膜、つまりゲート電極形成用導電膜をパターニングすることにより、図９（ａ）に示すように、絶縁性酸化物層１６の上に金属酸化物電極１７を形成すると共に金属酸化物電極１７の上に金属電極１８を形成する。ここで、金属酸化物電極１７と金属電極１８との積層構造からゲート電極が構成される。その後、絶縁性酸化物層１６におけるゲート電極のゲート長方向の両側に対して選択的にエッチングを行なうことにより、絶縁性酸化物層１６に一対の開口部を設けて該一対の開口部から酸化防止層２０を露出させた後、酸化防止層２０における該一対の開口部からの露出部分の上に、例えばスパッタ法を用いて、厚さ２０ｎｍ程度のチタン層と厚さ２００ｎｍ程度のアルミニウム層とからなる積層金属膜を堆積する。続いて、リソグラフィ法及びドライエッチング法を用いて、堆積された積層金属膜をパターニングすることにより、図９（ｂ）に示すように、酸化防止層２０と接続する一対のソース・ドレイン電極１９を形成する。
【００５８】
このように、第２の実施形態に係るＨＥＭＴの製造方法においては、窒化ガリウムからなる絶縁膜形成層１６Ａを熱酸化することにより、基板１１上のエピタキシャル積層体の上面に絶縁性酸化物層１６を形成した後、絶縁性酸化物層１６つまりゲート絶縁膜の直上に、イリジウム酸化物よりなる金属酸化物電極１７を形成し、その後、金属酸化物電極１７の上に金属電極１８を形成する。
【００５９】
すなわち、第２の実施形態によると、窒化物半導体自体を酸化することにより形成された絶縁性酸化物層１６をゲート絶縁膜として用いていると共に、金属酸化物電極１７をゲート電極（正確にはその下層部分）として用いている。すなわち、金属酸化物電極１７中の金属は既に酸化物となっているため、ゲート絶縁膜となる絶縁性酸化物層１６を構成する金属酸化物（Ｇａ酸化物）が電極材料によって還元されることを防止できる。その結果、絶縁性酸化物層１６つまりゲート絶縁膜上に金属膜を直接堆積する場合に生じるようなゲート絶縁膜内の欠陥、例えば酸素空孔等が生じることがない。従って、このような欠陥に起因するリーク電流の発生を防止できると共に、電極・絶縁膜界面の電気的特性を安定化させることができ、それによりゲート絶縁膜の信頼性を向上させることができる。
【００６０】
尚、第２の実施形態において、金属酸化物電極１７の構成材料としてイリジウム酸化物を用いたが、これに代えて、ルテニウム（Ｒｕ）酸化物又は錫酸化物等を用いても同様の効果が得られる。
【００６１】
また、第２の実施形態において、図８（ｃ）に示す工程で、絶縁膜形成層１６Ａを全て酸化して、同程度の厚さを有する絶縁性酸化物層１６を形成したが、これに代えて、絶縁膜形成層１６Ａの上部のみを酸化して絶縁性酸化物層１６を形成すると共に絶縁性酸化物層１６の下側に未酸化の絶縁膜形成層１６Ａ（つまり窒化ガリウム層）を残存させてもよい。また、絶縁膜形成層１６Ａの厚さを５０〜１００ｎｍ程度としたが、絶縁膜形成層１６Ａの厚さは特に限定されるものではなく、例えば５〜１０ｎｍ程度まで薄くしてもよい。いずれの場合であっても、酸化防止層２０上に、絶縁膜形成層１６Ａの酸化によって絶縁性酸化物層１６が形成されるため、絶縁性酸化物層１６つまりゲート絶縁膜の膜質が良好になると共に、絶縁性酸化物層１６とその下側の酸化防止層２０（又は未酸化の絶縁膜形成層１６Ａ）との接触界面も極めて清浄になる。
【００６２】
また、第２の実施形態において、酸化防止層２０の構成材料として窒化アルミニウムを用いたが、これに限られず、例えばガリウム又はインジウム等を含む窒化アルミニウムを用いてもよい。但し、酸化防止層２０の酸化速度をより小さくするためには、酸化防止層２０におけるアルミニウムの組成を相対的に大きくすることが好ましい。
【００６３】
また、第２の実施形態において、絶縁性酸化物層１６を形成するための絶縁膜形成層１６Ａつまり被酸化層の材料として、窒化ガリウムを用いたが、これに限られず、良質な絶縁性酸化物層を形成できる他の窒化ガリウム系半導体、例えば窒化アルミニウムガリウム、窒化インジウムガリウム又は窒化インジウムアルミニウムガリウム等を用いてもよい。
【００６４】
また、第２の実施形態において、絶縁膜形成層１６Ａに対して熱酸化を行なうことにより絶縁性酸化物層１６を形成したが、これに代えて、絶縁性に優れた良質な酸化膜を形成できる他の方法、例えばイオン注入法又はプラズマドーピング法等を絶縁膜形成層１６Ａに対して用いることにより絶縁性酸化物層１６を形成してもよい。
【００６５】
また、第２の実施形態において、絶縁ゲートを有する半導体装置として、窒化ガリウムよりなるチャネル層１３と、ｎ型の窒化アルミニウムガリウムよりなるキャリア供給層１４とを備えたＨＥＭＴを形成したが、これに限られず、能動層に、例えば窒化ガリウム、窒化アルミニウムガリウム、窒化インジウムガリウム又は窒化インジウムアルミニウムガリウム等を用いたＨＥＭＴ又はＦＥＴを形成してもよい。但し、ＨＥＭＴを形成する場合、通常、キャリア供給層１４のエネルギーギャップがチャネル層１３のエネルギーギャップよりも大きくなるように、チャネル層１３及びキャリア供給層１４のそれぞれを構成する材料を選択する必要がある。
【００６６】
また、第２の実施形態において、基板１１を構成する材料として炭化ケイ素を用いたが、これに代えて、チャネル層１３等の III族窒化物半導体層をエピタキシャル成長させることができる他の基板材料、例えば窒化ガリウム又はサファイア等を用いてもよい。
【００６７】
また、第２の実施形態において、金属電極１８を構成する金属材料、及びソース・ドレイン電極１９を構成する金属材料はそれぞれ特に限定されるものではない。但し、金属酸化物電極１７上に形成される金属電極１８が、本実施形態の様に、プラチナ、パラジウム、イリジウム、ルテニウム又はロジウム等の貴金属よりなると、次のような効果が得られる（本実施形態では、白金層と金層との積層体からなる金属電極１８を用いている）。すなわち、これらの貴金属は耐酸化性を有するため、金属電極１８の形成時に、金属電極１８と金属酸化物電極１７との間で酸化還元反応が起きることを防止できるので、両電極間に良好な界面が形成される。このため、金属酸化物電極１７が金属電極１８によって還元され、その結果、還元された金属酸化物電極１７が絶縁性酸化物層１６によって再び酸化されてしまう事態、つまり、ゲート絶縁膜となる絶縁性酸化物層１６が金属酸化物電極１７によって還元されてしまう事態を回避できるので、リーク電流が小さく且つ信頼性の高い積層ゲート構造を実現できる。
【００６８】
また、第２の実施形態において、絶縁性酸化物層１６上に金属酸化物電極１７及び金属電極１８を積層して形成した後、絶縁性酸化物層１６に開口部を設けて酸化防止層２０上にソース・ドレイン電極１９を設けたが、これに代えて、ソース・ドレイン電極１９を金属酸化物電極１７及び金属電極１８よりも先に形成してもよい。
【００６９】
【発明の効果】
本発明によると、窒化物半導体自体を酸化することにより形成されたゲート絶縁酸化膜の上に、導電性金属酸化物よりなるゲート電極が形成されているため、ゲート絶縁酸化膜が電極材料によって還元されることを防止できる。その結果、ゲート絶縁酸化膜上に金属膜を直接堆積する場合と比べて、酸素空孔等のゲート絶縁膜内欠陥の発生を抑制できる。従って、このような欠陥に起因するリーク電流の発生を防止できると共に、電極・絶縁膜界面を電気的及び化学的に安定化させることができ、それにより信頼性に優れたゲート構造を実現できる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体装置の断面図である。
【図２】本発明の第１の実施形態に係る半導体装置の電流電圧特性を示す図である。
【図３】本発明の第１の実施形態に係る半導体装置のゲートリーク電流と、従来のＭＯＳＦＥＴのゲートリーク電流とを比較した結果を示す図である。
【図４】（ａ）〜（ｃ）は本発明の第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図５】（ａ）及び（ｂ）は本発明の第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図６】本発明の第２の実施形態に係る半導体装置の断面図である。
【図７】本発明の第２の実施形態に係る半導体装置の電流電圧特性を示す図である。
【図８】（ａ）〜（ｃ）は本発明の第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図９】（ａ）及び（ｂ）は本発明の第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図１０】従来の半導体装置の断面図である。
【符号の説明】
１１ 基板
１２ バッファ層
１３ チャネル層
１４ キャリア供給層
１５ 素子分離絶縁膜
１６ 絶縁性酸化物層
１６Ａ 絶縁膜形成層
１７ 金属酸化物電極
１８ 金属電極
１９ ソース・ドレイン電極
２０ 酸化防止層
【発明の属する技術分野】
本発明は、能動層に窒化物半導体を用い且つ絶縁ゲートを有する半導体装置に関する。
【０００２】
【従来の技術】
図１０は、従来の半導体装置、具体的には、能動層に III族窒化物半導体を用いたＭＯＳ型電界効果トランジスタ（ＭＯＳＦＥＴ）の断面構成を示している。
【０００３】
図１０に示すように、サファイアからなる基板１上に、窒化アルミニウム（ＡｌＮ）からなるバッファ層２、窒化ガリウム（ＧａＮ）からなるチャネル層３、及びｎ型の窒化アルミニウムガリウム（ＡｌＧａＮ）からなるキャリア供給層４が順次形成されている。また、バッファ層２、チャネル層３及びキャリア供給層４が形成された基板１上には素子分離絶縁膜５が形成されており、それによってトランジスタ領域が区画されている。トランジスタ領域のキャリア供給層４の上には、窒化物半導体が酸化されてなる絶縁性酸化物層６が形成されていると共に、絶縁性酸化物層６の上に金属ゲート電極７が形成されている。また、キャリア供給層４上における金属ゲート電極７の両側には、キャリア供給層４とオーミック接触するソース・ドレイン電極８が形成されている。
【０００４】
ここで、チャネル層３の上部におけるキャリア供給層４とのヘテロ界面の近傍には、ポテンシャル井戸からなり且つ電子移動度が極めて大きい２次元電子ガス層が形成される。これにより、図１０に示すＭＯＳＦＥＴは、高速トランジスタ特性を有する高電子移動度トランジスタ（ＨＥＭＴ）となる。
【０００５】
【発明が解決しようとする課題】
しかしながら、前述の従来のＭＯＳＦＥＴにおいては、窒化物半導体自体を酸化することにより形成された絶縁性酸化物層６上に金属膜を直接堆積して金属ゲート電極７を形成しているため、次のような問題が生じる。すなわち、金属ゲート電極７と絶縁性酸化物層６との間で酸化還元反応が起きるため、金属ゲート電極７が酸化されると共に絶縁性酸化物層６つまりゲート絶縁膜が還元される。その結果、ゲート絶縁膜中に酸素空孔（酸素の脱離によって生じた空孔）が発生するので、電極・絶縁膜界面の電気的特性が不安定になると共にゲートリーク電流が増大するという問題が起きる。
【０００６】
前記に鑑み、本発明は、窒化物半導体が酸化されてなるゲート絶縁膜を有する半導体装置において、電極・絶縁膜界面の電気的特性を安定化させると共にゲートリーク電流の発生を防止することを目的とする。
【０００７】
【課題を解決するための手段】
前記の目的を達成するために、本発明に係る半導体装置は、窒化物半導体が酸化されてなる絶縁性酸化物層と、絶縁性酸化物層の上に形成されており、導電性金属酸化物よりなる電極とを備えている。
【０００８】
本発明の半導体装置によると、窒化物半導体自体を酸化することにより形成された絶縁性酸化物層をゲート絶縁膜として用いた絶縁ゲート構造において、ゲート電極を導電性金属酸化物により構成する。すなわち、ゲート電極中の金属は既に酸化物となっているため、ゲート絶縁膜を構成する金属酸化物（Ｇａ酸化物又はＡｌ酸化物等）が電極材料によって還元されることを防止できる。その結果、ゲート絶縁膜となる絶縁性酸化物層、つまりゲート絶縁酸化膜上に金属膜を直接堆積する場合に生じるようなゲート絶縁膜内の欠陥、例えば酸素空孔等が生じることがない。従って、このような欠陥に起因するリーク電流の発生を防止できると共に、電極・絶縁膜界面の電気的特性を安定化させることができ、それによりゲート絶縁膜の信頼性を向上させることができる。
【０００９】
本発明の半導体装置において、導電性金属酸化物は、インジウム酸化物、インジウムと錫との合金の酸化物、又はロジウム酸化物のいずれかであることが好ましい。すなわち、これらの各金属酸化物は導電性であるため、電極材料として使用可能であると共に、金属酸化物に含有されている金属は既に酸化されているため、ゲート電極の形成時にゲート絶縁酸化膜を還元することがない。さらに、これらの金属酸化物内の金属の酸化状態（酸化数）は、ゲート絶縁酸化膜内の金属（Ａｌ、Ｇａ又はＩｎ等）と同じであるため、これらの金属酸化物における結晶の単位セル構造もゲート絶縁酸化膜と同じである。従って、これらの金属酸化物よりなるゲート電極つまり金属酸化物電極とゲート絶縁酸化膜との化学的親和性及び構造的親和性が高くなるため、ゲート絶縁膜におけるゲート電極との界面近傍に酸素空孔又は格子間金属原子等が発生しないので、化学的に安定であり、信頼性が高く、且つ、リーク電流の低いゲート構造を実現できる。
【００１０】
本発明の半導体装置において、導電性金属酸化物は、イリジウム酸化物、ルテニウム酸化物、又は錫酸化物のいずれかであることが好ましい。すなわち、これらの各金属酸化物は導電性であるため、電極材料として使用可能であると共に、金属酸化物に含有されている金属は既に酸化されているため、ゲート電極の形成時にゲート絶縁酸化膜を還元することがない。尚、これらの金属酸化物内の金属の酸化状態（酸化数）は、ゲート絶縁酸化膜内の金属（Ａｌ、Ｇａ又はＩｎ等）と異なっていると共に、これらの金属酸化物における結晶の単位セル構造もゲート絶縁酸化膜と異なる。しかしながら、これらの金属酸化物よりなるゲート電極は、耐酸化性に優れていると共に、ゲート絶縁膜におけるゲート電極との界面近傍に発生しうる格子間金属原子に対する拡散障壁として作用する。そのため、仮にゲート絶縁酸化膜内で還元反応により格子間金属原子が生じた場合にも、該金属原子は拡散することなくゲート絶縁酸化膜内にとどまり、最終的に再酸化されるので、化学的に安定であり、信頼性が高く、且つ、リーク電流の低いゲート構造を実現できる。
【００１１】
本発明の半導体装置において、電極上に形成された金属層をさらに備えていてもよい。このとき、該金属層が、プラチナ、パラジウム、イリジウム、ルテニウム又はロジウム等の貴金属よりなると、次のような効果が得られる。すなわち、これらの貴金属は耐酸化性を有するため、金属層つまり金属電極の形成時に、金属電極と金属酸化物電極との間で酸化還元反応が起きることを防止できるので、両電極間に良好な界面が形成される。このため、金属酸化物電極が金属電極によって還元され、その結果、還元された金属酸化物電極がゲート絶縁酸化膜によって再び酸化されてしまう事態、つまり、ゲート絶縁酸化膜が金属酸化物電極によって還元されてしまう事態を回避できるので、リーク電流が小さく且つ信頼性の高い積層ゲート構造を実現できる。
【００１２】
尚、本発明の半導体装置において、第１の窒化物半導体層上に形成されており且つ第１の窒化物半導体層と比べて酸化速度の大きい第２の窒化物半導体層を酸化することによって絶縁性酸化物層を形成することが好ましい。このようにすると、第１の窒化物半導体層上に、第２の窒化物半導体層自体の酸化によって絶縁性酸化物層が形成されるため、絶縁性酸化物層つまりゲート絶縁膜の膜質が良好になると共に、絶縁性酸化物層とその下側の第１の窒化物半導体層との接触界面も極めて清浄になる。また、ゲート絶縁酸化膜となる第２の窒化物半導体層の酸化速度が、第２の窒化物半導体層の下側に形成されている第１の窒化物半導体層の酸化速度よりも大きいため、言い換えると、第１の窒化物半導体層の酸化速度が第２の窒化物半導体層よりも小さいため、第２の窒化物半導体層の酸化時に第１の窒化物半導体層が酸化されにくくなるので、絶縁性酸化物層を形成する際に第２の窒化物半導体層のみを選択的に酸化することが容易になる。
【００１３】
また、第１の窒化物半導体層はアルミニウム（Ａｌ）を含むことが好ましい。例えば、典型的な窒化物半導体材料である窒化ガリウム（ＧａＮ）にアルミニウムを添加した窒化アルミニウムガリウム（ＡｌＧａＮ）は、その酸化速度が窒化ガリウムよりも小さい。そこで、第１の窒化物半導体層の材料としてＡｌＧａＮを用いると共に第２の窒化物半導体層の材料としてＧａＮを用いた場合、絶縁性酸化物層の形成時に第１の窒化物半導体層が酸化されにくくなる。また、ＡｌＧａＮのエネルギーギャップがＧａＮよりも大きいため、第１の窒化物半導体層をポテンシャル障壁層として機能させることができる。
【００１４】
また、第１の窒化物半導体層の下側、つまり基板と第１の窒化物半導体層との間に、エネルギーギャップが第１の窒化物半導体層よりも小さい第３の窒化物半導体層をさらに備えていることが好ましい。このようにすると、第１の窒化物半導体層がキャリア供給層となると共に第３の窒化物半導体層がチャネル層となるので、高電流駆動能力を持つ高耐圧の高電子移動度トランジスタ（ＨＥＭＴ）を確実に実現できる。
【００１５】
また、第１の窒化物半導体層と絶縁性酸化物層（つまり第２の窒化物半導体層）との間に、酸化速度が第２の窒化物半導体層よりも小さい第４の窒化物半導体層をさらに備えていることことが好ましい。このようにすると、第２の窒化物半導体層を酸化して絶縁性酸化物層を形成する際に、第４の窒化物半導体層によって酸化が実質的に停止するため、言い換えると、第４の窒化物半導体層が酸化防止層として機能するため、ゲート絶縁膜となる絶縁性酸化物層の膜厚の制御が容易になる。この場合、第４の窒化物半導体層の材料として、例えば窒化アルミニウム等を用いてもよい。
【００１６】
【発明の実施の形態】
（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置及びその製造方法について図面を参照しながら説明する。
【００１７】
図１は、第１の実施形態に係る半導体装置、具体的には、能動層に III族窒化物半導体を用いた絶縁ゲート型の高電子移動度トランジスタ（ＨＥＭＴ）の断面構成を示している。
【００１８】
図１に示すように、例えば炭化ケイ素（ＳｉＣ）からなる基板１１上に、基板１１と該基板１１上に成長するエピタキシャル層との格子不整合を緩和するために、例えば窒化アルミニウム（ＡｌＮ）からなるバッファ層１２が形成されている。また、基板１１上にバッファ層１２を介して、例えば窒化ガリウム（ＧａＮ）からなるチャネル層１３、及び例えばｎ型の窒化アルミニウムガリウム（ＡｌＧａＮ）からなるキャリア供給層１４が順次形成されている。ここで、チャネル層１３の上部におけるキャリア供給層１４とのヘテロ界面の近傍には２次元電子ガス層が形成される。また、キャリア供給層１４はチャネル層１３にキャリア（電子）を供給する。
【００１９】
また、バッファ層１２、チャネル層１３及びキャリア供給層１４が形成された基板１１上に、バッファ層１２にまで達する素子分離絶縁膜１５が形成されており、それによってトランジスタ領域が区画されている。トランジスタ領域のキャリア供給層１４の上に、窒化物半導体が酸化されてなる絶縁性酸化物層１６が選択的に形成されている。具体的には、絶縁性酸化物層１６は、キャリア供給層１４上に成長した窒化物半導体層、例えば窒化ガリウム層を酸化することにより形成されている。すなわち、絶縁性酸化物層１６はガリウム酸化物（Ｇａ2Ｏ3）よりなる。
【００２０】
第１の実施形態の特徴として、絶縁性酸化物層１６の上に、例えば錫をドープしたインジウム酸化物よりなる金属酸化物電極１７が形成されている。これにより、絶縁性酸化物層１６における金属酸化物電極１７との界面近傍が還元されることを防止できるので、電極・絶縁膜界面の安定性を保つことができると共に、絶縁性酸化物層１６の絶縁性を良好に保つことができる。また、金属酸化物電極１７の上に、例えば下層の白金（Ｐｔ）層と上層の金（Ａｕ）層との積層体からなる金属電極１８が形成されている。第１の実施形態においては、金属酸化物電極１７と金属電極１８とからゲート電極が構成されている。さらに、キャリア供給層１４上におけるゲート電極のゲート長方向の両側に、キャリア供給層１４とオーミック接触する一対のソース・ドレイン電極１９が形成されている。ソース・ドレイン電極１９は、例えば下層のチタン（Ｔｉ）層と上層のアルミニウム（Ａｌ）層との積層体からなる。
【００２１】
このように、第１の実施形態に係る半導体装置（ＨＥＭＴ）によると、キャリア供給層１４上に成長した窒化物半導体層が酸化されてなる絶縁性酸化物層１６、つまりゲート絶縁膜の上に、錫をドープしたインジウム酸化物よりなる金属酸化物電極１７が形成されている。ここで、錫をドープしたインジウム酸化物は導電性であるため、電極材料として使用可能である。また、ゲート電極となる金属酸化物電極１７内の金属（Ｉｎ及びＳｎ）は既に酸化されているので、絶縁性酸化物層１６内の金属（Ｇａ）を還元することはない。さらに、金属酸化物電極１７の主成分であるインジウム酸化物（Ｉｎ2Ｏ3）におけるＩｎの酸化状態は、絶縁性酸化物層１６を構成するガリウム酸化物（Ｇａ2Ｏ3）におけるＧａの酸化状態と同じであると共に、インジウム酸化物の結晶の基本単位セル構造はガリウム酸化物の結晶の基本単位セル構造と同じである。従って、金属酸化物電極１７と絶縁性酸化物層１６との化学的親和性及び構造的親和性が高くなるため、金属酸化物電極１７の形成時に、絶縁性酸化物層１６における金属酸化物電極１７との界面近傍に酸素空孔等の欠陥が発生しにくくなる。その結果、該欠陥に起因するリーク電流が減少すると共に、電極・絶縁膜界面が化学的に安定し、それにより信頼性が高いゲート構造を実現できる。
【００２２】
図２は第１の実施形態に係るＨＥＭＴの電流電圧特性を示している。ここで、ゲート電圧値（ゲート・ソース間電圧値）ＶGSとして、順方向に（ゲート側が正電位になるように）０Ｖ、＋２Ｖ、＋４Ｖ、逆方向に（ゲート側が負電位になるように）ー２Ｖ、ー４Ｖ、ー６Ｖ、ー８Ｖ、ー１０Ｖ、ー１２Ｖを印加した。また、図２において、横軸にはドレイン電圧値（ソース・ドレイン間電圧値）ＶDSを示しており、縦軸には単位ゲート幅当たりのドレイン電流値（ソース・ドレイン間電流値）ＩDSを示している。前述のように、第１の実施形態に係るＨＥＭＴは、ゲート絶縁膜となる絶縁性酸化物層１６の絶縁特性が優れていると共に、金属酸化物電極１７と絶縁性酸化物層１６との界面における電気的特性及び化学的安定性が優れているため、図２に示すように、ドレイン耐圧は２００Ｖ以上にも達する。また、順方向に４Ｖ以上のゲート・ソース間電圧ＶGSを印加した場合にも、金属酸化物電極１７つまりゲート電極からのリーク電流は発生しておらず、良好な電流電圧特性が得られていることが分かる。
【００２３】
図３は、第１の実施形態に係るＨＥＭＴ（本発明のＨＥＭＴ）のゲートリーク電流と、図１０に示す従来のＭＯＳＦＥＴ（ゲート絶縁膜上に直接金属電極が形成されているＭＯＳＦＥＴ）のゲートリーク電流とを、ゲートサイズ等を同一条件に揃えて比較した結果を示している。図３において、横軸にはゲート電圧値（ゲート・ソース間電圧値）ＶGSを示しており、縦軸にはゲートリーク電流（任意単位）を示している。また、図３において、本発明のＨＥＭＴのゲートリーク電流を実線で示していると共に、従来のＭＯＳＦＥＴのゲートリーク電流を破線で示している。図３から明らかなように、第１の実施形態に係るＨＥＭＴにおいては、ゲートリーク電流が極めて低く抑制されている。
【００２４】
以下、第１の実施形態に係る半導体装置の製造方法について図面を参照しながら説明する。
【００２５】
図４（ａ）〜（ｃ）及び図５（ａ）、（ｂ）は、第１の実施形態に係る半導体装置の製造方法、具体的には、図１に示す、絶縁ゲート型のＨＥＭＴの製造方法の各工程を示す断面図である。
【００２６】
まず、図４（ａ）に示すように、有機金属ＣＶＤ（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition ）法を用いて、例えば炭化ケイ素からなる基板１１上に、例えば窒化アルミニウムからなる厚さ１００ｎｍ程度のバッファ層１２と、例えば窒化ガリウムからなる厚さ３μｍ（３０００ｎｍ）程度のチャネル層１３と、例えばシリコン（Ｓｉ）をドーパントとするｎ型の窒化アルミニウムガリウムからなる厚さ１５ｎｍ程度のキャリア供給層１４と、例えば窒化ガリウムからなる厚さ５０〜１００ｎｍ程度の絶縁膜形成層１６Ａとを順次成長させる。すなわち、基板１１上に、窒化物半導体よりなるエピタキシャル積層体を形成する。
【００２７】
次に、リソグラフィ法を用いて、トランジスタ領域をマスクする、シリコンよりなる保護膜（図示省略）を形成した後、酸化雰囲気中で基板１１に対して１〜２時間程度の熱酸化処理を行なうことにより、図４（ｂ）に示すように、エピタキシャル積層体が形成された基板１１上に素子分離絶縁膜１５を選択的に形成する。
【００２８】
次に、前述の保護膜を除去した後、酸化雰囲気中で基板１１に対して数分間程度の熱酸化処理を行なうことにより、図４（ｃ）に示すように、エピタキシャル積層体の上部にある絶縁膜形成層１６Ａから絶縁性酸化物層１６を形成する。
【００２９】
次に、例えばスパッタ法を用いて、絶縁性酸化物層１６の上に、錫をドープしたインジウム酸化物よりなる厚さ２０ｎｍ程度の導電性金属酸化物膜を堆積し、引き続いて、該導電性金属酸化物膜の上に、厚さ５０ｎｍ程度の白金層と厚さ２００ｎｍ程度の金層とから構成される積層金属膜を堆積する。その後、リソグラフィ法及びドライエッチング法を用いて、堆積された積層金属膜及び導電性金属酸化物膜、つまりゲート電極形成用導電膜をパターニングすることにより、図５（ａ）に示すように、絶縁性酸化物層１６の上に金属酸化物電極１７を形成すると共に金属酸化物電極１７の上に金属電極１８を形成する。ここで、金属酸化物電極１７と金属電極１８との積層構造からゲート電極が構成される。その後、絶縁性酸化物層１６におけるゲート電極のゲート長方向の両側に対して選択的にエッチングを行なうことにより、絶縁性酸化物層１６に一対の開口部を設けて該一対の開口部からキャリア供給層１４を露出させた後、キャリア供給層１４における該一対の開口部からの露出部分の上に、例えばスパッタ法を用いて、厚さ２０ｎｍ程度のチタン層と厚さ２００ｎｍ程度のアルミニウム層とからなる積層金属膜を堆積する。続いて、リソグラフィ法及びドライエッチング法を用いて、堆積された積層金属膜をパターニングすることにより、図５（ｂ）に示すように、キャリア供給層１４と接続する一対のソース・ドレイン電極１９を形成する。
【００３０】
このように、第１の実施形態に係るＨＥＭＴの製造方法においては、窒化ガリウムからなる絶縁膜形成層１６Ａを熱酸化することにより、基板１１上のエピタキシャル積層体の上面に絶縁性酸化物層１６を形成した後、絶縁性酸化物層１６つまりゲート絶縁膜の直上に、インジウムと錫との合金の酸化物よりなる金属酸化物電極１７を形成し、その後、金属酸化物電極１７の上に金属電極１８を形成する。
【００３１】
すなわち、第１の実施形態によると、窒化物半導体自体を酸化することにより形成された絶縁性酸化物層１６をゲート絶縁膜として用いていると共に、金属酸化物電極１７をゲート電極（正確にはその下層部分）として用いている。すなわち、金属酸化物電極１７中の金属は既に酸化物となっているため、ゲート絶縁膜となる絶縁性酸化物層１６を構成する金属酸化物（Ｇａ酸化物）が電極材料によって還元されることを防止できる。その結果、絶縁性酸化物層１６つまりゲート絶縁膜上に金属膜を直接堆積する場合に生じるようなゲート絶縁膜内の欠陥、例えば酸素空孔等が生じることがない。従って、このような欠陥に起因するリーク電流の発生を防止できると共に、電極・絶縁膜界面の電気的特性を安定化させることができ、それによりゲート絶縁膜の信頼性を向上させることができる。
【００３２】
尚、第１の実施形態において、金属酸化物電極１７におけるインジウムと錫との組成比を調整することによって、金属酸化物電極１７つまりゲート電極の導電率を所望値に設定することができる。
【００３３】
また、第１の実施形態において、金属酸化物電極１７の構成材料として、錫をドープしたインジウム酸化物を用いたが、これに代えて、インジウム酸化物、インジウムと錫との合金の酸化物、又はロジウム酸化物等を用いても同様の効果が得られる。例えばロジウム酸化物の主成分である三酸化二ロジウム（Ｒｈ2Ｏ3）におけるＲｈの酸化状態は、ガリウム酸化物（Ｇａ2Ｏ3）におけるＧａの酸化状態と同じであると共に、三酸化二ロジウム結晶の基本単位セル構造はガリウム酸化物の結晶の基本単位セル構造と同じである。従って、金属酸化物電極１７の構成材料としてロジウム酸化物を用いた場合も、インジウム酸化物を用いた本実施形態と同様に、金属酸化物電極１７と絶縁性酸化物層１６との間の化学的親和性及び構造的親和性が高くなるため、電気的及び化学的に安定な電極・絶縁膜界面を実現できる。
【００３４】
また、第１の実施形態において、図４（ｃ）に示す工程で、基板１１に対して熱酸化処理を行なう時間、つまり絶縁膜形成層１６Ａを加熱する時間の調節によって、絶縁性酸化物層１６の厚さを調節することができる。例えば厚さ５０〜１００ｎｍ程度の絶縁膜形成層１６Ａを全て酸化して、同程度の厚さを有する絶縁性酸化物層１６を形成してもよい。或いは、絶縁膜形成層１６Ａの上部のみを酸化して絶縁性酸化物層１６を形成すると共に絶縁性酸化物層１６の下側に未酸化の絶縁膜形成層１６Ａ（つまり窒化ガリウム層）を残存させてもよい。或いは、絶縁膜形成層１６Ａの厚さを例えば５〜１０ｎｍ程度まで薄くし、該薄膜の絶縁膜形成層１６Ａを全て酸化して、同程度の厚さを有する絶縁性酸化物層１６を形成してもよい。いずれの場合であっても、キャリア供給層１４上に、絶縁膜形成層１６Ａの酸化によって絶縁性酸化物層１６が形成されるため、絶縁性酸化物層１６つまりゲート絶縁膜の膜質が良好になると共に、絶縁性酸化物層１６とその下側のキャリア供給層１４（又は未酸化の絶縁膜形成層１６Ａ）との接触界面も極めて清浄になる。
【００３５】
ところで、前述の熱酸化処理において、窒化ガリウム（ＧａＮ）からなる絶縁膜形成層１６Ａの酸化速度と、窒化アルミニウムガリウム（ＡｌＧａＮ）からなるキャリア供給層１４の酸化速度とを比較すると、窒化アルミニウムガリウムにおけるＡｌの組成が０．３である場合、窒化ガリウムの酸化速度は窒化アルミニウムガリウムの酸化速度と比べて２倍程度大きくなる。これにより、絶縁性酸化物層１６の下側に位置するキャリア供給層１４の酸化を抑制しながら、絶縁膜形成層１６Ａを選択的に酸化して絶縁性酸化物層１６を形成することができる。また、窒化アルミニウムガリウムのエネルギーギャップが窒化ガリウムよりも大きいため、キャリア供給層１４をポテンシャル障壁層として機能させることができる。
【００３６】
また、第１の実施形態において、絶縁性酸化物層１６を形成するための絶縁膜形成層１６Ａつまり被酸化層の材料として、窒化ガリウム（ＧａＮ）を用いたが、これに限られず、良質な絶縁性酸化物層を形成できる他の窒化ガリウム系半導体、例えば窒化アルミニウムガリウム、窒化インジウムガリウム（ＩｎＧａＮ）又は窒化インジウムアルミニウムガリウム（ＩｎＡｌＧａＮ）等を用いてもよい。
【００３７】
また、第１の実施形態において、絶縁膜形成層１６Ａに対して熱酸化を行なうことにより絶縁性酸化物層１６を形成したが、これに代えて、絶縁性に優れた良質な酸化膜を形成できる他の方法、例えばイオン注入法又はプラズマドーピング法等を絶縁膜形成層１６Ａに対して用いることにより絶縁性酸化物層１６を形成してもよい。
【００３８】
また、第１の実施形態において、絶縁ゲートを有する半導体装置として、窒化ガリウムよりなるチャネル層１３と、ｎ型の窒化アルミニウムガリウムよりなるキャリア供給層１４とを備えたＨＥＭＴを形成したが、これに限られず、能動層に、例えば窒化ガリウム、窒化アルミニウムガリウム、窒化インジウムガリウム又は窒化インジウムアルミニウムガリウム等を用いたＨＥＭＴ又はＦＥＴを形成してもよい。但し、ＨＥＭＴを形成する場合、通常、キャリア供給層１４のエネルギーギャップがチャネル層１３のエネルギーギャップよりも大きくなるように、チャネル層１３及びキャリア供給層１４のそれぞれを構成する材料を選択する必要がある。
【００３９】
また、第１の実施形態において、基板１１を構成する材料として炭化ケイ素を用いたが、これに代えて、チャネル層１３等の III族窒化物半導体層をエピタキシャル成長させることができる他の基板材料、例えば窒化ガリウム又はサファイア（Ａｌ2Ｏ3）等を用いてもよい。
【００４０】
また、第１の実施形態において、金属電極１８を構成する金属材料、及びソース・ドレイン電極１９を構成する金属材料はそれぞれ特に限定されるものではない。但し、金属酸化物電極１７上に形成される金属電極１８が、本実施形態の様に、プラチナ、パラジウム、イリジウム、ルテニウム又はロジウム等の貴金属よりなると、次のような効果が得られる（本実施形態では、白金層と金層との積層体からなる金属電極１８を用いている）。すなわち、これらの貴金属は耐酸化性を有するため、金属電極１８の形成時に、金属電極１８と金属酸化物電極１７との間で酸化還元反応が起きることを防止できるので、両電極間に良好な界面が形成される。このため、金属酸化物電極１７が金属電極１８によって還元され、その結果、還元された金属酸化物電極１７が絶縁性酸化物層１６によって再び酸化されてしまう事態、つまり、ゲート絶縁膜となる絶縁性酸化物層１６が金属酸化物電極１７によって還元されてしまう事態を回避できるので、リーク電流が小さく且つ信頼性の高い積層ゲート構造を実現できる。
【００４１】
また、第１の実施形態において、絶縁性酸化物層１６上に金属酸化物電極１７及び金属電極１８を積層して形成した後、絶縁性酸化物層１６に開口部を設けてキャリア供給層１４上にソース・ドレイン電極１９を設けたが、これに代えて、ソース・ドレイン電極１９を金属酸化物電極１７及び金属電極１８よりも先に形成してもよい。
【００４２】
（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置及びその製造方法について図面を参照しながら説明する。
【００４３】
図６は、第２の実施形態に係る半導体装置、具体的には、能動層に III族窒化物半導体を用いた絶縁ゲート型のＨＥＭＴの断面構成を示している。尚、図６において、図１に示す、第１の実施形態に係る半導体装置と同一の構成部材には同一の符号を付している。
【００４４】
図６に示すように、例えば炭化ケイ素からなる基板１１上に、例えば窒化アルミニウムからなるバッファ層１２、例えば窒化ガリウムからなるチャネル層１３、例えばｎ型の窒化アルミニウムガリウムからなり且つチャネル層１３にキャリア（電子）を供給するキャリア供給層１４、及び、窒化アルミニウムからなる酸化防止層２０が順次形成されている。
【００４５】
また、バッファ層１２、チャネル層１３、キャリア供給層１４及び酸化防止層２０が形成された基板１１上に、バッファ層１２にまで達する素子分離絶縁膜１５が形成されており、それによってトランジスタ領域が区画されている。トランジスタ領域の酸化防止層２０の上に、窒化物半導体が酸化されてなる絶縁性酸化物層１６が選択的に形成されている。具体的には、絶縁性酸化物層１６は、酸化防止層２０上に成長した窒化物半導体層、例えば窒化ガリウム層を酸化することにより形成されている。すなわち、絶縁性酸化物層１６はガリウム酸化物（Ｇａ2Ｏ3）よりなる。
【００４６】
第２の実施形態の特徴として、絶縁性酸化物層１６の上に、例えばイリジウム酸化物よりなる金属酸化物電極１７が形成されている。これにより、絶縁性酸化物層１６における金属酸化物電極１７との界面近傍が還元されることを防止できるので、電極・絶縁膜界面の安定性を保つことができると共に、絶縁性酸化物層１６の絶縁性を良好に保つことができる。また、金属酸化物電極１７の上に、例えば下層の白金層と上層の金層との積層体からなる金属電極１８が形成されている。第２の実施形態においては、金属酸化物電極１７と金属電極１８とからゲート電極が構成されている。さらに、酸化防止層２０上におけるゲート電極のゲート長方向の両側に、酸化防止層２０とオーミック接触する一対のソース・ドレイン電極１９が形成されている。ソース・ドレイン電極１９は、例えば下層のチタン層と上層のアルミニウム層との積層体からなる。
【００４７】
このように、第２の実施形態に係るＨＥＭＴによると、窒化アルミニウムよりなる酸化防止層２０上に成長した窒化物半導体層が酸化されてなる絶縁性酸化物層１６、つまりゲート絶縁膜の上に、イリジウム酸化物よりなる金属酸化物電極１７が形成されている。ここで、イリジウム酸化物は導電性であるため、電極材料として使用可能である。また、ゲート電極となる金属酸化物電極１７内の金属（Ｉｒ）は既に酸化されているので、絶縁性酸化物層１６内の金属（Ｇａ）を還元することはない。
【００４８】
ところで、金属酸化物電極１７内の金属Ｉｒの酸化状態（酸化数）は、絶縁性酸化物層１６内の金属Ｇａの酸化状態と異なっていると共に、イリジウム酸化物の結晶の基本単位セル構造はガリウム酸化物の結晶の基本単位セル構造と異なる。このため、金属酸化物電極１７と絶縁性酸化物層１６との構造的親和性は、第１の実施形態の様に金属酸化物電極１７の主成分としてインジウム酸化物又はロジウム酸化物等を用いた場合と比べて劣るので、絶縁性酸化物層１６内に、例えば酸素空孔に起因する格子間ガリウム原子等の欠陥が発生する可能性がある。
【００４９】
しかしながら、本実施形態で金属酸化物電極１７の材料として用いるイリジウム酸化物は、耐酸化性に優れていると共に、格子間ガリウム原子に対する拡散障壁として作用する。そのため、仮にゲート絶縁膜となる絶縁性酸化物層１６内で還元反応により格子間ガリウム原子が生じた場合にも、該ガリウム原子は拡散することなく絶縁性酸化物層１６内にとどまり、最終的に再酸化される。従って、第１の実施形態と同様に第２の実施形態においても、電気的及び化学的に安定な電極・絶縁膜界面（金属酸化物電極１７と絶縁性酸化物層１６との界面）を実現できると共に、ゲートリーク電流が小さく且つ信頼性が高いゲート構造を実現できる。
【００５０】
図７は第２の実施形態に係るＨＥＭＴの電流電圧特性を示している。ここで、ゲート電圧値（ゲート・ソース間電圧値）ＶGSとして、順方向に（ゲート側が正電位になるように）０Ｖ、＋２Ｖ、＋４Ｖ、逆方向に（ゲート側が負電位になるように）ー２Ｖ、ー４Ｖ、ー６Ｖ、ー８Ｖ、ー１０Ｖ、ー１２Ｖを印加した。また、図７において、横軸にはドレイン電圧値（ソース・ドレイン間電圧値）ＶDSを示しており、縦軸には単位ゲート幅当たりのドレイン電流値（ソース・ドレイン間電流値）ＩDSを示している。前述のように、第２の実施形態に係るＨＥＭＴは、ゲート絶縁膜となる絶縁性酸化物層１６の絶縁特性が優れていると共に、金属酸化物電極１７と絶縁性酸化物層１６との界面における電気的特性及び化学的安定性が優れているため、図７に示すように、ドレイン耐圧は２００Ｖ以上にも達する。また、順方向に４Ｖ以上のゲート・ソース間電圧ＶGSを印加した場合にも、金属酸化物電極１７つまりゲート電極からのリーク電流は発生しておらず、良好な電流電圧特性が得られていることが分かる。
【００５１】
以下、第２の実施形態に係る半導体装置の製造方法について図面を参照しながら説明する。
【００５２】
図８（ａ）〜（ｃ）及び図９（ａ）、（ｂ）は、第２の実施形態に係る半導体装置の製造方法、具体的には、図６に示す、絶縁ゲート型のＨＥＭＴの製造方法の各工程を示す断面図である。
【００５３】
まず、図８（ａ）に示すように、ＭＯＣＶＤ法を用いて、例えば炭化ケイ素からなる基板１１上に、例えば窒化アルミニウムからなる厚さ１００ｎｍ程度のバッファ層１２と、例えば窒化ガリウムからなる厚さ３μｍ（３０００ｎｍ）程度のチャネル層１３と、例えばシリコンをドーパントとするｎ型の窒化アルミニウムガリウムからなる厚さ１５ｎｍ程度のキャリア供給層１４と、例えば窒化アルミニウムからなる厚さ２０〜５０ｎｍ程度の酸化防止層２０と、例えば窒化ガリウムからなる厚さ５０〜１００ｎｍ程度の絶縁膜形成層１６Ａとを順次成長させる。すなわち、基板１１上に、窒化物半導体よりなるエピタキシャル積層体を形成する。
【００５４】
次に、リソグラフィ法を用いて、トランジスタ領域をマスクする、シリコンよりなる保護膜（図示省略）を形成した後、酸化雰囲気中で基板１１に対して１〜２時間程度の熱酸化処理を行なうことにより、図８（ｂ）に示すように、エピタキシャル積層体が形成された基板１１上に素子分離絶縁膜１５を選択的に形成する。
【００５５】
次に、前述の保護膜を除去した後、酸化雰囲気中で基板１１に対して数分間程度の熱酸化処理を行なうことにより、図８（ｃ）に示すように、エピタキシャル積層体の上部にある絶縁膜形成層１６Ａから絶縁性酸化物層１６を形成する。
【００５６】
ところで、第２の実施形態においても、第１の実施形態と同様に、絶縁膜形成層１６Ａを加熱する時間の調節によって、絶縁性酸化物層１６の厚さを調節することができる。ここで、酸化防止層２０を構成する窒化アルミニウムの酸化速度は、絶縁膜形成層１６Ａを構成する窒化ガリウムの酸化速度と比べて５０分の１程度と極めて小さい。このため、絶縁膜形成層１６Ａに対する熱酸化処理は、酸化防止層２０で実質的に停止したものとみなすことができる。従って、絶縁膜形成層１６Ａを全て酸化させた場合にも、キャリア供給層１４まで酸化されることがないので、絶縁性酸化物層１６の厚さを絶縁膜形成層１６Ａの厚さによって実質的に調節できるようになる。その結果、絶縁ゲートを有する素子の動作特性に大きな影響を与える、ゲート絶縁膜の膜厚つまり絶縁性酸化物層１６の厚さに対する制御性を大幅に向上することができる。
【００５７】
次に、例えばスパッタ法を用いて、絶縁性酸化物層１６の上に、イリジウム酸化物よりなる厚さ２０ｎｍ程度の導電性金属酸化物膜を堆積し、引き続いて、該導電性金属酸化物膜の上に、厚さ５０ｎｍ程度の白金層と厚さ２００ｎｍ程度の金層とから構成される積層金属膜を堆積する。その後、リソグラフィ法及びドライエッチング法を用いて、堆積された積層金属膜及び導電性金属酸化物膜、つまりゲート電極形成用導電膜をパターニングすることにより、図９（ａ）に示すように、絶縁性酸化物層１６の上に金属酸化物電極１７を形成すると共に金属酸化物電極１７の上に金属電極１８を形成する。ここで、金属酸化物電極１７と金属電極１８との積層構造からゲート電極が構成される。その後、絶縁性酸化物層１６におけるゲート電極のゲート長方向の両側に対して選択的にエッチングを行なうことにより、絶縁性酸化物層１６に一対の開口部を設けて該一対の開口部から酸化防止層２０を露出させた後、酸化防止層２０における該一対の開口部からの露出部分の上に、例えばスパッタ法を用いて、厚さ２０ｎｍ程度のチタン層と厚さ２００ｎｍ程度のアルミニウム層とからなる積層金属膜を堆積する。続いて、リソグラフィ法及びドライエッチング法を用いて、堆積された積層金属膜をパターニングすることにより、図９（ｂ）に示すように、酸化防止層２０と接続する一対のソース・ドレイン電極１９を形成する。
【００５８】
このように、第２の実施形態に係るＨＥＭＴの製造方法においては、窒化ガリウムからなる絶縁膜形成層１６Ａを熱酸化することにより、基板１１上のエピタキシャル積層体の上面に絶縁性酸化物層１６を形成した後、絶縁性酸化物層１６つまりゲート絶縁膜の直上に、イリジウム酸化物よりなる金属酸化物電極１７を形成し、その後、金属酸化物電極１７の上に金属電極１８を形成する。
【００５９】
すなわち、第２の実施形態によると、窒化物半導体自体を酸化することにより形成された絶縁性酸化物層１６をゲート絶縁膜として用いていると共に、金属酸化物電極１７をゲート電極（正確にはその下層部分）として用いている。すなわち、金属酸化物電極１７中の金属は既に酸化物となっているため、ゲート絶縁膜となる絶縁性酸化物層１６を構成する金属酸化物（Ｇａ酸化物）が電極材料によって還元されることを防止できる。その結果、絶縁性酸化物層１６つまりゲート絶縁膜上に金属膜を直接堆積する場合に生じるようなゲート絶縁膜内の欠陥、例えば酸素空孔等が生じることがない。従って、このような欠陥に起因するリーク電流の発生を防止できると共に、電極・絶縁膜界面の電気的特性を安定化させることができ、それによりゲート絶縁膜の信頼性を向上させることができる。
【００６０】
尚、第２の実施形態において、金属酸化物電極１７の構成材料としてイリジウム酸化物を用いたが、これに代えて、ルテニウム（Ｒｕ）酸化物又は錫酸化物等を用いても同様の効果が得られる。
【００６１】
また、第２の実施形態において、図８（ｃ）に示す工程で、絶縁膜形成層１６Ａを全て酸化して、同程度の厚さを有する絶縁性酸化物層１６を形成したが、これに代えて、絶縁膜形成層１６Ａの上部のみを酸化して絶縁性酸化物層１６を形成すると共に絶縁性酸化物層１６の下側に未酸化の絶縁膜形成層１６Ａ（つまり窒化ガリウム層）を残存させてもよい。また、絶縁膜形成層１６Ａの厚さを５０〜１００ｎｍ程度としたが、絶縁膜形成層１６Ａの厚さは特に限定されるものではなく、例えば５〜１０ｎｍ程度まで薄くしてもよい。いずれの場合であっても、酸化防止層２０上に、絶縁膜形成層１６Ａの酸化によって絶縁性酸化物層１６が形成されるため、絶縁性酸化物層１６つまりゲート絶縁膜の膜質が良好になると共に、絶縁性酸化物層１６とその下側の酸化防止層２０（又は未酸化の絶縁膜形成層１６Ａ）との接触界面も極めて清浄になる。
【００６２】
また、第２の実施形態において、酸化防止層２０の構成材料として窒化アルミニウムを用いたが、これに限られず、例えばガリウム又はインジウム等を含む窒化アルミニウムを用いてもよい。但し、酸化防止層２０の酸化速度をより小さくするためには、酸化防止層２０におけるアルミニウムの組成を相対的に大きくすることが好ましい。
【００６３】
また、第２の実施形態において、絶縁性酸化物層１６を形成するための絶縁膜形成層１６Ａつまり被酸化層の材料として、窒化ガリウムを用いたが、これに限られず、良質な絶縁性酸化物層を形成できる他の窒化ガリウム系半導体、例えば窒化アルミニウムガリウム、窒化インジウムガリウム又は窒化インジウムアルミニウムガリウム等を用いてもよい。
【００６４】
また、第２の実施形態において、絶縁膜形成層１６Ａに対して熱酸化を行なうことにより絶縁性酸化物層１６を形成したが、これに代えて、絶縁性に優れた良質な酸化膜を形成できる他の方法、例えばイオン注入法又はプラズマドーピング法等を絶縁膜形成層１６Ａに対して用いることにより絶縁性酸化物層１６を形成してもよい。
【００６５】
また、第２の実施形態において、絶縁ゲートを有する半導体装置として、窒化ガリウムよりなるチャネル層１３と、ｎ型の窒化アルミニウムガリウムよりなるキャリア供給層１４とを備えたＨＥＭＴを形成したが、これに限られず、能動層に、例えば窒化ガリウム、窒化アルミニウムガリウム、窒化インジウムガリウム又は窒化インジウムアルミニウムガリウム等を用いたＨＥＭＴ又はＦＥＴを形成してもよい。但し、ＨＥＭＴを形成する場合、通常、キャリア供給層１４のエネルギーギャップがチャネル層１３のエネルギーギャップよりも大きくなるように、チャネル層１３及びキャリア供給層１４のそれぞれを構成する材料を選択する必要がある。
【００６６】
また、第２の実施形態において、基板１１を構成する材料として炭化ケイ素を用いたが、これに代えて、チャネル層１３等の III族窒化物半導体層をエピタキシャル成長させることができる他の基板材料、例えば窒化ガリウム又はサファイア等を用いてもよい。
【００６７】
また、第２の実施形態において、金属電極１８を構成する金属材料、及びソース・ドレイン電極１９を構成する金属材料はそれぞれ特に限定されるものではない。但し、金属酸化物電極１７上に形成される金属電極１８が、本実施形態の様に、プラチナ、パラジウム、イリジウム、ルテニウム又はロジウム等の貴金属よりなると、次のような効果が得られる（本実施形態では、白金層と金層との積層体からなる金属電極１８を用いている）。すなわち、これらの貴金属は耐酸化性を有するため、金属電極１８の形成時に、金属電極１８と金属酸化物電極１７との間で酸化還元反応が起きることを防止できるので、両電極間に良好な界面が形成される。このため、金属酸化物電極１７が金属電極１８によって還元され、その結果、還元された金属酸化物電極１７が絶縁性酸化物層１６によって再び酸化されてしまう事態、つまり、ゲート絶縁膜となる絶縁性酸化物層１６が金属酸化物電極１７によって還元されてしまう事態を回避できるので、リーク電流が小さく且つ信頼性の高い積層ゲート構造を実現できる。
【００６８】
また、第２の実施形態において、絶縁性酸化物層１６上に金属酸化物電極１７及び金属電極１８を積層して形成した後、絶縁性酸化物層１６に開口部を設けて酸化防止層２０上にソース・ドレイン電極１９を設けたが、これに代えて、ソース・ドレイン電極１９を金属酸化物電極１７及び金属電極１８よりも先に形成してもよい。
【００６９】
【発明の効果】
本発明によると、窒化物半導体自体を酸化することにより形成されたゲート絶縁酸化膜の上に、導電性金属酸化物よりなるゲート電極が形成されているため、ゲート絶縁酸化膜が電極材料によって還元されることを防止できる。その結果、ゲート絶縁酸化膜上に金属膜を直接堆積する場合と比べて、酸素空孔等のゲート絶縁膜内欠陥の発生を抑制できる。従って、このような欠陥に起因するリーク電流の発生を防止できると共に、電極・絶縁膜界面を電気的及び化学的に安定化させることができ、それにより信頼性に優れたゲート構造を実現できる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体装置の断面図である。
【図２】本発明の第１の実施形態に係る半導体装置の電流電圧特性を示す図である。
【図３】本発明の第１の実施形態に係る半導体装置のゲートリーク電流と、従来のＭＯＳＦＥＴのゲートリーク電流とを比較した結果を示す図である。
【図４】（ａ）〜（ｃ）は本発明の第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図５】（ａ）及び（ｂ）は本発明の第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図６】本発明の第２の実施形態に係る半導体装置の断面図である。
【図７】本発明の第２の実施形態に係る半導体装置の電流電圧特性を示す図である。
【図８】（ａ）〜（ｃ）は本発明の第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図９】（ａ）及び（ｂ）は本発明の第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図１０】従来の半導体装置の断面図である。
【符号の説明】
１１ 基板
１２ バッファ層
１３ チャネル層
１４ キャリア供給層
１５ 素子分離絶縁膜
１６ 絶縁性酸化物層
１６Ａ 絶縁膜形成層
１７ 金属酸化物電極
１８ 金属電極
１９ ソース・ドレイン電極
２０ 酸化防止層
Claims (7)
- 窒化物半導体が酸化されてなる絶縁性酸化物層と、
前記絶縁性酸化物層の上に形成されており、導電性金属酸化物よりなる電極とを備えていることを特徴とする半導体装置。 - 前記導電性金属酸化物は、インジウム酸化物、又はインジウムと錫との合金の酸化物であることを特徴とする請求項１に記載の半導体装置。
- 前記導電性金属酸化物は、ロジウム酸化物であることを特徴とする請求項１に記載の半導体装置。
- 前記導電性金属酸化物は、イリジウム酸化物、ルテニウム酸化物、又は錫酸化物であることを特徴とする請求項１に記載の半導体装置。
- 前記電極上に形成された金属層をさらに備えていることを特徴とする請求項１〜４のいずれか１項に記載の半導体装置。
- 前記金属層は貴金属よりなることを特徴とする請求項５に記載の半導体装置。
- 前記貴金属は、プラチナ、パラジウム、イリジウム、ルテニウム又はロジウムを含むことを特徴とする請求項６に記載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002142410A JP3986887B2 (ja) | 2002-05-17 | 2002-05-17 | 半導体装置 |
| US10/417,138 US20030213975A1 (en) | 2002-05-17 | 2003-04-17 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002142410A JP3986887B2 (ja) | 2002-05-17 | 2002-05-17 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003332356A JP2003332356A (ja) | 2003-11-21 |
| JP3986887B2 true JP3986887B2 (ja) | 2007-10-03 |
Family
ID=29417002
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002142410A Expired - Fee Related JP3986887B2 (ja) | 2002-05-17 | 2002-05-17 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20030213975A1 (ja) |
| JP (1) | JP3986887B2 (ja) |
Families Citing this family (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7030428B2 (en) * | 2001-12-03 | 2006-04-18 | Cree, Inc. | Strain balanced nitride heterojunction transistors |
| JP4209136B2 (ja) * | 2002-05-30 | 2009-01-14 | パナソニック株式会社 | 半導体装置及びその製造方法 |
| US6982204B2 (en) * | 2002-07-16 | 2006-01-03 | Cree, Inc. | Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses |
| US7078743B2 (en) * | 2003-05-15 | 2006-07-18 | Matsushita Electric Industrial Co., Ltd. | Field effect transistor semiconductor device |
| US7439555B2 (en) * | 2003-12-05 | 2008-10-21 | International Rectifier Corporation | III-nitride semiconductor device with trench structure |
| US7008833B2 (en) * | 2004-01-12 | 2006-03-07 | Sharp Laboratories Of America, Inc. | In2O3thin film resistivity control by doping metal oxide insulator for MFMox device applications |
| US7901994B2 (en) * | 2004-01-16 | 2011-03-08 | Cree, Inc. | Methods of manufacturing group III nitride semiconductor devices with silicon nitride layers |
| US7045404B2 (en) * | 2004-01-16 | 2006-05-16 | Cree, Inc. | Nitride-based transistors with a protective layer and a low-damage recess and methods of fabrication thereof |
| US7612390B2 (en) | 2004-02-05 | 2009-11-03 | Cree, Inc. | Heterojunction transistors including energy barriers |
| US7170111B2 (en) * | 2004-02-05 | 2007-01-30 | Cree, Inc. | Nitride heterojunction transistors having charge-transfer induced energy barriers and methods of fabricating the same |
| US7432142B2 (en) * | 2004-05-20 | 2008-10-07 | Cree, Inc. | Methods of fabricating nitride-based transistors having regrown ohmic contact regions |
| US7084441B2 (en) | 2004-05-20 | 2006-08-01 | Cree, Inc. | Semiconductor devices having a hybrid channel layer, current aperture transistors and methods of fabricating same |
| US7238560B2 (en) * | 2004-07-23 | 2007-07-03 | Cree, Inc. | Methods of fabricating nitride-based transistors with a cap layer and a recessed gate |
| US20060017064A1 (en) * | 2004-07-26 | 2006-01-26 | Saxler Adam W | Nitride-based transistors having laterally grown active region and methods of fabricating same |
| US7709859B2 (en) * | 2004-11-23 | 2010-05-04 | Cree, Inc. | Cap layers including aluminum nitride for nitride-based transistors |
| US7456443B2 (en) * | 2004-11-23 | 2008-11-25 | Cree, Inc. | Transistors having buried n-type and p-type regions beneath the source region |
| US7161194B2 (en) * | 2004-12-06 | 2007-01-09 | Cree, Inc. | High power density and/or linearity transistors |
| US7355215B2 (en) * | 2004-12-06 | 2008-04-08 | Cree, Inc. | Field effect transistors (FETs) having multi-watt output power at millimeter-wave frequencies |
| US7465967B2 (en) | 2005-03-15 | 2008-12-16 | Cree, Inc. | Group III nitride field effect transistors (FETS) capable of withstanding high temperature reverse bias test conditions |
| US8575651B2 (en) * | 2005-04-11 | 2013-11-05 | Cree, Inc. | Devices having thick semi-insulating epitaxial gallium nitride layer |
| US7626217B2 (en) * | 2005-04-11 | 2009-12-01 | Cree, Inc. | Composite substrates of conductive and insulating or semi-insulating group III-nitrides for group III-nitride devices |
| US7615774B2 (en) * | 2005-04-29 | 2009-11-10 | Cree.Inc. | Aluminum free group III-nitride based high electron mobility transistors |
| US7544963B2 (en) | 2005-04-29 | 2009-06-09 | Cree, Inc. | Binary group III-nitride based high electron mobility transistors |
| US9331192B2 (en) | 2005-06-29 | 2016-05-03 | Cree, Inc. | Low dislocation density group III nitride layers on silicon carbide substrates and methods of making the same |
| US20070018198A1 (en) * | 2005-07-20 | 2007-01-25 | Brandes George R | High electron mobility electronic device structures comprising native substrates and methods for making the same |
| JP2007149794A (ja) * | 2005-11-25 | 2007-06-14 | Matsushita Electric Ind Co Ltd | 電界効果トランジスタ |
| US7709269B2 (en) | 2006-01-17 | 2010-05-04 | Cree, Inc. | Methods of fabricating transistors including dielectrically-supported gate electrodes |
| US7592211B2 (en) | 2006-01-17 | 2009-09-22 | Cree, Inc. | Methods of fabricating transistors including supported gate electrodes |
| JP4705481B2 (ja) * | 2006-01-25 | 2011-06-22 | パナソニック株式会社 | 窒化物半導体装置 |
| JP5183913B2 (ja) * | 2006-11-24 | 2013-04-17 | 住友電工デバイス・イノベーション株式会社 | 半導体装置の製造方法 |
| US8502272B2 (en) | 2007-05-16 | 2013-08-06 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Metal-oxide-semiconductor high electron mobility transistors and methods of fabrication |
| JP5564842B2 (ja) * | 2009-07-10 | 2014-08-06 | サンケン電気株式会社 | 半導体装置 |
| US9378965B2 (en) * | 2009-12-10 | 2016-06-28 | Infineon Technologies Americas Corp. | Highly conductive source/drain contacts in III-nitride transistors |
| JP5913816B2 (ja) | 2011-02-21 | 2016-04-27 | 富士通株式会社 | 半導体装置の製造方法 |
| US9525054B2 (en) | 2013-01-04 | 2016-12-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | High electron mobility transistor and method of forming the same |
| JP6029538B2 (ja) * | 2013-05-31 | 2016-11-24 | サンケン電気株式会社 | 半導体装置 |
| JP6135487B2 (ja) | 2013-12-09 | 2017-05-31 | 富士通株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP7067702B2 (ja) * | 2017-06-30 | 2022-05-16 | 国立研究開発法人物質・材料研究機構 | 窒化ガリウム系の半導体装置及びその製造方法 |
| CN111199873A (zh) * | 2020-01-09 | 2020-05-26 | 西安交通大学 | 一种基于超临界的高质量宽禁带半导体氧化工艺及制备的氮化镓和应用 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5650637A (en) * | 1982-04-30 | 1997-07-22 | Seiko Epson Corporation | Active matrix assembly |
| US6313539B1 (en) * | 1997-12-24 | 2001-11-06 | Sharp Kabushiki Kaisha | Semiconductor memory device and production method of the same |
| JP2000349254A (ja) * | 1999-06-02 | 2000-12-15 | Sony Corp | 誘電体キャパシタおよびメモリならびにそれらの製造方法 |
| US6518609B1 (en) * | 2000-08-31 | 2003-02-11 | University Of Maryland | Niobium or vanadium substituted strontium titanate barrier intermediate a silicon underlayer and a functional metal oxide film |
| JP3681632B2 (ja) * | 2000-11-06 | 2005-08-10 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
-
2002
- 2002-05-17 JP JP2002142410A patent/JP3986887B2/ja not_active Expired - Fee Related
-
2003
- 2003-04-17 US US10/417,138 patent/US20030213975A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003332356A (ja) | 2003-11-21 |
| US20030213975A1 (en) | 2003-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3986887B2 (ja) | 半導体装置 | |
| US7307292B2 (en) | Semiconductor device and method for fabricating the same | |
| JP6251071B2 (ja) | 半導体装置 | |
| JP5185341B2 (ja) | 半導体装置及びその製造方法 | |
| CN108140581B (zh) | 隧道场效应晶体管 | |
| WO2010074275A1 (ja) | ヘテロ接合電界効果トランジスタ、ヘテロ接合電界トランジスタの製造方法、および電子装置 | |
| WO2009119103A1 (ja) | 半導体基板、半導体装置、および半導体装置の製造方法 | |
| CN109037324B (zh) | 在断态期间具有高应力顺应性的hemt晶体管及其制造方法 | |
| JP2008010803A (ja) | 窒化物半導体電界効果トランジスタ | |
| JP2008078526A (ja) | 窒化物半導体装置及びその製造方法 | |
| CN111834452A (zh) | 电子器件 | |
| JP2003258258A (ja) | 半導体装置およびその製造方法 | |
| JP2008227073A (ja) | 窒化物半導体積層構造の形成方法および窒化物半導体素子の製造方法 | |
| JP5071761B2 (ja) | 窒化物半導体電界効果トランジスタ | |
| JP2019012827A (ja) | 窒化ガリウム系の半導体装置及びその製造方法 | |
| JP5510325B2 (ja) | 電界効果トランジスタ | |
| JP4869564B2 (ja) | 窒化物半導体装置及びその製造方法 | |
| JP3984471B2 (ja) | 半導体装置及びその製造方法 | |
| JP2000208760A (ja) | 電界効果トランジスタ | |
| JP2013055224A (ja) | 半導体装置およびその製造方法 | |
| JP7308593B2 (ja) | 窒化物半導体装置 | |
| US7238970B2 (en) | Semiconductor device and method for fabricating the same | |
| JP2009289827A (ja) | へテロ接合を有する半導体装置とその製造方法 | |
| JP4850410B2 (ja) | 窒化物半導体装置及びその製造方法 | |
| US6933181B2 (en) | Method for fabricating semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050412 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070608 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070619 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070711 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100720 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110720 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110720 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120720 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |