JP2008510296A - デュアル・ゲートｃｍｏｓの製造 - Google Patents

デュアル・ゲートｃｍｏｓの製造 Download PDF

Info

Publication number
JP2008510296A
JP2008510296A JP2007525407A JP2007525407A JP2008510296A JP 2008510296 A JP2008510296 A JP 2008510296A JP 2007525407 A JP2007525407 A JP 2007525407A JP 2007525407 A JP2007525407 A JP 2007525407A JP 2008510296 A JP2008510296 A JP 2008510296A
Authority
JP
Japan
Prior art keywords
gate electrode
layer
electrode material
gate
active device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007525407A
Other languages
English (en)
Inventor
マルクス、ムラー
ペーター、ストルク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips NV
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips NV, Koninklijke Philips Electronics NV filed Critical Koninklijke Philips NV
Publication of JP2008510296A publication Critical patent/JP2008510296A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28097—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a metallic silicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H01L29/4975—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2 being a silicide layer, e.g. TiSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Composite Materials (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本発明は、ＣＭＯＳ素子を製造する方法に関し、その方法は、絶縁材料層（１０２）をその中に有する半導体基板（１０１）を準備するステップと、絶縁層（１０２）の上に第１の材料層（１０６）を形成するステップとを備え、第１の材料層（１０６）の厚さが、第１の能動素子を担持する第１の領域（１０３）では、第２の能動素子を担持する第２の領域（１０４）より薄い。次いで、第２の材料層（１０７）が、第１の材料層（１０６）上に形成され、次いで、その構造体に熱処理が行われて、第１と第２の材料が合金化される。第１の領域上の両層部分は全体が合金化されるが、第２の領域上の両層部分はそうはならず、その結果、第１の材料層（１０６）の一部分（１０９）が残留する。

Description

本発明は、一般に、例えばＮＭＯＳ及びＰＭＯＳトランジスタ各々の１つ又は複数から構成されるＣＭＯＳ素子など、各々がゲート電極を有する複数の能動素子領域を含む半導体素子を製造する方法に関する。
従来の金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）は、ゲート電極を形成するために、その良好な熱安定性、即ち高温処理に耐え得る性質を鑑みて多結晶シリコンを使用する。より具体的には、多結晶シリコンを基にした材料の熱安定性が良好なので、注入済みのソース及びドレイン領域を形成／活性化する間、それらの高温アニールが可能になる。更に、多結晶シリコンを基にした材料は、効果的に、トランジスタの下位層チャネル領域中へのドーパント・イオンの注入を阻止し、それによって、ゲート電極の形成及びパターン形成が終了した後、自己整合式ソース及びドレイン領域の形成が容易に行える。
しかし、多結晶シリコンを基にしたゲート電極は、それに関連する数多くの問題を有し、その結果、ＮＭＯＳ及びＰＭＯＳ素子各々のゲート材として２つの異なる材料が使用されるＣＭＯＳ構造体が提案されてきており、従って、適切な集積技法が必要になっている。
現在、２つのその種の集積技法が提案されている。デュアル・メタル・ゲート・プロセスとして知られている第１の技法は、仕事関数φＡを有する第１の電極材ＡをＮＭＯＳ及びＰＭＯＳ素子の両方に形成させ、それを１つのトランジスタ・タイプから完全に除去し、次いで、仕事関数φＢを有する第２のゲート電極材Ｂを一様に形成させ、その後、最終ゲート・パターン形成プロセスを行うことから成る。しかし、この技法では、ゲート酸化物を損傷せずに第１のゲート電極材を完全に除去することに関して、大きな困難が生じる。
第２の技法は、米国特許第６，５１８，１５４号に記載されており、同特許には、共通の半導体基板上に形成されたＮＭＯＳ及びＰＭＯＳトランジスタなどの複数の能動素子を含む半導体素子を製造するプロセスが記載されている。記載されているプロセスでは、第１の金属の第１の被覆層が、基板上に形成されたゲート絶縁層上に形成され、次いで、マスキング層セグメントが、第１の能動素子の領域の金属層上に被せられ、第２の金属又は半金属の第２の被覆層が、そこで出来た構造体の上面上に形成され、そのマスキング及び被マスキング上面を覆う。次に、構造体は、不活性雰囲気中で高温で熱処理が行われて、第１及び第２の被覆層が接触している所（即ち第２の能動素子の領域中）ではそれらの間に合金化又はケイ素化反応を生じさせ、他方、第１の素子の領域では、マスキング・セグメントが、そのような合金化又はケイ素化を防止する。次いで、第２の被覆層及びマスキング・セグメントが第１の能動素子の領域から除去され、第１の素子の領域に第１の材料の第１のゲート電極層を残し、第２の能動素子の領域に合金化された第１及び第２の材料の第２のゲート電極層を残す。最後に、ゲート電極層がパターン化される。
本発明の目的は、隣接する２つの能動素子領域にゲート電極層を形成するのにマスキング層を必要としない、少なくとも異なる２つのタイプの複数の能動素子を有する半導体素子を製造するためのデュアル・ゲート・プロセスを提供することである。本発明の目的は又、そのようなプロセスに従って製造された半導体素子を含む集積回路を提供することである。
本発明によれば、半導体基板の第１及び第２の各々の領域に設けられ、第１及び第２各々のタイプである第１及び第２の能動素子を備える半導体素子を製造する方法であって、ゲート絶縁層を形成するステップと、前記半導体基板上で前記ゲート絶縁層上に第１のゲート電極材料の層を形成するステップと、前記第１のゲート電極材料の前記層上に第２のゲート電極材料の層を形成するステップであって、前記ゲート電極材料の層の１つが、第２の能動素子に於けるその層に比較して前記第１の能動素子に於ける方が厚さが薄いステップとを備え、更に、前記第１及び第２のゲート電極材料が、前記第１の能動素子に於いてのみ、ほぼ、それらの層各々の厚さ全体に亘って合金化されるように、前記第１及び第２のゲート電極材料の前記層を処理するステップを備える方法が提供される。
即ち、ゲート材料の１つの層の厚さが、半導体基板の一方の領域に於いて、他方の領域の厚さよりも意図的に厚く作られているので、この構造体が、２つのゲート電極材料の合金化を生じさせるために高温で熱処理を受けるとき、その合金は、ゲート電極材料層の薄い方の部分を有する第１の領域の基板上でのみゲート絶縁層に到達し、ゲート電極材料層の厚い方の部分を有する第２の領域では、合金化処理後、ゲート絶縁層の直近に第１の材料層が残る。その結果、米国特許第６，５１８，１５４号に記載のプロセスと全く同様に、マスキング・セグメントを必要とせずに、第１の領域のゲート電極層の仕事関数は、合金形態の２つの材料によって決定され、第２の領域の仕事関数は、第１のゲート電極材料の残留層によって決定される。
好ましい実施形態では、第１のゲート電極材料の層は、厚さが、第２の能動素子に於けるよりも前記第１の能動素子に於ける方が薄い。第２のゲート電極材料の前記層が、次いで、前記第１のゲート電極材料の層上に一様に形成させる。
有益には、前記第１のゲート電極材料が、Ｍｏ、Ｗ、Ｔｉ、Ｐｔ、又はＡｌから選択される金属を備える。前記第２のゲート電極材料は又、周期律表のＩＩＡ〜ＶＩＡ、ＩＢ、ＩＩＩＢ〜ＶＩＩＩＢ族の元素又はランタン系列元素、或いはシリコンから選択されることができる。処理するステップは、不活性雰囲気中の高温での熱処理を備える。各々のゲート電極をパターン形成する前に、第２の能動領域の２つの層が合金化された部分が、好ましくは除去される。
本発明は、上記の方法に従って製造されるＣＭＯＳ半導体素子を含む集積回路にも適用され、第１の能動素子がＰＭＯＳトランジスタを備え、第２の能動素子がＮＭＯＳトランジスタを備える。
本発明の極めて一般的な方法は、より詳細に後述されるように、例えば、低電力技術基盤として、ＮＭＯＳ用Ｎ＋添加型多結晶シリコン・ゲートをＰＭＯＳ素子用高濃度ホウ素ＮｉＳｉゲートと共にコインテグレーションするのに比較的容易に適用されることができる。
本発明のこれら及び他の態様は、本明細書に記載の実施形態から明らかになり、又、それらを参照して説明される。
次に、本発明の実施形態が、単なる例として、添付図面を参照して説明される。
先ず、異なる導電チャネル・タイプ（即ちＮＭＯＳ及びＰＭＯＳトランジスタ）のシリコンを基にしたＭＯＳトランジスタを共通の半導体基板１００内又は上にＣＭＯＳ素子として形成する本発明の例示的実施形態による一般的なプロセス方式が、図面の図１Ａ〜１Ｅを参照してより詳細にここに説明される。
図面の図１Ａを参照すると、通常単結晶シリコンからなる半導体基板１０１に形成されたシャロー・トレンチ・アイソレーションＳＴＩなどの少なくとも１つの分離手段１０５を備える初期構造体１００が準備され、この分離手段１０５は、例えば従来のドーパント拡散又は注入によって基板１０１中に形成されたｐ型ウェル領域１０３とｎ型ウェル領域１０４（以後トランジスタ前駆体領域と呼ぶ）とを電気的に分離するためのものである。初期構造体１００は、薄いゲート絶縁層１０２、通常、熱酸化などによって基板１０１上面に接して形成される酸化シリコン（Ｓｉ）層を更に有する。
図面の図１Ｂを参照すると、その仕事関数φＡによって定義される第１の材料Ａの層１０６が、１つの能動素子（例えばＮＭＯＳ素子）のゲート電極の製造に使用される領域では、その補完的能動素子（例えばＰＭＯＳ素子）のゲート電極の製造に使用される領域より意図的に大きな厚さになるように厚さを変化させて、ゲート絶縁層１０２上に直接形成される。第１の材料は、化学気相成長（ＣＶＤ）など、薄いゲート絶縁層１０２を材質的に損傷することのない適切な低エネルギー形成プロセスを用いてゲート絶縁層１０２上に形成されることができるＭｏ、Ｗ、Ｔｉ、Ｐｔ、又はＡｌなどの金属を好ましくは備える。
次に、図面の図１Ｃを参照すると、第２の材料Ｂの層１０７が、第１の材料の層１０６上に一様に形成される。第２の材料は、例えば、周期律表のＩＩＡ〜ＶＩＡ、ＩＢ、ＩＩＩＢ〜ＶＩＩＩＢ族の元素及びランタン系列元素、又はシリコンから選択される金属又は半金属を備えることができ、ＣＶＤ、ＬＰＣＶＤ、ＰＶＤなどを含む適切な形成技法によって形成されることができる。
次に、図面の図１Ｄを参照すると、化学反応が、第１と第２の材料との間で起こされて、合金ＡＸＢＹの層１０８を形成する。この化学反応は、通常、第１と第２の材料の間に合金（又はケイ素化）反応を生じさせる不活性雰囲気中の高温での熱処理によって起こされる。第１の材料Ａの層１０６の厚さ変化量は、補完的能動素子領域の材料のみに両方の層１０６、１０７の合計厚さにおいて合金化が行われ、将来のゲート電極の仕事関数φＡｘＢｙを生じさせるように、（用いられる材料Ａ及びＢ並びにそれらの間に所望の化学反応を生じるために用いる処理に応じて）計算される。第１の材料Ａが大きい方の厚さを呈する能動素子の領域では、合金は第１の材料Ａの層１０６の上部にのみ形成され、ゲート絶縁層１０２に隣接して原材料Ａの部分１０９を残し、元来の仕事関数φＡがその将来のゲート電極用に保持される。
図面の図１Ｅを参照すると、出来上がったゲート電極層は、次いで図示の通り、パターン成形されて、ＭＯＳトランジスタ及びそれに隣接する補完的ＭＯＳトランジスタ用の各々のゲート１１０ａ、１１０ｂを形成する。有益なことには、第１の材料Ａの厚さが大きい方の能動素子領域の２つの層の合金部分が、各々のゲート電極のパターン形成前に除去される。
このように、上記の方法は、ＣＭＯＳに適用するデュアル・ゲート電極の製造を可能にする。
本発明の方法の特定の例示的適用では、低電力用途用にＦＵＳＩ予注入ＮｉＳｉ（ＰＭＯＳ素子用）をＮ＋多結晶シリコン・ゲート（ＮＭＯＳ素子用）とコインテグレーションする例示的方法が、図２Ａ〜２Ｆを参照して以下に説明される。
疑問を避けるため、用語「ＦＵＳＩ」は、「Ｆｕｌｌｙ Ｓｉｌｉｃｉｄｅｄ」を表し、一般に使用され、Ｓｉが全てケイ化物（例えばＮｉＳｉとして）に転換されたトランジスタ・ゲートを、従来のゲートの上部のみがケイ素化されたものから区別する用語である。上記で使われた用語「コインテグレーション」は、ＣＭＯＳ素子の実現性のある技術基盤に関係し、又、より高い駆動電流を可能にするなどのために、従来使用されているＰ＋多結晶シリコン・ゲートが、ここに記載の方法により、より進歩した金属ＦＵＳＩ ＮｉＳｉゲートで置き換えられる場合に、本発明の例示的実施形態を直接に適用することに関係する。例えば、ケイ素化に先立って注入され、それによってＰＭＯＳ素子用ｐ型ゲートを形成するホウ素の偏析をゲート酸化物界面に呈するＮｉ―Ｆｕｌｌｙ Ｓｉｌｉｃｉｄｅｄ（Ｎｉ−ＦＵＳＩ）ゲートを、ＮＭＯＳ素子用Ｎ＋多結晶シリコン・ゲートとコインテグレーションする場合が考えられる。ＦＵＳＩゲートの原理に関する別の情報が、例えば、Ｋｅｄｚｉｅｒｓｋｉ等の「Ｔｈｒｅｓｈｏｌｄ ｖｏｌｔａｇｅ ｃｏｎｔｒｏｌ ｉｎ ＮｉＳｉ−ｇａｔｅｄ ＭＯＳＦＥＴＳ ｔｈｒｏｕｇｈ ｓｉｌｉｃｉｄａｔｉｏｎ ｉｎｄｕｃｅｄ ｉｍｐｕｒｉｔｙ ｓｅｇｒｅｇａｔｉｏｎ（ＳＩＩＳ）」ＩＥＤＭ ２００３、及びＣａｂｒａｌ等の「Ｄｕａｌ Ｗｏｒｋ―ｆｕｎｃｔｉｏｎ Ｆｕｌｌｙ Ｓｉｌｉｃｉｄｅｄ Ｍｅｔａｌ Ｇａｔｅｓ」ＶＬＳＩ ２００４に見出されることができる。
そこで、図面の図２Ａを参照すると、第１の段階で、比較的厚い多結晶シリコンの層２００が、高い誘電率（即ち高−Ｋ）を有するゲート酸化物の薄い層１０２上にほぼ一様に形成させる。繰り返しになるが、ゲート酸化物層１０２は、シャロー・トレンチ・アイソレーションＳＴＩ領域１０５によって電気的に分離されている１対のトランジスタ前駆体領域１０３、１０４がその中に形成された半導体基板の上面上に形成される。
次に、標準的ＣＭＯＳトランジスタ・プロセスの流れと同様に、ゲート電極領域が、図面の図２Ｂに概略的に示される通り、Ｎ＋（リンＰ）２０２及びＰ＋（ホウ素Ｂ）２０４各々を注入され、その後、従来のゲート及びスペーサ・エッチング・プロセスが実施されて、図面の図２Ｃに示される２つのゲート電極構造体２０６、２０８が生成される。
図面の図２Ｄを参照すると、Ｐ＋を注入された多結晶シリコン２１０は、当業者には明らかなように、ドーパント感応性エッチング・プロセス又は、代替として、追加リソグラフィ・ステップによって、最初のゲート電極構造体２０６について部分的に除去される。
次に、図面の図２Ｅを参照すると、ニッケルＮｉのほぼ一様な層２１２が、ゲート電極構造体２０６、２０８、及びそれらの間のゲート酸化物層１０２上に形成され、素子全体が、不活性雰囲気中で高温で熱処理を受け、その結果、Ｎｉが両構造体２０６、２０８の多結晶シリコンと反応してＮｉＳｉを形成する（即ちケイ素化が生じる）。
しかし、図面の図２Ｆを参照すると、ケイ素化の深さは、多結晶シリコンの厚さによる。即ち、ＮＭＯＳ構造体２０８では、ゲートの上部２１４のみがＮｉＳｉに転換され、将来のゲート電極の仕事関数を残留多結晶シリコン２１６の元来の仕事関数、即ちφＮ＋Ｓｉに保持する。しかし、ＰＭＯＳ領域（構造体２０６）では、全てのＳｉ層２１０がＮｉＳｉに転換されて、ケイ素化プロセス全体でのゲート酸化物界面でのホウ素の偏析により、将来のゲート電極のｐ形仕事関数、即ちφＮｉＳｉ（Ｂ）を増加させる。図２Ｆに示されるように、化学反応が行われた後、標準的な選択的清浄化技法によって不反応残留Ｎｉは除去され、残りのゲート・パターン形成ステップは、従来のＣＭＯＳトランジスタ・プロセスの流れのそれらと同様でよい。
本発明の例示的実施形態により提案されたＰＭＯＳ用高濃度ホウ素Ｎｉ−ＦＵＳＩゲートと、ＮＭＯＳ用Ｎ＋添加多結晶シリコン・ゲートのコインテグレーションは、特に高−Ｋゲート酸化物用として、Ｐ＋及びＮ＋添加ゲートを使用する現在の技術を改善する極めて実用的な手立てであると考えられる。これは、高−Ｋ酸化物上のＰ＋添加多結晶シリコンは、仕事関数の無視できないシフトを蒙り、即ち、いわゆるフェルミ準位レベル・ピニングの影響を受け、又、Ｎ＋添加ゲートより高いポリ空乏化（ｐｏｌｙ−ｄｅｐｌｅｔｉｏｎ）を呈し、そのポリ空乏化は、半導体の性質に影響してゲートの容量を減少させる望ましくない結果となるからである。Ｎｉ−ＦＵＳＩゲートは、これらの問題を取り除くことができる。更に、高濃度ホウ素ＮｉＳｉゲートは、極めて良好なｐ形仕事関数をもたらす。
上記の実施形態は、本発明を限定するのではなく説明するものであり、当業者は、添付特許請求の範囲によって定義される本発明の範囲から逸脱することなく多くの代替実施形態を設計することができることに留意すべきである。特許請求の範囲において、カッコ内に記された参照符号は、特許請求の範囲を限定するものと解釈されるべきではない。言葉「備えている」及び「備える」などは、全体として、請求項又は明細書に列挙された要素やステップ以外の要素やステップの存在を排除するものではない。要素の単数表現は、その要素の複数表現を排除するものではなく、逆も同様である。本発明は、複数の個別の要素を備えるハードウェアによって実行されてもよく、適切にプログラムされたコンピュータによって実行されてもよい。複数の手段を列挙している装置請求項において、これら手段のいくつかが、同一の１つのハードウェア・アイテムによって実現されてもよい。ある種の方策が、互いに異なる独立した請求項に列挙されているからといって、それら方策の組合せを有利に使用することができないことを示すものではない。
ＣＭＯＳ素子を製造するための、本発明の例示的実施形態による一般的方法の或る処理ステップを示す、半導体素子構造の概略断面図である。 ＣＭＯＳ素子を製造するための、本発明の例示的実施形態による一般的方法の或る処理ステップを示す、半導体素子構造の概略断面図である。 ＣＭＯＳ素子を製造するための、本発明の例示的実施形態による一般的方法の或る処理ステップを示す、半導体素子構造の概略断面図である。 ＣＭＯＳ素子を製造するための、本発明の例示的実施形態による一般的方法の或る処理ステップを示す、半導体素子構造の概略断面図である。 ＣＭＯＳ素子を製造するための、本発明の例示的実施形態による一般的方法の或る処理ステップを示す、半導体素子構造の概略断面図である。 低電力用途に用いるためのＦＵＳＩホウ素予注入ＮｉＳｉ（ＰＭＯＳ素子用）とＮ＋多結晶シリコン・ゲート（ＮＭＯＳ用）とのコインテグレーションを達成するための、本発明の例示的実施形態による特定の方法の或る処理ステップを示す、半導体素子構造の概略断面図である。 低電力用途に用いるためのＦＵＳＩホウ素予注入ＮｉＳｉ（ＰＭＯＳ素子用）とＮ＋多結晶シリコン・ゲート（ＮＭＯＳ用）とのコインテグレーションを達成するための、本発明の例示的実施形態による特定の方法の或る処理ステップを示す、半導体素子構造の概略断面図である。 低電力用途に用いるためのＦＵＳＩホウ素予注入ＮｉＳｉ（ＰＭＯＳ素子用）とＮ＋多結晶シリコン・ゲート（ＮＭＯＳ用）とのコインテグレーションを達成するための、本発明の例示的実施形態による特定の方法の或る処理ステップを示す、半導体素子構造の概略断面図である。 低電力用途に用いるためのＦＵＳＩホウ素予注入ＮｉＳｉ（ＰＭＯＳ素子用）とＮ＋多結晶シリコン・ゲート（ＮＭＯＳ用）とのコインテグレーションを達成するための、本発明の例示的実施形態による特定の方法の或る処理ステップを示す、半導体素子構造の概略断面図である。 低電力用途に用いるためのＦＵＳＩホウ素予注入ＮｉＳｉ（ＰＭＯＳ素子用）とＮ＋多結晶シリコン・ゲート（ＮＭＯＳ用）とのコインテグレーションを達成するための、本発明の例示的実施形態による特定の方法の或る処理ステップを示す、半導体素子構造の概略断面図である。 低電力用途に用いるためのＦＵＳＩホウ素予注入ＮｉＳｉ（ＰＭＯＳ素子用）とＮ＋多結晶シリコン・ゲート（ＮＭＯＳ用）とのコインテグレーションを達成するための、本発明の例示的実施形態による特定の方法の或る処理ステップを示す、半導体素子構造の概略断面図である。

Claims (9)

  1. 半導体基板の第１及び第２の各々の領域に設けられ、第１及び第２各々のタイプである第１及び第２の能動素子を備える半導体素子を製造する方法であって、
    ゲート絶縁層を形成するステップと、
    前記半導体基板上で前記ゲート絶縁層上に第１のゲート電極材料の層を形成するステップと、
    前記第１のゲート電極材料の前記層上に第２のゲート電極材料の層を形成するステップであって、前記ゲート電極材料の両層の１つが、前記第２の能動素子に於けるその層に比較して前記第１の能動素子に於ける方が厚さが薄いステップと、
    前記第１及び第２のゲート電極材料が、前記第１の能動素子に於いてのみ、ほぼ、それらの層各々の厚さ全体に亘って合金化されるように、前記第１及び第２のゲート電極材料の前記層を処理するステップと
    を備える方法。
  2. 前記第１のゲート電極材料の層は、厚さが、前記第２の能動素子に於けるよりも前記第１の能動素子に於ける方が薄い、請求項１に記載の方法。
  3. 前記第２のゲート電極材料の層が、前記第１のゲート電極材料の層上に一様に形成される、請求項２に記載の方法。
  4. 前記第１のゲート電極材料が、Ｍｏ、Ｗ、Ｔｉ、Ｐｔ、又はＡｌから選択される金属を備える、請求項１に記載の方法。
  5. 前記第２のゲート電極材料が、周期律表のＩＩＡ〜ＶＩＡ、ＩＢ、ＩＩＩＢ〜ＶＩＩＩＢ族の元素又はランタン系列元素、或いはシリコンから選択される、請求項１に記載の方法。
  6. 前記処理するステップが、不活性雰囲気中の高温での熱処理を備える、請求項１に記載の方法。
  7. 各々のゲート電極をパターン形成する前に、前記第２の能動領域の前記２つの層が合金化された部分が除去される、請求項１に記載の方法。
  8. 前記第１の能動素子がＰＭＯＳトランジスタを備え、前記第２の能動素子がＮＭＯＳトランジスタを備える、請求項１に記載の方法。
  9. 請求項１の方法に従って製造されたＣＭＯＳ半導体素子。
JP2007525407A 2004-08-13 2005-08-01 デュアル・ゲートｃｍｏｓの製造 Withdrawn JP2008510296A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP04300538 2004-08-13
PCT/IB2005/052569 WO2006018762A2 (en) 2004-08-13 2005-08-01 Dual gate cmos fabrication

Publications (1)

Publication Number Publication Date
JP2008510296A true JP2008510296A (ja) 2008-04-03

Family

ID=35743674

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007525407A Withdrawn JP2008510296A (ja) 2004-08-13 2005-08-01 デュアル・ゲートｃｍｏｓの製造

Country Status (5)

Country Link
US (1) US7659154B2 (ja)
EP (1) EP1782466A2 (ja)
JP (1) JP2008510296A (ja)
CN (1) CN100521154C (ja)
WO (1) WO2006018762A2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006196610A (ja) * 2005-01-12 2006-07-27 Fujitsu Ltd 半導体装置及びその製造方法
JP2009503902A (ja) * 2005-08-01 2009-01-29 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体金属合金への完全変換により得られる金属ゲートｍｏｓｆｅｔ及びその製造方法
JP2009267342A (ja) * 2008-02-28 2009-11-12 Renesas Technology Corp 半導体装置の製造方法および半導体装置
JP2009545168A (ja) * 2006-07-28 2009-12-17 インターナショナル・ビジネス・マシーンズ・コーポレーション ゲート誘電体上に完全シリサイド化（ｆｕｓｉ）ゲート電極を選択的に形成する方法、及びその完全シリサイド化ゲート電極を有する半導体デバイス

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7638843B2 (en) * 2006-05-05 2009-12-29 Texas Instruments Incorporated Integrating high performance and low power multi-gate devices
US8105931B2 (en) * 2008-08-27 2012-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating dual high-k metal gates for MOS devices
US10276451B2 (en) 2017-08-17 2019-04-30 United Microelectronics Corp. Semiconductor structure and method for forming the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59125650A (ja) * 1983-01-07 1984-07-20 Toshiba Corp 半導体装置の製造方法
US6255204B1 (en) * 1999-05-21 2001-07-03 Motorola, Inc. Method for forming a semiconductor device
JP2002217313A (ja) * 2000-11-30 2002-08-02 Texas Instruments Inc 金属及び対応する金属珪化物から形成した各ゲートを有する相補形トランジスタ
US6518154B1 (en) * 2001-03-21 2003-02-11 Advanced Micro Devices, Inc. Method of forming semiconductor devices with differently composed metal-based gate electrodes
SG107563A1 (en) * 2001-07-31 2004-12-29 Agency Science Tech & Res Gate electrodes and the formation thereof
US6846734B2 (en) * 2002-11-20 2005-01-25 International Business Machines Corporation Method and process to make multiple-threshold metal gates CMOS technology
US7316950B2 (en) * 2003-04-22 2008-01-08 National University Of Singapore Method of fabricating a CMOS device with dual metal gate electrodes
US6929992B1 (en) * 2003-12-17 2005-08-16 Advanced Micro Devices, Inc. Strained silicon MOSFETs having NMOS gates with work functions for compensating NMOS threshold voltage shift
US7528024B2 (en) * 2004-05-24 2009-05-05 Texas Instruments Incorporated Dual work function metal gate integration in semiconductor devices

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006196610A (ja) * 2005-01-12 2006-07-27 Fujitsu Ltd 半導体装置及びその製造方法
JP4533155B2 (ja) * 2005-01-12 2010-09-01 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP2009503902A (ja) * 2005-08-01 2009-01-29 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体金属合金への完全変換により得られる金属ゲートｍｏｓｆｅｔ及びその製造方法
JP2009545168A (ja) * 2006-07-28 2009-12-17 インターナショナル・ビジネス・マシーンズ・コーポレーション ゲート誘電体上に完全シリサイド化（ｆｕｓｉ）ゲート電極を選択的に形成する方法、及びその完全シリサイド化ゲート電極を有する半導体デバイス
JP2009267342A (ja) * 2008-02-28 2009-11-12 Renesas Technology Corp 半導体装置の製造方法および半導体装置

Also Published As

Publication number Publication date
CN100521154C (zh) 2009-07-29
US20080169511A1 (en) 2008-07-17
WO2006018762A3 (en) 2006-05-18
WO2006018762A2 (en) 2006-02-23
EP1782466A2 (en) 2007-05-09
CN101032017A (zh) 2007-09-05
US7659154B2 (en) 2010-02-09

Similar Documents

Publication Publication Date Title
US7867851B2 (en) Methods of forming field effect transistors on substrates
TWI393190B (zh) 半導體裝置及其製造方法
JP2007243003A (ja) 半導体装置の製造方法
JPH11297852A (ja) 半導体装置およびその製造方法
KR20090019693A (ko) 스트레인된 반도체 장치 및 이의 제조 방법
JPH10335480A (ja) 半導体装置およびその製造方法
JP2008277814A (ja) ゲルマニウム・ナノロッドを具備した電界効果トランジスタ及びその製造方法
US6987061B2 (en) Dual salicide process for optimum performance
JP2008510296A (ja) デュアル・ゲートｃｍｏｓの製造
US6518154B1 (en) Method of forming semiconductor devices with differently composed metal-based gate electrodes
JP2006278369A (ja) 半導体装置の製造方法
JP2008218544A (ja) 半導体装置およびその製造方法
US20080093666A1 (en) Semiconductor Device and Manufacturing Method Thereof
JP2009252895A (ja) 半導体装置及びその製造方法
JP4505349B2 (ja) 半導体装置の製造方法
KR100481185B1 (ko) 완전 게이트 실리사이드화 공정을 사용하여 모스트랜지스터를 제조하는 방법
JP2004200335A (ja) 絶縁ゲート型電界効果トランジスタを含む半導体装置及びその製造方法
JP2008047586A (ja) 半導体装置およびその製造方法
JP2004111549A (ja) 半導体装置の製造方法
KR100678318B1 (ko) 풀리실리사이드 게이트 형성 방법
JP5194732B2 (ja) 半導体装置の製造方法および半導体装置
JP2006114681A (ja) 半導体装置及びその製造方法
KR100549001B1 (ko) 완전한 실리사이드 게이트를 갖는 모스 트랜지스터 제조방법
JPH0855914A (ja) Ｃｍｏｓ半導体装置とその製造方法
JP4401358B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080605

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080801

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20091104