JP2008294367A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2008294367A
JP2008294367A JP2007140751A JP2007140751A JP2008294367A JP 2008294367 A JP2008294367 A JP 2008294367A JP 2007140751 A JP2007140751 A JP 2007140751A JP 2007140751 A JP2007140751 A JP 2007140751A JP 2008294367 A JP2008294367 A JP 2008294367A
Authority
JP
Japan
Prior art keywords
semiconductor chip
chip
semiconductor device
semiconductor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007140751A
Other languages
English (en)
Inventor
Satoshi Matsui
聡 松井
Yoichiro Kurita
洋一郎 栗田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2007140751A priority Critical patent/JP2008294367A/ja
Priority to US12/127,149 priority patent/US20080296779A1/en
Priority to CN2008101093224A priority patent/CN101315926B/zh
Publication of JP2008294367A publication Critical patent/JP2008294367A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06593—Mounting aids permanently on device; arrangements for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】貫通電極を備える半導体チップを用いた場合においても、接続信頼性が向上するとともに製品の歩留まりが向上した半導体装置およびその製造方法を提供する。
【解決手段】本発明の半導体装置１０は、基板１２と、基板１２上に、貫通電極２２を備える複数の半導体チップ（第１半導体チップ２０ａおよび第２半導体チップ２０ｂ）を貫通電極２２に接続されたバンプ２４を介して積層されてなる積層体２６と、積層体２６の基板１２側の面と反対側の面または基板１２と前記積層体との間に設けられた補強チップ（半導体チップ３０）とを備える。補強チップの厚さが、複数の前記半導体チップのうち最も厚い半導体チップの厚さよりも厚い。
【選択図】図１

Description

本発明は、基板上に貫通電極を備える半導体チップが複数個積層されてなる半導体装置およびその製造方法に関する。
従来の半導体装置としては、例えば非特許文献１に記載されたものがある。同文献に記載された半導体装置を図６（ｂ）に示す。
図６（ｂ）に示すように、半導体装置は、基板１１２と、基板１１２上に積層された複数個の半導体チップ１２０と、封止材１３４とを備える。基板１１２は不図示の単一層または多層からなる配線層を有しており、シリコンまたは有機系材料からなる。基板１１２は裏面に半田ボール１１４を複数個備える。複数の半導体チップ１２０は、各々の貫通電極１２２に接続しているバンプ１２４を介して電気的に接続されている。
また、特許文献１には、第１半導体チップ上に、第１半導体チップよりも厚い第２半導体チップがフリップチップ実装により接合された半導体装置が記載されている。
当該文献には、この半導体装置によれば、配線幅の大きい方の第１の半導体チップを、第２の半導体チップより薄くすることにより、実装時に発生する歪みの影響を厚みの薄い第１半導体チップに集中させ、厚い第２半導体チップの歪み量を少なくし、実装後の歪みによる回路配線への影響を少なくすることができると記載されている。なお、特許文献１には貫通電極に関する記載はない。
2002 Electronic Components and Technology Conference（ECTC2002） 473〜479頁 "Mechanical Effects of Copper Through-Vias in a 3D Die-Stacked Module" 特開２００４−８７７３２号公報
貫通電極を備える半導体チップは、貫通電極形成プロセス上の問題から、その厚さは５０〜１００μｍ程度と薄いため、強度が低く反りやすい。このことに起因して、上記文献記載の従来技術は、以下の点で改善の余地を有していた。
第一に、非特許文献１に記載の半導体装置においては、製造プロセス中および使用時において、半導体チップ１２０を接続するバンプ１２４が破断することがあった。そのため、半導体装置において貫通電極を備える半導体チップと基板の接続信頼性が低下し、製品の歩留まりが低下することがあった。
第二に、特許文献１に記載の技術を、貫通電極を有する半導体チップに適用する場合、半導体チップの厚さは５０〜１００μｍ程度と非常に薄いため、一方の半導体チップをさらに薄くすると、さらなる強度低下や反りの増大を招く。また、厚さが５０〜１００μｍ程度しかない半導体チップに厚さの差をつけても歪を減らすことはできない。逆に、一方の半導体チップを厚くすることも考えられる。しかし、貫通電極を有する半導体チップを厚くすることは、貫通電極形成時のエッチングプロセスの時間を長くしてしまう等、実用上の問題がある。
このように、特許文献１の技術を、貫通電極を備える半導体チップを用いた半導体装置に適用することはできない。
上記第一の課題について本発明者らは鋭意研究し、以下のような知見を得た。図５、図６の工程断面図を参照して説明する。
図５（ａ）において、基板１１２が予め１００℃程度に加熱されている。基板１１２は、ステージ（不図示）上に載置されている。貫通電極１２２を有する薄い半導体チップ１２０を、半田の溶融温度である２００〜４５０℃程度に加熱し、加熱されている基板１１２上に搭載する。基板は、半導体チップに比べて長時間、温度が高い状態が継続する。このため、基板を２００〜４５０℃程度の高温に加熱すると、基板上に形成されている配線材や半田の表面が酸化されてしまい、品質低下、歩留まり低下を引き起こす。したがって、基板は半導体チップよりも低い１００℃程度に加熱される。
そして、図５（ｂ）に示すように、２００〜４５０℃程度に加熱された半導体チップ１２０をさらに搭載する。
このような工程を繰り返すことにより、半導体チップ１２０を積層し、次いで常温程度にまで冷却してはんだ接合を行う（図６（ａ））。そして、基板１１２の裏面に半田ボール１１４を搭載する。そして、封止材１３４でパッケージングし、半導体装置を製造する（図６（ｂ））。
しかしながら、このような製造方法においては、搭載する半導体チップ１２０と基板１１２側との間に温度差があるため、常温に戻す際に低下する温度幅は基板１１２よりも半導体チップ１２０の方が大きい。そのため、たとえ基板１１２が半導体チップ１２０と同じ材料であるシリコンから構成されていたとしても、半導体チップ１２０の熱収縮量が基板１１２よりも大きくなり、熱収縮量の差に起因する応力が基板１１２と半導体チップ１２０との境界に集中する。
そして、図７に示すように、この応力の集中により、基板１１２と半導体チップ１２０とを接合するバンプ１２４が破断し、モジュール全体に反りが発生する。本発明者らは、このような新規な知見に基づき、本発明を完成させた。
つまり、本発明によれば、基板と、前記基板上に、貫通電極を備える複数の半導体チップを前記貫通電極に接続されたバンプを介して積層されてなる積層体と、前記積層体の前記基板側の面と反対側の面または前記基板と前記積層体との間に設けられた補強チップと、を備え、前記補強チップの厚さが、前記複数の半導体チップのうち最も厚い半導体チップの厚さよりも厚い半導体装置が提供される。
本発明においては、前記積層体の前記基板側の面と反対側の面または前記基板と前記積層体との間に、前記複数の半導体チップのうち最も厚い半導体チップの厚さよりも厚い補強チップを備える。
この構成により、貫通電極を備える半導体チップのような薄いチップを積層した場合においても、積層体の剛性を向上させることができる。これにより、応力の集中によるバンプの破断を抑制することができ、積層体の反りを低減することができる。そのため、半導体装置の接続信頼性が向上するとともに製品の歩留まりが向上する。
なお、本発明において、補強チップとしては、半導体チップまたはダミーチップを用いることができる。ダミーチップとは、受動素子および能動素子のいずれも備えていないような半導体装置の電気的機能に寄与しない基板であってもよく、または受動素子のみ備えている半導体基板であってもよい。
本発明によれば、貫通電極を備える半導体チップを用いた場合においても、接続信頼性が向上するとともに製品の歩留まりが向上した半導体装置およびその製造方法が提供される。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
（第１実施形態）
図１に示すように、本実施形態の半導体装置１０は、基板１２と、基板１２上に第１半導体チップ２０ａおよび第２半導体チップ２０ｂを積層してなる積層体２６と、積層体２６の上面に設けられた補強チップ（半導体チップ３０）とを備える。
基板１２は、裏面に複数の半田ボール１４を備える。基板１２はシリコンまたは有機系材料からなるパッケージ基板を用いることができる。基板１２の厚みは２００μｍ程度である。
第１半導体チップ２０ａは、複数の貫通電極２２を備える。第１半導体チップ２０ａはバンプ２４を介して垂直方向に配線がなされており、基板１２および第２半導体チップ２０ｂと電気的に接続されている。ここで、貫通電極を備える半導体チップの接続に用いるバンプは、貫通電極を備えない通常の半導体チップのフリップチップ接続に用いられるバンプよりも小さいため、以下ではマイクロバンプと呼ぶ。本明細書でマイクロバンプとは、直径５０μｍ以下のバンプを意味する。本実施形態で用いるマイクロバンプ２４は、直径２０〜３０μｍである。
第２半導体チップ２０ｂは、第１半導体チップ２０ａと同様の機能素子を備えていてもよく異なっていてもよい。第２半導体チップ２０ｂは、複数の貫通電極２２を備える。第２半導体チップ２０ｂはマイクロバンプ２４を介して垂直方向に配線がなされており、第１半導体チップ２０ａおよび半導体チップ３０（補強チップ）と電気的に接続されている。
第２半導体チップ２０ｂの厚みｂは５０μｍ程度である。第１半導体チップ２０ａと第２半導体チップ２０ｂの厚みは略等しい。
半導体チップ３０（補強チップ）としては、通常の半導体チップを用いることができる。半導体チップ３０は貫通電極を備えておらず、一方の面に複数個のマイクロバンプ２４を備える。半導体チップ３０はマイクロバンプ２４を介して第２半導体チップ２０ｂと電気的に接続されている。
半導体チップ３０は、第１半導体チップ２０ａまたは第２半導体チップ２０ｂよりも厚い。半導体チップ３０の厚みａは、第２半導体チップ２０ｂの厚みｂの２倍以上、好ましくは３倍以上である。半導体チップ３０の厚みａは、例えば１２０μｍ、４００μｍ程度とすることができる。
ここで、チップの厚みと曲げ応力の関係を説明する。材料力学でよく知られているように、片持ち梁の曲げ応力Ｆと反り量ｈの関係は（式１）で与えられる。
式１：ｈ＝（２ＦＬ3）／（ｔ3ＷＥ）
（t：チップ１層の厚さ、Ｗ：チップの幅、Ｆ：曲げ応力、Ｌ：チップ長さ、Ｅ：Ｓｉのヤング率）
（式１）は、反り量ｈがチップの厚さｔの３乗に反比例することを示している。厚さtが大きいと、チップ強度は大きく向上する。つまり、ｎ層のチップ積層体の剛性は層数に比例し、単一チップの場合のｎ倍となる。それに対して、ｎ倍の厚さのチップの剛性は元のチップに対してｎ３倍となり、大きく向上する。
半導体チップの曲げ強度も同様に、チップの厚さの３乗に比例する。したがって、半導体チップ３０の好ましい曲げ強度は、第１半導体チップ２０ａに対する曲げ強度の比によっても表すことができる。つまり、半導体チップ３０の曲げ強度は、第１半導体チップ２０ａの８倍以上、好ましくは１０倍以上、さらに好ましくは２７倍以上とすることができる。
曲げ強度は、３点曲げ試験によって測定することができる。３点曲げ試験とは、図８に示すようにチップの両端を支え、中心に荷重をかけたときのチップの変形量Ｄを測定する。曲げ強度の定量指標としては、１／Ｄで表すことができる。この方法は、薄いチップの強度測定方法としては最も広く用いられる方法であり、市販の装置で測定可能である。
基板１２と、第１半導体チップ２０ａと、第２半導体チップ２０ｂと、半導体チップ３０との間に形成される各々の間隙には、アンダーフィル材（不図示）が充填されている。なお、これらの間隙の高さは、２０μｍ程度である。
アンダーフィル材としては、第１半導体チップ２０ａまたは第２半導体チップ２０ｂに比べて熱膨張係数が大きいものを用いることができ、エポキシ樹脂を含むアンダーフィル材を用いることができる。
積層体２６は封止材３４により封止されている。
本実施形態の構成の半導体装置の製造方法を説明する。
基板１２上に、第１半導体チップ２０ａと、第２半導体チップ２０ｂを搭載するところまでは、図５（ａ）および（ｂ）と同様である。その後に、第１半導体チップ２０ａと、第２半導体チップ２０ｂと同様の方法により、２００〜４５０℃に加熱された半導体チップ３０（補強チップ）を、第２半導体チップ２０ｂ上に接続する。そして、常温まで冷却して半田接合を行う。そして、基板の裏面に半田ボール１４を搭載する。さらに、基板１２、第１半導体チップ２０ａ、第２半導体チップ２０ｂ、半導体チップ３０のそれぞれの間隙にアンダーフィル樹脂を充填して後、封止材３４でパッケージングして、半導体装置１０を製造する。
以下に、第１実施形態の効果を説明する。
本実施形態においては、貫通電極２２を備える第１半導体チップ２０ａおよび第２半導体チップ２０ｂを積層してなる積層体２６の上面に、第１半導体チップ２０ａ、第２半導体チップ２０ｂのいずれのチップよりも厚い半導体チップ３０を備える。
この構成により、貫通電極を備える薄い第１半導体チップ２０ａおよび第２半導体チップ２０ｂを積層してなる積層体２６の剛性を向上させることができる。本実施形態における製造方法においても、従来同様に、搭載する半導体チップと基板側との間に温度差があるため、常温に戻す際に半導体チップの熱収縮量が基板のそれよりも大きい。しかしながら、補強チップである半導体チップ３０の存在により、積層体２６の剛性が向上しているため、応力の集中による、基板１２と第１半導体チップ２０ａの間におけるマイクロバンプ２４の破断を抑制し、積層体２６の反りを低減することができる。そのため、半導体装置の接続信頼性が向上するとともに製品の歩留まりが向上する。
さらに、パッケージの剛性が向上するため熱等による内的応力や落下等による外的応力に対する耐性が向上し、第１半導体チップ２０ａと第２半導体チップ２０ｂとを接続するマイクロバンプ２４等の破断を抑制することで、マイクロバンプの接続信頼性が向上するとともに半導体装置の歩留まりが向上する。
本実施形態においては、半導体チップ３０の曲げ強度が、第１半導体チップ２０ａまたは第２半導体チップ２０ｂの８倍以上、好ましくは１０倍以上、さらに好ましくは２７倍以上とすることができる。
これにより、応力の集中による積層体２６の反りをより低減することができ、マイクロバンプ２４の破断を効果的に抑制することができ、上記の効果に特に優れる。
本実施形態においては、半導体チップ３０を積層体２６の上面に設けることができる。
この構成により、半導体チップ３０が、積層体２６の補強部材としての役割を果たすことになり、積層体２６の剛性を効果的に向上させることができる。そのため、はんだ接合時において熱収縮量の違いにより発生するマイクロバンプ２４の破断を効果的に抑制することができる。
また、はんだ接合工程において、内部応力でマイクロバンプ２４が破断し、積層体２６の一部や積層体２６全体が反った場合においても、所定の形状に戻すことができる。つまり、剛性の高い半導体チップ３０を上から搭載することにより上方から押圧し、さらに加熱することによりマイクロバンプ２４を溶融させて再度接合することにより曲がった積層体２６を所定の形状に戻すことができる。そのため、半導体装置の接続信頼性および歩留まりが向上する。
また、本実施形態においては、バンプとしてマイクロバンプを用いることができる。
貫通電極２２を備える第１半導体チップ２０ａおよび第２半導体チップ２０ｂを用いる場合、第１半導体チップ２０ａの表面および裏面の双方に多数の外部接続端子が露出するため、チップ間を接続するためにマイクロバンプ２４を用いる。マイクロバンプ２４は、直径２０〜３０μｍと小さいため、接合面積も小さい。接合面積が小さくなると、接合部において破断し接続信頼性が低下するので、確実に接合することが必要である。
本実施形態の半導体装置によれば、半導体チップ３０により積層体２６の反りを抑制し、マイクロバンプ２４を確実に接合することができるので、マイクロバンプを用いた場合においても半導体装置の接続信頼性および歩留まりをより向上させることができる。
本実施形態においては、第１半導体チップ２０ａおよび第２半導体チップ２０ｂに比べて熱膨張係数が大きいエポキシ樹脂等を含むアンダーフィル材を、第１半導体チップ２０ａと第２半導体チップ２０ｂとの間隙に充填することができる。
製造時や使用時における高温から常温への温度下降時においてアンダーフィル材が収縮する。第１半導体チップ２０ａおよび第２半導体チップ２０ｂは貫通電極２２を有する薄いチップであるため、熱膨張係数が大きいアンダーフィル材が間隙に存在していると、マイクロバンプ２４の周囲でアンダーフィル材が局所的に変形し、チップ割れ等が発生することがあった。
しかしながら、本構成を有する半導体装置によれば、半導体チップ３０により積層体２６の剛性が向上しているので、収縮量の違いに起因するチップの局所的な変形が抑えられるため応力を抑制し、チップ割れ等の発生を低減することができる。
本実施形態の構成の半導体装置は、パッケージの構造や製造工程等の変更をほとんど必要としない。本実施形態のように最上層の半導体チップ３０の厚みを第１半導体チップ２０ａまたは第２半導体チップ２０ｂよりも厚くする場合、単にシリコンウェハの裏面研削を行う際に厚みを厚くするだけであるので製造条件の変更に過ぎず、コストアップを抑制することができる。
（第２実施形態）
本実施形態の半導体装置は、図３に示すように、インターポーザ１６と、インターポーザ１６上に、貫通電極２２を備える、第１半導体チップ２０ａおよび第２半導体チップ２０ｂを積層されてなる積層体２６と、第１半導体チップ２０ａおよび第２半導体チップ２０ｂよりも厚い半導体チップ３０（補強チップ）を積層体２６の上面に備える。第１半導体チップ２０ａと第２半導体チップ２０ｂの厚さは、それぞれ５０μｍである。
そして、インターポーザ１６の裏面に第３半導体チップ３６がマイクロバンプ２４を介して搭載されている。
このように、本実施形態の半導体装置は、ＳＭＡＦＴＩ（ＳＭＡｒｔ ｃｈｉｐ ｃｏｎｎｅｃｔｉｏｎ ｗｉｔｈ ＦｅｅｄＴｈｒｏｕｇｈ Ｉｎｔｅｒｐｏｓｅｒ）パッケージ構造を有する。
インターポーザ１６は、配線層を含む極めて薄い基板（ＦＴＩ：Ｆｅｅｄｔｈｒｏｕｇｈ Ｉｎｔｅｒｐｏｓｅｒ）である。インターポーザ１６は、配線層と、ポリイミド樹脂等からなる絶縁樹脂層との積層構造からなる。配線層の厚さは７μｍであり、絶縁樹脂層の厚さは８μｍである。その配線層側の面に、第１半導体チップ２０ａがマイクロバンプを介して接続されている。さらに、その絶縁樹脂層側の面に、半田ボール１４が接続される外部接続電極（不図示）を複数備える。インターポーザ１６の厚みは、１５μｍ程度である。
本実施形態において、第１半導体チップ２０ａおよび第２半導体チップ２０ｂとしてはメモリーチップを用いることができ、第３半導体チップ３６としてはロジックチップを用いることができる。
本実施形態における半導体装置の製造方法を図面を参考にして説明する。
まず、図２（ａ）に示すように、インターポーザ１６を備えるシリコンウェハ１８上に、第１実施形態と同様の方法により、貫通電極２２を備える第１半導体チップ２０ａおよび第２半導体チップ２０ｂを積層して積層体２６を形成し、積層体２６上に、第１半導体チップ２０ａおよび第２半導体チップ２０ｂそれぞれよりも厚い半導体チップ３０（補強チップ）を搭載する。さらに、インターポーザ１６と各チップにより形成される間隙にアンダーフィル材を注入した後、積層体２６を封止材３４により封止する。
そして、シリコンウェハ１８を裏面側から除去して絶縁樹脂層を露出させることにより、インターポーザ１６を作成する（図２（ｂ））。次いで、インターポーザ１６、積層体２６、半導体チップ３０を１００℃程度まで加熱し、インターポーザ１６の積層体２６が搭載された面と反対側の面の所定の位置に、２００〜４５０℃に加熱された第３半導体チップ３６をマイクロバンプ２４を介して接合する。そして、常温まで冷却し、複数の半田ボール１４を形成した後、ダイシングすることにより個片する。これにより、本実施形態における半導体装置が得られる（図３）。
以下に、第２実施形態の効果を説明する。
本実施形態においては、第１実施形態の効果が得られ、さらに１５μｍ程度の極めて薄いインターポーザ基板（ＦＴＩ基板）を用いた場合においても、接続信頼性を向上させることができる。
本実施形態の製造工程において、第１実施形態と同様に、半導体チップ２０ａと、シリコンウェハ１８およびインターポーザ１６からなる基板との間の温度差により、常温に戻す際に熱収縮量の差に起因する応力の集中によるバンプの破断は抑制される。つまり、第１実施形態と全く同様の効果を有する。
さらに、本実施形態ではもう一つの効果を有する。つまり、図２（ａ）（ｂ）に示すように、本実施形態の半導体装置の製造方法においては、シリコンウェハ１８を除去し、絶縁樹脂層を露出させる。シリコンウェハ１８はパッケージ全体を支持すると同時に補強部材として機能しているため、シリコンウェハ１８を除去すると、パッケージ全体の剛性が低下する。
そのため、シリコンウェハ１８を除去した後の製造工程において応力が加わると、パッケージ全体の形状が変形し、インターポーザ１６の裏面が平面でなくなることがあった。
ＳＭＡＦＴＩパッケージ構造を有する半導体装置においては、インターポーザ１６の裏面に、マイクロバンプ２４を介して第３半導体チップ３６を搭載する。そのため、インターポーザ１６の裏面の平坦でないと所定の位置に第３半導体チップ３６のマイクロバンプ２４が接合されず歩留まりが低下することがあった。さらに、上記したように、マイクロバンプ２４の接合面積は小さいことから、確実に接合されていない場合、接合部において破断し接続信頼性が低下することがあった。
本発明者らは、上記のような課題を見出し、本実施形態の半導体装置を完成させた。
つまり、本実施形態の半導体装置は、配線層からなる極めて薄いインターポーザ１６と、インターポーザ１６上に、貫通電極２２を備える第１半導体チップ２０ａおよび第２半導体チップ２０ｂを貫通電極２２に接続されたマイクロバンプ２４を介して積層されてなる積層体２６と、第１半導体チップ２０ａまたは第２半導体チップ２０ｂよりも厚い半導体チップ３０を積層体２６の上面に備える。
これにより、パッケージ全体の剛性を向上させることができるので、インターポーザ１６の裏面を平坦に保つことができる。そのため、ＳＭＡＦＴＩパッケージ構造を有する半導体装置においてインターポーザ１６の裏面に第３半導体チップ３６を搭載する場合においても、製造工程における応力に起因する歩留まりの低下や、使用時の応力による接続信頼性の低下等を抑制することができる。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
第１および第２本実施形態においては、基板と積層体２６との間に半導体チップ３０を設けることができる。
具体的には、図４に示すように、基板１２の上面にマイクロバンプ２４を介して半導体チップ３０が搭載され、半導体チップ３０の上面に順に２つの第１半導体チップ２０ａおよび第２半導体チップ２０ｂが積層され積層体２６を形成している。最上層の第２半導体チップ２０ｂはボンディングワイヤ３８により基板１２と電気的に接続している。この場合において、半導体チップ３０に変えてダミーチップを用いることができ、基板１２と半導体チップ３０との間、半導体チップ３０と積層体２６との間に他の半導体チップを備えていてもよい。
第１および第２本実施形態においては、積層体２６と半導体チップ３０との間、さらに半導体チップ３０の上方に他の半導体チップを設けることができる。
第１および第２実施形態においては、第１半導体チップ２０ａおよび第２半導体チップ２０ｂを積層した例によって示したが、特に限定されず、貫通電極を備えた半導体チップが３層以上積層されていてもよい。
第１および第２実施形態においては、半導体チップ３０に変えてマイクロバンプ２４を備えるダミーチップを用いることもできる。ダミーチップは、受動素子を備えていてもよい。
ダミーチップは、第１半導体チップ２０ａと熱膨張係数の略等しい材料から形成することが好ましい。具体的には熱膨張係数は、０．５〜５ｐｐｍ／℃が好ましい。そのような材料としては、シリコン、ガラス、セラミックス等を挙げることができる。これにより、マイクロバンプ２４の破断を抑制することができる。
シリコンを含むダミーチップの場合、マイクロバンプ２４のみを形成したシリコン基板は、通常の製造工程により容易に製造することができるので、工程数の増加による製造コスト等を抑制することができる。
第１および第２実施形態においては、パッケージ毎または製品毎に半導体チップ３０の厚さを変えることにより、積層体２６と半導体チップ３０との合計高さ（モジュール高さ）を等しくすることができる。
これにより、最終的なパッケージング工程において大幅な工程数の削減およびコストの削減等の効果を得ることができる。つまり、モジュールを最終パッケージ形態となるように封止材３４で封止する際、モールド樹脂封止パッケージであれば金型を当て、モールド樹脂を封入する。このときモジュール高さが製品毎に異なると、一つ一つの製品に応じてそれぞれ違ったパッケージ高さの金型が必要となる。金型の取替えには多くの時間を要してしまう。
しかしながら、予め積層段階で厚さを揃えておけば金型を１種類準備するだけでよく、製造コストの低減および製造時間の短縮を図ることができる。また、例えばヒートスプレッダ（Ｃｕ板）を装着するタイプのパッケージであればモジュール高さに合わせヒートスプレッダを準備しなくてはならないが、モジュール高さが揃っていれば製造工程を全ての製品で共有でき、製造工程数および製造コストの低減を図ることができる。
第１および第２実施形態においては、パッケージ毎または製品毎に半導体チップ３０の厚さを変えるとともに、半導体チップ３０の厚みを、積層された第１半導体チップ２０ａの厚みの整数倍とすることができる。ここで、「積層された第１半導体チップ２０ａの厚み」とは、例えば基板１２の表面から、基板１２表面に積層された第１半導体チップ２０ａの上面までの高さを意味する。
これにより、パッケージ毎または製品毎にモジュール高さを揃えるのが容易となり、製造コストの低減および製造時間の短縮をより効率的に行うことができる。
さらに、半導体チップ３０の表面上の封止材３４の層厚を均一にかつ薄くにすることが可能となるため、封止材３４の層厚のバラツキを抑制することができる。これにより、封止材３４と半導体チップ３０との熱膨張係数の違いによる反りの発生を抑制することができ、パッケージの信頼性が向上する。
第１および第２実施形態において、第１半導体チップ２０ａと第２半導体チップ２０ｂの厚みは、半導体チップ３０よりも薄ければ、異なっていてもよい。
また、第２実施形態の半導体装置は、第３半導体チップ３６を備えていない構成とすることができる。
［実施例１］
以下の構造を有する半導体装置Ａ、半導体装置Ｂにおいて、以下の条件で半導体チップの積層工程後の積層体の反り量を確認した。結果を表１に示す。
（ａ）半導体装置Ａ
・図１の構造を有する半導体装置１０を用いた。
・厚さ：第１半導体チップ２０ａ ５０μｍ、第２半導体チップ２０ｂ ５０μｍ、半導体チップ３０ ４００μｍ
・基板１２の上面から半導体チップ３０の上面までの高さ（モジュール高さ）：５４０μｍ
・積層時の温度条件:基板１２ １００℃、第１半導体チップ２０ａと第２半導体チップ２０ｂと半導体チップ３０ ３００℃
・冷却温度：２５℃
（ｂ）半導体装置Ｂ
・半導体チップ１２０を８つ積層した以外は、図６（ｂ）の構造を有する半導体装置を用いた。
・厚さ：半導体チップ１２０ ５０μｍ
・基板１１２の上面から半導体チップ１２０の上面までの高さ（モジュール高さ）：５４０μｍ
・積層時の温度条件:基板１２ １００℃、半導体チップ１２０ ３００℃
・冷却温度：２５℃
Figure 2008294367
モジュール高さが等しい半導体装置Ａと半導体装置Ｂにおいて、半導体チップ３０（補強チップ）を備えない半導体装置Ｂの反り量は、補強チップを備える半導体装置Ａの反り量よりも１０３％も増加した。
このような結果から、貫通電極２２を備える半導体チップを複数積層した半導体装置においても、補強チップを設けることにより、接続信頼性が向上するとともに製品の歩留まりが向上することが確認される。
［実施例２］
図１の構造を有する半導体装置において、半導体チップ３０の厚みと、第１半導体チップ２０ａの反り量との関係について数値解析（シミュレーション）を行った。計算条件は以下の通りである。
・厚さ：第１半導体チップ２０ａ ５０μｍ、第２半導体チップ２０ｂ ５０μｍ
・チップ間の間隙：２０μｍ
・積層時の温度条件:基板１２ １００℃、第１半導体チップ２０ａと第２半導体チ
ップ２０ｂと半導体チップ３０ ３５０℃
・冷却温度：２５℃
・各半導体チップの熱膨張係数およびヤング率：シリコンの値を使用
数値解析の結果を図９に示す。図９において、横軸は半導体チップ３０（補強チップ）の厚みを示し、縦軸は第1半導体チップ２０ａの反り量（変形量）を示す。ここで、第１半導体チップ２０ａの反り量とは、図８に示したＤに相当するチップの変形量を意味する。なお、本解析においては、熱収縮の差異による反り量の相違と、補強チップの効果を純粋に見積もるため、第１半導体チップ２０ａと基板１２を接続するマイクロバンプはないと仮定している。
本解析結果から、半導体チップ３０（補強チップ）の厚さが、第１または第２半導体チップと同じ５０μｍの時は、第１半導体チップの反り量が約４６μｍであるが、半導体チップ３０（補強チップ）の厚さを、第１または第２半導体チップの２倍の１００μｍとすることにより、反り量は約２８μｍと約４０％低下することがわかる。さらに、半導体チップ３０（補強チップ）の厚さを、第１または第２半導体チップの３倍の１５０μｍとすることにより、第１半導体チップ２０ａの反り量は約２０μｍとなり、半導体チップ３０（補強チップ）の厚さが５０μｍの場合に対して半分以下に低下する。このように、本解析結果は、半導体チップ３０（補強チップ）を厚くすることにより、第１半導体チップ２０ａの反り量は大幅に低減することを示している。
以上の解析は、第１半導体チップ２０ａと基板１２を接続するマイクロバンプはないと仮定した場合のものである。実際の半導体装置の構造では、第１半導体チップ２０ａと基板１２を接続するマイクロバンプの接合能力を考慮すると、半導体チップ３０（補強チップ）の厚さは、第１または第２半導体チップの厚さの２倍以上、好ましくは３倍以上であれば、実用上充分な剛性が確保できる。
第１実施形態に係る半導体装置を模式的に示した断面図である。 第２実施形態に係る半導体装置の製造方法を示す工程断面図である。 第２実施形態に係る半導体装置を模式的に示した断面図である。 他の実施形態に係る半導体装置を模式的に示した断面図である。 従来の半導体装置の製造方法を示す工程断面図である。 従来の半導体装置の製造方法を示す工程断面図である。 従来の半導体装置の製造方法における課題を説明するための拡大部分断面図である。 本実施形態における３点曲げ試験の試験方法を説明する図である。 実施例２における、半導体チップ３０の厚みと第１半導体チップ２０ａの反り量との関係について解析結果を示すグラフである。
符号の説明
１０ 半導体装置
１２ 基板
１４ 半田ボール
１６ インターポーザ
１８ シリコンウェハ
２０ａ 第１半導体チップ
２０ｂ 第２半導体チップ
２２ 貫通電極
２４ バンプ
２６ 積層体
３０ 半導体チップ
３４ 封止材
３６ 第３半導体チップ
３８ ボンディングワイヤ

Claims (15)

  1. 基板と、
    前記基板上に、貫通電極を備える複数の半導体チップを前記貫通電極に接続されたバンプを介して積層されてなる積層体と、
    前記積層体の前記基板側の面と反対側の面または前記基板と前記積層体との間に設けられた補強チップと、
    を備え、
    前記補強チップの厚さが、前記複数の半導体チップのうち最も厚い半導体チップの厚さよりも厚いことを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記補強チップの厚みが、前記複数の半導体チップのうち最も厚い半導体チップの厚さの２倍以上であることを特徴とする半導体装置。
  3. 請求項１または２に記載の半導体装置において、
    前記補強チップの曲げ強度が、前記複数の半導体チップのうち最も厚い半導体チップの厚さの８倍以上であることを特徴とする半導体装置。
  4. 請求項１乃至３のいずれかに記載の半導体装置において、
    前記補強チップが、前記積層体の前記基板側の面と反対側の面に設けられていることを特徴とする半導体装置。
  5. 請求項１乃至４のいずれかに記載の半導体装置において、
    前記バンプがマイクロバンプであることを特徴とする半導体装置。
  6. 請求項１乃至５のいずれかに記載の半導体装置において、
    前記基板がインターポーザであることを特徴とする半導体装置。
  7. 請求項６に記載の半導体装置において、
    前記基板の前記積層体が設けられた面と反対側の面にさらに半導体チップを備えることを特徴とする半導体装置。
  8. 請求項１乃至７のいずれかに記載の半導体装置において、
    前記補強チップが半導体チップであることを特徴とする半導体装置。
  9. 請求項１乃至７のいずれかに記載の半導体装置において、
    前記補強チップは、前記複数の半導体チップと略等しい熱膨張係数を有する材料からなるダミーチップであることを特徴とする半導体装置。
  10. 請求項９の半導体装置において、
    前記ダミーチップは受動素子を備えることを特徴とする半導体装置。
  11. 請求項１乃至１０のいずれかに記載の半導体装置において、
    前記複数の半導体チップの間隙、および前記積層体と補強チップの間隙に、アンダーフィル材が充填されていることを特徴とする半導体装置。
  12. 請求項１１に記載の半導体装置において、
    前記アンダーフィル材はエポキシ樹脂を含むことを特徴とする半導体装置。
  13. 基板を第１の温度に加熱する工程と、
    前記基板上に、前記第１の温度よりも高い第２の温度に加熱された、貫通電極を備える複数の半導体チップを、バンプを介して順次積層することにより積層体を形成する工程と、
    前記積層体上に、前記第２の温度に加熱された、前記複数の半導体チップのうち最も厚い半導体チップよりも厚い補強チップを積層する工程と、
    前記基板、前記積層体、および前記補強チップを常温まで冷却する工程と、
    を含む半導体装置の製造方法。
  14. 請求項１３記載の半導体装置の製造方法において、
    前記基板は、前記半導体チップを搭載する面上に絶縁層と、その上に配線層とを備え、
    前記冷却する工程の後に、
    前記基板を除去して絶縁層を露出させることによりインターポーザを形成する工程、をさらに含む半導体装置の製造方法。
  15. 請求項１４記載の半導体装置の製造方法において、
    前記インターポーザを形成する工程の後に、
    前記インターポーザ、前記積層体、および前記補強チップを前記第１の温度に加熱する工程と、
    前記インターポーザにおいて、前記積層体が搭載された面と反対側の面に、前記第２の温度に加熱された半導体チップをバンプを介してさらに接続する工程と、
    前記インターポーザ、前記積層体、前記補強チップ、および前記インターポーザの前記積層体が搭載された面と反対側の面に設けられた前記半導体チップを、常温まで冷却する工程をさらに含む半導体装置の製造方法。
JP2007140751A 2007-05-28 2007-05-28 半導体装置およびその製造方法 Pending JP2008294367A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007140751A JP2008294367A (ja) 2007-05-28 2007-05-28 半導体装置およびその製造方法
US12/127,149 US20080296779A1 (en) 2007-05-28 2008-05-27 Semiconductor device and method of manufacturing the same
CN2008101093224A CN101315926B (zh) 2007-05-28 2008-05-28 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007140751A JP2008294367A (ja) 2007-05-28 2007-05-28 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2008294367A true JP2008294367A (ja) 2008-12-04

Family

ID=40087222

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007140751A Pending JP2008294367A (ja) 2007-05-28 2007-05-28 半導体装置およびその製造方法

Country Status (3)

Country Link
US (1) US20080296779A1 (ja)
JP (1) JP2008294367A (ja)
CN (1) CN101315926B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010245383A (ja) * 2009-04-08 2010-10-28 Elpida Memory Inc 半導体装置および半導体装置の製造方法
JP2011129684A (ja) * 2009-12-17 2011-06-30 Elpida Memory Inc 半導体装置及びその製造方法
JP2012109437A (ja) * 2010-11-18 2012-06-07 Elpida Memory Inc 半導体装置及びその製造方法
EP2533280A2 (en) 2011-06-08 2012-12-12 Elpida Memory, Inc. Semiconductor device
JP2013080912A (ja) * 2011-09-22 2013-05-02 Toshiba Corp 半導体装置とその製造方法
US11999210B2 (en) 2019-10-25 2024-06-04 Iljin Motion & Control Gmbh Electromechanical vehicle height adjustment unit and vehicle height adjustment method

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8787060B2 (en) 2010-11-03 2014-07-22 Netlist, Inc. Method and apparatus for optimizing driver load in a memory package
JP5078808B2 (ja) * 2008-09-03 2012-11-21 ラピスセミコンダクタ株式会社 半導体装置の製造方法
US20100117242A1 (en) * 2008-11-10 2010-05-13 Miller Gary L Technique for packaging multiple integrated circuits
CN101976664B (zh) * 2010-09-06 2012-07-04 日月光半导体制造股份有限公司 半导体封装结构及其制作工艺
JP2012212786A (ja) * 2011-03-31 2012-11-01 Elpida Memory Inc 半導体装置の製造方法
JP2014138035A (ja) * 2013-01-15 2014-07-28 Toshiba Corp 半導体装置
US20150380343A1 (en) * 2014-06-27 2015-12-31 Raytheon Company Flip chip mmic having mounting stiffener
JP6479579B2 (ja) * 2015-05-29 2019-03-06 東芝メモリ株式会社 半導体装置
US20180096946A1 (en) * 2016-09-30 2018-04-05 Intel Corporation Semiconductor packages having a fiducial marker and methods for aligning tools relative to the fiducial marker

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08148643A (ja) * 1994-11-18 1996-06-07 Hitachi Ltd 半導体集積回路装置およびその製造方法ならびに樹脂モールド金型
JP2001203318A (ja) * 1999-12-17 2001-07-27 Texas Instr Inc <Ti> 複数のフリップチップを備えた半導体アセンブリ
JP2001308140A (ja) * 2000-04-24 2001-11-02 Nec Corp 半導体装置及びその製造方法
JP2002118198A (ja) * 2000-10-10 2002-04-19 Toshiba Corp 半導体装置
JP2005244143A (ja) * 2004-03-01 2005-09-08 Hitachi Ltd 半導体装置
JP2006286967A (ja) * 2005-03-31 2006-10-19 Fujitsu Ltd 多層配線基板及びその製造方法
JP2006319243A (ja) * 2005-05-16 2006-11-24 Elpida Memory Inc メモリモジュールおよびその製造方法
WO2006138495A2 (en) * 2005-06-14 2006-12-28 Cubic Wafer, Inc. Active packaging
JP2007194444A (ja) * 2006-01-20 2007-08-02 Elpida Memory Inc 積層型半導体装置
JP2008118140A (ja) * 2006-11-03 2008-05-22 Samsung Electronics Co Ltd 反り防止用の補強部材が基板に連結された半導体チップスタックパッケージ

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW459361B (en) * 2000-07-17 2001-10-11 Siliconware Precision Industries Co Ltd Three-dimensional multiple stacked-die packaging structure
JP2002176137A (ja) * 2000-09-28 2002-06-21 Toshiba Corp 積層型半導体デバイス
JP2004186422A (ja) * 2002-12-03 2004-07-02 Shinko Electric Ind Co Ltd 電子部品実装構造及びその製造方法
TWI221336B (en) * 2003-08-29 2004-09-21 Advanced Semiconductor Eng Integrated circuit with embedded passive component in flip-chip connection and method for manufacturing the same
KR100621992B1 (ko) * 2003-11-19 2006-09-13 삼성전자주식회사 이종 소자들의 웨이퍼 레벨 적층 구조와 방법 및 이를이용한 시스템-인-패키지
KR100570514B1 (ko) * 2004-06-18 2006-04-13 삼성전자주식회사 웨이퍼 레벨 칩 스택 패키지 제조 방법
US7883938B2 (en) * 2007-05-22 2011-02-08 United Test And Assembly Center Ltd. Stacked die semiconductor package and method of assembly
US8367471B2 (en) * 2007-06-15 2013-02-05 Micron Technology, Inc. Semiconductor assemblies, stacked semiconductor devices, and methods of manufacturing semiconductor assemblies and stacked semiconductor devices
US8093102B2 (en) * 2007-06-28 2012-01-10 Freescale Semiconductor, Inc. Process of forming an electronic device including a plurality of singulated die
US7767494B2 (en) * 2008-06-30 2010-08-03 Headway Technologies, Inc. Method of manufacturing layered chip package

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08148643A (ja) * 1994-11-18 1996-06-07 Hitachi Ltd 半導体集積回路装置およびその製造方法ならびに樹脂モールド金型
JP2001203318A (ja) * 1999-12-17 2001-07-27 Texas Instr Inc <Ti> 複数のフリップチップを備えた半導体アセンブリ
JP2001308140A (ja) * 2000-04-24 2001-11-02 Nec Corp 半導体装置及びその製造方法
JP2002118198A (ja) * 2000-10-10 2002-04-19 Toshiba Corp 半導体装置
JP2005244143A (ja) * 2004-03-01 2005-09-08 Hitachi Ltd 半導体装置
JP2006286967A (ja) * 2005-03-31 2006-10-19 Fujitsu Ltd 多層配線基板及びその製造方法
JP2006319243A (ja) * 2005-05-16 2006-11-24 Elpida Memory Inc メモリモジュールおよびその製造方法
WO2006138495A2 (en) * 2005-06-14 2006-12-28 Cubic Wafer, Inc. Active packaging
JP2007194444A (ja) * 2006-01-20 2007-08-02 Elpida Memory Inc 積層型半導体装置
JP2008118140A (ja) * 2006-11-03 2008-05-22 Samsung Electronics Co Ltd 反り防止用の補強部材が基板に連結された半導体チップスタックパッケージ

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010245383A (ja) * 2009-04-08 2010-10-28 Elpida Memory Inc 半導体装置および半導体装置の製造方法
US9059010B2 (en) 2009-04-08 2015-06-16 Ps4 Luxco S.A.R.L. Semiconductor device and method of forming the same
JP2011129684A (ja) * 2009-12-17 2011-06-30 Elpida Memory Inc 半導体装置及びその製造方法
JP2012109437A (ja) * 2010-11-18 2012-06-07 Elpida Memory Inc 半導体装置及びその製造方法
US9466546B2 (en) 2010-11-18 2016-10-11 Ps4 Luxco S.A.R.L. Semiconductor device and method of forming the same
EP2533280A2 (en) 2011-06-08 2012-12-12 Elpida Memory, Inc. Semiconductor device
US9515037B2 (en) 2011-06-08 2016-12-06 Longitude Semiconductor S.A.R.L. Semiconductor device having through silicon vias and manufacturing method thereof
US11211363B2 (en) 2011-06-08 2021-12-28 Longitude Licensing Limited Semiconductor device having through silicon vias and manufacturing method thereof
US11817427B2 (en) 2011-06-08 2023-11-14 Longitude Licensing Limited Semiconductor device having through silicon vias and manufacturing method thereof
JP2013080912A (ja) * 2011-09-22 2013-05-02 Toshiba Corp 半導体装置とその製造方法
US11999210B2 (en) 2019-10-25 2024-06-04 Iljin Motion & Control Gmbh Electromechanical vehicle height adjustment unit and vehicle height adjustment method

Also Published As

Publication number Publication date
US20080296779A1 (en) 2008-12-04
CN101315926B (zh) 2010-10-06
CN101315926A (zh) 2008-12-03

Similar Documents

Publication Publication Date Title
JP2008294367A (ja) 半導体装置およびその製造方法
TWI649849B (zh) 具有高佈線密度補片的半導體封裝
JP6505726B2 (ja) 半導体チップを相互接続するためのインタポーザを提供するための方法及び装置
KR101476883B1 (ko) 3차원 패키징을 위한 응력 보상층
JP4551255B2 (ja) 半導体装置
KR101412718B1 (ko) 반도체 패키지 및 적층형 반도체 패키지
US7989959B1 (en) Method of forming stacked-die integrated circuit
JP2017022398A (ja) 窓介在型ダイパッケージング
JP2009239256A (ja) 半導体装置及びその製造方法
TWI544599B (zh) 封裝結構之製法
JP4237207B2 (ja) 半導体装置の製造方法
JP2010212683A (ja) スタック式ダイ埋め込み型チップビルドアップのためのシステム及び方法
WO2011086613A1 (ja) 半導体装置及びその製造方法
KR20140081819A (ko) 낮은 열팽창계수(ｃｔｅ)를 지니는 인터포저
US8889483B2 (en) Method of manufacturing semiconductor device including filling gap between substrates with mold resin
JP6261354B2 (ja) チップ実装構造体およびその製造方法
JP5973461B2 (ja) 拡張型半導体チップ及び半導体装置
US20130256915A1 (en) Packaging substrate, semiconductor package and fabrication method thereof
US20130070437A1 (en) Hybrid interposer
US11362057B2 (en) Chip package structure and manufacturing method thereof
US8872318B2 (en) Through interposer wire bond using low CTE interposer with coarse slot apertures
EP3038150B1 (en) Chip scale package with flexible interconnect
US9478482B2 (en) Offset integrated circuit packaging interconnects
TWI612632B (zh) 封裝結構、晶片結構及其製法
JP6665704B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100416

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120221

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121113