JP5078808B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5078808B2
JP5078808B2 JP2008225828A JP2008225828A JP5078808B2 JP 5078808 B2 JP5078808 B2 JP 5078808B2 JP 2008225828 A JP2008225828 A JP 2008225828A JP 2008225828 A JP2008225828 A JP 2008225828A JP 5078808 B2 JP5078808 B2 JP 5078808B2
Authority
JP
Japan
Prior art keywords
substrate
mounting
mounting substrate
semiconductor chip
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008225828A
Other languages
English (en)
Other versions
JP2010062292A (ja
Inventor
伸仁 大内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Priority to JP2008225828A priority Critical patent/JP5078808B2/ja
Priority to US12/550,754 priority patent/US20100055834A1/en
Publication of JP2010062292A publication Critical patent/JP2010062292A/ja
Application granted granted Critical
Publication of JP5078808B2 publication Critical patent/JP5078808B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92225—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は複数の半導体チップを含む半導体装置の製造方法に関する。
近年、１つの半導体パッケージで多くの機能を実現できるようにするため、１つの半導体パッケージに複数の半導体チップを搭載して高密度化を図っている。図１は従来の高密度半導体パッケージの１例を表す図である。シリコン基板２１上に複数の半導体チップ２２が搭載されている。シリコン基板２１と半導体チップ２２とはマイクロバンプ２３により互いに接続されている。半導体チップ２２は、樹脂２４により封止されている。シリコン基板２１はプリント基板２５上に搭載され、ワイヤ２６により互いに電気的に接続されている。
従来、このような半導体装置２０を製造する場合、シリコン基板２１上に搭載した複数の半導体チップ２２を樹脂２４により封止した後、シリコン基板２１をプリント基板２５上に搭載していた。例えば、特許文献１に開示されている半導体装置の製造方法も、このような手順によるものである（例えば図３、図４に示される製造方法）。
特開２００６−１９４３３号公報
しかしながら、上記したような従来の製造方法の場合、半導体チップ２２を封止する樹脂２４の熱収縮によってシリコン基板２１に反りが生じてしまっていた。これにより、シリコン基板２１をプリント基板２５上に正常に搭載できなくなってしまう、あるいは、シリコン基板２１とプリント基板２５との接合不良によって半導体装置２０が正常に動作しなくなってしまうという問題点があった。
本発明は上記した如き問題点に鑑みてなされたものであって、複数の半導体チップを搭載した場合でも正常に動作する半導体装置を製造することができる半導体装置の製造方法を提供することを目的とする。
本発明による半導体装置の製造方法は、複数の半導体チップを含む半導体装置の製造方法であって、搭載基板及び支持基板を準備する基板準備ステップと、前記基板準備ステップの後に前記搭載基板の下面に少なくとも１つの半導体チップを搭載する下面搭載ステップと、前記下面搭載ステップの後に前記搭載基板の下面に搭載された前記半導体チップを接着剤で前記支持基板の片面に固定するチップ固定ステップと、前記チップ固定ステップの後に前記搭載基板の下面に搭載された前記半導体チップを樹脂で封止する樹脂封止ステップと、前記樹脂封止ステップの後に前記搭載基板の上面に少なくとも１つの半導体チップを搭載する上面搭載ステップと、を含むことを特徴とする。
本発明による半導体装置の製造方法によれば、複数の半導体チップを搭載した場合でも、製造工程において支持基板に反りを発生させず、正常に動作する半導体装置を提供することができる。
以下、本発明に係る実施例について添付の図面を参照しつつ詳細に説明する。図２は本実施例による半導体装置の製造方法によって製造された半導体装置１０を表す図である。
搭載基板１１は例えばシリコン基板である。搭載基板１１は例えば同一シリコンウエハ上に形成された複数の基板を個片化して得られたものである。なお、個片化とは、シリコンウエハを裁断して複数の基板片を得ることである。搭載基板１１にはその上面から下面にかけて貫通する導電体である貫通電極１２が形成されている。搭載基板１１における貫通電極１２の個数や配置に制限は無く、複数個の貫通電極１２を例えば正方格子状又は斜格子状に配置できる。貫通電極１２の材料は例えば銅などである。搭載基板１１には図示せぬ配線層が形成されており、その配線層に形成されている配線（図示せず）と貫通電極１２が電気的に接続されている。
搭載基板１１の下面には半導体チップ１３−１及び１３−２がバンプ１４により固定されている。同様に搭載基板１１の上面には半導体チップ１８がバンプ１４により固定されている。半導体チップ１３−１、１３−２及び１８の各々の表面には複数の電極（図示せず）が形成されており、これらの電極とバンプ１４とは電気的に接続されている。また、バンプ１４と貫通電極１２とは物理的及び電気的に接続されている。バンプ１４は例えばＢＧＡ（Ball Grid Array）バンプなどであり、その材料は例えば銅などである。貫通電極１２及びバンプ１４の周辺にはショート防止のため、適宜、絶縁処理が施されている。
半導体チップ１３−１及び１３−２は接着剤１６によって支持基板１５に固定さている。接着剤１６の材料に制限は無く例えばエポキシ系の接着剤である。支持基板１５は例えば一般的なプリント基板などである。半導体チップ１３−１及び１３−２はそれらの全体を樹脂１７によって封止されている。樹脂１７は、半導体チップ１３−１及び１３−２の固定の強化や保護を目的としており、搭載基板１１の下面と支持基板１５の上面との間に充填されている。樹脂１７は例えば粒径が数μｍのシリカなどのフィラーを含むエポキシ系の樹脂などである。
搭載基板１１の表面に形成されている電極（図示せず）と支持基板１５の表面に形成されている電極（図示せず）とはワイヤ１９により電気的に接続されている。ワイヤ１９の材料は例えばアルミニウムなどである。なお、半導体装置１０が実現する機能に制限は無く、例えば半導体チップ１３−１が計算用のロジックチップであり、半導体チップ１３−２が記憶用のメモリチップであり、半導体装置１０は計算及び記憶の機能などにより例えばシミュレーション処理などを行う装置である。
図３は本実施例における半導体装置の製造フローを表すフローチャートである。図４は本実施例における半導体装置の各製造工程を表す図である。以下、図３及び４を参照しつつ、半導体装置の各製造工程について説明する。
先ず、搭載基板１１及び支持基板１５を準備する（ステップＳ１０１）。搭載基板１１は例えばシリコンウエハ上に形成された複数の基板を個片化して得られたシリコン基板である。支持基板１５は例えば複数の配線層及び電源層が積層された多層プリント基板である。支持基板１５の表面には必要に応じて例えばコンデンサなどの素子等を搭載しても良い。
次に、搭載基板１１に貫通電極１２を形成する（ステップＳ１０２、図４（ａ））。例えば搭載基板１１の上面から下面にかけて機械的に貫通穴を形成し、そこに銅などの導電体を埋め込むことにより貫通電極１２を形成する。複数の貫通電極１２を搭載基板１１に例えば正方格子状に形成する。また、必要に応じて貫通電極１２の周辺部に絶縁処理を施す。
次に、搭載基板１１の下面に半導体チップ１３−１及び１３−２を搭載する（ステップＳ１０３、図４（ｂ））。例えば、半導体チップ１３−１の表面に形成されている複数の電極パッド（図示せず）に電気的に接続されるようにバンプ１４を形成し、その後、搭載基板１１に形成されている貫通電極１２とバンプ１４とが物理的及び電気的に接続されるように接合する。この接合は例えば通常の熱圧着方式により実現される。このようにして、半導体チップ１３−１をバンプ１４により搭載基板１１に固定する。半導体チップ１３−２についても同様の方法で、半導体チップ１３−１と同時にあるいは別途、搭載基板１１の下面に搭載する。搭載基板１１の下面に搭載する半導体チップの個数に制限は無く、例えば１つでも良いし、３つ以上でも良い。
次に、搭載基板１１を支持基板１５に搭載する（ステップＳ１０４、図４（ｃ））。詳細には搭載基板１１に搭載されている半導体チップ１３−１及び１３−２を接着剤１６によって支持基板１５に固定する。半導体チップ１３−１の上下面のうち、搭載基板１１に固定されている面（以下、上面とする）と反対の面（以下、下面とする）を支持基板１５に固定する。接着剤１６の材料に制限は無く、例えばエポキシ系の接着剤である。同様に半導体チップ１３−２についてもその下面を支持基板１５に固定する。
ステップＳ１０４の搭載段階では、半導体チップ１３−１等を樹脂１７により封止していないので、樹脂１７の熱収縮による搭載基板１１の反りは生じず、搭載基板１１を安定的に支持基板１５に固定することができる。
次に、搭載基板１１の下面に搭載された半導体チップ１３−１及び１３−２を樹脂１７で封止する（ステップＳ１０５、図４（ｄ））。樹脂１７は例えばエポキシ系などの絶縁性の樹脂である。樹脂１７に含まれるフィラーは例えばその粒径が数μｍ以下のものが望ましい。図４（ｄ）に示される側面の側から液状化された流動性の樹脂１７を搭載基板１１の下面と支持基板１５の上面との間に注入して充填する。充填後、熱処理等により樹脂１７を硬化させて固定化する。このようにして半導体チップ１３−１及び１３−２を樹脂１７で包埋する。
半導体チップ１３−１及び１３−２は接着剤１６によって支持基板１５に固定されており、樹脂１７の熱収縮があった場合にも支持基板１５上の半導体チップ１３−１及び１３−２の搭載位置は変動せず、半導体チップ１３−１及び１３−２をバンプ１４により固定している搭載基板１１にも反りが生じない。
次に、搭載基板１１の上面に半導体チップ１８を搭載する（ステップＳ１０６、図４（ｅ））。例えば、半導体チップ１８の表面に形成されている複数の電極パッド（図示せず）に電気的に接続されるようにバンプ１４を形成し、その後、搭載基板１１に形成されている貫通電極１２とバンプ１４とが物理的及び電気的に接続されるように通常の熱圧着方式などにより接合する。このようにして、半導体チップ１８をバンプ１４により搭載基板１１に固定する。搭載基板１１には樹脂１７の熱収縮による反りが生じていないので、半導体チップ１８を搭載基板１１に安定的に搭載することができる。
次に、搭載基板１１の表面に形成されている電極（図示せず）と支持基板１５の表面に形成されている電極（図示せず）とをワイヤ１９により電気的に接続する（ステップＳ１０７）。ワイヤ１９の材料は例えばアルミニウムなどである。ワイヤ１９による接続は通常のワイヤボンディング方式による接続で良い。以上の製造工程により半導体装置１０が完成する。
上記したように本実施例による半導体装置の製造方法は、搭載基板１１の下面に半導体チップ１３−１等を搭載し、半導体チップ１３−１等を樹脂１７により封止する前に半導体チップ１３−１等を接着剤１６により支持基板１５に固定する。当該固定の段階では、半導体チップ１３−１等を樹脂１７により封止していないので、樹脂１７の熱収縮による搭載基板１１の反りは生じず、搭載基板１１を安定的に支持基板１５に固定することができる。
また、半導体チップ１３−１等を接着剤１６により支持基板１５に固定した後に半導体チップ１３−１等を樹脂１７で封止するので、樹脂１７の熱収縮が生じた場合にも半導体チップ１３−１等の搭載位置が変動せず、半導体チップ１３−１等をバンプ１４により固定している搭載基板１１にも反りが生じない。搭載基板１１には樹脂１７の熱収縮による反りが生じていないので、半導体チップ１８を搭載基板１１に安定的に搭載することができる。なお、半導体チップ１３−１及び１３−２が支持基板１５に固定されてさえいれば搭載基板１１に反りが生じないので、これらの固定は必ずしも接着剤によらなくても良い。例えば、固定用のフレーム等により機械的に半導体チップ１３−１及び１３−２を固定しても良い。
また、本実施例による半導体装置の製造方法は、半導体チップ１３−１等を支持基板１５に固定し樹脂１７により封止した後で、半導体チップ１８を搭載基板１１に搭載する。樹脂１７での封止及び接着剤１６での固定により、半導体チップ１３−１等と搭載基板１１及び支持基板１５との間の固定が強化されているので、半導体チップ１８を搭載基板１１に搭載する際の衝撃によって半導体チップ１３−１等が搭載基板１１からはずれるのを防止することができる。
複数の半導体チップをステップＳ１０３において図４（ｂ）に示す如く搭載基板１１に対して水平方向に並べて搭載した場合には、複数の半導体チップを搭載基板１１に対して垂直方向に縦積み搭載した場合に比較して以下の利点がある。すなわち、ステップＳ１０４において図４（ｃ）に示す如く複数の半導体チップを接着剤１６により支持基板１５に固定する際に、縦積み搭載に比較して接着面積が大きくなるため、より強固に半導体チップを支持基板１５に固定できる。これにより、ステップＳ１０５において図４（ｄ）に示す如く搭載基板１１の下面に搭載された半導体チップを樹脂１７で封止した場合にも、樹脂１７の熱収縮による影響を受けない。そのため、半導体チップを固定している搭載基板１１の反りの発生を防止することができる。
図５は、ステップＳ１０３において２つの半導体チップを搭載基板１１に対して水平方向に並べて搭載したときの搭載基板１１をその下面から見た図である。このように搭載することで、接着面積が大きくなり、半導体チップをより強固に支持基板１５に固定でき、搭載基板１１の反りの発生を防止することができる。なお、半導体チップのサイズには特に制限はない。
上記したように本実施例による半導体装置の製造方法によれば、搭載基板１１に複数の半導体チップを搭載した場合でも、製造工程において搭載基板１１に反りが発生しないので、搭載基板１１を安定的に支持基板１５に固定することができ、且つ、半導体チップを搭載基板１１に安定的に搭載することができる。これにより、正常に動作する半導体装置１０を製造することができる。
上記した例は、個片化後の搭載基板１１に半導体チップ１３−１等を搭載した場合の例であるが、個片化前のウエハレベルの段階で搭載基板１１に半導体チップ１３−１等を搭載するようにしても良い。図６は、そのようにした場合の半導体装置の製造フローを表すフローチャートである。
先ず、複数の搭載基板１１が形成されたシリコンウエハ及び支持基板１５を準備する（ステップＳ２０１）。次に、シリコンウエハに形成されている複数の搭載基板１１の各々に貫通電極１２を形成する（ステップＳ２０２）。この形成の方法は上記した例と同様である。次に、シリコンウエハに形成されている複数の搭載基板１１の各々に半導体チップ１３−１及び１３−２を搭載する（ステップＳ２０３）。この搭載の方法も上記した例と同様である。続いて、シリコンウエハを切断して、個片化した搭載基板１１を得る（ステップＳ２０４）。ステップＳ２０５〜Ｓ２０８の工程は、上記した例と同様の処理がなされる。
このような手順で半導体装置１０を製造した場合にも、搭載基板１１には樹脂１７の熱収縮による反りが生じず、搭載基板１１を安定的に支持基板１５に固定することができ、且つ、半導体チップ１８を搭載基板１１に安定的に搭載することができる。
従来の製造方法によって製造された半導体装置を表す図である。 本発明による製造方法によって製造された半導体装置を表す図である。 本実施例における半導体装置の製造フローを表すフローチャートである。 本実施例における半導体装置の各製造工程を表す図である。 半導体チップを搭載基板に対して水平方向に並べて搭載したときの搭載基板をその下面から見た図である。 半導体装置の別の製造フローを表すフローチャートである。
符号の説明
１０ 半導体装置
１１ 搭載基板
１２ 貫通電極
１３−１、１３−２ 半導体チップ
１４ バンプ
１５ 支持基板
１６ 接着剤
１７ 樹脂
１８ 半導体チップ
１９ ワイヤ
２０ 半導体装置
２１ シリコン基板
２２ 半導体チップ
２３ マイクロバンプ
２４ 樹脂
２５ プリント基板
２６ ワイヤ

Claims (3)

  1. 複数の半導体チップを含む半導体装置の製造方法であって、
    搭載基板及び支持基板を準備する基板準備ステップと、
    前記基板準備ステップの後に前記搭載基板の下面に少なくとも１つの半導体チップを搭載する下面搭載ステップと、
    前記下面搭載ステップの後に前記搭載基板の下面に搭載された前記半導体チップを接着剤で前記支持基板の片面に固定するチップ固定ステップと、
    前記チップ固定ステップの後に前記搭載基板の下面に搭載された前記半導体チップを樹脂で封止する樹脂封止ステップと、
    前記樹脂封止ステップの後に前記搭載基板の上面に少なくとも１つの半導体チップを搭載する上面搭載ステップと、
    を含むことを特徴とする半導体装置の製造方法。
  2. 前記搭載基板の上面から下面にかけて貫通電極を形成する電極形成ステップを更に含み、
    前記下面搭載ステップ及び前記上面搭載ステップは、前記半導体チップの表面の電極パッドと前記貫通電極とが電気的に接続されるように前記半導体チップを前記搭載基板に搭載することを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記基板準備ステップにおける前記搭載基板は同一ウエハ上に形成されている複数の搭載基板のうちの１つであり、
    前記下面搭載ステップの後に前記ウエハを個片化して前記搭載基板を得る基板個片化ステップを更に含むことを特徴とする請求項１に記載の半導体装置の製造方法。
JP2008225828A 2008-09-03 2008-09-03 半導体装置の製造方法 Active JP5078808B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008225828A JP5078808B2 (ja) 2008-09-03 2008-09-03 半導体装置の製造方法
US12/550,754 US20100055834A1 (en) 2008-09-03 2009-08-31 Semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008225828A JP5078808B2 (ja) 2008-09-03 2008-09-03 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2010062292A JP2010062292A (ja) 2010-03-18
JP5078808B2 true JP5078808B2 (ja) 2012-11-21

Family

ID=41726056

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008225828A Active JP5078808B2 (ja) 2008-09-03 2008-09-03 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20100055834A1 (ja)
JP (1) JP5078808B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101817159B1 (ko) 2011-02-17 2018-02-22 삼성전자 주식회사 Ｔｓｖ를 가지는 인터포저를 포함하는 반도체 패키지 및 그 제조 방법
KR20130007049A (ko) * 2011-06-28 2013-01-18 삼성전자주식회사 쓰루 실리콘 비아를 이용한 패키지 온 패키지
JP2018037465A (ja) * 2016-08-29 2018-03-08 ウシオ電機株式会社 半導体パッケージおよびその製造方法
KR102605617B1 (ko) * 2016-11-10 2023-11-23 삼성전자주식회사 적층 반도체 패키지

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001203318A (ja) * 1999-12-17 2001-07-27 Texas Instr Inc <Ti> 複数のフリップチップを備えた半導体アセンブリ
JP4570809B2 (ja) * 2000-09-04 2010-10-27 富士通セミコンダクター株式会社 積層型半導体装置及びその製造方法
US6507115B2 (en) * 2000-12-14 2003-01-14 International Business Machines Corporation Multi-chip integrated circuit module
JP4586273B2 (ja) * 2001-01-15 2010-11-24 ソニー株式会社 半導体装置構造
JP2003023135A (ja) * 2001-07-06 2003-01-24 Sharp Corp 半導体集積回路装置
SG104293A1 (en) * 2002-01-09 2004-06-21 Micron Technology Inc Elimination of rdl using tape base flip chip on flex for die stacking
TWI268581B (en) * 2002-01-25 2006-12-11 Advanced Semiconductor Eng Stack type flip-chip package including a substrate board, a first chip, a second chip, multiple conductive wire, an underfill, and a packaging material
US6506633B1 (en) * 2002-02-15 2003-01-14 Unimicron Technology Corp. Method of fabricating a multi-chip module package
US7122904B2 (en) * 2002-04-25 2006-10-17 Macronix International Co., Ltd. Semiconductor packaging device and manufacture thereof
TW567601B (en) * 2002-10-18 2003-12-21 Siliconware Precision Industries Co Ltd Module device of stacked semiconductor package and method for fabricating the same
DE10360708B4 (de) * 2003-12-19 2008-04-10 Infineon Technologies Ag Halbleitermodul mit einem Halbleiterstapel, Umverdrahtungsplatte, und Verfahren zur Herstellung derselben
JP4587676B2 (ja) * 2004-01-29 2010-11-24 ルネサスエレクトロニクス株式会社 チップ積層構成の３次元半導体装置
JP4580671B2 (ja) * 2004-03-29 2010-11-17 ルネサスエレクトロニクス株式会社 半導体装置
JP4865197B2 (ja) * 2004-06-30 2012-02-01 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2006210566A (ja) * 2005-01-27 2006-08-10 Akita Denshi Systems:Kk 半導体装置
US7445962B2 (en) * 2005-02-10 2008-11-04 Stats Chippac Ltd. Stacked integrated circuits package system with dense routability and high thermal conductivity
US7205656B2 (en) * 2005-02-22 2007-04-17 Micron Technology, Inc. Stacked device package for peripheral and center device pad layout device
US7364945B2 (en) * 2005-03-31 2008-04-29 Stats Chippac Ltd. Method of mounting an integrated circuit package in an encapsulant cavity
US8067831B2 (en) * 2005-09-16 2011-11-29 Stats Chippac Ltd. Integrated circuit package system with planar interconnects
JP3895756B1 (ja) * 2005-11-30 2007-03-22 株式会社システム・ファブリケーション・テクノロジーズ 半導体装置
US7279795B2 (en) * 2005-12-29 2007-10-09 Intel Corporation Stacked die semiconductor package
DE102006016345A1 (de) * 2006-04-05 2007-10-18 Infineon Technologies Ag Halbleitermodul mit diskreten Bauelementen und Verfahren zur Herstellung desselben
US20070257348A1 (en) * 2006-05-08 2007-11-08 Advanced Semiconductor Engineering, Inc. Multiple chip package module and method of fabricating the same
TWI312569B (en) * 2006-10-12 2009-07-21 Siliconware Precision Industries Co Ltd Semiconductor package on which a semiconductor device is stacked and production method thereof
US20080116589A1 (en) * 2006-11-17 2008-05-22 Zong-Fu Li Ball grid array package assembly with integrated voltage regulator
US7518226B2 (en) * 2007-02-06 2009-04-14 Stats Chippac Ltd. Integrated circuit packaging system with interposer
JP4970979B2 (ja) * 2007-02-20 2012-07-11 ルネサスエレクトロニクス株式会社 半導体装置
JP4445511B2 (ja) * 2007-03-23 2010-04-07 株式会社東芝 マルチチップ半導体装置
JP2008294367A (ja) * 2007-05-28 2008-12-04 Nec Electronics Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2010062292A (ja) 2010-03-18
US20100055834A1 (en) 2010-03-04

Similar Documents

Publication Publication Date Title
KR100885924B1 (ko) 묻혀진 도전성 포스트를 포함하는 반도체 패키지 및 그제조방법
JP4610616B2 (ja) ダイスタック型デバイスを提供するための方法及び装置
KR101277429B1 (ko) 스택 다이 ｂｇａ 또는 ｌｇａ 컴포넌트 어셈블리
JP5566161B2 (ja) 回路パターンの浮き上がり現象を抑制するパッケージオンパッケージ及びその製造方法
JP5840479B2 (ja) 半導体装置およびその製造方法
US20060267188A1 (en) Memory module with improved mechanical strength of chips
CN104051395A (zh) 芯片堆叠封装及其方法
US8030761B2 (en) Mold design and semiconductor package
JP2006351565A (ja) 積層型半導体パッケージ
KR20150054551A (ko) 반도체 칩 및 반도체 칩을 구비하는 반도체 패키지
CN102169842A (zh) 用于凹陷的半导体基底的技术和配置
US9548220B2 (en) Method of fabricating semiconductor package having an interposer structure
CN108701664B (zh) 用于经封装半导体裸片的内部热扩散的设备及方法
TWI739821B (zh) 半導體封裝結構及其製造方法
JP2009295959A (ja) 半導体装置及びその製造方法
JP2010010301A (ja) 半導体装置及びその製造方法
JP2020009983A (ja) 半導体装置
JP2012109437A (ja) 半導体装置及びその製造方法
JP5078808B2 (ja) 半導体装置の製造方法
US20200075561A1 (en) Semiconductor package
WO2011021364A1 (ja) 半導体装置およびその製造方法
JP2010010269A (ja) 半導体装置、半導体装置製造用中間体およびそれらの製造方法
KR101494411B1 (ko) 반도체패키지 및 이의 제조방법
US20220077076A1 (en) Semiconductor devices with reinforced substrates
KR20120033006A (ko) 적층형 반도체 패키지 및 그의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110902

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120515

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120713

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120731

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120828

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150907

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5078808

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350