JP2008270816A - 均一な無電解メッキ厚さを得ることができる半導体素子の製造方法 - Google Patents

均一な無電解メッキ厚さを得ることができる半導体素子の製造方法 Download PDF

Info

Publication number
JP2008270816A
JP2008270816A JP2008110530A JP2008110530A JP2008270816A JP 2008270816 A JP2008270816 A JP 2008270816A JP 2008110530 A JP2008110530 A JP 2008110530A JP 2008110530 A JP2008110530 A JP 2008110530A JP 2008270816 A JP2008270816 A JP 2008270816A
Authority
JP
Japan
Prior art keywords
layer
manufacturing
electroless plating
copper
seed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008110530A
Other languages
English (en)
Other versions
JP5525140B2 (ja
Inventor
Un Byoung Kang
芸 炳 姜
Yokan Ken
容 煥 權
Chung-Sun Lee
忠 善 李
Woon Seong Kwon
雲 星 權
Hyung-Sun Jang
衡 善 張
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2008270816A publication Critical patent/JP2008270816A/ja
Application granted granted Critical
Publication of JP5525140B2 publication Critical patent/JP5525140B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11912—Methods of manufacturing bump connectors involving a specific sequence of method steps the bump being used as a mask for patterning other parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13562—On the entire exposed surface of the core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13609—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemically Coating (AREA)

Abstract

【課題】半導体素子の製造工程中にバンプ製造工程及びボンディングパッドの再配置パターンの製造工程などに用いられる無電解メッキで均一なメッキ厚さを得ることができる半導体素子の製造方法を提供する。
【解決手段】ボンディングパッド１０６が外部に露出された半導体基板１０２を準備する工程と、前記半導体基板１０２上に多層膜で形成された種層を形成する工程と、前記種層上に所定のパターンを持つ金属配線をメッキ方式で形成する工程と、前記多層膜で形成された種層の前記メッキにおいて使われた最上層の膜の前記金属配線以外の部分のみを除去し、すべての前記金属配線を前記種層により接続させる工程と、前記金属配線上に無電解メッキで表面導電層を形成する工程と、前記半導体基板１０２上に残留する種層を除去する工程とを有することを特徴とする。
【選択図】図２０

Description

本発明は、半導体素子製造方法に係り、さらに詳細には、半導体素子の製造工程中にバンプ製造工程及びボンディングパッドの再配置パターンの製造工程などに用いられる無電解メッキ方法に関する。
一般的にメッキ方式には、電解メッキ方式と無電解メッキ方式とがある。ここで、無電解メッキとは、電気を使用せずに化学反応を通じてメッキする方式であり、メッキ液に含まれた金属イオンが電子を受けて還元され、メッキされる物体の表面に貼着される原理を利用してメッキされる。
無電解メッキは、半導体素子の製造工程でボンディングパッド上に形成されるバンプ表面の導電層と、ボンディングパッドの再配置パターン表面の導電層との形成に部分的に使われている。半導体素子の製造工程で無電解メッキを通じて形成される表面導電層は、ゴールド（Ａｕ）層及びニッケル（Ｎｉ）層などがある。
一方、ＤＤＩＣ（Ｄｉｓｐｌａｙ Ｄｒｉｖｉｎｇ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）のような半導体素子で、バンプの材質として高価なゴールドを使用することによって、半導体素子の製造工程で全体的な原材料費用が上昇する。そのため、高価なゴールドの代りに銅をバンプの材質として使用し、銅バンプの表面にのみゴールド層を形成しようとする技術が開発された。これについての特許がたとえば、特許文献１にてＡｐｔｏｓ Ｃｏｒｐｏｒａｔｉｏｎにより公開されたことがある。
図１〜図８は、従来技術による半導体素子のバンプ形成方法を説明するための断面図である。
図１〜図８を参照すると、まず、半導体基板１０上に集積回路部（図示せず）が形成され、窒化膜（ＳｉＮ）材質の最終保護膜１２よりボンディングパッド１４が外部に露出された構造の半導体基板１０を備える。次いで、半導体基板１０上に種層３２をスパッタリング方式で形成する。種層３２は、下部はチタン層１６であり、上部は銅層１８であることが適している。
次に、電解メッキで銅バンプを形成するために、半導体基板１０上にボンディングパッド１４の上部が露出したフォトレジストパターン２０を形成し、フォトレジストパターン２０が形成された半導体基板１０に対して電解メッキを実施する。これにより、露出された種層３２の上部の銅層１８で成長した銅バンプ２２が選択的に形成される。
銅バンプ２２を電解メッキで形成した後、図５に示すように必要に応じて平坦化工程を別途に実施してもよい。次いで、半導体基板１０上の電解メッキのために形成されたフォトレジストパターン２０を除去する。そして、半導体基板１０上に露出された種層、例えば、銅層１８及びチタン層１６をいずれもエッチング工程を通じて除去して、最終保護膜１２を外部に露出させる。
上記の状態で半導体基板１０をニッケル及び金のそれぞれのメッキ液が入っているメッキ槽に入れて各無電解メッキを順次実施して、銅バンプ２２の表面にニッケル層２４とゴールド層２６とでなった表面導電層３０を形成する。
図９は、表面導電層が形成される電気化学的環境を説明するための断面図であり、図１０は、表面導電層が形成された半導体基板のバンプを示す部分平面図である。
図９及び図１０を参照すると、一般的に半導体基板上に形成されたバンプ２２は、一般的な信号端子の役割を行うバンプ２２Ａと、接地機能を行うバンプ２２Ｂとがある。かかる半導体基板１０に対して無電解メッキを実施すると、一般的な信号端子の役割を行うバンプ２２Ａは、半導体素子の構造上、半導体基板１０の内部に形成されたウェル（Ｐ−ｗｅｌｌ）２８により絶縁されるため、内部での電子の供給が円滑でない。これにより、一般的な信号端子の役割を行う銅バンプ２２Ａの表面に貼着される金属イオン（Ｐｄ，Ａｕ）の動きは活発でなくて制限的になるしかない。
一方、接地機能を行う銅バンプ２２Ｂはウェル２８によって絶縁されないため、半導体基板１０の内部から電子を供給されて銅バンプ２２Ｂ自体が小さなサイズの正極の役割を行って、その表面に貼着される金属イオン（Ｐｄ，Ａｕ）の動きが活発に展開される。これにより無電解メッキ工程を完了した後、図１０に示すように、一般的な信号端子用銅バンプ２２Ａと接地機能を行う銅バンプ２２Ｂとは、無電解方式でメッキされた厚さが相違してくる。
詳細に説明すれば、一般的な信号端子用銅バンプ２２Ａにメッキされた表面導電層（図８の３０）の厚さは約０．２７μｍであるのに対し、接地機能を行う銅バンプ２２Ｂにメッキされた表面導電層（図８の３０）の厚さは、その２倍に近い０．５０μｍもある。このようなメッキの厚さの差は薄膜形成の均一性を低下させ、半導体素子の信頼性を低下させるという問題があるために改善が必要である。
米国特許第７００８８６７号明細書
そこで、本発明は上記従来の半導体素子の製造方法における問題点に鑑みてなされたものであって、本発明の目的は、半導体素子の製造工程中にバンプ製造工程及びボンディングパッドの再配置パターンの製造工程などに用いられる無電解メッキで均一なメッキ厚さを得ることができる半導体素子の製造方法を提供することにある。
上記目的を達成するためになされた本発明による均一な無電解メッキ厚さを得ることができる半導体素子の製造方法は、ボンディングパッドが外部に露出された半導体基板を準備する工程と、前記半導体基板上に多層膜で形成された種層を形成する工程と、前記種層上に所定のパターンを持つ金属配線をメッキ方式で形成する工程と、前記多層膜で形成された種層の前記メッキにおいて使われた最上層の膜の前記金属配線以外の部分のみを除去し、すべての前記金属配線を前記種層により接続させる工程と、前記金属配線上に無電解メッキで表面導電層を形成する工程と、前記半導体基板上に残留する種層を除去する工程とを有することを特徴とする。
前記種層は、下部拡散防止層と上部種層との２層構造であること。
前記拡散防止層の材質は、Ｔｉ、ＴｉＮ、ＴｉＷ、Ｃｒ、Ａｌの内から選択される一つであること。
前記種層は、３層構造であること。
前記３層構造の種層は、下部のチタン（Ｔｉ）層、中間の窒化チタン（ＴｉＮ）層、及び上部の銅（Ｃｕ）層が順次に積層された構造であること。
前記所定のパターンを持つ金属配線は、銅（Ｃｕ）バンプ、銅を含む金属バンプ、ニッケルバンプの内から選択される一つであること。
前記所定のパターンを持つ金属配線は、前記ボンディングパッドの再配置パターンであること。
前記表面導電層は、ゴールド（Ａｕ）層を有すること。
前記表面導電層は、ニッケル（Ｎｉ）層を有した多層構造であること。
前記表面導電層は、パラジウム（Ｐｄ）層を有した多層構造であること。
前記表面導電層は、スズ（Ｓｎ）層、スズ合金層、インジウム（Ｉｎ）層の内から選択される一つを有すること。
前記表面導電層は、パラジウム層、ニッケル層、ゴールド層が順次に積層された構造であること。
前記表面導電層を形成する工程は、前記３層構造の種層のうち、中間に形成された層を除去する工程をさらに含むこと。
前記表面導電層を形成する工程は、前記表面導電層と前記半導体基板の上部の種層とが接する領域に、種層の下部拡散防止層が残留するように表面導電層を形成すること。
前記上部種層を除去した工程後に、前記下部拡散防止層に対する表面処理工程をさらに実施すること。
前記表面処理工程は、酸素プラズマ処理であること。
前記種層上にメッキ方式で金属配線を形成する工程後に、前記金属配線の上部を平坦化させる工程をさらに実施すること。
前記表面導電層を形成された前記半導体基板上に残留する種層を除去する工程後に、前記半導体基板に対する熱処理工程をさらに実施すること。
また、上記目的を達成するためになされた本発明による均一な無電解メッキ厚さを得ることができる半導体素子の製造方法は、ボンディングパッドが形成された半導体基板の全面にチタン層及び銅層の２層構造でなる種層を形成する工程と、前記ボンディングパッドが露出するように前記半導体基板上にフォトレジストパターンを形成する工程と、前記ボンディングパッド上にメッキ方式で銅バンプを形成し、前記フォトレジストパターンを除去する工程と、前記種層の上部の前記銅層を除去し、すべての銅バンプを種層のチタン層を通じて接続させる工程と、前記銅バンプに無電解メッキにて表面導電層を形成する工程と、前記表面導電層が形成された半導体基板に残留する種層のチタン層を除去する工程とを有することを特徴とする。
また、上記目的を達成するためになされた本発明による均一な無電解メッキ厚さを得ることができる半導体素子の製造方法は、パッシベーション層よりボンディングパッドが露出された半導体基板を準備する工程と、前記半導体基板上に前記ボンディングパッドの再配置のために、前記ボンドパッドを露出させた第１絶縁膜を形成する工程と、前記半導体基板の全面にチタン層と銅層との２層構造でなる種層を形成する工程と、前記半導体基板上にメッキ方式でボンディングパッドの再配線用銅パターンを形成する工程と、前記種層の上部層の銅層を除去し、ボンディングパッドの再配線用銅パターンを前記種層を通じて接続させる工程と、前記ボンディングパッドの再配線用銅パターンに無電解メッキにて表面導電層を形成する工程と、前記半導体基板の全面に残留する種層を除去する工程と、前記表面導電層が形成されたボンディングパッドの再配線用銅パターンで位置移動が行われた再配線用ボンディングパッドを露出させた第２絶縁膜を形成する工程とを有することを特徴とする。
本発明に係る均一な無電解メッキ厚さを得ることができる半導体素子の製造方法によれば、半導体基板上に形成されるバンプにおける表面導電層の厚さを、バンプの機能的特性に拘らずに均一にすることができ、ボンディングパッドの再配置パターンでボンディングパッドの再配置用銅パターンの上部及び側面を均一な厚さの表面導電層で覆うことができるという効果がある。
次に、本発明に係る均一な無電解メッキ厚さを得ることができる半導体素子の製造方法を実施するための最良の形態の具体例を図面を参照しながら説明する。
しかし、下記の詳細な説明で開示される実施形態は、本発明を限定しようとする意味ではなく、当業者に本発明の開示を実施可能な形態にするために、また、発明の範ちゅうを知らせるために提供されるものである。
図１１は、ＤＤＩＣ（Ｄｉｓｐｌａｙ Ｄｒｉｖｉｎｇ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）半導体素子を説明するための断面図である。
図１１を参照すると、一般的にバンプ１１６は、大部分の半導体素子上に外部接続端子として形成できるが、半導体基板１０２上にバンプ１１６が主に形成される半導体素子はＤＤＩＣ半導体素子１００などがある。
ＤＤＩＣ半導体素子１００は、ＬＣＤ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）やＰＤＰ（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）のような基板１０１上に異方性導電接着フィルム（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）１０３を使用して半導体チップをボンディングさせて主に応用される。前述したＤＤＩＣ半導体素子１００は、最近ＬＣＤ及びＰＤＰの需要が急増するにつれてその需要が顕著に増加しつつあるのが実情である。ＤＤＩＣ半導体素子１００は、ＬＣＤ及びＰＤＰのようなガラス基板や印刷回路基板のようなフィルム上に付着されて応用されるため、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）あるいはＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）タイプの素子である。
したがって、ＤＤＩＣ半導体素子１００のバンプ１１６の材質として、ゴールド（Ａｕ）の代わりに銅（Ｃｕ）を使用し、銅バンプの表面にゴールド材質の薄い表面導電層を信頼性のあるように形成する場合、原材料の価格の側面から見て多大のコストダウン効果を達成できる。
図１２〜図１９は、本発明の第１の実施形態による半導体素子のバンプ製造方法を説明するための断面図である。
図１２〜図１９を参照すると、半導体基板１０２上に集積回路部（図示せず）が形成され、最終保護膜１０４よりボンディングパッド１０６が外部に露出した構造のＤＤＩＣ半導体素子１００を準備する。集積回路部は、メモリ、ロジック、ＡＳＩＣ及びマイクロコントローラなど多様な機能の集積回路部が含まれうる。また、ボンディングパッドはその材質がアルミニウムであるか、又は銅材質でありうる。
次に、半導体基板１０２上に種層１１２をスパッタリング方式で形成する。種層１１２は、その下部は拡散防止層１０８であり、その上部は銅（Ｃｕ）層１１０でなる多層構造であることが適している。
拡散防止層１０８は、チタン（Ｔｉ）を使用して３０００Åの厚さで形成するのが好ましい。電解メッキ時に銅バンプの成長のための種金属の役割を行う銅層１１０は、銅を使用して２０００Åの厚さで形成するのが好ましい。種層１１２は、スパッタリングの代りに他の方式を通じて形成するように多様に変形でき、半導体基板１０２上を覆える厚さがあるように形成すればよい。この時、拡散防止層１０８はチタン（Ｔｉ）の代りに拡散防止の機能があり、接着力の高いＴｉＮ、ＴｉＷ、Ｃｒ、Ａｌなどの他の材質に代替してもよい。
次に、電解メッキで銅バンプを形成するために、半導体基板１０２上に銅バンプ形成領域、例えば、ボンディングパッド１０６の上部を露出させたフォトレジストパターン１１４を形成し、フォトレジストパターン１１４が形成された半導体基板１０２に対して電解メッキを実施して銅バンプ１１６を選択的に形成する。本実施形態では電解メッキ方式を通じて銅バンプ１１６を形成したが、これは無電解メッキに代替してもよい。また、図１６のようにフォトレジストパターン１１４及び銅バンプ１１６に平坦化工程を実施する場合、銅バンプ１１６の成長高さは、フォトレジストパターン１１４よりさらに高くしてもよい。
次に、電解メッキのために使われたフォトレジストパターン１１４を除去し、種層１１２のうち、半導体基板１０２上に露出している上部にある銅層１１０のみをエッチング工程で除去する。
従来技術による一般的な無電解メッキ方式では、種層１１２の銅層１１０及び下部の拡散防止層１０８までいずれも除去したが、本発明では上部の銅層１１０のみを除去するため、すべての銅バンプ１１６が種層１１２の下部拡散防止層、例えば、チタン層１０８を通じて電気的にいずれも接続された状態に残っている。
この時、拡散防止層１０８であるチタン層に対する表面処理工程をさらに実施することができる。表面処理工程は、酸素プラズマ処理として約６０秒間、酸素プラズマ処理を実施して、チタン層表面の表面抵抗を０．５〜５％の範囲で増加させることが望ましい。したがって、チタン層の表面は絶縁状態に変わって、後続する無電解メッキ工程でその部分に金属イオンが貼着することを抑制する。最後に半導体基板１０２上に露出している銅層１１０のみを除去した状態で、図９のところで説明した原理を通じて銅バンプ１１６に表面導電層、例えば、ニッケル層１１８及びゴールド層１２０をそれぞれ形成する。
また、本発明では種層１１２として使われた銅層１１０の露出された部分のみを選択的に除去した後、表面導電層１２２を形成したため、図１９のＢ部分のように表面導電層１２２と半導体基板１０２の上部の種層１１２とが接する部分が拡散防止層１０８となる構造的な特徴がある。しかし、従来技術のように種層から銅層とチタン材質の拡散防止層をいずれも除去した場合、図８のＡ部分のように表面導電層と半導体基板の上部の層とが接する部分が最終保護膜になる。
最後に、表面導電層１２２が形成された半導体基板１０２に対する熱処理工程を２５０℃以上の温度で実施して、表面導電層１２２が形成された銅バンプ１１６に対する強度を調節する工程を選択的に実施することができる。
図２０は、第１の実施形態における表面導電層が形成される電気化学的環境を説明するための断面図である。
図２０を参照すると、たとえ一般的な信号端子機能を行う銅バンプ１１６Ａが半導体基板の内部に形成されたウェル（Ｐ−ｗｅｌｌ）１２４により絶縁されたとしても、本発明の特徴のうち一つである半導体基板上に残留する種層１１２の拡散防止層１０８により、一般的な信号端子の機能を行う銅バンプ１１６Ａは、接地機能を行う銅バンプ１１６Ｂと電気的に互いに接続された状態にある。
したがって、接地機能を行う銅バンプ１１６Ｂでその下部がウェル（Ｐ−ｗｅｌｌ）１２４により絶縁されず、電子の移動が活発であっても、電子は導電性を有する拡散防止層１０８を通じて一般的な信号端子の機能を行う銅バンプ１１６Ａに移動する。したがって、あらゆる銅バンプ１１６Ａ、１１６Ｂに存在する電子の量が近似した数字になるため、無電解メッキで金属イオンが銅バンプ１１６Ａ、１１６Ｂの表面に貼着される程度が均一になる結果が導かれる。
図２１は、本実施形態における表面導電層の他の一例を示した断面図である。
図２１を参照すると、銅バンプ１１６上に形成される表面導電層１２２を、図１９ではニッケルと金からなる２層構造で形成したが、これは多様な形態で変形できる。例えば、表面導電層はゴールド層でなる単層あるいは多層構造であり得、またニッケル層を備える多層構造であ得、またパラジウム層を備える多層構造であり得、スズ層、スズ合金層及びインジウム層の内から選択された一つを含む単層あるいは多層構造であり得る。
図２１に示した一例では、表面導電層１２２は、その最下部に活性層としてパラジウム層１２６が形成され、その上に拡散防止層１０８の役割を行うニッケル層が０．４μｍの厚さで形成され、拡散防止層１０８であるニッケル層上に置換方式で形成された第１ゴールド層１２０Ｂが０．１μｍの厚さで形成され、第１ゴールド層１２０Ｂ上に還元方式で形成された第２ゴールド層１２０Ａが０．３〜０．４μｍの厚さでそれぞれ形成されている。
このような銅バンプ１１６上に表面導電層１２２を作る方式は、前処理工程を実施した後、触媒処理工程を経てパラジウム層１２６を形成し、約７５〜９０℃の温度範囲でＮｉＰメッキ工程で拡散防止層であるニッケル層１１８を形成する。また６５〜８５℃温度範囲で、金（Ａｕ）の置換及び還元工程を経て第１及び第２ゴールド層１２０Ｂ、１２０Ａをそれぞれ形成する。この時、純水を利用した洗浄工程を各工程ごとに実施する。
また、表面導電層としてスズ層を形成する場合、純水を利用した洗浄工程及び過硫酸カルシウム系のエッチング液を利用したソフトエッチング工程を含む前処理工程を実施した後、約６０℃の温度でスズ層の無電解メッキを実施できる。それぞれの表面導電層１２２に対する無電解メッキの実施時間は、使用するメッキ溶液の組成、温度などによってそれぞれ変わりうる。
以上、上述した実施形態では、種層１１２を銅層１１０と拡散防止層１０８との２層構造で説明したが、これとは異なり、種層１１２を３層構造に変形してもよい。３層構造の種層の構造は、最下部がチタン層、中間は窒化チタン層、上部は銅層とするのが好ましい。
この場合、表面導電層を形成しつつ、半導体基板上に露出された種層の中間部分である窒化チタン層上に、無電解メッキ工程で発生する副産物が付着すれば、表面導電層の形成工程の中間工程で、種層の中間にある窒化チタン層を除去する工程をさらに実施すれば、きれいな状態の表面を得ることができるため、効果的である。
また、本実施形態は種層１１２上に形成される金属配線が銅バンプ１１６であることを一例として説明したが、銅バンプは、ニッケルバンプあるいはニッケルと銅との合金からなるバンプに変更しても適用でき得る。
上述した実施形態は、種層上に形成される金属配線がバンプである場合を一例として説明したが、後述する実施形態では、種層上に形成される金属配線がボンディングパッドの再配置パターンである場合を中心に実施形態を説明する。
図２２は、半導体素子でボンディングパッドの再配線用パターンの構造を説明するための平面図である。
図２２を参照すると、半導体素子でボンディングパッド２０６が半導体チップ２００の周縁領域に形成された場合、半導体チップ２００の内側にソルダボールを付着できる空間を効果的に得るために、ボンディングパッドの再配置パターン２１０を利用して位置を移動させたボンディングパッド２１２を作る。これにより、半導体チップに多くのボンディングパッドが存在する場合、ボンディングパッドの位置を再調整して効率的にバンプやソルダボールを付着できる。
図２３は、半導体素子でボンディングパッドの再配線用パターンの構造を説明するための断面図である。
図２３を参照すると、再配線されたボンディングパッド２１２を作るために、先ずパッシベーション層（最終保護膜）２０４よりボンディングパッドが露出された半導体基板２０２に第１絶縁膜２０８が形成される。
その後、第１絶縁膜２０８上に表面導電層が形成されたボンディングパッドの再配線用銅パターン２１０が形成され、ボンディングパッドの再配線用銅パターン２１０上には、再配線されたボンディングパッド２１２を露出させる第２絶縁膜２２８が形成される。再配線用ボンディングパッド２１２上にはソルダボール２１４あるいはバンプが形成される。
図２４〜図３１は、本発明の第２の実施形態による半導体素子のボンディングパッドの再配線用パターンの製造方法を説明するための断面図である。
図２４〜図３１を参照すると、まずパッシベーション層２０４よりボンディングパッド（図示せず）が露出された半導体基板２０２上に第１絶縁膜２０８を形成する。次に、第１絶縁膜２０８上に、例えば、下部のチタン層２１６及び上部の銅層２１８をそれぞれ形成して２層構造の種層２２０を形成する。
チタン層２１６は拡散防止層であり、前述した実施形態のようにＴｉＮ、ＴｉＷ、Ｃｒ、Ａｌの内から選択された一つの膜質に変更しても適用できる。次に、ボンディングパッドの再配線用銅パターンが形成される領域が露出するようにフォトレジストパターン２２２を形成する。次に、種層２２０の銅層２１８を種金属として電解メッキを実施してボンディングパッドの再配線用銅パターン２２４を３〜５μｍの厚さに形成した後、フォトレジストパターン２２２を除去する。
次に、種層２２０で露出している銅層２１８のみを選択的にエッチング工程を通じて除去する。したがって、半導体基板２０２上にあるすべてのボンディングパッドの再配線用銅パターン２２４は、拡散防止層であるチタン層２１６により電気的に接続された状態にある。この時、チタン層２１６に対して表面処理である酸素プラズマ処理を選択的に実施して、チタン層２１６の表面の表面抵抗を０．５〜５％の範囲に増大させることが望ましい。
次に、ボンディングパッドの再配線用銅パターン２２４に無電解メッキを実施して、ニッケル材質の表面導電層２２６を約１〜３μｍ厚さで形成する。この時にも、ボンディングパッドの再配線用銅パターン２２４の回路的機能が接地でも、他の信号配線機能でも関係なく、図２０のところで説明した原理によって無電解メッキによる均一な厚さの表面導電層２２６を得ることができる。
一般的にボンディングパッドの再配線用銅パターン２２４の両側面には表面導電層が形成されておらず、銅の拡散及び酸化によって信頼性が低下する問題が発生する素地が多かった。しかし、本実施形態では、ボンディングパッドの再配線用銅パターン２２４の両側面及び上部に均一な厚さを持つ無電解メッキ方式による表面導電層２２６を形成して、半導体素子の信頼性を高めることができる。
表面導電層２２６は、ニッケル層を一例として説明したが、ゴールド層、スズ層、インジウム層、及びスズ合金層の内から選択された一つの単層構造、あるいはニッケル層、ゴールド層、スズ層、インジウム層、及びスズ合金層の内から選択された一つを含む多層構造に多様に変形できる。次に、半導体基板２０２上に露出しているチタン層２１６を除去する。
最後に、半導体基板２０２上に第２絶縁膜２２８を形成し、選択的に熱処理工程を実施する。第２絶縁膜２２８は、表面導電層２２６が形成されたボンディングパッドの再配線用銅パターン２１０で再配線されたボンディングパッド２１２を露出させる形態であることが望ましい。
尚、本発明は、上述の実施形態に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
本発明は、半導体素子関連の技術分野に好適に用いられ、特に、表示装置のＤＤＩＣ（Ｄｉｓｐｌａｙ Ｄｒｉｖｉｎｇ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）のような半導体素子に利用されうる。
従来技術による半導体素子のバンプ形成方法を説明するための断面図である。 従来技術による半導体素子のバンプ形成方法を説明するための断面図である。 従来技術による半導体素子のバンプ形成方法を説明するための断面図である。 従来技術による半導体素子のバンプ形成方法を説明するための断面図である。 従来技術による半導体素子のバンプ形成方法を説明するための断面図である。 従来技術による半導体素子のバンプ形成方法を説明するための断面図である。 従来技術による半導体素子のバンプ形成方法を説明するための断面図である。 従来技術による半導体素子のバンプ形成方法を説明するための断面図である。 表面導電層が形成される電気化学的環境を説明するための断面図である。 表面導電層が形成された半導体基板のバンプを示す部分平面図である。 ＤＤＩＣ半導体素子を説明するための断面図である。 本発明の第１の実施形態による半導体素子のバンプ製造方法を説明するための断面図である。 本発明の第１の実施形態による半導体素子のバンプ製造方法を説明するための断面図である。 本発明の第１の実施形態による半導体素子のバンプ製造方法を説明するための断面図である。 本発明の第１の実施形態による半導体素子のバンプ製造方法を説明するための断面図である。 本発明の第１の実施形態による半導体素子のバンプ製造方法を説明するための断面図である。 本発明の第１の実施形態による半導体素子のバンプ製造方法を説明するための断面図である。 本発明の第１の実施形態による半導体素子のバンプ製造方法を説明するための断面図である。 本発明の第１の実施形態による半導体素子のバンプ製造方法を説明するための断面図である。 本発明の第１の実施形態における表面導電層が形成される電気化学的環境を説明するための断面図である。 本発明の第１の実施形態における表面導電層の他の一例を示した断面図である。 半導体素子でボンディングパッドの再配線用パターンの構造を説明するための平面図である。 半導体素子でボンディングパッドの再配線用パターンの構造を説明するための断面図である。 本発明の第２の実施形態による半導体素子のボンディングパッドの再配線用パターンの製造方法を説明するための断面図である。 本発明の第２の実施形態による半導体素子のボンディングパッドの再配線用パターンの製造方法を説明するための断面図である。 本発明の第２の実施形態による半導体素子のボンディングパッドの再配線用パターンの製造方法を説明するための断面図である。 本発明の第２の実施形態による半導体素子のボンディングパッドの再配線用パターンの製造方法を説明するための断面図である。 本発明の第２の実施形態による半導体素子のボンディングパッドの再配線用パターンの製造方法を説明するための断面図である。 本発明の第２の実施形態による半導体素子のボンディングパッドの再配線用パターンの製造方法を説明するための断面図である。 本発明の第２の実施形態による半導体素子のボンディングパッドの再配線用パターンの製造方法を説明するための断面図である。 本発明の第２の実施形態による半導体素子のボンディングパッドの再配線用パターンの製造方法を説明するための断面図である。
符号の説明
１００ ＤＤＩＣ半導体素子
１０１ 基板
１０２、２０２ 半導体基板
１０３ 異方性導電接着フィルム
１０４、２０４ 最終保護膜（パッシベーション層）
１０６、２０６ ボンディングパッド
１０８、２１６ 拡散防止層（チタン層）
１１０、２１８ 銅層
１１２、２２０ 種層
１１４、２２２ フォトレジストパターン
１１６、１１６Ａ、１１６Ｂ 銅バンプ
１１８ ニッケル層（拡散防止層）
１２０ ゴールド層
１２０Ａ、１２０Ｂ （第１、第２）ゴールド層
１２２、２２６ 表面導電層
１２４ ウェル
１２６ パラジウム層
２００ 半導体チップ
２０６ ボンディングパッド
２０８ 第１絶縁膜
２１０、２１４ 再配線用銅パターン（再配置パターン）
２１２ （再配線された）ボンディングパッド
ソルダボール
２２４
２２８ 第２絶縁膜

Claims (30)

  1. ボンディングパッドが外部に露出された半導体基板を準備する工程と、
    前記半導体基板上に多層膜で形成された種層を形成する工程と、
    前記種層上に所定のパターンを持つ金属配線をメッキ方式で形成する工程と、
    前記多層膜で形成された種層の前記メッキにおいて使われた最上層の膜の前記金属配線以外の部分のみを除去し、すべての前記金属配線を前記種層により接続させる工程と、
    前記金属配線上に無電解メッキで表面導電層を形成する工程と、
    前記半導体基板上に残留する種層を除去する工程とを有することを特徴とする均一な無電解メッキ厚さを得ることができる半導体素子の製造方法。
  2. 前記種層は、下部拡散防止層と上部種層との２層構造であることを特徴とする請求項１に記載の均一な無電解メッキ厚さを得ることができる半導体素子の製造方法。
  3. 前記拡散防止層の材質は、Ｔｉ、ＴｉＮ、ＴｉＷ、Ｃｒ、Ａｌの内から選択される一つであることを特徴とする請求項２に記載の均一な無電解メッキ厚さを得ることができる半導体素子の製造方法。
  4. 前記種層は、３層構造であることを特徴とする請求項１に記載の均一な無電解メッキ厚さを得ることができる半導体素子の製造方法。
  5. 前記３層構造の種層は、下部のチタン（Ｔｉ）層、中間の窒化チタン（ＴｉＮ）層、及び上部の銅（Ｃｕ）層が順次に積層された構造であることを特徴とする請求項４に記載の均一な無電解メッキ厚さを得ることができる半導体素子の製造方法。
  6. 前記所定のパターンを持つ金属配線は、銅（Ｃｕ）バンプ、銅を含む金属バンプ、ニッケルバンプの内から選択される一つであることを特徴とする請求項１に記載の均一な無電解メッキ厚さを得ることができる半導体素子の製造方法。
  7. 前記所定のパターンを持つ金属配線は、前記ボンディングパッドの再配置パターンであることを特徴とする請求項１に記載の均一な無電解メッキ厚さを得ることができる半導体素子の製造方法。
  8. 前記表面導電層は、ゴールド（Ａｕ）層を有することを特徴とする請求項１に記載の均一な無電解メッキ厚さを得ることができる半導体素子の製造方法。
  9. 前記表面導電層は、ニッケル（Ｎｉ）層を有した多層構造であることを特徴とする請求項１に記載の均一な無電解メッキ厚さを得ることができる半導体素子の製造方法。
  10. 前記表面導電層は、パラジウム（Ｐｄ）層を有した多層構造であることを特徴とする請求項１に記載の均一な無電解メッキ厚さを得ることができる半導体素子の製造方法。
  11. 前記表面導電層は、スズ（Ｓｎ）層、スズ合金層、インジウム（Ｉｎ）層の内から選択される一つを有することを特徴とする請求項１に記載の均一な無電解メッキ厚さを得ることができる半導体素子の製造方法。
  12. 前記表面導電層は、パラジウム層、ニッケル層、ゴールド層が順次に積層された構造であることを特徴とする均一な無電解メッキ厚さを得ることができる請求項１に記載の半導体素子の製造方法。
  13. 前記表面導電層を形成する工程は、前記３層構造の種層のうち、中間に形成された層を除去する工程をさらに含むことを特徴とする請求項４に記載の均一な無電解メッキ厚さを得ることができる半導体素子の製造方法。
  14. 前記表面導電層を形成する工程は、前記表面導電層と前記半導体基板の上部の種層とが接する領域に、種層の下部拡散防止層が残留するように表面導電層を形成することを特徴とする請求項２に記載の均一な無電解メッキ厚さを得ることができる半導体素子の製造方法。
  15. 前記上部種層を除去した工程後に、前記下部拡散防止層に対する表面処理工程をさらに実施することを特徴とする請求項２に記載の均一な無電解メッキ厚さを得ることができる半導体素子の製造方法。
  16. 前記表面処理工程は、酸素プラズマ処理であることを特徴とする請求項１５に記載の均一な無電解メッキ厚さを得ることができる半導体素子の製造方法。
  17. 前記種層上にメッキ方式で金属配線を形成する工程後に、前記金属配線の上部を平坦化させる工程をさらに実施することを特徴とする請求項６に記載の均一な無電解メッキ厚さを得ることができる半導体素子の製造方法。
  18. 前記表面導電層を形成された前記半導体基板上に残留する種層を除去する工程後に、前記半導体基板に対する熱処理工程をさらに実施することを特徴とする請求項１に記載の均一な無電解メッキ厚さを得ることができる半導体素子の製造方法。
  19. ボンディングパッドが形成された半導体基板の全面にチタン層及び銅層の２層構造でなる種層を形成する工程と、
    前記ボンディングパッドが露出するように前記半導体基板上にフォトレジストパターンを形成する工程と、
    前記ボンディングパッド上にメッキ方式で銅バンプを形成し、前記フォトレジストパターンを除去する工程と、
    前記種層の上部の前記銅層を除去し、すべての銅バンプを種層のチタン層を通じて接続させる工程と、
    前記銅バンプに無電解メッキにて表面導電層を形成する工程と、
    前記表面導電層が形成された半導体基板に残留する種層のチタン層を除去する工程とを有することを特徴とする均一な無電解メッキ厚さを得ることができる半導体素子の製造方法。
  20. 前記表面導電層は、ゴールド（Ａｕ）層、スズ（Ｓｎ）層、インジウム（Ｉｎ）層、及びスズ合金層の内から選択される一つであることを特徴とする請求項１９に記載の均一な無電解メッキ厚さを得ることができる半導体素子の製造方法。
  21. 前記表面導電層は、ゴールド層、ニッケル（Ｎｉ）層、パラジウム（Ｐｄ）層、スズ層、スズ合金層、及びインジウム層の内から選択される一つを含む多層構造であることを特徴とする請求項１９に記載の均一な無電解メッキ厚さを得ることができる半導体素子の製造方法。
  22. 前記種層の上部の銅層を除去する工程後に、前記種層のチタン層に対する表面処理工程をさらに実施することを特徴とする請求項１９に記載の均一な無電解メッキ厚さを得ることができる半導体素子の製造方法。
  23. 前記表面処理工程は、酸素プラズマ処理であることを特徴とする請求項２２に記載の均一な無電解メッキ厚さを得ることができる半導体素子の製造方法。
  24. 前記メッキ方式で銅バンプを形成する工程後に、前記銅バンプの上部を平坦化させる工程をさらに実施することを特徴とする請求項１９に記載の均一な無電解メッキ厚さを得ることができる半導体素子の製造方法。
  25. 前記表面導電層を形成された前記半導体基板上に残留する種層のチタン層を除去する工程後に、前記半導体基板に対する熱処理工程をさらに実施することを特徴とする請求項１９に記載の均一な無電解メッキ厚さを得ることができる半導体素子の製造方法。
  26. パッシベーション層よりボンディングパッドが露出された半導体基板を準備する工程と、
    前記半導体基板上に前記ボンディングパッドの再配置のために、前記ボンディングパッドを露出させた第１絶縁膜を形成する工程と、
    前記半導体基板の全面にチタン層と銅層との２層構造でなる種層を形成する工程と、
    前記半導体基板上にメッキ方式でボンディングパッドの再配線用銅パターンを形成する工程と、
    前記種層の上部層の銅層を除去し、ボンディングパッドの再配線用銅パターンを前記種層を通じて接続させる工程と、
    前記ボンディングパッドの再配線用銅パターンに無電解メッキにて表面導電層を形成する工程と、
    前記半導体基板の全面に残留する種層を除去する工程と、
    前記表面導電層が形成されたボンディングパッドの再配線用銅パターンで位置移動が行われた再配線用ボンディングパッドを露出させた第２絶縁膜を形成する工程とを有することを特徴とする均一な無電解メッキ厚さを得ることができる半導体素子の製造方法。
  27. 前記表面導電層は、ニッケル（Ｎｉ）層、ゴールド（Ａｕ）層、スズ（Ｓｎ）層、インジウム（Ｉｎ）層、及びスズ合金層の内から選択される一つからなる単層構造であることを特徴とする請求項２６に記載の均一な無電解メッキ厚さを得ることができる半導体素子の製造方法。
  28. 前記表面導電層は、ニッケル層、ゴールド層、スズ層、インジウム層、及びスズ合金層の内から選択される一つを含む多層構造であることを特徴とする請求項２６に記載の均一な無電解メッキ厚さを得ることができる半導体素子の製造方法。
  29. 前記種層の上部層の銅層を除去した工程後に、前記種層のチタン層に対する表面処理工程をさらに実施することを特徴とする請求項２６に記載の均一な無電解メッキ厚さを得ることができる半導体素子の製造方法。
  30. 前記表面処理工程は酸素プラズマ処理であることを特徴とする請求項２９に記載の均一な無電解メッキ厚さを得ることができる半導体素子の製造方法。
JP2008110530A 2007-04-20 2008-04-21 均一な無電解メッキ厚さを得ることができる半導体素子の製造方法 Active JP5525140B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2007-0038981 2007-04-20
KR1020070038981A KR100850212B1 (ko) 2007-04-20 2007-04-20 균일한 무전해 도금 두께를 얻을 수 있는 반도체 소자의제조방법
US12/073,310 2008-03-04
US12/073,310 US7786581B2 (en) 2007-04-20 2008-03-04 Method of manufacturing a semiconductor device having an even coating thickness using electro-less plating, and related device

Publications (2)

Publication Number Publication Date
JP2008270816A true JP2008270816A (ja) 2008-11-06
JP5525140B2 JP5525140B2 (ja) 2014-06-18

Family

ID=39871380

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008110530A Active JP5525140B2 (ja) 2007-04-20 2008-04-21 均一な無電解メッキ厚さを得ることができる半導体素子の製造方法

Country Status (4)

Country Link
US (2) US7786581B2 (ja)
JP (1) JP5525140B2 (ja)
KR (1) KR100850212B1 (ja)
CN (1) CN101325167B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012054519A (ja) * 2010-09-02 2012-03-15 Samsung Electro-Mechanics Co Ltd 半導体パッケージ基板およびその製造方法
JP2012523679A (ja) * 2009-04-08 2012-10-04 パック テック−パッケージング テクノロジーズ ゲーエムベーハー 基板接触のためのコンタクト配置
JP2015216344A (ja) * 2014-04-21 2015-12-03 新光電気工業株式会社 配線基板及びその製造方法
JP2018130746A (ja) * 2017-02-16 2018-08-23 日立化成株式会社 金属接合部、接合体及びその製造方法、接合方法、半導体装置並びに半導体素子
CN112242306A (zh) * 2019-07-16 2021-01-19 株式会社东芝 半导体装置的制造方法及金属的层叠方法

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008042107A1 (de) * 2008-09-15 2010-03-18 Robert Bosch Gmbh Elektronisches Bauteil sowie Verfahren zu seiner Herstellung
US7928534B2 (en) 2008-10-09 2011-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Bond pad connection to redistribution lines having tapered profiles
TW201019440A (en) * 2008-11-03 2010-05-16 Int Semiconductor Tech Ltd Bumped chip and semiconductor flip-chip device applied from the same
US8736050B2 (en) 2009-09-03 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Front side copper post joint structure for temporary bond in TSV application
US8759949B2 (en) * 2009-04-30 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer backside structures having copper pillars
US8569897B2 (en) * 2009-09-14 2013-10-29 Taiwan Semiconductor Manufacturing Company, Ltd. Protection layer for preventing UBM layer from chemical attack and oxidation
KR101680115B1 (ko) * 2010-02-26 2016-11-29 삼성전자 주식회사 반도체칩, 필름 및 그를 포함하는 탭 패키지
US8236584B1 (en) 2011-02-11 2012-08-07 Tsmc Solid State Lighting Ltd. Method of forming a light emitting diode emitter substrate with highly reflective metal bonding
US8518818B2 (en) 2011-09-16 2013-08-27 Taiwan Semiconductor Manufacturing Co., Ltd. Reverse damascene process
KR102005487B1 (ko) * 2011-12-21 2019-07-30 엘지이노텍 주식회사 메모리카드, 메모리 카드용 인쇄회로기판 및 이의 제조 방법
US8415243B1 (en) * 2012-01-18 2013-04-09 Chipbond Technology Corporation Bumping process and structure thereof
US8881596B2 (en) 2012-01-30 2014-11-11 Continental Automotive Systems, Inc. Semiconductor sensing device to minimize thermal noise
US8530344B1 (en) * 2012-03-22 2013-09-10 Chipbond Technology Corporation Method for manufacturing fine-pitch bumps and structure thereof
US8501614B1 (en) * 2012-03-22 2013-08-06 Chipbond Technology Corporation Method for manufacturing fine-pitch bumps and structure thereof
US10714436B2 (en) * 2012-12-12 2020-07-14 Lam Research Corporation Systems and methods for achieving uniformity across a redistribution layer
US9564398B2 (en) * 2013-03-12 2017-02-07 Taiwan Semiconductor Manufacturing Co., Ltd. Chemical direct pattern plating interconnect metallization and metal structure produced by the same
TWI600129B (zh) * 2013-05-06 2017-09-21 奇景光電股份有限公司 玻璃覆晶接合結構
US9754909B2 (en) 2015-05-26 2017-09-05 Monolithic Power Systems, Inc. Copper structures with intermetallic coating for integrated circuit chips
US10886250B2 (en) * 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US9633971B2 (en) * 2015-07-10 2017-04-25 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US9953941B2 (en) * 2015-08-25 2018-04-24 Invensas Bonding Technologies, Inc. Conductive barrier direct hybrid bonding
KR102456667B1 (ko) * 2015-09-17 2022-10-20 삼성전자주식회사 재배선 패드를 갖는 반도체 소자
CN112954995A (zh) * 2016-01-08 2021-06-11 利罗特瑞公司 印刷电路表面抛光、使用方法和由此制成的组件
US9935024B2 (en) 2016-04-28 2018-04-03 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming semiconductor structure
JP2017216443A (ja) * 2016-05-20 2017-12-07 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ 再配線層における均一性を実現するためのシステム及び方法
TW202414634A (zh) 2016-10-27 2024-04-01 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
KR101926187B1 (ko) 2016-12-15 2018-12-06 스마트모듈러 테크놀러지스 엘엑스 에스에이알엘 반도체 패키지의 범프 형성방법
IT201700087318A1 (it) * 2017-07-28 2019-01-28 St Microelectronics Srl Dispositivo elettronico integrato con regione di redistribuzione e elevata resistenza agli stress meccanici e suo metodo di preparazione
US10699948B2 (en) * 2017-11-13 2020-06-30 Analog Devices Global Unlimited Company Plated metallization structures
CN110854066A (zh) * 2019-11-28 2020-02-28 无锡微视传感科技有限公司 一种半导体电镀方法
US20230326840A1 (en) * 2022-03-23 2023-10-12 Meta Platforms, Inc. System and method for integrated circuit (ic) nanometer range interconnect fabrication

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63122248A (ja) * 1986-11-12 1988-05-26 Nec Corp 半導体装置の製造方法
JPH02253628A (ja) * 1989-03-28 1990-10-12 Nec Corp 半導体装置の製造方法
JPH09252003A (ja) * 1996-03-15 1997-09-22 Hitachi Ltd バンプの形成方法及びバンプを有する半導体装置の製造方法
JP2000299339A (ja) * 1999-04-14 2000-10-24 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JP2002043352A (ja) * 2000-07-27 2002-02-08 Nec Corp 半導体素子とその製造方法および半導体装置
JP2004172423A (ja) * 2002-11-21 2004-06-17 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2006005322A (ja) * 2004-05-18 2006-01-05 Sony Corp 部品実装配線基板および配線基板への部品の実装方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4689113A (en) * 1986-03-21 1987-08-25 International Business Machines Corporation Process for forming planar chip-level wiring
JPH0513421A (ja) * 1991-07-04 1993-01-22 Tanaka Kikinzoku Kogyo Kk バンプ形成方法
US6120885A (en) * 1997-07-10 2000-09-19 International Business Machines Corporation Structure, materials, and methods for socketable ball grid
US6042929A (en) * 1998-03-26 2000-03-28 Alchemia, Inc. Multilayer metalized composite on polymer film product and process
EP1156521A3 (en) * 2000-04-24 2007-05-23 Interuniversitair Microelektronica Centrum Vzw Low cost electroless plating process for single chips and wafer parts and products obtained thereof
JP3682227B2 (ja) 2000-12-27 2005-08-10 株式会社東芝 電極の形成方法
KR20020060307A (ko) * 2001-01-10 2002-07-18 윤종용 솔더 범프의 형성 방법
CN1173401C (zh) * 2001-06-08 2004-10-27 财团法人工业技术研究院 无电镀形成双层以上金属凸块的制备方法
JP3829325B2 (ja) 2002-02-07 2006-10-04 日本電気株式会社 半導体素子およびその製造方法並びに半導体装置の製造方法
JP2004207685A (ja) * 2002-12-23 2004-07-22 Samsung Electronics Co Ltd 無鉛ソルダバンプの製造方法
KR100534108B1 (ko) * 2002-12-23 2005-12-08 삼성전자주식회사 무연 솔더범프 제조 방법
US7008867B2 (en) 2003-02-21 2006-03-07 Aptos Corporation Method for forming copper bump antioxidation surface
US20050001316A1 (en) * 2003-07-01 2005-01-06 Motorola, Inc. Corrosion-resistant bond pad and integrated device
KR20060065943A (ko) * 2004-12-11 2006-06-15 삼성전자주식회사 디스플레이 장치의 구동 방법 및 이를 수행하기 위한디스플레이 제어 장치 및 디스플레이 장치
US8148822B2 (en) * 2005-07-29 2012-04-03 Megica Corporation Bonding pad on IC substrate and method for making the same
US20070228011A1 (en) * 2006-03-31 2007-10-04 Buehler Mark F Novel chemical composition to reduce defects
US7485564B2 (en) * 2007-02-12 2009-02-03 International Business Machines Corporation Undercut-free BLM process for Pb-free and Pb-reduced C4

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63122248A (ja) * 1986-11-12 1988-05-26 Nec Corp 半導体装置の製造方法
JPH02253628A (ja) * 1989-03-28 1990-10-12 Nec Corp 半導体装置の製造方法
JPH09252003A (ja) * 1996-03-15 1997-09-22 Hitachi Ltd バンプの形成方法及びバンプを有する半導体装置の製造方法
JP2000299339A (ja) * 1999-04-14 2000-10-24 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JP2002043352A (ja) * 2000-07-27 2002-02-08 Nec Corp 半導体素子とその製造方法および半導体装置
JP2004172423A (ja) * 2002-11-21 2004-06-17 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2006005322A (ja) * 2004-05-18 2006-01-05 Sony Corp 部品実装配線基板および配線基板への部品の実装方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012523679A (ja) * 2009-04-08 2012-10-04 パック テック−パッケージング テクノロジーズ ゲーエムベーハー 基板接触のためのコンタクト配置
JP2012054519A (ja) * 2010-09-02 2012-03-15 Samsung Electro-Mechanics Co Ltd 半導体パッケージ基板およびその製造方法
JP2015216344A (ja) * 2014-04-21 2015-12-03 新光電気工業株式会社 配線基板及びその製造方法
JP2018130746A (ja) * 2017-02-16 2018-08-23 日立化成株式会社 金属接合部、接合体及びその製造方法、接合方法、半導体装置並びに半導体素子
CN112242306A (zh) * 2019-07-16 2021-01-19 株式会社东芝 半导体装置的制造方法及金属的层叠方法
JP2021015943A (ja) * 2019-07-16 2021-02-12 株式会社東芝 半導体装置の製造方法および金属の積層方法
JP7189846B2 (ja) 2019-07-16 2022-12-14 株式会社東芝 半導体装置の製造方法および金属の積層方法

Also Published As

Publication number Publication date
US7786581B2 (en) 2010-08-31
CN101325167A (zh) 2008-12-17
KR100850212B1 (ko) 2008-08-04
CN101325167B (zh) 2011-06-08
US20080258299A1 (en) 2008-10-23
JP5525140B2 (ja) 2014-06-18
US20100320500A1 (en) 2010-12-23

Similar Documents

Publication Publication Date Title
JP5525140B2 (ja) 均一な無電解メッキ厚さを得ることができる半導体素子の製造方法
TWI254398B (en) Semiconductor device and its manufacturing method
TWI358973B (ja)
TWI337765B (en) Semiconductor device and manufacturing method of the same
JP2007109825A (ja) 多層配線基板、多層配線基板を用いた半導体装置及びそれらの製造方法
JP5392847B2 (ja) 配線基板、半導体装置及びそれらの製造方法
KR101611376B1 (ko) 칩 온 글라스 본딩 구조체
TW201036127A (en) High Q factor integrated circuit inductor
TW201018347A (en) Wiring board capable of having built-in functional element and method for manufacturing the same
JP2011134942A (ja) 半導体装置及びその製造方法
TW201209976A (en) Semiconductor device and method for making same
TW200915513A (en) Packaging substrate structure and method for manufacturing the same
JP2011114226A (ja) 配線回路構造体およびそれを用いた半導体装置の製造方法
US7508082B2 (en) Semiconductor device and method of manufacturing the same
JP2008311592A (ja) 電子装置の製造方法
JP5411434B2 (ja) 半導体装置とその製造方法
JP4603383B2 (ja) 配線基板及び半導体装置並びにそれらの製造方法
CN102386160B (zh) 半导体装置及半导体装置的制造方法
JP7497576B2 (ja) 配線基板及び配線基板の製造方法
TWI419284B (zh) 晶片之凸塊結構及凸塊結構之製造方法
TW200837918A (en) Surface structure of package substrate and method for manufacturing the same
US20100038777A1 (en) Method of making a sidewall-protected metallic pillar on a semiconductor substrate
TW201044526A (en) Bumped chip and semiconductor flip-chip device applied from the same
KR101643333B1 (ko) 범프 구조체의 제조방법
US7656020B2 (en) Packaging conductive structure for a semiconductor substrate having a metallic layer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110314

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130305

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140318

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140411

R150 Certificate of patent or registration of utility model

Ref document number: 5525140

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250