JP2008268853A - 電気泳動表示装置とその駆動方法、及び電子機器 - Google Patents
電気泳動表示装置とその駆動方法、及び電子機器 Download PDFInfo
- Publication number
- JP2008268853A JP2008268853A JP2007295996A JP2007295996A JP2008268853A JP 2008268853 A JP2008268853 A JP 2008268853A JP 2007295996 A JP2007295996 A JP 2007295996A JP 2007295996 A JP2007295996 A JP 2007295996A JP 2008268853 A JP2008268853 A JP 2008268853A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- control line
- pixel electrode
- potential
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/3433—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices
- G09G3/344—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using light modulating elements actuated by an electric field and being other than liquid crystal devices and electrochromic devices based on particles moving in a fluid or in a gas, e.g. electrophoretic devices
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0857—Static memory circuit, e.g. flip-flop
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
- G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【解決手段】本発明の電気泳動表示装置は、表示部に、画素2ごとに形成された画素電極21と、電気泳動素子23を介して複数の画素電極21と対向する対向電極22と、各々の画素2と接続された第1及び第2の制御線11、12と、が設けられており、画素2ごとに、駆動用TFT24と、SRAM25と、SRAM25の出力信号によりスイッチングされて画素電極21と前記第1又は第2の制御線11、12との接続状態を切り替えるスイッチ回路35と、が設けられていることを特徴とする。
【選択図】図2
Description
そこで本発明は、画像切替シーケンスを効率化することができ、消費電力を低減できる構成を具備した電気泳動表示装置、効率的な画像切替シーケンスを備えた駆動方法を提供することを目的の他の一つとする。
この構成によれば、メモリ回路に入力される画像データは、画素電極と第1及び第2の制御線とを電気的に接続するスイッチ回路のスイッチングに用いられ、画素電極に対する電位入力は第1又は第2の制御線を介して成される。
かかる構成では、画素電極と接続される第1及び第2の制御線がリーク経路となるが、これらの制御線は、画素電極への電位入力を行う期間にのみ回路と接続して信号入力可能な状態とすればよく、その他の期間では電気的に切断されたハイインピーダンス状態とすることができる。そして、第1及び第2の制御線の少なくとも一方がハイインピーダンス状態となっていれば、かかる制御線においてリーク経路は遮断されるため、隣接画素間のリーク電流の発生を抑えることができる。
このように、本発明によれば、隣接画素間のリーク電流を抑えることができ、またリーク電流に起因する信頼性の低下も効果的に防止することができる。
また、上述したように、本発明ではメモリ回路に入力される画像データとは独立に、第1及び第2の制御線から画素電極に入力される電位を制御することができ、画素の表示状態を制御できる。すなわち本発明では、画像データを画素に転送することなく、全白表示や全黒表示といった予備表示動作を行うことができ、予備表示動作に係る消費電力を節約することができる。
すなわち、画素に対して表示すべき画像データを供給する画素駆動部と、画像データに基づく表示を行うために画素電極及び対向電極に印加される電圧を供給する電位制御部とを具備していることが好ましい。
本発明では、対向電極に対して第1の電位と第2の電位を繰り返す矩形波を供給するようになっており、本明細書において「コモン振り駆動」と称する駆動方式を採用する。このコモン振り駆動方法によれば、画素電極と対向電極とに印加する電位をハイレベル(H)とローレベル(L)との2値により制御可能であるため、低電圧化が図れるとともに、回路構成をシンプルにすることができる。また、画素スイッチング素子としてTFT(Thin Film Transistor)を用いた場合には、低電圧駆動によりTFTの信頼性を確保することができるというメリットがある。
この構成によれば、トランスファゲートにより画素電極と接続させる第1又は第2の制御線を択一的に選択し、画素電極の電位を制御することができる電気泳動表示装置とすることができる。この場合、メモリ回路は複数の出力端子を有しており、例えばインバータを組み合わせたラッチ回路とすることができる。
このような構成とした場合にも、メモリ回路から出力される信号に基づいて、画素電極と接続される第1又は第2の制御線を択一的に選択することができる。
また、かかる構成によれば、スイッチ回路を2個のトランジスタで構成できるため、スイッチ回路の占有面積を狭くすることができ、画素の高精細化にも容易に対応できる構成となる。また、スイッチ回路における寄生容量及び消費電力の低減にも有利な構成となる。
このように、スイッチ回路が2個のN型トランジスタからなる構成とした場合にも、メモリ回路から出力される信号に基づいて、画素電極と接続される第1又は第2の制御線を択一的に選択することができ、同様の作用効果を奏する。かかる構成では、メモリ回路の第1及び第2の出力端子からの出力を利用することで、同一チャネル型のトランジスタにより第1及び第2の制御線の選択を行えるようにしている。
このように、スイッチ回路が2個のP型トランジスタからなる構成とした場合にも、メモリ回路から出力される信号に基づいて、画素電極と接続される第1又は第2の制御線を択一的に選択することができ、同様の作用効果を奏する。かかる構成においても、メモリ回路の第1及び第2の出力端子からの出力を利用することで、同一チャネル型のトランジスタにより第1及び第2の制御線の選択を行えるようにしている。
前記電位制御部は、第2の動作として、一部の前記画素を前記第2の階調から前記第1の階調に移行させるとき、前記第2の制御線を前記スイッチ回路から電気的に切断し、前記第1の電位が供給された前記第1の制御線のみを前記スイッチ回路と接続することが好ましい。これにより、隣り合った前記画素の前記第1の電極に異なった前記電位が入力されても、前記第2の制御線が電気的に切断されているので、前記第1の電極の間の前記リーク電流を抑制させ、消費電力を少なくする電気泳動表示装置とすることができる。
前記電位制御部は、前記画素の表示状態を保持するとき、前記メモリ回路、前記スイッチ回路、及び前記第2の電極に接続されるすべての配線を、前記メモリ回路、前記スイッチ回路、及び前記第2の電極から電気的に切断することが好ましい。これにより、画像を保持するときの消費電力を少なくする電気泳動表示装置とすることができる。
前記電位制御部は、前記第1の制御線を前記スイッチ回路から電気的に切断し、前記第2の電位が供給された前記第2の制御線のみを前記スイッチ回路と接続することで、一部の前記画素を前記第1の階調から前記第2の階調に移行させる前記第1の動作と、前記第2の制御線を前記スイッチ回路から電気的に切断し、前記第1の電位が供給された前記第1の制御線のみを前記スイッチ回路と接続することで、一部の前記画素を前記第2の階調から前記第1の階調に移行させる前記第2の動作とを交互に繰り返すことで、画像の更新を行うことが好ましい。これにより、画像の更新において前記リーク電流を減少させることで、消費電力を少なくする電気泳動表示装置とすることができる。
前記第1の動作と前記第2の動作の切替えに同期して、前記第2の電極に異なる電位が入力されることが好ましい。これによって、前記電位制御部から前記第2の電極に入力される前記電位を前記2つの動作に応じて制御する必要がなくなり、回路パターンを簡略化することができ、製造コストを低減した電気泳動表示装置とすることができる。
前記第1の動作の期間と前記第2の動作の期間との間に、前記第1の制御線と前記第2の制御線とが前記スイッチ回路から電気的に切断されている期間を設けることが好ましい。これにより、前記第1及び第2の制御線が電気的に切断されているので、前記リーク電流をさらに減少させ、より少ない消費電力で画像を更新する電気泳動表示装置とすることができる。
かかる駆動方法は、メモリ回路に画像データを入力するステップと、メモリ回路に保持した画像データに基づいて表示動作を行うステップとを備える。すなわち、メモリ回路に入力される画像データとは独立に、第1及び第2の制御線から画素電極に入力される電位を制御して、画素の表示状態を制御するようになっている。
したがって、メモリ回路に保持されている画像データを更新することなく、全白表示や全黒表示といった予備表示動作を行うことができるので、予備表示動作に係る消費電力を節約することができる。
すなわち、画像データの階調値に応じて画素電極に接続する第1及び第2の制御線を切り替える駆動方法とすることが好ましい。第1及び第2の制御線の電位を階調値に応じた電位とすることで、画像データに基づく表示を行うことができる。
スイッチ回路が第1及び第2のトランスファゲートを備えている場合には、メモリ回路の2系統の出力をそれぞれのトランスファゲートに入力し、これらの2系統の出力によりトランスファゲートをスイッチングすることが好ましい。これにより、第1及び第2の制御線の電圧を降下させることなく画素電極に印加することができる。
このようにスイッチ回路がP型とN型のトランジスタを備えている場合には、メモリ回路の1系統の出力でスイッチ回路の動作制御を行うことができる。
このようにスイッチ回路が2個のN型トランジスタからなる場合には、メモリ回路の2系統の出力を利用することで、同一チャネル型のトランジスタを用いてスイッチ回路を制御することができる。
このようにスイッチ回路が2個のP型トランジスタからなる場合にも、メモリ回路の2系統の出力を利用することで、同一チャネル型のトランジスタを用いてスイッチ回路を制御することができる。
画素を第1の階調から第2の階調に移行させる場合の第1の制御線と、第2の階調から第1の階調へ移行させる場合の第2の制御線は、実質的に表示動作に寄与せず、むしろ画素電極間のリーク電流の経路となる。
そこでこのように、表示動作に寄与しない制御線を適宜ハイインピーダンス状態としながら表示を行う駆動方法とすれば、リーク経路を遮断してリーク電流をなくすことができ、低消費電力の駆動方法となる。また、リーク電流が生じないことから、画素電極における信頼性低下も生じない駆動方法となる。
第1の表示ステップでは例えば黒表示される画素のみが駆動され、第2の表示ステップでは例えば白表示される画素のみが駆動されるため、各表示ステップを画素の表示動作が完了するまで継続すると、表示すべき画像が視認されるまでに時間がかかる。
そこで、第1及び第2の表示ステップを交互に繰り返すことで、コントラストは低くなるが表示画像と同じ画像を表示部に現出させることができるので、使用者にストレスを与えることなく画像の更新を行うことができる。
このような駆動方法とすれば、第1及び第2の制御線が画素に同時に接続されることが無くなるので、確実にリーク経路を遮断することができる。
このような駆動方法とすることで、画素における電流リークを防止し、表示を良好に保持できる電気泳動表示装置とすることができる。また電気泳動素子が電気的に孤立するので、画像を保持するときの消費電力を少なくすることができる。
以下、図面を用いて本発明における電気泳動表示装置1について説明する。
図1は本発明の実施形態に係る電気泳動表示装置1の構成図である。電気泳動表示装置1は表示部3と走査線駆動回路(画素駆動部)6と、データ線駆動回路(画素駆動部)7と、共通電源変調回路(電位制御部)8とコントローラ10とを備えている。
画素2は、駆動用TFT(Thin Film Transistor)24(画素スイッチング素子)と、SRAM(Static Random Access Memory、メモリ回路)25と、スイッチ回路35と、画素電極(第1の電極)21と、共通電極(対向電極、第2の電極)22と、電気泳動素子23とで構成される。
第1のトランスファゲート36のソース側は、第1の制御線11と接続され、第2のトランスファゲート37のソース側は、第2の制御線12と接続されている。トランスファゲート36、37のドレイン側は、画素電極21に接続されている。
SRAM25のP−MOS25p1のドレイン側及びN−MOS25n1のドレイン側は、SRAM25の入力端子N1として機能する。入力端子N1は、駆動用TFT24のドレイン側と接続されるとともに、SRAM25の第2の出力端子N3(P−MOS25p2のゲート部及びN−MOS25n2のゲート部)と接続されている。
さらに、第2の出力端子N3は、第1のトランスファゲート36のN−MOS36nのゲート部、及び第2のトランスファゲート37のP−MOS37pのゲート部に接続されている。
第1の出力端子N2は、P−MOS25p1のゲート部及びN−MOS25n1のゲート部と接続されるとともに、第1のトランスファゲート36のP−MOS36pのゲート部、及び第2のトランスファゲート37のN−MOS37nのゲート部に接続されている。
スイッチ回路35は、SRAM25から入力された画像信号に基づいて、第1及び第2の制御線11、12の何れかを択一的に選択し、画素電極21と接続させるセレクタとして機能する。このとき、第1及び第2のトランスファゲート36、37は、画像信号のレベルに応じて一方のみが動作する。
一方、画像信号としてSRAM25の入力端子N1にローレベル(L)が入力されると、第1の出力端子N2からはハイレベル(H)が出力されるので、第1の出力端子N2に接続されたトランジスタのうち、P−MOS37nが動作し、また第2の出力端子N3(入力端子N1)と接続されたN−MOS37pが動作してトランスファゲート37が駆動される。したがって、第2の制御線12と画素電極21とが電気的に接続される。
そして、動作した方のトランスファゲートを介して、制御線11又は12が画素電極21と導通し、画素電極21に電位が入力される。
図3は電気泳動表示装置1における表示部3の部分断面図である。表示部3は画素電極21を備えた素子基板28及び共通電極22を備えた対向基板29により、電気泳動素子23を挟持する構成となっている。電気泳動素子23は、複数のマイクロカプセル40により構成されている。電気泳動素子23は、接着剤30を用いて両基板28、29の間で固定されている。すなわち、電気泳動素子23と両基板28、29との間に接着剤層30が形成されている。
なお、素子基板28側の接着剤層30は画素電極21面と接着するために必用なものであるが、対向基板29側の接着剤層30については必須ではない。これは、あらかじめ、対向基板29に対して、共通電極22と複数のマイクロカプセル40と対向基板29側の接着剤層30とを、一貫した製造工程で造り込んだあと、電気泳動シートととして取り扱う場合においては、接着剤層として必用となるのは、素子基板28側の接着剤層30のみとなる場合が想定されるからである。
なお、電気泳動素子23は、あらかじめ対向基板29側に形成され、接着剤層30までを含めた電気泳動シートとして取り扱われるのが一般的である。また、接着剤層30側には、保護用の剥離紙が貼り付けられている。
製造工程においては、別途製造された、画素電極21や前記回路などが形成された素子基板28に対して、剥離紙を剥がした当該電気泳動シートを貼り付けることによって、表示部3を形成している。このため、一般的な構成では、接着剤層30は画素電極21側のみに存在することになる。
マイクロカプセル40の内部には、分散媒41と、電気泳動粒子として複数の白色粒子42、複数の黒色粒子43の帯電粒子が封入されている。
分散媒41としては、例えば水、メタノール、エタノール、イソプロパノール、ブタノール、オクタノール、メチルセルソルブ等のアルコール系溶媒、酢酸エチル、酢酸ブチル等の各種エステル類、アセトン、メチルエチルケトン、メチルイソブチルケトン等のケトン類、ぺンタン、ヘキサン、オクタン等の脂肪族炭化水素、シクロへキサン、メチルシクロへキサン等の脂環式炭化水素、ベンゼン、トルエン、キシレン、ヘキシルベンゼン、ヘブチルベンゼン、オクチルベンゼン、ノニルベンゼン、デシルベンゼン、ウンデシルベンゼン、ドデシルベンゼン、トリデシルベンゼン、テトラデシルベンゼン等の長鎖アルキル基を有するベンゼン類等の芳香族炭化水素、塩化メチレン、クロロホルム、四塩化炭素、1,2−ジクロロエタン等のハロゲン化炭化水素、カルボン酸塩又はその他の種々の油類等の単独又はこれらの混合物に界面活性剤等を配合したものを挙げることができる。
黒色粒子43は、例えば、アニリンブラック、カーボンブラック等の黒色顔料からなる粒子(高分子あるいはコロイド)であり、例えば正に帯電されている。
このため、白色粒子42及び黒色粒子43は、分散媒41中で画素電極21と共通電極22との間の電位差によって発生する電場中を移動することができる。
画素電極21と共通電極22との間に、相対的に共通電極22の電圧が高くなるように電圧を印加する。すると、図5(a)に示すように、正に帯電された黒色粒子43はクーロン力によってマイクロカプセル40内で画素電極21側に引き寄せられる。一方、負に帯電された白色粒子42はクーロン力によってマイクロカプセル40内で共通電極22側に引き寄せられる。この結果、マイクロカプセル40内の表示面側(共通電極22側)には白色粒子42が集まることになり、表示面にはこの白色粒子42の色(白色)が表示されることとなる。
次に、本実施形態に係る電気泳動表示装置1の駆動方法について、図面を用いて説明する。
図6は第1の駆動方法に係るタイミングチャートを示す図である。本図では、電源オフ期間ST11、画像信号入力期間ST12、黒色画像表示期間ST13、白色画像表示期間ST14、及び電源オフ期間ST15の順序で動作を行い、画像が表示される様子を示している。これらの動作を表1にまとめる。
図2のSRAM25に対して、図1の共通電源変調回路8から、第1の電源線13を介しておよそ5Vの電位(ハイレベル;H(5V)と示す。)を入力し、第2の電源線14を介してローレベル(第2の電位)であるおよそ0Vの電位(L(0V)と示す。)を入力することで、SRAM25を駆動させる。
このとき、第1の制御線11、第2の制御線12、及び共通電極電源配線15は、共通電源変調回路8によって電気的に切断されている(Hi−Z)。
図1のデータ線駆動回路7は、データ線X1、X2、…、Xnに画像信号を供給することで、走査線Y1に接続された画素2のSRAM25に画像信号を入力する。
第1の電源線13(高電位電源端子PH)には、図1の共通電源変調回路8からハイレベル(第1の電位)であるおよそ15Vの電位(H(15V)と示す。)が供給される。そのため、5VでSRAM25に入力されている画像信号は、より高い電位(15V)で保持される。
また、第1の制御線11が共通電源変調回路8と電気的に接続され、第1の制御線11にハイレベルの電位(H(15V))が供給される。これにより、第1のトランスファゲート36のソース側にはハイレベルが入力される。このとき第2の制御線12は電気的に切断されたハイインピーダンス状態である。
共通電極22には、共通電極電源配線15を介して、ハイレベル(H(15V))の期間とローレベル(L(0V))の期間とを一定周期で繰り返すパルス状の信号が入力される。
そして、パルス状の信号が入力されている共通電極22の電位Vcomがローレベル(L(0V))のときに、両電極21、22の間に大きな電位差が発生し、図5(b)に示したように、電気泳動素子23の黒色粒子43は共通電極22に引き寄せられ、白色粒子42は画素電極21に引き寄せられる。その結果、この画素2には黒色が表示される。
白色画像表示期間ST14に移行すると、図1の共通電源変調回路8は、第2の制御線12にローレベル(L(0V))を供給する一方、第1の制御線11を電気的に切断する(Hi−Z)。これにより、第2のトランスファゲート37のソース側に、第2の制御線12からローレベルの電位(L(0V)が入力される。
そして、パルス状の信号が入力されている共通電極22の電位Vcomがハイレベル(H(15V))のときに、両電極21、22の間に大きな電位差が発生し、図5(a)に示したように白色粒子42は共通電極22に引き寄せられ、黒色粒子43は画素電極21に引き寄せられる。その結果、この画素2には白色が表示される。
このような駆動方法を本願においては「コモン振り駆動」と呼ぶ。また、コモン振り駆動の定義としては、画像書き替え期間において、共通電極22にハイレベルとローレベルとを繰り返すパルスが少なくとも1周期以上印加される駆動方法のことである。
なお、コモン振り駆動の周波数及び周期数は、電気泳動素子23の仕様及び特性に応じて適宜定めることが好ましい。
電源オフ期間ST15に移行すると、図1に示した共通電源変調回路8は、第1の制御線11、第2の制御線12、第1の電源線13(高電位電源端子PH)、第2の電源線14(低電位電源端子PL)、及び共通電極共通配線15を電気的に切断する。これにより画素2に接続された各配線がハイインピーダンス状態となる。
なお、白色画像表示期間ST13と黒色画像表示期間ST14との順番を入れ替えても良い。
図7、図8、図9は、図1の表示部3の隣接する画素2を模式的に表したものである。図7には、電源オフ期間ST11、画像信号入力期間ST12、及び電源オフ期間ST15における画素2A、2Bの状態が示されている。図8には、黒色画像表示期間ST13における画素2A、2Bの状態が示されている。図9には、白色画像表示期間ST14における画素2A、2Bの状態が示されている。
なお、画素2A、2Bに、図2に示した画素2との構成上の差異はなく、添字「A」「B」は隣接画素を識別するために便宜的に付したものである。また、各構成要素に付した「a」「b」の添字は、当該構成要素が画素2A、2Bのいずれに属するのかを明確にするために付したものであり、他意はない。
このとき、画素電極21aにはハイレベル(H)の電位が入力されており、画素電極21bにはローレベル(L)が入力されている。隣接して配置された画素電極21a、21bの間には、大きな電位差による電場が発生しているので、画素電極21a、21bは、接着剤層30を介してリーク電流を流そうとする。
SRAM125aはP−MOS125ap1、125ap2、N−MOS125an1、125an2により構成されており、SRAM125bはP−MOS125bp1、125bp2、N−MOS125bn1、125bn2により構成されている。
すなわち、画素102A、102Bは、図2に示した画素2からスイッチ回路35を省略し、メモリ回路の出力端子と画素電極とを直接接続したものである。
画素電極21aには、第1の電源線13からP−MOS125ap2を介してハイレベル(H)の電位Vddが入力されており、画素電極21bには、第2の電源線14からN−MOS125bn1を介してローレベル(L)の電位Vssが入力されている。
そして、リーク電流LCが流れると、装置全体の消費電力が増大する。またリーク電流が腐食電流となって画素電極21a、21bが腐食するおそれがあり、電気泳動表示装置としての信頼性に影響を与える。
したがって、画素電極21a、21b間の電界により形成されるリーク経路は、図7から図9において、第1の制御線11から、第1のトランスファゲート36a、画素電極21a、接着剤層30、画素電極21b、第2のトランスファゲート37bを経由して、第2の制御線12に至る経路となる。
次に、第2の駆動方法について説明する。第2の駆動方法は、第1の駆動方法をさらに工夫することで、より確実にリーク電流を防止できるようにした駆動方法である。したがって、図11において第1の駆動方法と共通の期間には同一の符号を付し、重複する説明は省略する。
表示画像保持期間ST21では、図1の共通電源変調回路8によって、第1の制御線11及び第2の制御線12が電気的に切断され、これらの配線はハイインピーダンス状態(Hi−Z)となる。このとき、共通電極22にはパルス状の信号が入力され続けている。
なお、繰り返される黒色画像表示期間ST13と白色画像表示期間ST14との間のすべての期間には、第1及び第2の制御線11、12をハイインピーダンス状態とする表示画像保持期間を設けることが好ましい。
次に、第3の駆動方法について説明する。第3の駆動方法は、すべての画素2に白色、あるいは黒色を表示させる駆動方法である。すなわち、画像を消去する動作に適用できる駆動方法である。
図12及び図13は、第3の駆動方法に係るタイミングチャートの一例である。本例では、第1の駆動方法よって画像を表示させた後、画像を消去する様子を示している。
この画像保持状態から、全黒消去期間(3−1)のうち、すべての画素2への黒色画像表示期間ST31へ移行する。
このとき、画素2は、それぞれのSRAM25に保持された画像信号によって、第1のトランスファゲート36、又は第2のトランスファゲート37が駆動されている。具体的には、画像信号がハイレベルである画素2では、SRAM25の第1の出力端子N2の電位はローレベルであり、第2の出力端子N3(入力端子N1)の電位はハイレベルである。したがって、第1のトランスファゲート36がオン状態となっており、画素電極21と第1の制御線11が接続されている。
一方、画像信号がローレベルである画素2では、SRAM25の第1の出力端子N2の電位はハイレベルであり、第2の出力端子N3(入力端子N1)の電位はローレベルである。したがって、第2のトランスファゲート37がオン状態となっており、画素電極21と第2の制御線12とが接続されている。
その結果、SRAM25で保持されている画像信号の電位(ハイレベル/ローレベル)に関わらず、すべての画素2で黒色が表示される。その後、電源オフ期間ST32に移行し、すべての画素2が黒表示された状態が保持される。
上述したように、黒色画像表示期間ST31及び白色画像表示期間ST33では、第1及び第2の制御線11、12の双方が電気的に接続される。しかしながら、画素電極21a、21bは、両方にハイレベルが入力されるか、あるいは両方にローレベルが入力される。したがって、画素電極21a、21b間に電位差が生じることはなく、リーク電流は流れない。
次に、図17を参照して第1実施形態に係る第4の駆動方法について説明する。
図17は、第4の駆動方法に係るタイミングチャートを示す図である。図17には、SRAM25の高電位電源端子PHの電位(第1の電源線13の電位)Vddと、第1の制御線11の電位S1と、第2の制御線12の電位S2と、共通電極電源配線15の電位Vcomが示されている。また、図17に示す具体的な電圧値(5V、15V、0V等)は、説明を分かりやすくするために示したに過ぎず、本発明の技術範囲を限定するものではない。
この黒表示動作により、黒表示の画素2において時間の経過に伴い低下しつつあったコントラストを、表示画像更新直後の状態にまで回復することができる。
なお、ローレベルの画像信号を保持してる画素2では、第2のトランスファゲート37がオン状態となって第2の制御線12と画素電極21とが接続される。しかし、第2の制御線12はハイインピーダンス状態であり、画素電極21の電位は変動しない。したがってこの画素2では表示は変化しない。
この白表示動作により、白表示の画素2において経時的に低下しつつあったコントラストを、表示画像更新直後の状態にまで回復することができる。
なお、白色画像表示期間ST44では、黒表示の画素2の表示は変化しない。
さらに、リフレッシュ期間ST42として、黒表示と白表示とを同時に行う期間を設けてもよい。この場合には、リフレッシュ期間ST42において、第1の制御線11と第2の制御線12とに同時に電位が入力され、共通電極22にはパルス状の信号が入力される。この駆動方法では、第1及び第2の制御線11、12に同時に電位が入力されるためにリーク電流が発生しやすくなるが、画像のリフレッシュ動作は短時間で終了するため、表示画像の更新時に同様の駆動方法を用いる場合に比べて消費電力への影響は小さくなる。
次に、本発明の第2の実施形態について説明する。本実施形態の電気泳動表示装置は、第1の実施形態では4つのトランジスタで構成されていたスイッチ回路35に代えて、2つのトランジスタ(第1、第2のトランジスタ)で構成されたスイッチ回路を備えたものである。また以下では、第2実施形態の電気泳動表示装置について、構成を変更した複数の例(第1〜第3構成例)について説明する。
図18は、第2実施形態の第1構成例に係る電気泳動表示装置に備えられた画素302の回路構成図である。図18に示す画素302は、図2に示した画素2のスイッチ回路35に代えて、P−MOS(第1のトランジスタ)336とN−MOS(第2のトランジスタ)337とからなるスイッチ回路335を備えた構成である。したがって以下では、図2と共通の構成要素には同一の符号を付し、それらの詳細な説明は省略する。
一方、画像信号としてローレベル(L)が入力されると、SRAM25の出力端子N2からハイレベル電位(Vdd)が出力される。これによりN−MOS337がオン状態となって第2の制御線12と画素電極21とが接続される。
次に、第1構成例に係る電気泳動表示装置の駆動方法について、表3及び図19から図29を参照して説明する。本実施形態では、電気泳動表示装置の複数の駆動形態(正画像表示、反画像表示、全白表示、全黒表示)について説明する。
図19は、正画像表示におけるタイミングチャートを示す図である。図20及び図21は、正画像表示における隣接する2画素の状態を示す図である。
なお、図20及び図21に示す構成要素の符号に付した「A」「B」「a」「b」の添字は、隣接して配置された2つの画素302A、302Bと、それらの画素に属する構成要素を明確に識別するために付したものであり、図18に示した画素302との構成上の差異はない。
図20には、黒色画像表示期間ST101における画素302A、302Bの状態が示されている。また図21には、白色画像表示期間ST102における画素302A、302Bの状態が示されている。
そして、以下の各駆動形態の説明では、画素302AのSRAM25aにハイレベル(L)の画像信号が保持され、画素302BのSRAM25bにはローレベル(L)の画像信号が保持されているものとして説明する。
一方、ローレベル(L)の画像信号を保持している画素302Bでは、SRAM25bの出力端子N2からハイレベル電位Vddが出力され、N−MOS337bがオン状態となる。しかし第2の制御線12はハイインピーダンス状態であるから、画素電極21bはハイインピーダンス状態のままである。
以上により、共通電極22と画素電極21a、21bとの電位差に基づき、画素302Aが黒表示され、画素302Bの表示は変化しない。
以上により、画素302Aの表示は保持されたまま、画素302Bが白表示される。
また、図20及び図21に示すように、黒色画像表示期間ST101では第2の制御線12がハイインピーダンス状態とされ、白色画像表示期間ST102では第1の制御線11がハイインピーダンス状態とされるため、隣接する画素電極21a、21b間の横方向電界によるリーク経路は常に遮断されており、隣接画素間の電位差によるリーク電流は発生しない。
次に、反画像表示について、表3及び図22から図24を参照して説明する。
反画像表示は、表3に示すように、第1及び第2の制御線11、12の電位(VH、VL)を互いに入れ替える以外は正画像表示と同様の動作で実行することができる。
図22には、正画像表示期間ST100と、電源オフ期間ST150と、反画像表示期間ST110と、電源オフ期間ST151とが示されている。つまり、図22には、正画像表示を行った後、その表示を反転させるシーケンスが示されている。
図23には、白色反転表示期間ST111における画素302A、302Bの状態が示されている。図24には、黒色反転表示期間ST112における画素302A、302Bの状態が示されている。
P−MOS336aにおいて、そのソース端子の電位(第1の制御線11の電位)とゲート端子の電位(出力端子N2の電位)との電位差Vgsが、P−MOS336aのしきい値電圧Vthpよりも大きければ、P−MOS336aはオン状態となる。しかし、電位差Vgsがしきい値電圧Vthpよりも小さくなるとP−MOS336aはオフ状態となってしまうので、ドレイン電位は、P−MOS336aがオン状態を維持できる最低電位(VL+Vthp)までしか低下せず、この電位が画素電極21aのローレベル電位として入力される。
一方、ローレベル(L)の画像信号を保持している画素302Bでは、N−MOS337bがオン状態となって第2の制御線12と画素電極21bとが電気的に接続され、画素電極21bはハイインピーダンス状態となり、白表示が保持される。
一方、ローレベル(L)の画像信号を保持している画素302Bでは、第2の制御線12と画素電極21bとが電気的に接続され、画素電極21bにハイレベル電位(VH−Vthn)が入力される。
N−MOS337bのゲート端子の電位(出力端子N2の電位)とソース端子の電位(第2の制御線12の電位)との電位差VgsがN−MOS337bのしきい値電圧Vthnよりも大きい場合はN−MOS337bがオン状態となる。しかし、電位差Vgsがしきい値電圧Vthnよりも小さくなるとN−MOS337bはオフ状態となるので、ドレイン電位は、N−MOS337bがオン状態を維持できる最高電位(VH−Vthp)までしか上昇せず、この電位が画素電極21bのハイレベル電位として入力される。
また、共通電極22に入力するパルスのハイレベル電位をVHとすると、画素電極21aがハイレベル電位(VH−Vthn)である画素302Aにおいて、共通電極22のハイレベル電位が画素電極21のハイレベル電位よりも高くなる。そうすると、黒表示動作中の画素302Bにおいて黒色粒子が共通電極22から離れる方向に移動し、表示品質が低下する。
このような理由から、本発明では、共通電極22に印加するパルスの電位を、画素電極21aのローレベル電位(VL+Vthp)、及び画素電極21bのハイレベル電位(VH−Vthn)に合わせて調整しているのである。
次に、全白表示について、表3、図25、図26を参照して説明する。
全白表示は、表3に示すように、第1の制御線11と第2の制御線12の双方にローレベル電位VLを供給することにより行う。
図26は、全白表示期間ST120における画素302A、302Bの状態が示されている。
一方、ローレベル(L)の画像信号を保持している画素302Bでは、N−MOS337bがオン状態となって第2の制御線12と画素電極21bとが電気的に接続され、画素電極21bにローレベル電位VLが入力される。
そして、共通電極22にハイレベル電位VHの期間とローレベル電位(VL+Vthp)の期間とを所定周期で繰り返すパルス状の信号が入力される。
これにより、共通電極22がハイレベルである期間に、画素電極21と共通電極22との電位差に基づき電気泳動素子23が駆動され、正画像表示期間ST100で黒表示されていた画素302Aが白表示される。また、元が白表示である画素302Bの表示は変化しないので、すべての画素が白表示となる。
また全白表示においては、図26に示すように、第1及び第2の制御線11、12の両方に同時にローレベル電位が入力されており、隣接する画素電極間にも若干ながら電位差(Vthp)が生じるが、リーク経路の両端となる第1の制御線11と第2の制御線12とが同電位であるため、リーク電流は発生しない。
次に、全黒表示について、表3、図27、図28を参照して説明する。
全黒表示は、表3に示すように、第1の制御線11と第2の制御線12の双方にハイレベル電位VHを供給することにより行う。
図28は、全黒表示期間ST130における画素302A、302Bの状態が示されている。
一方、ローレベル(L)の画像信号を保持している画素302Bでは、N−MOS337bがオン状態となって第2の制御線12と画素電極21bとが電気的に接続され、画素電極21bにハイレベル電位VH−Vthnが入力される。
そして、共通電極22にハイレベル電位(VH−Vthn)の期間とローレベル電位VLの期間とを所定周期で繰り返すパルス状の信号が入力される。
これにより、共通電極22がローレベルである期間に、画素電極21と共通電極22との電位差に基づき電気泳動素子23が駆動され、正画像表示期間ST100で白表示されていた画素302Bが黒表示される。また、元が黒表示である画素302Aの表示は変化しないので、すべての画素が黒表示となる。
また全黒表示においては、図28に示すように、第1及び第2の制御線11、12の両方に同時にハイレベル電位VHが入力されており、隣接する画素電極の間にも若干ながら電位差(Vthn)が生じるが、リーク経路の両端となる第1の制御線11と第2の制御線12とが同電位であるため、リーク電流は発生しない。
この場合、画素電極21のハイレベル電位が上記の電位(VH−Vthn)よりも低く、ローレベル電位が上記の電位(VL+Vthp)よりも高くなる。そこで、表示の不具合が生じるのをより確実に防止するために、共通電極22のハイレベル電位を(VH−Vthn)より若干低く、ローレベル電位を(VL+Vthp)より若干高く設定しておくことが好ましい。
次に第2実施形態の第2構成例について説明する。
図29は、第2構成例に係る電気泳動表示装置に備えられた画素402の回路構成図である。図29に示す画素402は、図2に示した画素2のスイッチ回路35に代えて、N−MOS(第1のトランジスタ)436とN−MOS(第2のトランジスタ)437とからなるスイッチ回路435を備えた構成である。以下では、図2と共通の構成要素には同一の符号を付し、それらの詳細な説明は省略する。
一方、画像信号としてローレベル(L)が入力されると、SRAM25の第1の出力端子N2から出力されるハイレベル電位(Vdd)によりN−MOS437がオン状態となり、第2の制御線12と画素電極21とが接続される。
次に、第2構成例に係る電気泳動表示装置の駆動方法について、表4及び図30から図39を参照して説明する。本実施形態についても、複数の駆動形態(正画像表示、反画像表示、全白表示、全黒表示)について説明するが、先の第1構成例と共通の部分については適宜省略する。
図30は、正画像表示におけるタイミングチャートを示す図であって、第1構成例に係る図19に対応する図である。図30に示すように、正画像表示のシーケンスは、正画像表示期間ST200と、電源オフ期間ST250とを含む。正画像表示期間ST200では、黒色画像表示期間ST201と、白色画像表示期間ST202とを順次実行する。
以下、画素402AのSRAM25aにハイレベル(L)の画像信号が保持され、画素402BのSRAM25bにはローレベル(L)の画像信号が保持されているものとして説明する。
ハイレベル(H)の画像信号を保持している画素402Aでは、N−MOS436aがオン状態となって第1の制御線11と画素電極21aとが電気的に接続される。これにより、画素電極21aにハイレベル電位VHが入力される。
一方、ローレベル(L)の画像信号を保持している画素402Bでは、N−MOS437bがオン状態となる。しかし第2の制御線12はハイインピーダンス状態であるから、画素電極21bはハイインピーダンス状態のままである。
以上により、共通電極22と画素電極21a、21bとの電位差に基づき、画素402Aが黒表示され、画素402Bの表示は変化しない。
以上により、画素402Aの表示は保持されたまま、画素402Bが白表示される。
また、図31及び図32に示すように、黒色画像表示期間ST201では第2の制御線12がハイインピーダンス状態とされ、白色画像表示期間ST202では第1の制御線11がハイインピーダンス状態とされるため、隣接する画素電極21a、21b間の横方向電界によるリーク経路は常に遮断されており、隣接画素間の電位差によるリーク電流は発生しない。
図33は、反画像表示におけるタイミングチャートを示す図である。図34は、図33に示す白色反転表示期間ST211における画素402A、402Bの状態を示す図であり、図35は、図33に示す黒色反転表示期間ST212における画素402A、402Bの状態を示す図である。
図33には、正画像表示期間ST200と、電源オフ期間ST250と、反画像表示期間ST210と、電源オフ期間ST251とが示されている。反画像表示期間ST200は、白色反転表示期間ST211と、黒色反転表示期間ST212とを有する。
上述した正画像表示期間ST200の後、電源オフ期間ST250に移行した状態で、画素402Aは黒表示、画素402Bは白表示されている。
そして、画素402Aでは、第1の制御線11からN−MOS436aを介して画素電極21aにローレベル電位VLが入力される。一方、画素402Bでは、画素電極21bはハイインピーダンス状態のままである。また、共通電極22に、ハイレベル電位(VH−Vthn)と、ローレベル電位VLとを所定周期で繰り返すパルス状の信号が入力される。
これにより、黒表示されていた画素402Aが白表示に反転される。
そして、画素402Aでは、N−MOS436aを介して第1の制御線11と接続された画素電極21aがハイインピーダンス状態となる。一方、画素402Bでは、N−MOS437bを介して第2の制御線12と接続された画素電極21bにハイレベル電位VHが入力される。
共通電極22には、パルス状の信号が入力されているので、白表示されている画素402Bが黒表示に反転される。このとき、画素402Aの表示は変化しない。
なお、第2構成例の電気泳動表示装置においても、N−MOS436、437の特性により画素電極21に入力される電位が第1及び第2の制御線11、12の電位と異なってしまう。そこで、共通電極22に入力されるパルスのハイレベル電位を、画素電極21のハイレベル電位に合わせて(VH−Vthn)に調整し、表示に不具合が生じないようにしている。
図36は全白表示におけるタイミングチャートを示す図である。図37は、図36に示す全白表示期間ST220における画素402A、402Bの状態を示す図である。
図36には、正画像表示期間ST200と、電源オフ期間ST250と、全白表示期間ST220と、電源オフ期間ST251とが示されている。つまり、図36には、正画像表示を行った後、全白表示により表示画像を消去するシーケンスが示されている。
そして、共通電極22にハイレベル電位VHの期間とローレベル電位VLの期間とを所定周期で繰り返すパルス状の信号が入力される。
なお、第2構成例における全白表示では、図37に示すように、画素電極21a、21bが同電位であるため、画素電極間のリーク電流は発生しない。
図38は、全黒表示におけるタイミングチャートを示す図である。図39は、図38に示す全黒表示期間ST230における画素402A、402Bの状態を示す図である。
図38には、正画像表示期間ST200と、電源オフ期間ST250と、全黒表示期間ST230と、電源オフ期間ST251とが示されている。つまり、図38には、正画像表示を行った後、全黒表示により表示画像を消去するシーケンスが示されている。
そして、共通電極22にハイレベル電位(VH−Vthn)の期間とローレベル電位VLの期間とを所定周期で繰り返すパルス状の信号が入力される。
また、表示モードにより画素電極21に入力される電位が変化するのに応じて、共通電極22に入力されるパルスの電位を調整することで、変化する画素電極21の電位を有効に使用して画像表示を行うことで、トランジスタ数を削減したことに起因する表示の不具合を生じないようにすることができる。
次に第2実施形態の第3構成例について説明する。
図40は、第3構成例に係る電気泳動表示装置に備えられた画素502の回路構成図である。図40に示す画素502は、図2に示した画素2のスイッチ回路35に代えて、P−MOS(第1のトランジスタ)536とP−MOS(第2のトランジスタ)537とからなるスイッチ回路535を備えた構成である。以下では、図2と共通の構成要素には同一の符号を付し、それらの詳細な説明は省略する。
一方、画像信号としてローレベル(L)が入力されると、SRAM25の第2の出力端子N3から出力されるローレベル電位(Vss)によりP−MOS537がオン状態となり、第2の制御線12と画素電極21とが接続される。
次に、第3構成例に係る電気泳動表示装置の駆動方法について、表5及び図40から図50を参照して説明する。本実施形態についても、複数の駆動形態(正画像表示、反画像表示、全白表示、全黒表示)について説明するが、先の第1構成例及び第2構成例と共通の部分については適宜省略する。
図41は、正画像表示におけるタイミングチャートを示す図であって、第1構成例に係る図19に対応する図である。図41に示すように、正画像表示のシーケンスは、正画像表示期間ST300と、電源オフ期間ST350とを含む。正画像表示期間ST300では、黒色画像表示期間ST301と、白色画像表示期間ST302とを順次実行する。
以下、画素502AのSRAM25aにハイレベル(L)の画像信号が保持され、画素502BのSRAM25bにはローレベル(L)の画像信号が保持されているものとして説明する。
ハイレベル(H)の画像信号を保持している画素502Aでは、P−MOS536aがオン状態となって第1の制御線11と画素電極21aとが電気的に接続される。これにより、画素電極21aにハイレベル電位VHが入力される。
一方、ローレベル(L)の画像信号を保持している画素502Bでは、P−MOS537bがオン状態となる。しかし第2の制御線12はハイインピーダンス状態であるから、画素電極21bもハイインピーダンス状態となる。
以上により、共通電極22と画素電極21a、21bとの電位差に基づき、画素502Aが黒表示され、画素502Bの表示は変化しない。
以上により、画素402Aの表示は保持されたまま、画素402Bが白表示される。
また、図42及び図43に示すように、黒色画像表示期間ST301では第2の制御線12がハイインピーダンス状態とされ、白色画像表示期間ST302では第1の制御線11がハイインピーダンス状態とされるため、隣接する画素電極21a、21b間の横方向電界によるリーク経路は常に遮断されており、隣接画素間の電位差によるリーク電流は発生しない。
図44は、反画像表示におけるタイミングチャートを示す図である。図45は、図44に示す白色反転表示期間ST311における画素502A、502Bの状態を示す図であり、図46は、図44に示す黒色反転表示期間ST312における画素502A、502Bの状態を示す図である。
図44には、正画像表示期間ST300と、電源オフ期間ST350と、反画像表示期間ST310と、電源オフ期間ST351とが示されている。反画像表示期間ST300は、白色反転表示期間ST311と、黒色反転表示期間ST312とを有する。
上述した正画像表示期間ST300の後、電源オフ期間ST350に移行した状態で、画素502Aは黒表示、画素502Bは白表示されている。
そして、画素502Aでは、第1の制御線11からP−MOS536aを介して画素電極21aにローレベル電位(VL+Vthp)が入力される。一方、画素502Bでは、画素電極21bはハイインピーダンス状態のままである。また、共通電極22に、ハイレベル電位VHと、ローレベル電位(VL+Vthp)とを所定周期で繰り返すパルス状の信号が入力される。
これにより、黒表示されていた画素502Aが白表示に反転される。
そして、画素502Aでは、P−MOS536aを介して第1の制御線11と接続された画素電極21aがハイインピーダンス状態となる。一方、画素502Bでは、P−MOS537bを介して第2の制御線12と接続された画素電極21bにハイレベル電位VHが入力される。
共通電極22には、パルス状の信号が入力されているので、白表示されている画素502Bが黒表示に反転される。このとき、画素502Aの表示は変化しない。
なお、第3構成例の電気泳動表示装置においても、P−MOS536、537の特性により画素電極21に入力される電位が第1及び第2の制御線11、12の電位と異なってしまう。そこで、共通電極22に入力されるパルスの電位は画素電極21の電位に合わせて調整し、表示に不具合が生じないようにしている。
図47は全白表示におけるタイミングチャートを示す図である。図48は、図47に示す全白表示期間ST320における画素502A、502Bの状態を示す図である。
図47には、正画像表示期間ST300と、電源オフ期間ST350と、全白表示期間ST320と、電源オフ期間ST351とが示されている。つまり、図47には、正画像表示を行った後、全白表示により表示画像を消去するシーケンスが示されている。
そして、共通電極22にハイレベル電位VHの期間とローレベル電位(VL+Vthp)の期間とを所定周期で繰り返すパルス状の信号が入力される。
図49は、全黒表示におけるタイミングチャートを示す図である。図50は、図49に示す全黒表示期間ST330における画素502A、502Bの状態を示す図である。
図49には、正画像表示期間ST300と、電源オフ期間ST350と、全黒表示期間ST330と、電源オフ期間ST351とが示されている。つまり、図49には、正画像表示を行った後、全黒表示により表示画像を消去するシーケンスが示されている。
そして、共通電極22にハイレベル電位VHの期間とローレベル電位VLの期間とを所定周期で繰り返すパルス状の信号が入力される。
なお、第3構成例の全黒表示では、図50に示すように、画素電極21a、21bが同電位であるため、画素電極間のリーク電流は発生しない。
図15は、本発明の電気泳動表示装置を備えた電子機器の一例である。上述した電気泳動表示装置は、様々な電子機器に適用されており、以下で上述の電気泳動表示装置を備えた電子機器の例について説明する。
まず、本発明の電気泳動表示装置をフレキシブルな電子ペーパに適用した例について説明する。図15はこの電子ペーパの構成を示す斜視図であり、電子ペーパ1000は本発明の電気泳動表示装置1を表示部として備える。電子ペーパ1000は、従来の紙と同様の質感及び柔軟性を有するシートからなる本体1001の表面に本発明の電気泳動表示装置1を備えた構成となっている。
図16は、電子ノート1100の構成を示す斜視図であり、電子ノート1100は、図15で示した電子ペーパ1000が複数枚束ねられ、カバー1101に挟まれているものである。カバー1101は、例えば外部の装置から送られる表示データを入力する表示データ入力手段(図示は省略)を備える。これにより、その表示データに応じて、電子ペーパ1000が束ねられた状態のまま、表示内容を変更したり更新したりできる。
また、上述した例に加えて、他の例として、液晶テレビ、ビューファインダ型やモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた機器等が挙げられる。本発明に係る電気泳動表示装置は、こうした電子機器の表示部としても適用することができる。
本発明に係る電気泳動表示装置を表示部に備えることで、隣接画素間のリーク電流を抑え、消費電力を低減するとともに信頼性を向上させた電子機器とすることができる。また、第2実施形態に係る電気泳動表示装置を備えるならば、1画素のサイズを小さくできるため、より高精細の表示部を備えた電子機器となる。
Claims (20)
- 電気泳動粒子を含む電気泳動素子を一対の基板間に挟持してなり、複数の画素からなる表示部を備えた電気泳動表示装置であって、
前記表示部に、前記画素ごとに形成された画素電極と、前記電気泳動素子を介して複数の前記画素電極と対向する対向電極と、各々の前記画素と接続された第1及び第2の制御線と、が設けられており、
前記画素ごとに、画素スイッチング素子と、前記画素スイッチング素子に接続されたメモリ回路と、前記メモリ回路の出力信号によりスイッチングされて前記画素電極と前記第1又は第2の制御線との接続状態を切り替えるスイッチ回路と、が設けられていることを特徴とする電気泳動表示装置。 - 走査線及びデータ線を介して前記画素に接続され、前記画素スイッチング素子を介して前記メモリ回路に画像データを供給する画素駆動部と、
前記第1及び第2の制御線と前記対向電極とに接続され、前記第1及び第2の制御線を介して前記スイッチ回路に前記画素電極への印加電圧を供給するとともに、前記対向電極に対して、前記第1及び第2の制御線に供給される電位に対応する第1及び第2の電位を繰り返す1周期以上の矩形波を供給する電位制御部と、
を有することを特徴とする請求項1に記載の電気泳動表示装置。 - 前記メモリ回路が互いに異なる信号を出力する第1及び第2の出力端子を有しており、
前記スイッチ回路が、前記第1の制御線と前記画素電極との間に接続されるとともに前記第1の出力端子の出力によりスイッチングされる第1のトランスファゲートと、前記第2の制御線と前記画素電極との間に接続されるとともに前記第2の出力端子の出力によりスイッチングされる第2のトランスファゲートと有することを特徴とする請求項1又は2に記載の電気泳動表示装置。 - 前記スイッチ回路が、前記第1の制御線と前記画素電極との間に接続された第1のトランジスタと、前記第2の制御線と前記画素電極との間に接続された第2のトランジスタとを有しており、
前記第1及び第2のトランジスタのうち一方のトランジスタがP型トランジスタであり、他方のトランジスタがN型トランジスタであることを特徴とする請求項1又は2に記載の電気泳動表示装置。 - 前記メモリ回路が互いに異なる信号を出力する第1及び第2の出力端子を有しており、
前記スイッチ回路が、前記第1の制御線と前記画素電極との間に接続されるとともに前記第1の出力端子の出力によりスイッチングされるN型トランジスタからなる第1のトランジスタと、前記第2の制御線と前記画素電極との間に接続されるとともに前記第2の出力端子の出力によりスイッチングされるN型トランジスタからなる第2のトランジスタと、を有することを特徴とする請求項1又は2に記載の電気泳動表示装置。 - 前記メモリ回路が互いに異なる信号を出力する第1及び第2の出力端子を有しており、
前記スイッチ回路が、前記第1の制御線と前記画素電極との間に接続されるとともに前記第1の出力端子の出力によりスイッチングされるP型トランジスタからなる第1のトランジスタと、前記第2の制御線と前記画素電極との間に接続されるとともに前記第2の出力端子の出力によりスイッチングされるP型トランジスタからなる第2のトランジスタと、を有することを特徴とする請求項1又は2に記載の電気泳動表示装置。 - 前記第1及び第2の制御線が、複数の前記画素に共通の配線であることを特徴とする請求項1から6のいずれか1項に記載の電気泳動表示装置。
- 電気泳動粒子を含む電気泳動素子を一対の基板間に挟持してなり、複数の画素からなる表示部を備えており、前記表示部に、前記画素ごとに形成された画素電極と、前記電気泳動素子を介して複数の前記画素電極と対向する対向電極と、各々の前記画素と接続された第1及び第2の制御線と、が設けられており、前記画素ごとに、画素スイッチング素子と、前記画素スイッチング素子に接続されたメモリ回路と、前記メモリ回路と前記画素電極との間に接続されるとともに、前記第1及び第2の制御線と接続されたスイッチ回路と、が設けられた電気泳動表示装置の駆動方法であって、
前記画素スイッチング素子を介して前記メモリ回路に画像信号を入力する第1のステップと、
前記第1及び第2の制御線にそれぞれ第1及び第2の電位を供給し、前記メモリ回路からの出力に基づき前記スイッチ回路を動作させることで前記第1又は第2の制御線から前記画素電極に対して電位を入力し、さらに前記対向電極に対して前記第1及び第2の電位を繰り返す矩形波を1周期以上入力する第2のステップと、
を有することを特徴とする電気泳動表示装置の駆動方法。 - 前記第1のステップにおいて、第1の階調を表示する前記画素の前記メモリ回路に第1の画像信号を入力するとともに、第2の階調を表示する前記画素の前記メモリ回路に第2の画像信号を入力し、
前記第2のステップにおいて、前記第1の階調を表示する前記画素では、前記第1の画像信号を保持した前記メモリ回路の出力に基づき前記スイッチ回路を動作させることで前記第1の制御線と前記画素電極とを接続状態とし、前記第2の階調を表示する前記画素では、前記第2の画像信号を保持した前記メモリ回路の出力に基づき前記スイッチ回路を動作させることで前記第2の制御線と前記画素電極とを接続状態とする
ことを特徴とする請求項8に記載の電気泳動表示装置の駆動方法。 - 前記スイッチ回路が、前記第1の制御線と前記画素電極との間に接続された第1のトランスファゲートと、前記第2の制御線と前記画素電極との間に接続された第2のトランスファゲートとを有しており、
前記第2のステップにおいて、
前記メモリ回路の第1の出力端子から出力されるローレベル信号と第2の出力端子から出力されるハイレベル信号とにより前記第1のトランスファゲートをオン状態に切り替えることで前記第1の制御線と前記画素電極とを接続状態とし、
前記第1の出力端子から供給されるハイレベル信号と前記第2の出力端子から出力されるローレベル信号とにより前記第2のトランスファゲートをオン状態に切り替えることで前記第2の制御線と前記画素電極とを接続状態とする
ことを特徴とする請求項9に記載の電気泳動表示装置の駆動方法。 - 前記スイッチ回路が、前記第1の制御線と前記画素電極との間に接続されたP型トランジスタからなる第1のトランジスタと、前記第2の制御線と前記画素電極との間に接続されたN型トランジスタからなる第2のトランジスタとを有しており、
前記第2のステップにおいて、
前記メモリ回路から出力されるローレベル信号により前記第1のトランジスタをオン状態に切り替えることで前記第1の制御線と前記画素電極とを接続状態とし、前記メモリ回路から出力されるハイレベル信号により前記第2のトランジスタをオン状態に切り替えることで前記第2の制御線と前記画素電極とを接続状態とする
ことを特徴とする請求項9に記載の電気泳動表示装置の駆動方法。 - 前記スイッチ回路が、いずれもN型トランジスタからなる第1及び第2のトランジスタを有し、前記第1の制御線が前記第1のトランジスタを介して前記画素電極と接続され、前記第2の制御線が前記第2のトランジスタを介して前記画素電極と接続されており、
前記第2のステップにおいて、
前記メモリ回路の第1の出力端子から出力されるハイレベル信号により前記第1のトランジスタをオン状態に切り替えることで前記第1の制御線と前記画素電極とを接続状態とし、
前記メモリ回路の第2の出力端子から出力されるハイレベル信号により前記第2のトランジスタをオン状態に切り替えることで前記第2の制御線と前記画素電極とを接続状態とする
ことを特徴とする請求項9に記載の電気泳動表示装置の駆動方法。 - 前記スイッチ回路が、いずれもP型トランジスタからなる第1及び第2のトランジスタを有し、前記第1の制御線が前記第1のトランジスタを介して前記画素電極と接続され、前記第2の制御線が前記第2のトランジスタを介して前記画素電極と接続されており、
前記第2のステップにおいて、
前記メモリ回路の第1の出力端子から出力されるローレベル信号により前記第1のトランジスタをオン状態に切り替えることで前記第1の制御線と前記画素電極とを接続状態とし、
前記メモリ回路の第2の出力端子から出力されるローレベル信号により前記第2のトランジスタをオン状態に切り替えることで前記第2の制御線と前記画素電極とを接続状態とする
ことを特徴とする請求項9に記載の電気泳動表示装置の駆動方法。 - 前記第2のステップにおいて、前記第1及び第2の制御線に同一電位の信号を供給することで、すべての前記画素を同一階調とすることを特徴とする請求項9から13のいずれか1項に記載の電気泳動表示装置の駆動方法。
- 前記第2のステップにおいて、
前記第1の制御線を電気的に切断されたハイインピーダンス状態とするとともに、前記第2の制御線に前記第2の電位を供給することで、前記表示部の少なくとも一部の前記画素を前記第1の階調から前記第2の階調に移行させる第1の表示ステップと、
前記第1の制御線に前記第1の電位を供給するとともに前記第2の制御線を電気的に切断されたハイインピーダンス状態とすることで、前記表示部の少なくとも一部の前記画素を前記第2の階調から前記第1の階調に移行させる第2の表示ステップと、
を有することを特徴とする請求項9から14のいずれか1項に記載の電気泳動表示装置の駆動方法。 - 前記第2のステップにおいて、前記第1及び第2の表示ステップを繰り返すことで表示画像の更新を行うことを特徴とする請求項15に記載の電気泳動表示装置の駆動方法。
- 前記第1の表示ステップと前記第2の表示ステップとの間に、前記第1及び第2の制御線を電気的に切断されたハイインピーダンス状態とするステップを有することを特徴とする請求項15又は16に記載の電気泳動表示装置の駆動方法。
- 前記第2のステップの後に、前記メモリ回路、前記スイッチ回路、及び前記対向電極を、電気的に切断されたハイインピーダンス状態とするステップを有することを特徴とする請求項9から17のいずれか1項に記載の電気泳動表示装置の駆動方法。
- 請求項8から18のいずれか1項に記載の駆動方法を実行する制御部を備えたことを特徴とする電気泳動表示装置。
- 請求項1から7、19のいずれか1項に記載の電気泳動表示装置を備えたことを特徴とする電子機器。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007295996A JP4577349B2 (ja) | 2007-03-29 | 2007-11-14 | 電気泳動表示装置とその駆動方法、及び電子機器 |
US12/077,039 US8237653B2 (en) | 2007-03-29 | 2008-03-15 | Electrophoretic display device, method of driving electrophoretic device, and electronic apparatus |
EP08251048.8A EP1975911B1 (en) | 2007-03-29 | 2008-03-25 | Electrophoretic display device, method of driving electrophoretic device, and electronic apparatus |
KR1020080028504A KR20080088469A (ko) | 2007-03-29 | 2008-03-27 | 전기 영동 표시 장치와 그 구동 방법 및 전자 기기 |
CN2008100869295A CN101276120B (zh) | 2007-03-29 | 2008-03-28 | 电泳显示装置、其驱动方法及电子设备 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007087666 | 2007-03-29 | ||
JP2007295996A JP4577349B2 (ja) | 2007-03-29 | 2007-11-14 | 電気泳動表示装置とその駆動方法、及び電子機器 |
Related Child Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009212260A Division JP4803291B2 (ja) | 2007-03-29 | 2009-09-14 | 電気泳動表示装置とその駆動方法、及び電子機器 |
JP2010137488A Division JP2010256919A (ja) | 2007-03-29 | 2010-06-16 | 電気泳動表示装置とその駆動方法、及び電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008268853A true JP2008268853A (ja) | 2008-11-06 |
JP4577349B2 JP4577349B2 (ja) | 2010-11-10 |
Family
ID=39995681
Family Applications (4)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007295996A Active JP4577349B2 (ja) | 2007-03-29 | 2007-11-14 | 電気泳動表示装置とその駆動方法、及び電子機器 |
JP2009212260A Active JP4803291B2 (ja) | 2007-03-29 | 2009-09-14 | 電気泳動表示装置とその駆動方法、及び電子機器 |
JP2010137488A Withdrawn JP2010256919A (ja) | 2007-03-29 | 2010-06-16 | 電気泳動表示装置とその駆動方法、及び電子機器 |
JP2011049639A Withdrawn JP2011164629A (ja) | 2007-03-29 | 2011-03-07 | 電気泳動表示装置、及び電子機器 |
Family Applications After (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009212260A Active JP4803291B2 (ja) | 2007-03-29 | 2009-09-14 | 電気泳動表示装置とその駆動方法、及び電子機器 |
JP2010137488A Withdrawn JP2010256919A (ja) | 2007-03-29 | 2010-06-16 | 電気泳動表示装置とその駆動方法、及び電子機器 |
JP2011049639A Withdrawn JP2011164629A (ja) | 2007-03-29 | 2011-03-07 | 電気泳動表示装置、及び電子機器 |
Country Status (3)
Country | Link |
---|---|
JP (4) | JP4577349B2 (ja) |
KR (1) | KR20080088469A (ja) |
CN (1) | CN101276120B (ja) |
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009157344A (ja) * | 2007-12-06 | 2009-07-16 | Seiko Epson Corp | 電気泳動表示装置の駆動方法 |
JP2010113281A (ja) * | 2008-11-10 | 2010-05-20 | Seiko Epson Corp | 電気泳動表示装置の駆動方法、電気泳動表示装置、及び電子機器 |
JP2010145795A (ja) * | 2008-12-19 | 2010-07-01 | Seiko Epson Corp | 電気泳動表示装置の駆動方法、電気泳動表示装置、電子機器 |
JP2010204629A (ja) * | 2009-02-06 | 2010-09-16 | Seiko Epson Corp | 電気泳動表示装置の駆動方法、電気泳動表示装置、及び電子機器 |
JP2011221467A (ja) * | 2010-04-14 | 2011-11-04 | Seiko Epson Corp | 電気泳動表示装置の駆動方法、電気泳動表示装置、及び電子機器 |
JP2011232397A (ja) * | 2010-04-23 | 2011-11-17 | Seiko Epson Corp | 電気泳動表示装置の駆動方法、電気泳動表示装置、および電子機器 |
US8098228B2 (en) | 2007-12-06 | 2012-01-17 | Seiko Epson Corporation | Driving method of electrophoretic display device |
US8279208B2 (en) | 2008-09-30 | 2012-10-02 | Seiko Epson Corporation | Driving circuit of matrix device, matrix device, image display device, electrophoretic display device, and electronic apparatus |
US8400376B2 (en) | 2008-03-24 | 2013-03-19 | Seiko Epson Corporation | Voltage selection circuit, electrophoretic display apparatus, and electronic device |
TWI408641B (zh) * | 2009-10-23 | 2013-09-11 | Magic Pixel Inc | 電子紙顯示器及其驅動方法 |
US8711087B2 (en) | 2009-02-06 | 2014-04-29 | Seiko Epson Corporation | Method for driving electrophoretic display device, electrophoretic display device, and electronic device |
JP2015138096A (ja) * | 2014-01-21 | 2015-07-30 | セイコーエプソン株式会社 | 電気泳動表示装置、電気泳動表示装置の駆動方法、制御回路および電子機器 |
JP2015138097A (ja) * | 2014-01-21 | 2015-07-30 | セイコーエプソン株式会社 | 電気泳動表示装置、電気泳動表示装置の駆動方法および電子機器 |
KR20160047993A (ko) | 2014-10-23 | 2016-05-03 | 세이코 엡슨 가부시키가이샤 | 전기 영동 표시 장치 및 전자 기기 |
US9564087B2 (en) | 2014-01-20 | 2017-02-07 | Seiko Epson Corporation | Electrophoretic display device, electronic timepiece, and operating method of an electrophoretic display device |
TWI601118B (zh) * | 2016-12-01 | 2017-10-01 | 元太科技工業股份有限公司 | 顯示裝置及電子紙顯示裝置 |
US10083661B2 (en) | 2015-07-14 | 2018-09-25 | Seiko Epson Corporation | Electrophoretic display control device, electrophoretic display, electronic apparatus, and control method |
US10147344B2 (en) | 2016-12-01 | 2018-12-04 | E Ink Holdings Inc. | Display device and electronic paper display device |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4577349B2 (ja) * | 2007-03-29 | 2010-11-10 | セイコーエプソン株式会社 | 電気泳動表示装置とその駆動方法、及び電子機器 |
CN102456322B (zh) * | 2010-11-01 | 2014-07-23 | 纬创资通股份有限公司 | 电子纸的写入装置 |
JP5601469B2 (ja) | 2010-12-01 | 2014-10-08 | セイコーエプソン株式会社 | 電気泳動表示装置の駆動方法、電気泳動表示装置、及び電子機器 |
JP5750952B2 (ja) | 2011-03-15 | 2015-07-22 | セイコーエプソン株式会社 | 電気光学装置、電気光学装置の駆動方法、電気光学装置の制御装置および電子機器 |
JP5874379B2 (ja) | 2011-12-20 | 2016-03-02 | セイコーエプソン株式会社 | 電気泳動表示装置の駆動方法、電気泳動表示装置、電子機器及び電子時計 |
JP5950109B2 (ja) | 2012-09-11 | 2016-07-13 | セイコーエプソン株式会社 | 電気泳動表示装置の駆動方法、電気泳動表示装置、電子機器および電子時計 |
JP2016148516A (ja) | 2015-02-10 | 2016-08-18 | セイコーエプソン株式会社 | 電子機器 |
JP2017009801A (ja) | 2015-06-22 | 2017-01-12 | セイコーエプソン株式会社 | 記憶型表示装置および電子機器 |
CN106935202B (zh) * | 2017-05-19 | 2019-01-18 | 京东方科技集团股份有限公司 | 像素电路及其驱动方法、显示装置 |
CN111369950B (zh) * | 2020-03-11 | 2021-03-23 | 广州奥翼材料与器件研究院有限公司 | 一种电泳显示器的驱动方法 |
CN111292702B (zh) * | 2020-03-31 | 2022-04-15 | 京东方科技集团股份有限公司 | 一种驱动电路及其驱动方法、显示装置 |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5823091A (ja) * | 1981-08-04 | 1983-02-10 | セイコーインスツルメンツ株式会社 | 画像表示装置 |
JPS58198084A (ja) * | 1982-05-14 | 1983-11-17 | セイコーインスツルメンツ株式会社 | 表示素子 |
JPS5967592A (ja) * | 1982-10-06 | 1984-04-17 | セイコーインスツルメンツ株式会社 | 表示装置 |
JPH08286170A (ja) * | 1995-02-16 | 1996-11-01 | Toshiba Corp | 液晶表示装置 |
JPH11160676A (ja) * | 1997-12-01 | 1999-06-18 | Hitachi Ltd | 液晶表示装置 |
JP2001356743A (ja) * | 2000-06-16 | 2001-12-26 | Hitachi Ltd | アクティブマトリックス形表示装置及び液晶表示装置 |
JP2002297102A (ja) * | 2001-03-29 | 2002-10-11 | Sanyo Electric Co Ltd | 表示装置 |
JP2003084314A (ja) * | 2001-09-07 | 2003-03-19 | Semiconductor Energy Lab Co Ltd | 表示装置およびそれを用いた電子機器 |
JP2004102054A (ja) * | 2002-09-11 | 2004-04-02 | Seiko Epson Corp | 電気光学装置、電気光学装置の駆動方法及び電子機器 |
JP2005189851A (ja) * | 2003-12-05 | 2005-07-14 | Canon Inc | 表示装置及びペン入力装置 |
JP2007003607A (ja) * | 2005-06-21 | 2007-01-11 | Sanyo Epson Imaging Devices Corp | 電気光学装置、駆動方法および電子機器 |
JP2007206543A (ja) * | 2006-02-03 | 2007-08-16 | Epson Imaging Devices Corp | 電気光学装置、駆動方法および電子機器 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5922947B2 (ja) * | 1975-10-20 | 1984-05-30 | 松下電器産業株式会社 | 電気泳動表示パネルの駆動方式 |
US5471225A (en) * | 1993-04-28 | 1995-11-28 | Dell Usa, L.P. | Liquid crystal display with integrated frame buffer |
WO2000008625A1 (fr) * | 1998-08-04 | 2000-02-17 | Seiko Epson Corporation | Dispositif electro-optique et dispositif electronique |
TWI242085B (en) * | 2001-03-29 | 2005-10-21 | Sanyo Electric Co | Display device |
WO2003100757A1 (en) * | 2002-05-24 | 2003-12-04 | Koninklijke Philips Electronics N.V. | An electrophoretic display and a method of driving an electrophoretic display |
JP3873149B2 (ja) * | 2002-12-11 | 2007-01-24 | 株式会社日立製作所 | 表示装置 |
JP2006084847A (ja) * | 2004-09-16 | 2006-03-30 | Seiko Epson Corp | 電気光学装置、電気光学装置の駆動方法および電子機器 |
JP4432694B2 (ja) * | 2004-09-16 | 2010-03-17 | セイコーエプソン株式会社 | 電気光学装置、電気光学装置の駆動方法および電子機器 |
JP4428330B2 (ja) * | 2005-09-28 | 2010-03-10 | エプソンイメージングデバイス株式会社 | 電気光学装置、および電子機器 |
JP4577349B2 (ja) * | 2007-03-29 | 2010-11-10 | セイコーエプソン株式会社 | 電気泳動表示装置とその駆動方法、及び電子機器 |
-
2007
- 2007-11-14 JP JP2007295996A patent/JP4577349B2/ja active Active
-
2008
- 2008-03-27 KR KR1020080028504A patent/KR20080088469A/ko not_active Application Discontinuation
- 2008-03-28 CN CN2008100869295A patent/CN101276120B/zh active Active
-
2009
- 2009-09-14 JP JP2009212260A patent/JP4803291B2/ja active Active
-
2010
- 2010-06-16 JP JP2010137488A patent/JP2010256919A/ja not_active Withdrawn
-
2011
- 2011-03-07 JP JP2011049639A patent/JP2011164629A/ja not_active Withdrawn
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5823091A (ja) * | 1981-08-04 | 1983-02-10 | セイコーインスツルメンツ株式会社 | 画像表示装置 |
JPS58198084A (ja) * | 1982-05-14 | 1983-11-17 | セイコーインスツルメンツ株式会社 | 表示素子 |
JPS5967592A (ja) * | 1982-10-06 | 1984-04-17 | セイコーインスツルメンツ株式会社 | 表示装置 |
JPH08286170A (ja) * | 1995-02-16 | 1996-11-01 | Toshiba Corp | 液晶表示装置 |
JPH11160676A (ja) * | 1997-12-01 | 1999-06-18 | Hitachi Ltd | 液晶表示装置 |
JP2001356743A (ja) * | 2000-06-16 | 2001-12-26 | Hitachi Ltd | アクティブマトリックス形表示装置及び液晶表示装置 |
JP2002297102A (ja) * | 2001-03-29 | 2002-10-11 | Sanyo Electric Co Ltd | 表示装置 |
JP2003084314A (ja) * | 2001-09-07 | 2003-03-19 | Semiconductor Energy Lab Co Ltd | 表示装置およびそれを用いた電子機器 |
JP2004102054A (ja) * | 2002-09-11 | 2004-04-02 | Seiko Epson Corp | 電気光学装置、電気光学装置の駆動方法及び電子機器 |
JP2005189851A (ja) * | 2003-12-05 | 2005-07-14 | Canon Inc | 表示装置及びペン入力装置 |
JP2007003607A (ja) * | 2005-06-21 | 2007-01-11 | Sanyo Epson Imaging Devices Corp | 電気光学装置、駆動方法および電子機器 |
JP2007206543A (ja) * | 2006-02-03 | 2007-08-16 | Epson Imaging Devices Corp | 電気光学装置、駆動方法および電子機器 |
Cited By (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009157344A (ja) * | 2007-12-06 | 2009-07-16 | Seiko Epson Corp | 電気泳動表示装置の駆動方法 |
US8098228B2 (en) | 2007-12-06 | 2012-01-17 | Seiko Epson Corporation | Driving method of electrophoretic display device |
US8400376B2 (en) | 2008-03-24 | 2013-03-19 | Seiko Epson Corporation | Voltage selection circuit, electrophoretic display apparatus, and electronic device |
US8279208B2 (en) | 2008-09-30 | 2012-10-02 | Seiko Epson Corporation | Driving circuit of matrix device, matrix device, image display device, electrophoretic display device, and electronic apparatus |
JP2010113281A (ja) * | 2008-11-10 | 2010-05-20 | Seiko Epson Corp | 電気泳動表示装置の駆動方法、電気泳動表示装置、及び電子機器 |
JP2010145795A (ja) * | 2008-12-19 | 2010-07-01 | Seiko Epson Corp | 電気泳動表示装置の駆動方法、電気泳動表示装置、電子機器 |
US8421764B2 (en) | 2008-12-19 | 2013-04-16 | Seiko Epson Corporation | Method of driving electrophoretic display device, electrophoretic display device, and electronic apparatus |
US9082351B2 (en) | 2009-02-06 | 2015-07-14 | Seiko Epson Corporation | Method of driving electrophoretic display apparatus, electrophoretic display apparatus, and electronic device |
JP2010204629A (ja) * | 2009-02-06 | 2010-09-16 | Seiko Epson Corp | 電気泳動表示装置の駆動方法、電気泳動表示装置、及び電子機器 |
US8711087B2 (en) | 2009-02-06 | 2014-04-29 | Seiko Epson Corporation | Method for driving electrophoretic display device, electrophoretic display device, and electronic device |
TWI408641B (zh) * | 2009-10-23 | 2013-09-11 | Magic Pixel Inc | 電子紙顯示器及其驅動方法 |
JP2011221467A (ja) * | 2010-04-14 | 2011-11-04 | Seiko Epson Corp | 電気泳動表示装置の駆動方法、電気泳動表示装置、及び電子機器 |
JP2011232397A (ja) * | 2010-04-23 | 2011-11-17 | Seiko Epson Corp | 電気泳動表示装置の駆動方法、電気泳動表示装置、および電子機器 |
US9564087B2 (en) | 2014-01-20 | 2017-02-07 | Seiko Epson Corporation | Electrophoretic display device, electronic timepiece, and operating method of an electrophoretic display device |
JP2015138096A (ja) * | 2014-01-21 | 2015-07-30 | セイコーエプソン株式会社 | 電気泳動表示装置、電気泳動表示装置の駆動方法、制御回路および電子機器 |
JP2015138097A (ja) * | 2014-01-21 | 2015-07-30 | セイコーエプソン株式会社 | 電気泳動表示装置、電気泳動表示装置の駆動方法および電子機器 |
KR20160047993A (ko) | 2014-10-23 | 2016-05-03 | 세이코 엡슨 가부시키가이샤 | 전기 영동 표시 장치 및 전자 기기 |
CN105551438A (zh) * | 2014-10-23 | 2016-05-04 | 精工爱普生株式会社 | 电泳显示装置以及电子设备 |
US10056046B2 (en) | 2014-10-23 | 2018-08-21 | Seiko Epson Corporation | Electrophoretic display apparatus and electronic device |
CN105551438B (zh) * | 2014-10-23 | 2019-03-19 | 伊英克公司 | 电泳显示装置以及电子设备 |
US10083661B2 (en) | 2015-07-14 | 2018-09-25 | Seiko Epson Corporation | Electrophoretic display control device, electrophoretic display, electronic apparatus, and control method |
TWI601118B (zh) * | 2016-12-01 | 2017-10-01 | 元太科技工業股份有限公司 | 顯示裝置及電子紙顯示裝置 |
US10147344B2 (en) | 2016-12-01 | 2018-12-04 | E Ink Holdings Inc. | Display device and electronic paper display device |
Also Published As
Publication number | Publication date |
---|---|
JP2010256919A (ja) | 2010-11-11 |
JP2010044397A (ja) | 2010-02-25 |
CN101276120B (zh) | 2012-03-07 |
CN101276120A (zh) | 2008-10-01 |
JP2011164629A (ja) | 2011-08-25 |
KR20080088469A (ko) | 2008-10-02 |
JP4803291B2 (ja) | 2011-10-26 |
JP4577349B2 (ja) | 2010-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4577349B2 (ja) | 電気泳動表示装置とその駆動方法、及び電子機器 | |
EP1975911B1 (en) | Electrophoretic display device, method of driving electrophoretic device, and electronic apparatus | |
KR101551981B1 (ko) | 전기 영동 표시 장치의 구동 방법, 전기 영동 표시 장치 및전자 기기 | |
US8836636B2 (en) | Driving method of electrophoretic display device, electrophoretic display device, and electronic apparatus | |
JP5125378B2 (ja) | 制御方法、制御装置、表示体および情報表示装置 | |
JP5250984B2 (ja) | 電気泳動表示装置、電気泳動表示装置の駆動方法、及び電子機器 | |
JP5320757B2 (ja) | 電気泳動表示装置の駆動方法、電気泳動表示装置及び電子機器 | |
US20080238865A1 (en) | Electrophoretic display device, method for driving electrophoretic display device, and electronic apparatus | |
US20090237393A1 (en) | Electrophoretic display device driving method, electrophoretic display device, and electronic apparatus | |
JP2009175492A (ja) | 電気泳動表示装置及びその駆動方法並びに電子機器 | |
US20100079428A1 (en) | Electrophoretic display device, electronic apparatus, and method for driving electrophoretic display device | |
TWI481945B (zh) | 電泳顯示裝置及其驅動方法 | |
US9183793B2 (en) | Method for driving electrophoretic display apparatus, electrophoretic display apparatus, electronic apparatus, and electronic timepiece | |
US8411028B2 (en) | Electrophoretic display device driving circuit, electrophoretic display device, and electronic apparatus | |
JP2008242383A (ja) | 電気泳動表示装置、電気泳動表示装置の駆動方法及び電子機器 | |
JP2009098302A (ja) | 電気泳動表示装置、電子機器、および電気泳動表示装置の駆動方法 | |
US8089454B2 (en) | Driving circuit for electrophoretic display device, electrophoretic display device, method for driving the same, and electronic apparatus | |
JP2009169365A (ja) | 電気泳動表示装置及びその駆動方法並びに電子機器 | |
JP2009288685A (ja) | 電気泳動表示装置の駆動方法、電気泳動表示装置、及び電子機器 | |
JP2009229850A (ja) | 画素回路、電気泳動表示装置及びその駆動方法、並びに電子機器 | |
JP2009294617A (ja) | 電気泳動表示装置とその駆動方法、及び電子機器 | |
US20090243996A1 (en) | Electrophoretic display device, method of driving the same, and electronic apparatus | |
JP2009198689A (ja) | 電気泳動表示装置とその駆動方法、及び電子機器 | |
JP2009134244A (ja) | 電気泳動表示装置、及び電子機器 | |
JP2001125060A (ja) | 液晶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090407 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090608 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090714 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090914 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090915 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100316 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100616 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100617 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100621 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100727 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100809 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130903 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4577349 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |