JPS5823091A - 画像表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、液晶を用いた中間調のない微細ドツト画像表
示装置に関するものである。

従来のｉｌｉ健表示装置を第１図に示す。液晶とＭＯＢ
型ＦｌｅＴアレイを組み合わせて構成されている。第１
図に於て、単位画素を構成するのは半導体層に形成され
たＭＯＥＩ型ＦＩＴｌｌＬ、信号蓄積用コンデンサ２ａ
、及び液晶セル３ａである。

この基本的外動作を説明する。まずＭＯ８型ＦＩＴをＰ
チャンネルとし、ゲートラインｘ１にゲート信号として
の負のパルス電圧が印加されると、ＦＩ７　１ａはオン
状態となυ、信号ラインＹ１に印加された画像信号はＩ
ＦＩＣＴ　　１を通してコンデンサ２ａＫ充電される。

負のパルスが消滅すればＦＩＴ　Ｉ　＆はオフ状態とな
り、コンデンサに充電された電圧は、液晶セルを通じて
放電されながら保持される。そして、ゲート信号をＸｌ
からＸｉ＋１、　Ｘｉ＋ｚと線順次に走査し、その位置
に対応した画像信号をＹｉ　、　　Ｙｉ＋１・・・・・
・より印加することにより全体の画像が表示される。こ
のとき対向電極はガラス婢に全面に付けられた透明電極
であり、第１図のＯＯＭが共通電極端子である。そして
、共通電極は常にある電位に保たれている。さて、この
ような画像表示装置はアナログ信号や、動画を画像表示
する場合、すなわちテレビ１儂の表示などには最適であ
るが、中間調を必要としない１曹や、静止画像の表示な
どにはきわめて不適当であった。なぜならば、前述した
ようにコンデンサ２ａに充電された信号は液晶セル３ａ
を通じて放電していくの゛で、第２図曲線４に示すよう
にノ・イレベルの信号“１′を書き込んでも、次に省き
込みが行なわれるまでにコンデンサ２ａの両端の電圧が
どんどん下がってしまい、静止画像を表示する場合でも
常にある周期ＴＲで書込み動作を行なう必要があり、常
に回路全体を動かしておくだめの電力が必要である。同
様に曲線５はコンデンサ２ｂの両端の電圧を示す。さら
にコンデンサへの充放電をくシ返すことによる消費電力
の増大がさけられないという欠点があった。

そこで本発明は、中間調を必要としない画像、静止画像
を表示するのに適した、消費電力が少なくてすむ画像表
示装置を供することを目的とするものである。

以下図面とともに本発明について説明していく。

第５図に本発明のｒＩｆｉＪ像表示装置を示す。単位画
素を構成するのは、半導体層に形成されたＭＯ８型ＦＥ
Ｔ６ａ、１ビツトのメモリセルフａ、及び液晶セル８ａ
である。ここでメモリセルフａ！ｔ”１”繍号が入力さ
れると出力か“１”（“０″）にセットされ、次に”０
＃　の信号が入力されるまでずっと前の状態を保持し、
”０″　の信号が入力されると出力が”０″（１″）に
セットされ、この状態が保持されるというものである。

このような構成の画像表示装置を用いると、第４図に示
すように、ある瞬間に書込みパルスＸｉ　、　　Ｘｉ＋
１を印加して、メモリセルにＹｉ、Ｙｉ＋１から情報１
１＃を書込むと、次に書込みパルスが印加され”０”の
情報が新らたに書込まれるまではどんなに長い期間であ
っても°１＃の情報が液晶に印加されつづけるのである
。

従って、“１”の時液晶に選択電圧が印加され、°０”
の時液晶に非選択電圧が印加されるように、”１τ＠０
＃の電圧レベル及び、共通電極の電圧レベルを設定すれ
は、中間調のない画像とその静止画像を非常に少ない電
圧で表示することが可能となるのである。なぜならば、
静止画像の場合、信号ラインＹｉ、Ｙｉ＋ｘ・・・・・
・とゲートラインＸｉ、　Ｘｉ＋ｘ・・・・・・の駆動
回路は全て停止させておくことが出来るからである。ま
た、コンデンサに信号を充電するという方式ではなく、
基本的に電流を流さずにメモリセルの°出力電圧を制御
するからである。尚、第４（７１９，１０は各々メモリ
セルフａ、７ｂの出力電圧を示す。

第５図に本発明の画像表示装置のメモリセル部の具体的
実施例を示す。すなわち０ＭＯ８インバータ１２，１３
の互いの入・出力端子を接続し２、インバータ１２の入
力をメモリセルの入力としてスイッチングトランジスタ
１１と接続し、インバータ１５の出力をメモリセルの出
方とじて画素電極と接続するというものである。

第６図に他の本発明の画像表示装置を示す。第６図の例
は、さらに交流駆動の機訃を加えたものであり、スイッ
チングトランジスタっ普りＭＯＳＦＥＴ　１１．ＣＭｏ
５インバータ１２，１３、液晶セル１４　、　Ｅ　Ｘ　
ＣＬ　Ｕ　ＯＩ　Ｖ　Ｋ　−Ｎ　ＯＲ回路１５及びクロ
ック源１６から成っている。ＣＭＯＳインバータ１２．
１５によるメモリセルの構成は第５図の例と同様である
か、メモリセルの出力をＥＸＣＬＵＯＩＶＥ、ＮＯＲ回
路（以下ＥＮＯＲ回路と略す）１５の一方の入力端子に
接続し、Ｆ、ＮＯＲ回路１５の他方の入力端子と共通室
ｉ端子ＯＯＭを接続し、さらに、共通電極端子に９流駆
顯Ｉ用のクロックを入力するというものである。メモリ
セルの出力が“１＃の場合と０”の場合の液話に印加さ
れる電圧を各々第７図、第８図に示す１．まず、メモリ
セルの出力が１１＃の場合、クロック源の波形１７に対
１．て反転した信号１８ａがＫＮＯＲ回路１５の出力と
して得られる。そこで、ＥＮＯＲ回路１５の出力を画素
電極と接続しておけば、液晶には８ｇ７図１９＆のよう
［ｆＶの電圧の交流駆動波形が印加される。次にメモリ
セルの出力が′″０＃の場合、クロック源の波形１１７
と同相の信号１８ｂがＥＮＯＲ回路１５の出力として得
られるので、液晶には全く電圧が印加されない。従って
、入力が”１＃のとき液晶には選択交流電圧が印加され
、入力が０“のとき液晶には全く電圧が印加されず、駆
動は常に交流で行なわれるので、液晶の長寿命化・信頼
性の向上が達成できる。第９図は本発明の画像表示装置
のさらに他の実施例である。スイッチングトランジスタ
１１゜０ＭＯ８インバータ１２．１５、）ランスミッシ
ョンゲート（以下ＴＧと略す）２０．２１、液晶セル１
４及びクロック源１６から成っている。ＣＭＯＥＩイン
バータ１２，１３によるメモリセルの構成は第５図の例
と同様であるが、メモリセルの出力つまり１１１Ｍ０Ｂ
インバータ１５の出力をＴａ２Ｏのｎチャンネル倶１ゲ
ート及び、ＴＧ２１のＰチャンネル側ゲートに接続し、
０ＭＯ８インバータ１６の入力端子をＴａ２ＯのＰチャ
ンネル側ゲート及び、ＴＧ２１のｎチャンネル側ゲート
に接続する。そして、Ｔａ２Ｏ，２１の出力を互いに接
続して画素電極とし、ＴＧ２１の入力端子は共通電極と
接続されて、クロック源１６と接続される。さらにＴａ
２Ｏの入力端子は全画素共通にして、インバータ２４を
介してクロック源１６と接続されている。このように構
成することにより、メモリセルの出力が１＃の時は、Ｔ
ａ２Ｏがメン状態、ＴＧ２ｄがオフせ態になるため、液
晶セルには第７図１９ａと同じ土Ｖの電圧の交流駆動波
形が印加さ扛、同様にメモリセルの出力゛０”の時は、
液晶セルには電圧が印加されないというものである。第
９図の例は、第６図に例に比べて回路を作り込む囲積が
少ないので画素の高密度化に有利である。また第６図、
第９図の例では各々、ＥＮＯＲ１路、１゛Ｇをを用いて
交流駆動を可能にしているか、要するに、メモリセルの
出力が１″の時と０＃の時の画素電極に印加されるクロ
ックの極性を反転させることが出来る回路を備えていれ
ば全く同じであり、ＥＮＯＲ回路、ＴＧを使った例のみ
に限定されるもノテはなく、１１；Ｘ０ＩＬＵＯ工ＭＥ
、ＯＲ回路や、ノ＼ＩＪＤｌ路の組合わせ、ＯＲ回路の
組み合わせによっても全く同様の動作をさせることが出
来、これらも本発明の範聯に入ることはもちろんである
。

また、入力信号が”０”の時選択電圧が印加される回路
構成も全く同様でめり１明は省略する。また、第６図、
第９図の例に於ても、静止画像表示に於ては、クロック
源を除く周辺回路を停止させられるのけ鄭３図、第５図
の例と同様である。

以上のような本発明の画像表示装置を用いることにより
中間調を必要としない画像及びその静止１儂を表示する
のに適した、消費電力が少なくてすむ画像表示°装置を
得るという当初の目的は完全に達成できる。すなわち、
回路構成を全てデジタル的にすることと、静止画像表示
時には周辺回路を全て停止させることで、大幅な消費電
力の低下がはかれるのである。また同時に交流駆動が可
能となるので、寿命・信頼性の点でも優れた表示装置が
得られる。従って、微細ドツトによる文字やグラフィッ
ク々どのキャラクタディグレイ装置に本発明を適用す乙
ことにより、微細ドツトによる美しい表示と低消費電力
化と長寿命・高信頼性を同時に達成することが出来、本
発明の工業的価値は大きい。

【図面の簡単な説明】

第１図は従来の画像表示装置を示す回路ン１゜第２図は
、第１図に於ける書込みパルスと液晶駆動電圧の関併を
示す説明図。 第３１は本発明の画像表示装置の実施例を示す回路図。 第４図は、第３図に於ける書込みパルスと検品駆動電圧
の関係を示す駅、明Ｖ０ 第５図は本発明の画像表示装置の具体的実施例を示す回
路図。 第６図は本発明の画像表示装置の他の実施例を示す回路
図。 第７図、第８図は、第６図に於ける液晶駆動電圧を示す
歌明図。 第９図は本発明の画像表示装置のさらに他の実施例を示
す回路図。 ６ａ、　　６ｂ、１１・・・・・スイッチング素子。 ７ａ、７ｂ・・・・・・メモリセル１．８ａ、８ｂ、１
４・・・・・・液晶セル。 ９．１０・・・・・・液晶部＃Ｉ電圧。 １２．１３・・・・・・ＣＭＯＢインバータ。 １５−・−−−−Ｅ　Ｘ　ＯＬ　Ｕ　ＣＩ　Ｖ　Ｅ　　
Ｎ　ＯＲ回路。 １６・・・・・クロック源。 １７・・・・・・クロック波形。 ＋８＆・・・・・・選択用クロック。 １８１）・・・・・・非選択用クロック。 １９ａ・・・・・・選択駆動電圧。 １９Ｆ）・・・・・・非選択駆動電圧６２０．２１・・
・・・トランスミッションゲート。 ２２・・・・・・り「ｔツク入力端子及び共通電極端子
い２６・・・・・・反転クロック入力端子。 ２４・・・・・・インバータ。 第７図　　　　　　　第２図 第３図　　　　　　第４図 第５図 第６図 第７図　　　　　　　　　第８図 第９図

Claims (2)

【特許請求の範囲】
1. （１）　　ガラス勢の絶縁基板上に形成された半導体層
   、または、半導体基板上に、行列状に画素電極が形成さ
   れ、前記画素電極上に液晶を介して設置された、透光性
   基板上の透明電極を対向電極とした画像表示装置に於て
   、前記画素電極−個に対して、少なくとも一個のスイッ
   チング素子と一ビットのチモリーセルが具備され、前記
   メモリーセルの出力と画素電極が接続されていることを
   特徴とする画像表示装置。
2. （２）　　ガラス眸の絶縁基板上に形成された半導体層
   、または、半導体基板上に、行列状に画素電極が形成さ
   れ、前記画素電極上に液晶を介して設置された透光性基
   板上の透明電極を対向電極とし九画倫表示装置に於て、
   前記画素電極−個に対して、少なくとも一個のスイッチ
   ング素子と一ビットのメモリーセル、及び前記メモリー
   セルの出力が“Ｈ”　レベル“Ｌ”　レベルの時に各々
   位相が反転した信号選択回路が具備され、前記信号選択
   回路の出力と画素電極が接続されていることを％徴とす
   る画像表示装置。