JP2009288685A

JP2009288685A - 電気泳動表示装置の駆動方法、電気泳動表示装置、及び電子機器

Info

Publication number: JP2009288685A
Application number: JP2008143292A
Authority: JP
Inventors: Hiroshi Maeda; 浩前田
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2008-05-30
Filing date: 2008-05-30
Publication date: 2009-12-10

Abstract

【課題】オーバーライト状態の発生を抑え、均一な濃度の表示を得ることができる電気泳動表示装置の駆動方法を提供する。
【解決手段】本発明の電気泳動表示装置の駆動方法は、表示部に表示された第１画像を第２画像に更新するステップとして、第１画像の第１の階調を表示した画素に属する画素電極を対向電極と略同電位又はハイインピーダンス状態とする一方、第１画像の第２の階調を表示した画素に属する画素電極に第１の階調に対応する画素電極電位を入力する第１の画像表示ステップ（Ｓ１０２）と、第２画像の第１の階調を表示させる画素に属する画素電極を対向電極と略同電位又はハイインピーダンス状態とする一方、第２画像の第２の階調を表示させる画素に属する画素電極に、第２の階調に対応する画素電極電位を入力する第２の画像表示ステップ（Ｓ１０３）と、を有することを特徴とする。
【選択図】図７

Description

本発明は、電気泳動表示装置の駆動方法、電気泳動表示装置、及び電子機器に関するものである。

アクティブマトリクス型の電気泳動表示装置として、画素内にスイッチング用トランジスタとメモリ回路（ＳＲＡＭ；Static Random Access Memory）とを備えたものが知られている（特許文献１参照）。特許文献１記載の表示装置は、スイッチング用トランジスタや画素電極が形成された基板上に、帯電粒子を内蔵したマイクロカプセルが接着された構成である。そして、マイクロカプセルを挟持する画素電極と共通電極との間に発生させた電界により帯電粒子を制御することで画像を表示するものであった。
特開２００３−８４３１４号公報

特許文献１記載の電気泳動表示装置では、画像の白黒を表示するために、画素内に設けられたＳＲＡＭ（画素ＳＲＡＭ回路）に、白黒二値のいずれかを電位（ハイレベル／ローレベル）として記憶する。そして、記憶された電位に基づく電圧をマイクロカプセルに印加することで表示を行っていた。
この種の電気泳動表示装置において表示画像の更新を行うと、表示領域における表示の濃度が不均一になるという問題があった。これは、表示画像の更新動作時に、黒表示又は白表示を維持する画素において更新前の画像を表示するときと同方向の電界が再度マイクロカプセルに作用するため、表示が変更される画素に比べてマイクロカプセルに電界が作用する時間が長くなるためである。これにより、黒表示がより黒く、白表示がより白くなってしまうオーバーライト状態となる。また、このようなオーバーライトされた画素では、表示色を反転させる場合に電気泳動粒子が移動しにくくなり、表示させた色の濃度が不足して表示領域に濃度のむらを生じるという問題もあった。
さらには、長時間にわたり同一色が維持されると、マイクロカプセルに一方向の電界が作用し続けることになり、対向電極を構成するＩＴＯ（インジウム錫酸化物）に電気化学反応による変色や腐食が生じやすくなり、信頼性上の問題となる場合があった。

本発明は、上記従来技術の問題点に鑑み成されたものであって、オーバーライト状態の発生を抑え、均一な濃度の表示を得ることができる電気泳動表示装置の駆動方法及び電気泳動表示装置を提供することを目的の一つとする。

本発明の電気泳動表示装置の駆動方法は、上記課題を解決するために、一対の基板間に電気泳動粒子を含む電気泳動素子を挟持し、複数の画素からなる表示部を有しており、前記画素ごとに、画素電極と、画素スイッチング素子と、前記画素電極と前記画素スイッチング素子との間に接続されたラッチ回路と、前記ラッチ回路と前記画素電極との間に接続されたスイッチ回路とを備え、前記電気泳動素子を介して複数の前記画素電極と対向する対向電極と、前記スイッチ回路に接続された第１及び第２の制御線とを有する電気泳動表示装置の駆動方法であって、前記表示部に表示された第１画像を第２画像に更新するステップが、前記第１画像の第１の階調を表示した前記画素に属する前記画素電極を前記対向電極と略同電位又はハイインピーダンス状態とする一方、前記第１画像の第２の階調を表示した前記画素に属する前記画素電極に前記第１の階調に対応する画素電極電位を入力する第１の画像表示ステップと、前記第２画像の前記第１の階調を表示させる前記画素に属する前記画素電極を前記対向電極と略同電位又はハイインピーダンス状態とする一方、前記第２画像の前記第２の階調を表示させる前記画素に属する前記画素電極に、前記第２の階調に対応する画素電極電位を入力する第２の画像表示ステップと、を有することを特徴とする。

この駆動方法によれば、第１の画像表示ステップにおいて表示部の全体を第１の階調に移行させて第１画像を消去し、その後の第２の画像表示ステップにおいて第２画像を表示する。そして、第１の画像表示ステップでは、第１の階調を維持する画素に属する画素電極を、対向電極と略同電位又はハイインピーダンス状態とすることで、この第１の階調を表示している画素の電気泳動素子に電界が作用しないようにしている。また、第２の画像表示ステップにおいても、第１の階調を維持する画素に属する画素電極を、対向電極と略同電位又はハイインピーダンス状態とすることで、この第１の階調を表示している画素の電気泳動素子に電界が作用しないようにしている。
したがって、本発明によれば、表示階調が変更されない画素に対して、現在の階調を表示したときと同方向の電界が再度作用するのを回避することができる。よって、画素がオーバーライトされるのを効果的に防止することができ、均一な濃度の高画質の表示を得ることができる。
また、表示階調が変更されない画素では画素電極と対向電極との間に電位差が生じないため、リーク電流を低減することができる。これにより、対向電極等において電気化学反応が進行するのを防ぎ、信頼性上の問題が生じるのを回避することができる。

前記第１の画像表示ステップにおいて、前記第１画像の前記第１の階調を表示した前記画素に属する前記画素電極に、前記対向電極に入力されるパルスに同期したパルスを入力することが好ましい。
このような駆動方法とすることで、画素電極と対向電極を同電位とすることができ、表示階調が変更されない画素がオーバーライトされるのを効果的に防止することができる。また、表示階調が変更されない画素に属する画素電極の電位が周期的に変化するので、第２の階調を表示している画素に属する画素電極との間で電位差が生じる期間が短くなり、その分だけリーク電流を減少させることができる。

前記第１の画像表示ステップにおいて、前記第１画像の前記第１の階調を表示した前記画素に属する前記画素電極を、一定電位に保持することもできる。
すなわち本発明では、周期的なパルスではなく、一定の電位を画素電極に入力する駆動方法とすることもできる。本発明では、第１の画像表示ステップでは第２の階調から第１の階調への表示の更新のみが実行され、第２の画像表示ステップでは、第１の階調から第２の階調への表示の更新のみが実行されるため、第１及び第２の画像表示ステップにおける対向電極は一定電位に固定することができる。そのため、対向電極と略同電位とされる画素電極の電位についても一定電位に固定することができる。
このような駆動方法とすることで、周期的なパルスを対向電極に入力する場合と比較して、第２画像を表示させる際の駆動時間を短縮することができる。

前記第２画像の前記第１の階調を表示させる前記画素では前記スイッチ回路を介して前記第１の制御線と前記画素電極とが電気的に接続される一方、前記第２画像の前記第２の階調を表示させる前記画素では前記スイッチ回路を介して前記第２の制御線と前記画素電極とが接続されており、前記第１の制御線を、前記第１及び第２の画像表示ステップを通じて前記対向電極と略同一の電位又はハイインピーダンス状態とする一方、前記第２の制御線を、前記第１の画像表示ステップと前記第２の画像表示ステップとで異なる電位とすることが好ましい。
このような駆動方法とすることで、第１の画像表示ステップと第２の画像表示ステップの双方で効率的に画素を駆動することができる。

次に、本発明の電気泳動表示装置は、一対の基板間に電気泳動粒子を含む電気泳動素子を挟持し、複数の画素からなる表示部を有しており、前記画素ごとに、画素電極と、画素スイッチング素子と、前記画素電極と前記画素スイッチング素子との間に接続されたラッチ回路と、前記ラッチ回路と前記画素電極との間に接続されたスイッチ回路とを含む画素回路を備え、前記電気泳動素子を介して複数の前記画素電極と対向する対向電極と、前記スイッチ回路に接続された第１及び第２の制御線と、前記画素回路、前記対向電極、前記第１及び第２の制御線を駆動する駆動回路とを有する電気泳動表示装置であって、
前記駆動回路は、
前記表示部に表示された第１画像を第２画像に更新する期間のうち、
第１の画像表示期間において、前記第１画像の第１の階調を表示した前記画素に属する前記画素電極を前記対向電極と略同電位又はハイインピーダンス状態とする一方、前記第１画像の第２の階調を表示した前記画素に属する前記画素電極を前記第１の階調に対応する画素電極電位とし、
第２の画像表示期間において、前記第２画像の前記第１の階調を表示させる前記画素に属する前記画素電極を前記対向電極と略同電位又はハイインピーダンス状態とする一方、前記第２画像の前記第２の階調を表示させる前記画素に属する前記画素電極を前記第２の階調に対応する画素電極電位とすることを特徴とする。

この電気泳動表示装置によれば、第１の画像表示期間と第２の画像表示期間の双方において、表示階調が変更されない画素の電気泳動素子に実質的に電界が作用しない構成とすることができる。したがって、表示階調が維持される画素に対して同一方向の電界が繰り返し作用するのを回避することができ、画素がオーバーライトされるのを防ぐことができる。よって、本発明の電気泳動表示装置によれば、濃度が均一で高画質の表示を得ることができる。また、画像表示動作時のリーク電流を減少させることができ、低消費電力の電気泳動表示装置を実現することができる。

前記駆動回路は、前記第１の画像表示期間において、前記第１画像の前記第１の階調を表示した前記画素に属する前記画素電極に、前記対向電極に入力されるパルスに同期したパルスを出力することことが好ましい。
このような構成とすることで、第１及び第２の画像表示期間において、特定の画素の画素電極と対向電極を同電位とすることができ、表示階調が変更されない画素がオーバーライトされるのを効果的に防止することができる。また、表示階調が変更されない画素に属する画素電極の電位が周期的に変化するので、第２の階調を表示している画素に属する画素電極との間で電位差が生じる期間が短くなり、その分だけリーク電流を減少させることができる。

前記駆動回路は、前記第１の画像表示期間において、前記第１画像の前記第１の階調を表示した前記画素に属する前記画素電極を、一定電位に保持する構成も好ましい。
このような構成とすることで、周期的なパルスを対向電極に入力する場合と比較して、第２画像を表示させる際の駆動時間を短縮することができ、高速に画像を表示させることができる。

前記駆動回路は、前記第２画像の前記第１の階調を表示させる前記画素では前記スイッチ回路を介して前記第１の制御線と前記画素電極とを電気的に接続させる一方、前記第２画像の前記第２の階調を表示させる前記画素では前記スイッチ回路を介して前記第２の制御線と前記画素電極とを接続させ、前記第１の制御線を、前記第１及び第２の画像表示期間を通じて前記対向電極と略同一の電位又はハイインピーダンス状態とする一方、前記第２の制御線を、前記第１の画像表示期間と前記第２の画像表示期間とで異なる電位とする構成であることが好ましい。
このような構成とすることで、第１の画像表示期間と第２の画像表示期間の双方で効率的に画素を駆動できる電気泳動表示装置とすることができる。

次に、本発明の電子機器は、先に記載の電気泳動表示装置を備えたことを特徴とする。この構成によれば、高画質で信頼性に優れた表示装置を具備した電子機器を提供することができる。

以下、図面を用いて本発明の一実施形態であるアクティブマトリクス方式の電気泳動表示装置について説明する。
なお、本実施形態は、本発明の一態様を示すものであり、この発明を限定するものではなく、本発明の技術的思想の範囲内で任意に変更可能である。また、以下の図面においては、各構成をわかりやすくするために、実際の構造と各構造における縮尺や数等を異ならせている。

（第１の実施形態）
図１は、本実施形態に係る電気泳動表示装置１００の概略構成図である。
電気泳動表示装置１００は、複数の画素４０がマトリクス状に配列された表示部５を備えている。表示部５の周辺には、走査線駆動回路６１、データ線駆動回路６２、コントローラ（制御部）６３、及び共通電源変調回路６４が配置されている。走査線駆動回路６１、データ線駆動回路６２、及び共通電源変調回路６４は、それぞれコントローラ６３と接続されている。コントローラ６３は、上位装置から供給される画像データや同期信号に基づき、上記の回路を総合的に制御する。走査線駆動回路６１、データ線駆動回路６２、コントローラ（制御部）６３、及び共通電源変調回路６４、コントローラ６３から、電気泳動表示装置１００の駆動回路が構成される。

表示部５には走査線駆動回路６１から延びる複数の走査線６６と、データ線駆動回路６２から延びる複数のデータ線６８とが形成されており、これらの交差位置に対応して画素４０が設けられている。

走査線駆動回路６１は、ｍ本の走査線６６（Ｙ１、Ｙ２、…、Ｙｍ）を介して各々の画素４０に接続されており、コントローラ６３の制御のもと、１行目からｍ行目までの走査線６６を順次選択する。走査線駆動回路６１は、選択した走査線６６を介して、画素４０に設けられた選択トランジスタ４１（図２参照）にオンタイミングを規定する選択信号を供給する。

データ線駆動回路６２は、ｎ本のデータ線６８（Ｘ１、Ｘ２、…、Ｘｎ）を介して各々の画素４０に接続されており、コントローラ６３の制御のもと、画素４０の各々に対応する１ビットの画素データを規定する画像信号を画素４０に供給する。
なお、本実施形態では、画素データ「０」を規定する場合にはローレベル（Ｌ）の画像信号を画素４０に供給し、画素データ「１」を規定する場合はハイレベル（Ｈ）の画像信号を画素４０に供給するものとする。

表示部５にはまた、共通電源変調回路６４から延びる５本のグローバル配線（低電位電源線４９、高電位電源線５０、共通電極配線５５、第１の制御線９１、及び第２の制御線９２）が設けられており、それぞれの配線は画素４０と接続されている。共通電源変調回路６４は、コントローラ６３の制御のもと、上記の配線の各々に供給すべき各種信号を生成する一方、これら各配線の電気的な接続及び切断（ハイインピーダンス化）を行う。

図２は、画素４０の回路構成図である。
画素４０には、選択トランジスタ４１（画素スイッチング素子）と、ラッチ回路（メモリ回路）７０と、スイッチ回路８０と、電気泳動素子３２と、画素電極３５と、対向電極としての共通電極３７とが設けられている。これらの素子を取り囲むように、走査線６６、データ線６８、低電位電源線４９、高電位電源線５０、第１の制御線９１、及び第２の制御線９２が配置されている。画素４０は、ラッチ回路７０により画像信号を電位として保持するＳＲＡＭ（Static Random Access Memory）方式の構成である。上記素子のうち、選択トランジスタ４１、ラッチ回路７０、スイッチ回路８０、画素電極３５から構成される部分を画素回路とも呼ぶ。この画素回路及び共通電極３７と、第１の制御線９１、第２の制御線９２を含むグローバル配線とは、上記した駆動回路により駆動される。

選択トランジスタ４１は、Ｎ−ＭＯＳ（Negative Metal Oxide Semiconductor）トランジスタからなる画素スイッチング素子である。選択トランジスタ４１のゲート端子は走査線６６に接続され、ソース端子はデータ線６８に接続され、ドレイン端子はラッチ回路７０のデータ入力端子Ｎ１に接続されている。
ラッチ回路７０のデータ入力端子Ｎ１及びデータ出力端子Ｎ２は、スイッチ回路８０と接続されている。さらにスイッチ回路８０は、画素電極３５と、第１及び第２の制御線９１、９２とにそれぞれ接続されている。画素電極３５と共通電極３７との間に電気泳動素子３２が挟持されている。

ラッチ回路７０は、転送インバータ７０ｔと帰還インバータ７０ｆとを備えている。転送インバータ７０ｔ及び帰還インバータ７０ｆはいずれもＣ−ＭＯＳインバータである。転送インバータ７０ｔと帰還インバータ７０ｆとは、互いの入力端子に他方の出力端子が接続されたループ構造を成しており、それぞれのインバータには、高電位電源端子ＰＨを介して接続された高電位電源線５０から高電位の電源電圧が供給され、低電位電源端子ＰＬを介して接続された低電位電源線４９から低電位の電源電圧が供給される。

転送インバータ７０ｔは、それぞれのドレイン端子をデータ出力端子Ｎ２に接続されたＰ−ＭＯＳ（Positive Metal Oxide Semiconductor）トランジスタ７１とＮ−ＭＯＳトランジスタ７２とを有している。Ｐ−ＭＯＳトランジスタ７１のソース端子は高電位電源端子ＰＨに接続され、Ｎ−ＭＯＳトランジスタ７２のソース端子は低電位電源端子ＰＬに接続されている。Ｐ−ＭＯＳトランジスタ７１及びＮ−ＭＯＳトランジスタ７２のゲート端子（転送インバータ７０ｔの入力端子）は、データ入力端子Ｎ１（帰還インバータ７０ｆの出力端子）と接続されている。

帰還インバータ７０ｆは、それぞれのドレイン端子をデータ入力端子Ｎ１に接続されたＰ−ＭＯＳトランジスタ７３とＮ−ＭＯＳトランジスタ７４とを有している。Ｐ−ＭＯＳトランジスタ７３及びＮ−ＭＯＳトランジスタ７４のゲート端子（帰還インバータ７０ｆの入力端子）は、データ出力端子Ｎ２（転送インバータ７０ｔの出力端子）と接続されている。

上記構成のラッチ回路７０において、ハイレベル（Ｈ）の画像信号（画素データ「１」）が記憶されると、ラッチ回路７０のデータ出力端子Ｎ２からローレベル（Ｌ）の信号が出力される。一方、ラッチ回路７０にローレベル（Ｌ）の画像信号（画素データ「０」）が記憶されると、データ出力端子Ｎ２からハイレベル（Ｈ）の信号が出力される。

スイッチ回路８０は、第１のトランスミッションゲートＴＧ１と、第２のトランスミッションゲートＴＧ２とを備えて構成されている。
第１のトランスミッションゲートＴＧ１は、Ｐ−ＭＯＳトランジスタ８１とＮ−ＭＯＳトランジスタ８２とからなる。Ｐ−ＭＯＳトランジスタ８１及びＮ−ＭＯＳトランジスタ８２のソース端子は第１の制御線９１に接続され、Ｐ−ＭＯＳトランジスタ８１及びＮ−ＭＯＳトランジスタ８２のドレイン端子は画素電極３５に接続されている。また、Ｐ−ＭＯＳトランジスタ８１のゲート端子は、ラッチ回路７０のデータ入力端子Ｎ１（選択トランジスタ４１のドレイン端子）に接続され、Ｎ−ＭＯＳトランジスタ８２のゲート端子は、ラッチ回路７０のデータ出力端子Ｎ２に接続されている。

第２のトランスミッションゲートＴＧ２は、Ｐ−ＭＯＳトランジスタ８３とＮ−ＭＯＳトランジスタ８４とからなる。Ｐ−ＭＯＳトランジスタ８３及びＮ−ＭＯＳトランジスタ８４のソース端子は第２の制御線９２に接続され、Ｐ−ＭＯＳトランジスタ８３及びＮ−ＭＯＳトランジスタ８４のドレイン端子は、画素電極３５に接続されている。また、Ｐ−ＭＯＳトランジスタ８３のゲート端子は、ラッチ回路７０のデータ出力端子Ｎ２に接続され、Ｎ−ＭＯＳトランジスタ８４のゲート端子は、ラッチ回路７０のデータ入力端子Ｎ１に接続されている。

ここで、ラッチ回路７０にローレベル（Ｌ）の画像信号（画素データ「０」）が記憶され、データ出力端子Ｎ２からハイレベル（Ｈ）の信号が出力された場合、第１のトランスミッションゲートＴＧ１がオン状態となって第１の制御線９１と画素電極３５とが電気的に接続され、第１の制御線９１の電位Ｓ１が画素電極３５に入力される。
一方、ラッチ回路７０にハイレベル（Ｈ）の画像信号（画素データ「１」）が記憶され、データ出力端子Ｎ２からローレベル（Ｌ）の信号が出力された場合、第２のトランスミッションゲートＴＧ２がオン状態となり、第２の制御線９２の電位Ｓ２が画素電極３５に入力される。

図３は、表示部５における電気泳動表示装置１００の部分断面図である。電気泳動表示装置１００は、素子基板３０と対向基板３１との間に、複数のマイクロカプセル２０を配列してなる電気泳動素子３２を挟持した構成を備えている。表示部５において、素子基板３０の電気泳動素子３２側には複数の画素電極３５が配列形成されており、電気泳動素子３２は接着剤層３３を介して画素電極３５と接着されている。

素子基板３０は、ガラスやプラスチック等からなる基板であり、画像表示面とは反対側に配置されるため透明なものでなくてもよい。画素電極３５は、Ｃｕ箔上にニッケルめっきと金めっきとをこの順で積層したものや、Ａｌ、ＩＴＯ（インジウム錫酸化物）などにより形成された電極である。図示は省略しているが、画素電極３５と素子基板３０との間には、図１や図２に示した走査線６６、データ線６８、選択トランジスタ４１、ラッチ回路７０などが形成されている。

一方、対向基板３１はガラスやプラスチック等からなる基板であり、画像表示側に配置されるため透明基板とされる。対向基板３１の電気泳動素子３２側には複数の画素電極３５と対向する平面形状の共通電極（対向電極）３７が形成されており、共通電極３７上に電気泳動素子３２が設けられている。共通電極３７は、ＭｇＡｇ、ＩＴＯ、ＩＺＯ（インジウム・亜鉛酸化物）などから形成された透明電極である。

なお、電気泳動素子３２は、あらかじめ対向基板３１側に形成され、接着剤層３３までを含めた電気泳動シートとして取り扱われるのが一般的である。製造工程において、電気泳動シートは接着剤層３３の表面に保護用の剥離シートが貼り付けられた状態で取り扱われる。そして、別途製造された素子基板３０（画素電極３５や各種回路などが形成されている）に対して、剥離シートを剥がした当該電気泳動シートを貼り付けることによって、表示部５を形成する。このため、接着剤層３３は画素電極３５側のみに存在することになる。

図４は、マイクロカプセル２０の模式断面図である。マイクロカプセル２０は、例えば５０μｍ程度の粒径を有しており、内部に分散媒２１と、複数の白色粒子（電気泳動粒子）２７と、複数の黒色粒子（電気泳動粒子）２６とを封入した球状体である。マイクロカプセル２０は、図３に示すように共通電極３７と画素電極３５とで挟持され、１つの画素４０内に１つ又は複数のマイクロカプセル２０が配置される。

マイクロカプセル２０の外殻部（壁膜）は、ポリメタクリル酸メチル、ポリメタクリル酸エチルなどのアクリル樹脂、ユリア樹脂、アラビアガムなどの透光性を持つ高分子樹脂などを用いて形成される。
分散媒２１は、白色粒子２７と黒色粒子２６とをマイクロカプセル２０内に分散させる液体である。分散媒２１としては、水、アルコール系溶媒（メタノール、エタノール、イソプロパノール、ブタノール、オクタノール、メチルセルソルブなど）、エステル類（酢酸エチル、酢酸ブチルなど）、ケトン類（アセトン、メチルエチルケトン、メチルイソブチルケトンなど）、脂肪族炭化水素（ぺンタン、ヘキサン、オクタンなど）、脂環式炭化水素（シクロへキサン、メチルシクロへキサンなど）、芳香族炭化水素（ベンゼン、トルエン、長鎖アルキル基を有するベンゼン類（キシレン、ヘキシルベンゼン、ヘブチルベンゼン、オクチルベンゼン、ノニルベンゼン、デシルベンゼン、ウンデシルベンゼン、ドデシルベンゼン、トリデシルベンゼン、テトラデシルベンゼンなど））、ハロゲン化炭化水素（塩化メチレン、クロロホルム、四塩化炭素、１，２−ジクロロエタンなど）、カルボン酸塩などを例示することができ、その他の油類であってもよい。これらの物質は単独又は混合物として用いることができ、さらに界面活性剤などを配合してもよい。

白色粒子２７は、例えば、二酸化チタン、亜鉛華、三酸化アンチモン等の白色顔料からなる粒子（高分子あるいはコロイド）であり、例えば負に帯電されて用いられる。黒色粒子２６は、例えば、アニリンブラック、カーボンブラック等の黒色顔料からなる粒子（高分子あるいはコロイド）であり、例えば正に帯電されて用いられる。
これらの顔料には、必要に応じ、電解質、界面活性剤、金属石鹸、樹脂、ゴム、油、ワニス、コンパウンドなどの粒子からなる荷電制御剤、チタン系カップリング剤、アルミニウム系カップリング剤、シラン系カップリング剤等の分散剤、潤滑剤、安定化剤などを添加することができる。
また、黒色粒子２６及び白色粒子２７に代えて、例えば赤色、緑色、青色などの顔料を用いてもよい。かかる構成によれば、表示部５に赤色、緑色、青色などを表示することができる。

図５は、電気泳動素子の動作説明図である。図５（ａ）は、画素４０を白表示する場合、図５（ｂ）は、画素４０を黒表示する場合をそれぞれ示している。
電気泳動表示装置１００では、選択トランジスタ４１を介してラッチ回路７０のデータ入力端子Ｎ１に画像信号を入力することでラッチ回路７０に画像信号を電位として記憶させる。これにより、ラッチ回路７０のデータ入力端子Ｎ１及びデータ出力端子Ｎ２から出力される電位に基づいて動作するスイッチ回路８０によって、第１の制御線９１又は第２の制御線９２が画素電極３５と電気的に接続される。その結果、画素電極３５に画像信号に対応する電位が入力され、図５に示すように、画素電極３５と共通電極３７との電位差に基づいて画素４０が黒又は白表示される。

図５（ａ）に示す白表示の場合には、共通電極３７が相対的に高電位、画素電極３５が相対的に低電位に保持される。これにより、負に帯電した白色粒子２７が共通電極３７に引き寄せられる一方、正に帯電した黒色粒子２６が画素電極３５に引き寄せられる。その結果、表示面側となる共通電極３７側からこの画素を見ると、白色（Ｗ）が認識される。
図５（ｂ）に示す黒表示の場合、共通電極３７が相対的に低電位、画素電極３５が相対的に高電位に保持される。これにより、正に帯電した黒色粒子２６が共通電極３７に引き寄せられる一方、負に帯電した白色粒子２７が画素電極３５に引き寄せられる。その結果、共通電極３７側からこの画素を見ると黒色（Ｂ）が認識される。

［制御部］
図６は、電気泳動表示装置１００に備えられたコントローラ６３の詳細を示すブロック図である。
コントローラ６３は、ＣＰＵ（Central Processing Unit）としての制御回路１６１と、ＥＥＰＲＯＭ（Electrically-Erasable and Programmable Read-Only Memory；記憶部）１６２と、電圧生成回路１６３と、データバッファ１６４と、フレームメモリ１６５と、メモリ制御回路１６６と、を備えている。

制御回路１６１は、クロック信号ＣＬＫ、水平同期信号Ｈsync、垂直同期信号Ｖsync等の制御信号（タイミングパルス）を生成し、制御回路１６１の周辺に配置された各回路にこれらの制御信号を供給する。
ＥＥＰＲＯＭ１６２は、制御回路１６１による各回路の動作制御に必要な設定値（モード設定値やボリューム値）等を記憶している。例えば、動作モードごとの駆動シーケンスの設定値をＬＵＴ（Look Up Table）として記憶している。ＥＥＰＲＯＭ１６２に電気泳動表示装置の作動状態等の表示に用いるプリセットの画像データを記憶しておくこともできる。
電圧生成回路１６３は、走査線駆動回路６１、データ線駆動回路６２、及び共通電源変調回路６４に駆動電圧を供給する回路である。
データバッファ１６４は、コントローラ６３における上位装置とのインタフェース部であり、上位装置から入力される画像データＤａｔを保持するとともに、制御回路１６１に対して画像データＤａｔを送信する。

フレームメモリ１６５は、表示部５の画素４０の配列に対応する読み書き可能のメモリ空間を有するＲＡＭ（Random Access Memory）である。メモリ制御回路１６６は、制御回路１６１から供給される画像データＤａｔを、制御信号に従って表示部５の画素配列に対応させて展開し、フレームメモリ１６５に書き込む。フレームメモリ１６５は、記憶された画像データＤａｔからなるデータ群を、画像信号として順次データ線駆動回路６２に送信する。
データ線駆動回路６２は、制御回路１６１から供給される制御信号に基づいてフレームメモリ１６５から送信される画像信号を一ライン分ずつラッチする。そして、走査線駆動回路６１による走査線６６の順次選択動作に同期して、ラッチした画像信号をデータ線６８に供給する。

［駆動方法］
次に、図７は、上記構成を備えた電気泳動表示装置の駆動方法を示すフローチャートである。
図７に示すように、本実施形態の駆動方法は、第１画像を表示するステップＳ１０１と、白表示領域を反転させるステップＳ１０２（第１の画像表示ステップ；第１の画像表示期間）と、第２画像を表示するステップＳ１０３（第２の画像表示ステップ；第２の画像表示期間）と、白表示領域を反転させるステップＳ１０４（第１の画像表示ステップ；第１の画像表示期間）と、第３画像を表示するステップＳ１０５（第２の画像表示ステップ；第２の画像表示期間）と、を含む。

図８及び図９は、図７に示す各ステップに対応する表示部５の表示状態を示す説明図である。
図８及び図９には、表示部５に配列された画素４０のうち、８行８列（６４個）の画素のみが示されている。また、図８及び図９の各図に示された表示部５は、各々４行４列（１６個）の画素４０からなる領域Ａ〜Ｄの４つの領域に仮想的に区切られており、領域Ａ〜Ｄのそれぞれに属する画素４０を、以下では画素４０Ａ、４０Ｂ、４０Ｃ、及び４０Ｄと区別して扱う。

図１０は、図７に対応するタイミングチャートである。
図１０には、図８及び図９に示した領域Ａに配置された画素４０Ａに属する画素電極３５の電位Ｖ_Ａと、画素４０Ｂに属する画素電極３５の電位Ｖ_Ｂと、画素４０Ｃに属する画素電極３５の電位Ｖ_Ｃと、画素４０Ｄに属する画素電極３５の電位Ｖ_Ｄと、共通電極３７の電位Ｖcomと、第１の制御線９１の電位Ｓ１と、第２の制御線９２の電位Ｓ２と、が示されている。
なお、高電位電源線５０の電位Ｖｄｄは、図１０に示す全期間を通じてハイレベル電位ＶＨに保持され、低電位電源線４９の電位Ｖｓｓはローレベル電位ＶＬに保持される。

本実施形態の電気泳動表示装置の駆動方法では、まず、ステップＳ１０１において、表示部５に第１画像（ＤＡＴＡ１）が表示される。図８（ａ）に示す表示部５の一部領域では、領域Ａ，Ｃが黒表示、領域Ｂ，Ｄが白表示される。

より詳細には、領域Ａの画素４０Ａ及び領域Ｃの画素４０Ｃにそれぞれ属するラッチ回路７０に、画素データ「０」（黒）に対応するローレベルの画像信号が入力され、領域Ｂの画素４０Ｂ及び領域Ｄの画素４０Ｄにそれぞれ属するラッチ回路７０には、画素データ「１」（白）に対応するハイレベルの画像信号が入力される。つまり、図６に示したコントローラ６３において、画像データＤａｔとして第１画像に対応する画像データが入力され、メモリ制御回路１６６により、第１画像の画像データＤａｔがフレームメモリ１６５に展開される。そして、フレームメモリ１６５から供給されてデータ線駆動回路６２にラッチされた画像信号（画素データ「０」、「１」）が、走査線駆動回路６１による走査線６６の選択動作と同期して画素４０に供給され、選択トランジスタ４１を介してラッチ回路７０に書き込まれる。

また、制御回路１６１から共通電源変調回路６４に対して、第１及び第２の制御線９１、９２に電位を供給する命令が出力される。これにより、図１０に示すように、第１の制御線９１に共通電源変調回路６４からハイレベル電位ＶＨが供給され、第２の制御線９２にはローレベル電位ＶＬが供給される。

ラッチ回路７０に画像信号を保持した画素４０Ａ、４０Ｃでは、ラッチ回路７０のデータ入力端子Ｎ１から出力されるローレベルの信号、及びデータ出力端子Ｎ２から出力されるハイレベルの信号により、第１のトランスミッションゲートＴＧ１がオン状態となり、第１の制御線９１と画素電極３５とが電気的に接続される。これにより、図１０に示すように、画素４０Ａに属する画素電極３５の電位Ｖ_Ａ及び画素４０Ｃに属する画素電極３５の電位Ｖ_Ｃは、いずれもハイレベル電位ＶＨ（電位Ｓ１）となる。

一方、画素４０Ｂ、４０Ｄでは、ラッチ回路７０のデータ入力端子Ｎ１から出力されるハイレベルの信号、及びデータ出力端子Ｎ２から出力されるローレベルの信号によって第２のトランスミッションゲートＴＧ２がオン状態となり、第２の制御線９２と画素電極３５とが電気的に接続される。これにより、図１０に示すように、画素４０Ｂに属する画素電極３５の電位Ｖ_Ｂ及び画素４０Ｄに属する画素電極３５の電位Ｖ_Ｄは、いずれもローレベル電位ＶＬ（電位Ｓ２）となる。

共通電極３７（電位Ｖcom）には、ハイレベル電位ＶＨとローレベル電位ＶＬとを所定周期で繰り返す矩形波状のパルスが入力される。そうすると、画素４０Ａ、４０Ｃでは、共通電極３７の電位Ｖcomがローレベル電位ＶＬである期間に、各々の画素電極３５（ハイレベル電位ＶＨ）との間に生じる電位差によって電気泳動素子３２が駆動される。これにより、画素４０Ａ、４０Ｃが黒表示される。共通電極３７の電位Ｖcomがハイレベル電位ＶＨである期間には、電位Ｖ_Ａ、Ｖ_Ｃと電位Ｖcomとが同電位であるため、電気泳動素子３２は駆動されず、画素４０Ａ、４０Ｃの表示は変化しない。

一方、画素４０Ｂ、４０Ｄでは、共通電極３７の電位Ｖcomがハイレベル電位ＶＨである期間に、各々の画素電極３５（ローレベル電位ＶＬ）との間に生じる電位差によって電気泳動素子３２が駆動される。これにより、画素４０Ｂ、４０Ｄが白表示される。共通電極３７の電位Ｖcomがローレベル電位ＶＬである期間には、電位Ｖ_Ｂ、Ｖ_Ｄと電位Ｖcomとが同電位であるため、電気泳動素子３２は駆動されず、画素４０Ｂ、４０Ｄの表示は変化しない。

ステップＳ１０１により表示部５に第１画像が表示されたならば、画像保持ステップＳＴ２１に移行する。画像保持ステップＳＴ２１では、第１及び第２の制御線９１、９２がハイインピーダンス状態とされる。上述したように、画素４０Ａ〜４０Ｄに属する画素電極３５は、第１のトランスミッションゲートＴＧ１又は第２のトランスミッションゲートＴＧ２を介して第１の制御線９１又は第２の制御線９２と接続されているので、すべての画素電極３５がハイインピーダンス状態となる。また、共通電極３７も、共通電源変調回路６４によりハイインピーダンス状態とされる。

一方、画像保持ステップＳＴ２１において、高電位電源線５０及び低電位電源線４９には、所定のハイレベル電位、ローレベル電位がそれぞれ供給される。すなわち、ラッチ回路７０は通電状態を維持しており、ステップＳ１０１で入力された第１画像の画像データを保持するようになっている。
ただし、画像保持ステップＳＴ２１では、ラッチ回路７０の電源電圧は、その保持データが失われない程度にまで降下させてもよい。例えば、ステップＳ１０１において電気泳動素子３２を駆動する際には、ラッチ回路７０の電源電圧として１０〜１５Ｖ程度が必要であるが、画像保持ステップＳＴ２１では、この電源電圧を２〜５Ｖ程度にまで低下させることができる。これにより、画像保持ステップＳＴ２１における電気泳動表示装置１００の電力消費を抑えることができる。

画像保持ステップＳＴ２１では、電気泳動素子３２を挟持した画素電極３５と共通電極３７とがいずれもハイインピーダンス状態とされ、電気泳動素子３２には電圧が印加されない状態とされる。これにより、電気泳動素子３２や接着剤層３３を介したリーク電流の発生を抑えつつ、表示部５に表示された第１画像を保持することができる。
なお、画像保持ステップＳＴ２１は、必要に応じて設ければよい。例えば、リーク電流は増加するが、ステップＳ１０１の電位状態を所定期間保持する駆動方法としてもよい。

画像保持ステップＳＴ２１において、表示部５に表示されている第１画像を第２画像（ＤＡＴＡ２）に更新する動作が選択されたならば、ステップＳ１０２に移行する。
ステップＳ１０２は、表示部５に表示された第１画像のうち、白表示領域の画素４０を黒表示に反転させるステップである。図８（ａ）に示された表示部５では、白表示された領域Ｂ，Ｄに属する画素４０Ｂ、４０Ｄのみが選択的に黒表示に反転される。

より詳しくは、共通電源変調回路６４において、画像保持ステップＳＴ２１でハイインピーダンス状態とされた第１の制御線９１、第２の制御線９２、及び共通電極配線５５がそれぞれ回路と電気的に接続され、信号入力可能な状態とされる。そして、図１０に示すように、第２の制御線９２にハイレベル電位ＶＨが入力され、第１の制御線９１と共通電極配線５５には、ハイレベル電位ＶＨとローレベル電位ＶＬとを周期的に繰り返す矩形波状のパルスが入力される。第１の制御線９１には、共通電極配線５５に入力されるパルスと同期したパルスが入力され、ステップＳ１０２の期間中、第１の制御線９１の電位Ｓ１と共通電極３７の電位Ｖcomは同電位に保持される。

第１及び第２の制御線９１、９２に所定の電位が入力されると、表示部５の画素４０Ａ〜４０Ｄのそれぞれに属する画素電極３５に、第１の制御線９１又は第２の制御線９２の電位が入力される。
先に記載のように、白表示されている画素４０Ｂ、４０Ｄでは、第２のトランスミッションゲートＴＧ２を介して第２の制御線９２と画素電極３５とが電気的に接続されているので、画素４０Ｂ、４０Ｄに属する画素電極３５の電位Ｖ_Ｂ、Ｖ_Ｄは、図１０に示すようにハイレベル電位ＶＨとなる。そうすると、共通電極３７の電位Ｖcomがローレベル電位ＶＬである期間に、画素電極３５と共通電極３７との間に生じる電位差によって電気泳動素子３２が駆動される。これにより、図８（ｂ）に示すように、画素４０Ｂ、４０Ｄが黒表示される。

一方、黒表示されている画素４０Ａ、４０Ｃでは、第１のトランスミッションゲートＴＧ１を介して画素電極３５に第１の制御線９１の電位Ｓ１が入力される。ここで、第１の制御線９１の電位Ｓ１は、共通電極３７の電位Ｖcomと同電位であるから、画素４０Ａ、４０Ｃに属する電気泳動素子３２には実質的に電圧が印加されないこととなり、画素４０Ａ、４０Ｃの表示状態は変化せず、黒表示のままである。
このようにして、図８（ｂ）に示すように、表示部５のすべての画素４０が黒表示状態となる。

表示部５の全体が黒表示されたならば、次に、第２画像を表示させるステップＳ１０３に移行する。
ステップＳ１０３は、図７及び図１０に示すように、画像信号入力ステップＳＴ３１と、画像表示ステップＳＴ３２とを有する。ステップＳ１０３で書き込まれる第２画像は、図８（ｃ）に示すように、領域Ａ，Ｄが白表示、領域Ｂ，Ｃが黒表示となる画像である。

まず、画像信号入力ステップＳＴ３１では、表示部５の画素４０に対して、第２画像（ＤＡＴＡ２）に対応する画像信号が入力される。すなわち、図６に示したコントローラ６３に第２画像の画像データＤａｔが入力され、かかる画像データＤａｔがフレームメモリ１６５に展開される。そして、フレームメモリ１６５から送信された画像信号が、走査線駆動回路６１及びデータ線駆動回路６２によって画素４０のラッチ回路７０に書き込まれる。
これにより、図８に示す領域Ａ，Ｄの画素４０Ａ、４０Ｄに属するラッチ回路７０には、画素データ「１」（白）に対応するハイレベルの画像信号が入力され、領域Ｂ，Ｃの画素４０Ｂ、４０Ｃに属するラッチ回路７０には、画素データ「０」（黒）に対応するローレベルの画像信号が入力される。

また図１０に示すように、画像信号入力ステップＳＴ３１において、第１及び第２の制御線９１，９２はいずれもハイインピーダンス状態とされる。すべての画素４０の画素電極３５は、ラッチ回路７０の出力に基づいて第１の制御線９１又は第２の制御線９２と接続されているので、表示部５のすべての画素電極３５はハイインピーダンス状態となる。したがって、画像信号の入力動作によってラッチ回路７０の保持電位が書き換わったとしても、画素電極３５の電位は変動せず、画像信号入力ステップＳＴ３１の実行中に表示部５の表示が更新されることはない。

次に、画像表示ステップＳＴ３２に移行すると、第２の制御線９２にローレベル電位ＶＬが入力され、第１の制御線９１及び共通電極配線５５にはハイレベル電位ＶＨとローレベル電位ＶＬとを周期的に繰り返す矩形波状のパルスが入力される。第１の制御線９１に入力されるパルスは、共通電極配線５５に入力されるパルスと同期したパルスであり、画像表示ステップＳＴ３２の期間中、第１の制御線９１の電位Ｓ１と共通電極３７の電位Ｖcomは同電位に保持される。

第１及び第２の制御線９１、９２に電位が入力されると、表示部５の画素４０Ａ〜４０Ｄのそれぞれに属する画素電極３５に、第１の制御線９１又は第２の制御線９２の電位が入力される。
領域Ａ，Ｄの画素４０Ａ、４０Ｄでは、ラッチ回路７０にハイレベルの画像信号が保持されているので、第２のトランスミッションゲートＴＧ２を介して第２の制御線９２と画素電極３５とが接続されている。したがって、画素４０Ａ、４０Ｄに属する画素電極３５の電位Ｖ_Ａ、Ｖ_Ｄは、図１０に示すように、ローレベル電位ＶＬとなる。そうすると、共通電極３７の電位Ｖcomがハイレベル電位ＶＨである期間に、画素電極３５と共通電極３７との間に生じる電位差によって電気泳動素子３２が駆動される。これにより、図８（ｃ）に示すように、領域Ａ，Ｄの画素４０Ａ、４０Ｄが白表示される。

一方、領域Ｂ，Ｃの画素４０Ｂ、４０Ｃでは、ラッチ回路７０にローレベルの画像信号が保持されているので、第１のトランスミッションゲートＴＧ１を介して画素電極３５に第１の制御線９１の電位Ｓ１が入力される。ここで、第１の制御線９１の電位Ｓ１は、共通電極３７の電位Ｖcomと同電位であるから、画素４０Ｂ、４０Ｃに属する電気泳動素子３２には実質的に電圧が印加されないこととなり、画素４０Ｂ、４０Ｃの表示状態は変化せず、黒表示のままである。
このようにして、図８（ｃ）に示すように、図示右側の領域Ａ，Ｄが白表示、左側の領域Ｂ，Ｃが黒表示である第２画像が表示部５に表示される。

ステップＳ１０３により表示部５に第２画像が表示されたならば、画像保持ステップＳＴ４１に移行する。画像保持ステップＳＴ４１における動作は、先の画像保持ステップＳＴ２１と同様である。すなわち、第１及び第２の制御線９１、９２、並びに共通電極配線５５がハイインピーダンス状態とされ、すべての画素電極３５と共通電極３７とがハイインピーダンス状態とされる。これにより、表示部５に表示された第２画像が保持される。

次に、画像保持ステップＳＴ４１において、表示部５に表示されている第２画像を第３画像（ＤＡＴＡ３）に更新する動作が選択されたならば、ステップＳ１０４に移行する。
ステップＳ１０４における動作は、先のステップＳ１０２と同様であり、表示部５に表示された第２画像のうち、白表示領域の画素４０を黒表示に反転させるステップである。図８（ｃ）に示された表示部５では、白表示された領域Ａ，Ｄに属する画素４０Ａ、４０Ｄのみが選択的に黒表示に反転される。

より詳しくは、図１０に示すように、第２の制御線９２にハイレベル電位ＶＨが入力され、第１の制御線９１と共通電極配線５５には、ハイレベル電位ＶＨとローレベル電位ＶＬとを周期的に繰り返す矩形波状のパルスが入力される。

白表示されている画素４０Ａ、４０Ｄでは、第２のトランスミッションゲートＴＧ２を介して第２の制御線９２と画素電極３５とが電気的に接続されており、これらの画素に属する画素電極３５の電位Ｖ_Ａ、Ｖ_Ｄは、図１０に示すようにハイレベル電位ＶＨとなる。そして、共通電極３７の電位Ｖcomがローレベル電位ＶＬである期間に電気泳動素子３２が駆動され、図９（ａ）に示すように、画素４０Ａ、４０Ｄが黒表示される。

一方、黒表示されている画素４０Ｂ、４０Ｃでは、第１のトランスミッションゲートＴＧ１を介して画素電極３５に第１の制御線９１の電位Ｓ１が入力される。第１の制御線９１の電位Ｓ１は、共通電極３７の電位Ｖcomと同電位であるから、画素４０Ｂ、４０Ｃに属する電気泳動素子３２には実質的に電圧が印加されないこととなり、画素４０Ｂ、４０Ｃの表示状態は変化せず、黒表示のままである。
このようにして、図９（ａ）に示すように、表示部５のすべての画素４０が黒表示状態となる。

表示部５の全体が黒表示されたならば、次に、第３画像を表示させるステップＳ１０５に移行する。ステップＳ１０５は、先のステップＳ１０３と同様の画像表示動作を実行するステップである。
図７及び図１０に示すように、ステップＳ１０５は、画像信号入力ステップＳＴ５１と、画像表示ステップＳＴ５２とを有する。ステップＳ１０５で書き込まれる第３画像は、図９（ｂ）に示すように、図示右側の領域Ａ，Ｄが黒表示、図示左側の領域Ｂ，Ｃが白表示となる画像である。

画像信号入力ステップＳＴ５１では、表示部５の画素４０に対して、第３画像（ＤＡＴＡ３）に対応する画像信号が入力される。これにより、図９に示す領域Ａ，Ｄの画素４０Ａ、４０Ｄに属するラッチ回路７０には、画素データ「０」（黒）に対応するローレベルの画像信号が入力され、領域Ｂ，Ｃの画素４０Ｂ、４０Ｃに属するラッチ回路７０には、画素データ「１」（白）に対応するハイレベルの画像信号が入力される。
なお、画像信号入力ステップＳＴ５１においても、第１及び第２の制御線９１，９２はいずれもハイインピーダンス状態とされ、画像信号入力ステップＳＴ５１の実行中に表示部５の表示が更新されることはない。

次に、画像表示ステップＳＴ５２において、第２の制御線９２にローレベル電位ＶＬが入力され、第１の制御線９１と共通電極配線５５には、ハイレベル電位ＶＨとローレベル電位ＶＬとを周期的に繰り返す矩形波状のパルスが入力される。第１の制御線９１に入力されるパルスは、共通電極配線５５に供給されるパルスと同期したパルスであり、画像表示ステップＳＴ５２の期間中、第１の制御線９１の電位Ｓ１と共通電極３７の電位Ｖcomは同電位となる。

領域Ｂ，Ｃの画素４０Ｂ、４０Ｃでは、ラッチ回路７０にハイレベルの画像信号が保持されているので、第２のトランスミッションゲートＴＧ２を介して第２の制御線９２と画素電極３５とが接続されている。したがって、画素４０Ｂ、４０Ｃに属する画素電極３５の電位Ｖ_Ｂ、Ｖ_Ｃは、図１０に示すように、ローレベル電位ＶＬとなる。そうすると、共通電極３７の電位Ｖcomがハイレベル電位ＶＨである期間に、画素電極３５と共通電極３７との間に生じる電位差によって電気泳動素子３２が駆動され、図９（ｂ）に示すように、領域Ｂ，Ｃの画素４０Ｂ、４０Ｃが白表示される。

一方、領域Ａ，Ｄの画素４０Ａ、４０Ｄでは、ラッチ回路７０にローレベルの画像信号が保持されているので、第１のトランスミッションゲートＴＧ１を介して画素電極３５に第１の制御線９１の電位Ｓ１が入力される。第１の制御線９１の電位Ｓ１は、共通電極３７の電位Ｖcomと同電位であるから、画素４０Ａ、４０Ｄに属する電気泳動素子３２には実質的に電圧が印加されないこととなり、画素４０Ａ、４０Ｄの表示状態は変化せず、黒表示のままである。
このようにして、図９（ｂ）に示すように、図示右側の領域Ａ，Ｄが黒表示、左側の領域Ｂ，Ｃが白表示である第３画像が表示部５に表示される。

以上に説明した本実施形態の駆動方法によれば、表示部５の画素４０がオーバーライトされるのを防止でき、均一な濃度の表示が可能である。
ここで、表１は、ステップＳ１０１〜Ｓ１０５における領域Ａ〜Ｄに属する画素電極３５の電位Ｖ_Ａ〜Ｖ_Ｄの変化を示したものである。

表１に示すように、本実施形態の駆動方法では、ステップＳ１０１〜Ｓ１０５の一連の画像表示動作において、各々の画素４０が黒表示を維持する場合に、当該画素の画素電極３５に共通電極３７の電位Ｖcomと同一の電位を入力するようになっている。
例えば、画素４０ＡではステップＳ１０２及びＳ１０５において画素電極３５の電位Ｖ_Ａが共通電極３７の電位Ｖcomと同電位とされ、画素４０Ｂでは、ステップＳ１０３及びＳ１０４において画素電極３５の電位Ｖ_Ｂが電位Ｖcomと同電位とされる。つまり、本実施形態の駆動方法では、画素４０を黒表示する際に画素電極３５（ハイレベル）から共通電極３７（ローレベル）に向かう電界を電気泳動素子３２に作用させた後、次に白表示に更新されるまでの間には実質的に電界がかからないようにしている。
これにより、電気泳動素子３２に対して同方向の電界が繰り返し作用することによりオーバーライトされるのを防止することができ、黒表示が維持される期間にかかわらず均一な濃度の黒表示を得ることができる。

一方、白表示された画素４０では、次のステップにおいて必ず黒表示に表示が反転される。例えば、画素４０Ａでは、ステップＳ１０３で白表示された後、続くステップＳ１０４で黒表示に反転され、画素４０Ｂ、４０Ｄでは、ステップＳ１０１で白表示された後、続くステップＳ１０２で黒表示に反転される。
したがって、任意の画素４０に対して、白表示される際に共通電極３７（ハイレベル電位ＶＨ）から画素電極３５（ローレベル電位ＶＬ）に向かう電界が作用すると、続くステップで必ず画素電極３５（ハイレベル電位ＶＨ）から共通電極３７（ローレベル電位ＶＬ）に向かう電界が作用することになり、連続する２ステップで互いに逆方向の電界が電気泳動素子３２に作用する。
よって、画素４０が白表示される場合にも、電気泳動素子３２に対して同方向の電界が繰り返し作用することによりオーバーライトされるのを防止することができる。

このように本実施形態の駆動方法では、画像データＤａｔとしていかなるパターンの画像が入力されたとしても、電気泳動素子３２に対して同一方向の電界が作用することがなくなるので、画素４０がオーバーライトされるのを効果的に防止することができ、均一な濃度の画像を表示することができる。

また、表１において、画素電極３５に対して電位Ｖcomが入力されている期間（電気泳動素子３２に電界が作用しない期間）を除くと、画素４０Ａの画素電極３５の電位Ｖ_Ａは、ハイレベル電位ＶＨ（ステップＳ１０１）、ローレベル電位ＶＬ（ステップＳ１０３）、ハイレベル電位ＶＨ（ステップＳ１０４）の順に変化し、画素４０Ｂの画素電極３５の電位Ｖ_Ｂは、ローレベル電位ＶＬ（ステップＳ１０１）、ハイレベル電位ＶＨ（ステップＳ１０２）、ローレベル電位ＶＬ（ステップＳ１０５）の順に変化する。
また、画素４０Ｃの画素電極３５の電位Ｖ_Ｃは、ハイレベル電位ＶＨ（ステップＳ１０１）、ローレベル電位ＶＬ（ステップＳ１０５）の順に変化し、画素４０Ｄの画素電極３５の電位ＶＤは、ローレベル電位ＶＬ（ステップＳ１０１）、ハイレベル電位ＶＨ（ステップＳ１０２）、ローレベル電位ＶＬ（ステップＳ１０３）、ハイレベル電位ＶＨ（ステップＳ１０４）の順に変化する。

すなわち、表示部５に画像を順次更新して表示させると、すべての画素４０において、電気泳動素子３２には毎回逆方向の電界が作用することになる。したがって、画素電極３５と共通電極３７との極性が固定されるのを回避でき、ＩＴＯ等からなる共通電極３７における電気化学反応を進みにくくすることができる。よって、電極の信頼性を向上させることができる。

また、本実施形態の駆動方法によれば、表示部５におけるリーク電流を減少させ、低消費電力で電気泳動表示装置を動作させることができる。以下、かかるリーク電流について図面を参照しつつ詳細に説明する。

図１１及び図１２は、電気泳動表示装置１００におけるリーク電流についての説明図である。
図１１には、表示部５において隣接する２つの画素４０Ａ、４０Ｃの画像表示ステップＳＴ３２（ステップＳ１０３）における電位状態が示されている。画像表示ステップＳＴ３２において、画素４０Ａの画素電極３５にはハイレベル電位ＶＨ（第２の制御線９２の電位Ｓ２）が入力され、画素４０Ｃの画素電極３５には共通電極３７の電位Ｖcomと同電位である第１の制御線９１の電位Ｓ１が入力されている。

図１２は、図１１に示した画素電極３５及び共通電極３７と、これらの電極に挟まれた電気泳動素子３２のみを示した説明図である。図１２（ａ）には、電位Ｖcomがハイレベル電位ＶＨである期間における電位状態が示され、図１２（ｂ）は、電位Ｖcomがローレベル電位ＶＬである期間における電位状態が示されている。なお、図１２（ｃ）は、比較のために示した従来の駆動方法における電位状態である。

まず、図１２（ｃ）に示した従来の駆動方法では、黒表示される画素４０Ｃの画素電極３５にハイレベル電位ＶＨ、白表示される画素４０Ａの画素電極３５にはローレベル電位ＶＬが入力され、共通電極３７にはハイレベル電位ＶＨとローレベル電位ＶＬとを周期的に繰り返すパルスが入力される。そうすると、表示部５において隣接して配置された画素電極３５の間には、画像表示動作の期間中、常に電位差が存在することになり、横方向のリーク電流Ｉ_Ｌ３が流れ続ける。

また、共通電極３７の電位Ｖcomがローレベル電位ＶＬである期間には、画素４０Ｃの画素電極３５と共通電極３７との電位差によって電気泳動素子３２を介したリーク電流Ｉ_Ｌ４が流れ、電位Ｖcomがハイレベル電位ＶＨである期間には、画素４０Ａの画素電極３５と共通電極３７との間に、電気泳動素子３２を介したリーク電流Ｉ_Ｌ５が流れる。したがって、電気泳動素子３２を介したリーク電流も、画像表示動作の間中流れ続ける。

これに対して、図１２（ａ）に示す電位Ｖcomがハイレベル電位ＶＨである場合には、隣接する画素電極３５はいずれもハイレベル電位ＶＨであるため、接着剤層３３を介した横方向のリーク電流Ｉ_Ｌ１は生じない。また、共通電極３７もハイレベル電位ＶＨであるため、電気泳動素子３２を介した縦方向（厚さ方向）のリーク電流Ｉ_Ｌ２も生じない。

一方、図１２（ｂ）に示すように、隣接して配置された画素４０Ａの画素電極３５がハイレベル電位ＶＨであり、画素４０Ｃの画素電極３５がローレベル電位ＶＬである場合、隣接する画素電極３５、３５間に横方向の電界が形成される。そして、画素電極３５と電気泳動素子３２とを接着している接着剤層３３に含まれる水分の影響で、隣接する画素電極３５、３５間にリーク電流Ｉ_Ｌ１が流れる。また、共通電極３７の電位もローレベル電位ＶＬであるため、ハイレベル電位ＶＨの画素電極３５との間にも電位差が生じ、これにより電気泳動素子３２を介したリーク電流Ｉ_Ｌ２が生じる。

上述したように、本実施形態の駆動方法においても、電位Ｖcomがハイレベル電位である期間には、リーク電流Ｉ_Ｌ１、Ｉ_Ｌ２が流れる。しかしながら、かかる期間は画像表示期間の一部である。すなわち、共通電極３７に入力されるパルスのデューティが５０％であるとすれば、画像表示期間のうち５０％の期間では、共通電極３７及び画素４０Ｃの画素電極３５にハイレベル電位ＶＨが入力され、リーク電流は一切生じない。
したがって、本実施形態の駆動方法によれば、リーク電流を従来の半分程度にまで低減することができ、消費電力を抑えることができる。また、リーク電流を低減できることから、リーク電流に起因して画素電極３５や共通電極３７の表面に電気化学反応が生じるのを抑制することができる。

なお、図１１及び図１２を参照した上記の説明では、画像表示ステップＳＴ３２におけるリーク電流についてのみ説明したが、リーク電流に関する作用は、ステップＳ１０２やステップＳ１０４、Ｓ１０５においても同様である。また、図１１では共通の走査線６６に接続された２画素について説明したが、データ線６８の延在方向において隣接する２つの画素におけるリーク電流の発生原理についても同様であるから、本実施形態の駆動方法を採用することで効果的にリーク電流を低減することができる。

（第２の実施形態）
第１の実施形態では、連続するステップ間で黒表示を維持する場合に、画素電極３５に対して共通電極３７の電位Ｖcomを入力することとしたが、これに代えて、該当する画素電極３５をハイインピーダンス状態とする駆動方法を採用してもよい。
表２は、表１に対応する表であり、黒表示を維持するステップにおいて画素電極３５をハイインピーダンス状態とする本実施形態の駆動方法を採用した場合の各ステップにおける画素電極３５の電位を示す表である。

表２に示すように、本実施形態の場合、ステップＳ１０２〜Ｓ１０５において第１の制御線９１をハイインピーダンス状態とする。
このように黒表示を維持する画素４０の画素電極３５をハイインピーダンス状態とする駆動方法を採用することで、画素電極３５がハイインピーダンス状態とされた期間に電気泳動素子３２に電界が作用しないため、同一方向の電界が連続的に作用して画素がオーバーライトされるのを防止することができる。
よって、本実施形態の駆動方法においても、濃度が均一で高画質の表示を得ることができる。また、第１実施形態における他の作用効果についても同様に得ることができる。

また、黒表示を維持する画素４０の画素電極３５をハイインピーダンス状態とすれば、隣接する画素電極３５との間に電界が形成されることが無くなるので、接着材層３３を介した横方向のリーク電流Ｉ_Ｌ１は発生しなくなる。また、共通電極３７との間の電位差も生じないため、電気泳動素子３２を介した縦方向（厚さ方向）のリーク電流Ｉ_Ｌ２も発生しない。
したがって、本実施形態の駆動方法によれば、第１実施形態に係る駆動方法と比較してもリーク電流が少なく、低消費電力で電気泳動表示装置１００を動作させることができる。
また、ステップＳ１０２以降、第１の制御線９１に対して電位を入力する必要がないため、この点においても省電力性に有利な駆動方法である。

（第３の実施形態）
第１の実施形態では、共通電極３７に対して、ハイレベル電位ＶＨとローレベル電位ＶＬとを周期的に繰り返す矩形波状のパルスを入力する場合について説明したが、共通電極３７に対して一定電位を入力する駆動方法であってもよい。
以下、かかる駆動方法について、図１３を参照しつつ説明する。なお、第１実施形態に係る駆動方法と共通の部分については適宜説明を省略する。

図１３は、本実施形態の駆動方法により第１実施形態と同様の表示動作を実行する場合のタイミングチャートである。また表３には、本実施形態の駆動方法における画素電極３５の電位Ｖ_Ａ〜Ｖ_Ｄを示す。

図１３に示すように、本実施形態の駆動方法におけるステップＳ１０１の動作は第１実施形態に係る駆動方法と同様である。ただし、ステップＳ１０１において、共通電極３７に矩形波状のパルスを入力しない駆動方法としてもよい。この場合、ステップＳ１０１の期間を、電位Ｖcomをローレベル電位ＶＬとする第１の期間と、ハイレベル電位ＶＨとする第２の期間とに分割する。これにより、第１の期間において領域Ａ，Ｃの画素４０Ａ、４０Ｃが黒表示され、第２の期間において領域Ｂ，Ｄの画素４０Ｂ、４０Ｄが白表示される。
なお、画像保持ステップＳＴ２１、ＳＴ４１の動作についても、第１実施形態に係る駆動方法と同様である。

次に、本実施形態の駆動方法におけるステップＳ１０２では、共通電極３７にローレベル電位ＶＬが入力されるとともに、第１の制御線９１に電位Ｖcomと同一のローレベル電位ＶＬが入力される。一方、第２の制御線９２にはハイレベル電位ＶＨが入力される。

これにより、ステップＳ１０１で白表示された画素４０Ｂ、４０Ｄの画素電極３５に第２の制御線９２からハイレベル電位ＶＨが入力され、ローレベル電位ＶＬが入力されている共通電極３７との電位差により、画素４０Ｂ、４０Ｄが黒表示される。
一方、ステップＳ１０１で黒表示された画素４０Ａ、４０Ｃの画素電極３５には第１の制御線９１からローレベル電位ＶＬが入力されるが、ステップＳ１０２において共通電極３７はローレベル電位ＶＬであるため、画素４０Ａ、４０Ｃの電気泳動素子３２に電圧が印加されることはなく、これらの画素の表示状態は変化しない。
以上により、表示部５の全体が黒表示される（図８（ｂ））。

次に、ステップＳ１０３における画像信号入力ステップＳＴ３１の動作は第１実施形態に係る駆動方法と同様である。これに対し、画像表示ステップＳＴ３２では、第１の制御線９１にハイレベル電位ＶＨが入力され、第２の制御線９２にローレベル電位ＶＬが入力される。また共通電極３７にはハイレベル電位ＶＨが入力される。

これにより、画素４０Ａ、４０Ｄの画素電極３５に、第２の制御線９２からローレベル電位ＶＬが入力され、ハイレベル電位ＶＨに保持された共通電極３７との電位差に基づいて電気泳動素子３２が駆動され、画素４０Ａ、４０Ｄが白表示される。
一方、画素４０Ｂ、４０Ｃの画素電極３５には、第１の制御線９１からハイレベル電位ＶＨが入力され、共通電極３７と同電位となるので、画素４０Ｂ、４０Ｃは黒表示のままである。
以上により、表示部５に第２画像が表示される（図８（ｃ））。

次に、ステップＳ１０４では、第１の制御線９１にローレベル電位ＶＬが入力される一方、第２の制御線９２にハイレベル電位ＶＨが入力され、共通電極３７にローレベル電位ＶＬが入力される。
これにより、ステップＳ１０３で白表示された画素４０Ａ、４０Ｄの画素電極３５に、第２の制御線９２からハイレベル電位ＶＨが入力され、ローレベル電位ＶＬの共通電極３７との電位差により画素４０Ａ、４０Ｄが黒表示される。一方、ステップＳ１０３で黒表示された画素４０Ｂ、４０Ｃの画素電極３５には、第１の制御線９１からローレベル電位ＶＬが入力され、共通電極３７と同電位となるので、画素４０Ｂ、４０Ｃは黒表示のままである。
以上により、表示部５の全体が黒表示される（図９（ａ））。

次に、ステップＳ１０５における画像信号入力ステップＳＴ５１の動作は、第１実施形態に係る駆動方法と同様である。これに対し、画像表示ステップＳＴ５２では、第１の制御線９１にハイレベル電位ＶＨが入力され、第２の制御線９２にローレベル電位ＶＬが入力され、共通電極３７にハイレベル電位ＶＨが入力される。

これにより、画素４０Ｂ、４０Ｃの画素電極３５に第２の制御線９２からローレベル電位ＶＬが入力され、ハイレベル電位ＶＨである共通電極３７との電位差に基づいて電気泳動素子３２が駆動されて、画素４０Ｂ、４０Ｃが白表示される。
一方、画素４０Ａ、４０Ｄの画素電極３５には、第１の制御線９１からハイレベル電位ＶＨが入力され、共通電極３７と同電位となるため、画素４０Ａ、４０Ｄは黒表示のままである。
以上により、表示部５に第３画像が表示される（図９（ｂ））。

以上、詳細に説明したように、矩形波状のパルスを用いない場合であっても、表示画像の更新を実行することができる。また、画素電極３５を共通電極３７と同電位としている期間では、電気泳動素子３２に電界が作用しないため、同一方向の電界が連続的に作用することにより画素４０がオーバーライトされるのを防止できる。これにより、濃度が均一で高画質の表示を得ることができる。
また、ステップＳ１０２〜Ｓ１０５において、共通電極３７が一定電位に保持され、画素電極３５も一定電位に保持されるため、電気泳動素子３２に対して効率良く電界を作用させることができ、高速に画像を表示させることができる。

なお、本実施形態の駆動方法では、画像表示ステップＳＴ３２、ＳＴ５２において、白表示される画素４０の画素電極３５と、黒表示を維持する画素４０の画素電極３５及び共通電極３７との間に、常に電位差が存在するため、画像表示ステップＳＴ３２、ＳＴ５２におけるリーク電流は第１実施形態の駆動方法と比べて多くなる。
そこで、本実施形態の駆動方法においては、第２実施形態と同様に、黒表示を維持する画素４０の画素電極３５をハイインピーダンス状態とすることが好ましい。これにより、ハイインピーダンス状態とされた画素電極３５によってリーク経路が遮断されるため、リーク電流の発生を抑え、消費電力を低減することができる。

（第４の実施形態）
第１〜第３の実施形態では、表示画像を更新する際に、白表示領域を黒表示に反転させるステップＳ１０２、Ｓ１０４を有する駆動方法としていたが、黒表示領域を白表示に反転させて表示部５を全白表示とした後、続くステップＳ１０３、Ｓ１０４で黒色の画像を表示させる駆動方法とすることもできる。
以下、かかる駆動方法について、図１４を参照しつつ説明する。なお、第１実施形態に係る駆動方法と共通の部分については適宜説明を省略する。

図１４は、本実施形態の駆動方法により第１実施形態と同様の第１〜第３画像を順次表示する場合のタイミングチャートである。図１５は、図１４に示す各ステップに対応する表示部５の表示状態を示す説明図である。また表４に、本実施形態の駆動方法における画素電極３５の電位Ｖ_Ａ〜Ｖ_Ｄを示す。

図１４に示すように、本実施形態の駆動方法におけるステップＳ１０１の動作は第１実施形態に係る駆動方法と同様である。なお、本実施形態においても、第３実施形態と同様に、ステップＳ１０１の期間を、電位Ｖcomをローレベル電位ＶＬとする第１の期間と、ハイレベル電位ＶＨとする第２の期間とに分割する駆動方法を採用してもよい。また、画像保持ステップＳＴ２１、ＳＴ４１の動作についても、第１実施形態に係る駆動方法と同様である。

次に、本実施形態の駆動方法におけるステップＳ１０２では、第１の制御線９１にローレベル電位ＶＬが入力され、第２の制御線９２及び共通電極３７には、ハイレベル電位ＶＨとローレベル電位ＶＬとを所定周期で繰り返す矩形波状のパルスが入力される。第２の制御線９２に入力されるパルスは、共通電極３７に入力されるパルスと同期したパルスであり、ステップＳ１０２の期間中、第２の制御線９２の電位Ｓ２と共通電極３７の電位Ｖcomは同電位となる。

これにより、ステップＳ１０１で黒表示された画素４０Ａ、４０Ｃの画素電極３５に第１の制御線９１からローレベル電位ＶＬが入力され、共通電極３７の電位Ｖcomがハイレベル電位ＶＨである期間に、画素電極３５と共通電極３７との間に形成される電界により電気泳動素子３２が駆動されて、画素４０Ａ、４０Ｃが白表示される。
一方、ステップＳ１０１で白表示された画素４０Ｂ、４０Ｄの画素電極３５には、共通電極３７に入力されるパルスと同期した矩形波状のパルスが、第２の制御線９２から入力される。これにより、画素４０Ｂ、４０Ｄの画素電極３５は共通電極３７と同電位となり、画素４０Ｂ、４０Ｄの電気泳動素子３２に電圧が印加されることはなく、これらの画素の表示状態は変化しない。
以上により、表示部５の全体が白表示される（図１５（ｂ））。

次に、ステップＳ１０３における画像信号入力ステップＳＴ３１の動作は第１実施形態に係る駆動方法と同様である。これに対し、画像表示ステップＳＴ３２では、第１の制御線９１にハイレベル電位ＶＨが入力され、第２の制御線９２と共通電極３７とには同期した矩形波状のパルスが入力される。

これにより、画素４０Ｂ、４０Ｃの画素電極３５に、第１の制御線９１からハイレベル電位ＶＨが入力され、共通電極３７の電位Ｖcomがローレベル電位ＶＬである期間に、画素電極３５と共通電極３７との電位差に基づいて電気泳動素子３２が駆動されて、画素４０Ｂ、４０Ｃが黒表示される。
一方、画素４０Ａ、４０Ｄの画素電極３５には、第２の制御線９２から矩形波状のパルスが入力され、共通電極３７と同電位となるので、画素４０Ａ、４０Ｄは白表示のままである。
以上により、表示部５に第２画像が表示される（図１５（ｃ））。

次に、ステップＳ１０４では、第１の制御線９１にローレベル電位ＶＬが入力される一方、第２の制御線９２と共通電極３７とには同期した矩形波状のパルスが入力される。
これにより、ステップＳ１０３で黒表示された画素４０Ｂ、４０Ｃの画素電極３５に、第１の制御線９１からローレベル電位ＶＬが入力され、共通電極３７の電位Ｖcomがハイレベル電位ＶＨである期間に、画素電極３５と共通電極３７との電位差により画素４０Ｂ、４０Ｃが白表示される。
一方、ステップＳ１０３で白表示された画素４０Ａ、４０Ｄの画素電極３５には、第２の制御線９２から矩形波状のパルスが入力され、共通電極３７と同電位となるので、画素４０Ａ、４０Ｄは白表示のままである。
以上により、表示部５の全体が白表示される（図１６（ａ））。

次に、ステップＳ１０５における画像信号入力ステップＳＴ５１の動作は、第１実施形態に係る駆動方法と同様である。これに対し、画像表示ステップＳＴ５２では、第１の制御線９１にハイレベル電位ＶＨが入力され、第２の制御線９２と共通電極３７とには、同期した矩形波状のパルスが入力される。

これにより、画素４０Ａ、４０Ｄの画素電極３５に第１の制御線９１からハイレベル電位ＶＨが入力され、共通電極３７の電位Ｖcomがローレベル電位ＶＬである期間に、画素電極３５と共通電極３７との電位差に基づいて電気泳動素子３２が駆動され、画素４０Ａ、４０Ｄが黒表示される。
一方、画素４０Ｂ、４０Ｃの画素電極３５には、第２の制御線９２から矩形波状のパルスが入力され、共通電極３７と同電位となるため、画素４０Ｂ、４０Ｃは白表示のままである。
以上により、表示部５に第３画像が表示される（図１６（ｂ））。

以上、詳細に説明したように、ステップＳ１０２、Ｓ１０４において表示部５を全白表示する駆動方法とした場合であっても、第１の駆動方法と同様に表示画像の更新を実行することができる。また、第２の制御線９２に共通電極３７と同一のパルスを入力し、画素電極３５を共通電極３７と同電位としている期間では、電気泳動素子３２に電界が作用しないため、同一方向の電界が連続的に作用することにより画素４０がオーバーライトされるのを防止できる。これにより、濃度が均一で高画質の表示を得ることができる。

なお、本実施形態の駆動方法においても、第２の実施形態と同様に、ステップＳ１０２〜Ｓ１０５で第２の制御線９２をハイインピーダンス状態とすることができる。このように、連続するステップ間で白表示を維持する画素４０の画素電極３５をハイインピーダンス状態とすることで、リーク電流の発生を抑え、消費電力を低減することができる。
また本実施形態の駆動方法において、第３の実施形態と同様に、矩形波状のパルスを用いず、画像表示動作時に共通電極３７及び第２の制御線９２に一定の電位を入力する駆動方法を採用することもできる。またかかる駆動方法において、Ｓ１０２〜Ｓ１０５における第２の制御線９２をハイインピーダンス状態とする駆動方法も採用することができる。

［電子機器］
次に、上記実施形態の電気泳動表示装置１００を、電子機器に適用した場合について説明する。
図１７は、腕時計１０００の正面図である。腕時計１０００は、時計ケース１００２と、時計ケース１００２に連結された一対のバンド１００３とを備えている。
時計ケース１００２の正面には、上記実施形態の電気泳動表示装置１００からなる表示部１００５と、秒針１０２１と、分針１０２２と、時針１０２３とが設けられている。時計ケース１００２の側面には、操作子としての竜頭１０１０と操作ボタン１０１１とが設けられている。竜頭１０１０は、ケース内部に設けられる巻真（図示は省略）に連結されており、巻真と一体となって多段階（例えば２段階）で押し引き自在、かつ、回転自在に設けられている。表示部１００５では、背景となる画像、日付や時間などの文字列、あるいは秒針、分針、時針などを表示することができる。

図１８は電子ペーパー１１００の構成を示す斜視図である。電子ペーパー１１００は、上記各実施形態の電気泳動表示装置１００を表示領域１１０１に備えている。
電子ペーパー１１００は可撓性を有し、従来の紙と同様の質感及び柔軟性を有する書き換え可能なシートからなる本体１１０２を備えて構成されている。

図１９は、電子ノート１２００の構成を示す斜視図である。電子ノート１２００は、上記の電子ペーパー１１００が複数枚束ねられ、カバー１２０１に挟まれているものである。カバー１２０１は、例えば外部の装置から送られる表示データを入力する図示は省略の表示データ入力手段を備える。これにより、その表示データに応じて、電子ペーパーが束ねられた状態のまま、表示内容の変更や更新を行うことができる。

以上の腕時計１０００、電子ペーパー１１００、及び電子ノート１２００によれば、表示部に本発明に係る電気泳動表示装置１００が採用されているので、省電力性に優れた表示部を備える電子機器となっている。
なお、各図に示した電子機器は、本発明に係る電子機器を例示するものであって、本発明の技術範囲を限定するものではない。例えば、携帯電話、携帯用オーディオ機器などの電子機器の表示部にも、本発明に係る電気泳動表示装置は好適に用いることができる。

第１実施形態に係る電気泳動表示装置１００の概略構成図。画素の回路構成図。表示部における電気泳動表示装置の部分断面図。マイクロカプセルの模式断面図。電気泳動素子の動作説明図。コントローラの詳細を示すブロック図。第１実施形態に係る駆動方法を示すフローチャート。各ステップに対応する表示状態を示す説明図。各ステップに対応する表示状態を示す説明図。第１実施形態に係る駆動方法のタイミングチャート。リーク電流についての説明図。リーク電流についての説明図。第３実施形態に係る駆動方法のタイミングチャート。第４実施形態に係る駆動方法のタイミングチャート。各ステップに対応する表示状態を示す説明図。各ステップに対応する表示状態を示す説明図。電子機器の一例である腕時計の正面図。電子機器の一例である電子ペーパーの斜視図。電子機器の一例である電子ノートの斜視図。

符号の説明

１００電気泳動表示装置、５表示部、３２電気泳動素子、３５画素電極、３７共通電極（対向電極）、４０，４０Ａ，４０Ｂ，４０Ｃ，４０Ｄ画素、４１選択トランジスタ（画素スイッチング素子）、４９低電位電源線、５０高電位電源線、６１走査線駆動回路、６２データ線駆動回路、６３コントローラ（制御部）、７０ラッチ回路（メモリ回路）、８０スイッチ回路、９１第１の制御線、９２第２の制御線、１６１制御回路、１６２ＥＥＰＲＯＭ（記憶部）、１６３電圧生成回路、１６４データバッファ、１６５フレームメモリ、１６６メモリ制御回路、Ｄａｔ画像データ

Claims

一対の基板間に電気泳動粒子を含む電気泳動素子を挟持し、複数の画素からなる表示部を有しており、前記画素ごとに、画素電極と、画素スイッチング素子と、前記画素電極と前記画素スイッチング素子との間に接続されたラッチ回路と、前記ラッチ回路と前記画素電極との間に接続されたスイッチ回路とを備え、前記電気泳動素子を介して複数の前記画素電極と対向する対向電極と、前記スイッチ回路に接続された第１及び第２の制御線とを有する電気泳動表示装置の駆動方法であって、
前記表示部に表示された第１画像を第２画像に更新するステップが、
前記第１画像の第１の階調を表示した前記画素に属する前記画素電極を前記対向電極と略同電位又はハイインピーダンス状態とする一方、前記第１画像の第２の階調を表示した前記画素に属する前記画素電極に前記第１の階調に対応する画素電極電位を入力する第１の画像表示ステップと、
前記第２画像の前記第１の階調を表示させる前記画素に属する前記画素電極を前記対向電極と略同電位又はハイインピーダンス状態とする一方、前記第２画像の前記第２の階調を表示させる前記画素に属する前記画素電極に、前記第２の階調に対応する画素電極電位を入力する第２の画像表示ステップと、
を有することを特徴とする電気泳動表示装置の駆動方法。
前記第１の画像表示ステップにおいて、
前記第１画像の前記第１の階調を表示した前記画素に属する前記画素電極に、前記対向電極に入力されるパルスに同期したパルスを入力することを特徴とする請求項１に記載の電気泳動表示装置の駆動方法。
前記第１の画像表示ステップにおいて、
前記第１画像の前記第１の階調を表示した前記画素に属する前記画素電極を、一定電位に保持することを特徴とする請求項１に記載の電気泳動表示装置の駆動方法。
前記第２画像の前記第１の階調を表示させる前記画素では前記スイッチ回路を介して前記第１の制御線と前記画素電極とが電気的に接続される一方、前記第２画像の前記第２の階調を表示させる前記画素では前記スイッチ回路を介して前記第２の制御線と前記画素電極とが接続されており、
前記第１の制御線を、前記第１及び第２の画像表示ステップを通じて前記対向電極と略同一の電位又はハイインピーダンス状態とする一方、前記第２の制御線を、前記第１の画像表示ステップと前記第２の画像表示ステップとで異なる電位とすることを特徴とする請求項１から３のいずれか１項に記載の電気泳動表示装置の駆動方法。
一対の基板間に電気泳動粒子を含む電気泳動素子を挟持し、複数の画素からなる表示部を有しており、前記画素ごとに、画素電極と、画素スイッチング素子と、前記画素電極と前記画素スイッチング素子との間に接続されたラッチ回路と、前記ラッチ回路と前記画素電極との間に接続されたスイッチ回路とを含む画素回路を備え、前記電気泳動素子を介して複数の前記画素電極と対向する対向電極と、前記スイッチ回路に接続された第１及び第２の制御線と、前記画素回路、前記対向電極、前記第１及び第２の制御線を駆動する駆動回路とを有する電気泳動表示装置であって、
前記駆動回路は、
前記表示部に表示された第１画像を第２画像に更新する期間のうち、
第１の画像表示期間において、前記第１画像の第１の階調を表示した前記画素に属する前記画素電極を前記対向電極と略同電位又はハイインピーダンス状態とする一方、前記第１画像の第２の階調を表示した前記画素に属する前記画素電極を前記第１の階調に対応する画素電極電位とし、
第２の画像表示期間において、前記第２画像の前記第１の階調を表示させる前記画素に属する前記画素電極を前記対向電極と略同電位又はハイインピーダンス状態とする一方、前記第２画像の前記第２の階調を表示させる前記画素に属する前記画素電極を前記第２の階調に対応する画素電極電位とすることを特徴とする電気泳動表示装置。
前記駆動回路は、
前記第１の画像表示期間において、
前記第１画像の前記第１の階調を表示した前記画素に属する前記画素電極に、前記対向電極に入力されるパルスに同期したパルスを出力することを特徴とする請求項５に記載の電気泳動表示装置。
前記駆動回路は、
前記第１の画像表示期間において、
前記第１画像の前記第１の階調を表示した前記画素に属する前記画素電極を、一定電位に保持することを特徴とする請求項５に記載の電気泳動表示装置。
前記駆動回路は、
前記第２画像の前記第１の階調を表示させる前記画素では前記スイッチ回路を介して前記第１の制御線と前記画素電極とを電気的に接続させる一方、前記第２画像の前記第２の階調を表示させる前記画素では前記スイッチ回路を介して前記第２の制御線と前記画素電極とを接続させ、
前記第１の制御線を、前記第１及び第２の画像表示期間を通じて前記対向電極と略同一の電位又はハイインピーダンス状態とする一方、前記第２の制御線を、前記第１の画像表示期間と前記第２の画像表示期間とで異なる電位とすることを特徴とする請求項５から７のいずれか１項に記載の電気泳動表示装置。
請求項５から８のいずれか１項に記載の電気泳動表示装置を備えたことを特徴とする電子機器。