JP2004133177A

JP2004133177A - 焼き付け抑制回路及び焼き付け抑制方法、液晶表示装置およびプロジェクタ

Info

Publication number: JP2004133177A
Application number: JP2002297398A
Authority: JP
Inventors: Fumio Koyama; 小山　文夫
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2002-10-10
Filing date: 2002-10-10
Publication date: 2004-04-30
Also published as: TWI251196B; TW200408868A; US20060176260A1; KR100572788B1; KR20040032794A

Abstract

【課題】液晶パネルを用いた画像表示装置における画面の焼き付きを抑制する。
【解決手段】階調補正用ＬＵＴ３１０はディジタル画像信号Ｖｉに基づいて、階調レベルに対応するオフセット分Ｖｏｓ１を読み出し加減算回路３２０に出力する。加減算回路３２０はディジタル画像信号Ｖｉにオフセット分Ｖｏｓ１を極性指定信号ＩＮＶが示す極性に応じて付加し、ディジタル画像信号Ｖｓ１を出力する。面内補正用演算回路３３０は位置指定信号ＰＯＳに基づいて、表示位置である画素位置に対応するオフセット分Ｖｏｓ２を読み出し加減算回路３４０に出力する。加減算回路３４０はディジタル画像信号Ｖｓ１にオフセット分Ｖｏｓ２を極性指定信号ＩＮＶが示す極性に応じて付加し、ディジタル画像信号Ｖｓ２を出力する。交流駆動機能付きＤＡコンバータ３５０はディジタル画像信号Ｖｓ２をアナログ画像信号Ｖｏに変換すると共に、極性指定信号ＩＮＶが示す極性に応じて、フレーム走査周期毎に極性反転させ極性反転させて、液晶の交流駆動を行うことが可能な信号に変換して出力する。
【選択図】　　　　図２

Description

【０００１】
【発明の属する技術分野】
本発明は、液晶プロジェクタなど、液晶パネルを用いた画像表示装置における画面の焼き付きを抑制するための技術に関するものである。
【０００２】
【従来の技術】
画像を形成するための電気光学デバイスとして、液晶パネルが多く利用されている。液晶パネルは、各画素を形成する液晶に、各画素に対応する画素信号に応じた電圧を印加して、各画素に照射される光の透過率を制御することにより、画像を形成することが可能な電気光学デバイスである。
【０００３】
【発明が解決しようとする課題】
図５は、液晶パネルにおける任意の１画素の等価回路と、この１画素に印加される電圧の波形を示す説明図である。図５（Ａ）に示すように、１つの画素ＰＥは、直交する走査線ＳＬと信号線ＤＬの交点に、スイッチング素子であるＴＦＴ（Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ）１４２を介して設けられている。ＴＦＴ（以下、「ＴＦＴスイッチ」と呼ぶ）１４２のゲート電極は走査線ＳＬに接続され、ドレイン電極は信号線ＤＬに接続され、ソース電極は画素ＰＥの画素電極１４４に接続される。画素電極１４４に対向する対向電極１４６は対向電極信号線ＬＣＣＯＭに接続される。なお、対向電極１４６は、通常、全画素に共通な電極として形成される。
【０００４】
画素電極１４４と対向電極１４６との間に、液晶が狭持されている。なお、この液晶は、等価的に容量（以下、「液晶容量」と呼ぶ）ＣＬＣとしてみなされる。また、液晶容量ＣＬＣと並列に蓄積容量Ｃｓが付加されている。なお、液晶容量ＣＬＣと蓄積容量Ｃｓの合成容量Ｃｐｅ（＝ＣＬＣ・Ｃｓ／（ＣＬＣ＋Ｃｓ））は「画素容量」と呼ばれる。
【０００５】
信号線ＤＬにより供給される画像信号Ｖｏのうち、この画素に対応する画素信号Ｖｏｐは、走査線ＳＬにより供給される走査線駆動信号のスイッチ電圧Ｖｇでオン／オフ制御されるＴＦＴスイッチ１４２を介して、画素容量Ｃｐｅに書き込まれる。具体的には、図５（Ｂ）に示すように、サンプリング期間Ｔｓにおいて、画素信号Ｖｏｐが画素電極電圧Ｖｐとして画素容量Ｃｐｅに書き込まれ、ホールド期間Ｔｈにおいて、画素電極電圧Ｖｐが保持される。この結果、画素電極１４４に供給される画素電極電圧Ｖｐと対向電極１４６に供給される対向電極電圧Ｖｃｏｍとの電位差によって、画素電極１４４上の液晶が動作する。なお、マトリクス状に配列された他の複数の画素も同様である。
【０００６】
ここで、液晶に長時間直流（ＤＣ）電圧を印加すると、液晶内部では、不純物イオンによる分極が発生する等による材料物性の変化が発生し、抵抗率が減少するなどの劣化現象が現れる。この劣化現象の一例として、画像の表示の跡が残ってしまうという問題、いわゆる画面の焼き付きが発生する。
【０００７】
この問題を解決するために、従来から、各画素（すなわち、液晶）の交流駆動が行われている。すなわち、図５（Ｂ）に示すように、画素電極１４４に印加する画素電極電圧Ｖｐを、対向電極１４６に印加する対向電極電圧Ｖｃｏｍに対して、例えば、フレーム走査周期毎に極性反転し、画素電極１４４と対向電極１４６との間に印加される平均電圧を０Ｖとし、液晶にＤＣ電圧が印加されないような駆動が行われている。なお、極性反転とは、本来、レベルが、０レベルを境にして、正極側と負極側に、交互にシフトすることを言うが、本明細書においては、０レベルに限らず、所定のレベルを境にして、それよりも高レベル側と低レベル側に交互にレベルシフトする場合も含む。この場合、高レベル側を便宜的に正極，低レベル側を負極と言うこともある。
【０００８】
しかしながら、実際には、以下の理由により、各画素ＰＥに印加される平均電圧を０Ｖとするような交流駆動を実現することができない場合が存在することがわかった。
【０００９】
画素ＰＥに印加される平均電圧を０Ｖにする対向電極電圧Ｖｃｏｍの最適値は、画素電極１４４に印加される画素電極電圧Ｖｐの大きさ、すなわち、画像信号の階調レベルに依存して変化する。原因として、ＴＦＴスイッチ１４２の遮断時の漏れ電流の方向及び量が、ＶＯＰの極性（ＶＣＯＭより高いあるいは低い）及び階調に依存するためと考えられている。また個々のＴＦＴの間でも差があり、その結果液晶パネルの面内でばらつきがある。
【００１０】
仮に、対向電極電圧Ｖｃｏｍの値を黒表示の場合における最適な値となるように設定したとしても、設定された対向電極電圧Ｖｃｏｍの値は、白表示の画素において最適な値からずれているために、白表示の画素に印加される平均電圧は０Ｖとならずに、実効的にＤＣ電圧が印加されることになる。この結果、画面の焼き付きが発生することになる。なお、このことは、対向電極電圧Ｖｃｏｍの値を、黒表示ではなく、白表示あるいは、中間調表示における最適な値となるように設定した場合においても同様である。
【００１１】
また、以上のような問題は、画像信号の階調レベルが変化した場合だけでなく、液晶パネルの画面内における表示位置、すなわち、画素位置の違いによっても起こり得る。
【００１２】
つまり、画素ＰＥに印加される平均電圧を０Ｖにする対向電極電圧Ｖｃｏｍの最適値は、液晶パネルの画面内における画素位置によっても変化する。例えば、対向電極電圧Ｖｃｏｍの値を、画面の中央部に位置する画素に対して、最適な値となるように設定したとしても、その対向電極電圧Ｖｃｏｍの値は、例えば、画面の周辺部に位置する画素に対しては、最適な値からずれているために、その周辺部に位置する画素に印加される平均電圧は０Ｖとならずに、実効的にＤＣ電圧が印加されることになり、結果として、画像の焼き付きが発生することになる。なお、このことは、対向電極電圧Ｖｃｏｍの値を、中央部に位置する画素ではなく、中央部以外の任意の位置における画素に対して、最適な値となるように設定した場合においても同様である。
【００１３】
なお、このような画面の焼き付きは、画像表示装置の小型化、および、表示される画像の高輝度化、高解像度化に伴って、いっそう顕著となっている。すなわち、プロジェクタが小型化、高輝度化することによって、光束密度が高まり、それに伴い漏れ電流が多くなると考えられる。
【００１４】
そこで、本発明の目的は、上記した従来技術の問題点を解決し、液晶パネルを用いた画像表示装置における画面の焼き付きを抑制する技術を提供することを目的とする。
【００１５】
【課題を解決するための手段およびその作用・効果】
上記した目的の少なくとも一部を達成するために、本発明の第１の焼き付け抑制回路は、液晶パネルにおける画面の焼き付けを抑制するための焼き付け抑制回路であって、
画像信号の階調レベルに応じて変化するオフセット分を出力するオフセット出力部と、
少なくとも前記オフセット分を前記画像信号に付加するオフセット付加部と、
前記オフセット分の付加された前記画像信号を、所定の周期で液晶の交流駆動を行うことが可能な信号に変換する交流駆動変換部と、
を備え、
変換して得られた前記画像信号を前記液晶パネルに供給すると共に、
前記オフセット分は、前記液晶パネルにおいて、前記画像信号の階調レベルに対応する対向電極電圧の最適値と、前記対向電極電圧の実際の値と、の差分に相当する値であることを要旨とする。
【００１６】
このように、第１の焼き付け抑制回路では、オフセット出力部は、画像信号の階調レベルに応じて変化するオフセット分を出力し、オフセット付加部は、そのオフセット分を画像信号に付加し、交流駆動変換部は、その画像信号画像信号を、所定の周期で液晶の交流駆動を行うことが可能な信号に変換する。そして、その画像信号を液晶パネルに供給する。
【００１７】
従って、画像信号の或る階調レベルにおいて、液晶パネルにおける対向電極電圧の実際の値が、最適な値からずれていたとしても、そのずれ量、すなわち、その階調レベルに対応する対向電極電圧の最適値と対向電極電圧の実際の値との差分に相当するオフセット分が、液晶パネルに供給される画像信号に付加されているため、液晶パネルの画素電極に供給される画素電極電圧もオフセット分が付加されたものとなり、画素に実際に印加される電圧は、画素電極にオフセット分の付加されていない画素電極電圧を供給し、対向電極電圧として最適値を供給した場合と等価となる。従って、画素に実際に印加される平均電圧は０Ｖとなるため、ＤＣ電圧が印加されることがなくなり、画面の焼き付けを抑制することができる。
【００１８】
本発明の第２の焼き付け抑制回路は、液晶パネルにおける画面の焼き付けを抑制するための焼き付け抑制回路であって、
前記液晶パネルの画面内において、表示位置となる画素位置に応じて変化するオフセット分を出力するオフセット出力部と、
少なくとも前記オフセット分を画像信号に付加するオフセット付加部と、
前記オフセット分の付加された前記画像信号を、所定の周期で液晶の交流駆動を行うことが可能な信号に変換する交流駆動変換部と、
を備え、
変換して得られた前記画像信号を前記液晶パネルに供給すると共に、
前記オフセット分は、前記液晶パネルにおいて、前記画面内における画素位置に対応する対向電極電圧の最適値と、前記対向電極電圧の実際の値と、の差分に相当する値であることを要旨とする。
【００１９】
このように、第２の焼き付け抑制回路では、オフセット出力部は、表示位置となる画素位置に応じて変化するオフセット分を出力し、オフセット付加部は、そのオフセット分を画像信号に付加し、交流駆動変換部は、その画像信号を、所定の周期で液晶の交流駆動を行うことが可能な信号に変換する。そして、その画像信号を液晶パネルに供給する。
【００２０】
従って、液晶パネルの画面内における或る表示位置において、液晶パネルにおける対向電極電圧の実際の値が、最適な値からずれていたとしても、そのずれ量、すなわち、その表示位置である画素位置に対応する対向電極電圧の最適値と対向電極電圧の実際の値との差分に相当するオフセット分が、液晶パネルに供給される画像信号に付加されているため、液晶パネルの画素電極に供給される画素電極電圧もオフセット分が付加されたものとなり、画素に実際に印加される電圧は、画素電極にオフセット分の付加されていない画素電極電圧を供給し、対向電極電圧として最適値を供給した場合と等価となる。従って、画素に実際に印加される平均電圧は０Ｖとなるため、ＤＣ電圧が印加されることがなくなり、画面の焼き付けを抑制することができる。
【００２１】
本発明の焼き付け抑制回路において、オフセット出力部から出力される前記オフセット分と、前記オフセット付加部において前記オフセット分の付加される画像信号は、何れもディジタル信号であることが好ましい。
【００２２】
このようなディジタル信号の状態で付加することにより、画像信号に対するオフセット分の付加をより正確に行うことができる。
【００２３】
本発明の焼き付け抑制回路において、前記オフセット出力部は、メモリを含むことが好ましい。
【００２４】
このようにルックアップテーブルを利用することにより、簡単な回路構成にて、階調レベルや画素位置に対応したオフセット分を出力させることができる。
【００２５】
本発明の焼き付け抑制回路において、前記交流駆動変換部は、前記画像信号をディジタル信号からアナログ信号に変換するディジタル／アナログ変換部を備えることが好ましい。
【００２６】
このように、交流駆動変換部がディジタル／アナログ変換部を備えることにより、部品点数を少なくでき、回路規模を縮小することができる。
【００２７】
本発明の第３の焼き付け抑制回路は、液晶パネルにおける画面の焼き付けを抑制するための焼き付け抑制回路であって、
所定のオフセット分を画像信号に付加するオフセット付加部と、
画像信号を、所定の周期で液晶の交流駆動を行うことが可能な信号に変換する交流駆動変換部と、
を備え、
前記オフセット分が付加され、前記交流駆動変換のなされた前記画像信号を前記液晶パネルに供給すると共に、
前記オフセット分は、前記液晶パネルにおける、前記画像信号の階調レベルに応じて変化する対向電極電圧の最適値と、前記対向電極電圧の実際の値と、の差分に相当する第１のオフセット分と、前記液晶パネルの画面内において、表示位置となる画素位置に応じて変化する前記対向電極電圧の最適値と、前記対向電極電圧の実際の値と、の差分に相当する第２のオフセット分のうち、少なくとも一方を含むことを要旨とする。
【００２８】
このように、第３の焼き付け抑制回路では、オフセット付加部は、所定のオフセット分を画像信号に付加し、交流駆動変換部は、画像信号を、所定の周期で液晶の交流駆動を行うことが可能な信号に変換する。そして、オフセット分が付加され、交流駆動変換がなされた画像信号を液晶パネルに供給する。
【００２９】
従って、この第３の焼き付け抑制回路では、画像信号にオフセット分を付加した後、交流駆動変換を行ってもよいし、画像信号の交流駆動変換を行った後に、オフセット分を付加するようにしてもよい。
【００３０】
オフセット分は、第１のオフセット分及び第２のオフセット分の少なくとも一方を含んでいるので、第１のオフセット分を含んでいる場合には、画像信号の或る階調レベルにおいて、液晶パネルにおける対向電極電圧の実際の値が、最適な値からずれているときでも、第２のオフセット分を踏んでいる場合には、液晶パネルの画面内における或る表示位置において、対向電極電圧の実際の値が、最適な値からずれているときでも、液晶パネルの画素電極に供給される画素電極電圧はそれらオフセット分が付加されたものとなるため、画素に実際に印加される電圧は、画素電極にオフセット分の付加されていない画素電極電圧を供給し、対向電極電圧として最適値を供給した場合と等価となる。従って、画素に実際に印加される平均電圧は０Ｖとなるため、ＤＣ電圧が印加されることがなくなり、画面の焼き付けを抑制することができる。
【００３１】
なお、本発明は、上記した焼き付け抑制回路としての態様に限ることなく、その焼き付け抑制回路を備える画像表示装置としての態様や、焼き付け抑制方法などの方法発明としての態様で実現することも可能である。
【００３２】
【発明の実施の形態】
以下、本発明の実施の形態を実施例に基づいて以下の順序で説明する。
Ａ．信号処理系の構成及び動作：
Ｂ．焼き付け抑制原理：
Ｃ．焼き付け抑制回路の構成及び動作：
Ｄ．対向電極電圧の最適値の検出方法：
Ｅ．変形例：
【００３３】
Ａ．信号処理系の構成及び動作：
図１は本発明の一実施例としての焼き付き抑制回路が適用される液晶プロジェクタの要部構成を示すブロック図である。この液晶プロジェクタは、Ｒ（赤），Ｇ（緑），Ｂ（青）にそれぞれ対応する３つの液晶パネル、すなわち、Ｒ用液晶パネル４００Ｒ，Ｇ用液晶パネル４００Ｇ，Ｂ用液晶パネル４００Ｂを有しており、画像信号を処理するための信号処理系も、Ｒ，Ｇ，Ｂにそれぞれ対応して、３つの信号処理系、すなわち、Ｒ用信号処理系５０Ｒ，Ｇ用信号処理系５０Ｇ，Ｂ用信号処理系５０Ｂを有している。
【００３４】
図２は図１における信号処理系の構成を示すブロック図である。図１に示す３つの信号処理系、すなわち、Ｒ用信号処理系５０Ｒ，Ｇ用信号処理系５０Ｇ，Ｂ用信号処理系５０Ｂは、何れも同様の構成を成しているため、図２は、それらのうち、任意の１つの構成を代表として示したものである。
【００３５】
かかる信号処理系は、ＡＤコンバータ１００と、画像処理回路２００と、本実施例の焼き付け抑制回路３００と、を備えており、液晶パネル４００に接続されている。
【００３６】
例えば、液晶プロジェクタに外部からＲ，Ｇ，Ｂのアナログ画像信号が入力された場合、それらアナログ画像信号は、それぞれ、対応する信号処理系に入力される。ＡＤコンバータ１００では、入力されたアナログ画像信号をディジタル画像信号に変換する。なお、入力された画像信号がコンポジット信号である場合には、そのコンポジット信号を復調すると共に、Ｒ，Ｇ，Ｂ信号および同期信号に分離する処理などを、別の回路によって行っておく。
【００３７】
画像処理回路２００では、変換されたディジタル画像信号をシステムクロックに基づいて、画像処理回路２００内のフレームメモリ（図示せず）に書き込み、書き込んだディジタル画像信号を表示クロックに基づいて読み出す。この書き込みと読み出しの処理過程において、フレームレート変換やリサイズ処理など種々の処理を行う。また、その他、画像処理回路２００では、シャープネス処理やガンマ補正処理なども行う。
【００３８】
焼き付け抑制回路３００では、以上のように処理されたディジタル画像信号Ｖｉを入力し、後述するような焼き付け抑制処理，ディジタル／アナログ変換処理を施した後、アナログ画像信号Ｖｏとして、液晶パネル４００に入力し、液晶パネル４００を駆動する。
【００３９】
Ｒ，Ｇ，Ｂ用の各液晶パネルには、照明光学系（図示せず）から出射され、Ｒ，Ｇ，Ｂの色光に分離された照明光が入射されており、液晶パネル４００は、入力されたアナログ画像信号Ｖｏに応じて、入射された照明光を変調する。各液晶パネルによって変調されたＲ，Ｇ，Ｂの照明光は、混合された後、投写光学系（図示せず）によって、スクリーン（図示せず）に投写され、スクリーン上にはカラー画像が表示される。
【００４０】
なお、上述したとおり、信号処理系は、Ｒ，Ｇ，Ｂにそれぞれ対応して、Ｒ用信号処理系５０Ｒ，Ｇ用信号処理系５０Ｇ，Ｂ用信号処理系５０Ｂに分かれているが、それらのうちの一部の回路については、Ｒ，Ｇ，Ｂで共用化するようにしてもよい。
【００４１】
Ｂ．焼き付け抑制原理：
図３は本発明における焼き付け抑制の原理を説明するための説明図であって、液晶パネルにおける任意の１画素に印加される電圧の波形、即ち、画素電極１４４に供給される画素電極電圧Ｖｐの波形と、対向電極１４６に供給される対向電極電圧Ｖｃｏｍと、を示している。図３において、（Ａ）は、焼き付け抑制処理を行っていない場合を示し、（Ｂ）は、本発明における焼き付け抑制処理を行っている場合を示している。
【００４２】
前述したとおり、画素に印加される平均電圧を０Ｖにする対向電極電圧の最適値は、画素電極１４４に印加される画素電極電圧の大きさ、すなわち、画像信号の階調レベルや、液晶パネルの画面内における表示位置、すなわち、画素位置の違いに依存して変化する。
【００４３】
今、画素信号の階調レベルが或る値である時、または、画素位置が画面内の或る位置である時に、対向電極電圧の最適値がＶｏｔｃｏｍであるとし、対向電極電圧の実際の値がＶｃｏｍであるとすると、対向電極電圧の実際の値は、最適値からずれているため、画素に実際に印加される平均電圧は０Ｖはならずに、実効的にＤＣオフセットが印加されることになり、結果として、画面の焼き付けが発生する。
【００４４】
従って、このような焼き付けを抑制するには、対向電極電圧の値が常に最適値となるように、対向電極電圧の値を変化させればよい。しかしながら、対向電極電圧Ｖｃｏｍは、全画素に共通な電圧であるため、直流電圧で決まった電圧しか与えることができず、階調レベル毎や各画素毎に変化させることはできない。
【００４５】
そこで、本発明においては、図３（Ｂ）に示すように、対向電極電圧の最適値Ｖｏｔｃｏｍと、実際の値（一定の直流電圧）Ｖｃｏｍと、の差分ΔＶｃｏｍを、オフセット分として、画素電極電圧Ｖｐに実質的に付加して、画素電極電圧を補正することにより、補正後の画素電極電圧としてＶｐ’を得て、これを画素電極１４４に供給するようにする。
【００４６】
この結果、画素に実際に印加される電圧Ｖは、下式（１）のごとくになる。
【００４７】

【００４８】
すなわち、対向電極電圧がＶｃｏｍである時に、画素電極１４４に補正後の画素電極電圧Ｖｐ’を供給することにより、画素に実際に印加される電圧Ｖは、画素電極１４４に元の画素電極電圧Ｖｐを供給し、対向電極電圧として最適値Ｖｏｔｃｏｍを供給した場合と等価となる。従って、この結果、画素に実際に印加される平均電圧は０Ｖとなり、ＤＣ電圧が印加されることがなくなるため、最終的に、画面の焼き付けを抑制することができる。
【００４９】
以上の説明では、焼き付け抑制のために、対向電極電圧の最適値Ｖｏｔｃｏｍと実際の値Ｖｃｏｍとの差分ΔＶｃｏｍに相当するオフセット分を、画素電極電圧Ｖｐに付加して、画素電極電圧を補正すると説明したが、図２に示す実施例においては、ディジタル画像信号の段階において、オフセット分として所望のディジタル値を付加して、ディジタル画像信号を補正するようにしている。
【００５０】
Ｃ．焼き付け抑制回路の構成及び動作：
図２に示すように、本実施例の焼き付け抑制回路３００は、階調補正用ルックアップテーブル（以下、ＬＵＴと呼ぶ）３１０と、加減算回路３２０と、面内補正用演算回路３３０と、面内補正用メモリ３３５と、加減算回路３４０と、交流駆動機能付きＤＡコンバータ３５０と、を備えている。また、液晶パネル４００には、前述した対向電極電圧Ｖｃｏｍが入力されている。
【００５１】
これらのうち、階調補正用ＬＵＴ３１０並びに面内補正用演算回路３３０及び面内補正用メモリ３３５は、本発明におけるオフセット出力部に、加減算回路３２０，３４０は、オフセット付加部に、交流駆動機能付きＤＡコンバータ３５０は、交流駆動変換部に、それぞれ相当する。面内補正用メモリ３３５としては、例えばＳＲＡＭ，ＥＥＰＲＯＭ，ＦＲＡＳＨ　ＥＥＰＲＯＭ等を用いることができる。
【００５２】
図４は図２の焼き付け抑制回路３００における要部信号の変化を示すタイミングチャートである。図４において、（Ｂ）は画像処理回路２００から入力される極性指定信号ＩＮＶの変化を示している。なお、この極性指定信号ＩＮＶ以外の信号については、説明をわかりやすくするために、液晶パネル４００における或る画素に着目し、その画素に対応する部分の値の変化を示している。即ち、（Ａ）は画像処理回路２００から入力されるディジタル画像信号Ｖｉにおける、（Ｃ）は階調補正用ＬＵＴ３１０から出力されるオフセット分Ｖｏｓ１における、（Ｄ）は加減算回路３２０から出力されるディジタル画像信号Ｖｓ１における、（Ｅ）は面内補正用演算回路３３０から出力されるオフセット分Ｖｏｓ２における、（Ｆ）は加減算回路３４０から出力されるディジタル画像信号Ｖｓ２における、（Ｇ）は交流駆動機能付きＤＡコンバータ３５０から出力されるアナログ画像信号Ｖｏにおける、それぞれ、上記着目画素に対応する部分の値の変化を示している。また、（Ｈ）は上記着目画素における画素電極１４４に供給される画素電極電圧Ｖｐ’の変化を示している。
【００５３】
前述したとおり、焼き付け抑制回路３００には、画像処理回路２００で処理されたディジタル画像信号Ｖｉが入力され、そのディジタル画像信号Ｖｉは、階調補正用ＬＵＴ３１０と加減算回路３２０にそれぞれ入力される。例えば、このディジタル画像信号Ｖｉが８ビットで、その階調が１６進数表記で「００」から「ＦＦ」までの２５６階調である場合に、上記着目画素に対応する部分の値、すなわち、階調レベルは、今、図４（Ａ）に示すように、０階調レベル（「００」）でもフル階調レベル（「ＦＦ」）でもなく、中間階調レベルであって、しかも、時間的に変化していないものとする。
【００５４】
また、焼き付け抑制回路３００には、画像処理回路２００から、ディジタル画像信号Ｖｉの他、極性指定信号ＩＮＶと、後述する位置指定信号ＰＯＳが入力されており、このうち、極性指定信号ＩＮＶは、加減算回路３２０，３４０及び交流駆動機能付きＤＡコンバータ３５０に入力されている。この極性指定信号ＩＮＶは、上記した交流駆動（即ち、画素電極電圧を対向電極電圧に対して、例えば、フレーム走査周期毎に極性反転させる。）を行うために、正極性（＋）か，負極性（−）かをフレーム走査周期毎に指定する信号であって、画像処理回路２００において、前述した表示クロックに基づいて生成される。
【００５５】
一方、階調補正用ＬＵＴ３１０には、予め、ディジタル画像信号の階調レベル毎に、その階調レベルに対応する対向電極電圧の最適値と対向電極電圧の実際の値との差分に相当するオフセット分が、ディジタル値として格納されている。例えば、ディジタル画像信号Ｖｉが、前述したとおり２５６階調である場合には、２５６個のオフセット分のデータが格納されていることになる。なお、格納されるオフセット分の値は、対向電極電圧の実際の値のいかんによって、正の値となる場合も、負の値となる場合もあり得る。
【００５６】
階調補正用ＬＵＴ３１０は、入力されたディジタル画像信号Ｖｉに基づいて、そのディジタル画像信号Ｖｉの階調レベルに対応するオフセット分Ｖｏｓ１を読み出して、加減算回路３２０に出力する。例えば、上記着目画素について、ディジタル画像信号Ｖｉの対応する値、すなわち、階調レベルが、図４（Ａ）に示すごとくであるとすると、階調補正用ＬＵＴ３１０は、その階調レベルに対応するオフセット分Ｖｏｓ１として、図４（Ｃ）に示すような値を読み出して出力する。
【００５７】
加減算回路３２０は、入力されたディジタル画像信号Ｖｉに階調補正用ＬＵＴ３１０からのオフセット分Ｖｏｓ１を、極性指定信号ＩＮＶが示す極性に応じて付加し、階調レベルに関して焼き付け抑制のための補正を行ったディジタル画像信号Ｖｓ１を出力する。例えば、上記着目画素について、ディジタル画像信号Ｖｉが図４（Ａ）に示すごとくであり、オフセット分Ｖｏｓ１が図４（Ｃ）に示すごとくであるとすると、加減算回路３２０では、極性指定信号ＩＮＶが負極性である場合には、ディジタル画像信号Ｖｉからオフセット分Ｖｏｓ１を減算し、正極性である場合には、ディジタル画像信号Ｖｉにオフセット分Ｖｏｓ１を加算し、結果として、図４（Ｄ）に示すような補正されたディジタル画像信号Ｖｓ１を得る。なお、図４（Ｄ）において、一点鎖線は、上記のような補正が行われない場合のディジタル画像信号を示している。
【００５８】
ところで、前述のごとく画像処理回路２００から入力された位置指定信号ＰＯＳは、面内補正用演算回路３３０に入力される。この位置指定信号ＰＯＳは、液晶パネル４００の画面内における表示位置を示す信号であって、具体的には、或る瞬間において、画像処理回路２００から入力されたディジタル画像信号Ｖｉが、画面内のどの位置の画素を表示するために用いられるのかを示している。この位置指定信号ＰＯＳは、画像処理回路２００において、ディジタル画像信号をフレームメモリから読み出す際の読み出しアドレスに基づいて生成される。
【００５９】
一方、面内補正用メモリ３３５には、予め、液晶パネル４００の画面内における代表的な複数の画素について、それぞれ、その画素位置における対向電極電圧の最適値と対向電極電圧の実際の値との差分に相当するオフセット分が、ディジタル値として格納されている。なお、格納されるオフセット分の値は、対向電極電圧の実際の値のいかんによって、正の値となる場合も、負の値となる場合もあり得る。
【００６０】
従って、面内補正用演算回路３３０は、入力された位置指定信号ＰＯＳに基づいて、その位置指定信号ＰＯＳの示す表示位置、すなわち、画素位置が、前述した代表的な画素の位置である場合には、面内補正用メモリ３３５から、その画素位置に対応するオフセット分を読み出し、オフセット分Ｖｏｓ２として加減算回路３４０に出力する。一方、位置指定信号ＰＯＳの示す表示位置、すなわち、画素位置が、代表的な画素の位置でない場合には、面内補正用メモリ３３５から、その画素位置の近傍に位置する代表的な複数の画素について、各々の画素位置に対応するオフセット分をそれぞれ読み出し、その読み出した複数のオフセット分に基づいて補間演算を行って、その演算結果をオフセット分Ｖｏｓ２として加減算回路３４０に出力する。例えば、入力された位置指定信号ＰＯＳが表示位置として、上記着目画素の位置を示している場合、面内補正用演算回路３３０は、上記着目画素の位置に対応するオフセット分Ｖｏｓ２として、図４（Ｅ）に示すような値を読み出して出力する。
【００６１】
加減算回路３４０は、補正されたディジタル画像信号Ｖｓ１に、今度は面内補正用演算回路３３０からのオフセット分Ｖｏｓ２を、極性指定信号ＩＮＶが示す極性に応じて付加し、画素位置に関して焼き付け抑制のための補正をさらに行ったディジタル画像信号Ｖｓ２を出力する。例えば、上記着目画素について、ディジタル画像信号Ｖｓ１が図４（Ｄ）に示すごとくであり、オフセット分Ｖｏｓ２が図４（Ｅ）に示すごとくであるとすると、加減算回路３４０では、加減算回路３２０の場合と同様に、極性指定信号ＩＮＶが負極性である場合には、ディジタル画像信号Ｖｓ１からオフセット分Ｖｏｓ２を減算し、正極性である場合には、ディジタル画像信号Ｖｓ１にオフセット分Ｖｏｓ２を加算し、結果として、図４（Ｆ）に示すような補正されたディジタル画像信号Ｖｓ２を得る。
【００６２】
すなわち、図４（Ｆ）に示すディジタル画像信号Ｖｓ２では、負極性の部分に対応する値をＶｓ２−、正極性の部分に対応する値をＶｓ２＋とすると、下式（２）に示す関係が得られる。
【００６３】
Ｖｓ２−＝Ｖｉ−（Ｖｏｓ１＋Ｖｏｓ２）
Ｖｓ２＋＝Ｖｉ＋（Ｖｏｓ１＋Ｖｏｓ２）　　　　　　　　　　　　（２）
【００６４】
なお、図４（Ｆ）において、一点鎖線は、上記のような補正が行われない場合のディジタル画像信号を示している。
【００６５】
交流駆動機能付きＤＡコンバータ３５０は、加減算回路３４０からディジタル画像信号Ｖｓ２を入力し、アナログ画像信号Ｖｏに変換して出力する。その際、極性指定信号ＩＮＶが示す極性に応じて、フレーム走査周期毎に極性反転させて、液晶の交流駆動を行うことが可能な信号に変換して、アナログ画像信号Ｖｏとして出力する。例えば、液晶パネル４００がノーマリホワイトの場合、上記着目画素について、加減算回路３４０から入力されるディジタル画像信号Ｖｓ２が、図４（Ｆ）に示すごとくであるとすると、交流駆動機能付きＤＡコンバータ３５０は、極性指定信号ＩＮＶが負極性である場合、図４（Ｇ）に示すように、下側の「００」を基準にして、負極性の部分に対応する値Ｖｓ２−を正の向きに与え、逆に、正極性である場合には、上側の「００」を基準にして、正極性の部分に対応する値Ｖｓ２＋を負の向きに与えて、ディジタル／アナログ変換を行うと共に、極性反転を行っている。なお、図４（Ｇ）において、一点鎖線は、前述のような焼き付け抑制のための補正が行われない場合のアナログ画像信号を示している。
【００６６】
従って、交流駆動機能付きＤＡコンバータ３５０から出力されるアナログ画像信号Ｖｏとしては、前述のような焼き付け抑制のための補正が行われない場合（一点鎖線）と比較して、信号全体がオフセット分（Ｖｏｓ１＋Ｖｏｓ２）だけ、電圧が低くなる側にレベルシフトすることになる。
【００６７】
以上のようにして得られたアナログ画像信号Ｖｏは、液晶パネル４００に入力されて、前述したとおり、図５（Ａ）に示す信号線ＤＬに供給され、その画像信号Ｖｏのうち、例えば、上記着目画素に対応する画素信号Ｖｏｐは、ＴＦＴスイッチ１４２により、サンプリング期間Ｔｓにおいて、画素電極電圧Ｖｐ’として画素容量Ｃｐｅに書き込まれ、ホールド期間Ｔｈにおいて、画素電極電圧Ｖｐ’が保持される。この結果、上記着目画素の画素電極１４４には、図４（Ｈ）に示すような補正された画素電極電圧Ｖｐ’が供給される。なお、図４（Ｈ）において、一点鎖線は、上記のような補正が行われない場合の画素電極電圧を示している。
【００６８】
すなわち、図３において述べたとおり、対向電極電圧がＶｃｏｍである時に、画素電極１４４に補正された画素電極電圧Ｖｐ’が供給されることにより、上記着目画素に実際に印加される電圧は、画素電極１４４に補正されていない画素電極電圧が供給され、対向電極電圧として最適値Ｖｏｔｃｏｍが供給された場合と等価となるため、着目画素に実際に印加される平均電圧は０Ｖとなり、ＤＣオフセットが印加されることがなくなり、結果として、画面の焼き付けを抑制することができる。
【００６９】
以上のような焼き付け抑制のための処理を、上記着目画素だけでなく、全ての画素について同様に行うことにより、液晶パネル４００の画面全体において、画面の焼き付けを抑制することが可能となる。
【００７０】
なお、当然ながら、これらの焼き付け抑制のための処理は、Ｒ，Ｇ，Ｂ毎に、それぞれの液晶パネルについて、それぞれの液晶パネルに対応したオフセット分に基づいて、それぞれの焼き付け抑制回路によって実行される。
【００７１】
Ｄ．対向電極電圧の最適値の検出方法：
さて、画像信号の階調レベルが変化した際の各階調レベル毎における、対向電極電圧の最適値Ｖｏｔｃｏｍや、液晶パネルの画面内における表示位置が変化した際の各画素位置毎における、対向電極電圧の最適値Ｖｏｔｃｏｍは、以下のような方法によって求めることができる。
【００７２】
例えば、階調レベルについては、画像信号として或る階調レベルの信号を液晶パネル４００に与えて、液晶パネル４００における対向電極電圧を変化させ、液晶パネル４００の画面内における特定の画素領域からの光出力を検出し、その光出力のフリッカが最小となる時の対向電極電圧を、その階調レベルに対応する最適値Ｖｏｔｃｏｍとする。これを、画像信号の各階調レベルについて、それぞれ求めるようにする。
【００７３】
このようにして求めた対向電極電圧の最適値Ｖｏｔｃｏｍの一例としては、例えば、以下のようになる。すなわち、Ｒに対応する液晶パネルでは、１００％輝度に対応する階調レベルの場合、対向電極電圧の最適値Ｖｏｔｃｏｍは６．６０Ｖとなり、５０％輝度に対応する階調レベルの場合は、１００％輝度の場合の＋１０ｍＶとなり、０％輝度に対応する階調レベルの場合は、１００％輝度の場合の＋７０ｍＶとなる。また、Ｇに対応する液晶パネルでは、１００％輝度に対応する階調レベルの場合、対向電極電圧の最適値Ｖｏｔｃｏｍは６．４８Ｖとなり、５０％輝度に対応する階調レベルの場合は、１００％輝度の場合の＋３０ｍＶとなり、０％輝度に対応する階調レベルの場合は、１００％輝度の場合の＋１４０ｍＶとなる。さらに、Ｂに対応する液晶パネルでは、１００％輝度に対応する階調レベルの場合、対向電極電圧の最適値Ｖｏｔｃｏｍは６．５９Ｖとなり、５０％輝度に対応する階調レベルの場合は、１００％輝度の場合の＋１０ｍＶとなり、０％輝度に対応する階調レベルの場合は、１００％輝度の場合の＋１００ｍＶとなる。
【００７４】
また、画素位置については、画像信号として特定の階調レベルの信号を液晶パネル４００に与えて、液晶パネル４００における対向電極電圧を変化させ、液晶パネル４００の画面内における或る画素から得られる光出力を検出し、その光出力のフリッカが最小となる時の対向電極電圧を、その画素に対応する最適値Ｖｏｔｃｏｍとする。これを、画面内における各画素について、それぞれ求める。
【００７５】
なお、１つの画素から得られる光出力の検出が難しい場合には、その画素の周辺に位置する画素も含めた複数の画素から成る画素領域について、光出力を検出し、そのような画素領域毎に、対応する最低値Ｖｏｔｃｏｍを求めるようにしても良い。
【００７６】
Ｅ．変形例：
なお、本発明は上記した実施例や実施形態に限られるものではなく、その要旨を逸脱しない範囲において種々の態様にて実施することが可能である。
【００７７】
上記した実施例においては、画像信号の階調レベルに応じて変化するオフセット分を出力するオフセット出力部は、階調補正用ＬＵＴ３１０によって構成したが、例えば、画像信号の階調レベルの変化と、各階調レベル対応するオフセット分の変化と、の間に所定の関係が見いだせる場合には、面内補正用演算回路３３０及び面内補正用メモリ３３５の場合と同様に、代表的な階調レベルに対応するオフセット分だけをＬＵＴに格納しておき、他の階調レベルに対応するオフセット分は、演算回路によって補正演算により求めるようにしてもよい。
【００７８】
上記した実施例においては、加減算回路３２０，３４０において、画像信号にオフセット分を付加した後に、交流駆動機能付きＤＡコンバータ３５０において、液晶の交流駆動が可能な信号への変換を行うようにしていたが、本発明はこれに限定されるものではなく、交流駆動可能な信号への変換を行った後に、その変換の行われた画像信号にオフセット分を付加するようにしてもよい。
【００７９】
上記した実施例においては、交流駆動機能付きＤＡコンバータ３５０において、ディジタル画像信号をアナログ画像信号に変換すると共に、交流駆動可能な信号への変換を行うようにしていたが、ディジタル／アナログ変換処理と、交流駆動変換処理を別々の回路で行うようにしてもよい。
【００８０】
上記した実施例では、液晶パネル４００がノーマリホワイトであることを前提として説明したが、液晶パネル４００がノーマリブラックである場合にも、本発明を適用できることは言うまでもない。
【００８１】
上記した実施例では、いわゆる３板式の液晶プロジェクタに、本発明を適用した場合について説明したが、２板式あるいは４板式の液晶プロジェクタに、本発明を適用することも可能である。その場合にも、各液晶パネル毎に、対応する焼き付け抑制回路を用意して、焼き付け抑制のための処理を行うようにすればよい。また液晶プロジェクタに特に有効な発明であるが、もちろん通常の液晶表示装置（反射型であるか直視型であるかを問わない）に適用することも可能である。
【図面の簡単な説明】
【図１】本発明の一実施例としての焼き付き抑制回路が適用される液晶プロジェクタの要部構成を示すブロック図である。
【図２】図１における信号処理系の構成を示すブロック図である。
【図３】本発明における焼き付け抑制の原理を説明するための説明図である。
【図４】図２の焼き付け抑制回路３００における要部信号の変化を示すタイミングチャートである。
【図５】液晶パネルにおける任意の１画素の等価回路と、この１画素に印加される電圧の波形を示す説明図である。
【符号の説明】
１００…ＡＤコンバータ
１４２…ＴＦＴスイッチ
１４４…画素電極
１４６…対向電極
２００…画像処理回路
３００…焼き付け抑制回路
３１０…階調補正用ＬＵＴ
３２０，３４０…加減算回路
３３０…面内補正用演算回路
３３５…面内補正用メモリ
３５０…交流駆動機能付きＤＡコンバータ
４００…液晶パネル

Claims

液晶パネルにおける画面の焼き付けを抑制するための焼き付け抑制回路であって、
画像信号の階調レベルに応じて変化するオフセット分を出力するオフセット出力部と、
少なくとも前記オフセット分を前記画像信号に付加するオフセット付加部と、
前記オフセット分の付加された前記画像信号を、所定の周期で液晶の交流駆動を行うことが可能な信号に変換する交流駆動変換部と、
を備え、
変換して得られた前記画像信号を前記液晶パネルに供給すると共に、
前記オフセット分は、前記液晶パネルにおいて、前記画像信号の階調レベルに対応する対向電極電圧の最適値と、前記対向電極電圧の実際の値と、の差分に相当する値であることを特徴とする焼き付け抑制回路。
液晶パネルにおける画面の焼き付けを抑制するための焼き付け抑制回路であって、
前記液晶パネルの画面内において、表示位置となる画素位置に応じて変化するオフセット分を出力するオフセット出力部と、
少なくとも前記オフセット分を画像信号に付加するオフセット付加部と、
前記オフセット分の付加された前記画像信号を、所定の周期で液晶の交流駆動を行うことが可能な信号に変換する交流駆動変換部と、
を備え、
変換して得られた前記画像信号を前記液晶パネルに供給すると共に、
前記オフセット分は、前記液晶パネルにおいて、前記画面内における画素位置に対応する対向電極電圧の最適値と、前記対向電極電圧の実際の値と、の差分に相当する値であることを特徴とする焼き付け抑制回路。
請求項１または請求項２に記載の焼き付け抑制回路において、
前記オフセット出力部から出力される前記オフセット分と、前記オフセット付加部において前記オフセット分の付加される画像信号は、何れもディジタル信号であることを特徴とする焼き付け抑制回路。
請求項３に記載の焼き付け抑制回路において、
前記オフセット出力部は、メモリを含むことを特徴とする焼き付け抑制回路。
請求項３に記載の焼き付け抑制回路において、
前記交流駆動変換部は、前記画像信号をディジタル信号からアナログ信号に変換するディジタル／アナログ変換部を備えることを特徴とする焼き付け抑制回路。
液晶パネルにおける画面の焼き付けを抑制するための焼き付け抑制回路であって、
所定のオフセット分を画像信号に付加するオフセット付加部と、
画像信号を、所定の周期で液晶の交流駆動を行うことが可能な信号に変換する交流駆動変換部と、
を備え、
前記オフセット分が付加され、前記交流駆動変換のなされた前記画像信号を前記液晶パネルに供給すると共に、
前記オフセット分は、前記液晶パネルにおける、前記画像信号の階調レベルに応じて変化する対向電極電圧の最適値と、前記対向電極電圧の実際の値と、の差分に相当する第１のオフセット分と、前記液晶パネルの画面内において、表示位置となる画素位置に応じて変化する前記対向電極電圧の最適値と、前記対向電極電圧の実際の値と、の差分に相当する第２のオフセット分のうち、少なくとも一方を含むことを特徴とする焼き付け抑制回路。
請求項１ないし請求項６のうちの任意の１つに記載の焼き付け抑制回路を備えたことを特徴とする、液晶パネルを用いたプロジェクタ。
複数の液晶パネルを備え、各液晶パネル毎に、請求項１から６いずれかに記載の焼き付け制御回路をそれぞれ対応して設けたことを特徴とする請求項８記載のプロジェクタ。
液晶パネルにおける画面の焼き付けを抑制するための焼き付け抑制方法であって、
（ａ）所定のオフセット分を画像信号に付加する工程と、
（ｂ）画像信号を、所定の周期で液晶の交流駆動を行うことが可能な信号に変換する工程と、
（ｃ）前記オフセット分が付加され、前記交流駆動変換のなされた前記画像信号を前記液晶パネルに供給する工程と、
を備え、
前記オフセット分は、前記液晶パネルにおける、前記画像信号の階調レベルに応じて変化する対向電極電圧の最適値と、前記対向電極電圧の実際の値と、の差分に相当する第１のオフセット分と、前記液晶パネルの画面内において、表示位置となる画素位置に応じて変化する前記対向電極電圧の最適値と、前記対向電極電圧の実際の値と、の差分に相当する第２のオフセット分のうち、少なくとも一方を含むことを特徴とする焼き付け抑制回路。
請求項１ないし請求項６のうちの任意の１つに記載の焼き付け抑制回路を備えたことを特徴とする、液晶表示装置。