JP2008166744A - 半導体装置及びその作製方法 - Google Patents

半導体装置及びその作製方法 Download PDF

Info

Publication number
JP2008166744A
JP2008166744A JP2007313006A JP2007313006A JP2008166744A JP 2008166744 A JP2008166744 A JP 2008166744A JP 2007313006 A JP2007313006 A JP 2007313006A JP 2007313006 A JP2007313006 A JP 2007313006A JP 2008166744 A JP2008166744 A JP 2008166744A
Authority
JP
Japan
Prior art keywords
silicon layer
insulating layer
layer
island
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007313006A
Other languages
English (en)
Other versions
JP5348874B2 (ja
JP2008166744A5 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Kazuko Ikeda
佳寿子 池田
Shinya Sasagawa
慎也 笹川
Hideomi Suzawa
英臣 須沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2007313006A priority Critical patent/JP5348874B2/ja
Publication of JP2008166744A publication Critical patent/JP2008166744A/ja
Publication of JP2008166744A5 publication Critical patent/JP2008166744A5/ja
Application granted granted Critical
Publication of JP5348874B2 publication Critical patent/JP5348874B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】ＳＯＩ基板を用いて作製した半導体装置において、島状に設けられたシリコン層の端部に起因する不良を防止し、信頼性の向上した半導体装置及びその作製方法を提供する。
【解決手段】支持基板上に絶縁層、島状のシリコン層が順に積層されたＳＯＩ基板と、島状のシリコン層の一表面上及び側面に設けられたゲート絶縁層と、ゲート絶縁層を介して島状のシリコン層上に設けられたゲート電極と、を有する構造とする。このとき、ゲート絶縁層は、島状のシリコン層の一表面上と比較して、島状のシリコン層の側面と接する領域の誘電率を小さくする。
【選択図】図１

Description

本発明は、ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板を用いて作製した半導体装置及びその作製方法に関する。
近年、ＶＬＳＩ技術が飛躍的な進歩を遂げる中で、高速化、低消費電力化を実現するＳＯＩ構造が注目されている。この技術は、従来バルク単結晶シリコンで形成されていた電界効果トランジスタ（ＦＥＴ；Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）の活性領域（チャネル形成領域）を、薄膜単結晶シリコンとする技術である。
ＳＯＩ構造に用いる基板は、代表的には単結晶シリコン基板上に埋め込み酸化膜層を介して薄膜シリコン層を形成している。よって、ＳＯＩ基板を用いてＭＯＳ型電界効果トランジスタ（ＭＯＳＦＥＴ；Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）を作製すると、従来のバルク単結晶シリコン基板を用いる場合よりも寄生容量を小さくでき、高速化に有利になることが知られている。
ＳＯＩ基板を用いた従来の薄膜トランジスタの模式図を図１２に示す。図１２（Ａ）は薄膜トランジスタの上面図を示し、図１２（Ｂ）は図１２（Ａ）における破線Ｏ−Ｐ間の断面図、図１２（Ｃ）は図１２（Ａ）における破線Ｑ−Ｒ間の断面図に相当する。なお、図１２（Ａ）では薄膜トランジスタを構成する薄膜等を一部省略している。
図１２に示す薄膜トランジスタは、支持基板９０００上に絶縁層９００２とシリコン層９００６が順に積層形成されたＳＯＩ基板９００５を用いて形成されている。シリコン層９００６は島状に形成されており、当該シリコン層９００６上にはゲート絶縁層９００４を介してゲート電極として機能する導電層９０１２が形成されている。また、シリコン層９００６は、ゲート絶縁層９００４を介して導電層９０１２と重なる領域に形成されたチャネル形成領域９００８と、ソース領域又はドレイン領域として機能する不純物領域９０１０とを有している。
特開２００５−０１９８５９号公報
しかしながら、上記のようなＳＯＩ基板を用いた薄膜トランジスタは、島状のシリコン層の端部に起因して様々な不良が生じる。例えば、ＳＯＩ基板を用いる場合、熱酸化法を用いてシリコン層の表面を酸化してゲート絶縁層を形成することができる。熱酸化法を用いれば良好な絶縁層を得ることができるが、シリコン層の端部からも酸化が進んで、図１２（Ｂ）の破線９００７で示すように、ゲート絶縁層９００４がシリコン層の端部に入り込んで形成されてしまう問題がある。
また、シリコン層を島状に形成する際のエッチング工程やフッ酸等を用いた洗浄工程などの影響で、シリコン層の下層に設けられた絶縁層が除去されてしまうことがある。特に、シリコン層を薄膜化した場合は、その影響が顕著になる。このとき、図１２（Ｃ）の破線９００９で示すように、シリコン層の端部付近においてゲート絶縁層の被覆性が悪くなりやすい。
一方、ゲート絶縁層を、熱酸化法ではなくＣＶＤ法やスパッタリング法を用いて形成する場合は、シリコン層の端部に段差があるため、シリコン層の端部におけるゲート絶縁層の被覆性が悪くなりやすい。
シリコン層の端部においてゲート絶縁層の被覆が十分に行えない場合、ゲート電極を形成する導電層との短絡や、リーク電流が発生する恐れがある。また、ゲート絶縁層の被覆不良は、素子やゲート絶縁層の静電破壊（ＥＳＤ；Ｅｌｅｃｔｒｏ Ｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ）等の要因ともなる。特に、薄膜トランジスタの低消費電力化や動作速度を向上させるため、ゲート絶縁層の薄膜化が望まれており、ゲート絶縁層を薄く設けた場合にはシリコン層の端部の被覆不良がより顕著な問題となる。さらに、ゲート絶縁層を薄膜化していくと静電破壊の問題も深刻となる。
また、島状のシリコン層の端部、特にゲート電極を形成する導電層及びシリコン層が重畳する領域では、コーナー部（角部）で電界集中によるリーク電流が発生しやすい問題もある。
上記のようなシリコン層の端部に起因する問題が生じると、薄膜トランジスタの動作特性が劣化し、信頼性も低下してしまう。また、半導体装置の製造において歩留まりが低下し、製造コストの増加につながる。本発明はこのような問題を鑑みてなされたものであり、信頼性の向上した新規な構造の半導体装置及びその作製方法を提供することを課題とする。
本発明の半導体装置の構成は、支持基板上に絶縁層、島状のシリコン層が順に積層されたＳＯＩ基板と、島状のシリコン層の一表面上及び側面に設けられたゲート絶縁層と、ゲート絶縁層を介して島状のシリコン層上に設けられ、島状のシリコン層を横断するように設けられたゲート電極と、を有し、ゲート絶縁層は、島状のシリコン層の一表面上と比較して、島状のシリコン層の側面と接する領域の誘電率が小さいことを特徴とする。
また、本発明の半導体装置の他の構成は、支持基板上に絶縁層、島状のシリコン層が順に積層されたＳＯＩ基板と、島状のシリコン層の一表面上及び側面に設けられたゲート絶縁層と、ゲート絶縁層を介して島状のシリコン層上に設けられ、島状のシリコン層を横断するように設けられたゲート電極と、を有し、ゲート絶縁層は、少なくともゲート電極と重なる領域において、島状のシリコン層の一表面上と比較して、島状のシリコン層の側面と接する領域の誘電率が小さいことを特徴とする。
また、本発明の半導体装置の他の構成は、支持基板上に絶縁層、島状のシリコン層が順に積層されたＳＯＩ基板と、島状のシリコン層の一表面上及び側面に設けられたゲート絶縁層と、ゲート絶縁層を介して島状のシリコン層上に設けられ、島状のシリコン層を横断するように設けられたゲート電極と、を有し、ゲート絶縁層は、島状のシリコン層の一表面上と比較して、島状のシリコン層の側面と接する領域の厚さが厚く、且つ、誘電率が小さいことを特徴とする。
また、本発明の半導体装置の他の構成は、支持基板上に絶縁層、島状のシリコン層が順に積層されたＳＯＩ基板と、島状のシリコン層の一表面上及び側面に設けられたゲート絶縁層と、ゲート絶縁層を介して島状のシリコン層上に設けられ、島状のシリコン層を横断するように設けられたゲート電極と、を有し、ゲート絶縁層は、少なくともゲート電極と重なる領域において、島状のシリコン層の一表面上と比較して、島状のシリコン層の側面と接する領域の厚さが厚く、且つ、誘電率が小さいことを特徴とする。
また、上記構成において、ゲート絶縁層は、島状のシリコン層の側面と接する領域の厚さが、島状のシリコン層の一表面上の厚さの１倍より大きく３倍以下であることが好ましい。つまり、ゲート絶縁層は、島状のシリコン層の一表面上の厚さをｔ１、島状のシリコン層の側面と接する領域の厚さをｔ２とし、ｔ１＜ｔ２≦３ｔ１を満たすことが好ましい。
また、上記構成において、島状のシリコン層の一表面上及び側面に設けられたゲート絶縁層は、島状のシリコン層の一表面上に接して設けられた第１の絶縁層と、島状のシリコン層の側面と接して設けられた第２の絶縁層と、から形成されていてもよい。
また、上記構成において、島状のシリコン層の一表面上及び側面に設けられたゲート絶縁層は、島状のシリコン層の一表面上に設けられた第１の絶縁層と、島状のシリコン層の側面に設けられた第２の絶縁層及び第３の絶縁層と、から形成されていてもよい。
また、上記構成において、島状のシリコン層の端部は、テーパ角が４５°以上９５°未満であることが好ましい。
また、上記構成において、ＳＯＩ基板はＳＩＭＯＸ（ｓｅｐａｒａｔｉｏｎ ｂｙ ｉｍｐｌａｎｔｅｄ ｏｘｙｇｅｎ）基板を用いてもよいし、貼り合わせ基板を用いてもよい。
また、本発明の半導体装置の作製方法の一は、ＳＯＩ基板のシリコン層を島状に形成し、島状のシリコン層の一表面上及び側面に接して第１の絶縁層を形成し、第１の絶縁層を島状のシリコン層の一表面が露出するまで選択的に除去して、島状のシリコン層の側面と接する第２の絶縁層を形成し、島状のシリコン層の一表面及び第２の絶縁層に接して第３の絶縁層を形成し、第３の絶縁層を介して島状のシリコン層の一表面上に、島状のシリコン層を横断するようにゲート電極層を形成することを特徴とする。
また、上記作製方法において、島状のシリコン層は、端部のテーパ角が４５°以上９５°未満となるように形成することが好ましい。
また、本発明の半導体装置の作製方法の一は、ＳＯＩ基板のシリコン層を島状に形成して第１のシリコン層を形成し、第１のシリコン層の一表面及び側面に接して第１の絶縁層を形成し、第１の絶縁層を島状の第１のシリコン層の一表面が露出するまで選択的に除去して、第１のシリコン層の側面と接する第２の絶縁層を形成するとともに、第１のシリコン層の上層に非晶質領域を形成し、第１のシリコン層に形成された非晶質領域を除去して島状の第２のシリコン層を形成し、第２のシリコン層及び第２の絶縁層に接して第３の絶縁層を形成し、第３の絶縁層を介して第２のシリコン層の一表面上に、第２のシリコン層を横断するようにゲート電極層を形成することを特徴とする。
また、本発明の半導体装置の作製方法の一は、ＳＯＩ基板のシリコン層を島状に形成して第１のシリコン層を形成し、第１のシリコン層の一表面及び側面に接して第１の絶縁層を形成し、第１のシリコン層及び第１の絶縁層を垂直方向を主体とした異方性エッチングにより薄膜化して、島状の第２のシリコン層及び第２のシリコン層の側面と接する第２の絶縁層を形成し、第２のシリコン層及び第２の絶縁層に接して第３の絶縁層を形成し、第３の絶縁層を介して第２のシリコン層の一表面上に、第２のシリコン層を横断するようにゲート電極層を形成することを特徴とする。
また、上記作製方法において、第１のシリコン層を膜厚６０ｎｍ乃至７０ｎｍの範囲で形成し、第２のシリコン層を膜厚２０ｎｍ乃至３０ｎｍの範囲で形成することができる。
また、第２のシリコン層の端部は、テーパ角が４５°以上９５°未満となるように形成することが好ましい。
また、上記作製方法において、第２の絶縁層及び第３の絶縁層は、ゲート絶縁層として形成する。また、第２の絶縁層は、第３の絶縁層と比較して誘電率が小さい層を形成することが好ましい。
また、上記作製方法において、ゲート電極層を形成した後、熱処理を行ってもよい。
また、ＳＯＩ基板はＳＩＭＯＸ法で形成される基板を用いてもよいし、貼り合わせ法で形成される基板を用いてもよい。
本発明を適用することで、チャネル形成領域を有するシリコン層の端部に起因する不良を低減させることができる。よって、シリコン層の端部の特性により半導体装置に及ぼす影響を低減することができ、信頼性の向上した半導体装置を提供することができる。また、半導体装置の製造において、歩留まりを向上させることが可能になる。
本発明の実施の形態について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなく、その形態及び詳細を様々に変更しうることは、当業者であれば容易に理解される。したがって、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる場合がある。
（実施の形態１）
図１は、本発明に係る半導体装置の主要な構成を説明するための上面図及び断面図である。図１は、特に薄膜トランジスタの構成を示しており、図１（Ａ）は上面図、図１（Ｂ）は図１（Ａ）における破線Ｏ−Ｐ間の断面図、図１（Ｃ）は図１（Ａ）における破線Ｑ−Ｒ間の断面図を示している。なお、図１（Ａ）は、一部薄膜等を省略している。
図１に示す薄膜トランジスタ１２０は、ＳＯＩ基板１０５を用いて形成されている。薄膜トランジスタ１２０は、ＳＯＩ基板１０５のシリコン層１０６と、シリコン層１０６の側面と接して設けられた絶縁層１０８と、シリコン層１０６の一表面上に設けられた絶縁層１１０と、該絶縁層１１０を介してシリコン層１０６上に設けられた導電層１１２と、で構成される。
ＳＯＩ基板１０５は、ＳＩＭＯＸ法や貼り合わせ法で形成した基板を用いる。本実施の形態では、支持基板１００上に絶縁層１０２、シリコン層１０６が順に形成されたものを用いる。
シリコン層１０６は、島状に形成されている。また、シリコン層１０６は、ＳＯＩ基板１０５の表面シリコン層を利用するため、単結晶シリコンで形成される。シリコン層１０６の膜厚は、１０ｎｍ乃至１５０ｎｍ、好ましくは３０ｎｍ乃至１００ｎｍ、又は１０ｎｍ乃至３０ｎｍの範囲で形成するとよい。
また、シリコン層１０６の端部は垂直形状に近くなるように形成されているのが好ましい。具体的には、テーパ角が４５°以上９５°未満、好ましくはテーパ角が６０°以上９５°未満となるように形成されているとよい。シリコン層１０６の端部を垂直に近い形状とすることで、ゲート電極として機能する導電層１１２とシリコン層１０６の端部が重畳する領域において、シリコン層１０６の端部と、導電層１１２と、が、シリコン層１０６の側面と接するゲート絶縁層を介して形成してしまう寄生チャネルを低減することができる。これは、シリコン層の端部を垂直に近い形状とすることで、シリコン層の端部を緩やかなテーパ角（例えば、テーパ角４５°以下）を有するテーパ形状とするよりも、シリコン層全体の面積においてシリコン層の端部が占める面積を減少させることができるためである。なお、寄生チャネルは、チャネル形成領域において、ソース領域とドレイン領域とを結ぶ方向にほぼ平行に形成されるチャネルに対して垂直又は筋交いに交差する方向で、且つチャネル形成領域の端部に形成されるチャネルを示す。寄生チャネルが形成されるとリーク電流の発生につながるため、シリコン層の端部を垂直形状に近い形状に加工して寄生チャネルを防止することは、完成する半導体装置の特性のバラツキを低減し、信頼性を向上させるのに非常に効果的である。
また、テーパ角とはテーパ形状を有する層において、当該テーパ形状を有する層の側面と、当該テーパ形状を有する層の底面と、がなす傾斜角を示す。なお、シリコン層１０６の端部をテーパ角が３０°以上８５°未満、又は４５°以上６０°未満の緩やかなテーパ形状としてもよい。シリコン層１０６の端部をテーパ形状として、コーナー部（角部）を緩やかにすることにより、該コーナー部に電界が集中することを緩和することができる。
なお、本明細書において、シリコン層の「端部」とは、島状に形成されたシリコン層の縁部分（エッジ部分）を示す。シリコン層の「側面」とは、シリコン層の縁部分の面を示す。
シリコン層１０６は、チャネル形成領域１１４と、ソース領域又はドレイン領域として機能する不純物領域１１６と、を有する。不純物領域１１６には、一導電型を付与する不純物元素が添加されている。また、チャネル形成領域１１４に、トランジスタの閾値電圧を制御するために、一導電型を付与する不純物元素が添加されていてもよい。チャネル形成領域１１４は、絶縁層１１０を介して導電層１１２と略一致する領域のシリコン層１０６に形成されており、不純物領域１１６の間に位置するものである。
また、シリコン層１０６に、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域として機能する低濃度不純物領域を形成してもよい。低濃度不純物領域は、チャネル形成領域と、ソース領域又はドレイン領域として機能する不純物領域との間に形成することができる。また、低濃度不純物領域は、ソース領域又はドレイン領域として機能する不純物領域と比較して、不純物濃度が低いものとする。
シリコン層１０６の側面と接して絶縁層１０８が形成されている。また、シリコン層１０６の一表面上及び絶縁層１０８上に、絶縁層１１０が形成されている。絶縁層１０８及び絶縁層１１０は、薄膜トランジスタ１２０のゲート絶縁層として機能する。すなわち、本発明に係るゲート絶縁層は、一体物ではなく複数の絶縁層の複合物で構成される。なお、複数の絶縁層の境界は明確なものでなくともよい。
ゲート絶縁層を、シリコン層１０６の側面と接する絶縁層１０８、並びにシリコン層１０６の一表面及び絶縁層１０８と接する絶縁層１１０で形成することで、シリコン層１０６の端部におけるゲート絶縁層の被覆性を良好にすることができる。よって、シリコン層１０６の端部におけるゲート絶縁層の被覆不良に起因した不良を防止することができる。
また、絶縁層１０８及び絶縁層１１０にて形成されるゲート絶縁層は、シリコン層１０６の一表面上に形成された領域と比較して、シリコン層１０６の側面と接する領域の膜厚が厚いことが好ましい。例えば、シリコン層１０６の一表面上からの垂直線とゲート絶縁層の最表面との交点までの距離を膜厚ｔ１する。シリコン層１０６の側面からの垂直線とゲート絶縁層の最表面との交点までの距離を膜厚ｔ２とする。このとき、ゲート絶縁層は、膜厚ｔ１＜膜厚ｔ２を満たすことが好ましい。例えば、ｔ１＜ｔ２≦３ｔ１を満たすことができる。なお、シリコン層１０６の側面と接する領域の膜厚、例えばシリコン層１０６の側面からの垂直線とゲート絶縁層の最表面との交点までの距離である膜厚ｔ２は、一定値であるとは限らない。この場合は、膜厚ｔ１と比較して、膜厚ｔ２の最小値が同じ或いは膜厚ｔ１より大きいことが好ましい。ゲート絶縁層によりシリコン層１０６の端部を十分に被覆する、好ましくはシリコン層１０６の側面と接する領域の膜厚を厚くすることで、シリコン層１０６の端部に掛かる電界を緩和することができ、リーク電流の発生を防止することができる。
また、絶縁層１０８及び絶縁層１１０にて形成されるゲート絶縁層は、シリコン層１０６の一表面上に形成された領域と比較して、シリコン層１０６の側面と接する領域の誘電率が小さいことが好ましい。例えば、絶縁層１１０と比較して、絶縁層１０８の誘電率を小さくすることで、シリコン層１０６の側面と接する領域のゲート絶縁層の誘電率を小さくすることができる。好ましくは、絶縁層１０８を誘電率４以下の低誘電率材料を用いて形成するとよい。ゲート絶縁層において、シリコン層１０６の一表面上と比較して、シリコン層１０６の側面と接する領域の誘電率を小さくすることで、シリコン層１０６の端部、特にコーナー部（角部）に電界が集中することを緩和できる。その結果、ゲート絶縁層に局所的に過度な電界が掛かることを防止でき、ゲート絶縁層の絶縁不良を防止することができる。よって半導体装置を歩留まり良く製造することができ、完成する半導体装置の信頼性を向上させることができる。
なお、ここでは、絶縁層１０８は、島状に形成されたシリコン層１０６の周囲を囲うように、シリコン層１０６の側面と接して形成されている。また、絶縁層１０８は、シリコン層１０６の上面が露出するように開口部を有しているともいえる。
なお、上述したように、シリコン層を島状に形成した場合は、シリコン層の端部に起因する様々な不良が生じやすい。なかでも、ゲート電極と重畳するシリコン層の端部、さらにはゲート電極と重畳するシリコン層の端部に形成されたチャネル形成領域端部（チャネル形成領域とソース領域又はドレイン領域として機能する不純物領域との境界付近）は不良が生じやすく、静電破壊等の影響も受けやすい。この要因としては、チャネル形成領域端部及びゲート電極が、両者が重畳する領域においてチャネル形成領域端部（シリコン層の端部）の側面と接するゲート絶縁層を介して寄生チャネルを形成しやすいこと、チャネル形成領域において中央付近と比較して端部（ソース領域又はドレイン領域として機能する不純物領域との境界付近）に高い電圧が加わること、上層に形成されるゲート電極層（導電層）を加工する際にエッチング等の影響を受けること、シリコン層の端部においてゲート絶縁層が局所的に薄くなること等が挙げられる。したがって、少なくともゲート電極層とシリコン層との端部が重畳する領域において、シリコン層の側面と接して絶縁層を形成することで、絶縁破壊や静電破壊、リーク電流等の不良を低減することが可能である。例えば、図１６（Ａ）乃至（Ｃ）に示すように、島状に形成されたシリコン層１０６の端部とゲート電極として機能する導電層１１２が重畳する領域において、シリコン層１０６の側面と接する絶縁層２０８が形成されていればよい。図１６（Ａ）は上面図を示し、図１６（Ｂ）は図１６（Ａ）における破線Ｏ−Ｐ間の断面図、図１６（Ｃ）は図１６（Ａ）における破線Ｑ−Ｒ間の断面図に相当する。ここでは、絶縁層２０８は、導電層１１２とシリコン層１０６の端部が重畳する領域及びその近傍のみに形成されている。よって、図１６（Ｂ）ではシリコン層１０６の側面に絶縁層２０８が形成されておらず、図１６（Ｃ）ではシリコン層１０６の側面と接して絶縁層２０８が形成されている。
図１６（Ａ）乃至（Ｃ）に示すように、少なくとも、ゲート電極として機能する導電層とシリコン層の端部とが重畳する領域においてシリコン層の側面と接する絶縁層を形成することで、シリコン層の端部及びゲート電極として機能する導電層との短絡を防止することができる。例えば、図１７に示すように、シリコン層１０６下の絶縁層１０２が、シリコン層１０６の端部付近で除去されていても、シリコン層１０６の側面と接する絶縁層２１８を形成することで、シリコン層１０６の端部を十分に被覆することができる。特に、本発明を適用してゲート絶縁層の被覆性を向上させることは、ゲート絶縁層の膜厚が数ｎｍ乃至数１０ｎｍの範囲で、シリコン層の膜厚よりも薄い場合に効果的である。また、本発明を適用することでシリコン層の端部に電界が集中することを緩和することができ、リーク電流を防止・低減することができる。特に、ゲート絶縁層において、シリコン層の一表面上と比較してシリコン層の側面と接する領域の誘電率を小さくすることで、局所的に電界が掛かることを緩和できるため、効果的である。以上のように、シリコン層の側面、特にゲート電極として機能する導電層とシリコン層の端部とが重畳する領域におけるシリコン層の側面と接して絶縁層を形成することで、完成する半導体装置の信頼性、及び動作特性を高めることができる。
絶縁層１０８及び絶縁層１１０は、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化アルミニウム、ＳｉＯＦ（フッ素含有酸化シリコン）、ＳｉＯＣ（炭素含有酸化シリコン）、ＤＬＣ（ダイヤモンドライクカーボン）、ポーラスシリカ等の材料を用いて、単層構造、又は積層構造で形成することができる。また、絶縁層１０８及び絶縁層１１０は同じ材料を用いて形成してもよいし、異なる材料を用いて形成してもよい。本実施の形態では、絶縁層１０８は酸化シリコン層を用いて形成し、絶縁層１１０は窒化シリコン層で形成する。
なお、絶縁層１０８は、絶縁層１１０と比較して誘電率が小さい材料を用いて形成するのが好ましい。また、絶縁層１０８は、ＳｉＯＦ、ＳｉＯＣ、ＤＬＣ、ポーラスシリカ等の誘電率がおよそ４以下の低誘電率材料を用いて形成することが好ましい。なお、誘電率４以下の低誘電率材料はｌｏｗ−ｋ材料ともいわれ、ｌｏｗ−ｋ材料を用いて作製される膜はｌｏｗ−ｋ膜といわれている。このように、絶縁層１１０と比較して誘電率が小さい材料を用いて絶縁層１０８を形成することで、シリコン層の一表面上と比較して、シリコン層の側面と接する領域のゲート絶縁層の誘電率を小さくすることができる。
絶縁層１１０を介してシリコン層１０６上にゲート電極として機能する導電層１１２が形成されている。導電層１１２は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、又はニオブ（Ｎｂ）等の金属元素、又は当該金属元素を含む合金材料若しくは化合物材料を用いて形成することができる。化合物材料としては、窒素化合物、酸素化合物、炭素化合物、ハロゲン化合物などを用いることができ、具体的には窒化タングステン、窒化チタン、窒化アルミニウム等が挙げられる。導電層１１２は、これらの材料のうち１つ又は複数を用いて、単層構造、又は積層構造で形成する。また、導電層１１２は、リン等の一導電型を付与する不純物元素を添加した多結晶シリコンを用いて形成してもよい。
次に、図１に示す薄膜トランジスタ１２０の作製方法について、図２を用いて具体的に説明する。
まず、ＳＯＩ基板１０５を準備する。ここでは、支持基板１００上に絶縁層１０２、シリコン層１０４が順に積層形成されたものを用いる（図２（Ａ１）、（Ａ２）参照）。
本発明には、公知のＳＯＩ基板を用いることができ、その作製方法や構造は特に限定されるものではない。ＳＯＩ基板としては、代表的にはＳＩＭＯＸ基板や貼り合わせ基板が挙げられる。また、貼り合わせ基板の例として、ＥＬＴＲＡＮ（登録商標）、ＵＮＩＢＯＮＤ（登録商標）、等が挙げられる。
例えば、ＳＩＭＯＸ基板は、単結晶シリコン基板１１に酸素イオン１２を注入し、１３００℃以上で熱処理して埋め込み酸化膜（ＢＯＸ；Ｂｕｒｉｅｄ Ｏｘｉｄｅ）層１４を形成することにより、表面に薄膜シリコン層１６を形成し、ＳＯＩ構造を得ることができる。薄膜シリコン層１６は、埋め込み酸化膜層１４により、単結晶シリコン基板１１と絶縁分離されている（図２６（Ａ）、（Ｂ）参照）。また、埋め込み酸化膜層形成後に、さらに熱酸化するＩＴＯＸ（Ｉｎｔｅｒｎａｌ Ｔｈｅｒｍａｌ Ｏｘｉｄａｔｉｏｎ））と呼ばれる技術を用いることもできる。
一方、貼り合わせ基板は、酸化膜層２２を介して２枚の単結晶シリコン基板（第１単結晶シリコン基板２０、第２単結晶シリコン基板２４）を貼り合わせ、一方の単結晶シリコン基板を貼り合わせた面ではない方の面から薄膜化することにより、表面に薄膜シリコン層２６を形成し、ＳＯＩ構造を得ることができる。酸化膜層２２は、一方の基板（ここでは第１単結晶シリコン基板２０）を熱酸化して形成することができる。また、２枚の単結晶シリコン基板は、接着剤なしで直接貼り合わせることができる。例えば、第１単結晶シリコン基板２０を熱処理して酸化膜層２２を形成した後、第２単結晶シリコン基板２４と重ね合わせ、８００℃以上、好ましくは１１００℃程度で熱処理することにより、貼り合わせ界面での化学結合により、２枚の基板を接着することができる。その後、第２単結晶シリコン基板２４を、接着されていない方の面から研磨して所望の厚さの薄膜シリコン層２６を形成することができる（図２６（Ｃ）、（Ｄ）、（Ｅ）参照）。なお、貼り合わせ後に第２単結晶シリコン基板２４を研磨せずに、第２単結晶シリコン基板２４の所定の深さの領域に水素イオン注入して微小ボイドを形成し、当該微小ボイドの熱処理による成長を利用して基板を劈開するＳｍａｒｔ−Ｃｕｔ（登録商標）法と呼ばれる技術を用いることもできる。また、第２単結晶シリコン基板を研磨後、小型のプラズマエッチング装置で局所的に制御しながら基板をエッチングして薄膜化するＰＡＣＥ（Ｐｌａｓｍａ Ａｓｓｉｓｔｅｄ Ｃｈｅｍｉｃａｌ Ｅｔｃｈｉｎｇ）と呼ばれる技術を用いることもできる。
本実施の形態で示すＳＯＩ基板１０５において、支持基板１００は図２６に示す単結晶シリコン基板に相当し、絶縁層１０２は埋め込み酸化膜層又は酸化膜層に相当し、シリコン層１０４は表面に形成される薄膜シリコン層に相当する。
シリコン層１０４は、ＳＯＩ基板１０５の表面シリコン層であり、単結晶シリコン層である。ＳＯＩ基板１０５の表面シリコン層の膜厚は、ＳＯＩ基板１０５の作製時に研磨量、イオン注入の深さ等の条件を制御することによって、適宜選択することができる。例えば、膜厚４０ｎｍ乃至２００ｎｍの範囲の表面シリコン層を形成することができる。本実施の形態では、シリコン層は、膜厚膜厚１０ｎｍ乃至１５０ｎｍの範囲、好ましくは３０ｎｍ乃至１００ｎｍ、又は１０ｎｍ乃至３０ｎｍの範囲で形成する。
次に、シリコン層１０４を選択的にエッチングして、島状のシリコン層１０６を形成する（図２（Ｂ１）、（Ｂ２）参照）。このとき、シリコン層１０６は、端部が垂直形状となるように形成してもよいし、端部がテーパ形状となるように形成してもよい。シリコン層１０６の端部の形状は、エッチング条件等を変化させることにより、適宜選択することができる。好ましくはシリコン層１０６の端部をテーパ角が４５°以上９５°未満、より好ましくはテーパ角が６０°以上９５°未満となるように形成するとよい。シリコン層１０６の端部を垂直に近い形状とすることで寄生チャネルを低減することができる。
次に、シリコン層１０６を覆うように絶縁層１０７（以下、第１の絶縁層１０７ともいう）を形成する（図２（Ｃ１）、（Ｃ２）参照）。第１の絶縁層１０７は、ＣＶＤ法やスパッタリング法を用いて、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、ＳｉＯＦ、ＳｉＯＣ、ＤＬＣ、ポーラスシリカ等の材料を用いて形成する。
第１の絶縁層１０７は、シリコン層１０６の端部を十分に被覆できる膜厚で形成する。第１の絶縁層１０７の膜厚は、下層に形成されているシリコン層１０６の膜厚の１．５倍乃至３倍の範囲の厚さで形成するのが好ましい。
次に、第１の絶縁層１０７を、垂直方向を主体とした異方性エッチングを行うことにより選択的にエッチングし、シリコン層１０６の側面と接する絶縁層１０８（以下、第２の絶縁層１０８ともいう）を形成する（図３（Ａ１）、（Ａ２）参照）。
第１の絶縁層１０７を、垂直方向を主体として異方性のエッチングを行っていくと、シリコン層１０６の一表面上および絶縁層１０２上に形成されている第１の絶縁層１０７から徐々にエッチングされていく。なお、シリコン層１０６の一表面上及び絶縁層１０２上には、ほぼ同じ膜厚の第１の絶縁層１０７が形成されている。よって、シリコン層１０６の一表面が露出したところでエッチングを停止させることにより、シリコン層１０６の側面と接する領域及びその付近のみに第１の絶縁層１０７を残すことができる。残存する第１の絶縁層１０７は、第２の絶縁層１０８に相当する。なお、シリコン層１０６の端部を垂直形状に近い形状としておくことで、シリコン層１０６の側面と接する領域及びその付近のみに第１の絶縁層１０７を残すことが容易になる。つまり、第２の絶縁層１０８を容易に形成することができる。
第１の絶縁層１０７のエッチング方法は、垂直方向を主体とした異方性エッチングを行えるものであれば特に限定されない。例えば、反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）を利用することができる。また、反応性イオンエッチングは、プラズマ発生法により、平行平板方式、マグネトロン方式、２周波方式、ＥＣＲ方式、ヘリコン方式、ＩＣＰ方式などに分類される。このとき用いるエッチングガスは、第１の絶縁層１０７と、それ以外の層（シリコン層１０６）とでエッチング選択比が高く取れるものを選択すればよい。絶縁層を選択的にエッチングする際には、例えば、ＣＨＦ３、ＣＦ４、Ｃ４Ｆ８、Ｃ２Ｆ６、ＮＦ３等のフッ素系のガスを用いることができる。その他、ＨｅやＡｒやＸｅなどの不活性ガス、又はＯ２ガス、Ｈ２ガスを適宜加えてもよい。
第２の絶縁層１０８の形状は、薄膜を形成する材料、エッチング条件等を適宜選択することにより変更することができる。本実施の形態では、第２の絶縁層１０８は、底面（絶縁層１０２と接する面）からの垂直方向の高さがシリコン層１０６と略一致するように形成している。また、第２の絶縁層１０８は、シリコン層１０６の側面と接しない面を湾曲状に形成している。具体的には、任意の曲率を有し、接するシリコン層１０６の側面に対して凸形状に湾曲するように形成している。もちろん、本発明は特に限定されず、第２の絶縁層１０８は丸みを帯びた形状でなく、角を有する形状としてもよい。好ましくは、第２の絶縁層１０８のコーナー部を緩やかな形状とすると、上層に積層される層（ここでは、絶縁層１１０）の被覆性を良好にすることができる。なお、エッチング条件とは、エッチングガスの種類、各ガスの流量比の他、基板を載置した電極に印加される電力量、基板が載置した電極の電極温度、チャンバー内圧力等を示す。
次に、シリコン層１０６及び第２の絶縁層１０８上に絶縁層１１０（以下、第３の絶縁層１１０ともいう）を形成する（図３（Ｂ１）、（Ｂ２）参照）。第３の絶縁層１１０は、ＣＶＤ法やスパッタリング法により、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化アルミニウム等の材料を用いて形成する。また、第３の絶縁層１１０は、これらの材料のうち１つ又は複数を用いて、単層構造又は積層構造で形成する。第３の絶縁層１１０は、膜厚１ｎｍ乃至５０ｎｍ、好ましくは膜厚１ｎｍ乃至２０ｎｍ、より好ましくは１ｎｍ乃至１０ｎｍの範囲で形成する。本実施の形態では、第３の絶縁層１１０として酸化窒化シリコン層を膜厚２０ｎｍで形成する。
また、第３の絶縁層１１０は、プラズマ処理による固相酸化若しくは固相窒化で形成することもできる。例えば、シリコン層１０６及び第２の絶縁層１０８を、プラズマ処理により酸化又は窒化して、第３の絶縁層１１０を形成することができる。
プラズマ処理による固相酸化処理若しくは固相窒化処理は、マイクロ波（代表的には２．４５ＧＨｚ）等の高周波で励起され、電子密度が１×１０１１ｃｍ−３以上１×１０１３ｃｍ−３以下、且つ電子温度が０．５ｅＶ以上１．５ｅＶ以下のプラズマを利用して行うことが好ましい。固相酸化処理若しくは固相窒化処理において、５００℃以下の温度において、緻密な絶縁層を形成すると共に実用的な反応速度を得るためである。
プラズマ処理によりシリコン層１０６及び第２の絶縁層１０８の表面を酸化する場合には、酸素を含む雰囲気下（例えば、酸素（Ｏ２）、オゾン（Ｏ３）、亜酸化窒素（Ｎ２Ｏ）、一酸化窒素（ＮＯ）若しくは二酸化窒素（ＮＯ２）、及び希ガス（ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）の少なくとも１つを含む）を含む雰囲気下、又は酸素（Ｏ２）、オゾン（Ｏ３）、亜酸化窒素（Ｎ２Ｏ）、一酸化窒素（ＮＯ）若しくは二酸化窒素（ＮＯ２）と、水素（Ｈ２）と、希ガスと、を含む雰囲気下）で行う。また、プラズマ処理によりシリコン層１０６及び絶縁層１０８の表面を窒化する場合には、窒素を含む雰囲気下（例えば、窒素（Ｎ２）と希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）を含む雰囲気下、窒素と水素と希ガスを含む雰囲気下、又はＮＨ３と希ガスを含む雰囲気下）でプラズマ処理を行う。希ガスとしては、例えばＡｒを用いることが好ましい。また、ＡｒとＫｒを混合したガスを用いてもよい。
ここで、プラズマ処理を行うためのプラズマ処理装置１０８０の構成例を図１８に示す。当該プラズマ処理装置１０８０は、支持台１０８８と、ガスを供給するためのガス供給部１０８４、ガスを排気するために真空ポンプに接続する排気口１０８６、アンテナ１０９８、誘電体板１０８２、プラズマ発生用の高周波を入力する高周波供給部１０９２を有している。被処理体１０１０は、支持台１０８８によって保持される。また、支持台１０８８に温度制御部１０９０を設けることによって、被処理体１０１０の温度を制御することも可能である。被処理体１０１０は、プラズマ処理をする基体であり、本実施の形態では支持基板１００上に絶縁層１０２、島状のシリコン層１０６を順に形成した積層体に相当する。
以下、図１８に示すプラズマ処理装置１０８０を用いてシリコン層表面に絶縁層を形成する具体例を述べる。なお、プラズマ処理とは、基板、シリコン層、絶縁層、導電層に対する酸化処理、窒化処理、酸化窒化処理、水素化処理、表面改質処理を範疇に含んでいる。これらの処理は、その目的に応じて、ガス供給部１０８４から供給するガスを選択すれば良い。
まず、図１８に示すプラズマ処理装置１０８０の処理室内を真空にする。そして、ガス供給部１０８４から希ガス、酸素又は窒素を含むガスを供給する。被処理体１０１０は室温、若しくは温度制御部１０９０により１００℃以上５５０℃以下の範囲で加熱する。被処理体１０１０と誘電体板１０８２との間隔（以下、電極間隔ともいう）は、２０ｍｍ以上２００ｍｍ以下（好ましくは２０ｍｍ以上６０ｍｍ以下）程度である。
次に、高周波供給部１０９２からアンテナ１０９８に高周波を入力する。ここでは、高周波としてマイクロ波（周波数２．４５ＧＨｚ）を入力する。そしてマイクロ波をアンテナ１０９８から誘電体板１０８２を通して処理室内に入力することによって、プラズマ１０９４を生成し、当該プラズマ１０９４によって酸素ラジカル（ＯＨラジカルを含む場合もある）又は窒素ラジカル（ＮＨラジカルを含む場合もある）を生成する。このとき、プラズマ１０９４は、供給されたガスによって生成される。
マイクロ波の入力によりプラズマ１０９４を生成すると、低電子温度（３ｅＶ以下、好ましくは１．５ｅＶ以下）で高電子密度（１×１０１１ｃｍ−３以上）のプラズマを生成することができる。具体的には、電子温度が０．５ｅＶ以上１．５ｅＶ以下、且つ電子密度が１×１０１１ｃｍ−３以上１×１０１３ｃｍ−３以下のプラズマ生成することが好ましい。なお、本明細書では、マイクロ波の入力により生成された低電子温度で高電子密度のプラズマを高密度プラズマともいう。また、高密度プラズマを利用してプラズマ処理を行うことを高密度プラズマ処理ともいう。
プラズマ１０９４により生成された酸素ラジカル（ＯＨラジカルを含む場合もある）又は窒素ラジカル（ＮＨラジカルを含む場合もある）によって、被処理体１０１０に形成されたシリコン層の表面が酸化又は窒化されて絶縁層が形成される。このとき、供給するガスにアルゴンなどの希ガスを混合させると、希ガスの励起種により酸素ラジカルや窒素ラジカルを効率良く生成することができる。なお。供給ガスに希ガスを用いる場合、形成された絶縁層に希ガスが含まれる場合がある。プラズマで励起した活性なラジカルを有効に使うことにより、５００℃以下の低温で固相反応による酸化、窒化を行うことができる。
図１８に示す装置を用いた高密度プラズマ処理により形成される好適な第３の絶縁層１１０の一例は、酸素を含む雰囲気下のプラズマ処理によりシリコン層１０６の一表面上に３ｎｍ乃至６ｎｍの厚さで酸化シリコン層を形成し、その後窒素を含む雰囲気下でその酸化シリコン層の表面を窒化プラズマで処理した窒素プラズマ処理層を形成する。具体的には、まず、酸素を含む雰囲気下でのプラズマ処理によりシリコン層１０６の一表面上に３ｎｍ乃至６ｎｍの厚さで酸化シリコン層を形成する。その後、続けて窒素を含む雰囲気下でプラズマ処理を行うことにより酸化シリコン層の表面又は表面近傍に窒素濃度の高い窒素プラズマ処理層を設ける。なお、表面近傍とは、酸化シリコン層の表面から概略０．５ｎｍ乃至１．５ｎｍの範囲の深さをいう。例えば、窒素を含む雰囲気下でプラズマ処理を行うことによって、酸化シリコン層の表面から垂直方向に概略１ｎｍの深さに窒素を２０原子％乃至５０原子％の割合で含有した構造となる。また、高密度プラズマ処理により絶縁層１０８、絶縁層１０２の表面も酸化又は窒化することができる。
例えば、単結晶シリコンであるシリコン層１０６の表面をプラズマ処理で酸化することで、界面に歪みのない緻密な酸化層を形成することができる。また、当該酸化層をプラズマ処理で窒化することで、表層部の酸素を窒素に置換して窒化層を形成すると、さらに緻密化することができる。それにより絶縁耐圧が高い絶縁層を形成することができる。
いずれにしても、上記のようなプラズマ処理による固相酸化処理若しくは固相窒化処理を用いることで、９５０℃乃至１０５０℃の範囲で形成される熱酸化膜と同等な絶縁層を得ることができる。すなわち、半導体素子、特に薄膜トランジスタや不揮発性記憶素子のゲート絶縁膜として機能する絶縁層として信頼性の高い絶縁層を形成することができる。
次に、第３の絶縁層１１０を介してシリコン層１０６上にゲート電極として機能する導電層１１２を形成する（図３（Ｃ１）、（Ｃ２）参照）。導電層１１２は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、又はニオブ（Ｎｂ）等の金属元素、又は当該金属元素を含む合金材料若しくは化合物材料を用いて形成することができる。また、リン等の一導電型を付与する不純物元素が添加された多結晶シリコンに代表される半導体材料を用いて形成することもできる。導電層１１２は、これらの材料を用いてＣＶＤ法やスパッタリング法により全面に形成した後、選択的にエッチングして所望の形状に加工することができる。また、導電層１１２は、単層構造でもよいし積層構造としてもよい。導電層１１２は、膜厚１００ｎｍ乃至１０００ｎｍ、好ましくは膜厚２００ｎｍ乃至８００ｎｍ、より好ましくは３００ｎｍ乃至５００ｎｍの範囲で形成する。
次に、シリコン層１０６に対して一導電型を付与する不純物元素を選択的に添加し、チャネル形成領域１１４と、ソース領域又はドレイン領域として機能する不純物領域１１６を形成する。ここでは、導電層１１２をマスクとして、一導電型を付与する不純物元素を添加する。一導電型を付与する不純物元素としては、ボロン（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）等のｐ型を付与する元素、リン（Ｐ）、ヒ素（Ａｓ）等のｎ型を付与する元素を用いることができる。
なお、シリコン層１０６に一導電型を付与する不純物元素を添加した後、熱処理を行うことにより、添加した不純物元素を活性化することが好ましい。熱処理は、レーザビームの照射、又はＲＴＡ若しくはファーネスアニール炉を用いて行うことができる。具体的には、４００℃乃至７００℃、好ましくは５００℃乃至５５０℃の温度範囲で熱処理を行うとよい。また、熱処理は窒素雰囲気下で行うことが好ましい。例えば、５５０℃４時間の加熱を行うことにより、活性化を行うことができる。また、第１の絶縁層１０７を選択的にエッチングして第２の絶縁層１０８を形成する際、エッチング条件やそれぞれの薄膜を形成する材料や膜厚等により、シリコン層１０６の一部が非晶質化する場合がある。この場合、熱処理を行うことにより、活性化とともにシリコン層の再結晶化を行うことができる。
以上により、本発明を適用した薄膜トランジスタ１２０を形成することができる。なお、本実施の形態で示したＴＦＴの構造は一例であり、図示した構造に限定されるものではない。例えば、直列に接続された少なくとも２つ以上のチャネル形成領域を含んだシリコン層と、それぞれのチャネル形成領域に電界を印加する少なくとも２つ以上のゲート電極層と、を有するマルチゲート構造を用いてもよい。また、ＴＦＴのシリコン層にＬＤＤ領域を形成してもよい。
また、本実施の形態ではゲート電極として単層の導電層を形成する例を示したが、本発明は特に限定されるものではない。ゲート電極の側面をテーパ形状にしてもよいし、ゲート電極を２層以上の導電層の積層構造としてもよい。また、ゲート電極を２層の導電層の積層構造として各層でテーパ角度が異なるようにしてもよい。また、ゲート電極として機能する導電層の側面に接して、サイドウォールともいわれる絶縁層を形成してもよい。
本発明を適用して作製した薄膜トランジスタは、島状のシリコン層の端部に起因する不良を低減させることができる。よって、信頼性の高い半導体装置を作製することができる。また、半導体装置を歩留まり良く製造することも可能になる。
なお、本実施の形態は、本明細書で示す他の実施の形態と、適宜組み合わせることができる。
（実施の形態２）
本実施の形態では、上記実施の形態１と異なる作製方法で半導体装置を作製する例について、図４乃至図６を用いて説明する。
図４（Ａ）は、本発明に係る半導体装置の主要な構成を説明するための上面図である。なお、図４（Ａ）は、一部薄膜等を省略している。
図４（Ａ）に示す半導体装置は、ＳＯＩ基板を用いて薄膜トランジスタが形成されている。ＳＯＩ基板の表面シリコン層は島状に形成されており、島状のシリコン層３１３を横断するように、ゲート電極を形成する導電層３１４が設けられている。また、島状のシリコン層３１３の側面と接して絶縁層３１０が設けられている。ここでは、島状のシリコン層３１３の全周囲を囲うように絶縁層３１０を設ける例を図示しているが、少なくとも導電層３１４及びシリコン層３１３が重畳する領域に島状のシリコン層３１３の側面と接する絶縁層を設ければよい。もちろん、導電層３１４及びシリコン層３１３が重畳する領域及びその近傍に、島状のシリコン層３１３の側面と接する絶縁層を設けてもよい。
シリコン層３１３には、チャネル形成領域と、ＬＤＤ領域として機能する一対の低濃度不純物領域３１７と、ソース領域又はドレイン領域として機能する一対の高濃度不純物領域３１８が形成されている。チャネル形成領域は、導電層３１４と略一致する領域のシリコン層３１３に形成されており、一対の高濃度不純物領域３１８の間に位置する。また、チャネル形成領域と高濃度不純物領域３１８の間に、低濃度不純物領域３１７が形成されている。
次に、図４（Ａ）に示す半導体装置の作製方法について説明する。ここでは、図４（Ａ）における破線Ｏ−Ｐ間の断面図、及び破線Ｑ−Ｒ間の断面図を用いて、具体的に説明する。
まず、支持基板３００上に絶縁層３０２、第１のシリコン層３０６が順に積層形成されたＳＯＩ基板３０５を準備する（図４（Ｂ１）、（Ｂ２）参照）。次に、第１のシリコン層３０６を覆うように第１の絶縁層３０８を形成する（図４（Ｃ１）、（Ｃ２）参照）。なお、第１の絶縁層３０８を形成するまでは、上記実施の形態１で示したＳＯＩ基板１０５、絶縁層１０７の説明に準じるため、簡略して説明する。
ＳＯＩ基板３０５は、ＳＩＭＯＸ基板や貼り合わせ基板等の公知のＳＯＩ基板を用いることができる。ＳＯＩ基板３０５の表面シリコン層を選択的にエッチングして、島状の第１のシリコン層３０６を形成する。第１のシリコン層３０６の膜厚は、１０ｎｍ乃至１５０ｎｍ、好ましくは３０ｎｍ乃至１００ｎｍ又は１０ｎｍ乃至３０ｎｍの範囲で形成するとよい。また、第１のシリコン層３０６の端部は垂直形状となるように形成してもよいし、端部がテーパ形状となるように形成してもよい。本実施の形態では、テーパ角が４５°以上９５°未満、より好ましくはテーパ角が６０°以上９５°未満と垂直形状に近くなるように形成する。第１のシリコン層３０６の端部のテーパを急峻にすることで、後に完成する半導体装置の寄生チャネルを低減することができる。なお、本発明は特に限定されず、第１のシリコン層３０６の端部をテーパ角が３０°以上８５°未満、又は４５°以上６０°未満の緩やかなテーパ形状としてもよい。
第１の絶縁層３０８は、ＣＶＤ法やスパッタリング法により、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化アルミニウム、ＳｉＯＦ、ＳｉＯＣ、ＤＬＣ、ポーラスシリカ等の材料を用いて形成する。また、第１の絶縁層３０８は、少なくとも第１のシリコン層３０６の端部を十分に被覆できる膜厚で形成する。第１の絶縁層３０８は、第１のシリコン層３０６と比較して１．５倍乃至３倍の膜厚で形成するのが好ましい。
また、第１の絶縁層３０８は、後にシリコン層の一表面上に形成する絶縁層３１２と比較して誘電率が小さい材料を用いて形成するのが好ましい。第１の絶縁層３０８は、後に完成する半導体装置においてシリコン層の側面と接する領域のゲート絶縁層を形成する。シリコン層を島状に形成した場合は、シリコン層の端部、特にコーナー部（角部）において電界が集中しやすい。シリコン層の端部に電界が集中すると、ゲート絶縁層の絶縁破壊やリーク電流の発生等の絶縁不良が起きやすくなる。そのため、シリコン層の側面と接する第１の絶縁層３０８を、後にシリコン層の一表面上に形成する絶縁層と比較して低い誘電率材料を用いて形成することで、局所的に過度な電界等のストレスがゲート絶縁層に加わることを防止できるため好ましい。
次に、第１の絶縁層３０８を、垂直方向を主体とした異方性エッチングを行うことにより選択的にエッチングして、第１のシリコン層３０６の側面と接する第２の絶縁層３１０を形成する。このとき、第１のシリコン層３０６の上層部が非晶質化して非晶質領域３１１が形成される（図５（Ａ１）、（Ａ２）参照）。
例えば、第１の絶縁層３０８として窒化酸化シリコン層を形成する。絶縁層３０２は酸化シリコン層とし、第１のシリコン層３０６は単結晶シリコン層とする。次に、垂直方向を主体とした異方性のドライエッチングで第１の絶縁層３０８をエッチングしていく。エッチングは、第１のシリコン層３０６の一表面上及び絶縁層３０２の一表面上に形成されている第１の絶縁層３０８から進行していく。なお、第１のシリコン層３０６の一表面上及び絶縁層３０２上には、ほぼ同じ膜厚で第１の絶縁層３０８が形成されている。よって、第１のシリコン層３０６の一表面が露出したところでエッチングを停止させることにより、第１のシリコン層３０６の側面と接する領域及びその付近のみに第１の絶縁層３０８を残すことができる。残存する第１の絶縁層３０８は、第２の絶縁層３１０に相当する。なお、第１のシリコン層３０６の端部を垂直形状に近い形状とする場合は、第１のシリコン層３０６の側面と接する領域及びその付近のみに、第２の絶縁層３１０を容易に形成することができる。また、本実施の形態では、第２の絶縁層３１０は、第１のシリコン層３０６と比較して、底面（絶縁層３０２と接する面）からの垂直方向の高さが略一致するように形成する。また、第２の絶縁層３１０は、第１のシリコン層３０６の側面と接しない面を、第１のシリコン層３０６の側面に対して凸形状に湾曲するように形成している。もちろん、本発明は特に限定されず、第２の絶縁層３１０は丸みを帯びた形状でなく、角を有する形状としてもよい。好ましくは、第２の絶縁層３１０のコーナー部を緩やかな形状とすることで、上層に積層される層（ここでは、絶縁層３１２）の被覆性を良好にすることができる。
第１の絶縁層３０８のエッチング方法は、垂直方向を主体とした異方性エッチングを行えるものであれば特に限定されない。例えば、平行平板方式、マグネトロン方式、２周波方式、ＥＣＲ方式、ヘリコン方式、又はＩＣＰ方式などの反応性イオンエッチングを用いることができる。エッチングガスは、第１の絶縁層３０８と、それ以外の層（第１のシリコン層３０６）とでエッチング選択比が高く取れるものを適宜選択すればよい。例えば、ＣＨＦ３、ＣＦ４、Ｃ４Ｆ８、Ｃ２Ｆ６、ＮＦ３等のフッ素系のガスを用いることにより、絶縁層を選択的にエッチングすることが可能である。その他、ＨｅやＡｒやＸｅなどの不活性ガス、又はＯ２ガス、Ｈ２ガスを適宜加えてもよい。なお、エッチング条件を適宜変更することにより、第２の絶縁層３１０の形状を制御することができる。本実施の形態では、第１の絶縁層３０８のエッチングは、ＩＣＰ方式の反応性イオンエッチングにより、エッチングガスとしてＣＨＦ３ガスおよびＨｅガスを用いて行う。
非晶質領域３１１は、第１の絶縁層３０８を異方性ドライエッチングする際に、プラズマ等のエネルギーの影響により第１のシリコン層３０６の上層部が非晶質化されて形成される。非晶質領域３１１は、第１のシリコン層３０６の膜厚や第１の絶縁層３０８を形成する材料、又は第１の絶縁層３０８のエッチング条件等を制御することにより形成することができる。非晶質領域３１１は、第１のシリコン層３０６の０．２倍乃至０．６倍、好ましくは０．３乃至０．５倍程度の膜厚となるように形成する。なお、非晶質領域３１１は、第１のシリコン層３０６の一表面上から底面（絶縁層３０２と接する面）に向かって形成される。
次に、第１のシリコン層３０６の上層部に形成された非晶質領域３１１を選択的にエッチングして、第２のシリコン層３１３を形成する。次に、第２の絶縁層３１０及び第２のシリコン層３１３を覆うように第３の絶縁層３１２を形成する（図５（Ｂ１）、（Ｂ２）参照）。
第２のシリコン層３１３は、第１のシリコン層３０６の上層部に形成された非晶質領域３１１を選択的にエッチングすることで形成される。第１のシリコン層３０６は単結晶シリコンであり、当該第１のシリコン層３０６は、第１の絶縁層３０８のエッチングにより第２の絶縁層３１０を形成する際に、上層部が非晶質化されて非晶質シリコン層が形成される。このとき形成される非晶質シリコン層は、本実施の形態の非晶質領域３１１に相当する。よって、非晶質領域３１１である非晶質シリコン層を選択的にエッチングすることで、第２のシリコン層３１３として単結晶シリコン層が残存する。なお、第２のシリコン層３１３は、端部のテーパ角が４５°以上９５°未満、より好ましくはテーパ角が６０°以上９５°未満と垂直形状に近くなるように形成するとよい。また、第１のシリコン層３０６の側面と接して形成された第２の絶縁層３１０は、非晶質領域３１１のエッチング後もそのまま残存し、第２のシリコン層３１３に対して凸状に突き出た状態となる。
非晶質領域３１１のエッチング方法は、非晶質領域３１１とその他の絶縁層（例えば、第２の絶縁層３１０、絶縁層３０２）とのエッチング選択比が高く取れるものであれば、特に限定されない。なお、非晶質シリコン層と単結晶シリコン層とはエッチング選択比が低いため、予め非晶質領域３１１の膜厚をある程度制御して形成し、非晶質領域３１１が形成されていると推定される深さまで、第１のシリコン層３０６を垂直方向にエッチングする。エッチング方法としては、例えば、平行平板方式、マグネトロン方式、２周波方式、ＥＣＲ方式、ヘリコン方式、ＩＣＰ方式などの反応性イオンエッチングを用いることができる。このとき適用するエッチングガスは、非晶質領域３１１とその他の絶縁層とのエッチング選択比を高く取れるものであればよい。例えば、Ｃｌ２等の塩素系のガス、又はＨＢｒガスを用いることができる。また、ＨＢｒガス及びＣｌ２ガスの混合ガスを用いてもよい。その他、ＨｅやＡｒなどの不活性ガスを適宜加えてもよい。本実施の形態では、エッチングガスとしてＣｌ２ガスを用いて、非晶質領域３１１を選択的にエッチングする。
第３の絶縁層３１２は、ＣＶＤ法やスパッタリング法により、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化アルミニウム等の材料を用いて形成する。第３の絶縁層３１２は、これらの材料のうち１つ又は複数を用いて、単層構造又は積層構造で形成する。また、第３の絶縁層３１２は、実施の形態１で示したような高密度プラズマ処理による第２のシリコン層３１３、或いは第２のシリコン層３１３及び第２の絶縁層３１０の固相酸化若しくは固相窒化で形成することもできる。第３の絶縁層３１２は、膜厚１ｎｍ乃至５０ｎｍ、好ましくは膜厚１ｎｍ乃至２０ｎｍ、より好ましくは１ｎｍ乃至１０ｎｍの範囲で形成する。
以上までで形成される第２の絶縁層３１０及び第３の絶縁層３１２は、ゲート絶縁層として機能する。すなわち、本発明に係るゲート絶縁層は、一体物ではなく複数の絶縁層の複合物で形成される。このように、シリコン層の側面と接する第２の絶縁層３１０を形成することで、シリコン層の端部においてゲート絶縁層の被覆性を良好にすることができる。例えば、シリコン層を島状に加工する際のエッチングや様々な工程に付随するフッ酸等を用いた洗浄により、シリコン層の端部下及びその付近の絶縁層（支持基板上の絶縁層）が除去された場合でも、シリコン層を十分に被覆することができる。よって、シリコン層の端部におけるゲート絶縁層の被覆不良に起因したシリコン層とゲート電極層の短絡、リーク電流の発生、静電破壊等を防止することができる。
なお、第２の絶縁層３１０及び第３の絶縁層３１２で構成されるゲート絶縁層は、第２のシリコン層３１３の一表面上に形成された領域と比較して、第２のシリコン層３１３の側面と接する領域の膜厚が厚いことが好ましい。例えば、第２のシリコン層３１３の一表面上からの垂直線とゲート絶縁層の最表面との交点までの距離を膜厚ｔ１する。第２のシリコン層３１３の側面からの垂直線とゲート絶縁層の最表面との交点までの距離を膜厚ｔ２とする。ゲート絶縁層は、膜厚ｔ１＜膜厚ｔ２を満たすことが好ましい。第２のシリコン層３１３の側面と接する領域の膜厚は一定値であるとは限らないが、この場合は、膜厚ｔ１と比較して、膜厚ｔ２の最小値が同じ、或いは膜厚ｔ１より大きいことが好ましい。このようにすることで、シリコン層の端部をゲート絶縁層により十分に被覆することができる。
また、第２の絶縁層３１０及び第３の絶縁層３１２で構成されるゲート絶縁層は、第２のシリコン層３１３の一表面上に形成された領域と比較して、第２のシリコン層３１３の側面と接する領域の誘電率が小さいことが好ましい。例えば、第３の絶縁層３１２と比較して、第２の絶縁層３１０の誘電率を小さくすることで、第２のシリコン層３１３の側面と接する領域のゲート絶縁層の誘電率を小さくすることができる。好ましくは、第２の絶縁層３１０を誘電率４以下の低誘電率材料を用いて形成するとよい。ゲート絶縁層において、シリコン層の一表面上と比較して、シリコン層の側面と接する領域の誘電率を小さくすることで、シリコン層の端部に電界が集中することを防止でき、ゲート絶縁層の絶縁不良を低減することができるため好ましい。
次に、第３の絶縁層３１２を介して第２のシリコン層３１３上にゲート電極として機能する導電層３１４を形成する。導電層３１４をマスクとして第２のシリコン層３１３に一導電型を付与する不純物元素を添加する。このとき第２のシリコン層３１３に形成される不純物領域は、後に形成するＬＤＤ領域の一部を構成する。
次に、導電層３１４の側面と接する絶縁層３１５を形成する。そして、絶縁層３１５及び導電層３１４をマスクとして、一導電型を付与する不純物元素を添加して、チャネル形成領域３１６、ＬＤＤ領域として機能する低濃度不純物領域３１７、ソース領域又はドレイン領域として機能する高濃度不純物領域３１８を形成する（図５（Ｃ１）、（Ｃ２）参照）。
導電層３１４は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、又はニオブ（Ｎｂ）等の金属元素、又は当該金属元素を含む合金材料若しくは化合物材料を用いて形成することができる。また、リン等の一導電型を付与する不純物元素が添加された多結晶シリコンに代表される半導体材料を用いて形成することもできる。導電層３１４は、これらの材料を用いてＣＶＤ法やスパッタリング法により全面に形成した後、選択的にエッチングして所望の形状に加工すればよい。また、導電層３１４は、単層構造又は積層構造で形成すればよく、膜厚１００ｎｍ乃至１０００ｎｍ、好ましくは膜厚２００ｎｍ乃至８００ｎｍ、より好ましくは３００ｎｍ乃至５００ｎｍの範囲で形成する。
絶縁層３１５は、ＣＶＤ法やスパッタリング法により、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン等の無機材料、有機樹脂などの有機材料を用いて、単層構造又は積層構造の絶縁層を形成する。当該絶縁層を、垂直方向を主体とした異方性エッチングにより選択的にエッチングして、導電層３１４の側面と接する絶縁層３１５を形成することができる。絶縁層３１５は、サイドウォールともいわれる。ここでは、絶縁層３１５は、導電層３１４の側面と接しない面を湾曲状に形成している。具体的には、任意の曲率を有し、接する導電層３１４の側面に対して凸形状に湾曲するように形成している。もちろん、本発明は特に限定されず、絶縁層３１５は丸みを帯びた形状でなく、角を有する形状としてもよい。なお、絶縁層３１５は、ＬＤＤ領域を形成する際のドーピング用マスクとしても機能する。
第２のシリコン層３１３には、チャネル形成領域３１６、低濃度不純物領域３１７、高濃度不純物領域３１８が形成されている。チャネル形成領域３１６は、第３の絶縁層３１２を介して導電層３１４と略一致する領域に形成される。低濃度不純物領域３１７は、第３の絶縁層３１２を介して絶縁層３１５と略一致する領域に形成され、且つ高濃度不純物領域３１８とチャネル形成領域３１６の間に形成される。なお、低濃度不純物領域３１７は、必ずしも設ける必要はない。
高濃度不純物領域３１８は、低濃度不純物領域３１７と比較して、高い濃度で不純物元素が添加されている。一導電型を付与する不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等のｎ型を付与する不純物元素、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等のｐ型を付与する不純物元素を用いることができる。
以上により、本発明を適用した薄膜トランジスタ３２０を形成することができる。
また、第２のシリコン層３１３に一導電型を付与する不純物元素を添加した後、熱処理を行うことにより、添加した不純物元素を活性化することができる。熱処理は、レーザビームの照射、又はＲＴＡ若しくはファーネスアニール炉を用いて行うことができる。具体的には４００℃乃至７００℃、好ましくは５００℃乃至５５０℃の温度範囲で熱処理を行うとよい。また、熱処理は窒素雰囲気下で行うことが好ましい。例えば、５５０℃４時間の加熱を行うことにより、活性化を行うことができる。また、第２のシリコン層３１３の一部に非晶質領域がある場合には、熱処理を行うことにより、不純物元素の活性化とともにシリコン層の再結晶化を行うこともできる。
また、図６（Ａ）乃至（Ｃ）、又は図６（Ｄ）乃至（Ｆ）に示すような作製方法を用いてＴＦＴを作製することもできる。なお、支持基板３００上に絶縁層３０２、島状の第１のシリコン層３０６が順に積層形成されたＳＯＩ基板３０５を用い、当該シリコン層３０６上に第１の絶縁層３０８を形成するまでは図４（Ｂ１）、（Ｃ１）と同じ方法であるため、説明は省略する。
まず、図６（Ａ）乃至（Ｃ）に示す作製方法について説明する。第１のシリコン層３０６上に第１の絶縁層３０８を形成した後（図４（Ｃ１）参照）、第１の絶縁層３０８を、垂直方向を主体とした異方性エッチングを行うことにより選択的にエッチングし、シリコン層３０６の側面と接する第２の絶縁層３３０を形成する。第１のシリコン層３０６の上層部は、非晶質化され非晶質領域３３１が形成される（図６（Ａ）参照）。このとき、第１のシリコン層３０６の側面と接する第２の絶縁層３３０が、第１のシリコン層３０６と比較して、底面（絶縁層３０２と接する面）からの垂直方向の高さが低くなるように、エッチング条件を制御する。好ましくは、第２の絶縁層３３０の底面からの垂直方向の高さが、第１のシリコン層３０６における底面から非晶質領域３３１までの高さと略一致するように形成するとよい。
第２の絶縁層３３０は、エッチングガスとして用いるガス種及びガス流量比等のエッチング条件を変更して所望の形状に加工することができる。例えば、第１の絶縁層３０８とその他の層（第１のシリコン層３０６）のエッチング選択比を高くし、選択的に第１の絶縁層３０８のエッチングが進行するようにすることで、第１のシリコン層３０６と比較して、第２の絶縁層３３０の底面から垂直方向の高さを低く形成することができる。つまり、非晶質領域３３１及び第２の絶縁層３３０が接しないようにすることも可能である。
次に、第１のシリコン層３０６の上層部に形成された非晶質領域３３１を選択的にエッチングして、第２のシリコン層３３２を形成する（図６（Ｂ）参照）。なお、非晶質領域３３１は、単結晶シリコン層である第１のシリコン層３０６とのエッチングの選択比が低いため、予め非晶質領域３３１の膜厚をある程度制御して形成し、非晶質領域３３１が形成されていると推定される深さまで、第１のシリコン層３０６を垂直方向にエッチングする。ここでは、第２の絶縁層３３０は、非晶質領域３３１と接しないように形成している。そのため、非晶質領域３３１のエッチング後に、第２の絶縁層３３０が凸状に突き出た状態とならないようにすることができる。
次に、第２のシリコン層３３２及び第２の絶縁層３３０上に第３の絶縁層３３４を形成する。第２の絶縁層３３０及び第３の絶縁層３３４は、ゲート絶縁層として機能する。次に、第３の絶縁層３３４を介して第２のシリコン層３３２上にゲート電極として機能する導電層３３６を形成する。導電層３３６をマスクとして第２のシリコン層３３２に一導電型を付与する不純物元素を添加する。このとき第２のシリコン層３３２に形成される不純物領域は、後に形成するＬＤＤ領域の一部を構成する。次に、導電層３３６の側面と接する絶縁層３３８を形成する。そして、絶縁層３３８及び導電層３３６をマスクとして、一導電型を付与する不純物元素を添加して、チャネル形成領域３４０、ＬＤＤ領域として機能する低濃度不純物領域３４２、ソース領域又はドレイン領域として機能する高濃度不純物領域３４４を形成する。以上により、ＴＦＴ３５０を形成することができる（図６（Ｃ）参照）。なお、第３の絶縁層３３４形成から導電層３３６及び絶縁層３３８を形成し、第２のシリコン層にチャネル形成領域３４０、低濃度不純物領域３４２、高濃度不純物領域３４４を形成するまでの方法は、図５（Ｂ１）、（Ｃ１）と同様であるので、説明は省略する。
次に、図６（Ｄ）乃至（Ｆ）に示す作製方法について説明する。第１のシリコン層３０６上に第１の絶縁層３０８を形成した後（図４（Ｃ１）参照）、第１の絶縁層３０８を、垂直方向を主体とした異方性エッチングを行うことにより選択的にエッチングし、第１のシリコン層３０６の側面と接する第２の絶縁層３１０を形成する。第１のシリコン層３０６の上層部は、非晶質化して非晶質領域３１１が形成される（図５（Ａ１）、図６（Ｄ）参照）。
次に、第１のシリコン層３０６の上層部に形成された非晶質領域３１１及び第２の絶縁層３１０を、垂直方向を主体とした異方性エッチングにより選択的にエッチングして、第２のシリコン層３６２及び第３の絶縁層３６０を形成する（図６（Ｅ）参照）。非晶質領域３１１及び第２の絶縁層３１０は、エッチング選択比を極力小さくした条件、つまりエッチング選択比が１に近くなる条件でエッチングする。このようにすることで、エッチングにより形成される第２のシリコン層３６２及び第３の絶縁層３６０は、底面（絶縁層３０２と接する面）からの垂直方向の高さを略一致させることができる。
次に、第２のシリコン層３６２及び第３の絶縁層３６０を覆うように第４の絶縁層３６４を形成する。第３の絶縁層３６０及び第４の絶縁層３６４は、ゲート絶縁層として機能する。次に、第４の絶縁層３６４を介して第２のシリコン層３６２上にゲート電極として機能する導電層３６６を形成する。導電層３６６をマスクとして第２のシリコン層３６２に一導電型を付与する不純物元素を添加する。このとき第２のシリコン層３６２に形成される不純物領域は、後に形成するＬＤＤ領域の一部を構成する。次に、導電層３６６の側面と接する絶縁層３６８を形成する。そして、絶縁層３６８及び導電層３６６をマスクとして、一導電型を付与する不純物元素を添加して、チャネル形成領域３７０、ＬＤＤ領域として機能する低濃度不純物領域３７２、ソース領域又はドレイン領域として機能する高濃度不純物領域３７４を形成する。以上により、ＴＦＴ３８０を形成することができる（図６（Ｆ）参照）。第４の絶縁層３６４形成から導電層３６６及び絶縁層３６８を形成し、第２のシリコン層にチャネル形成領域３７０、低濃度不純物領域３７２、高濃度不純物領域３７４を形成するまでの方法は、図５（Ｂ１）、（Ｃ１）と同様であるので、説明は省略する。なお、第４の絶縁層３６４は、第３の絶縁層３１２に相当する。
以上により、本発明を適用した薄膜トランジスタ３２０、３５０、３８０を形成することができる。なお、本実施の形態で示したＴＦＴの構造は一例であり、図示した構造に限定されるものではない。例えば、直列に接続された少なくとも２つ以上のチャネル形成領域を含んだシリコン層と、それぞれのチャネル形成領域に電界を印加する少なくとも２つ以上のゲート電極層と、を有するマルチゲート構造を用いてもよい。その他、ＴＦＴのシリコン層にＬＤＤ領域を形成してもよい。
また、本実施の形態ではゲート電極として機能する導電層の側面と接して絶縁層を形成し、シリコン層にＬＤＤ領域を形成する例を説明したが、本発明は特に限定されるものではない。実施の形態１で示したような構成としてもよいし、ゲート電極の側面をテーパ形状にしてもよい。また、ゲート電極を２層の導電層の積層構造とし、各層でテーパ角度が異なるようにしてもよい。
本発明を適用して作製した半導体装置は、シリコン層の端部に起因する不良を防止することができる。特に、シリコン層の端部におけるゲート絶縁層の被覆不良、シリコン層の端部における電界集中等によるゲート絶縁層の絶縁破壊、静電破壊、リーク電流の発生等の不良を防止、低減することが可能である。よって、信頼性の高い半導体装置を作製することができる。また、本発明を適用することで、半導体装置を歩留まり良く製造することも可能になる。
なお、本実施の形態は、本明細書で示す他の実施の形態と、適宜組み合わせることができる。
（実施の形態３）
本実施の形態では、上記実施の形態と異なる作製方法で半導体装置を作製する例について、図７乃至図９を用いて説明する。
図７（Ａ）は、本発明に係る半導体装置の主要な構成を説明するための上面図である。なお、図７（Ａ）は、一部薄膜等を省略している。
図７（Ａ）に示す半導体装置は、ＳＯＩ基板を用いて薄膜トランジスタが形成されている。ＳＯＩ基板の表面シリコン層４１４は島状に形成されており、島状のシリコン層４１４を横断するように、ゲート電極を形成する導電層４１７、導電層４１８が設けられている。また、島状のシリコン層４１４の側面と接して絶縁層４１０が設けられている。ここでは、島状のシリコン層４１４の全周囲を囲うように絶縁層４１０を設ける例を図示しているが、少なくとも導電層４１７、４１８及びシリコン層４１４が重畳する領域に島状のシリコン層４１４の側面と接する絶縁層を設ければよい。もちろん、導電層４１７、４１８及びシリコン層４１４が重畳する領域及びその近傍に、島状のシリコン層４１４の側面と接する絶縁層を設けてもよい。
シリコン層４１４には、チャネル形成領域と、ＬＤＤ領域として機能する一対の低濃度不純物領域と、ソース領域又はドレイン領域として機能する一対の高濃度不純物領域４２２が形成されている。チャネル形成領域は、導電層４１８と略一致する領域のシリコン層４１４に形成されており、一対の高濃度不純物領域４２２の間に位置する。また、チャネル形成領域と高濃度不純物領域４２２との間で、導電層４１７と重なり導電層４１８とは重ならない領域のシリコン層４１４に低濃度不純物領域が形成されている。
次に、図７（Ａ）に示す半導体装置の作製方法について説明する。ここでは、図７（Ａ）における破線Ｏ−Ｐ間の断面図、及び破線Ｑ−Ｒ間の断面図を用いて、具体的に説明する。
まず、支持基板４００上に絶縁層４０２、第１のシリコン層４０６が順に積層形成されたＳＯＩ基板４０５を準備する（図７（Ｂ１）、（Ｂ２）参照）。次に、第１のシリコン層４０６を覆うように第１の絶縁層４０８を形成する（図７（Ｃ１）、（Ｃ２）参照）。なお、第１の絶縁層４０８を形成するまでは、上記実施の形態１で示したＳＯＩ基板１０５、絶縁層１０７の説明に準じるため、簡略して以下に説明する。
ＳＯＩ基板４０５は、ＳＩＭＯＸ基板や貼り合わせ基板等の公知のＳＯＩ基板を用いることができる。ＳＯＩ基板４０５の表面シリコン層を選択的にエッチングして、島状の第１のシリコン層４０６を形成する。第１のシリコン層４０６の膜厚は、１０ｎｍ乃至１５０ｎｍ、好ましくは３０ｎｍ乃至１００ｎｍの範囲で形成するとよい。また、第１のシリコン層４０６の端部は垂直形状となるように形成してもよいし、端部がテーパ形状となるように形成してもよい。本実施の形態では、第１のシリコン層４０６の端部をテーパ角が３０°以上８５°未満、又は４５°以上６０°未満の緩やかなテーパ形状となるように形成する。第１のシリコン層４０６の端部をテーパ形状としてコーナー部（角部）を緩やかにすることにより、該コーナー部に電界が集中することを緩和することができる。なお、本発明は特に限定されず、上記実施の形態で示すように、テーパ角が４５°以上９５°未満、より好ましくはテーパ角が６０°以上９５°未満と垂直形状に近くなるように形成してもよい。
第１の絶縁層４０８は、ＣＶＤ法やスパッタリング法により、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、ＳｉＯＦ、ＳｉＯＣ、ＤＬＣ、ポーラスシリカ等の材料を用いて形成する。また、第１の絶縁層４０８は、少なくとも第１のシリコン層４０６の端部を十分に被覆できる膜厚で形成する。好ましくは、下層の第１のシリコン層４０６と比較して１．５倍乃至３倍の膜厚で形成する。なお、第１の絶縁層４０８は、後にシリコン層の一表面上に形成する絶縁層４１６と比較して誘電率が小さい材料を用いて形成するのが好ましい。第１の絶縁層４０８は、後に完成する半導体装置においてゲート絶縁層の一部を形成し、具体的にはシリコン層の側面と接する領域のゲート絶縁層の一部となる。シリコン層を島状に形成した場合は、シリコン層の端部、特にコーナー部（角部）において電界が集中しやすい。電界が集中すると、ゲート絶縁層に絶縁破壊等の絶縁不良が生じる恐れが大きくなる。そのため、シリコン層の側面と接する第１の絶縁層４０８を、後にシリコン層の一表面上に形成する絶縁層と比較して低い誘電率材料を用いて形成することで、シリコン層の端部に掛かる電界を緩和させることができるため好ましい。
次に、第１の絶縁層４０８を、垂直方向を主体とした異方性エッチングを行うことにより選択的にエッチングして、第１のシリコン層４０６の側面と接する第２の絶縁層４１０を形成する。このとき、第１のシリコン層４０６の上層部が非晶質化して非晶質領域４１２が形成される（図８（Ａ１）、（Ａ２）参照）。
例えば、第１の絶縁層４０８として窒化酸化シリコン層を形成する。また、絶縁層４０２は酸化シリコン層、第１のシリコン層４０６は単結晶シリコン層であるものとする。次に、垂直方向を主体とした異方性のドライエッチングで第１の絶縁層４０８をエッチングしていく。エッチングは、第１のシリコン層４０６の一表面上及び絶縁層４０２の一表面上に形成されている第１の絶縁層４０８から進行していく。なお、第１のシリコン層４０６及び絶縁層４０２上には、ほぼ同じ膜厚で第１の絶縁層４０８が形成されている。よって、第１のシリコン層４０６の一表面が露出したところでエッチングを停止させることにより、第１のシリコン層４０６の側面と接する領域及びその付近のみに第１の絶縁層４０８は残る。残存する第１の絶縁層４０８が第２の絶縁層４１０に相当する。
第１の絶縁層４０８のエッチング方法は、垂直方向を主体とした異方性エッチングを行えるものであれば特に限定されない。例えば、平行平板方式、マグネトロン方式、２周波方式、ＥＣＲ方式、ヘリコン方式、又はＩＣＰ方式などの反応性イオンエッチングを用いることができる。エッチングガスは、第１の絶縁層４０８と、それ以外の層（第１のシリコン層４０６）とでエッチング選択比が高く取れるものを適宜選択すればよい。例えば、ＣＨＦ３、ＣＦ４、Ｃ４Ｆ８、Ｃ２Ｆ６、ＮＦ３等のフッ素系のガスを用いることにより、絶縁層を選択的にエッチングすることが可能である。その他、ＨｅやＡｒやＸｅなどの不活性ガス、又はＯ２ガス、Ｈ２ガスを適宜加えてもよい。ここでは、ＩＣＰ方式の反応性イオンエッチングにより、エッチングガスとしてＣＨＦ３ガスおよびＨｅガスを用いて、第１の絶縁層４０８をエッチングする。なお、エッチング条件を適宜変更することにより、第２の絶縁層４１０の形状を制御することができる。本実施の形態では、第１のシリコン層４０６と比較して、底面（絶縁層４０２と接する面）からの垂直方向の高さが略一致するように、第２の絶縁層４１０を形成する。また、第２の絶縁層４１０は、シリコン層の側面と接しない面を湾曲状に形成している。具体的には、任意の曲率を有し、接するシリコン層の側面に対して凸形状に湾曲するように形成している。もちろん、本発明は特に限定されず、第２の絶縁層４１０は丸みを帯びた形状でなく、角を有する形状としてもよい。なお、第２の絶縁層４１０のコーナー部を緩やかな形状とすると、上層に積層される層（ここでは、絶縁層４１６）の被覆性を良好にすることができるため好ましい。
非晶質領域４１２は、第１の絶縁層４０８をエッチングする際に、プラズマ等のエネルギーの影響により第１のシリコン層４０６の上層部が非晶質化されて形成される。非晶質領域４１２は、第１のシリコン層４０６の膜厚や第１の絶縁層４０８を形成する材料、又は第１の絶縁層４０８をエッチングする条件等を適宜選択することにより、形成することができる。非晶質領域４１２の膜厚は、第１のシリコン層４０６の０．２倍乃至０．６倍、好ましくは０．３乃至０．５倍程度となるように形成する。なお、非晶質領域４１２は、第１のシリコン層４０６の上面（絶縁層４０２と接する面と対向する面）から垂直方向に形成される。また、第１のシリコン層４０６の膜厚も、第２の絶縁層４１０を形成するためのエッチングの際に非晶質化される領域を考慮して、厚めに形成しておくのが好ましい。
次に、第１のシリコン層４０６の上層部に形成された非晶質領域４１２を選択的にエッチングして、第２のシリコン層４１４を形成する。なお、非晶質領域４１２は、単結晶シリコン層である第１のシリコン層４０６とのエッチングの選択比が低いため、予め非晶質領域４１２の膜厚をある程度制御して形成し、非晶質領域４１２が形成されていると推定される深さまで、第１のシリコン層４０６を垂直方向にエッチングする。次に、第２の絶縁層４１０及び第２のシリコン層４１４を覆うように第３の絶縁層４１６を形成する（図８（Ｂ１）（Ｂ２）参照）。
第２のシリコン層４１４は、第１のシリコン層４０６の上層部に形成された非晶質領域４１２を選択的にエッチングすることで形成される。第１のシリコン層４０６は単結晶シリコンであり、当該第１のシリコン層４０６は、第１の絶縁層４０８のエッチングにより第２の絶縁層４１０を形成する際に、上層部が非晶質化されて非晶質シリコン層が形成される。このとき形成される非晶質シリコン層は、本実施の形態の非晶質領域４１２に相当する。よって、非晶質領域４１２である非晶質シリコン層を選択的にエッチングすることで、第２のシリコン層４１４として単結晶シリコン層が残存する。ここでは第２のシリコン層４１４は、端部のテーパ角が３０°以上８５°未満、又はテーパ角が４５°以上６０°未満の緩やかなテーパ形状となるようにする。なお、本発明は特に限定されず、上記実施の形態で示すように、テーパ角が４５°以上９５°未満、より好ましくはテーパ角が６０°以上９５°未満と垂直形状に近くなるように形成してもよい。また、第１のシリコン層４０６の側面と接して形成された第２の絶縁層４１０は、非晶質領域４１２のエッチング後もそのまま残存し、第２のシリコン層４１４に対して凸状に突き出た状態となる。
本実施の形態では、ＳＯＩ基板４０５の表面シリコン層を利用した第１のシリコン層４０６を膜厚６０ｎｍで形成し、当該第１のシリコン層４０６上に第１の絶縁層４０８として酸化窒化シリコン層を膜厚２００ｎｍで形成した後、垂直方向を主体としたエッチングにより第２の絶縁層４１０を形成する。エッチングは、ＩＣＰ方式の反応性イオンエッチングを行う。このとき形成された非晶質領域４１２を選択的にエッチングして、第２のシリコン層４１４として単結晶シリコン層を膜厚２５ｎｍで形成する。
第３の絶縁層４１６は、ＣＶＤ法やスパッタリング法により、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化アルミニウム等の材料を用いて形成する。第３の絶縁層４１６は、これらの材料のうち１つ又は複数を用いて、単層構造又は積層構造で形成する。また、第３の絶縁層４１６は、高密度プラズマ処理による固相酸化若しくは固相窒化で形成することもできる。例えば、第２のシリコン層４１４及び第２の絶縁層４１０を、高密度プラズマ処理により酸化又は窒化して、第３の絶縁層４１６を形成することができる。第３の絶縁層４１６は、膜厚１ｎｍ乃至５０ｎｍ、好ましくは膜厚１ｎｍ乃至２０ｎｍ、より好ましくは１ｎｍ乃至１０ｎｍの範囲で形成する。
以上までで形成される第２の絶縁層４１０及び第３の絶縁層４１６は、ゲート絶縁層として機能する。すなわち、本発明に係るゲート絶縁層は、一体物ではなく複数の絶縁層の複合物で形成される。シリコン層の側面と接する第２の絶縁層４１０を形成し、さらにシリコン層の一表面上に第３の絶縁層４１６を形成することで、シリコン層の端部においてゲート絶縁層の被覆性を良好にすることができる。よって、ゲート絶縁層の被覆不良に起因するシリコン層とゲート電極との短絡やリーク電流の発生等を防止することができる。また、ゲート絶縁層の被覆性を良好にすることで、完成するトランジスタ等の素子の静電破壊も防止することができる。
なお、第２の絶縁層４１０及び第３の絶縁層４１６で形成されるゲート絶縁層は、第２のシリコン層４１４の一表面上に形成された領域と比較して、第２のシリコン層４１４の側面と接する領域の膜厚が厚いことが好ましい。例えば、第２のシリコン層４１４の一表面上からの垂直線とゲート絶縁層の最表面との交点までの距離を膜厚ｔ１する。第２のシリコン層４１４の側面からの垂直線とゲート絶縁層の最表面との交点までの距離を膜厚ｔ２とする。ゲート絶縁層は、膜厚ｔ１＜膜厚ｔ２を満たすことが好ましい。なお、第２のシリコン層４１４の側面と接する領域の膜厚は一定値であるとは限らないが、この場合は、膜厚ｔ１と比較して、膜厚ｔ２の最小値が同じ、或いは膜厚ｔ１より大きいことが好ましい。このようにゲート絶縁層により第２のシリコン層４１４の端部を十分に被覆する、好ましくは第２のシリコン層４１４の側面と接する領域の膜厚を厚くすることで、第２のシリコン層４１４の端部に掛かる電界を緩和することができ、リーク電流の発生等を防止することができる。
また、第２の絶縁層４１０及び第３の絶縁層４１６で形成されるゲート絶縁層は、第２のシリコン層４１４の一表面上に形成された領域と比較して、第２のシリコン層４１４の側面と接する領域の誘電率が小さいことが好ましい。例えば、第３の絶縁層４１６と比較して、第２の絶縁層４１０の誘電率を小さくすることで、第２のシリコン層４１４の側面と接する領域のゲート絶縁層の誘電率を小さくすることができる。好ましくは、第２の絶縁層４１０を誘電率４以下の低誘電率材料を用いて形成するとよい。ゲート絶縁層において、シリコン層の一表面上と比較して、シリコン層の側面と接する領域の誘電率を小さくすることで、シリコン層の端部に掛かる電界を緩和させることができ、ゲート絶縁層の絶縁不良を防止することができる。
次に、第３の絶縁層４１６を介して第２のシリコン層４１４上にゲート電極として機能する導電層４１７及び導電層４１８の積層構造を形成する。導電層４１７、導電層４１８をマスクとして第２のシリコン層４１４に一導電型を付与する不純物元素を添加して、チャネル形成領域４２０、ＬＤＤ領域として機能する低濃度不純物領域４２１、ソース領域又はドレイン領域として機能する高濃度不純物領域４２２を形成する（図８（Ｃ１）、（Ｃ２）参照）。
導電層４１７、４１８は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、又はニオブ（Ｎｂ）等の金属元素、又は当該金属元素を含む合金材料若しくは化合物材料を用いて形成することができる。また、リン等の一導電型を付与する不純物元素が添加された多結晶シリコンに代表される半導体材料を用いて形成することもできる。ゲート電極として機能する導電層はこれらの材料のうち１つ又は複数を用いて、単層構造又は積層構造で形成することができる。また、膜厚１００ｎｍ乃至１０００ｎｍ、好ましくは膜厚２００ｎｍ乃至８００ｎｍ、より好ましくは３００ｎｍ乃至５００ｎｍの範囲で形成するとよい。また、ゲート電極として機能する導電層は、上述の材料を用いてＣＶＤ法やスパッタリング法により全面に形成した後、選択的にエッチングして所望の形状に加工すればよい。
本実施の形態では、ゲート電極として導電層４１７、４１８の２層の積層構造を形成し、各層の側面をテーパ形状とし、さらに各層でテーパ角度が異なるように形成する例を示している。ゲート電極を構成する導電層の側面をテーパ形状にすることで、上層に積層する層の被覆性を向上することができる。
また、本実施の形態では、導電層４１７、４１８の幅（キャリアがチャネル形成領域を流れる方向（ソース領域とドレイン領域とを結ぶ方向）にほぼ平行な長さ）を異なるように形成している。具体的には、導電層４１８と比較して、導電層４１７の幅が大きくなるように、つまりゲート電極を２層の積層構造で形成する場合、下層の導電層の幅が大きくなるように形成している。このように導電層の幅を異なるように形成することで、第２のシリコン層４１４に低濃度不純物領域４２１、高濃度不純物領域４２２を形成することが容易になる。
本実施の形態では、第２のシリコン層４１４に一導電型を付与する不純物元素を添加する際に、導電層４１７は低濃度不純物領域４２１を形成する際のドーピング用マスクとして機能することができる。導電層４１８は、チャネル形成領域４２０を形成するドーピング用マスクとして機能する。よって、第３の絶縁層４１６を介してチャネル形成領域４２０は導電層４１８と略一致する領域に形成され、低濃度不純物領域４２１は、導電層４１７と重なり導電層４１８とは重ならない領域に形成されている。高濃度不純物領域４２２は、導電層４１８及び導電層４１７の両方と重ならない領域に形成されている。なお、低濃度不純物領域は、必ずしも設ける必要はない。
高濃度不純物領域４２２は、低濃度不純物領域４２１と比較して、高い濃度で不純物元素が添加されている。一導電型を付与する不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等のｎ型を付与する不純物元素、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等のｐ型を付与する不純物元素を用いることができる。
以上により、本発明を適用した薄膜トランジスタ４２４を形成することができる。
また、第２のシリコン層４１４に一導電型を付与する不純物元素を添加した後、熱処理を行うことにより、添加した不純物元素を活性化することができる。熱処理は、レーザビーム照射、又はＲＴＡ若しくはファーネスアニール炉を用いて行うことができる。具体的には、４００℃乃至７００℃、好ましくは５００℃乃至５５０℃の温度範囲で熱処理を行うのが好ましい。また、熱処理は窒素雰囲気下で行うことが好ましい。例えば、５５０℃４時間の加熱を行うことにより、活性化を行うことができる。また、第２のシリコン層４１４の一部に非晶質領域がある場合には、熱処理を行うことにより、不純物元素の活性化とともにシリコン層の再結晶化を行うこともできる。
また、図９（Ａ）乃至（Ｃ）、又は図９（Ｄ）乃至（Ｆ）に示すような作製方法を用いてＴＦＴを作製することもできる。なお、ＳＯＩ基板４０５の表面シリコン層を島状に加工して第１のシリコン層４０６を形成し、当該第１のシリコン層４０６上に第１の絶縁層４０８を形成するまでは図７（Ｂ１）、（Ｃ１）と同じ方法であるため、説明は省略する。なお、図９では、図７（Ａ）の破線Ｏ−Ｐ間の断面図を用いて説明する。
まず、図９（Ａ）乃至（Ｃ）に示す作製方法について説明する。第１のシリコン層４０６上に第１の絶縁層４０８を形成した後（図７（Ｃ１）参照）、第１の絶縁層４０８を、垂直方向を主体とした異方性エッチングを行うことにより選択的にエッチングし、第１のシリコン層４０６の側面と接する第２の絶縁層４３０を形成する。第１のシリコン層４０６の上面から垂直方向に進んだ領域が非晶質化して非晶質領域４３１が形成される（図９（Ａ）参照）。このとき、第１のシリコン層４０６の側面と接する第２の絶縁層４３０が、第１のシリコン層４０６と比較して、底面（絶縁層４０２と接する面）からの垂直方向の高さが低くなるように、エッチング条件を制御する。好ましくは、第２の絶縁層４３０の底面からの垂直方向の高さが、第１のシリコン層４０６における底面から非晶質領域４３１までの高さと略一致するように形成するとよい。つまり、非晶質領域４３１及び第２の絶縁層４３０が接しないようにエッチング条件を制御するのが好ましい。
次に、第１のシリコン層４０６の上層部に形成された非晶質領域４３１を選択的にエッチングして、第２のシリコン層４３２を形成する（図９（Ｂ）参照）。第２の絶縁層４３０は、非晶質領域４３１と接しないように形成している。そのため、非晶質領域４３１のエッチング後に、凸状に突き出た状態とならないようにできる。
次に、第２のシリコン層４３２及び第２の絶縁層４３０上に第３の絶縁層４３４を形成する。第２の絶縁層４３０及び第３の絶縁層４３４は、ゲート絶縁層として機能する。次に、第３の絶縁層４３４を介して第２のシリコン層４３２上にゲート電極として機能する導電層４３６、導電層４３８の積層構造を形成する。導電層４３６、導電層４３８をマスクとして第２のシリコン層４３２に一導電型を付与する不純物元素を添加して、チャネル形成領域４４０、ＬＤＤ領域として機能する低濃度不純物領域４４２、ソース領域又はドレイン領域として機能する高濃度不純物領域４４４を形成する。以上により、ＴＦＴ４５０を形成することができる（図９（Ｃ）参照）。なお、第３の絶縁層４３４形成から導電層４３６、４３８を形成し、第２のシリコン層４３２にチャネル形成領域４４０、低濃度不純物領域４４２、高濃度不純物領域４４４を形成するまでの方法は、図８（Ｂ１）、（Ｃ１）と同様であるので、説明は省略する。
次に、図９（Ｄ）乃至（Ｆ）に示す作製方法について説明する。第１のシリコン層４０６上に第１の絶縁層４０８を形成した後（図７（Ｃ１）参照）、第１の絶縁層４０８を、垂直方向を主体とした異方性エッチングを行うことにより選択的にエッチングし、第１のシリコン層４０６の側面と接する第２の絶縁層４１０を形成する。第１のシリコン層４０６の上面から垂直方向に進んだ領域は、非晶質化して非晶質領域４１２が形成される（図８（Ａ１）、図９（Ｄ）参照）。
次に、第１のシリコン層４０６の上層部に形成された非晶質領域４１２及び第２の絶縁層４１０を、垂直方向を主体とした異方性エッチングにより選択的にエッチングして、第２のシリコン層４６２及び第３の絶縁層４６０を形成する（図９（Ｅ）参照）。非晶質領域４１２及び第２の絶縁層４１０は、選択比が低い条件、又はエッチング選択比が１に近い条件でエッチングする。つまり、非晶質領域４１２及び第２の絶縁層４１０を、ほぼ同じエッチング速度でエッチングしていく。よって、エッチングにより形成される第２のシリコン層４６２及び第３の絶縁層４６０は、底面（絶縁層４０２と接する面）からの垂直方向の高さが略一致する。
次に、第２のシリコン層４６２及び第３の絶縁層４６０上に第４の絶縁層４６４を形成する。第３の絶縁層４６０及び第４の絶縁層４６４は、ゲート絶縁層として機能する。次に、第４の絶縁層４６４を介して第２のシリコン層４６２上にゲート電極として機能する導電層４６６、導電層４６８を形成する。導電層４６６、４６８をマスクとして第２のシリコン層４６２に一導電型を付与する不純物元素を添加して、チャネル形成領域４７０、ＬＤＤ領域として機能する低濃度不純物領域４７２、ソース領域又はドレイン領域として機能する高濃度不純物領域４７４を形成する。以上により、ＴＦＴ４８０を形成することができる（図９（Ｆ）参照）。第４の絶縁層４６４形成から導電層４６６、４６８を形成し、第２のシリコン層４６２にチャネル形成領域４７０、低濃度不純物領域４７２、高濃度不純物領域４７４を形成するまでの方法は、図８（Ｂ１）、（Ｃ１）と同様であるので、説明は省略する。なお、第４の絶縁層４６４は、第３の絶縁層４１６に相当する。
以上により、本発明を適用した薄膜トランジスタ４２４、４５０、４８０を形成することができる。なお、本実施の形態で示したＴＦＴの構造は一例であり、図示した構造に限定されるものではない。例えば、直列に接続された少なくとも２つ以上のチャネル形成領域を含んだシリコン層と、それぞれのチャネル形成領域に電界を印加する少なくとも２つ以上のゲート電極層と、を有するマルチゲート構造を用いてもよい。その他、ＴＦＴのシリコン層にＬＤＤ領域を形成してもよい。
また、本実施の形態ではゲート電極として、各層でテーパ角度が異なる２層の導電層の積層構造を形成する例を説明したが、本発明は特に限定されるものではない。ゲート電極は単層の導電層で形成してもよいし、導電層の側面をテーパ形状としてもよい。また、導電層の側面と接するサイドウォールともいわれる絶縁層を形成してもよい。
本発明を適用して作製した薄膜トランジスタは、シリコン層の端部に起因する不良を低減させることができる。特に、シリコン層の端部におけるゲート絶縁層の被覆不良を防止することができる。また、シリコン層の端部における電界集中を緩和することができる。よって、シリコン層及びゲート電極の短絡、ゲート絶縁層の絶縁破壊や静電破壊、及びこれらの不良に伴うリーク電流を防止、低減でき、信頼性の高い半導体装置を作製することができる。また、半導体装置を歩留まり良く製造することも可能になる。
また、本発明を適用することで、シリコン層の端部に起因する不良を低減させるとともに、シリコン層の薄膜化を図ることも可能である。また、シリコン層の薄膜化に伴い生じるシリコン層端部付近の不良も防止することができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と、適宜組み合わせることができる。
（実施の形態４）
本実施の形態では、上記実施の形態と異なる作製方法で半導体装置を作製する例について、図１０、図１１を用いて説明する。
図１０（Ａ）は、本発明に係る半導体装置の主要な構成を説明するための上面図である。なお、図１０（Ａ）は、一部薄膜等を省略している。
図１０（Ａ）に示す半導体装置は、ＳＯＩ基板を用いて薄膜トランジスタが形成されている。ＳＯＩ基板の表面シリコン層７１２は島状に形成されており、島状のシリコン層７１２を横断するように、ゲート電極を形成する導電層７１８が設けられている。また、島状のシリコン層７１２の側面と接して絶縁層７１０が設けられている。ここでは、島状のシリコン層７１２の全周囲を囲うように絶縁層７１０を設ける例を図示しているが、少なくとも導電層７１８及びシリコン層７１２が重畳する領域に島状のシリコン層７１２の側面と接する絶縁層を設ければよい。もちろん、導電層７１８及びシリコン層７１２が重畳する領域及びその近傍に、島状のシリコン層７１２の側面と接する絶縁層を設けてもよい。
シリコン層７１２には、チャネル形成領域と、ソース領域又はドレイン領域として機能する一対の高濃度不純物領域７２２が形成されている。チャネル形成領域は、導電層７１８と略一致する領域のシリコン層７１２に形成されており、一対の高濃度不純物領域７２２の間に位置する。なお、チャネル形成領域と高濃度不純物領域７２２との間に、ＬＤＤ領域として機能する低濃度不純物領域を形成してもよい。
次に、図１０（Ａ）に示す半導体装置の作製方法について説明する。ここでは、図１０（Ａ）における破線Ｏ−Ｐ間の断面図、及び破線Ｑ−Ｒ間の断面図を用いて、具体的に説明する。
まず、支持基板７００上に絶縁層７０２、島状の第１のシリコン層７０６が順に積層形成されたＳＯＩ基板７０５を準備する（図１０（Ｂ１）、（Ｂ２）参照）。次に、第１のシリコン層７０６を覆うように第１の絶縁層７０８を形成する（図１０（Ｃ１）、（Ｃ２）参照）。なお、第１の絶縁層７０８を形成するまでは、上記実施の形態３で示したＳＯＩ基板４０５、第１の絶縁層４０８の説明に準じるため、簡略して以下に説明する。
ＳＯＩ基板７０５は、ＳＩＭＯＸ基板や貼り合わせ基板等の公知のＳＯＩ基板を用いることができる。ＳＯＩ基板７０５の表面シリコン層を選択的にエッチングして、島状の第１のシリコン層７０６を形成する。第１のシリコン層７０６の膜厚は、１０ｎｍ乃至１５０ｎｍ、好ましくは３０ｎｍ乃至１００ｎｍの範囲で形成する。また、第１のシリコン層７０６の端部は垂直形状となるように形成してもよいし、端部がテーパ形状となるように形成してもよい。本実施の形態では、第１のシリコン層７０６の端部をテーパ角が３０°以上８５°未満、又は４５°以上６０°未満の緩やかなテーパ形状となるように形成する。第１のシリコン層７０６の端部をテーパ形状としてコーナー部（角部）を緩やかにすることにより、該コーナー部に電界が集中することを緩和することができる。なお、本発明は特に限定されず、上記実施の形態で示すように、テーパ角が４５°以上９５°未満、より好ましくはテーパ角が６０°以上９５°未満と垂直形状に近くなるように形成してもよい。
第１の絶縁層７０８は、ＣＶＤ法やスパッタリング法により、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、ＳｉＯＦ、ＳｉＯＣ、ＤＬＣ、ポーラスシリカ等の材料を用いて形成する。また、第１の絶縁層７０８は、少なくとも第１のシリコン層７０６の端部を十分に被覆できる膜厚で形成する。好ましくは、下層の第１のシリコン層７０６と比較して、１．５倍乃至３倍の膜厚で形成するとよい。なお、第１の絶縁層７０８は、後にシリコン層の一表面上に形成する第３の絶縁層７１６より誘電率が小さい材料を用いて形成するのが好ましい。第１の絶縁層７０８は、後に完成する半導体装置においてゲート絶縁層の一部を形成し、具体的にはシリコン層の側面と接する領域のゲート絶縁層の一部となる。第１の絶縁層７０８を低誘電率材料を用いて形成することで、シリコン層の端部、特にコーナー部（角部）における電界や静電気の集中を緩和することができる。その結果、ゲート絶縁層の絶縁破壊や静電破壊等の不良、及びこれらの不良に起因するリーク電流を防止することができる。
次に、第１の絶縁層７０８及び第１のシリコン層７０６を、垂直方向を主体とした異方性エッチングを行うことにより全面エッチングして、第２のシリコン層７１２と、当該第２のシリコン層７１２の側面と接する第２の絶縁層７１０を形成する（図１１（Ａ１）、（Ａ２）参照）。
第１の絶縁層７０８及び第１のシリコン層７０６は、エッチング選択比が低い条件、又はエッチング選択比を極力小さくした条件（エッチング選択比が１に近くなる条件）でエッチングする。つまり、第１の絶縁層７０８及び第１のシリコン層７０６を、ほぼ同じエッチング速度でエッチングしていく。よって、エッチングにより形成される第２のシリコン層７１２及び第２の絶縁層７１０は、底面（絶縁層７０２と接する面）からの垂直方向の高さが略一致する。
第１の絶縁層７０８及び第１のシリコン層７０６のエッチング方法は、垂直方向を主体とした異方性エッチングを行えるものであれば特に限定されない。例えば、平行平板方式、マグネトロン方式、２周波方式、ＥＣＲ方式、ヘリコン方式、又はＩＣＰ方式などの反応性イオンエッチングを用いることができる。
エッチングガスは、第１の絶縁層７０８及び第１のシリコン層７０６のエッチング選択比を極力小さくできるもの、つまりエッチング選択比が１に近くなるものを適宜選択すればよい。例えば、ＣＨＦ３、ＣＦ４、Ｃ４Ｆ８、Ｃ２Ｆ６、ＮＦ３等のフッ素系のガスにＯ２ガスを適宜加えていくことにより、両者のエッチング選択比を小さくすることが可能である。さらにＨｅやＡｒなどの不活性ガスを適宜加えてもよい。また、エッチングガスとして、フッ素系のガスに代えてＨＢｒ、又はＨＢｒとＣｌ２との混合ガスガスを用いてもよい。ＨＢｒガスを用いる場合も、ＨｅやＡｒなどの不活性ガスを適宜加えてもよい。
なお、第１の絶縁層７０８及び第１のシリコン層７０６は、エッチング後の第２のシリコン層７１２の膜厚が、第１のシリコン層７０６と比較して０．２倍乃至０．８倍、好ましくは０．４倍乃至０．６倍程度となるようにエッチングして薄膜化する。また、第２のシリコン層７１２の端部は、テーパ角が３０°以上８５°未満、又はテーパ角が４５°以上６０°未満の緩やかなテーパ形状となるようにする。なお、本発明は特に限定されず、上記実施の形態で示すように、テーパ角が４５°以上９５°未満、より好ましくはテーパ角が６０°以上９５°未満と垂直形状に近くなるように形成してもよい。
次に、第２のシリコン層７１２及び第２の絶縁層７１０を覆うように第３の絶縁層７１６を形成する（図１１（Ｂ１）、（Ｂ２）参照）。
第３の絶縁層７１６は、ＣＶＤ法やスパッタリング法により、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化アルミニウム等の材料を用いて形成する。第３の絶縁層７１６は、これらの材料のうち１つ又は複数を用いて、単層構造又は積層構造で形成する。また、第３の絶縁層７１６は、高密度プラズマ処理による固相酸化若しくは固相窒化で形成することもできる。例えば、第２のシリコン層７１２及び第２の絶縁層７１０を、高密度プラズマ処理により固相酸化又は固相窒化して、第３の絶縁層７１６を形成することができる。第３の絶縁層７１６は、膜厚１ｎｍ乃至５０ｎｍ、好ましくは膜厚１ｎｍ乃至２０ｎｍ、より好ましくは１ｎｍ乃至１０ｎｍの範囲で形成する。
以上までで形成される第２の絶縁層７１０及び第３の絶縁層７１６は、ゲート絶縁層として機能する。すなわち、本発明に係るゲート絶縁層は、一体物ではなく複数の絶縁層の複合物で形成される。シリコン層の側面と接する第２の絶縁層７１０を形成し、さらにシリコン層の一表面上に第３の絶縁層７１６を形成することで、シリコン層の端部においてゲート絶縁層の被覆性を良好にすることができる。よって、ゲート絶縁層の被覆不良によりゲート電極を形成する導電層とシリコン層とが短絡することや、静電破壊を防止することができる。
なお、第２の絶縁層７１０及び第３の絶縁層７１６で形成されるゲート絶縁層は、第２のシリコン層７１２の一表面上に形成された領域と比較して、第２のシリコン層７１２の側面と接する領域の膜厚が厚いことが好ましい。例えば、第２のシリコン層７１２の一表面上からの垂直線とゲート絶縁層の最表面との交点までの距離を膜厚ｔ１する。第２のシリコン層７１２の側面からの垂直線とゲート絶縁層の最表面との交点までの距離を膜厚ｔ２とする。ゲート絶縁層は、膜厚ｔ１＜膜厚ｔ２を満たすことが好ましい。なお、第２のシリコン層７１２の側面と接する領域の膜厚は一定値であるとは限らないが、この場合は、膜厚ｔ１と比較して、膜厚ｔ２の最小値が同じ或いは膜厚ｔ１より大きいことが好ましい。このようにすることで、シリコン層の端部をゲート絶縁層により十分に被覆することができる。好ましくは第２のシリコン層７１２の側面と接する領域のゲート絶縁層の膜厚を厚くすることで、第２のシリコン層７１２の端部に掛かる電界を緩和することができ、リーク電流の発生等を防止することができる。
また、第２の絶縁層７１０及び第３の絶縁層７１６で形成されるゲート絶縁層は、第２のシリコン層７１２の一表面上に形成された領域と比較して、第２のシリコン層７１２の側面と接する領域の誘電率が小さいことが好ましい。例えば、第３の絶縁層７１６と比較して、第２の絶縁層７１０の誘電率を小さくすることで、第２のシリコン層７１２の側面と接する領域のゲート絶縁層の誘電率を小さくすることができる。好ましくは、第２の絶縁層７１０を誘電率４以下の低誘電率材料を用いて形成するとよい。ゲート絶縁層において、シリコン層の一表面上と比較して、シリコン層の側面と接する領域の誘電率を小さくすることで、局所的に過度な電界等のストレスがゲート絶縁層に加わることを防止できるため好ましい。
次に、第３の絶縁層７１６を介して第２のシリコン層７１２上にゲート電極として機能する導電層７１８を形成する。導電層７１８をマスクとして第２のシリコン層７１２に一導電型を付与する不純物元素を添加して、チャネル形成領域７２０、ソース領域又はドレイン領域として機能する高濃度不純物領域７２２を形成する（図１１（Ｃ１）、（Ｃ２）参照）。
導電層７１８は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、又はニオブ（Ｎｂ）等の金属元素、又は当該金属元素を含む合金材料若しくは化合物材料を用いて形成することができる。また、リン等の一導電型を付与する不純物元素が添加された多結晶シリコンに代表される半導体材料を用いて形成することもできる。ゲート電極として機能する導電層はこれらの材料のうち１つ又は複数を用いて、単層構造又は積層構造で形成することができ、膜厚１００ｎｍ乃至１０００ｎｍ、好ましくは膜厚２００ｎｍ乃至８００ｎｍ、より好ましくは３００ｎｍ乃至５００ｎｍの範囲で形成するとよい。また、ゲート電極として機能する導電層は、上述の材料を用いてＣＶＤ法やスパッタリング法により全面に形成した後、選択的にエッチングして所望の形状に加工すればよい。
一導電型を付与する不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等のｎ型を付与する不純物元素、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等のｐ型を付与する不純物元素を用いることができる。
以上により、本発明を適用した薄膜トランジスタ７３０を形成することができる。
また、第２のシリコン層７１２に一導電型を付与する不純物元素を添加した後、熱処理を行うことにより、添加した不純物元素を活性化することができる。熱処理は、レーザビーム照射、又はＲＴＡ若しくはファーネスアニール炉を用いて行うことができる。具体的には、４００℃乃至７００℃、好ましくは５００℃乃至５５０℃の温度範囲で熱処理を行うのが好ましい。また、熱処理は窒素雰囲気下で行うことが好ましい。例えば、５５０℃４時間の加熱を行うことにより、活性化を行うことができる。また、第２のシリコン層７１２の一部に非晶質領域がある場合には、熱処理を行うことにより、不純物元素の活性化とともにシリコン層の再結晶化を行うこともできる。
なお、本実施の形態で示したＴＦＴの構造は一例であり、図示した構造に限定されるものではない。例えば、直列に接続された少なくとも２つ以上のチャネル形成領域を含んだシリコン層と、それぞれのチャネル形成領域に電界を印加する少なくとも２つ以上のゲート電極層と、を有するマルチゲート構造を用いてもよい。その他、ＴＦＴのシリコン層にＬＤＤ領域を形成してもよい。
また、ゲート電極として機能する導電層は、側面をテーパ形状としてもよいし、積層構造として各層でテーパ角度を異ならせてもよい。また、導電層の側面と接するサイドウォールといわれる絶縁層を形成してもよい。
本発明を適用して作製した薄膜トランジスタは、シリコン層の端部に起因する不良を低減させることができる。特に、シリコン層の端部におけるゲート絶縁層の被覆性が良好になるため、ゲート電極を形成する導電層とシリコン層との短絡、素子の静電破壊等を防止することができる。また、シリコン層の端部における電界の集中を緩和できるため、ゲート絶縁層の絶縁破壊や静電破壊等の絶縁不良を低減することができる。よって、信頼性の高い半導体装置を作製することができる。また、半導体装置を歩留まり良く製造することも可能になる。
また、本発明を適用することで、シリコン層の端部に起因する不良を低減させるとともに、シリコン層の薄膜化を図ることもできる。
なお、本実施の形態は、本明細書で示す他の実施の形態と、適宜組み合わせることができる。
（実施の形態５）
本実施の形態では、上記実施の形態と異なる作製方法で半導体装置を作製する例について、図１３乃至図１５を用いて説明する。
図１３（Ａ）は、本発明に係る半導体装置の主要な構成を説明するための上面図である。なお、図１３（Ａ）は、一部薄膜等を省略している。
図１３（Ａ）に示す半導体装置は、ＳＯＩ基板を用いて薄膜トランジスタが形成されている。ＳＯＩ基板の表面シリコン層は島状に形成されており、島状のシリコン層５１６を横断するように、ゲート電極を形成する導電層５２６が設けられている。また、島状のシリコン層５１６の側面と接して絶縁層５２０が設けられている。ここでは、島状のシリコン層５１６の全周囲を囲うように絶縁層５２０を設ける例を図示しているが、少なくとも導電層５２６及びシリコン層５１６が重畳する領域に島状のシリコン層５１６の側面と接する絶縁層を設ければよい。もちろん、導電層５２６及びシリコン層５１６が重畳する領域及びその近傍に、島状のシリコン層５１６の側面と接する絶縁層を設けてもよい。
シリコン層５１６には、チャネル形成領域５２８と、ソース領域又はドレイン領域として機能する一対の高濃度不純物領域５３０が形成されている。チャネル形成領域５２８は、導電層５２６と略一致する領域のシリコン層５１６に形成されており、一対の高濃度不純物領域５３０の間に位置する。また、チャネル形成領域と高濃度不純物領域５３０との間に低濃度不純物領域が形成されていてもよい。
次に、図１３（Ａ）に示す半導体装置の作製方法について説明する。ここでは、図１３（Ａ）における破線Ｏ−Ｐ間の断面図、及び破線Ｑ−Ｒ間の断面図を用いて、具体的に説明する。
まず、支持基板５００上に絶縁層５０２、島状の第１のシリコン層５０６が順に積層形成されたＳＯＩ基板５０５を準備する（図１３（Ｂ１）、（Ｂ２）参照）。なお。島状のシリコン層が形成されたＳＯＩ基板５０５の説明は、上記実施の形態１で示したＳＯＩ基板１０５、島状のシリコン層１０６の説明に準じるため、簡略して以下に説明する。
ＳＯＩ基板５０５は、ＳＩＭＯＸ基板や貼り合わせ基板等の公知のＳＯＩ基板を用いることができる。ＳＯＩ基板５０５の表面シリコン層を選択的にエッチングして、島状の第１のシリコン層５０６を形成する。第１のシリコン層５０６の膜厚は、１０ｎｍ乃至１５０ｎｍ、好ましくは４０ｎｍ乃至８０ｎｍの範囲で形成するとよい。本実施の形態では、第１のシリコン層５０６は膜厚５０ｎｍの単結晶シリコン層とする。
また、第１のシリコン層５０６の端部は垂直形状となるように形成してもよいし、端部がテーパ形状となるように形成してもよい。本実施の形態では、テーパ角が４５°以上９５°未満、より好ましくはテーパ角が６０°以上９５°未満と垂直形状に近くなるように形成する。第１のシリコン層５０６の端部のテーパ形状を急峻にすることで、後に完成する半導体装置の寄生チャネルを低減することができる。なお、本発明は特に限定されず、第１のシリコン層５０６の端部をテーパ角が３０°以上８５°未満、又は４５°以上６０°未満の緩やかなテーパ形状としてもよい。
次に、高密度プラズマ処理により第１のシリコン層５０６及び絶縁層５０２の表面を窒化して、第１の絶縁層５１０を形成する（図１３（Ｃ１）、（Ｃ２）参照）。ここで行うプラズマ処理は、マイクロ波（代表的には２．４５ＧＨｚ）等の高周波で励起され、電子密度が１×１０１１ｃｍ−３以上１×１０１３ｃｍ−３以下、且つ電子温度が０．５ｅＶ以上１．５ｅＶ以下のプラズマ５０８を利用して行うことが好ましい。また、固相窒化処理を行うため、窒素を含む雰囲気下でプラズマ処理を行う。窒素を含む雰囲気下とは、例えば窒素と希ガスを含む雰囲気下、又はＮＨ３と希ガスを含む雰囲気下である。希ガスとしては、Ａｒ、又はＡｒとＫｒとの混合を用いることが好ましい。詳しくは、実施の形態１で示した高密度プラズマ処理を利用すればよい。高密度プラズマ処理を用いて第１の絶縁層５１０を形成することで、ＣＶＤ法やスパッタリング法を用いて形成した絶縁層よりも緻密な絶縁層を形成することができる。また、高密度プラズマ処理を用いて第１の絶縁層５１０を形成することで、８００℃〜１１００℃で熱酸化した場合に問題となるバーズビークが形成されることなく、熱酸化法で得られる絶縁層と同様に良好な絶縁層を得ることができる。
第１の絶縁層５１０の一部は、後に完成する薄膜トランジスタのゲート絶縁層として機能する。よって、緻密な絶縁層を形成することで絶縁耐圧を向上させることができる。特に、第１の絶縁層５１０の一部は、不良が生じやすいシリコン層端部の側面と接するゲート絶縁層を形成するため、信頼性の高い半導体装置を作製することが可能になる。第１の絶縁層５１０は、膜厚１ｎｍ乃至１０ｎｍ、好ましくは１ｎｍ乃至５ｎｍの範囲で形成する。本実施の形態では、第１の絶縁層５１０として窒化シリコン層を、第１のシリコン層５０６表面、或いは第１のシリコン層５０６及び絶縁層５０２の表面に形成する。
次に、第１の絶縁層５１０上に第２の絶縁層５１２を形成する（図１４（Ａ１）、（Ａ２）参照）。第２の絶縁層５１２は、ＣＶＤ法やスパッタリング法により、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、ＳｉＯＦ、ＳｉＯＣ、ＤＬＣ、ポーラスシリカ等の材料を用いて形成する。第２の絶縁層５１２は、第１のシリコン層５０６の端部を覆う第１の絶縁層５１０を十分に被覆できる膜厚で形成する。好ましくは、第１のシリコン層５０６及び第１の絶縁層５１０の膜厚と比較して、１．５倍乃至３倍の膜厚で形成するとよい。本実施の形態では、第２の絶縁層５１２として、酸化窒化シリコン層を膜厚１５０ｎｍで形成する。
なお、第２の絶縁層５１２は、後にシリコン層の一表面上に形成する絶縁層５２２より誘電率が小さい材料を用いて形成するのが好ましい。第２の絶縁層５１２は、後に完成する半導体装置においてゲート絶縁層の一部、詳しくはシリコン層の端部近傍のゲート絶縁層を形成する。よって、シリコン層の端部近傍のゲート絶縁層を形成する第２の絶縁層５１２を、シリコン層の一表面上に形成するゲート絶縁層よりも低い誘電率材料を用いて形成することで、シリコン層の端部、特にコーナー部（角部）での電界や静電気の集中を緩和することができ、ゲート絶縁層の絶縁不良を低減できるため好ましい。
次に、第２の絶縁層５１２を、垂直方向を主体とした異方性エッチングにより選択的にエッチングして、第１の絶縁層５１０を介して第１のシリコン層５０６の側面に位置する第３の絶縁層５１４を形成する（図１４（Ｂ１）、（Ｂ２）参照）。
第３の絶縁層５１４は、垂直方向を主体とした異方性のドライエッチングにより、選択的に第２の絶縁層５１２をエッチングして形成する。エッチングは、第１の絶縁層５１０を介して第１のシリコン層５０６の一表面上に形成された第２の絶縁層５１２、及び第１の絶縁層を５１０を介して絶縁層５０２上に形成された第２の絶縁層５１２から進行していく。よって、第１のシリコン層５０６の一表面上に形成された第１の絶縁層５１０が露出したところでエッチングを停止させることにより、第１のシリコン層５０６の側面の領域に第２の絶縁層５１２が残存して第３の絶縁層５１４が形成される。なお、第１のシリコン層５０６の端部を垂直形状に近い形状とすることで、第１のシリコン層５０６の側面に近接する領域のみに、第３の絶縁層５１４を容易に形成することができる。
第３の絶縁層５１４の形状は、薄膜を形成する材料、エッチング条件等を適宜選択することにより制御することができる。また、第３の絶縁層５１４を形成するためのエッチング方法は、垂直方向を主体とした異方性エッチングを行えるものであれば特に限定されない。例えば、平行平板方式、マグネトロン方式、２周波方式、ＥＣＲ方式、ヘリコン方式、又はＩＣＰ方式などの反応性イオンエッチングを用いることができる。エッチングに用いるガス（エッチングガス）は、少なくとも第２の絶縁層５１２と第１のシリコン層５０６とのエッチング選択比を確保できるものを選択すればよい。例えば、ＣＨＦ３、ＣＦ４、Ｃ４Ｆ８、Ｃ２Ｆ６、ＮＦ３等のフッ素系のガスを用いることができる。その他、ＨｅやＡｒやＸｅなどの不活性ガス、又はＯ２ガス、Ｈ２ガスを適宜加えてもよい。本実施の形態では、第２の絶縁層５１２のエッチングは、ＩＣＰ方式の反応性イオンエッチングにより、エッチングガスとしてＣＨＦ３ガスおよびＨｅガスを用いて行う。
次に、第１の絶縁層５１０、第３の絶縁層５１４及び第１のシリコン層５０６を、垂直方向を主体とした異方性エッチングにより全面エッチングして薄膜化し、それぞれ第４の絶縁層５１８、第５の絶縁層５２０、及び第２のシリコン層５１６を形成する（図１４（Ｃ１）、（Ｃ２）参照）。
第１の絶縁層５１０、第３の絶縁層５１４及び第１のシリコン層５０６は、選択比が低い条件、又はエッチング選択比を極力小さくした条件（エッチング選択比が１に近くなる条件）でエッチングする。すなわち、第１の絶縁層５１０、第３の絶縁層５１４及び第１のシリコン層５０６を、ほぼ同じエッチング速度でエッチングしていく。よって、エッチング後の第４の絶縁層５１８、第５の絶縁層５２０、及び第２のシリコン層５１６は、垂直方向の高さが略一致するように形成される。好ましくは、第２のシリコン層５１６の膜厚が３０ｎｍ乃至１００ｎｍの範囲となるようにエッチングする。また、第２のシリコン層５１６は、端部のテーパ角が４５°以上９５°未満、より好ましくはテーパ角が６０°以上９５°未満と垂直形状に近くなるように形成するとよい。本実施の形態では、膜厚５０ｎｍの第１のシリコン層５０６をエッチングして、膜厚２５ｎｍの第２のシリコン層５１６を形成する。このとき、第２のシリコン層５１６端部が垂直形状に近くなるように形成する。
第１の絶縁層５１０、第３の絶縁層５１４及び第１のシリコン層５０６のエッチング方法は、垂直方向を主体とした異方性エッチングを行えるものであれば特に限定されない。例えば、平行平板方式、マグネトロン方式、２周波方式、ＥＣＲ方式、ヘリコン方式、又はＩＣＰ方式などの反応性イオンエッチングを用いることができる。
エッチングガスは、第１の絶縁層５１０、第３の絶縁層５１４及び第１のシリコン層５０６のエッチング選択比を極力小さくできるもの、つまりエッチング選択比が１に近くなるものを適宜選択すればよい。例えば、ＣＨＦ３、ＣＦ４、Ｃ４Ｆ８、Ｃ２Ｆ６、ＮＦ３等のフッ素系のガスにＯ２ガスを適宜加えていくことにより、両者のエッチング選択比を小さくすることが可能である。さらにＨｅやＡｒやＸｅなどの不活性ガスを適宜加えてもよい。また、エッチングガスとして、フッ素系のガスに代えてＨＢｒガス、又はＨＢｒとＣｌ２との混合ガスを用いてもよい。ＨＢｒガスを用いる場合も、ＨｅやＡｒなどの不活性ガスを適宜加えてもよい。
なお、このとき形成される第５の絶縁層５２０は、第４の絶縁層５１８と接しない面を、第２のシリコン層５１６の側面に対して凸形状に湾曲するように形成するのが好ましい。もちろん、本発明は特に限定されず、第５の絶縁層５２０は丸みを帯びた形状でなく、角を有する形状としてもよいが、第５の絶縁層５２０のコーナー部を緩やかな形状とすることで、上層に積層される層（ここでは、第６の絶縁層５２２）の被覆性を良好にすることができる。
次に、第２のシリコン層５１６上に第６の絶縁層５２２を形成する（図１５（Ａ１）、（Ａ２）参照）。
第６の絶縁層５２２は、ＣＶＤ法やスパッタリング法により、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化アルミニウム等の材料を用いて形成する。第６の絶縁層５２２は、これらの材料のうち１つ又は複数を用いて、単層構造又は積層構造で形成する。また、第６の絶縁層５２２は、高密度プラズマ処理による固相酸化若しくは固相窒化で形成することもできる。例えば、高密度プラズマ処理により第２のシリコン層５１６、第４の絶縁層５１８及び第５の絶縁層５２０の表面を酸化又は窒化して、第６の絶縁層５２２を形成することができる。第６の絶縁層５２２は、第２のシリコン層５１６の一表面上の膜厚を１ｎｍ乃至１５ｎｍ、好ましくは１ｎｍ乃至１０ｎｍの範囲で形成する。なお、第６の絶縁層５２２は、少なくとも第２のシリコン層５１６の一表面上に形成すればよく、第５の絶縁層５２０及び第４の絶縁層５１８上に形成することもできる。本実施の形態では、第６の絶縁層５２２として酸化窒化シリコン層を、膜厚１０ｎｍで形成する。
以上までで形成される第６の絶縁層５２２、第５の絶縁層５２０及び第４の絶縁層５１８は、ゲート絶縁層として機能する。すなわち、本発明に係るゲート絶縁層は、一体物ではなく複数の絶縁層の複合物で形成される。シリコン層の側面と接して第４の絶縁層５１８及び第５の絶縁層５２０を形成し、さらにシリコン層の一表面上に第６の絶縁層５２２を形成することで、シリコン層の端部においてゲート絶縁層の被覆性を良好にすることができる。また、シリコン層を島状に加工する際のエッチングやフッ酸等を用いた洗浄により、シリコン層の端部下及びその近傍の絶縁層（支持基板上の絶縁層）が除去された場合でも、シリコン層を十分に被覆することができる。よって、シリコン層端部におけるゲート絶縁層の被覆不良によるゲート電極を形成する導電層とシリコン層との短絡や、リーク電流の発生、静電破壊等を防止することができる。また、シリコン層の端部に接して、高密度プラズマ処理を利用した緻密な絶縁層を形成することで、ゲート絶縁層の特性を向上させることができる。
なお、第６の絶縁層５２２、第５の絶縁層５２０及び第４の絶縁層５１８で形成されるゲート絶縁層は、第２のシリコン層５１６の一表面上に形成された領域と比較して、第２のシリコン層５１６の側面と接する領域の膜厚が厚いことが好ましい。例えば、第２のシリコン層５１６の一表面上からの垂直線とゲート絶縁層の最表面との交点までの距離を膜厚ｔ１する。第２のシリコン層５１６の側面からの垂直線とゲート絶縁層の最表面との交点までの距離を膜厚ｔ２とする。ゲート絶縁層は、膜厚ｔ１＜膜厚ｔ２を満たすことが好ましい。第２のシリコン層５１６の側面と接する領域の膜厚は一定値であるとは限らないが、この場合は、膜厚ｔ１と比較して、膜厚ｔ２の最小値が同じ或いは膜厚ｔ１より大きいことが好ましい。このようにゲート絶縁層により第２のシリコン層５１６の端部を十分に被覆する、好ましくは第２のシリコン層５１６の側面と接する領域の膜厚を厚くすることで、第２のシリコン層５１６の端部に掛かる電界を緩和することができ、リーク電流の発生等を防止することができる。
次に、第６の絶縁層５２２を介して第２のシリコン層５１６上にゲート電極として機能する導電層５２４、導電層５２６を順に形成する。導電層５２４、５２６をマスクとして第２のシリコン層５１６に一導電型を付与する不純物元素を添加して、チャネル形成領域５２８、ソース領域又はドレイン領域として機能する高濃度不純物領域５３０を形成する（図１５（Ｂ１）、（Ｂ２）参照）。
導電層５２４、５２６は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、又はニオブ（Ｎｂ）等の金属元素、又は当該金属元素を含む合金材料若しくは化合物材料を用いて形成することができる。また、リン等の一導電型を付与する不純物元素が添加された多結晶シリコンに代表される半導体材料を用いて形成することもできる。ゲート電極として機能する導電層はこれらの材料のうち１つ又は複数を用いて、単層構造又は積層構造で形成することができ、膜厚１００ｎｍ乃至１０００ｎｍ、好ましくは膜厚２００ｎｍ乃至８００ｎｍ、より好ましくは３００ｎｍ乃至５００ｎｍの範囲で形成するとよい。また、ゲート電極として機能する導電層は、上述の材料を用いてＣＶＤ法やスパッタリング法により全面に形成した後、選択的にエッチングして所望の形状に加工すればよい。本実施の形態では、導電層５２４、５２６として、窒化タンタル層、窒化タングステン層を、それぞれ膜厚３０ｎｍ、膜厚３７０ｎｍで順に積層形成する。
一導電型を付与する不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等のｎ型を付与する不純物元素、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等のｐ型を付与する不純物元素を用いることができる。
以上により、本発明を適用した薄膜トランジスタ５４０を形成することができる。
また、第２のシリコン層５１６に一導電型を付与する不純物元素を添加した後、熱処理を行うことにより、添加した不純物元素を活性化することができる。熱処理は、レーザビーム照射、又はＲＴＡ若しくはファーネスアニール炉を用いて行うことができる。具体的には、４００℃乃至７００℃、好ましくは５００℃乃至５５０℃の温度範囲で熱処理を行うのが好ましい。また、熱処理は窒素雰囲気下で行うことが好ましい。例えば、５５０℃４時間の加熱を行うことにより、活性化を行うことができる。また、第２のシリコン層５１６の一部に非晶質領域がある場合には、熱処理を行うことにより、不純物元素の活性化とともにシリコン層の再結晶化を行うこともできる。
なお、本実施の形態で示したＴＦＴの構造は一例であり、図示した構造に限定されるものではない。例えば、直列に接続された少なくとも２つ以上のチャネル形成領域を含んだシリコン層と、それぞれのチャネル形成領域に電界を印加する少なくとも２つ以上のゲート電極層と、を有するマルチゲート構造を用いてもよい。その他、ＴＦＴのシリコン層にＬＤＤ領域を形成してもよい。
また、ゲート電極として機能する導電層は、側面をテーパ形状としてもよいし、積層構造として各層でテーパ角度を異ならせてもよい。また、導電層の側面と接するサイドウォールともいわれる絶縁層を形成してもよい。
本発明を適用して作製した薄膜トランジスタは、シリコン層の端部に起因する不良を低減させることができる。特に、シリコン層の端部におけるゲート絶縁層の被覆不良を防止することができ、シリコン層及びゲート電極を形成する導電層との短絡を防止することができる。また、シリコン層の端部における電界集中を緩和することができる。よって、リーク電流、静電破壊等を防止、低減できるため、信頼性の高い半導体装置を作製することができる。また、半導体装置を歩留まり良く製造することも可能になる。
また、本実施の形態で示すように、シリコン層の側面と接して緻密な絶縁層を形成することで、シリコン層の端部において絶縁耐圧が高く信頼性に優れる半導体装置を作製することができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と、適宜組み合わせることができる。
（実施の形態６）
本実施の形態では、上記実施の形態と異なる半導体装置及びその作製方法の例について、図１９乃至図２５を用いて説明する。具体的には、相異なる導電型の薄膜トランジスタを具備する半導体装置の例を示す。
図１９は、本実施の形態で示す半導体装置の上面図及び断面図であり、複数のトランジスタを具備する半導体装置の構成を示している。図１９（Ａ）は上面図、図１９（Ｂ）は図１９（Ａ）における破線Ａ１−Ｂ１間の断面図を示し、図１９（Ｃ）は図１９（Ａ）における破線Ａ２−Ｂ２間の断面図を示している。なお、図１９（Ａ）は、一部薄膜等の構成要素を省略している。
図１９に示す半導体装置は、ＳＯＩ基板を用いて形成されており、支持基板８００上に絶縁層８０２を介して島状に設けられたシリコン層８０５、シリコン層８１３と、当該シリコン層８０５、８１３上に絶縁層８２２を介して設けられたゲート電極を形成する導電層８２４、導電層８２６と、当該導電層８２６上に絶縁層８３６、絶縁層８３８を介して設けられたソース電極又はドレイン電極を形成する導電層８４０と、を有している（図１９（Ａ）乃至（Ｃ）参照）。
ゲート電極は、導電層８２４及び導電層８２６の積層構造で形成されている。導電層８２４、８２６は、島状のシリコン層８０５、８１３をそれぞれ横断するように設けられている。また、導電層８２４及び導電層８２６の側面に接して絶縁層８２８が設けられている。絶縁層８２８は、サイドウォールともいわれる。なお、ここではゲート電極を導電層８２４、８２６の２層の積層構造で形成する例を示したが、本発明は特に限定されず、ゲート電極は単層構造でもよいし、３層以上の積層構造でもよい。また、ゲート電極として形成される導電層の側面をテーパ形状にしてもよいし、２層以上の導電層の積層構造として各層でテーパ角度が異なるようにしてもよい。また、実施の形態１乃至５で示したゲート電極の構成のいずれを適用しても構わない。
島状に設けられたシリコン層８０５、８１３は、ＳＯＩ基板８０４の表面シリコン層を用いて形成されている。島状に設けられたシリコン層８０５は、チャネル形成領域８０６と、ＬＤＤ領域として機能する一対の低濃度不純物領域８０８と、ソース領域又はドレイン領域として機能する一対の高濃度不純物領域８１０と、を有する。チャネル形成領域８０６は、絶縁層８２２を介して導電層８２４、８２６と重なる領域のシリコン層８０５に形成されている。低濃度不純物領域８０８は、絶縁層８２２を介して絶縁層８２８と重なる領域のシリコン層８０５に形成されている。高濃度不純物領域８１０は、絶縁層８２２を介して導電層８２４、導電層８２６及び絶縁層８２８と重ならない領域のシリコン層８０５に形成されている。チャネル形成領域８０６は一対の高濃度不純物領域８１０の間に位置しており、低濃度不純物領域８０８はチャネル形成領域８０６と高濃度不純物領域８１０の間にそれぞれ位置している。つまり、チャネル形成領域８０６は、一対の高濃度不純物領域８１０の間、及び一対の低濃度不純物領域８０８の間に位置しており、且つ一対の低濃度不純物領域８０８に接して形成されている。また、高濃度不純物領域８１０は、低濃度不純物領域８０８と比較して、高い濃度で一導電型を付与する不純物元素が添加されている。また、シリコン層８０５の側面に接して、絶縁層８１２が設けられている。
同様に、島状に設けられたシリコン層８１３は、チャネル形成領域８１４と、ＬＤＤ領域として機能する低濃度不純物領域と８１６と、ソース領域又はドレイン領域として機能する高濃度不純物領域８１８と、を有する。チャネル形成領域８１４は、絶縁層８２２を介して導電層８２４、８２６と重なる領域のシリコン層８１３に形成されている。低濃度不純物領域８１６は、絶縁層８２２を介して絶縁層８２８と重なる領域のシリコン層８１３に形成されている。高濃度不純物領域８１８は、絶縁層８２２を介して導電層８２４、導電層８２６及び絶縁層８２８と重ならない領域のシリコン層８１３に形成されている。チャネル形成領域８１４は一対の高濃度不純物領域８１８の間に位置しており、低濃度不純物領域８１６はチャネル形成領域８１４と高濃度不純物領域８１８の間にそれぞれ位置している。つまり、チャネル形成領域８１４は、一対の高濃度不純物領域８１８の間、及び一対の低濃度不純物領域８１６の間に位置しており、且つ一対の低濃度不純物領域８１６に接して形成されている。また、高濃度不純物領域８１８は、低濃度不純物領域８１６と比較して、高い濃度で一導電型を付与する不純物元素が添加されている。また、シリコン層８１３の側面に接して、絶縁層８２０が設けられている。
本実施の形態において、シリコン層８０５及びシリコン層８１３には、相異なる導電型の不純物元素が添加されているものとする。つまり、低濃度不純物領域８０８及び高濃度不純物領域８１０は、低濃度不純物領域８１６及び高濃度不純物領域８１８と異なる導電型を付与する不純物元素が添加されている。
シリコン層８０５及びシリコン層８１３と、ゲート電極を形成する導電層８２４、８２６との間には、絶縁層８２２が設けられている。また、絶縁層８２２は、シリコン層８０５の側面と接して設けられた絶縁層８１２、シリコン層８１３と接して設けられた絶縁層８２０上にも設けられている。絶縁層８１２、絶縁層８２０、及び絶縁層８２２は、ゲート絶縁層として機能する。
ソース電極又はドレイン電極を形成する導電層８４０は、絶縁層８３６、絶縁層８３８に形成された開口を介してシリコン層８０５に形成された高濃度不純物領域８１０、シリコン層８１３に形成された高濃度不純物領域８１８と電気的に接続されるように設けられている。また、図１９に示すように、シリコン層８０５に形成された高濃度不純物領域８１０と、シリコン層８１３に形成され、高濃度不純物領域８１０と導電型が異なる高濃度不純物領域８１８とを電気的に接続することにより、ＣＭＯＳ回路を形成してもよい。
次に、図１９で示した半導体装置の作製方法の一例に関して、図面を用いて説明する。
まず、支持基板８００上に絶縁層８０２を介して島状のシリコン層８０５、８１３が形成されたＳＯＩ基板８０４を準備する（図２０（Ａ）、図２３（Ａ）、図２４（Ａ）参照）。
ＳＯＩ基板８０４は、ＳＩＭＯＸ基板や貼り合わせ基板等の公知のＳＯＩ基板を用いることができる。ＳＯＩ基板８０４の表面シリコン層を選択的にエッチングして、分離した島状のシリコン層８０５及びシリコン層８１３を形成することができる。シリコン層８０５、８１３の膜厚は、１０ｎｍ乃至１５０ｎｍ、好ましくは３０ｎｍ乃至１００ｎｍ又は１０ｎｍ乃至３０ｎｍの範囲で形成する。
なお、シリコン層８０５、８１３は、端部がテーパ形状となるように形成してもよいし、垂直形状となるように形成してもよい。シリコン層の端部の形状は、等方性エッチング又は異方性エッチング等のエッチング条件を適宜選択することにより制御することができる。
次に、シリコン層８０５の側面と接する絶縁層８１２、及びシリコン層８１３の側面と接する絶縁層８２０を形成する（図２０（Ｂ）、図２３（Ｂ）、図２４（Ｂ）参照）。
絶縁層８１２、絶縁層８２０は、島状に設けられたシリコン層８０５及びシリコン層８１３を覆うように絶縁層を形成し、当該絶縁層を垂直方向を主体とした異方性エッチングを行うことにより選択的にエッチングしてシリコン層８０５、８１３の側面と接する領域のみ残存させて形成することができる。
具体的には、まず、シリコン層８０５及びシリコン層８１３を覆うように絶縁層を形成する。当該絶縁層は、ＣＶＤ法やスパッタリング法を用いて、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、ＳｉＯＦ、ＳｉＯＣ、ＤＬＣ、ポーラスシリカ等の材料を用いて形成する。好ましくは、後にシリコン層８０５及びシリコン層８１３の一表面上に形成する絶縁層８２２と比較して、誘電率が小さい層を形成する。また、シリコン層８０５、８１３上を覆うように形成する絶縁層は、少なくともシリコン層８０５、８１３の端部を十分に被覆できる膜厚で形成し、好ましくはシリコン層８０５、８１３の１．５倍乃至３倍の膜厚で形成する。
次に、シリコン層８０５及びシリコン層８１３を覆うように形成した絶縁層を、垂直方向を主体とした異方性エッチングを行うことにより選択的にエッチングする。エッチングは、シリコン層８０５の一表面上及びシリコン層８１３の一表面上に形成された絶縁層から進行していく。なお、絶縁層は、シリコン層８０５の一表面上、シリコン層８１３の一表面上及び絶縁層８０２上に、ほぼ同じ膜厚で形成されている。よって、シリコン層８０５、８１３の一表面が露出したところでエッチングを停止させることにより、シリコン層の８０５、８１３の側面と接する領域に絶縁層を選択的に残すことができる。残存する絶縁層が、絶縁層８１２、８２０に相当する。ここでは、絶縁層８１２、８２０は、それぞれ接するシリコン層８０５、８１３の側面に対して凸形状に湾曲するように形成している。もちろん、本発明は特に限定されず、絶縁層８１２、８２０は丸みを帯びた形状でなく、角を有する形状としてもよい。好ましくは、絶縁層８１２、８２０のコーナー部を緩やかな形状とすることで、上層に積層される層（ここでは絶縁層８２２）の被覆性を良好にすることができる。
なお、絶縁層８１２、８２０を形成する際のエッチングの影響により、シリコン層８０５、８１３の上層部が非晶質化する場合がある。この場合、シリコン層８０５、８１３の非晶質化された領域を選択的にエッチングしてもよいし、レーザビームの照射、又はＲＴＡ若しくはファーネスアニール炉を用いて熱処理を行い、シリコン層８０５、８１３を再結晶化してもよい。また、シリコン層に一導電型を付与する不純物元素を添加して不純物領域を形成した後、不純物領域を活性化するための熱処理と併せて再結晶化してもよい。具体的には、上記実施の形態２又は実施の形態３に示すシリコン層及びそのシリコン層の側面と接する絶縁層の形成方法を適用することができる。
また、ＳＯＩ基板の表面シリコン層を、完成する薄膜トランジスタのシリコン層よりも厚めに設定し、後の工程でシリコン層を薄膜化してもよい。例えば、ＳＯＩ基板の表面シリコン層の膜厚を、完成する薄膜トランジスタのシリコン層よりも２倍乃至３倍となるように制御しておく。次に、表面シリコン層を選択的にエッチングして島状に加工した後、当該島状のシリコン層上に絶縁層を形成する。当該絶縁層及びシリコン層を、選択比が低い条件若しくは選択比を極力小さくした条件（エッチング選択比１に近い条件）で垂直方向を主体とした異方性エッチングを行うことにより全面エッチングして、薄膜化したシリコン層及びその側面と接する絶縁層を形成してもよい。具体的には、上記実施の形態４又は実施の形態５に示すシリコン層及びその側面と接する絶縁層の形成方法を適用することができる。
また、上記実施の形態５に示すように、高密度プラズマ処理を用いてシリコン層の側面と接する緻密な絶縁層（例えば、窒化シリコン層又は窒化酸化シリコン層等の窒素を含む絶縁層）を形成してもよい。
シリコン層８０５及びその側面と接する絶縁層８１２、並びにシリコン層８１３及びその側面と接する絶縁層８２０は、上記実施の形態１乃至５のいずれかの方法を用いて形成してもよい。ここでは、実施の形態１で示す方法を用いるものとする。
また、後に完成する薄膜トランジスタの閾値電圧を制御するため、シリコン層８０５、８１３に低濃度の一導電型を付与する不純物元素を添加してもよい。この場合は、完成する薄膜トランジスタのチャネル形成領域にも不純物元素が添加されることになる。一導電型を付与する不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等のｎ型を付与する不純物元素、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等のｐ型を付与する不純物元素を用いることができる。例えば、不純物元素としてボロンを用いて、５×１０１５ｃｍ−３乃至５×１０１７ｃｍ−３の濃度でシリコン層８０５、８１３に含まれるように添加することが可能である。なお、シリコン層８０５、８１３には、異なる濃度の不純物元素を添加してもよいし、異なる導電型の不純物元素を添加してもよい。
次に、シリコン層８０５及びその側面と接する絶縁層８１２、並びにシリコン層８１３及びその側面と接する絶縁層８２０上に絶縁層８２２を形成する（図２０（Ｃ）、図２４（Ｃ）参照）。
絶縁層８２２は、ＣＶＤ法やスパッタリング法により、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化アルミニウム等の材料を用いて形成する。好ましくは、シリコン層８０５の側面と接する絶縁層８１２、及びシリコン層８１３の側面と接する絶縁層８２０よりも誘電率が大きい材料を用いて形成するとよい。絶縁層８２２は、上述した材料のうち１つ又は複数を用いて単層構造又は積層構造で形成する。また、絶縁層８２２は、高密度プラズマ処理によるシリコン層８０５、８１３の固相酸化若しくは固相窒化で形成してもよい。
絶縁層８１２、絶縁層８２０、及び絶縁層８２２はゲート絶縁層を形成する。絶縁層８２２は、少なくともシリコン層８０５、８１３の一表面上に形成する。本実施の形態では、シリコン層８０５及びその側面と接する絶縁層８１２、並びにシリコン層８１３及びその側面と接する絶縁層８２０を覆うように、絶縁層８２２を形成する。すなわち、本実施の形態に係るゲート絶縁層は、一体物ではなく複数の絶縁層の複合物で構成される。なお、複数の絶縁層の境界は明確なものでなくともよい。このように、シリコン層の側面と接する絶縁層を、シリコン層の一表面上に形成する絶縁層と別に形成することで、シリコン層の端部におけるゲート絶縁層の被覆性を良好にすることができる。また、シリコン層を薄膜化した場合は、フッ酸等を用いた洗浄工程によるシリコン層下の絶縁層の意図しないエッチングの問題が顕著になるが、本発明を適用してシリコン層の側面と接する絶縁層を形成することで、ゲート絶縁層でシリコン層を十分に被覆することが可能になる。よって、シリコン層の端部におけるゲート絶縁層の被覆不良に起因したシリコン層とゲート電極層の短絡、リーク電流の発生、静電破壊等を防止することができる。
なお、ゲート絶縁層は、シリコン層の一表面上に形成された領域と比較して、シリコン層の側面と接する領域の膜厚が厚いことが好ましい。このようにゲート絶縁層によりシリコン層の端部を十分に被覆する、好ましくはシリコン層の側面と接する領域の膜厚を厚くすることで、シリコン層の端部に掛かる電界を緩和することができ、リーク電流の発生等を防止することができる。
また、ゲート絶縁層は、シリコン層の一表面上に形成された領域と比較して、シリコン層の側面と接する領域の誘電率が小さいことが好ましい。このようにすることで、シリコン層の端部に掛かる電界を緩和させることができ、ゲート絶縁層の絶縁不良を防止することができる。
次に、絶縁層８２２上に導電層８２３、導電層８２５を順に積層形成する（図２０（Ｄ）、図２５（Ａ）参照）。
導電層８２３、導電層８２５は、ＣＶＤ法やスパッタリング法を用いて、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、又はニオブ（Ｎｂ）等の金属元素、又は当該金属元素を含む合金材料若しくは化合物材料を用いて形成することができる。また、リン等の一導電型を付与する不純物元素が添加された多結晶シリコンに代表される半導体材料を用いて形成することもできる。
次に、導電層８２３、導電層８２５を選択的にエッチングして、ゲート電極として機能する導電層８２４、導電層８２６を形成する（図２１（Ａ）、図２３（Ｃ）参照）。
本実施の形態では、導電層８２３、８２５を基板上全面に成膜した後、導電層８２３、８２５を選択的にエッチングして所望の形状に加工している。ここでは、島状のシリコン層８０５、８１３を、分離した導電層がそれぞれ横断するようにエッチング加工している。このとき、分離した導電層は、島状のシリコン層８０５、８１３と重ならない領域で一体となるように加工する。つまり、連続する導電層から枝分かれした２本の導電層が、それぞれ島状のシリコン層８０５、８１３を横断するように形成している。
次に、シリコン層８１３上を覆うようにレジストマスク８５０を選択的に形成し、当該レジストマスク８５０、導電層８２４及び導電層８２６をマスクとして、シリコン層８０５に低濃度の一導電型を付与する不純物元素８５１を添加して、不純物領域８０７を形成する（図２１（Ｂ）参照）。不純物元素８５１としては、リンやヒ素等のｎ型を付与する不純物元素、ボロンやアルミニウム、ガリウム等のｐ型を付与する不純物元素等を用いることができる。ここでは、不純物元素８５１として、リン（Ｐ）を添加する。なお、不純物領域８０７は、後のＬＤＤ領域として機能する低濃度不純物領域の一部を形成する。また、導電層８２４、８２６下のシリコン層８０５には、チャネル形成領域８０６が形成される。
次に、シリコン層８０５上を覆うようにレジストマスク８５２を選択的に形成し、当該レジストマスク８５２、導電層８２４、導電層８２６をマスクとして、シリコン層８１３に低濃度の一導電型を付与する不純物元素８５３を添加して、不純物領域８１５を形成する（図２１（Ｃ）参照）。不純物元素８５３は、上述した不純物元素８５１と同様の元素を用いることができる。ここでは、不純物元素８５３として、先の不純物元素８５１と異なる導電型の元素を添加するものとし、ボロン（Ｂ）を添加する。なお、不純物領域８１５は、後のＬＤＤ領域として機能する低濃度不純物領域の一部を形成する。また、導電層８２４、８２６下のシリコン層８１３には、チャネル形成領域８１４が形成される。
次に、導電層８２４及び導電層８２６の側面と接する絶縁層８２８を形成する（図２１（Ｄ）、図２５（Ｂ）参照）。絶縁層８２８は、ＣＶＤ法やスパッタリング法により、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン等の無機材料、有機樹脂などの有機材料を用いて、単層構造又は積層構造の絶縁層を形成し、当該絶縁層を、垂直方向を主体とした異方性エッチングにより選択的にエッチングして、導電層８２４及び導電層８２６の側面と接する絶縁層８２８を形成することができる。絶縁層８２８はサイドウォールともいわれる。ここでは、絶縁層８２８は、導電層８２４、８２６の側面と接しない面を湾曲状に形成する。具体的には、任意の曲率を有し、接する導電層８２４、８２６の側面に対して凸形状に湾曲するように形成する。もちろん、本発明は特に限定されず、絶縁層８２８は丸みを帯びた形状でなく、角を有する形状としてよい。なお、絶縁層８２８は、ＬＤＤ領域として機能する低濃度不純物領域を形成する際のドーピング用マスクとして用いることができる。
次に、シリコン層８１３上を覆うようにレジストマスク８５４を選択的に形成する。当該レジストマスク８５４、導電層８２４、８２６及び当該導電層８２４、８２６の側面と接して設けられた絶縁層８２８をマスクとして、シリコン層８０５に高濃度の一導電型を付与する不純物元素８５５を添加する。その結果、シリコン層８０５には、ソース領域又はドレイン領域として機能する高濃度不純物領域８１０、ＬＤＤ領域として機能する低濃度不純物領域８０８、チャネル形成領域８０６が形成される。不純物元素８５５は、上述した不純物元素８５１と同様の元素を用いることができる。ここでは、不純物元素８５５として、先の不純物元素８５１と同じ導電型の元素であるリン（Ｐ）を添加する。なお、シリコン層８０５に添加する不純物元素８５５は、先にシリコン層８０５に添加した不純物元素８５１よりも高い濃度とする。
次に、シリコン層８０５上を覆うようにレジストマスク８５６を選択的に形成する。当該レジストマスク８５６、導電層８２４、８２６及び当該導電層８２４、８２６の側面と接して設けられた絶縁層８２８をマスクとして、シリコン層８１３に高濃度の一導電型を付与する不純物元素８５７を添加する。その結果、シリコン層８１３には、ソース領域又はドレイン領域として機能する高濃度不純物領域８１８、ＬＤＤ領域として機能する低濃度不純物領域８１６、チャネル形成領域８１４が形成される。不純物元素８５７は、上述した不純物元素８５１と同様の元素を用いることができる。ここでは、不純物元素８５７として、先の不純物元素８５３と同じ導電型の元素であるボロン（Ｂ）を添加する。なお、シリコン層８１３に添加する不純物元素８５７は、先にシリコン層８１３に添加した不純物元素８５３よりも高い濃度とする。
以上により、シリコン層８０５にソース領域又はドレイン領域として機能する高濃度不純物領域８１０と、ＬＤＤ領域として機能する低濃度不純物領域８０８と、チャネル形成領域８０６が形成される。また、シリコン層８１３にソース領域又はドレイン領域として機能する高濃度不純物領域８１８と、ＬＤＤ領域として機能する低濃度不純物領域８１６と、チャネル形成領域８１４が形成される。本実施の形態では、チャネル形成領域８０６、８１４は、導電層８２４、８２６を用いて自己整合的に形成することができる。また、低濃度不純物領域８０８、８１６は、導電層８２４、８２６及びその側面と接する絶縁層８２８を用いて自己整合的に形成することができる。
次に、支持基板８００上に設けられた絶縁層や導電層等を覆うように絶縁層８３６、絶縁層８３８を形成し、当該絶縁層８３８上にシリコン層８０５に形成された高濃度不純物領域８１０、シリコン層８１３に形成された高濃度不純物領域８１８と電気的に接続される導電層８４０を形成する（図２２（Ｃ）、図２３（Ｄ）、図２５（Ｃ）参照）。導電層８４０はソース電極又はドレイン電極として機能する。
絶縁層８３６、８３８は、ＣＶＤ法やスパッタリング法、塗布法等により、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン等の酸素若しくは窒素を含む無機絶縁材料や、ＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含む絶縁材料、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機絶縁材料またはシロキサン樹脂等のシロキサン材料を用いて形成する。なお、シロキサン材料とは、Ｓｉ−Ｏ−Ｓｉ結合を含む材料に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いることもできる。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。また、絶縁層８３６、８３８は、ＣＶＤ法やスパッタリング法を用いて絶縁層を形成した後、当該絶縁層に酸素雰囲気下又は窒素雰囲気下で高密度プラズマ処理を行うことにより形成してもよい。ここでは、導電層８２６等の上層に絶縁層８３６、８３８の２層の積層構造を形成しているが、単層構造としても３層以上の積層構造としてもよい。
導電層８４０は、ＣＶＤ法やスパッタリング法を用いて、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）、炭素（Ｃ）、シリコン（Ｓｉ）等の金属元素、又は当該金属元素を含む合金材料若しくは化合物材料を用いて、単層構造又は積層構造で形成する。アルミニウムを含む合金材料としては、例えば、アルミニウムを主成分としニッケルを含む材料、又は、アルミニウムを主成分とし、ニッケルと、炭素とシリコンの一方又は両方とを含む合金材料があげられる。導電層８４０は、例えば、バリア層とアルミニウムシリコン（Ａｌ−Ｓｉ）層とバリア層の積層構造、バリア層とアルミニウムシリコン（Ａｌ−Ｓｉ）層と窒化チタン層とバリア層の積層構造を採用することができる。なお、バリア層とは、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる薄膜に相当する。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、導電層８４０を形成する材料として最適である。また、上層と下層のバリア層を設けると、アルミニウムやアルミニウムシリコンのヒロックの発生を防止することができるため好ましい。
以上により、シリコン層８０５を用いて形成されたｎチャネルトランジスタ８７０及びシリコン層８１３を用いて形成されたｐチャネルトランジスタ８８０を具備する半導体装置を作製することができる。本実施の形態では、シリコン層８０５に形成された高濃度不純物領域８１０と電気的に接続される導電層８４０と、シリコン層８１３に形成された高濃度不純物領域８１８と電気的に接続される導電層８４０と、を電気的に接続させることによって、ｎチャネルトランジスタ及びｐチャネルトランジスタを有するＣＭＯＳ回路を形成している。
なお、本実施の形態では相異なる導電型を有する２つの薄膜トランジスタを具備するＣＭＯＳ回路を作製する例を示したが、本発明は特に限定されない。例えば、複数のｎチャネル薄膜トランジスタを具備するｎＭＯＳ回路、複数のｐチャネル薄膜トランジスタを具備するｐＭＯＳ回路等を作製することもできる。ｎＭＯＳ回路、ｐＭＯＳ回路等は、シリコン層に添加する不純物元素を適宜選択すればよい。
本発明を適用した半導体装置は、シリコン層の端部の形状及び特性等の影響による不良を防止、低減することができる。よって、信頼性の向上した半導体装置を作製することができる。また、歩留まり良く半導体装置を製造することが可能になる。
なお、本実施の形態は、本明細書で示す他の実施の形態と、適宜組み合わせることができる。
（実施の形態７）
本発明に係る半導体装置は、ＣＰＵ（中央演算回路：Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）等の集積回路に適用することができる。本実施の形態では、図１９に示した半導体装置を適用したＣＰＵの例に関して、図面を用いて以下に説明する。
図２７に示すＣＰＵ３６６０は、基板３６００上に演算回路（ＡＬＵ：Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ）３６０１、演算回路用制御回路部（ＡＬＵ Ｃｏｎｔｒｏｌｌｅｒ）３６０２、命令解析部（Ｉｎｓｔｒｕｃｔｉｏｎ Ｄｅｃｏｄｅｒ）３６０３、割り込み制御部（Ｉｎｔｅｒｒｕｐｔ Ｃｏｎｔｒｏｌｌｅｒ）３６０４、タイミング制御部（Ｔｉｍｉｎｇ Ｃｏｎｔｒｏｌｌｅｒ）３６０５、レジスタ（Ｒｅｇｉｓｔｅｒ）３６０６、レジスタ制御部（Ｒｅｇｉｓｔｅｒ Ｃｏｎｔｒｏｌｌｅｒ）３６０７、バスインターフェース（Ｂｕｓ Ｉ／Ｆ）３６０８、書き換え可能なＲＯＭ３６０９、ＲＯＭインターフェース（ＲＯＭ Ｉ／Ｆ）３６２０を主に有している。また、ＲＯＭ３６０９及びＲＯＭインターフェース３６２０は、別チップに設けても良い。これらＣＰＵ３６６０を構成する様々な回路は、上記実施の形態１乃至６に示した作製方法によりＳＯＩ基板を用いて形成される薄膜トランジスタ、当該薄膜トランジスタを組み合わせたＣＭＯＳ回路、ｎＭＯＳ回路、ｐＭＯＳ回路等を用いて構成することが可能である。
なお、図２７に示すＣＰＵ３６６０は、その構成を簡略化して示した一例にすぎず、実際のＣＰＵはその用途によって多種多様な構成を有している。したがって、本発明を適用するＣＰＵの構成は、図２７に示すものに限定されるものではない。
バスインターフェース３６０８を介してＣＰＵ３６６０に入力された命令は、命令解析部３６０３に入力され、デコードされた後、演算回路用制御回路部３６０２、割り込み制御部３６０４、レジスタ制御部３６０７、タイミング制御部３６０５に入力される。
演算回路用制御回路部３６０２、割り込み制御部３６０４、レジスタ制御部３６０７、タイミング制御部３６０５は、デコードされた命令に基づき、各種制御を行う。具体的に演算回路用制御回路部３６０２は、演算回路３６０１の駆動を制御するための信号を生成する。また、割り込み制御部３６０４は、ＣＰＵ３６６０のプログラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク状態から判断し、処理する。レジスタ制御部３６０７は、レジスタ３６０６のアドレスを生成し、ＣＰＵの状態に応じてレジスタ３６０６の読み出しや書き込みを行う。
またタイミング制御部３６０５は、演算回路３６０１、演算回路用制御回路部３６０２、命令解析部３６０３、割り込み制御部３６０４、レジスタ制御部３６０７の駆動のタイミングを制御する信号を生成する。例えばタイミング制御部３６０５は、基準クロック信号ＣＬＫ１（３６２１）を元に、内部クロック信号ＣＬＫ２（３６２２）を生成する内部クロック生成部を備えており、クロック信号ＣＬＫ２を上記各種回路に供給する。
なお、本実施の形態では、本発明に係る半導体装置をＣＰＵに適用する例を説明したが、本発明は特に限定されない。例えば、本発明を適用して、デジタルカメラ等のカメラ、カーオーディオなどの音響再生装置、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（携帯電話機、携帯型ゲーム機等）、家庭用ゲーム機などの記録媒体を備えた画像再生装置などを作製することも可能である。
本発明に係る半導体装置は、ＳＯＩ基板を用いて形成するため、バルク単結晶シリコン基板を用いて形成する場合よりも寄生容量が少なく、高速化及び低消費電力化を図ることができる。これは、ＳＯＩ基板はチャネル形成領域及びソース領域又はドレイン領域が形成される表面シリコン層の下に、埋め込み酸化膜層が形成されているためである。また、本発明を適用した半導体装置は、シリコン層の端部の形状及び特性等の影響による不良を防止し、リーク電流の発生を防止できる。また、シリコン層を薄膜化した場合にも、シリコン層端部の特性の影響による不良を防止できる。よって、本発明に係る半導体装置をＣＰＵ等に適用することで、低消費電力化、高速化を実現することができる。また、信頼性の向上した半導体装置を、歩留まり良く製造することが可能になる。
（実施の形態８）
本実施の形態では、上記実施の形態で示した半導体装置の使用形態の一例について説明する。具体的には、非接触でデータの入出力が可能である半導体装置の適用例に関して、図面を用いて以下に説明する。非接触でデータの入出力が可能である半導体装置は利用の形態によって、ＲＦＩＤタグ、ＩＤタグ、ＩＣタグ、ＩＣチップ、ＲＦタグ、無線タグ、電子タグまたは無線チップとも呼ばれる。
本実施の形態で示す半導体装置の上面構造の一例について、図２９（Ａ）を参照して説明する。図２９に示す半導体装置２１８０は、メモリ部やロジック部を構成する複数の薄膜トランジスタ等の素子が設けられた薄膜集積回路２１３１と、アンテナとして機能する導電層２１３２を含んでいる。アンテナとして機能する導電層２１３２は、薄膜集積回路２１３１に電気的に接続されている。薄膜集積回路２１３１には、上記実施の形態１乃至６で示した本発明に係る薄膜トランジスタを適用することができる。
また、図２９（Ｂ）、（Ｃ）に図２９（Ａ）中の線分ａ１−ｂ１の断面の模式図を示す。アンテナとして機能する導電層２１３２は、メモリ部及びロジック部を構成する素子の上方に設ければよく、例えば、上記実施の形態６で示した構造の上方に、絶縁層２１３０を介してアンテナとして機能する導電層２１３２を設けることができる（図２９（Ｂ）参照）。他にも、アンテナとして機能する導電層２１３２を基板２１３３に別に設けた後、当該基板２１３３及び薄膜集積回路２１３１を、導電層２１３２が間に位置するように貼り合わせて設けることができる（図２９（Ｃ）参照）。ここでは、絶縁層２１３０上に設けられた導電層２１３６とアンテナとして機能する導電層２１３２とが、接着性を有する樹脂２１３５中に含まれる導電性粒子２１３４を介して電気的に接続されている。
なお、本実施の形態では、アンテナとして機能する導電層２１３２をコイル状に設け、電磁誘導方式または電磁結合方式を適用する例を示すが、本発明の半導体装置はこれに限られずマイクロ波方式を適用することも可能である。マイクロ波方式の場合は、用いる電磁波の波長によりアンテナとして機能する導電層２１３２の形状を適宜決めればよい。
例えば、半導体装置２１８０における信号の伝送方式として、マイクロ波方式（例えば、ＵＨＦ帯（８６０ＭＨｚ帯乃至９６０ＭＨｚ帯）、２．４５ＧＨｚ帯等）を適用する場合には、信号の伝送に用いる電磁波の波長を考慮してアンテナとして機能する導電層の長さ等の形状を適宜設定すればよい。例えば、アンテナとして機能する導電層を線状（例えば、ダイポールアンテナ（図３０（Ａ）参照））、平坦な形状（例えば、パッチアンテナ（図３０（Ｂ）参照））またはリボン型の形状（図３０（Ｃ）、（Ｄ）参照）等に形成することができる。また、アンテナとして機能する導電層２１３２の形状は線状に限られず、電磁波の波長を考慮して曲線状や蛇行形状またはこれらを組み合わせた形状で設けてもよい。
アンテナとして機能する導電層２１３２は、ＣＶＤ法、スパッタ法、スクリーン印刷やグラビア印刷等の印刷法、液滴吐出法、ディスペンサ法、メッキ法等を用いて、導電性材料により形成する。導電性材料として、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、銅（Ｃｕ）、金（Ａｕ）、白金（Ｐｔ）ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）等の金属元素、又は当該金属元素を含む合金材料若しくは化合物材料を用い、単層構造又は積層構造で導電層２１３２を形成する。
例えば、スクリーン印刷法を用いてアンテナとして機能する導電層２１３２を形成する場合には、粒径が数ｎｍから数十μｍの導電体粒子を有機樹脂に溶解または分散させた導電性のペーストを選択的に印刷することによって設けることができる。導電体粒子としては、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）およびチタン（Ｔｉ）等のいずれか一つ以上の金属粒子やハロゲン化銀の微粒子、または分散性ナノ粒子を用いることができる。また、導電性ペーストに含まれる有機樹脂は、金属粒子のバインダー、溶媒、分散剤および被覆材として機能する有機樹脂から選ばれた一つまたは複数を用いることができる。代表的には、エポキシ樹脂、シリコン樹脂等の有機樹脂が挙げられる。また、導電層の形成の際は、導電性のペーストを設けた後に焼成することが好ましい。例えば、導電性のペーストの材料として、銀を主成分とする微粒子（例えば粒径１ｎｍ以上１００ｎｍ以下の微粒子）を用いる場合、１５０℃乃至３００℃の温度範囲で焼成することにより硬化させて導電層を形成することができる。また、はんだや鉛フリーのはんだを主成分とする微粒子を用いてもよく、この場合は粒径２０μｍ以下の微粒子を用いることが好ましい。はんだや鉛フリーはんだは、低コストであるといった利点を有している。
このように、非接触でデータの入出力が可能である半導体装置に本発明を適用することで、低消費電力化を図ることができるため、特に小型の半導体装置に用いる場合は効果的である。
次に、本実施の形態に係る半導体装置の動作例について説明する。
半導体装置２１８０は、非接触でデータを交信する機能を有し、高周波回路８１、電源回路８２、リセット回路８３、クロック発生回路８４、データ復調回路８５、データ変調回路８６、他の回路の制御を行う制御回路８７、記憶回路８８およびアンテナ８９を有している（図３１（Ａ）参照）。高周波回路８１はアンテナ８９より信号を受信して、データ変調回路８６より受信した信号をアンテナ８９から出力する回路である。電源回路８２は受信信号から電源電位を生成する回路である。リセット回路８３はリセット信号を生成する回路である。クロック発生回路８４はアンテナ８９から入力された受信信号を基に各種クロック信号を生成する回路である。データ復調回路８５は受信信号を復調して制御回路８７に出力する回路である。データ変調回路８６は制御回路８７から受信した信号を変調する回路である。また、制御回路８７としては、例えばコード抽出回路９１、コード判定回路９２、ＣＲＣ判定回路９３および出力ユニット回路９４が設けられている。なお、コード抽出回路９１は制御回路８７に送られてきた命令に含まれる複数のコードをそれぞれ抽出する回路であり、コード判定回路９２は抽出されたコードとリファレンスに相当するコードとを比較して命令の内容を判定する回路であり、ＣＲＣ判定回路９３は判定されたコードに基づいて送信エラー等の有無を検出する回路である。図３１（Ａ）では、制御回路８７の他に、アナログ回路である高周波回路８１、電源回路８２を含んでいる。
次に、上述した半導体装置の動作の一例について説明する。まず、アンテナ８９により無線信号が受信される。無線信号は高周波回路８１を介して電源回路８２に送られ、高電源電位（以下、ＶＤＤと記す）が生成される。ＶＤＤは半導体装置２１８０が有する各回路に供給される。また、高周波回路８１を介してデータ復調回路８５に送られた信号は復調される（以下、復調信号という）。さらに、高周波回路８１を介してリセット回路８３およびクロック発生回路８４を通った信号及び復調信号は制御回路８７に送られる。制御回路８７に送られた信号は、コード抽出回路９１、コード判定回路９２およびＣＲＣ判定回路９３等によって解析される。そして、解析された信号にしたがって、記憶回路８８内に記憶されている半導体装置の情報が出力される。出力された半導体装置の情報は出力ユニット回路９４を通って符号化される。さらに、符号化された半導体装置２１８０の情報はデータ変調回路８６を通って、アンテナ８９により無線信号に載せて送信される。なお、半導体装置２１８０を構成する複数の回路においては、低電源電位（以下、ＶＳＳという）は共通であり、ＶＳＳはＧＮＤとすることができる。
このように、リーダ／ライタから半導体装置２１８０に信号を送り、当該半導体装置２１８０から送られてきた信号をリーダ／ライタで受信することによって、半導体装置のデータを読み取ることが可能となる。
また、半導体装置２１８０は、電源（バッテリー）を搭載せず、各回路への電源電圧の供給を電磁波により行うタイプとしてもよいし、電源（バッテリー）を搭載して電磁波と電源（バッテリー）により各回路に電源電圧を供給するタイプとしてもよい。
次に、非接触でデータの入出力が可能な半導体装置の使用形態の一例について説明する。表示部３２１０を含む携帯端末の側面には、リーダ／ライタ３２００が設けられている。品物３２２０の側面には半導体装置３２３０が設けられている（図３１（Ｂ）参照）。半導体装置３２３０が設けられた品物３２２０にリーダ／ライタ３２００をかざすと、表示部３２１０に品物の原材料や原産地、生産工程ごとの検査結果や流通過程の履歴等、更に商品の説明等の商品に関する情報が表示される。また、商品３２６０をベルトコンベアにより搬送する際にリーダ／ライタ３２４０と、商品３２６０に設けられた半導体装置３２５０を用いて、該商品３２６０の検品を行うことができる（図３１（Ｃ）参照）。半導体装置３２３０、半導体装置３２５０としては、上述した半導体装置２１８０を適用することができる。このように、システムに本発明に係る半導体装置を活用することで、情報の取得を簡単に行うことができ、高機能化と高付加価値化を実現する。また、本発明に係る半導体装置は低消費電力化を実現できるため、品物に設ける半導体装置を小型化することが可能である。
なお、上述した以外にも本発明に係る半導体装置の用途は広範にわたり、非接触で対象物の履歴等の情報を明確にし、生産・管理等に役立てる商品であればどのようなものにも適用することができる。例えば、紙幣、硬貨、有価証券類、証書類、無記名債券類、包装用容器類、書籍類、記録媒体、身の回り品、乗物類、食品類、衣類、保健用品類、生活用品類、薬品類及び電子機器等に設けて使用することができる。これらの例に関して図２８を用いて説明する。
紙幣、硬貨とは、市場に流通する金銭であり、特定の地域で貨幣と同じように通用するもの（金券）、記念コイン等を含む。有価証券類とは、小切手、証券、約束手形等を指す（図２８（Ａ）参照）。証書類とは、運転免許証、住民票等を指す（図２８（Ｂ）参照）。無記名債券類とは、切手、おこめ券、各種ギフト券等を指す（図２８（Ｃ）参照）。包装用容器類とは、お弁当等の包装紙、ペットボトル等を指す（図２８（Ｄ）参照）。書籍類とは、書物、本等を指す（図２８（Ｅ）参照）。記録媒体とは、ＤＶＤソフト、ビデオテープ等を指す（図２８（Ｆ）参照）。乗物類とは、自転車等の車両、船舶等を指す（図２８（Ｇ）参照）。身の回り品とは、鞄、眼鏡等を指す（図２８（Ｈ）参照）。食品類とは、食料品、飲料等を指す。衣類とは、衣服、履物等を指す。保健用品類とは、医療器具、健康器具等を指す。生活用品類とは、家具、照明器具等を指す。薬品類とは、医薬品、農薬等を指す。電子機器とは、液晶表示装置、ＥＬ表示装置、テレビジョン装置（テレビ受像機、薄型テレビ受像機）、携帯電話機等を指す。
紙幣、硬貨、有価証券類、証書類、無記名債券類等に半導体装置２１８０を設けることにより、偽造を防止することができる。また、包装用容器類、書籍類、記録媒体等、身の回り品、食品類、生活用品類、電子機器等に半導体装置２１８０を設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。乗物類、保健用品類、薬品類等に半導体装置２１８０を設けることにより、偽造や盗難の防止、薬品類ならば、薬の服用の間違いを防止することができる。半導体装置２１８０の設け方としては、物品の表面に貼ったり、物品に埋め込んだりして設ける。例えば、本ならば紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりするとよい。
このように、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に半導体装置を設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。また乗物類に半導体装置を設けることにより、偽造や盗難を防止することができる。また、動物等の生き物に埋め込むことによって、個々の生き物の識別を容易に行うことができる。例えば、家畜等の生き物にセンサーを備えた半導体装置を埋め込む又は取り付けることによって、生まれた年や性別または種類等はもちろん現在の体温等の健康状態を容易に管理することが可能となる。
なお、本実施の形態は、上記実施の形態と自由に組み合わせて行うことができる。
本発明に係る半導体装置の主要な構成の例を示す図。 本発明に係る半導体装置の作製方法の例を示す図。 本発明に係る半導体装置の作製方法の例を示す図。 本発明に係る半導体装置の作製方法の例を示す図。 本発明に係る半導体装置の作製方法の例を示す図。 本発明に係る半導体装置の作製方法の例を示す図。 本発明に係る半導体装置の作製方法の例を示す図。 本発明に係る半導体装置の作製方法の例を示す図。 本発明に係る半導体装置の作製方法の例を示す図。 本発明に係る半導体装置の作製方法の例を示す図。 本発明に係る半導体装置の作製方法の例を示す図。 従来の半導体装置の構成の例を示す図。 本発明に係る半導体装置の作製方法の例を示す図。 本発明に係る半導体装置の作製方法の例を示す図。 本発明に係る半導体装置の作製方法の例を示す図。 本発明に係る半導体装置の構成の例を示す図。 本発明に係る半導体装置の構成の例を示す図。 プラズマ処理装置の構成の例を示す図。 本発明に係る半導体装置の主要な構成の例を示す図。 本発明に係る半導体装置の作製方法の例を示す図。 本発明に係る半導体装置の作製方法の例を示す図。 本発明に係る半導体装置の作製方法の例を示す図。 本発明に係る半導体装置の作製方法の例を示す図。 本発明に係る半導体装置の作製方法の例を示す図。 本発明に係る半導体装置の作製方法の例を示す図。 ＳＯＩ基板の作製方法の例を示す図。 本発明に係る半導体装置の一例を示すブロック図。 本発明に係る半導体装置の使用形態の例を示す図。 本発明に係る半導体装置の一例を示す上面図及び断面図。 本発明に係る半導体装置に適用できるアンテナを説明する図。 本発明に係る半導体装置の一例を示すブロック図及び使用形態の例を示す図。
符号の説明
１００ 支持基板
１０２ 絶縁層
１０４ シリコン層
１０５ ＳＯＩ基板
１０６ シリコン層
１０７ 絶縁層
１０８ 絶縁層
１１０ 絶縁層
１１２ 導電層
１１４ チャネル形成領域
１１６ 不純物領域
１２０ 薄膜トランジスタ

Claims (21)

  1. 支持基板上に絶縁層、島状のシリコン層が順に積層されたＳＯＩ基板と、
    前記島状のシリコン層の一表面上及び側面に設けられたゲート絶縁層と、
    前記ゲート絶縁層を介して前記島状のシリコン層上に設けられ、前記島状のシリコン層を横断するように設けられたゲート電極と、
    を有し、
    前記ゲート絶縁層は、前記島状のシリコン層の一表面上と比較して、前記島状のシリコン層の側面と接する領域の誘電率が小さいことを特徴とする半導体装置。
  2. 支持基板上に絶縁層、島状のシリコン層が順に積層されたＳＯＩ基板と、
    前記島状のシリコン層の一表面上及び側面に設けられたゲート絶縁層と、
    前記ゲート絶縁層を介して前記島状のシリコン層上に設けられ、前記島状のシリコン層を横断するように設けられたゲート電極と、
    を有し、
    前記ゲート絶縁層は、少なくとも前記ゲート電極と重なる領域において、前記島状のシリコン層の一表面上と比較して、前記島状のシリコン層の側面と接する領域の誘電率が小さいことを特徴とする半導体装置。
  3. 支持基板上に絶縁層、島状のシリコン層が順に積層されたＳＯＩ基板と、
    前記島状のシリコン層の一表面上及び側面に設けられたゲート絶縁層と、
    前記ゲート絶縁層を介して前記島状のシリコン層上に設けられ、前記島状のシリコン層を横断するように設けられたゲート電極と、
    を有し、
    前記ゲート絶縁層は、前記島状のシリコン層の一表面上と比較して、前記島状のシリコン層の側面と接する領域の厚さが厚く、且つ、誘電率が小さいことを特徴とする半導体装置。
  4. 支持基板上に絶縁層、島状のシリコン層が順に積層されたＳＯＩ基板と、
    前記島状のシリコン層の一表面上及び側面に設けられたゲート絶縁層と、
    前記ゲート絶縁層を介して前記島状のシリコン層上に設けられ、前記島状のシリコン層を横断するように設けられたゲート電極と、
    を有し、
    前記ゲート絶縁層は、少なくとも前記ゲート電極と重なる領域において、前記島状のシリコン層の一表面上と比較して、前記島状のシリコン層の側面と接する領域の厚さが厚く、且つ、誘電率が小さいことを特徴とする半導体装置。
  5. 請求項３又は請求項４において、
    前記ゲート絶縁層において、前記島状のシリコン層の一表面上の厚さをｔ１、前記島状のシリコン層の側面と接する領域の厚さをｔ２とし、ｔ１＜ｔ２≦３ｔ１を満たすことを特徴とする半導体装置。
  6. 請求項１乃至請求項５のいずれか一において、
    前記島状のシリコン層の一表面上及び側面に設けられたゲート絶縁層は、
    前記島状のシリコン層の一表面上に接して設けられた第１の絶縁層と、
    前記島状のシリコン層の側面と接して設けられた第２の絶縁層と、
    を有することを特徴とする半導体装置。
  7. 請求項１乃至請求項５のいずれか一において、
    前記島状のシリコン層の一表面上及び側面に設けられたゲート絶縁層は、
    前記島状のシリコン層の一表面上に設けられた第１の絶縁層と、
    前記島状のシリコン層の側面に設けられた第２の絶縁層及び第３の絶縁層と、
    を有することを特徴とする半導体装置。
  8. 請求項１乃至請求項７のいずれか一において、
    前記島状のシリコン層の端部は、テーパ角が４５°以上９５°未満であることを特徴とする半導体装置。
  9. 請求項１乃至請求項８のいずれか一において、
    前記ＳＯＩ基板はＳＩＭＯＸ基板であることを特徴とする半導体装置。
  10. 請求項１乃至請求項８のいずれか一において、
    前記ＳＯＩ基板は貼り合わせ基板であることを特徴とする半導体装置。
  11. ＳＯＩ基板のシリコン層を島状に形成し、
    前記島状のシリコン層の一表面上及び側面に接して第１の絶縁層を形成し、
    前記第１の絶縁層を前記島状のシリコン層の一表面が露出するまで選択的に除去して、前記島状のシリコン層の側面と接する第２の絶縁層を形成し、
    前記島状のシリコン層の一表面及び前記第２の絶縁層に接して第３の絶縁層を形成し、
    前記第３の絶縁層を介して前記島状のシリコン層の一表面上に、前記島状のシリコン層を横断するようにゲート電極層を形成することを特徴とする半導体装置の作製方法。
  12. 請求項１１において、
    前記島状のシリコン層は、端部のテーパ角が４５°以上９５°未満となるように形成することを特徴とする半導体装置の作製方法。
  13. ＳＯＩ基板のシリコン層を島状に形成して第１のシリコン層を形成し、
    前記第１のシリコン層の一表面及び側面に接して第１の絶縁層を形成し、
    前記第１の絶縁層を前記島状の第１のシリコン層の一表面が露出するまで選択的に除去して、前記第１のシリコン層の側面と接する第２の絶縁層を形成するとともに、前記第１のシリコン層の上層に非晶質領域を形成し、
    前記第１のシリコン層に形成された非晶質領域を除去して島状の第２のシリコン層を形成し、
    前記第２のシリコン層及び前記第２の絶縁層に接して第３の絶縁層を形成し、
    前記第３の絶縁層を介して前記第２のシリコン層の一表面上に、前記第２のシリコン層を横断するようにゲート電極層を形成することを特徴とする半導体装置の作製方法。
  14. ＳＯＩ基板のシリコン層を島状に形成して第１のシリコン層を形成し、
    前記第１のシリコン層の一表面及び側面に接して第１の絶縁層を形成し、
    垂直方向を主体とした異方性エッチングにより、前記第１のシリコン層及び前記第１の絶縁層を薄膜化して、島状の第２のシリコン層及び前記第２のシリコン層の側面と接する第２の絶縁層を形成し、
    前記第２のシリコン層及び前記第２の絶縁層に接して第３の絶縁層を形成し、
    前記第３の絶縁層を介して前記第２のシリコン層の一表面上に、前記第２のシリコン層を横断するようにゲート電極層を形成することを特徴とする半導体装置の作製方法。
  15. 請求項１１又は請求項１２において、
    前記第１のシリコン層は、膜厚６０ｎｍ乃至７０ｎｍの範囲で形成し、
    前記第２のシリコン層は、膜厚２０ｎｍ乃至３０ｎｍの範囲で形成することを特徴とする半導体装置の作製方法。
  16. 請求項１３乃至請求項１５のいずれか一において、
    前記第２のシリコン層は、端部のテーパ角が４５°以上９５°未満となるように形成することを特徴とする半導体装置の作製方法。
  17. 請求項１１乃至請求項１６のいずれか一において、
    前記第２の絶縁層及び前記第３の絶縁層は、ゲート絶縁層として形成することを特徴とする半導体装置の作製方法。
  18. 請求項１１乃至請求項１７のいずれか一において、
    前記第２の絶縁層は、前記第３の絶縁層と比較して誘電率が小さい層を形成することを特徴とする半導体装置の作製方法。
  19. 請求項１１乃至請求項１８のいずれか一において、
    前記ゲート電極層を形成した後、熱処理を行うことを特徴とする半導体装置の作製方法。
  20. 請求項１１乃至請求項１９のいずれか一において、
    前記ＳＯＩ基板はＳＩＭＯＸ法で形成される基板を用いることを特徴とする半導体装置の作製方法。
  21. 請求項１１乃至請求項１９のいずれか一において、
    前記ＳＯＩ基板は貼り合わせ法で形成される基板を用いることを特徴とする半導体装置の作製方法。
JP2007313006A 2006-12-05 2007-12-04 半導体装置及びその作製方法 Expired - Fee Related JP5348874B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007313006A JP5348874B2 (ja) 2006-12-05 2007-12-04 半導体装置及びその作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006327921 2006-12-05
JP2006327921 2006-12-05
JP2007313006A JP5348874B2 (ja) 2006-12-05 2007-12-04 半導体装置及びその作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013170390A Division JP5685297B2 (ja) 2006-12-05 2013-08-20 半導体装置

Publications (3)

Publication Number Publication Date
JP2008166744A true JP2008166744A (ja) 2008-07-17
JP2008166744A5 JP2008166744A5 (ja) 2011-01-13
JP5348874B2 JP5348874B2 (ja) 2013-11-20

Family

ID=39474724

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2007313006A Expired - Fee Related JP5348874B2 (ja) 2006-12-05 2007-12-04 半導体装置及びその作製方法
JP2013170390A Active JP5685297B2 (ja) 2006-12-05 2013-08-20 半導体装置
JP2015006617A Expired - Fee Related JP5973598B2 (ja) 2006-12-05 2015-01-16 半導体装置の作製方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2013170390A Active JP5685297B2 (ja) 2006-12-05 2013-08-20 半導体装置
JP2015006617A Expired - Fee Related JP5973598B2 (ja) 2006-12-05 2015-01-16 半導体装置の作製方法

Country Status (4)

Country Link
US (2) US7968884B2 (ja)
JP (3) JP5348874B2 (ja)
KR (1) KR20080052428A (ja)
CN (1) CN101197394B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016028427A (ja) * 2008-09-12 2016-02-25 株式会社半導体エネルギー研究所 半導体装置、表示装置及び液晶表示装置
JP2016527709A (ja) * 2013-06-10 2016-09-08 レイセオン カンパニー カラムｉｉｉ−ｖアイソレーション領域を有する半導体構造

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5374805B2 (ja) * 2006-03-27 2013-12-25 株式会社Ｓｕｍｃｏ Ｓｉｍｏｘウェーハの製造方法
JP5500771B2 (ja) * 2006-12-05 2014-05-21 株式会社半導体エネルギー研究所 半導体装置及びマイクロプロセッサ
US8067772B2 (en) * 2006-12-05 2011-11-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5337380B2 (ja) * 2007-01-26 2013-11-06 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
US7947981B2 (en) * 2007-01-30 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Display device
US7936009B2 (en) * 2008-07-09 2011-05-03 Fairchild Semiconductor Corporation Shielded gate trench FET with an inter-electrode dielectric having a low-k dielectric therein
JP2010153802A (ja) 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
US8461582B2 (en) * 2009-03-05 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101801538B1 (ko) * 2009-10-16 2017-11-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리 회로 및 반도체 장치
KR101836067B1 (ko) * 2009-12-21 2018-03-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터와 그 제작 방법
TWI535028B (zh) * 2009-12-21 2016-05-21 半導體能源研究所股份有限公司 薄膜電晶體
US8476744B2 (en) 2009-12-28 2013-07-02 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with channel including microcrystalline and amorphous semiconductor regions
US8704230B2 (en) 2010-08-26 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9230826B2 (en) 2010-08-26 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Etching method using mixed gas and method for manufacturing semiconductor device
US8952458B2 (en) 2011-04-14 2015-02-10 Taiwan Semiconductor Manufacturing Company, Ltd. Gate dielectric layer having interfacial layer and high-K dielectric over the interfacial layer
KR101771726B1 (ko) * 2012-06-18 2017-08-25 삼성전기주식회사 정전기 방지 소자 및 이를 포함하는 복합 전자 부품
JP5960000B2 (ja) * 2012-09-05 2016-08-02 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
WO2017149584A1 (ja) 2016-02-29 2017-09-08 川澄化学工業株式会社 癒着防止材
KR101925945B1 (ko) * 2017-02-28 2018-12-06 서울시립대학교 산학협력단 테이퍼 형상의 빔을 가진 릴레이 소자의 제조 방법 및 테이퍼 형상의 빔을 가진 릴레이 소자
CN110880520A (zh) * 2018-09-06 2020-03-13 松下知识产权经营株式会社 摄像装置
CN109860279B (zh) * 2019-01-24 2022-03-18 南京京东方显示技术有限公司 一种薄膜晶体管及其修复方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06275832A (ja) * 1993-03-18 1994-09-30 Toshiba Corp 薄膜トランジスタおよびその製造方法
JP2000049352A (ja) * 1998-07-28 2000-02-18 Asahi Kasei Microsystems Kk 半導体装置及びその製造方法
JP2000208775A (ja) * 1999-01-18 2000-07-28 Furontekku:Kk 半導体装置とその製造方法
JP2003069025A (ja) * 2001-08-22 2003-03-07 Nec Corp 半導体装置及びその実装方法
JP2005236202A (ja) * 2004-02-23 2005-09-02 Seiko Epson Corp 半導体装置およびその製造方法

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59150469A (ja) 1983-02-03 1984-08-28 Toshiba Corp 半導体装置の製造方法
JP2717237B2 (ja) * 1991-05-16 1998-02-18 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
EP0532314B1 (en) 1991-09-10 1999-06-02 Sharp Kabushiki Kaisha A semiconductor device and a process for fabricating same
JPH06268224A (ja) * 1993-03-12 1994-09-22 Mitsubishi Electric Corp 電界効果型トランジスタを含む半導体装置
JPH07176753A (ja) 1993-12-17 1995-07-14 Semiconductor Energy Lab Co Ltd 薄膜半導体装置およびその作製方法
JP3452981B2 (ja) 1994-04-29 2003-10-06 株式会社半導体エネルギー研究所 半導体集積回路およびその作製方法
US6433361B1 (en) * 1994-04-29 2002-08-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit and method for forming the same
JP3497627B2 (ja) * 1994-12-08 2004-02-16 株式会社東芝 半導体装置およびその製造方法
JPH08186262A (ja) * 1994-12-19 1996-07-16 Korea Electron Telecommun 薄膜トランジスタの製造方法
JP3504025B2 (ja) * 1995-06-06 2004-03-08 三菱電機株式会社 半導体装置およびその製造方法
KR0164079B1 (ko) * 1995-06-30 1998-12-01 김주용 반도체 소자 및 그 제조방법
US5989998A (en) * 1996-08-29 1999-11-23 Matsushita Electric Industrial Co., Ltd. Method of forming interlayer insulating film
JPH11258636A (ja) 1998-03-16 1999-09-24 Toshiba Corp 薄膜トランジスタおよびその製造方法
US6087208A (en) * 1998-03-31 2000-07-11 Advanced Micro Devices, Inc. Method for increasing gate capacitance by using both high and low dielectric gate material
JP2000012864A (ja) * 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2006310879A (ja) * 1998-12-24 2006-11-09 Renesas Technology Corp 半導体装置
TW444252B (en) * 1999-03-19 2001-07-01 Toshiba Corp Semiconductor apparatus and its fabricating method
KR100640207B1 (ko) * 1999-10-29 2006-10-31 엘지.필립스 엘시디 주식회사 박막트랜지스터 및 그 제조방법
JP4389359B2 (ja) * 2000-06-23 2009-12-24 日本電気株式会社 薄膜トランジスタ及びその製造方法
EP1326273B1 (en) * 2001-12-28 2012-01-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4187497B2 (ja) * 2002-01-25 2008-11-26 Ｊｓｒ株式会社 半導体基板の化学機械研磨方法
CN101217150B (zh) * 2002-03-05 2011-04-06 株式会社半导体能源研究所 半导体元件和使用半导体元件的半导体装置
JP2003298059A (ja) * 2002-03-29 2003-10-17 Advanced Lcd Technologies Development Center Co Ltd 薄膜トランジスタ
JP2004152790A (ja) * 2002-10-28 2004-05-27 Toshiba Corp 半導体装置、及び、半導体装置の製造方法
JP2004241755A (ja) * 2003-01-15 2004-08-26 Renesas Technology Corp 半導体装置
JP3779286B2 (ja) * 2003-06-27 2006-05-24 沖電気工業株式会社 Ｓｏｉ構造を用いたしきい値電圧可変相補型ｍｏｓｆｅｔ
KR20050052029A (ko) 2003-11-28 2005-06-02 삼성에스디아이 주식회사 박막트랜지스터
JP2006164998A (ja) * 2004-12-02 2006-06-22 Renesas Technology Corp 半導体装置およびその製造方法
US7345343B2 (en) * 2005-08-02 2008-03-18 Texas Instruments Incorporated Integrated circuit having a top side wafer contact and a method of manufacture therefor
JP4223026B2 (ja) * 2005-06-03 2009-02-12 株式会社ルネサステクノロジ 半導体装置
JP4964442B2 (ja) * 2005-08-10 2012-06-27 三菱電機株式会社 薄膜トランジスタおよびその製造方法
JP4533304B2 (ja) * 2005-11-29 2010-09-01 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2006186382A (ja) * 2006-01-27 2006-07-13 Toshiba Corp 電界効果トランジスタ
US7692223B2 (en) * 2006-04-28 2010-04-06 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and method for manufacturing the same
EP2259294B1 (en) * 2006-04-28 2017-10-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
US8067772B2 (en) * 2006-12-05 2011-11-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06275832A (ja) * 1993-03-18 1994-09-30 Toshiba Corp 薄膜トランジスタおよびその製造方法
JP2000049352A (ja) * 1998-07-28 2000-02-18 Asahi Kasei Microsystems Kk 半導体装置及びその製造方法
JP2000208775A (ja) * 1999-01-18 2000-07-28 Furontekku:Kk 半導体装置とその製造方法
JP2003069025A (ja) * 2001-08-22 2003-03-07 Nec Corp 半導体装置及びその実装方法
JP2005236202A (ja) * 2004-02-23 2005-09-02 Seiko Epson Corp 半導体装置およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016028427A (ja) * 2008-09-12 2016-02-25 株式会社半導体エネルギー研究所 半導体装置、表示装置及び液晶表示装置
US10236303B2 (en) 2008-09-12 2019-03-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer
JP2016527709A (ja) * 2013-06-10 2016-09-08 レイセオン カンパニー カラムｉｉｉ−ｖアイソレーション領域を有する半導体構造

Also Published As

Publication number Publication date
US7968884B2 (en) 2011-06-28
JP5348874B2 (ja) 2013-11-20
US20080128808A1 (en) 2008-06-05
CN101197394B (zh) 2012-07-04
KR20080052428A (ko) 2008-06-11
JP5685297B2 (ja) 2015-03-18
JP2015073138A (ja) 2015-04-16
JP5973598B2 (ja) 2016-08-23
US20110254004A1 (en) 2011-10-20
CN101197394A (zh) 2008-06-11
JP2013254980A (ja) 2013-12-19

Similar Documents

Publication Publication Date Title
JP5973598B2 (ja) 半導体装置の作製方法
JP5348873B2 (ja) 半導体装置及びその作製方法
JP5393057B2 (ja) 半導体装置の作製方法
JP5728151B2 (ja) Ｓｏｉ基板の作製方法
US8222117B2 (en) SOI substrate and method for manufacturing SOI substrate
TWI476904B (zh) 半導體裝置和其製造方法
JP5411456B2 (ja) 半導体装置
TWI425638B (zh) 半導體裝置及其製造方法
JP5105915B2 (ja) 半導体装置及びその作製方法
JP2008277475A (ja) 半導体装置の作製方法
JP2007006464A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101122

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130314

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130730

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130820

R150 Certificate of patent or registration of utility model

Ref document number: 5348874

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees