TWI425638B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI425638B
TWI425638B TW096113514A TW96113514A TWI425638B TW I425638 B TWI425638 B TW I425638B TW 096113514 A TW096113514 A TW 096113514A TW 96113514 A TW96113514 A TW 96113514A TW I425638 B TWI425638 B TW I425638B
Authority
TW
Taiwan
Prior art keywords
film
insulating film
gate insulating
semiconductor
region
Prior art date
Application number
TW096113514A
Other languages
English (en)
Other versions
TW200805671A (en
Inventor
Masayuki Sakakura
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW200805671A publication Critical patent/TW200805671A/zh
Application granted granted Critical
Publication of TWI425638B publication Critical patent/TWI425638B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Description

半導體裝置及其製造方法
本發明係有關一種半導體裝置以及其製造方法。
近年來，盛行在例如玻璃等之具有絕緣表面的基體之上形成薄膜電晶體(TFT)，且使用該薄膜電晶體作為切換元件等來製造半導體裝置。使用CVD法、微影法等而在具有絕緣表面的基體之上形成島狀半導體膜，且設置該薄膜電晶體而使得該島狀半導體膜的一部分係用作電晶體的通道形成區域(例如，見參考資料1：日本公告專利申請案第H08－018055號)。
在圖16中顯示一般之薄膜電晶體的示意圖。首先，薄膜電晶體在基體901之上具有島狀半導體膜903，具有用作基底膜的絕緣膜902置於其間，覆蓋該島狀半導體膜903且具有閘極絕緣膜904置於其間地設置用作閘極電極的導電膜905。此外，半導體膜903具有在與導電膜905重疊的區域中形成的通道形成區域903a和形成源極區域或汲極區域的雜質區域903b。此外，與該雜質區域903b電連接地設置形成源極電極或汲極電極的導電膜907。注意，圖16B和16C分別顯示沿圖16A中連結C1和D1之虛線所取出的剖面結構、沿圖16A中連結C2和D2之虛線所取出的剖面結構。
但是，當將半導體膜設為島狀時，在該半導體膜和基底絕緣膜的端部中就會産生步階，因此，在如圖16C顯示的區域908那樣的步階部分中會發生半導體膜的通道形成區域表面被閘極絕緣膜覆蓋的比率不充分的問題。例如，當在該端部中被閘極絕緣膜覆蓋的比率不充分時，有可能在半導體膜的端部中因形成閘極電極的導電膜與半導體膜的接觸而發生短路。此外，由於在該端部中的閘極絕緣膜的膜變薄，在閘極電極與半導體膜的通道形成區域的端部中發生因電流洩漏而導致的電晶體的特性退化等的問題。當將閘極絕緣膜之膜變薄時更容易發生由於半導體膜的端部的覆蓋率欠佳而導致的問題，而近年來為了實現薄膜電晶體的低耗電量、操作速度的提高，對閘極絕緣膜的膜變薄之期待有增無減，因此上述問題變得越來越明顯。
此外，當因閘極絕緣膜的損壞或製造步驟中的處理而使固定電荷在半導體膜的端部被捕獲(trapped)時，與半導體膜的中央部分相比，在端部的通道形成區域的特性産生變化，並且發生薄膜電晶體的特性受到影響的問題。
鑒於上述問題，本發明提供一種半導體裝置以及該半導體裝置的製造方法，該半導體裝置減少因為半導體膜的通道形成區域的端部的特性而使電晶體的特性受到的影響。
本發明的半導體裝置至少包括：基體；在上述基體之上形成之具有通道形成區域的半導體膜；覆蓋上述半導體膜，且在上述半導體膜的側面之外側的區域中具有一側面的閘極絕緣膜；具有上述閘極絕緣膜置於其間且覆蓋上述通道形成區域來形成的閘極電極。注意，也可以具有覆蓋上述閘極電極、上述閘極絕緣膜、及上述基體的絕緣膜。
本發明的半導體裝置至少包括：基體；在上述基體之上形成之具有通道形成區域的半導體膜；覆蓋上述半導體膜且在上述半導體膜的側面之外側的區域中具有一側面的閘極絕緣膜；具有上述閘極絕緣膜置於其間且覆蓋上述通道形成區域來形成的閘極電極；由上述通道形成區域的側端部、上述閘極絕緣膜、及上述基體所形成的空間，及覆蓋上述閘極電極、上述閘極絕緣膜、以及上述基體的絕緣膜。
本發明的半導體裝置至少包括：基體；在上述基體之上形成之具有通道形成區域的半導體膜；覆蓋上述半導體膜，且在上述半導體膜的側面之外側的區域中具有一側面的閘極絕緣膜；具有上述閘極絕緣膜置於其間且覆蓋上述通道形成區域來形成的閘極電極；由上述通道形成區域的側端部、上述閘極絕緣膜、上述閘極電極、及上述基體所形成的空間；及覆蓋上述閘極電極、上述閘極絕緣膜、以及上述基體的絕緣膜。
在本發明的半導體裝置中，上述半導體膜具有源極區域和汲極區域，並且，上述源極區域和汲極區域的側面並不與在上述源極區域和汲極區域之上所形成的絕緣膜相接觸。
在本發明的半導體裝置中，上述半導體膜具有源極區域和汲極區域。上述半導體裝置具有在所述源極區域和汲極區域之上所形成的絕緣膜；由所述基體、所述源極區域和汲極區域的側面、所述閘極絕緣膜、所述絕緣膜所包圍的空間。
本發明的半導體裝置包括：具有在基體之上形成的第一通道形成區域的第一半導體膜；在上述第一半導體膜之上具有第一閘極絕緣膜置於其間且覆蓋上述第一通道形成區域而形成的第一閘極電極；具有在上述基體之上形成的第二通道形成區域的第二半導體膜；以及，在上述第二半導體膜之上具有第二閘極絕緣膜置於其間且覆蓋上述第二通道形成區域而形成的第二閘極電極，其中，上述第一半導體膜配置在上述第一閘極絕緣膜的端部之內側的區域中，且上述第一通道形成區域的側面並不與上述第一閘極電極及上述第一閘極絕緣膜相接觸，並且，上述第二半導體膜配置在上述第二閘極絕緣膜的端部之內側的區域中，且上述第二通道形成區域的側面並不與上述第二閘極電極及上述第二閘極絕緣膜相接觸。
本發明的半導體裝置包括：具有在基體之上形成的第一通道形成區域的第一半導體膜；在上述第一半導體膜之上具有第一閘極絕緣膜置於其間且覆蓋上述第一通道形成區域而形成的第一閘極電極；由上述基體、上述第一通道形成區域的側面、上述第一閘極絕緣膜、及上述第一閘極電極所包圍的空間；具有在上述基體之上形成的第二通道形成區域的第二半導體膜；在上述第二半導體膜之上具有第二閘極絕緣膜置於其間且覆蓋上述第二通道形成區域而形成的第二閘極電極；以及由上述基體、上述第二通道形成區域的側面、上述第二閘極絕緣膜、及上述第二閘極電極所包圍的空間。
本發明的半導體裝置的製造方法，包括以下步驟：在基體之上形成半導體膜；在上述半導體膜之上形成絕緣膜；在上述絕緣膜之上選擇性地形成抗蝕劑，使用上述抗蝕劑作為遮罩而對上述半導體膜及上述絕緣膜進行蝕刻，來形成第一半導體膜和閘極絕緣膜；使用上述抗蝕劑以及上述閘極絕緣膜作為遮罩而對上述第一半導體膜進行蝕刻，來形成配置在上述閘極絕緣膜的內側的區域中的第二半導體膜；覆蓋上述第二半導體膜的通道形成區域且具有上述閘極絕緣膜置於其間而形成閘極電極；將上述閘極絕緣膜及上述閘極電極形成為不與上述通道形成區域的側面相接觸。
本發明的半導體裝置的製造方法，包括以下步驟：在基體之上形成半導體膜；在上述半導體膜之上形成絕緣膜；在上述絕緣膜之上選擇性地形成抗蝕劑，使用上述抗蝕劑作為遮罩而對上述半導體膜以及上述絕緣膜進行蝕刻，來形成第一半導體膜和閘極絕緣膜；使用上述抗蝕劑以及上述閘極絕緣膜作為遮罩而對上述第一半導體膜進行蝕刻，來形成配置在上述閘極絕緣膜的內側的區域中的第二半導體膜；覆蓋上述第二半導體膜的通道形成區域且具有上述閘極絕緣膜置於其間而形成閘極電極，並且形成由上述基體、上述通道形成區域的側面、上述閘極絕緣膜、及上述閘極電極所包圍的空間。
本發明的半導體裝置的製造方法，包括以下步驟：在基體之上形成半導體膜；在上述半導體膜之上形成絕緣膜；在上述絕緣膜之上選擇性地形成抗蝕劑，使用上述抗蝕劑作為遮罩對上述絕緣膜進行蝕刻，而形成閘極絕緣膜；使用上述抗蝕劑作為遮罩，對上述半導體膜進行蝕刻而形成配置在上述閘極絕緣膜的內側的區域中的半導體膜；覆蓋上述半導體膜的通道形成區域且具有上述閘極絕緣膜置於其間而形成閘極電極；將上述閘極絕緣膜及上述閘極電極形成為不與上述通道形成區域的側面相接觸。
本發明的半導體裝置的製造方法，包括以下步驟：在基體之上形成半導體膜；在上述半導體膜之上形成絕緣膜；在上述絕緣膜之上選擇性地形成抗蝕劑，使用上述抗蝕劑作為遮罩對上述絕緣膜進行蝕刻，而形成閘極絕緣膜；使用上述抗蝕劑作為遮罩，對上述半導體膜進行蝕刻而形成配置在上述閘極絕緣膜的內側的區域中的半導體膜；覆蓋上述半導體膜的通道形成區域且具有上述閘極絕緣膜置於其間而形成閘極電極，並且形成由上述基體、上述通道形成區域的側面、上述閘極絕緣膜、及上述閘極電極所包圍的空間。
本發明的半導體裝置由於在半導體膜的通道形成區域的側面中具有不與閘極絕緣膜以及閘極電極相接觸的區域，因此在通道形成區域側面不會發生由於閘極絕緣膜的覆蓋率欠佳而導致的短路和漏電流，而可以提高半導體裝置的特性。此外，因為在半導體膜的通道形成區域的側面不與閘極絕緣膜以及閘極電極相接觸，所以在通道形成區域的端部中不會發生電場集中，而可以減少閘極洩漏錯誤的發生，並且提高閘極電極的耐受電壓。
在下文中，將參照附圖來說明本發明的實施例模式。但是，本發明並不局限於以下說明，且習於此技藝者可以很容易地理解一個事實就是其方式和詳細內容在不違離本發明的精神及範疇下可以被改變為各式各樣的形式。因此，本發明不應該被解釋為僅限定在本實施例模式所記載的內容中。注意，在以下說明的本發明的結構中的所有附圖中，使用相同的參考數字來表示相同的部件。此外，可以自由組合來實施在下文中的實施例模式1至3。
[實施例模式1]
在本實施例模式中，將參照附圖而對本發明的半導體裝置的一個例子進行說明。
圖1A至1D顯示在本實施例模式中所示的半導體裝置。注意，圖1A顯示在本實施例模式中所示的半導體裝置的上表面的一部分，並且圖1B顯示沿圖1A中的虛線A1－B1的剖面圖、圖1C顯示沿圖1A中的虛線A2－B2的剖面圖、圖1D顯示沿圖1A中的虛線A3－B3的剖面圖。此外，圖8是具有與圖1所示的半導體裝置不同的結構的半導體裝置的示意圖。圖8A顯示沿圖1A中的虛線A1－B1的剖面圖、圖8B顯示沿圖1A中的虛線A2－B2的剖面圖、圖8C顯示沿圖1A中的虛線A3－B3的剖面圖。
本實施例模式所示的半導體裝置具有：半導體膜103，該半導體膜103在基體101之上具有絕緣膜102置於其間地被設為島狀；薄膜電晶體，該薄膜電晶體包含在該半導體膜103的上方具有閘極絕緣膜104置於其間地設置的形成閘極電極的導電膜105；絕緣膜106，該絕緣膜106設為覆蓋閘極絕緣膜104和導電膜105；導電膜107，該導電膜107設置在上述絕緣膜106上且形成源極電極或汲極電極(圖1A至1D、圖8A至8C)。注意，半導體膜103具有通道形成區域103a、源極區域或汲極區域(在下文中，也稱為雜質區域)103b。
在本實施例模式中，被設為島狀的半導體膜103配置在閘極絕緣膜104的端部之內側的區域，並且將其設置為與用作閘極電極的導電膜105以及半導體膜103的通道形成區域103a的側面不接觸。換言之，本實施例模式的半導體裝置具有空間155，該空間155被基底絕緣膜102、半導體膜103的通道形成區域103a的側面、閘極絕緣膜104、形成閘極電極的導電膜105所包圍(圖1C)。注意，也可以形成為閘極絕緣膜104的端部與基底絕緣膜102相接觸，並且閘極絕緣膜104不與通道形成區域103a的側面相接觸。在此情況下，空間155成為被基底絕緣膜102、半導體膜103的通道形成區域103a的側面、閘極絕緣膜104所包圍的區域(圖8B)。
注意，在此，閘極絕緣膜104不與通道形成區域103a的側面相接觸意謂著在由通道形成區域103a與絕緣膜102形成的步階部分附近，閘極絕緣膜104與通道形成區域103a的側面不接觸。因此，該側面的一部分可以接觸於閘極絕緣膜104。在由通道形成區域103a與絕緣膜102形成的步階部分中，由於通道形成區域103a不接觸於閘極絕緣膜104以及導電膜105，所以可以減少因閘極絕緣膜104的覆蓋率欠佳而使半導體裝置受到的影響。換言之，在通道形成區域103a的側面中，可以實現不發生電場集中，減少閘極電流洩漏錯誤，並且提高閘極電極的耐受電壓。
此外，在本實施例模式中顯示的半導體裝置中，使絕緣膜106不接觸於源極區域或汲極區域103b的側面，並且本實施例模式的半導體裝置具有空間156，該空間156被基底絕緣膜102、源極區域或汲極區域103b的側面、閘極絕緣膜104、絕緣膜106所包圍(圖1B、1D)。注意，也可以形成為閘極絕緣膜104的端部接觸於基底絕緣膜102，在此情況下，空間156成為被基底絕緣膜102、半導體膜103的源極區域或汲極區域103b的側面、閘極絕緣膜104所包圍的區域(圖8A、8C)。注意，在此不一定必須要設置空間156，也可以形成為源極區域或汲極區域103b接觸於絕緣膜106。
形成閘極電極的導電膜105被設置為覆蓋島狀半導體膜103。換言之，導電膜105被設置為覆蓋島狀半導體膜103的通道形成區域103a。注意，在此顯示了導電膜105被設為單層結構的情況，但是，不局限於此，也可以將導電材料設為兩層或三層或更多層的層疊結構。
被設為島狀的半導體膜103具有：通道形成區域103a，該通道形成區域103a設置在與導電膜105以及閘極絕緣膜104重疊的區域中；雜質區域103b，該雜質區域103b是不與導電膜105重疊的區域，且設置為與該通道形成區域103a鄰接，並且其形成源極區域或汲極區域。
此外，將用作源極電極或汲極電極的導電膜107設置為經由在絕緣膜106中所形成的開口部而被電連接到雜質區域103b。
其次，將參照附圖而對圖1中所示的半導體裝置的製造方法的一個例子進行說明。注意，圖2A至3C顯示沿圖1A中的虛線A1－B1的剖面圖、圖4A至5C顯示沿圖1A中的虛線A2－B2的剖面圖、圖6A至7C顯示沿圖1A中的虛線A3－B3的剖面圖。
首先，在基體101之上形成絕緣膜102，在絕緣膜102之上形成半導體膜109，在半導體膜109之上形成絕緣膜110(圖2A、4A、6A)。
基體101是從玻璃基體、石英基體、金屬基體(例如不銹鋼基體等)、陶瓷基體、Si基體等的半導體基體中所選擇的。另外，作為塑膠基體可以選擇如下基體：聚對苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚碸(PES)、丙烯等。
作為絕緣膜102，藉由CVD法或濺射法等，使用如下絕緣材料來形成：氧化矽、氮化矽、氧氮化矽(SiOx Ny )(x>y)、氮氧化矽(SiNx Oy )(x>y)等。例如，當要使絕緣膜102為兩層結構時，較佳作為第一層絕緣層形成氮氧化矽膜並且作為第二層絕緣層形成氧氮化矽膜。此外，也可以作為第一層絕緣層形成氮化矽膜並且作為第二層絕緣層形成氧化矽膜。這樣，藉由形成作為阻擋層發揮功能的絕緣膜102，可以防止來自基體101Na等的鹼金屬和鹼土金屬給在該基體上形成的元件造成不良影響。注意，當作為基體101使用石英時，可以省略絕緣膜102。
半導體膜109係由非晶系半導體膜或結晶系半導體膜所形成。結晶系半導體膜包括藉由熱處理或照射雷射結晶化在絕緣膜102上形成的非晶系半導體膜而形成的結晶系半導體膜、以及在非結晶化在絕緣膜102上形成的結晶系半導體膜之後使其再結晶化而形成的結晶系半導體膜。
當藉由照射雷射進行結晶化或者再結晶化時，作為雷射光源可以使用LD泵激的連續振盪(CW)雷射(YVO4 ，第二高次諧波(波長532nm))。雖然並不需要限於第二高次諧波，但是在能源效率上，第二高次諧波比更高次的高次諧波優越。當將CW雷射照射到半導體膜時，因為能源連續地供應給半導體膜，所以一旦使半導體膜成為融化狀態，可以持續保持該熔融狀態。而且，藉由掃描CW雷射將半導體膜的固液介面移動，沿著該移動方向可以形成朝向一個方向的長的晶粒。此外，使用固體雷射是因為與氣體雷射等相比，輸出的穩定性高，而可以期待穩定的處理。注意，雷射的光源不限於CW雷射，也可以使用重複頻率為10MHz或更高的脈衝雷射。使用重複頻率高的脈衝雷射，如果半導體膜從熔融到固化的時間短於雷射的脈衝間隔，則可以一直將半導體膜保持為熔融狀態，藉由固液介面的移動可以形成由沿著一個方向的長的晶粒構成的半導體膜。也可以使用其他CW雷射以及重複頻率為10MHz或更高的脈衝雷射。例如，作為氣體雷射有Ar雷射、Kr雷射、CO2 雷射等。作為固體雷射有如下雷射；YAG雷射、YLF雷射、YAlO3 雷射、GdVO4 雷射、KGW雷射、KYW雷射、變石雷射、Ti：藍寶石雷射、Y2 O3 雷射、YVO4 雷射等。也可以使用被稱作陶瓷雷射的諸如；YAG雷射、Y2 O3 雷射、GdVO4 雷射、YVO4 雷射等。作為金屬蒸汽雷射可以舉出氦鎘雷射等。此外，當從雷射振盪器中將雷射光束以TEM00 (單橫模)振盪而射出時，可以提高在被照射面上獲得的線形射束點的能量均勻性，所以是較佳的。此外，也可以使用脈衝式准分子雷射。
作為絕緣膜110適用如下材料；氧化矽、氮化矽、氧氮化矽(SiOx Ny )(x>y)、氮氧化矽(SiNx Oy )(x>y)等。這樣的絕緣層藉由氣相生長法或濺射法而形成。此外，對半導體膜109在如下氛圍中進行高密度電漿處理；氧氛圖(例如氧(O2 )和稀有氣(包含He、Ne、Ar、Kr、Xe中的至少一個)的氛圍下、或者氧與氫(H2 )與稀有氣體的氛圍下)、或者氮氛圍(例如氮(N2 )和稀有氣體(包含He、Ne、Ar、Kr、Xe中的至少一個))的氛圍下、或者氮與氫與稀有氣體的氛圍下、或者NH3 與稀有氣的氛圍下)，而對半導體膜109的表面進行氧化處理或氮化處理，也可以形成絕緣膜110。
高密度電漿處理是在上述氣體的氛圍中以電子密度為1×1011 cm－3 或更大且電漿的電子溫度為1.5 eV或更小進行的。更明確地說，高密度電漿處理係以電子密度為1×1011 cm－3 至1×1013 cm－3 (包括1×1011 cm－3 和1×1013 cm－3 )且電漿的電子溫度為0.5 eV至1.5 eV(包括0.5 eV和1.5 eV)來予以進行的。電漿的電子密度高且形成在基體101之上的被處理物(在此，半導體膜109)附近的電子溫度低，因此，可以防止被處理物受到的由電漿帶來的損傷。除此之外，電漿的電子密度為1×1011 cm－3 或更大的高密度，因此，藉由利用電漿處理而使被處理物氧化或氮化來形成的氧化膜或氮化膜，與利用CVD法或濺射法等而形成的膜相比，膜厚等具有良好的均勻性，並且可以成為細緻的膜。此外，電漿的電子溫度為1.5 eV或更小的低溫度，因此，與習知的電漿處理或熱氧化法相比，可以以低溫度進行氧化或氮化處理。例如，即使以100℃或遠低於玻璃基體的應變點的溫度進行電漿處理，也可以進行足夠的氧化或氮化處理。作為用以產生電漿的頻率，可以使用微波(例如，具有2.45 GHz之頻率的微波)等的高頻波。藉由高密度電漿處理來進行氧化或氮化半導體膜109的表面而形成絕緣膜110，可以降低成為電子或電洞的陷阱的缺陷位準密度。
此外，為了控制臨界值等，可以預先以低濃度的雜質元素導入於半導體膜109中。在此情況下，在半導體膜109中，雜質元素也被導入於以後成為通道形成區域的區域中。作為雜質元素，可以使用賦予n型的雜質元素或賦予p型的雜質元素。作為顯示n型的雜質元素，可以使用磷(P)或砷(As)等。作為顯示p型的雜質元素，可以使用硼(B)、鋁(Al)、或鎵(Ga)等。例如，作為雜質元素，可以將硼(B)以5×1015 至5×1017 /cm3 的濃度預先導入於半導體膜109的整個面。
其次，在半導體膜109之上選擇性地形成抗蝕劑111(圖2A、4A、6A)。然後，將抗蝕劑111作為遮罩來對絕緣膜110以及半導體膜109進行乾式蝕刻，而形成島狀半導體膜112以及閘極絕緣膜104(圖2B、4B、6B)。注意，作為當進行乾式蝕刻時的蝕刻氣體可以使用氟基氣體如CF4 、NF3 、SF6 、CHF3 、CF4 等，或混合氣體等如將O2 、H2 、He、Ar等的惰性氣體適宜添加於上述氟基氣體。較佳使用CF4 和O2 的混合氣體、SF6 和O2 的混合氣體、CHF3 和He的混合氣體、CF4 和H2 的混合氣體。
其次，將抗蝕劑111以及閘極絕緣膜104作為遮罩，對半導體膜112進行使用以TMAH(四甲基氫氧化銨)為代表的有機鹼性水溶液的濕式蝕刻。根據該步驟，形成配置在閘極絕緣膜104的端部之內側的區域中的島狀半導體膜103(圖2C、4C、6C)。當作為蝕刻液使用TMAH等時，因為只有半導體膜112被選擇性地蝕刻，所以可以不損傷基底絕緣膜102或閘極絕緣膜104地進行蝕刻。
其次，在閘極絕緣膜104之上形成導電膜125。在此顯示將導電膜125形成為單層的例子(圖3A、5A、7A)。當然，導電膜125也可以具有包含兩層、三層或三層以上之導電材料的層疊結構。
作為導電膜125可以由選自鉭(Ta)、鎢(W)、鈦(Ti)、鉬(Mo)、鋁(Al)、銅(Cu)、鉻(Cr)、鈮(Nb)等的元素、以這些元素為主要成分的合金材料或化合物材料形成。另外，還可以由以將磷等雜質元素摻雜了的多晶矽為代表的半導體材料而形成導電膜125。例如，當將導電膜125形成為由第一導電膜和第二導電膜構成的層疊結構時，可以使用氮化鉭形成第一導電膜，並且使用鎢形成第二導電膜。注意，導電膜125不局限於此組合，當以層疊的形式形成導電膜125時，可以將上述材料自由組合而形成導電膜125。
其次，藉由選擇性地蝕刻導電膜125，形成用作閘極電極的導電膜105(圖3B、5B、7B)。之後，藉由以該導電膜105作為遮罩，且將雜質元素121導入於半導體膜103，在半導體膜103中形成雜質區域103b以及不導入雜質元素121的區域103a(圖3B、5B、7B)。注意，區域103a是作為通道形成區域而發揮功能的區域。根據上述步驟，形成空間155，該空間被絕緣膜102、通道形成區域103a的側面、閘極絕緣膜104、形成閘極電極的導電膜105所包圍(圖5B)。注意，在此因為覆蓋島狀半導體膜103地形成導電膜105之後導入雜質元素，藉由將雜質元素導入於不被導電膜105覆蓋的半導體膜103的區域中，而形成雜質區域103b，並且在被導電膜105覆蓋的半導體膜103的區域中形成不導入雜質元素121的區域103a。
作為雜質元素121，可以使用賦予n型的雜質元素或賦予p型的雜質元素。作為顯示n型的雜質元素，可以使用磷(P)或砷(As)等。作為顯示p型的雜質元素，可以使用硼(B)、鋁(Al)、或鎵(Ga)等。例如，作為雜質元素121，將磷(P)以1×1015 至1×1019 /cm3 的濃度導入於半導體膜103，而形成顯示n型的雜質區域103b即可。注意，在通道形成區域與源極區域或汲極區域之間，也可以形成以比源極區域或汲極區域更低濃度之添加有雜質的輕度摻雜汲極區域(LDD區域)。
其次，將絕緣膜106形成為覆蓋導電膜105、閘極絕緣膜104、絕緣膜102等(圖3C、5C、7C)。之後，在閘極絕緣膜104以及絕緣膜106中形成接觸孔，並且在絕緣膜106上選擇性地形成作為源極電極或汲極電極而發揮功能的導電膜107(圖3C、7C)。導電膜107被設為與形成半導體膜103的源極區域或汲極區域的雜質區域103b電連接。
注意，在本實施例模式中，被設為島狀的半導體膜103配置在閘極絕緣膜104的端部之內側的區域中，並且被設置為與用作閘極電極的導電膜105以及半導體膜103的通道形成區域103a的側面不接觸。換言之，本實施例模式的半導體裝置具有空間155，該空間155被基底絕緣膜102、半導體膜103的通道形成區域103a的側面、閘極絕緣膜104、形成閘極電極的導電膜105所包圍(圖5C)。
此外，使絕緣膜106不接觸於源極區域或汲極區域103b的側面，並且本實施例模式的半導體裝置具有空間156，該空間156被基底絕緣膜102、源極區域或汲極區域103b的側面、閘極絕緣膜104、絕緣膜106所包圍(圖3C及7C)。
作為絕緣膜106，可以藉由CVD法或濺射法等並且使用氧化矽、氮化矽、氧氮化矽(SiOx Ny )(x>y)、氮氧化矽(SiNx Oy )(x>y)等來形成。此外，可以由如下材料構成的單層或疊層而形成；有機材料、或矽氧烷樹脂等的矽氧烷材料、惡唑樹脂等，所述有機材料有例如聚醯亞胺、聚乙烯基苯酚、苯並環丁烯、丙烯、環氧等。矽氧烷材料是相當於包含Si－O－Si鍵的材料。矽氧烷由矽(Si)和氧(O)鍵形成其骨架，作為取代基，使用至少包含氫的有機基團(例如烷基或芳香烴)。或者，氟基團也可以用作取代基。惡唑樹脂是例如感光聚苯並惡唑等。感光聚苯並惡唑具有低的介電常數(在常溫的1 MHz下介電常數為2.9)、高的耐熱性(在5℃/分鐘的升溫下，熱分解溫度為550℃，這藉由TG－DTA：熱重量檢測－差熱分析儀(Thermo Gravimetry－Differential Thermal Analysis)測量)以及低的吸濕率(常溫時24小時0.3%)。與聚醯亞胺等(約3.2~3.4)相比，惡唑樹脂具有較低的介電常數(約2.9)；因此，可以抑制寄生電容的産生並可以以高速操作。在此，由如下材料構成的單層或疊層而形成絕緣膜106：藉由CVD法形成的氧化矽、氧氮化矽(SiOx Ny )(x>y)、氮氧化矽(SiNx Oy )(x>y)。此外，也可以由如下材料層疊而形成絕緣膜106：有機材料、或矽氧烷樹脂等的矽氧烷材料、惡唑樹脂等，所述有機材料有例如聚醯亞胺、聚乙烯基苯酚、苯並環丁烯、丙烯、環氧等。
做為導電膜107，可以使用由選自鋁、鎢、鈦、鉭、鉬、鎳、釹(Nd)中的一種元素或者包含多種該元素的合金構成的單層或疊層結構。例如，做為由包含多種上述元素的合金構成的導電膜，可以由含有鈦的鋁合金、含有釹的鋁合金等來形成。此外，當由疊層結構來形成導電膜107時，例如，也可以是在鈦層之間夾有鋁層或上述鋁合金層的疊層結構。
經由上述步驟，可以製造圖1A到1D顯示的半導體裝置。
注意，如圖8B所示，也可以形成為閘極絕緣膜104的端部接觸於基底絕緣膜102，並且由基底絕緣膜102、半導體膜103的通道形成區域103a的側面、閘極絕緣膜104所包圍而形成空間155的結構。此外，如圖8A和8C所示，也可以形成為閘極絕緣膜104的端部接觸於基底絕緣膜102，並且由基底絕緣膜102、半導體膜103的源極區域或汲極區域103b的側面、閘極絕緣膜104所包圍而形成空間156的結構。
本實施例模式中顯示的半導體裝置因為在半導體膜的通道形成區域的側面中具有不接觸於閘極絕緣膜以及閘極電極的區域，所以可以減少由於閘極絕緣膜的覆蓋率不足而使半導體裝置受到的不利影響。換言之，因為在半導體膜的通道形成區域的側面中不接觸於閘極絕緣膜，所以不會發生電場集中，並可以減少閘極電極的電流洩漏錯誤，並且提高閘極電極的耐受電壓。
[實施例模式2]
在本實施例模式中，將參照附圖而對與上述實施例模式不同的半導體裝置以及其製造方法進行說明。明確地說，對具有複數個不同導電型的電晶體的情況進行說明。此外，對藉由與實施例模式1所示的半導體膜和閘極絕緣膜的製造步驟不同的步驟而形成半導體膜和閘極絕緣膜的情況進行說明。
在圖9中顯示在本實施例模式所示的半導體裝置。注意，圖9A顯示在本實施例模式中所示的半導體裝置的頂視圖，並且圖9B顯示沿圖9A中的虛線a1－b1的剖面圖、圖9C顯示沿圖9A中的虛線a2－b2的剖面圖、圖9D顯示沿圖9A中的虛線a3－b3的剖面圖。
本實施例模式所示的半導體裝置具有：半導體膜203、213，該半導體膜203和213在基體201之上具有絕緣膜202置於其間地被設為島狀；導電膜205a、205b(在下文中，也稱為閘極電極)，該導電膜205a和205b具有閘極絕緣膜204置於其間地位於該半導體膜203和213的上方且形成閘極電極；絕緣膜206a、206b，該絕緣膜206a和206b位於半導體膜203和213的上方且被設為覆蓋所述導電膜205a和205b；導電膜207，該導電膜207設在所述絕緣膜206a和206b之上且形成源極電極或汲極電極(圖9A至9D)。注意，半導體膜203具有：通道形成區域203a、源極區域或汲極區域(在下文中，也稱為雜質區域)203b、以及LDD區域(在下文中，也稱為雜質區域)203c。此外，半導體膜213具有通道形成區域213a、源極區域或汲極區域(在下文中，也稱為雜質區域)213b、以及LDD區域(在下文中，也稱為雜質區域)213c。
此外，在本實施例模式中，島狀的半導體膜203、213各自係設置在閘極絕緣膜204的端部之內側的區域中。此外，將用作閘極電極的導電膜205a、205b與半導體膜203的通道形成區域203a的側面設置成互相不接觸，並且將用作閘極電極的導電膜205a、205b與半導體膜213的通道形成區域213a的側面設置成互相不接觸。換言之，本實施例模式的半導體裝置具有空間266a，該空間266a被絕緣膜202、通道形成區域203a的側面、閘極絕緣膜204、形成閘極電極的導電膜205a所包圍(圖9C)。此外，本實施例模式的半導體裝置具有空間266b該空間266b被絕緣膜202、通道形成區域213a的側面、閘極絕緣膜204、形成閘極電極的導電膜205a所包圍而形成的(圖9C)。此外，也可以形成為閘極絕緣膜204的端部接觸於絕緣膜202，並且閘極絕緣膜204不接觸於通道形成區域203a、213a的側面。在此情況下，空間266a成為被絕緣膜202、半導體膜203的通道形成區域203a的側面、閘極絕緣膜204所包圍的區域，並且空間266b成為被絕緣膜202、半導體膜213的通道形成區域213a的側面、閘極絕緣膜204所包圍的區域。
此外，使絕緣膜206a不接觸於源極區域或汲極區域203b的側面，並且由絕緣膜202、源極區域或汲極區域203b的側面、閘極絕緣膜204、絕緣膜206a所包圍而形成空間266c(圖9B、9D)。此外，使絕緣膜206a不接觸於源極區域或汲極區域213b的側面，並且由絕緣膜202(基體201)、源極區域或汲極區域213b的側面、閘極絕緣膜204、絕緣膜206a所包圍而形成空間266d(圖9B、9D)。注意，也可以使閘極絕緣膜204的端部接觸於絕緣膜202，在此情況下，空間266c成為被絕緣膜202、源極區域或汲極區域203b的側面、閘極絕緣膜204所包圍的區域，並且空間266d成為被絕緣膜202、源極區域或汲極區域213b的側面、閘極絕緣膜204所包圍的區域。
形成閘極電極的導電膜205a、205b被設置為覆蓋島狀半導體膜203、213。換言之，導電膜205a、205b被設置為覆蓋通道形成區域203a、213a。在本實施例模式中，將在下方形成的第一導電膜205a形成為其寬度大於在上方形成的第二導電膜205b。
被設為島狀的半導體膜203具有：通道形成區域203a，該通道形成區域203a設置在具有閘極絕緣膜204置於其間與導電膜205a、205b重疊的區域；雜質區域203c，該雜質區域203c是重疊於導電膜205a且不重疊於導電膜205b的區域，並且與通道形成區域203a鄰接；雜質區域203b，該雜質區域203b是不重疊於導電膜205a、205b的區域，且設置為與雜質區域203c鄰接，並且其形成源極區域或汲極區域。注意，雜質區域203c形成以比雜質區域203b更低濃度來添加有雜質物的輕度摻雜汲極區域(LDD區域)。藉由將形成LDD區域的雜質區域203c形成於與第一導電膜205a重疊且與第二導電膜205b不重疊的區域中，可以提高電晶體的導通電流的特性。
被設為島狀的半導體膜213具有：通道形成區域213a，該通道形成區域213a設置在中間夾閘極絕緣膜204與導電膜205a、205b重疊的區域；雜質區域213c，該雜質區域213c是重疊於導電膜205a且不重疊於導電膜205b的區域，並且與通道形成區域213a鄰接；雜質區域213b，該雜質區域213b是不重疊於導電膜205a、205b的區域，且設置為與雜質區域213c鄰接，並且其形成源極區域或汲極區域。注意，雜質區域213c形成以比雜質區域213b更低濃度添加有雜質物的輕摻雜汲極區域(LDD區域)。藉由將形成LDD區域的雜質區域213c形成於與第一導電膜205a重疊且與第二導電膜205b不重疊的區域中，可以提高電晶體的導通電流的特性。
在本實施例模式中，將形成在半導體膜203中的雜質區域203b以及203c形成為具有與在半導體膜213中形成的雜質區域213b以及213c不同導電型的雜質區域。例如：將形成半導體膜203的源極區域或汲極區域的雜質區域203b設為p型的導電型；將形成LDD區域的雜質區域203c設為其濃度低於雜質區域203b的p型的導電型；將形成半導體膜213的源極區域或汲極區域的雜質區域213b設為n型的導電型；將形成LDD區域的雜質區域213c設為其濃度低於第三雜質區域213b的n型的導電型。注意，當將形成在半導體膜203的雜質區域203b中的雜質區域203b設為n型的導電型時，將導電型設為與上述情況相反即可。
將形成源極電極或汲極電極的導電膜207設置為經由在絕緣膜206a、206b中形成的開口部電連接到雜質區域203b、213b，所述雜質區域203b形成半導體膜203的源極區域或汲極區域，並且所述雜質區域213b形成半導體膜213的源極區域或汲極區域。此外，如圖9所示，藉由將電連接到雜質區域203b的導電膜207與電連接到雜質區域213b的導電膜207電連接，可以形成CMOS電路，所述雜質區域203b形成源極區域或汲極區域，並且所述雜質區域213b形成源極區域或汲極區域。
將參照附圖對圖9中所示的半導體裝置的製造方法的一個例子進行說明。注意，圖10至11顯示沿圖9A中所示的虛線a1－b1的剖面圖。
首先，在基體201上形成中間夾絕緣膜202而形成的半導體膜267、覆蓋半導體膜267的閘極絕緣膜204(圖10A)。藉由在半導體膜上形成了的絕緣膜上形成抗蝕劑253，並以該抗蝕劑253作為遮罩對所述絕緣膜進行濕式蝕刻來形成閘極絕緣膜204。在本實施例模式中，與上述實施例模式1所示的基體101、絕緣膜102、半導體膜103、閘極絕緣膜104同樣的製造方法以及材料等可以分別適用於基體201、絕緣膜202、半導體膜267、閘極絕緣膜204的形成。
其次，以抗蝕刻253作為遮罩對半導體膜267進行使用TMAH的濕式蝕刻。根據該步驟，形成其半導體膜的端部配置在閘極絕緣膜204的內側的區域中的島狀半導體膜203、213(圖10B)。當作為蝕刻液使用TMAH等時，因為只有半導體膜267被選擇性地蝕刻，所以不會出現絕緣膜202或閘極絕緣膜204被過度蝕刻的情況。注意，本步驟當然不局限於本實施例模式所示的製造方法，也可以如實施例模式1所示，在對半導體膜和閘極絕緣膜同時進行乾式蝕刻之後，藉由對半導體膜進行濕式蝕刻以使半導體膜後退在閘極絕緣膜204的內側的區域中地來形成半導體膜203、213以及閘極絕緣膜204。
此外，為了控制半導體膜203、213的臨界值等，可以預先導入低濃度的雜質元素。在此情況下，在半導體膜203、213中，雜質元素也被導入於以後成為通道形成區域的區域中。作為雜質元素，可以使用賦予n型的雜質元素或賦予p型的雜質元素。作為顯示n型的雜質元素，可以使用磷(P)或砷(As)等。作為顯示p型的雜質元素，可以使用硼(B)、鋁(Al)、或鎵(Ga)等。例如，作為雜質元素，可以將硼(B)以5×1015 至5×1017 /cm3 的濃度預先導入於半導體膜203、213的整個面。當然，既可以將不同濃度的雜質元素導入於半導體膜203和半導體膜213，又可以導入不同導電型的雜質元素
其次，除去抗蝕劑253，在閘極絕緣膜204上形成將成為閘極電極的第一導電膜255a以及第二導電膜255b。此刻，將第一導電膜255a形成為約5至50nm的膜厚，並將第二導電膜255b形成為約150至500nm的膜厚。作為第一導電膜255a，可使用鋁(Al)膜、銅(Cu)膜、以鋁或銅為主要成分的膜、鉻(Cr)膜、鉭(Ta)膜、氮化鉭(TaN)膜、鈦(Ti)膜、鎢(W)膜、鉬(Mo)膜等。作為第二導電膜255b，例如可使用鉻(Cr)膜、鉭(Ta)膜、以鉭為主要成分的膜、鎢(W)膜、鈦(Ti)膜、鋁(Al)膜等。然而，第一導電膜255a和第二導電膜255b必須為在每個蝕刻步驟中都可以具有選擇比的組合。作為可以具有選擇比的第一導電膜和第二導電膜的組合，例如可使用Al的第一導電膜255a和Ta的第二導電膜255b、Al的第一導電膜255a和Ti的第二導電膜255b、或TaN的第一導電膜255a和W的第二導電膜255b等的組合。
其次，在第二導電膜255b上使用微影技術來形成第一抗蝕劑256a(圖10C)。也可以以在側面上具有錐形形狀的形狀形成第一抗蝕劑256a。藉由使第一抗蝕劑256a具有錐形形狀，在接下來的第一蝕刻的過程中，可以形成具有錐形形狀的被蝕刻了的第二導電膜255c。此外，藉由使第一抗蝕劑256a的側面具有錐形形狀，可以抑制在第一蝕刻的過程中的反應產生物粘附於第一抗蝕劑256a的側面而生長。再者，藉由對第一抗蝕劑256a進行熱處理，也可以形成剖面形狀為左右對稱，且在抗蝕劑的兩側面上具有相同的錐形形狀的第一抗蝕劑256a。
其次，以第一抗蝕劑256a作為遮罩進行第一蝕刻(圖10D)。在第一蝕刻中，對第二導電膜255b進行蝕刻來形成經蝕刻的第二導電膜255C。此時，較佳在相對於第一導電膜255a具有高選擇比的蝕刻條件下執行蝕刻，以便第一導電膜255a不被蝕刻。注意，第一抗蝕劑256a也被蝕刻而成為第二抗蝕劑256b。但是，在附圖上未圖示從第一抗蝕劑256a縮小到第二抗蝕劑256b的縮小寬度。注意，在第一蝕刻中作為蝕刻氣體使用Cl2 、SF6 、O2 的混合氣體即可。
其次，以被蝕刻了的第二導電膜255作為遮罩對第一導電膜255a進行第二蝕刻(圖10E)。藉由第二蝕刻，從第一導電膜255a形成第一閘極電極205a。此時，較佳在相對於閘極絕緣膜204具有高選擇比的蝕刻條件下執行蝕刻，以便閘極絕緣膜204不被蝕刻。在第二蝕刻中，作為蝕刻氣體使用Cl2 即可。注意，第二抗蝕劑256b也被蝕刻且縮小，而成為第三抗蝕劑256c，然而未圖示其縮小的狀態。
其次，進行第三蝕刻，使第三抗蝕劑256c縮小(圖11A)。以與此同時縮小的第三抗蝕劑256c作為遮罩，將被蝕刻了的第二導電膜255c的通道長度方向縮短，而形成第二閘極電極205b。注意，縮小了的第三抗蝕劑256c成為第四抗蝕劑256d。其後，除去第四抗蝕劑256d。作為第三蝕刻氣體使用Cl2 、SF6 、O2 的混合氣體即可。
本實施例模式中的第一至三蝕刻可以藉由乾式蝕刻法而執行，並可以使用ICP(感應耦合式電漿)蝕刻方法。
其次，對島狀半導體膜203進行摻雜雜質元素225(圖11B)。此時，在半導體膜213的上方選擇性地設置抗蝕劑221之後，以抗蝕劑221以及第二電極作為遮罩而將雜質元素225導入到半導體膜203(圖11B)。根據該步驟，雜質區域203c形成在島狀半導體膜部分中，該島狀半導體膜部分與第一閘極電極205a重疊，且與第二閘極電極205b不重疊。此外，同時雜質區域203b形成在島狀半導體膜部分中，該島狀半導體膜部分與第一閘極電極205a以及第二閘極電極205b不重疊。注意，在半導體膜203的兩端部中形成的雜質區域203b用作源極區域或汲極區域。設置為與雜質區域203b鄰接的雜質區域203c用作以比雜質區域203b更低濃度添加有雜質物的LDD區域。此外，被用作LDD區域的雜質區域203c夾持的區域203a用作通道形成區域。作為摻雜法可以使用離子摻雜法、離子注入法。例如，當製造p型的半導體時，作為雜質元素可以使用硼(B)、鎵(Ga)等，當製造n型的半導體時，可以使用磷(P)或砷(As)等。在此，作為雜質元素225，將硼(B)以1×1019 至1×1020 /cm3 的濃度導入於半導體膜203，而形成顯示p型的雜質區域203b。
其次，在選擇性地將抗蝕劑222設置為覆蓋半導體膜203的整個面之後，藉由以在半導體膜213的上方形成了的導電膜205a和導電膜205b作為遮罩，將雜質元素226導入到半導體膜213，來在半導體膜213中形成通道形成區域213a、雜質區域213b以及雜質區域213c(圖11C)。在第一閘極電極205a與第二閘極電極205b以及與半導體膜213重疊的區域中形成通道形成區域213a，在與該通道形成區域213a鄰接且第一閘極電極205a與半導體膜213重疊的區域中形成用作LDD區域的雜質區域213c，在與該通道形成區域213c鄰接的區域形成用作源極區域或汲極區域的雜質區域213b。注意，在此雜質區域213c是以比雜質區域213b更低濃度添加有雜質物的區域。
作為雜質元素226，可以使用賦予n型的雜質元素或賦予p型的雜質元素。作為顯示n型的雜質元素，可以使用磷(P)或砷(As)等。作為顯示p型的雜質元素，可以使用硼(B)、鋁(Al)、或鎵(Ga)等。在本實施例模式中，作為雜質元素226，使用具有與雜質元素225不同的導電類型的雜質元素。在此，作為雜質元素226，將磷(P)以1×1019 至1×1020 /cm3 的濃度導入於半導體膜213，而形成顯示n型的第三雜質區域213b。
注意，在本實施例模式中，也可以使雜質元素225和雜質元素226導入於半導體膜203、213的順序相反。
其次，將絕緣膜206a以及絕緣膜206b層疊而形成為覆蓋第一閘極電極205a、第二閘極電極205b、半導體膜203、213等，並且在該絕緣膜206b上選擇性地形成用作源極電極或汲極電極的導電膜207(圖11D)。導電膜207設置為與雜質區域203b、雜質區域213b電連接，所述雜質區域203b形成半導體膜203的源極區域或汲極區域，所述雜質區域213b形成半導體膜213的源極區域或汲極區域。注意，在本實施例模式中，藉由將電連接到雜質區域203b的導電膜207與電連接到雜質區域213b的導電膜207電連接，可以形成具有p通道型薄膜電晶體和n通道型薄膜電晶體的CMOS電路。在此，可以使絕緣膜206a和源極區域或汲極區域203b的側面不接觸，並且設置空間266c，該空間266c被絕緣膜202、源極區域或汲極區域203b的側面、閘極絕緣膜204、絕緣膜206a所包圍。此外，可以使絕緣膜206a和源極區域或汲極區域213b的側面不接觸，並且設置空間266d,該空間266d被絕緣膜202、源極區域或汲極區域213b的側面、閘極絕緣膜204、絕緣膜206a所包圍。注意，也可以使閘極絕緣膜204的端部與絕緣膜202接觸。
上述實施例模式1所示的製造方法以及材料等可以適用於絕緣膜206a、絕緣膜206b、導電膜207的形成。在此，藉由CVD法來形成氧化矽、氧氮化矽(SiOx Ny )(x>y)或氮氧化矽(SiNx Oy )(x>y)作為絕緣膜206a。並形成有機材料、矽氧烷樹脂等的矽氧烷材料、或惡唑樹脂作為絕緣膜206b，所述有機材料如聚醯亞胺、聚乙烯基苯酚、苯並環丁烯、丙烯、環氧等。
經由上述步驟，可以製造圖9所示的半導體裝置。
在本實施例模式中顯示的半導體裝置，因為在半導體膜的通道形成區域的側面中具有不接觸於閘極絕緣膜以及閘極電極的區域，所以可以減少由於閘極絕緣膜的覆蓋率欠佳而使半導體裝置受到的影響。換言之，因為在半導體膜的通道形成區域的側面中不接觸於閘極絕緣膜，所以不會發生電場集中，並可以減少閘極洩漏錯誤，且提高閘極電極的耐受電壓。
[實施例模式3]
在本實施例模式中，將說明使用上述實施例模式所示的製造方法而得到的半導體裝置的使用方式的一個例子。明確地說，將參照附圖來對可以無接觸地輸入及輸出資料的半導體裝置的應用例子進行說明。根據應用方式，可以無接觸地輸入及輸出資料的半導體裝置也被稱為RFID標籤、ID標籤、IC標籤、IC晶片、RF標籤、無線標籤、電子標籤或者無線晶片。
首先，將參照圖12A來對本實施例模式所示的半導體裝置的上表面結構的一個例子進行說明。圖12所示的半導體裝置80包括設置有構成記憶體部分或邏輯部分的複數個薄膜電晶體等的元件的薄膜積體電路131，以及用作天線的導電膜132。用作天線的導電膜132與薄膜積體電路131電連接。
此外，當在薄膜積體電路上設置薄膜電晶體時，可以適用上述實施例模式所示的結構。
此外，在圖12B和12C中顯示圖12A的剖面的示意圖。可以將用作天線的導電膜132設置在構成記憶體部分以及邏輯部分的元件的上方，例如，在上述實施例模式所示的半導體裝置的上方，可以中間夾絕緣膜130設置用作天線的導電膜132(圖12B)。另外，也可以在基體133之上另外設置用作天線的導電膜132之後，與薄膜積體電路131貼合而設置(圖12C)。在此，設置在絕緣膜130上的導電膜136與用作天線的導電膜132藉由在具有黏著性的樹脂135中包含的導電粒子134而電連接。
注意，在本實施例模式中，顯示將用作天線的導電膜132設置為線圈狀，且將電磁感應方式或電磁耦合方式適用的例子，但是本發明的半導體裝置不局限於此，也可以適用微波方式。在適用微波方式的情況下，可以根據使用的電磁波的波長而適當地確定用作天線的導電膜132的形狀。
此外，當適當地使用微波方式(例如UHF帶(860至960MHz帶)、2.45GHz帶等)作為在半導體裝置80中的信號傳輸方式時，可以考慮用於傳輸信號之電磁波的波長而適當地設定用作天線之導電層之長度等的形狀，例如，可以將用作天線的導電膜形成為線形(例如偶極天線(圖13A))、扁平的形狀(例如補綴天線(圖13B))、或絲帶形狀(圖13C和13D)等。此外，用作天線的導電膜132的形狀不局限於線形，考慮電磁波的波長而可以設置成曲線形式、曲折形式，或者這些形式的組合。
用作天線的導電膜132係藉由CVD法、濺射法、印刷法如網版印刷或凹版印刷等、液滴噴射法、點滴法、塗鍍法等由導電材料來予以形成。使用選自鋁(Al)、鈦(Ti)、銀(Ag)、銅(Cu)、金(Au)、鉑(Pt)、鎳(Ni)、鈀(Pd)、鉭(Ta)和鉬(Mo)中的元素、以這些元素為主要成分的合金材料或化合物材料作為導電材料，並且採用單層結構或疊層結構形成用作天線的導電膜。
例如，當使用網版印刷法形成用作天線的導電膜132時，可以藉由選擇性地印刷如下導電膠來形成用作天線的導電膜，亦即，在該導電膠中，粒徑為幾nm至幾十μm的複數個導體粒子溶解或分散到有機樹脂中。作為導體粒子，可以使用銀(Ag)、金(Au)、銅(Cu)、鎳(Ni)、鉑(Pt)、鈀(Pd)、鉭(Ta)、鉬(Mo)、和鈦(Ti)等中的任一種或多種的金屬粒子、鹵化銀的微粒子、或者分散性奈米粒子。此外，作為包含在導電膠的有機樹脂，可以使用選自用作金屬粒子的黏著劑、溶劑、分散劑和覆蓋劑的有機樹脂中的一個或多個。典型上，可以舉出環氧樹脂、矽樹脂等的有機樹脂。此外，當形成導電膜時，較佳在擠出導電膠之後進行烘烤。例如，當使用以銀為主要成分的微粒子(例如粒徑為1至100nm(包含1和100))作為導電膠的材料時，藉由以150至300℃的溫度範圍烘烤而使其固化，可以獲得導電膜。此外，也可以使用以焊料或不包含鉛的焊料為主要成分的微粒子，在這種情況下較佳使用粒徑為20μm或更小的微粒子。焊料或不包含鉛的焊料具有一個優點就是低成本。
接著，在下文中，對本實施例模式所示的半導體裝置的操作進行說明。
半導體裝置80具有非接觸地互相交換資料的功能，並且包括高頻電路81、電源電路82、重設電路83、時鐘産生電路84、資料解調電路85、資料調變電路86、控制其他電路的控制電路87、儲存電路88、以及天線89(圖14A)。高頻電路81是從天線89接收信號並且將從資料調變電路86接收的信號從天線89輸出的電路。電源電路82是利用接收信號産生電源電位的電路。重設電路83是產生重設信號的電路。時鐘産生電路84是根據從天線89輸入的接收信號而產生各種時鐘信號的電路。資料解調電路85是解調接收信號並且將該信號輸出到控制電路87的電路。資料調變電路86是調變從控制電路87接收的信號的電路。此外，作為控制電路87，例如設置有碼提取電路91、碼判定電路92、CRC判定電路93、以及輸出單元電路94。注意，碼提取電路91是分別提取包含在被傳送到控制電路87的指令中的多個碼的電路。碼判定電路92是將提取出的碼和相當於參考值的碼比較來判定指令內容的電路。CRC判定電路93是根據判定的碼檢查是否存在傳輸錯誤等的電路。
在圖14A中，除了控制電路87以外還包括作為類比電路的高頻電路81、和電源電路82。
其次，對上述半導體裝置的操作的一個例子進行說明。首先，由天線89接收無線信號。無線信號經由高頻電路81而被送到電源電路82，以産生高電源電位(在下文中被稱為VDD)。VDD被供應於半導體裝置80所具有的各個電路。此外，經過高頻電路81被傳送到資料解調電路85的信號被解調(在下文中被稱為解調信號)。而且，藉由高頻電路81而經由重設電路83和時鐘産生電路84的信號以及解調信號被傳送到控制電路87。被傳送到控制電路87的信號由碼提取電路91、碼判定電路92、以及CRC判定電路93等分析。然後，根據被分析了的信號，貯存在儲存電路88中的半導體裝置的資訊被輸出。被輸出的半導體裝置的資訊經由輸出單元電路94而被編碼。此外，被編碼了的半導體裝置80的資訊經由資料調變電路86從天線89作為無線信號被發送。注意，低電源電位(在下文中被稱為VSS)在構成半導體裝置80的多個電路中是通用的，並且可以將VSS設置為GND。
如此，藉由將信號從讀寫器送到半導體裝置80，並且由讀寫器接收從該半導體裝置80傳送來的信號，可以讀取半導體裝置的資料。
此外，在半導體裝置80中，可以不安裝電源(電池)而利用電磁波來對各電路供應電源電壓，或可以安裝電源(電池)而利用電磁波和電源(電池)將電源電壓供應給各電路。
其次，將說明能夠無接觸地輸入及輸出資料的半導體裝置的使用形態的一個例子。包括顯示部分3210之可攜式終端的側面係設置有讀寫器3200，並且產品3220的側面係設置有半導體裝置3230(圖14B)。當讀寫器3200係固持於產品3220中所包括的半導體裝置3230之上時，與產品有關的資訊諸如產品的原材料和原産地、各生産過程的檢查結果、分佈過程的歷史等以及產品的說明等被顯示在顯示部分3210。此外，當將產品3260經由輸送帶搬運時，可以使用讀寫器3240和設置於產品3260的半導體裝置3250來檢查該產品3260(圖14C)。像這樣，藉由將半導體裝置適用於系統，可以容易地獲取資訊，並且實現高功能化和高附加價值化。
除了上述以外，利用本發明的半導體裝置的用途廣泛，只要它為能夠無接觸地確認物件物的歷史等的資訊且為有用於生産、管理等的產品，就可以適用於任何東西。例如，可以將本發明的半導體裝置設於紙幣、硬幣、有價證券類、證書類、無記名債券類、包裝用容器類、書籍類、記錄媒體、個人用品、交通工具類、食品類、衣物類、保健用品類、生活用品類、藥品類、以及電子器具等來予以使用。對這些例子參照圖15A至15H來做說明。
紙幣、硬幣是市場上流通的金錢，其包括在特定區域像貨幣一樣通用的東西(例如，現金抵用券)、紀念幣等。有價證券類是指支票、證券、期票等(圖15A)。證書類是指駕駛執照、居住卡等(圖15B)。無記名債券類是指郵票、米券、各種禮券等(圖15C)。包裝用容器類是指用於盒飯等的包裝紙、塑膠瓶等(圖15D)。書籍類是指平裝書、精裝書等(圖15E)。記錄媒體是指DVD軟體、錄影帶等(圖15F)。交通工具類是指諸如自行車等的車輛、船舶等(圖15G)。個人用品是指包、眼鏡等(圖15H)。食品類是指食品、飲料等。衣物類是指衣服、鞋等。保健用品類是指醫療器具、健康器具等。生活用品類是指家具、照明器具等。藥品類是指醫藥品、農藥等。電子器具是指液晶顯示裝置、EL顯示裝置、電視裝置(電視機、薄型電視機)、手機等。
藉由在紙幣、硬幣、有價證券類、證書類、無記名債券類等中設置半導體裝置80，可以防止偽造。此外，藉由在包裝用容器類、書籍類、記錄媒體等、個人用品、食品類、生活用品類、電子設備等中設置半導體裝置80，可以謀求實現產品檢查系統、租賃店中的系統等的效率化。藉由在交通工具類、保健用品類、藥品類等中設置半導體裝置80，可以防止偽造和失盜，並且當用於藥品類時，可以防止服錯藥。作為半導體裝置80的設置方法，將半導體裝置貼在物品的表面上或嵌入到物品中。例如，當用於書時，較佳將半導體裝置嵌入到紙中，並且當用於由有機樹脂構成的包裝時，較佳將半導體裝置嵌入到該有機樹脂中。
照這樣，藉由在包裝用容器類、記錄媒體、個人用品、食品類、衣物類、生活用品類、電子器具等中設置半導體裝置，可以謀求實現產品檢查系統、租賃店中的系統等的效率化。此外，藉由在交通工具類中設置半導體裝置，可以防止偽造和失盜。此外，藉由將半導體裝置嵌入到諸如動物等的生物中，可以容易地識別各個生物。例如藉由將具備感測器的半導體裝置嵌入到諸如家畜等的生物中，不僅可以容易管理出生年、性別、和種類等，而且還可以容易管理體溫等的健康狀態。
[實施例1]
在本實施例中，對本發明的半導體裝置的製造結果，將參照圖17,18,19A及19B和20A及20B進行說明。圖17顯示在本實施例中製作到閘極電極的狀態的半導體裝置的上表面的光學顯微鏡照片。圖18顯示由在圖17中的虛線所包圍的區域的示意圖。此外，圖19A顯示沿圖18中的虛線A－B的剖面的STEM(掃描型透射電子顯微鏡)照片、圖19B顯示沿圖18中的虛線C－D的剖面的STEM照片、圖20A顯示沿圖18中的虛線E－F的剖面的STEM照片、圖20B顯示沿圖18中的虛線G－H的剖面的STEM照片。在本實施例中，製造一種半導體裝置，其具有：在SiON膜1301之上所形成的Si膜1303；在Si膜1303之上所形成的閘極絕緣膜1302，該閘極絕緣膜1302形成為延伸到Si膜1303的端部之外側的區域中；在閘極絕緣膜1302之上所形成的閘極電極1304。
首先，在玻璃基體之上形成膜厚為100nm的SiON膜1301，且在SiON膜1301之上形成膜厚為66nm的Si膜。其次，在Si膜之上形成膜厚為66nm的SiON膜。然後，在SiON膜之上形成抗蝕劑，將該抗蝕劑作為遮罩對SiON膜以及Si膜進行乾式蝕刻，來形成島狀Si膜以及閘極絕緣膜1302。其次，利用TMAH(四甲基氫氧化銨)進行蝕刻，來形成Si膜後退到閘極絕緣膜1302端部的內側的Si膜1303。然後，在SiON膜之上形成膜厚為30nm的TaN膜，並且在TaN膜之上形成膜厚為370nm的W膜。然後，對W膜以及TaN膜進行蝕刻，形成閘極電極1304。藉由上述步驟，形成了半導體裝置，其包括：絕緣膜1301、Si膜1303、閘極絕緣膜1302、閘極電極1304。
從圖19A和19B，可以看到在Si膜的側面中形成有被Si膜1303、絕緣膜1301、閘極絕緣膜1302所包圍的空間1305。此外，Si膜1303與閘極電極1304不接觸，而沒看到在Si膜1303的側面上的Si膜1303與閘極電極1304的短路。
此外，從圖20A和20B，可以看到Si膜1303的側面不接觸於閘極絕緣膜1302，但接觸於Si膜1303的側面而形成空間1305。
經由上述步驟，有關本發明的半導體裝置，在通道形成區域側面中不發生由於閘極絕緣膜的覆蓋率欠佳而導致的短路和漏電流，而可以提高半導體裝置的特性。此外，可以抑制在通道形成區域的側面的電場集中，並減少閘極洩漏錯誤，提高閘極電極的耐受電壓。
本說明書係根據2006年4月28日在日本專利局受理的日本專利優先權申請編號第2006－126220號案，其申請內容係包括在本說明書中當作參考資料。
101．．．基體
102．．．絕緣膜
103．．．半導體膜
104．．．閘極絕緣膜
105．．．導電膜
106．．．絕緣膜
103a．．．通道形成區域
107．．．導電膜
103b．．．源極區域或汲極區域(雜質區域)
155．．．空間
156．．．空間
109．．．半導體膜
110．．．絕緣膜
111．．．抗蝕劑
112．．．島狀半導體膜
125．．．導電膜
121．．．雜質元素
201．．．基體
202．．．絕緣膜
203．．．半導體膜
204．．．閘極絕緣膜
205a．．．導電膜
205b．．．導電膜
206a．．．絕緣膜
206b．．．絕緣膜
203a．．．通道形成區域
203b．．．源極區域或汲極區域(雜質區域)
207．．．導電膜
213．．．半導體膜
203c．．．LDD區域(雜質區域)
213a．．．通道形成區域
213b．．．源極區域或汲極區域(雜質區域)
213c．．．LDD區域(雜質區域)
266a．．．空間
266b．．．空間
266c．．．空間
266d．．．空間
267．．．半導體膜
253．．．抗蝕劑
255a．．．第一導電膜
255b．．．第二導電膜
256a．．．第一抗蝕劑
255c．．．經蝕刻的第二導電膜
256b．．．第二抗蝕劑
256c．．．第三抗蝕劑
256d．．．第四抗蝕劑
225．．．雜質元素
221．．．抗蝕劑
222．．．抗蝕劑
226．．．雜質元素
80．．．半導體裝置
130．．．絕緣膜
131．．．薄膜積體電路
132．．．導電膜
133．．．基體
134．．．導電粒子
135．．．抗蝕劑
136．．．導電膜
81．．．高頻電路
82．．．電源電路
83．．．重設電路
84．．．時鐘產生電路
85．．．資料解調電路
86．．．資料調變電路
87．．．控制電路
88．．．儲存電路
89．．．天線
91．．．碼提取電路
92．．．碼判定電路
93．．．CRC判定電路
94．．．輸出單元電路
3200．．．讀寫器
3210．．．顯示部分
3220．．．產品
3230．．．半導體裝置
3240．．．讀寫器
3250．．．半導體裝置
3260．．．產品
1301．．．SiON膜
1302．．．閘極絕緣膜
1303．．．Si膜
1304．．．閘極電極
1305．．．空間
901．．．基體
902．．．絕緣膜
903．．．島狀半導體膜
904．．．閘極絕緣膜
905．．．導電膜
903a．．．通道形成區域
903b．．．雜質區域
907．．．導電膜
908．．．區域
圖1A至1D顯示本發明之半導體裝置的例子；圖2A至2C顯示本發明之半導體裝置之製造方法的例子；圖3A至3C顯示本發明之半導體裝置之製造方法的例子；圖4A至4C顯示本發明之半導體裝置之製造方法的例子；圖5A至5C顯示本發明之半導體裝置之製造方法的例子；圖6A至6C顯示本發明之半導體裝置之製造方法的例子；圖7A至7C顯示本發明之半導體裝置之製造方法的例子；圖8A至8C顯示本發明之半導體裝置的例子；圖9A至9D顯示本發明之半導體裝置的例子；圖10A至10E顯示本發明之半導體裝置之製造方法的例子；圖11A至11D顯示本發明之半導體裝置之製造方法的例子；圖12A至12C顯示本發明之半導體裝置之使用模式的例子；圖13A至13D顯示本發明之半導體裝置之使用模式的例子；圖14A至14C顯示本發明之半導體裝置之使用模式的例子；圖15A至15H顯示本發明之半導體裝置之使用模式的例子；圖16A至16C顯示習知半導體裝置的例子；圖17係半導體裝置之上表面的光學顯微鏡照片；圖18係半導體裝置之上表面的示意圖；圖19A和19B係半導體裝置之剖面的STEM照片；圖20A和20B係半導體裝置之剖面的STEM照片。
A1 ．．．虛線
A2 ．．．虛線
A3 ．．．虛線
B1 ．．．虛線
B2 ．．．虛線
B3 ．．．虛線
103．．．半導體膜
103a．．．通道形成區域
103b．．．源極區域或汲極區域(雜質區域)
104．．．閘極絕緣膜
105．．．導電膜
107．．．導電膜
106．．．絕緣膜
101．．．基體
102．．．絕緣膜
155．．．空間
156．．．空間

Claims (23)

  1. 一種半導體裝置，包括：基體；具有通道形成區域的島狀半導體膜，其係形成在該基體之上；閘極絕緣膜，其覆蓋該島狀半導體膜，且在該島狀半導體膜之側面之外側的區域中具有一側面；以及導電膜，其覆蓋該通道形成區域，且具有該閘極絕緣膜插置於其間，其中，該島狀半導體膜之該側面並不與該閘極絕緣膜及該導電膜相接觸。
  2. 一種半導體裝置，包括：基體；具有通道形成區域的島狀半導體膜，其係形成在該基體之上；閘極絕緣膜，其覆蓋該島狀半導體膜，且在該島狀半導體膜之側面之外側的區域中具有一側面；導電膜，其覆蓋該通道形成區域，且具有該閘極絕緣膜插置於其間；以及由該島狀半導體膜之該側面、該閘極絕緣膜、及該基體所包圍的空間。
  3. 一種半導體裝置，包括：基體；具有通道形成區域的島狀半導體膜，其係形成在該基 體之上；閘極絕緣膜，其覆蓋該島狀半導體膜，且在該島狀半導體膜之側面之外側的區域中具有一側面；導電膜，其覆蓋該通道形成區域，且具有該閘極絕緣膜插置於其間；以及由該島狀半導體膜之該側面、該閘極絕緣膜、該導電膜、及該基體所包圍的空間。
  4. 一種半導體裝置，包括：基體；具有通道形成區域的島狀半導體膜，其係形成在該基體之上；閘極絕緣膜，其覆蓋該島狀半導體膜，且在該島狀半導體膜之側面之外側的區域中具有一側面；導電膜，其覆蓋該通道形成區域，且具有該閘極絕緣膜插置於其間；絕緣膜，其係形成於該導電膜之上；以及由該島狀半導體膜之該側面、該閘極絕緣膜、該絕緣膜、及該基體所包圍的空間。
  5. 如申請專利範圍第2項的半導體裝置，其中，該島狀半導體膜之該側面並不與該閘極絕緣膜及該導電膜相接觸。
  6. 如申請專利範圍第3項的半導體裝置，其中，該島狀半導體膜之該側面並不與該閘極絕緣膜及該導電膜相接觸。
  7. 如申請專利範圍第4項的半導體裝置，其中，該島狀半導體膜之該側面並不與該閘極絕緣膜及該導電膜相接觸。
  8. 如申請專利範圍第1項的半導體裝置，其中，該導電膜用作為閘極電極。
  9. 如申請專利範圍第2項的半導體裝置，其中，該導電膜用作為閘極電極。
  10. 如申請專利範圍第3項的半導體裝置，其中，該導電膜用作為閘極電極。
  11. 如申請專利範圍第4項的半導體裝置，其中，該導電膜用作為閘極電極。
  12. 如申請專利範圍第1項的半導體裝置，另包括：源極電極和汲極電極，該源極電極和該汲極電極係連接至該島狀半導體膜。
  13. 如申請專利範圍第2項的半導體裝置，另包括：源極電極和汲極電極，該源極電極和該汲極電極係連接至該島狀半導體膜。
  14. 如申請專利範圍第3項的半導體裝置，另包括：源極電極和汲極電極，該源極電極和該汲極電極係連接至該島狀半導體膜。
  15. 如申請專利範圍第4項的半導體裝置，另包括：源極電極和汲極電極，該源極電極和該汲極電極係連接至該島狀半導體膜。
  16. 一種半導體裝置的製造方法，包括步驟： 在基體之上形成第一半導體膜；在該第一半導體膜之上形成第一絕緣膜；藉由選擇性地形成抗蝕劑於該第一絕緣膜之上，並使用該抗蝕劑作為遮罩來蝕刻該第一半導體膜及該第一絕緣膜，以形成第二半導體膜和閘極絕緣膜；藉由使用該抗蝕劑及該閘極絕緣膜作為遮罩來蝕刻該第二半導體膜，以在該閘極絕緣膜之內側的區域中形成第三半導體膜；形成導電膜，以便覆蓋該第三半導體膜的通道形成區域且具有該閘極絕緣膜插置於其間，並且其中，藉由該基體、該第三半導體膜之側面及該閘極絕緣膜而形成一空間。
  17. 一種半導體裝置的製造方法，包括步驟：在基體之上形成第一半導體膜；在該第一半導體膜之上形成第一絕緣膜；藉由選擇性地形成抗蝕劑於該第一絕緣膜之上，並使用該抗蝕劑作為遮罩來蝕刻該第一絕緣膜，以形成閘極絕緣膜；藉由使用該抗蝕劑作為遮罩來蝕刻該第一半導體膜，以在該閘極絕緣膜之內側的區域中形成第二半導體膜；形成導電膜，以便覆蓋該第二半導體膜的通道形成區域且具有該閘極絕緣膜插置於其間，並且其中，藉由該基體、該第二半導體膜之側面及該閘極絕緣膜而形成一空間。
  18. 如申請專利範圍第16項之半導體裝置的製造方法，其中，該閘極絕緣膜及該導電膜並不與該第三半導體膜之側面相接觸。
  19. 如申請專利範圍第17項之半導體裝置的製造方法，其中，該閘極絕緣膜及該導電膜並不與該第二半導體膜之側面相接觸。
  20. 如申請專利範圍第16項之半導體裝置的製造方法，其中，藉由該基體、該第三半導體膜之側面、該閘極絕緣膜、及該導電膜而形成一空間。
  21. 如申請專利範圍第17項之半導體裝置的製造方法，其中，由該基體、該第二半導體膜之側面、該閘極絕緣膜、及該導電膜而形成一空間。
  22. 如申請專利範圍第16項之半導體裝置的製造方法，另包括步驟：在該導電膜、該閘極絕緣膜、及該基體之上形成第二絕緣膜，其中，藉由該基體、該第三半導體膜之側面、該閘極絕緣膜、及該第二絕緣膜而形成一空間。
  23. 如申請專利範圍第17項之半導體裝置的製造方法，另包括步驟：在該導電膜之上形成第二絕緣膜，其中，藉由該基體、該第二半導體膜之側面、該閘極絕緣膜、及該第二絕緣膜而形成一空間。
TW096113514A 2006-04-28 2007-04-17 半導體裝置及其製造方法 TWI425638B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006126220 2006-04-28

Publications (2)

Publication Number Publication Date
TW200805671A TW200805671A (en) 2008-01-16
TWI425638B true TWI425638B (zh) 2014-02-01

Family

ID=38789112

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096113514A TWI425638B (zh) 2006-04-28 2007-04-17 半導體裝置及其製造方法

Country Status (5)

Country Link
US (1) US7608892B2 (zh)
JP (1) JP5674856B2 (zh)
KR (1) KR101435922B1 (zh)
CN (2) CN101064346B (zh)
TW (1) TWI425638B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5658916B2 (ja) * 2009-06-26 2015-01-28 株式会社半導体エネルギー研究所 半導体装置
GB2479150B (en) 2010-03-30 2013-05-15 Pragmatic Printing Ltd Transistor and its method of manufacture
KR101873911B1 (ko) * 2011-06-07 2018-07-04 삼성전자주식회사 콘택 구조체를 포함하는 반도체 소자와 그 제조방법, 및 그것을 포함하는 전자 시스템
CN103700699A (zh) * 2013-12-19 2014-04-02 深圳市华星光电技术有限公司 一种栅金属结构及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5309010A (en) * 1991-05-27 1994-05-03 Nec Corporation Semiconductor device having improved thin film transistors
US6388291B1 (en) * 1994-04-29 2002-05-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit and method for forming the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0793290B2 (ja) * 1986-07-04 1995-10-09 工業技術院長 微細構造形成方法
JPH0645357A (ja) * 1992-07-24 1994-02-18 Fujitsu Ltd 薄膜トランジスタおよびその製造方法
JPH06120490A (ja) * 1992-10-06 1994-04-28 Hitachi Ltd 半導体装置及びその製造方法
JP3452981B2 (ja) 1994-04-29 2003-10-06 株式会社半導体エネルギー研究所 半導体集積回路およびその作製方法
JP3474286B2 (ja) * 1994-10-26 2003-12-08 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JPH0951103A (ja) * 1995-08-09 1997-02-18 Citizen Watch Co Ltd 薄膜トランジスタおよびその製造方法
JP2000269322A (ja) * 1999-01-14 2000-09-29 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2003100863A (ja) * 2001-09-27 2003-04-04 Toshiba Corp 半導体装置及びその製造方法
JP4356309B2 (ja) * 2002-12-03 2009-11-04 セイコーエプソン株式会社 トランジスタ、集積回路、電気光学装置、電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5309010A (en) * 1991-05-27 1994-05-03 Nec Corporation Semiconductor device having improved thin film transistors
US6388291B1 (en) * 1994-04-29 2002-05-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit and method for forming the same
US6433361B1 (en) * 1994-04-29 2002-08-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit and method for forming the same

Also Published As

Publication number Publication date
US20070278577A1 (en) 2007-12-06
JP2013168670A (ja) 2013-08-29
CN102623348A (zh) 2012-08-01
US7608892B2 (en) 2009-10-27
CN102623348B (zh) 2014-09-17
KR101435922B1 (ko) 2014-09-02
CN101064346A (zh) 2007-10-31
JP5674856B2 (ja) 2015-02-25
KR20070106421A (ko) 2007-11-01
TW200805671A (en) 2008-01-16
CN101064346B (zh) 2012-06-13

Similar Documents

Publication Publication Date Title
JP5656333B2 (ja) 半導体装置
JP5393057B2 (ja) 半導体装置の作製方法
JP5348873B2 (ja) 半導体装置及びその作製方法
JP5973598B2 (ja) 半導体装置の作製方法
JP5337380B2 (ja) 半導体装置及びその作製方法
US7598526B2 (en) Semiconductor device and manufacturing method thereof
JP2007318112A (ja) 半導体装置及び半導体装置の作製方法
JP5337347B2 (ja) 半導体装置、半導体装置の作製方法
JP5674856B2 (ja) 半導体装置及び半導体装置の作製方法
JP5411456B2 (ja) 半導体装置
JP5259977B2 (ja) 半導体装置及び半導体装置の作製方法
JP5105915B2 (ja) 半導体装置及びその作製方法
JP5269343B2 (ja) 半導体装置の作製方法
JP5137424B2 (ja) 半導体装置及びその作製方法