JP2008147572A - シールドケース付パッケージ - Google Patents

シールドケース付パッケージ Download PDF

Info

Publication number
JP2008147572A
JP2008147572A JP2006335958A JP2006335958A JP2008147572A JP 2008147572 A JP2008147572 A JP 2008147572A JP 2006335958 A JP2006335958 A JP 2006335958A JP 2006335958 A JP2006335958 A JP 2006335958A JP 2008147572 A JP2008147572 A JP 2008147572A
Authority
JP
Japan
Prior art keywords
substrate
shield case
package
surface side
bent portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006335958A
Other languages
English (en)
Other versions
JP4972391B2 (ja
JP2008147572A5 (ja
Inventor
Hironari Yoshino
裕也 芳野
Akinobu Inoue
明宣 井上
Atsunori Kajiki
篤典 加治木
Sadakazu Akaike
貞和 赤池
Satoo Yamanishi
学雄 山西
Takashi Tsubota
崇 坪田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2006335958A priority Critical patent/JP4972391B2/ja
Priority to US12/000,105 priority patent/US7911042B2/en
Priority to KR1020070129090A priority patent/KR20080055670A/ko
Priority to TW096147389A priority patent/TW200828531A/zh
Priority to CNA2007101948694A priority patent/CN101202275A/zh
Publication of JP2008147572A publication Critical patent/JP2008147572A/ja
Publication of JP2008147572A5 publication Critical patent/JP2008147572A5/ja
Application granted granted Critical
Publication of JP4972391B2 publication Critical patent/JP4972391B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B1/00—Details
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15162—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】基板の一面側に搭載された電子部品を樹脂封止して、パッケージの小型化を図ることができ且つ電子部品と基板とをボンディングワイヤを用いて電気的に接続できるシールドケース付パッケージを提供する。
【解決手段】基板１６の一面側に搭載された電子部品を封止する封止樹脂層２２が、横断面形状がコ字状の金属製のシールドケース１４によって覆われたシールドケース付パッケージ１０であって、シールドケース１４の端部の一部が基板１６の他面側に曲折されて曲折部１４ａに形成され、且つ曲折部１４ａが基板１６の他面側に当接して、基板１６にシールドケース１４が装着されていることを特徴とする。
【選択図】図２

Description

本願発明はシールドケース付パッケージに関し、更に詳細には電子部品が搭載された基板の一面側が金属製のシールドケースによって覆われたシールドケース付パッケージに関する。
電子部品が搭載された基板の一面側を金属製のシールドケースによって覆ったシールドケース付パッケージについて、例えば下記特許文献１には、図４に示すシールドケース付パッケージが提案されている。
図４に示すシールドケース付パッケージは、基板１００の一面側を覆う金属製のシールドケース１０２の下端側に形成された爪部１０４，１０４・・の各々が、基板１００の側面に形成された凹部１０６，１０６・・のうち、対応する凹部１０６に嵌め合わされている。
かかる図４に示すシールドケース付パッケージでは、図５の横断面図に示す様に、基板１００の一面側に搭載された半導体素子等の電子部品１０８，１０８・・を覆うシールケース１０２の爪部１０４が、基板１００の側面に形成された凹部１０６に嵌め合わされていると共に、凹部１０６の壁面に形成されためっき層１１０に、はんだ１１２によってはんだ付けされている。
尚、基板１００の他面側には、複数の外部接続端子としてのはんだボール１１４，１１４・・が設けられている。
特開平１０−２８４９３５号公報
図４及び図５に示すシールドケース付パッケージは、電子部品として高周波部品を基板の一面側に搭載したパッケージに好適に用いることができる。
しかし、従来のシールドケース付パッケージでは、図６に示す様に、側面に凹部１０６，１０６・・が形成された基板１００を用いることが必要であるため、基板１００の一面側に搭載された電子部品１０８，１０８・・を樹脂封止することは困難である。
つまり、図６に示す基板１００を工業的に製造するには、図７に示す様に、複数の基板１００，１００・・が形成される大型の原基板２００を形成した後、凹部１０６，１０６・・を形成する箇所に、楕円状貫通孔２０２，２０２・・を形成し、楕円状貫通孔２０２，２０２・・の内壁面に無電解めっき等によってめっき層１１０を形成する。
次いで、楕円状貫通孔２０２，２０２・・で囲まれた領域内に、種々の電子部品を搭載した後、楕円状貫通孔２０２，２０２・・の中心を通過するライン２０４，２０４・・に従って原基板２００を切断して、図６に示す基板１００を得ることができる。
その後、基板１００にシールドケース１０２を被着し、基板１００の側面に形成された凹部１０６，１０６・・の各々に、対応するシールドケース１０２の下端側に形成した爪部１０４を嵌め合わせてはんだ付けする。
ここで、楕円状貫通孔２０２，２０２・・が形成された基板２００の一面側に電子部品１０８，１０８・・を搭載した後、電子部品１０８，１０８・・を樹脂封止すると、封止樹脂が楕円状貫通孔２０２内に侵入し、シールドケース１０２の爪部１０４を嵌め合わせることができなくなるおそれがある。
この様に、基板１００の一面側に搭載した電子部品１０８，１０８・・が樹脂封止されていないため、金属製のシールドケース１０２と電子部品１０８，１０８・・との接触を防止すべく、シールドケース１０２と電子部品１０８，１０８・・との間の必ず空間部を確保することを要し、パッケージの小型化の要請に対して限界が存在する。
また、電子部品１０８と基板１００との電気的接続には、シールドケース１０２との接触するおそれのあるボンディングワイヤを用いることができず、フリップチップ接続方式しか用いることができなかった。このため、シールドケース付パッケージでも、電子部品１０８と基板１００との電気的接続にボンディングワイヤを用いることが要請されている。
そこで、本発明は、従来のシールドケース付パッケージでは、基板の一面側に搭載した電子部品を樹脂封止できないという課題を解決し、基板の一面側に搭載された電子部品を樹脂封止して、パッケージの小型化を図ることができ且つ電子部品と基板とをボンディングワイヤを用いて電気的に接続できるシールドケース付パッケージを提供することを目的とする。
本発明者等は、前記課題を解決するには、シールドケース付パッケージ用の基板の側面に、シールドケースの爪部を嵌め合わす凹部を形成することなく、シールドケースを基板に装着することが有効であると考え検討した結果、本発明に到達した。
すなわち、本発明は、基板の一面側に搭載された電子部品を封止する封止樹脂層が、横断面形状がコ字状の金属製のシールドケースによって覆われたシールドケース付パッケージであって、前記シールドケースの端部の少なくとも一部が前記基板の他面側に曲折されて曲折部に形成され、且つ前記曲折部が前記基板の他面側に当接して、前記基板にシールドケースが装着されていることを特徴とするシールドケース付パッケージにある。
かかる本発明において、曲折部を、基板の他面側に当接したとき、前記基板の他面側を弾発するバネ性を呈する曲折部とすることによって、シールドケースを基板に確実に装着できる。
また、シールドケースの曲折部が当接する基板の他面側の部分に、金属から成る接続パッド部を形成することによって、シールドケースの曲折部と基板の接続パッド部とをはんだ付けして、シールドケースを基板に強固に装着できる。
更に、基板の一面側に搭載した電子部品と前記基板の一面側に形成したボンディングパッドとをボンディングワイヤによって電気的に接続し、且つ前記ボンディングワイヤを封止樹脂層に封止することによって、ボンディングワイヤとシールドケースとの接触を確実に防止できる。
ここで、シールドケースの内面と封止樹脂層の表面とが密着するように、前記シールドケースを基板に装着することによって、シールドケース付パッケージの小型化を図ることができる。
尚、基板の一面側に形成したボンディングパッドとボンディングワイヤによって電気的に接続する電子部品として、半導体素子を好適に用いることができる。
本発明に係るシールドケース付パッケージでは、その基板の側面にシールドケースを装着する装着部を形成することを要しないため、基板の一面側に搭載した電子部品を封止する封止樹脂層を形成できる。
このため、シールドケースと電子部品との接触を確実に防止でき、電子部品とシールドケースとの間に空間部を形成することを要せず、シールドケース付パッケージの小型化を図ることができる。
また、基板の一面側に搭載した電子部品と基板とをボンディングワイヤによって電気的に接続しても、電子部品及びボンディングワイヤを封止する樹脂封止層を形成することができ、ボンディングワイヤとシールドケースとの接触を確実に防止できる。
本発明に係るシールドケース付パッケージの一例を図１に示す。図１に示すシールドケース付パッケージ１０は、パッケージ本体１２を覆うように、金属製のシールドケース１４が装着されている。このシールドケース１４は、洋白等の銅、ニッケル、亜鉛の合金によって形成されており、厚さは５０μｍ程度である。
かかるシールドケース付パッケージ１０の横断面図を図２に示す。パッケージ本体１２は、基板１６の一面側に、半導体素子１８ａやコンデンサ１８ｂ等の電子部品が搭載されており、半導体素子１８ａの電極（図示せず）と基板１６の一面側に形成されたボンディングパッド部（図示せず）とは、金のボンディングワイヤ２０，２０によって電気的に接続されている。これらの電子部品及びボンディングワイヤ２０，２０は、封止樹脂層２２を形成する封止樹脂によって封止されている。
かかる封止樹脂層２２を覆うシールドケース１４は、横断面形状がコ字状であって、その下端部の一部が基板１６の他面側に曲折されて曲折部１４ａに形成されている。この曲折部１４ａは、基板１６の他面側に形成された接続パッド部２４，２４に当接し、基板１６に装着されている。
図２に示すシールドケース１４の曲折部１４ａは、「レ」字状に折り込まれており、基板１６の接続パッド部２４，２４に当接したとき、接続パッド部２４，２４を弾発するバネ性を呈することができ、シールドケース１４を確実に基板１６に装着できる。
この曲折部１４ａと接続パッド部２４，２４との当接箇所を、はんだ付けすることによって、シールドケース１４を更に一層強固に基板１６に装着できる。
尚、基板１６の他面側には、シールドケース付パッケージ１０の外部接続端子としてのはんだボール２６，２６・・が装着されている。
図1及び図２に示すシールドケース付パッケージ１０では、シールドケース１４が、その内面と封止樹脂層２２の表面とが密着した状態で基板１６に装着されている。半導体素子１８ａ等の電子部品及び半導体素子１８ａと基板１６とを電気的に接続するボンディングワイヤ２０が、封止樹脂層２２によって樹脂封止されており、シールドケース１４を、その内面と封止樹脂層２２の表面とを密着した状態で基板１６に装着しても、シールドケース１４と電子部品やボンディングワイヤとが接触するおそれをなくすことができる。その結果、電子部品とシールドケース１４との間に空間部を形成することを要せず、シールドケース付パッケージの小型化を図ることができる。
図１及び図２に示すシールドケース付パッケージ１０を製造する際には、先ず、パッケージ本体１２を形成する。
かかるパッケージ本体１２は、複数枚の基板１６を形成できる大型の原基板を形成する。この原基板には、図７に示す楕円状貫通孔２０２，２０２・・等の貫通孔は形成しない。
この原基板の一面側に、各基板１６に該当する部分の一面側の所定箇所に半導体素子１８ａやコンデンサ１８ｂ等の電子部品を搭載した後、搭載した半導体素子１８ａと基板１６に該当する部分とをボンディングワイヤ２０によって電気的に接続する。
次いで、各基板１６に該当する部分を樹脂モールドし、各基板１６に該当する部分に搭載した電子部品及びボンディングワイヤ２０を封止する封止樹脂層２２を形成する。その後、原基板を切断することによって、所定形状のパッケージ本体１２を形成できる。
尚、基板１６の裏面側に形成する接続パッド部２４，２４は、外部接続端子としてのはんだボールを装着する端子接続パッド（図示せず）を基板１６の裏面側に形成するとき、同時に形成することが好ましい。
得られたパッケージ本体１２を、予めプレス加工等によって形成しておいたシールドケース１４に挿入して装着し、パッケージ本体１２の各曲折部１４ａと基板１６の各接続パッド部２４とを一致させる。
更に、パッケージ本体１２を基板１６に更に強固に固定しようとする場合には、パッケージ本体１２の各曲折部１４ａと基板１６の各接続パッド部２４との当接部とを、はんだ付けすることが好ましい。
ここで、図１及び図２に示すシールドケース１４では、その下端部の一方側に、曲折部１４ａが１個形成されているが、複数個の曲折部１４ａを形成してもよい。この様に、下端部の一方側に複数個の曲折部１４ａを形成したシールドケース１４では、基板１６に確実にシールドケース１４を装着できる。
また、図３に示すシールドケース１４の様に、その下端部の一方側の端縁に沿って曲折部１４ａを形成してもよい。この場合、パッケージ本体１２をシールドケース１４の一方側から挿入して装着する際に、パッケージ本体１２の過挿入を防止すべく、シールドケース１４の他方側にストッパ１４ｂを形成することが好ましい。
図１〜図３についての説明では、搭載した半導体素子１８ａと基板１６とをボンディングワイヤ２０によって電気的に接続しているが、半導体素子１８ａと基板１６とをフリップチップ接続方式で電気的に接続してもよいことは勿論のことである。
本発明に係るシールドケース付パッケージの一例を説明する斜視図である。 図１に示すシールドケース付パッケージの横断面図である。 本発明で用いることのできるシールドケースの他の例を示す斜視図である。 従来のシールドケース付パッケージを説明する斜視図である。 図４に示すシールドケース付パッケージの横断面図である。 図５に示すシールドケース付パッケージに用いられている基板１００の斜視図である。 図６に示す基板１００を形成する原基板の斜視図である。
符号の説明
１０ シールドケース付パッケージ
１２ パッケージ本体
１４ シールドケース
１４ａ 曲折部
１６ 基板
１８ｂ コンデンサ
１８ａ 半導体素子
２０ ボンディングワイヤ
２２ 封止樹脂層
２４ 接続パッド部
２６ はんだボール

Claims (6)

  1. 基板の一面側に搭載された電子部品を封止する封止樹脂層が、横断面形状がコ字状の金属製のシールドケースによって覆われたシールドケース付パッケージであって、
    前記シールドケースの端部の少なくとも一部が前記基板の他面側に曲折されて曲折部に形成され、且つ前記曲折部が前記基板の他面側に当接して、前記基板にシールドケースが装着されていることを特徴とするシールドケース付パッケージ。
  2. 曲折部が、基板の他面側に当接したとき、前記基板の他面側を弾発するバネ性を呈する曲折部である請求項１記載のシールドケース付パッケージ。
  3. シールドケースの曲折部が当接する基板の他面側の部分に、金属から成る接続パッド部が形成されている請求項１又は請求項２記載のシールドケース付パッケージ。
  4. 基板の一面側に搭載された電子部品と前記基板の一面側に形成されたボンディングパッドとがボンディングワイヤによって電気的に接続され、且つ前記ボンディングワイヤが封止樹脂層に封止されている請求項１〜３のいずれか一項記載のシールドケース付パッケージ。
  5. 基板の一面側に形成されたボンディングパッドとボンディングワイヤによって電気的に接続されている電子部品が、半導体素子である請求項４項記載のシールドケース付パッケージ。
  6. シールドケースの内面と封止樹脂層の表面とが密着されるように、前記シールドケースが基板に装着されている請求項１〜５のいずれか一項記載のシールドケース付パッケージ。
JP2006335958A 2006-12-13 2006-12-13 シールドケース付パッケージおよびシールドケース付パッケージの製造方法 Expired - Fee Related JP4972391B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006335958A JP4972391B2 (ja) 2006-12-13 2006-12-13 シールドケース付パッケージおよびシールドケース付パッケージの製造方法
US12/000,105 US7911042B2 (en) 2006-12-13 2007-12-07 Package having shield case
KR1020070129090A KR20080055670A (ko) 2006-12-13 2007-12-12 차폐케이스를 구비한 패키지
TW096147389A TW200828531A (en) 2006-12-13 2007-12-12 Package having shield case
CNA2007101948694A CN101202275A (zh) 2006-12-13 2007-12-13 具有屏蔽壳的封装

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006335958A JP4972391B2 (ja) 2006-12-13 2006-12-13 シールドケース付パッケージおよびシールドケース付パッケージの製造方法

Publications (3)

Publication Number Publication Date
JP2008147572A true JP2008147572A (ja) 2008-06-26
JP2008147572A5 JP2008147572A5 (ja) 2009-12-17
JP4972391B2 JP4972391B2 (ja) 2012-07-11

Family

ID=39517334

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006335958A Expired - Fee Related JP4972391B2 (ja) 2006-12-13 2006-12-13 シールドケース付パッケージおよびシールドケース付パッケージの製造方法

Country Status (5)

Country Link
US (1) US7911042B2 (ja)
JP (1) JP4972391B2 (ja)
KR (1) KR20080055670A (ja)
CN (1) CN101202275A (ja)
TW (1) TW200828531A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010103756A1 (ja) * 2009-03-10 2010-09-16 パナソニック株式会社 モジュール部品とその製造方法と、およびそのモジュール部品を用いた電子機器
JP2010212410A (ja) * 2009-03-10 2010-09-24 Panasonic Corp モジュール部品とモジュール部品の製造方法と、これを用いた電子機器
JP2011035058A (ja) * 2009-07-30 2011-02-17 Sharp Corp 高周波モジュールおよび高周波モジュールが実装されたプリント配線基板
JP2011171656A (ja) * 2010-02-22 2011-09-01 Renesas Electronics Corp 半導体パッケージおよびその製造方法
JPWO2018198856A1 (ja) * 2017-04-28 2019-12-12 株式会社村田製作所 回路モジュールおよびその製造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009014435A1 (de) * 2009-03-26 2010-10-14 J. Eberspächer GmbH & Co. KG Abgasbehandlungseinrichtung
KR101711045B1 (ko) * 2010-12-02 2017-03-02 삼성전자 주식회사 적층 패키지 구조물
KR101247719B1 (ko) * 2011-06-03 2013-03-26 에스티에스반도체통신 주식회사 전자파 차단형 반도체 패키지 장치 및 이의 제조방법
KR101994714B1 (ko) * 2013-05-21 2019-07-01 삼성전기주식회사 고주파 모듈
CN107006138B (zh) * 2014-12-12 2019-07-05 名幸电子有限公司 模制电路模块及其制造方法
CN106028627A (zh) * 2016-07-26 2016-10-12 深圳天珑无线科技有限公司 一种电路板总成
US10388611B2 (en) * 2017-03-13 2019-08-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming magnetic field shielding with ferromagnetic material
CN107278025B (zh) * 2017-08-09 2019-10-25 中国电子科技集团公司第二十九研究所 一种薄膜电路电磁屏蔽封装方法
CN107623160A (zh) * 2017-10-17 2018-01-23 上海馥莱电子有限公司 一种宽带隔离器
CN107864551B (zh) * 2017-10-31 2019-11-12 中国电子科技集团公司第二十九研究所 一种点预固定薄膜电路电磁屏蔽封装方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08139482A (ja) * 1994-11-08 1996-05-31 Matsushita Electric Ind Co Ltd 回路ユニットのシールド装置
JPH10294585A (ja) * 1997-04-22 1998-11-04 Kokusai Electric Co Ltd プリント基板用シールドケース
JP2002314027A (ja) * 2001-04-10 2002-10-25 Alps Electric Co Ltd 面実装型電子回路ユニット
JP2004128334A (ja) * 2002-10-04 2004-04-22 Hitachi Metals Ltd 高周波電子部品
JP2005101365A (ja) * 2003-09-25 2005-04-14 Kyocera Corp 電子装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10284935A (ja) 1997-04-09 1998-10-23 Murata Mfg Co Ltd 電圧制御発振器およびその製造方法
WO2000041432A2 (en) * 1999-01-07 2000-07-13 Sarnoff Corporation Hearing aid with large diaphragm microphone element including a printed circuit board
JP2001148594A (ja) * 1999-11-19 2001-05-29 Murata Mfg Co Ltd シールドケース付き電子部品
JP4020795B2 (ja) * 2003-02-14 2007-12-12 三菱電機株式会社 半導体装置
JP2006252390A (ja) * 2005-03-14 2006-09-21 Renesas Technology Corp Ｉｃカードの製造方法およびｉｃカード

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08139482A (ja) * 1994-11-08 1996-05-31 Matsushita Electric Ind Co Ltd 回路ユニットのシールド装置
JPH10294585A (ja) * 1997-04-22 1998-11-04 Kokusai Electric Co Ltd プリント基板用シールドケース
JP2002314027A (ja) * 2001-04-10 2002-10-25 Alps Electric Co Ltd 面実装型電子回路ユニット
JP2004128334A (ja) * 2002-10-04 2004-04-22 Hitachi Metals Ltd 高周波電子部品
JP2005101365A (ja) * 2003-09-25 2005-04-14 Kyocera Corp 電子装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010103756A1 (ja) * 2009-03-10 2010-09-16 パナソニック株式会社 モジュール部品とその製造方法と、およびそのモジュール部品を用いた電子機器
JP2010212410A (ja) * 2009-03-10 2010-09-24 Panasonic Corp モジュール部品とモジュール部品の製造方法と、これを用いた電子機器
JP2011035058A (ja) * 2009-07-30 2011-02-17 Sharp Corp 高周波モジュールおよび高周波モジュールが実装されたプリント配線基板
JP2011171656A (ja) * 2010-02-22 2011-09-01 Renesas Electronics Corp 半導体パッケージおよびその製造方法
JPWO2018198856A1 (ja) * 2017-04-28 2019-12-12 株式会社村田製作所 回路モジュールおよびその製造方法

Also Published As

Publication number Publication date
TW200828531A (en) 2008-07-01
JP4972391B2 (ja) 2012-07-11
CN101202275A (zh) 2008-06-18
US7911042B2 (en) 2011-03-22
US20080157296A1 (en) 2008-07-03
KR20080055670A (ko) 2008-06-19

Similar Documents

Publication Publication Date Title
JP4972391B2 (ja) シールドケース付パッケージおよびシールドケース付パッケージの製造方法
JP5497985B2 (ja) 半導体パッケージ
JP4475160B2 (ja) 電子装置の製造方法
US20110201159A1 (en) Semiconductor package and manufacturing method thereof
JP5802695B2 (ja) 半導体装置、半導体装置の製造方法
JP2006190767A (ja) 半導体装置
JP2005057067A (ja) 半導体装置およびその製造方法
US8421199B2 (en) Semiconductor package structure
KR20140101686A (ko) 수지 봉지형 반도체 장치 및 그 제조 방법
TW200601529A (en) Surface mounted electronic component and manufacturing method therefor
US20090051022A1 (en) Lead frame structure
US9484278B2 (en) Semiconductor package and method for producing the same
JP2009071156A (ja) 半導体装置及びその製造方法
JP4307362B2 (ja) 半導体装置、リードフレーム及びリードフレームの製造方法
CN108257940B (zh) 半导体装置及其制造方法
KR101698431B1 (ko) 반도체 파워 모듈 패키지 및 그의 제조방법
KR20140005463A (ko) 스마트 ｉｃ용 인쇄회로기판 및 그 제조방법
JP2006147918A (ja) 半導体装置
JP2006019465A (ja) 半導体パッケージおよびその製造方法
JP2007150044A (ja) 半導体装置
US7205574B2 (en) Optical semiconductor device
JP2009158825A (ja) 半導体装置
JP6923299B2 (ja) 半導体装置及び半導体装置の製造方法
JP4241408B2 (ja) 半導体装置およびその製造方法
JP2024042491A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091029

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091029

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110603

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110614

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110809

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120403

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120409

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150413

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4972391

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees