CN107006138B - 模制电路模块及其制造方法 - Google Patents

模制电路模块及其制造方法 Download PDF

Info

Publication number
CN107006138B
CN107006138B CN201480084005.5A CN201480084005A CN107006138B CN 107006138 B CN107006138 B CN 107006138B CN 201480084005 A CN201480084005 A CN 201480084005A CN 107006138 B CN107006138 B CN 107006138B
Authority
CN
China
Prior art keywords
resin
substrate
circuit module
molded case
case circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201480084005.5A
Other languages
English (en)
Other versions
CN107006138A (zh
Inventor
三轮悟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meiko Electronics Co Ltd
Original Assignee
Meiko Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meiko Electronics Co Ltd filed Critical Meiko Electronics Co Ltd
Publication of CN107006138A publication Critical patent/CN107006138A/zh
Application granted granted Critical
Publication of CN107006138B publication Critical patent/CN107006138B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0073—Shielding materials
    • H05K9/0081—Electromagnetic shielding materials, e.g. EMI, RFI shielding
    • H05K9/0088—Electromagnetic shielding materials, e.g. EMI, RFI shielding comprising a plurality of shielding layers; combining different shielding material structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

提供防止具有金属制的屏蔽层的模制电路模块中的屏蔽层脱落的技术，该屏蔽层覆盖包含填料的树脂层的表面。在制造模制电路模块时，首先，用包含填料的第一树脂(400)将基板(100)与电子部件(200)一起覆盖。接着，用不包含填料的第二树脂(500)覆盖第一树脂(400)的表面。然后，通过进行半切处理使基板(100)内的接地用电极(110)露出之后，通过无电镀形成覆盖基板(100)的整个表面侧的屏蔽层(600)。然后，进行全切，得到多个模制电路模块。

Description

模制电路模块及其制造方法
技术领域
本发明涉及模制电路模块。
背景技术
已知有模制电路模块。
模制电路模块包括具有布线的基板(例如印刷基板)、与基板的布线导通而安装的电子部件、以及将基板与电子部件一起覆盖的树脂。模制电路模块能够通过用树脂覆盖电子部件来保护电子部件，而且能够保护电子部件和基板的布线导通的部位。
如上所述，模制电路模块包括电子部件。另外，在电子部件中，有抗电磁波能力弱的部件。另外，在电子部件中，还有释放电磁波的部件。
在实际使用模制电路模块的许多情形下，模制电路模块与其它电子部件组合。既有其它电子部件包含于其它模制电路模块的情况，也有其它电子部件不包含于其它模制电路模块的情况。另外，既有其它电子部件抗电磁波能力弱的情况，另外也有其它电子部件释放电磁波的情况。
在实际使用模制电路模块时，有时希望降低该模制电路模块所包含的电子部件从该模制电路模块外的其它电子部件释放的电磁波受到的影响。另外，有时希望降低模制电路模块外的其它电子部件从该模制电路模块所包含的电子部件释放的电磁波受到的影响。
根据这样的观点，对于未用树脂进行铸型的电路模块，实际使用通过屏蔽电磁波的金属制的屏蔽体包围电路模块整体的技术。
在某个例子中，金属制的屏蔽体是用薄的金属板形成的其一面被开口的箱。在使用箱的情况下，通常不用树脂实施铸型，但通过在使包围箱的开口的边缘抵接到基板的状态下将箱安装到基板，用箱包围位于箱的内部的电子部件来屏蔽。
然而，在使用箱的情况下，从基板至箱的上表面的高度往往变大，电路模块的厚度往往变大。在使用箱的情况下，制作箱的工夫、成本增加，而且在与电子部件的高度相应地准备多种箱时，制作箱的工夫、成本愈加上升，所以箱的高度与电子部件自基板的高度相比，可能会高到可以说浪费的程度。
电路模块的厚度对组装有该电路模块的最终产品的尺寸带来大的影响，所以减小该电路模块的厚度具有非常大的价值，但在使用箱时电路模块的厚度往往变大。
另一方面，关于模制电路模块，还提出了通过在用于铸型的树脂的表面涂覆包含金属粉的浆料、或者进行干式镀覆或者湿式镀覆来形成金属制的屏蔽层的技术，特别是也实际使用浆料的涂覆、作为干式镀覆的一种的溅射。通过这些技术，防止模制电路模块的厚度变得过大。
发明内容
如上所述，通过在树脂的表面涂覆包含金属粉的浆料或者进行镀覆来形成屏蔽层的技术特别是在着眼于减小模制电路模块的厚度的情况下可以说是优良的技术。然而，在上述技术中还有改善的余地。
在形成模制电路模块所具有的树脂层的树脂中通常混入有填料。填料是粒状。另外，填料通过由具有与树脂不同的线膨胀系数的材料构成，抑制模制电路模块的热膨胀收缩的程度，所以在目前的模制电路模块中是必须的。
另一方面，在通过在混入有填料的树脂的表面涂覆包含金属粉的浆料或者进行镀覆而形成有屏蔽层的情况下，屏蔽层可能发生脱落。存在于树脂层的表面并从树脂层露出的填料有时易于从树脂层脱落，在填料从树脂层脱落的事态发生时，与其相伴地该部分的屏蔽层脱落。
本申请发明的课题在于，对通过在树脂层的表面涂覆包含金属粉的浆料或者进行镀覆而形成模制电路模块的屏蔽层的技术进行改良，以降低屏蔽层脱落的可能性。
为了解决上述课题，本申请发明人提出以下发明。
本申请发明是模制电路模块的制造方法，包括：第一覆盖过程，在其一个表面具有相互邻接的多个假想的划区，并且在所述一个表面的所述划区的各个划区安装有至少一个电子部件，使用作为包含填料的树脂的第一树脂将具有接地用电极的基板的所述一个表面的整面与所述电子部件一起覆盖并固化；第二覆盖过程，使用作为不包含填料的树脂的第二树脂将覆盖了所述基板的所述第一树脂的表面(上表面)覆盖并固化；半切过程，将包括多个所述划区的边界线上的预定宽度的所述第一树脂和所述基板去除至所述基板的预定的厚度；屏蔽层形成过程，通过在所述第二树脂的表面、通过所述半切过程而露出的所述第一树脂的侧面、以及所述基板的侧面涂覆包含金属粉的浆料或者镀覆，形成作为与所述接地用电极导通的金属层的屏蔽层；以及全切过程，通过在所述划区的边界切断所述基板，割断所述各划区，从而得到基于所述划区的各个划区的多个模制电路模块。
本申请发明中的第一树脂与在现有技术中所说明的模制电路模块所包含的树脂相当。第一树脂与现有技术中的树脂同样地包含填料。
另一方面，在本申请发明中，还用第二树脂覆盖第一树脂的表面。第二树脂不包含填料。另外，在本申请发明中，在第二树脂的表面、通过在后面的用于切割的全切以前进行的半切过程而露出的所述第一树脂的侧面、以及所述基板的侧面，形成作为与接地用电极导通的金属层的屏蔽层。如上所述第二树脂不包含填料。因此，这样形成的屏蔽层不会发生填料脱落所引起的脱落。
此外，即使通过本申请方法，屏蔽层中的覆盖第一树脂的侧面的部分也不经由第二树脂而覆盖第一树脂。然而，经本申请发明人确认，如果能够通过通常的方法进行半切，则第一树脂的侧面适度地粗糙，所以在此屏蔽层与第一树脂良好地紧贴，难以发生屏蔽层脱落。
通过涂覆包含金属粉的浆料或者镀覆形成屏蔽层(或者它所包含的后述第一金属覆盖层和第二金属覆盖层)。镀覆既可以是湿式也可以是干式。作为湿式镀覆的例子，能够举出电镀、无电镀。作为干式镀覆的例子，能够举出物理气相生长(PVD)、化学气相生长(CVD)，作为前者的例子，可以举出溅射、真空蒸镀，作为后者的例子，可以举出热CVD、光CVD。从成本方面来看，在这些之中，湿式镀覆最为有利，而且在通过湿式镀覆所形成的金属覆膜层(屏蔽层)内的残留应力小于通过其它方法制成的屏蔽层内的残留应力这方面，湿式镀覆也适于应用到本申请发明。进而，通过作为薄膜形成技术的PVD、CVD得到的屏蔽层的厚度为从nm量级至几μm，相对于此，根据湿式镀覆能够实现厚至几μm～几十μm的膜形成。考虑到对电磁波的屏蔽效果，优选屏蔽层至少具有几μm的厚度，所以在这方面，湿式镀覆与本申请发明的匹配性好。另一方面，在将湿式镀覆用于形成屏蔽层的情况下，在假设不存在由第二树脂形成的层时，易于引起填料脱落所致的屏蔽层脱落。本申请发明在制造模制电路模块时的形成屏蔽层的过程中能够选择湿式镀覆这方面也具有意义。此外，湿式镀覆包括无电镀和电镀，但考虑到可能会使模制电路模块所包含的电子部件破损，相比于在作为加工对象的模制电路模块的表面流过电流的电镀，优选不流过电流就能实现的无电镀。
此外，本申请发明中的屏蔽层被导通到基板所具有的接地用电极。只要使屏蔽层与接地用电极导通，则屏蔽层既可以与接地用电极直接接触，也可以经由具有导电性的其它金属与接地用电极间接地接触。例如，有时接地用电极层状地存在于基板的厚度方向的预定的部分。在该情况下，如果在半切过程中将包括多个划区的边界线上的预定宽度的第一树脂和基板去除至达到基板内部的接地用电极，则在各划区的周边露出接地用电极的端面。如果能够在该状态下进行涂覆包含金属粉的浆料或者镀覆，则屏蔽层直接与露出的接地用电极的端面相接。或者，如在发明的实施方式中所说明的那样，能够通过使用隔板构件等适当的金属构件使屏蔽层与接地用电极导通。
如上所述，在本申请发明中，第一树脂的上表面的至少被屏蔽层覆盖的部分被第二树脂覆盖，由此能够防止填料脱落所引起的屏蔽层脱落。不过，在本申请发明中，相对第一树脂经由第二树脂形成屏蔽层，所以在第二树脂从第一树脂脱落时，结果是屏蔽层发生脱落。
为了防止第二树脂从第一树脂脱落，第二树脂对第一树脂的紧贴性的高度是重要的。该紧贴性通过第一树脂与第二树脂之间的锚定效应、分子间力、若干共价键来实现。
为了提高第二树脂对第一树脂的紧贴性，作为第二树脂，使用与在所述第一树脂中作为主树脂包含的树脂相同种类的树脂是简便的。此外，在本申请中，如果第一树脂所包含的树脂是一种，则“主树脂”意味着该树脂，如果第一树脂包含多种树脂，则“主树脂”意味着其中按重量比最多的那种树脂。
在所述第一树脂中作为主树脂包含的树脂是环氧树脂的情况下，所述第二树脂能够为环氧树脂。由此，第一树脂与第二树脂的紧贴性大到满足实用性的程度。
此外，第二树脂如上所述将第一树脂的一个表面的至少被屏蔽层覆盖的部分覆盖。例如，优选在能够通过覆盖从第一树脂露出的填料来防止填料从第一树脂脱落、且能够维持第二树脂的强度的范围，将第二树脂的厚度做薄。基于在下一工序中易于进行粗化的原因，在通过镀覆形成屏蔽层的情况下，将第二树脂的层做薄是有利的。例如，由第二树脂形成的层优选薄到不会埋盖第一树脂的表面的凹凸形状的程度。
本申请中的屏蔽层具有使模制电路模块外的电子部件所产生的电磁波对模制电路模块内的电子部件造成的影响降低的功能、或者具有使模制电路模块所包含的电子部件对模制电路模块外的其它电子部件造成的影响降低的功能。另外，只要具有这样的功能，则该屏蔽层也可以通过任意的金属构成。
屏蔽层既可以是一层也可以是多层。分别构成多层的屏蔽层的金属既可以相同也可以不同。
在本申请发明中，还能够将所述屏蔽层形成为包括由第一金属形成的第一金属覆盖层和由第二金属形成的第二金属覆盖层这两层，该第一金属是具有优良的屏蔽电场的特性的金属，该第二金属是具有优良的屏蔽磁场的特性的金属。
如果使屏蔽层包括这样的两层，则能够更高效地保护电子部件免受电磁波。
作为所述第一金属，能够使用例如铜或者铁。
作为所述第二金属，能够使用例如镍。
也可以使第一金属覆盖层和第二金属覆盖层中的任意覆盖层在外部露出。不论在哪种情况下，都不会特别影响上述功能。不过，在将铜用作第一金属的情况下，有由于铜氧化而变为黑色的情况，所以如果考虑到外观，则优选使由铜构成的第一金属覆盖层不在外部露出。
在本申请发明中，还能够在执行所述第一覆盖过程之后，执行将固化的所述第一树脂的表面切削成该表面与所述基板的所述一个表面平行的第一树脂成形过程，对通过执行所述第一树脂成形过程而制成的所述第一树脂的表面执行所述第二覆盖过程。
在模制电路模块安装有多个电子部件的情况下，当然有各电子部件的高度不同的情况。在该情况下，在第一树脂的表面可能出现凹凸。通过执行将固化的所述第一树脂的表面切削成该表面与所述基板的所述一个表面平行的第一树脂成形过程，能够在确保必要的限度的同时减小在高度最高的电子部件上存在的第一树脂的厚度，所以由此能够减小模制电路模块的厚度。此外，也能够在向基板涂覆第一树脂时一定程度上控制在高度最高的电子部件上存在的第一树脂的厚度，但上述控制的精度低。在第一树脂成形过程中，通过例如机械性的切削来控制在高度最高的电子部件上存在的第一树脂的厚度，但在该情况下，其精度一般能够为±35μm左右。通常，无法将在高度最高的电子部件上存在的第一树脂的厚度做成比500μm左右薄，但通过追加第一树脂成形过程，能够使其厚度薄至100μm以下、根据情况薄至80μm左右。
此外，在执行第一树脂成形过程时，还有在固化的第一树脂中存在的填料成为易于脱落的状态的情况。然而，在本申请发明中，通过此后执行第二覆盖过程，用第二树脂覆盖第一树脂的表面。因此，此外不发生填料脱落所引起的屏蔽层脱落。
在第一覆盖过程中，在使用作为包含填料的树脂的第一树脂将基板的所述一个表面的整面与所述电子部件一起覆盖时，可以通过任意的方法执行该过程。此时，能够使用例如真空印刷法。
如果使用真空印刷法，则能够防止在固化后的第一树脂中产生微小的气泡，能够无间隙地用第一树脂覆盖具有各种形状的电子部件。
虽然具有这样的优点，但在第一覆盖过程中使用真空印刷的情况下，如果在基板安装的部件上存在的树脂层的厚度薄，则在第一树脂的表面总会出现电子部件的高度的差别所引起的凹凸。在为了避免该问题而使用真空印刷的情况下，需要在位于电子部件上的第一树脂的厚度中留有余量，但这导致作为结果而使制造完成的模制电路模块的厚度变大这样的缺点。如果进行第一树脂成形过程，则能够解决该问题，所以第一树脂成形过程与真空印刷的匹配性非常好，还能够被认为是用来使真空印刷能够用于制造模制电路模块的技术。
作为第一树脂，要求如下三个特性：用于进入电子部件之间的填充性(这是固化前的特性。)、与电子部件或者基板的紧贴性、以及不产生翘曲的特性(它们是固化后的特性。)。
第一树脂为了满足上述特性，优选具有以下那样的特性。只要是具有下述特性的第一树脂，则固化前、固化后的第一树脂都满足上述特性。
关于第一树脂应满足的特性，作为固化前的特性，填料相对包含填料的第一树脂的总量的比例按重量比为80％以上，作为固化后的特性，线膨胀系数(α1)为11ppm/TMA以下，线膨胀系数(α2)为25ppm/TMA以下，25℃弹性模量为15GPa/DMA以上。
在对第一树脂要求的特性中的填充性的高度有助于减小所制造完成的模制电路模块的厚度。在电子部件的下侧与基板之间通常存在间隙。上述间隙不得不设计成大到能够在该间隙填充第一树脂的程度。在此，如果第一树脂的填充性高，则能够减小电子部件的下侧与基板的间隙。由此，能够减小模制电路模块的厚度。在使用具有上述特性的树脂的情况下，能够使电子部件的下侧与基板的间隙减小至30μm(一般是150～200μm。)。
本申请发明提出以下模制电路模块作为本申请发明的一个方式。
该模制电路模块包括：基板，具有接地用电极；至少一个电子部件，安装于所述基板的一个表面上；第一树脂层，将所述基板的一个表面与所述电子部件一起覆盖，并由作为包含填料的树脂的第一树脂形成；第二树脂层，覆盖所述第一树脂层的表面，并由作为不包含填料的树脂的第二树脂形成；以及屏蔽层，通过与所述接地用电极导通并覆盖所述第二树脂层的表面、所述第一树脂层的侧面、以及所述基板的侧面而形成，该屏蔽层由金属形成。
该模制电路模块的屏蔽层经由第二树脂层固定于第一树脂层。因此，能够防止包含填料的第一树脂层中的填料脱落所引起的屏蔽层脱落。特别是在通过无电镀制作屏蔽层的情况下，在成本方面也是有利的。
附图说明
图1(a)是表示在本申请发明的一个实施方式的模制电路模块的制造方法中使用的基板的结构的侧剖面图。
图1(b)是表示在图1(a)所示的基板安装有电子部件的状态的侧剖面图。
图1(c)是表示在图1(b)所示的基板安装有隔板构件的状态的侧剖面图。
图1(d)是表示用第一树脂将图1(c)所示的基板与部件一起覆盖并使第一树脂固化的状态的侧剖面图。
图1(e)是用于表示图1(d)所示的第一树脂中的被去除的范围的侧剖面图。
图1(f)是表示去除了图1(e)所示的第一树脂中的要被去除的部分的状态的侧剖面图。
图1(g)是表示用第二树脂覆盖图1(f)所示的第一树脂的上表面并使第二树脂固化的状态的侧剖面图。
图1(h)是表示对图1(g)所示的基板进行了半切处理的状态的侧剖面图。
图1(i)是表示对图1(h)所示的基板设置有屏蔽层的状态的侧剖面图。
图1(j)是表示对图1(i)所示的基板进行了全切处理的状态的侧剖面图。
图2(a)是表示在实施方式的模制电路模块的制造方法中使用的隔板构件的结构的立体图。
图2(b)是表示在实施方式的模制电路模块的制造方法中使用的其它隔板构件的结构的俯视图、左侧视图以及前视图。
图2(c)是表示在实施方式的模制电路模块的制造方法中使用的其它隔板构件的结构的俯视图、左侧视图以及前视图。
图2(d)是表示在实施方式的模制电路模块的制造方法中使用的其它隔板构件的结构的俯视图、左侧视图以及前视图。
图3是表示在实施方式的模制电路模块的制造方法中使用的真空印刷法的原理的侧视图。
图4是表示通过实施方式的模制电路模块的制造方法得到的屏蔽层的结构的一个例子的侧剖面图。
图5是通过实施方式的模制电路模块的制造方法得到的模制电路模块的侧剖面图。
图6是通过实施方式的模制电路模块的制造方法得到的模制电路模块的透视俯视图。
图7(a)是表示在变形例1的模制电路模块的制造方法中在第二树脂上放置有掩模的状态的侧剖面图。
图7(b)是表示从图7(a)所示的掩模上涂覆有镀覆抗蚀剂的状态的侧剖面图。
图7(c)是表示去除了图7(b)所示的掩模的状态的侧剖面图。
图7(d)是表示对图7(c)所示的基板进行半切处理后的状态的侧剖面图。
图7(e)是表示对图7(d)所示的基板设置有屏蔽层的状态的侧剖面图。
图7(f)是表示对图7(e)所示的基板进行了全切处理、镀覆抗蚀剂去除的状态的侧剖面图。
图8(a)是表示在变形例2的模制电路模块的制造方法中用第二树脂覆盖第一树脂的上表面并使第二树脂固化的状态的侧剖面图。
图8(b)是表示对图8(a)所示的基板进行半切处理后的状态的侧剖面图。
图8(c)是表示对图8(b)所示的基板设置有屏蔽层的状态的侧剖面图。
图8(d)是表示去除图8(c)所示的基板的***部并对基板进行了全切处理的状态的侧剖面图。
(符号说明)
100：基板；100X：切口；110：接地用电极；120：划区；200：电子部件；300：隔板构件；310：棚部；320：侧壁部；400：第一树脂；410：凸起部；500：第二树脂；600：屏蔽层；630：开口；700：掩模；800：镀覆抗蚀剂。
具体实施方式
以下，参照附图说明本发明的模制电路模块的制造方法的优选的一个实施方式。
在本实施方式中，使用图1(a)所示的基板100来制造模制电路模块。
基板100可以是极为一般的基板，本实施方式的基板100也是极为一般的基板。基板100具备省略图示的布线。布线是对后述电子部件导通并对电子部件进行供电的布线，是公知或者已知的布线。布线被设计成能够实现上述功能。布线可以通过任意方法设置于基板100，也可以设置于基板100的任意地方。例如，也可以通过印刷将布线设置于基板100的表面。该情况下的基板100一般被称为印刷布线基板。另外，还有布线存在于基板100的内部的情况。
俯视的情况下的基板100的形状例如是矩形。不过，通常将基板100的形状如后所述适当设定为在获取多个模制电路模块的情况下使浪费少的形状。
在基板100的适当位置设置有接地用电极110。既有接地用电极110的所有部分或者一部分存在于基板100的内部的情况，也有接地用电极110的所有部分或者一部分存在于基板100的任意表面的情况。在本实施方式中，设为接地用电极110层状地存在于基板100的内部的适当深度。接地用电极110被用于在使用制作完成的模制电路模块时经由接地用电极110对后述屏蔽层进行接地。接地用电极110被设计成能够实现上述功能。
在本实施方式中说明的模制电路模块的制造方法中，从一块基板100制造多个模制电路模块。即，在本实施方式中，从一块基板100获取所谓多个模制电路模块。基板100被划分成假想的邻接的多个划区120，从各划区120制造一个模制电路模块。无需使从各划区120制造出的模制电路模块一定是相同的模块，但通常是相同的模块。在从各划区120制造出的模制电路模块是相同的模块的情况下，各划区120是相同的大小，在各划区120以相同的样式设置有布线和接地用电极110。虽然不限于此，但在本实施方式中设为从各划区120制造出的模制电路模块是相同的模块。
为了制造模制电路模块，首先，如图1(b)所示，对上述基板100的一个表面(在本实施方式中图1(b)的上侧的表面)安装电子部件200。电子部件200可以都是现有的部件，例如是IC(integratedcircuit：集成电路)放大器、振荡器、检波器、发送接收器等有源元件或者电阻、电容器、线圈等无源元件，根据需要来选择电子部件200。
使电子部件200所具有的未图示的端子与各划区120的布线导通而安装到各划区120。在本实施方式中，从各划区120得到相同的模制电路模块，所以安装于各划区120的电子部件200相同。将电子部件200安装到各划区120的安装方法使用公知或者已知的技术即可，所以省略详细的说明。
电子部件200的下侧和基板100的间隙也可以比通常小、例如是30μm左右。
接下来，在本实施方式中，虽然未必必要，但将隔板构件300安装到基板100(图1(c))。隔板构件300是用于在模制电路模块中形成隔板的构件。隔板的目的在于降低模制电路模块内的电子部件200所产生的电磁波对该模制电路模块内的其它电子部件200的影响。此外，只要在存在如以下情形时等，根据需要使用隔板构件300即可，并非必须。
例如，在本实施方式中，在图1(c)所示的电子部件200A是高频振荡器的情况下，从电子部件200A发出强电磁波。在这样的情况下、且在电子部件200A周围的电子部件200由于强电磁波相对其本来的功能而产生噪声的情况下，需要保护其它电子部件200免受电子部件200A所产生的电磁波。或者，还一般认为电子部件200A特别易于受到其它电子部件200所产生的电磁波的影响，在这样的情况下，需要保护电子部件200A免受其它电子部件200所产生的电磁波。不论在哪种情况下，优选在电子部件200A与其它电子部件200之间屏蔽电磁波。由隔板构件300形成的隔板能够实现上述功能。
隔板构件300为了屏蔽电磁波而由具有导电性的金属制成，在制造出的模制电路模块中，隔板构件300直接或者经由后述屏蔽层与接地用电极110导通。隔板构件300被设计成能够通过由隔板构件300形成的隔板单独地包围俯视基板100的情况下的某电子部件200(不一定限定于一个。)的形状、或者被设计成能够通过由隔板构件300形成的隔板和后述屏蔽层包围俯视基板100的情况下的某电子部件200(不一定限定于一个。)的形状。
虽然不限于此，但本实施方式中的隔板构件300做成图2(a)所示的形状。该隔板构件300包括俯视时为三角形更详细而言为直角三角形的顶棚部310、和连接于除顶棚部310的斜边以外的两边的下方且将它们邻接的一边相互连接的矩形的侧壁部320。本实施方式中的由隔板构件300形成的隔板在模制电路模块制作完成时与屏蔽层导通。例如，在模制电路模块制作完成时，由隔板构件300形成的隔板在模制电路模块的侧面通过与两个侧壁部320相互连接的边对置的边与屏蔽层抵接而导通。此外，以后叙述这点。
将隔板构件300安装到基板100的安装方法可以是任意方法。例如，能够通过粘接将隔板构件300安装到基板100。只要使隔板构件300的例如下端与接地用电极110导通，就可以如此设计接地用电极110和隔板构件300，并且只要用公知的导电性粘接剂等粘接接地用电极110和隔板构件300即可。例如，能够使隔板构件300的侧壁部320的下端与接地用电极110接触并导通，该接地用电极110最初从基板100的表面露出、或者通过削掉基板100的表面从基板100露出。
此外，作为结果，只要将隔板构件300与接地用电极110导通即可。换言之，隔板构件300既可以直接与接地用电极110接触，也可以经由其它导电性的金属(例如屏蔽层)间接地与接地用电极110接触。另外当然只要实现其中一方，就无需实现另一方。
图2(b)、(c)、(d)表示隔板构件300的其它例。在图2(b)、(c)、(d)中，描绘了隔板构件300的俯视图并且其左侧为左侧视图、其下侧为前视图。各图中所示的隔板构件300分别具备顶棚部310和侧壁部320。在图2(b)、(c)、(d)所示的隔板构件300的顶棚部310贯穿有作为开口的多个顶棚孔311。该顶棚孔311是用于在填充第一树脂400时使第一树脂400流入隔板构件300内侧的孔，承担防止在固化后隔板构件300与第一树脂400剥离的作用。另外，在图2(d)所示的隔板构件300的侧壁部320贯穿有作为开口的多个侧壁孔321。该侧壁孔321承担防止在第一树脂400固化后隔板构件300与第一树脂400剥离的作用。
接下来，用第一树脂400将安装有电子部件200且根据需要安装有隔板构件300的基板100的上述一个表面的整个面与电子部件200和隔板构件300一起覆盖，使第一树脂400固化(图1(d))。
为了用第一树脂400覆盖基板100的一个表面的整个面，能够使用铸型、灌封等树脂密封法，但在本实施方式中设为使用真空印刷法。通过真空印刷法，能够防止细小的气泡混入所铸型的第一树脂400的内部，并且能够省略用于去除细小的气泡的脱泡过程。
能够使用公知的真空印刷机来实施真空印刷法。作为公知的真空印刷机，能够例示东丽工程(Toray Engineering)株式会社制造并销售的真空印刷密封装置VE500(商标)。
使用图3简单地叙述真空印刷法的原理。在实施真空印刷法时，将基板100放置在例如作为金属制的掩模的金属掩模450之间。而且，一边供给未固化状态下的第一树脂400，一边使棒状的刮板460从位于图3(a)所示的一侧的金属掩模450上的位置向另一侧的金属掩模450如该图的(b)中箭头所示那样移动，该刮板460的长度方向为在图3中与纸面垂直的方向。第一树脂400的上表面被刮板460的下表面刮得均匀，第一树脂400进入电子部件200之间并且无间隙地覆盖基板100的表面。在将基板100、金属掩模450、刮板460全部容纳于抽真空的未图示的真空腔中的状态下，执行真空印刷法。因此，在第一树脂400中没有气泡进入的余地。此外，在使刮板460如图3所示那样移动的情况下，刮板460自基板100的距离或者高度通常是恒定的。
覆盖基板100的第一树脂400通过放置适当时间而固化。
此外，有时在隔板构件300的顶棚部310设置有顶棚孔311，并且在隔板构件300的侧壁部320设置有侧壁孔321。固化前的第一树脂400从这些孔进入隔板构件300的内部。
关于在图2(d)所示的隔板构件300的侧壁部320设置的侧壁孔321，由于第一树脂400在绕回到侧壁孔321中的状态下固化，所以该侧壁孔321发挥更良好地固定隔板构件300和第一树脂400的功能。即使在进行削掉第一树脂400的上部的后述处理的情况下，在第一树脂400中留有隔板构件300的顶棚部310的情况下，顶棚部310的顶棚孔311也具有同样的功能。
作为第一树脂400，要求三个特性：用于进入电子部件200之间的填充性(这是固化前的特性。)、与电子部件200或者基板100的紧贴性以及不产生翘曲的特性(这些是固化后的特性。)。
为了使第一树脂400具有这些特性，第一树脂400优选具有如以下特性。只要是具有下述特性的第一树脂400，则固化前、固化后的第一树脂都满足上述特性。
关于优选满足的第一树脂400的特性，对于固化前的特性而言，填料相对包含填料的第一树脂的总量的比例按重量比为80％以上，对于固化后的特性而言，线膨胀系数(α1)为11ppm/TMA以下，线膨胀系数(α2)为25ppm/TMA以下，25℃弹性模量为15GPa/DMA以上。
此外，作为满足上述特性的第一树脂400的例子，能够举出松下株式会社制造并销售的树脂组成物(型号：CV5385(商标))。这些树脂组成物包含二氧化硅(作为填料)、环氧树脂、固化剂、改质剂等。树脂组成物仅包含一种树脂。因此，第一树脂400的在本申请中所称的主树脂是环氧树脂。
如上所述，第一树脂400包含填料，上述树脂组成物(型号：CV5385)包含填料。另外，这些树脂组成物所包含的填料的量相对第一树脂400的整体，按重量比为80％以上的83％。填料由线膨胀系数小的原材料制成，通常由二氧化硅制成。另外，为了满足第一树脂400的填充性，填料的粒径优选为30μm以下。例示的上述两个树脂组成物所包含的填料都满足这些条件。
另外，例示的上述树脂组成物的固化后的线膨胀系数(α1)为11ppm/TMA，固化后的线膨胀系数(α2)为25ppm/TMA，固化后的25℃弹性模量为15GPa/DMA，满足上述优选的条件。
接下来，虽然这不一定必须，但去除第一树脂400的上部。其主要目的在于，通过减小基板100上的第一树脂400的厚度来减小最终得到的模制电路模块的厚度。在本实施方式中，设为去除第一树脂400中的、位于比图1(e)的虚线L所示的位置靠上侧的第一树脂400。另外，图1(f)表示去除位于比虚线L所示的位置靠上侧的第一树脂400的状态。
虽然未必限定于此，但在本实施方式中，在去除位于比虚线L靠上侧的第一树脂400之后的第一树脂400的上表面与基板100的一个表面平行。另外，虽然未必限定于此，将高度最高的电子部件200设为电子部件200B，从该情况下的该电子部件的最上部至在去除位于比虚线L靠上侧的第一树脂400之后的第一树脂400的上表面的距离为30μm～80μm之间。
虽然未必限定于此，但在本实施方式中，在去除第一树脂400的位于比虚线L靠上侧的部分时，与第一树脂400一起，隔板构件300的顶棚部310以及侧壁部320的上侧的一定范围也被去除。由此，隔板构件300成为仅其侧壁部320留在第一树脂400中的状态。留在第一树脂400中的隔板构件300的侧壁部320作为隔开第一树脂400的隔板。
此外，在去除第一树脂400的位于比虚线L靠上侧的部分时，无需一定将隔板构件300的上方的部分与第一树脂400一起去除。在该情况下，隔板构件300的高度被设计成其顶棚部310低于虚线L。
作为去除第一树脂400的位于比虚线L靠上侧的部分的方法，能够使用适当的公知技术。例如，能够通过铣床等切削装置或者切片机等研磨切削装置来去除第一树脂400。
接下来，虽然并非必须，但在本实施方式中用第二树脂500覆盖与基板100平行的第一树脂400的上表面(与基板100对置的表面)，使第二树脂500固化(图1(g))。用第二树脂500覆盖第一树脂400的上表面是为了防止第一树脂400所包含的填料从第一树脂400脱落。第一树脂400的上表面的至少被后述屏蔽层覆盖的部分被第二树脂500覆盖。
第二树脂500未包含填料。从固化后的第二树脂500对第一树脂400的紧贴性高的原材料中选择第二树脂500的原材料。例如，能够将环氧树脂、丙烯酸树脂作为第二树脂500的原材料。为了提高第二树脂500对第一树脂400的紧贴性，作为第二树脂500，使用与在第一树脂400中作为主树脂包含的树脂相同种类的树脂是简便的。第一树脂400的主树脂如上所述是环氧树脂，所以在本实施方式中，能够将环氧树脂作为第二树脂500的原材料。在本实施方式中，虽然不限于此，但将第二树脂500设为环氧树脂。
优选在满足以下两个条件的范围使第二树脂500的厚度尽可能地薄。首先，由于第二树脂500承担保持第一树脂400内的填料的作用，需要使第二树脂500厚达能够实现上述功能的程度。其次，有时为了提高镀覆向第二树脂500表面的紧贴性而在第二树脂500的表面进行表面粗化，但在第二树脂500的层过薄时有时在表面粗化过程中发生障碍，所以需要厚达在进行表面粗化的情况下在该过程中不会发生障碍的程度。优选满足这两个条件的同时减小第二树脂500的厚度。
另外，虽然不限于此，但在本实施方式中设为第二树脂500覆盖第一树脂400的整个上表面。
作为用于使用第二树脂500覆盖第一树脂400的上表面的技术，能够使用公知的技术。例如，能够通过用喷涂装置进行喷雾涂覆来用第二树脂500覆盖第一树脂400的上表面。
覆盖了第一树脂400的第二树脂500通过放置适当时间而固化。
接下来，使第二树脂500的表面粗化。使第二树脂500的表面粗化的目的在于使后述屏蔽层更良好地紧贴于该表面上，进行第二树脂500的表面粗化以实现该目的。使树脂的表面粗化的技术是使用强酸或者强碱的蚀刻等公知或者已知的技术，所以只要将该技术用于使第二树脂500的表面粗化即可。
接下来，对基板100进行半切处理(图1(h))。半切是对第二树脂500、第一树脂400以及基板100形成槽状的切口100X的处理。
形成切口100X的范围是跨越相邻的划区120的边界线的预定宽度的范围。切口100X的深度不限于此，但在本实施方式中设为到达基板100内的接地用电极110。由此，在半切处理之后，在各划区120的周缘露出接地用电极110的端面。切口100X的宽度不限于此，例如是200μm～400μm。切口100X的宽度由第一树脂400的特性、用于进行半切的切片机的刀片宽度等决定。
能够将公知的技术用于半切处理。例如，能够使用在株式会社迪思科(DISCO)制造并销售的全自动切割电锯DFD641(商标)安装有适当宽度的刀片的切割电锯来进行半切处理。
接下来，用屏蔽层600覆盖第一树脂400、第二树脂500以及基板100中的以下说明的位置(图1(i))。
在使用所制造出的模制电路模块的情况下，屏蔽层600用于保护在该模制电路模块中包含的电子部件200免受处于该模制电路模块外的电子部件所引起的电磁波、或者保护处于该模制电路模块外的电子部件免受处于该模制电路模块内的电子部件200所引起的电磁波。
屏蔽层600由适于进行电磁波屏蔽的具有导电性的金属形成。屏蔽层600既可以是一层也可以是多层。在屏蔽层600是多层的情况下，构成各个层的金属能够为不同的金属。
虽然不限于此，本实施方式的屏蔽层600是两层，并形成为包括由第一金属形成的第一金属覆盖层610和由第二金属形成的第二金属覆盖层620这两层(图4)，该第一金属是具有优良的屏蔽电场的特性的金属，该第二金属是具有优良的屏蔽磁场的特性的金属。作为第一金属，能够使用例如铜或者铁。作为第二金属，能够使用例如镍。在本实施方式中，虽然不限于此，但设为使用铜作为第一金属，使用镍作为第二金属。也可以使第一金属覆盖层610和第二金属覆盖层620中的任意覆盖层在外部露出。虽然不限于此，但在本实施方式中设为使第二金属覆盖层620在外部露出。其原因为在使用铜作为第一金属的情况下铜自然地氧化而变为黑色，所以防止这样的外观的劣化。
屏蔽层600设置于第二树脂500的表面、通过进行半切而在外部露出的第一树脂400的侧面以及基板100的侧面。屏蔽层600在基板100的侧面与基板100具备的接地用电极110导通。另外，屏蔽层600在第一树脂400的侧面与在构成隔板的隔板构件300的侧壁部320中的、与连接侧壁部320彼此的边对置的两个边(它们通过进行半切处理而从第一树脂400的侧面露出)导通。由此，隔板构件300经由屏蔽层600与接地用电极110导通。不过，也能够有隔板构件300不经由屏蔽层600而在其下端与接地用电极110已经导通的情况。在该情况下，屏蔽层600也能够不在其下端直接与接地用电极110的端面导通，而经由隔板构件300与接地用电极110导通。
能够通过涂覆包含金属粉的浆料或者镀覆而形成屏蔽层600。在屏蔽层600是多层的情况下，各层的形成方法既可以相同也可以不同。在本实施方式中，设为通过相同的方法形成第一金属覆盖层610和第二金属覆盖层620。
镀覆既可以是湿式也可以是干式。作为湿式镀覆的例子，能够举出无电镀。作为干式镀覆的例子，能够举出物理气相生长(PVD)、化学气相生长(CVD)，作为前者的例子，可以举出溅射、真空蒸镀，作为后者的例子，可以举出热CVD、光CVD。
其中，从成本方面、以及能够减小屏蔽层600内的残留应力这样的方面来看，应选择湿式镀覆。另外，通过湿式镀覆能够使屏蔽层600的厚度变厚、更具体而言做成几μm～几十μm，易于获得足以屏蔽电磁波的厚度。另外，湿式镀覆包括无电镀和电镀，但考虑到有可能使模制电路模块所包含的电子部件破损，优选采用无需在作为加工对象的模制电路模块的表面流过电流的无电镀。
虽然不限于此，但在本实施方式中，设为通过无电镀形成第一金属覆盖层610和第二金属覆盖层620这双方。
最后，沿着通过进行半切而制成的切口100X针对各划区120的每一个划区进行分割基板100的全切(full cut)处理(图1(j))。
作为全切处理，能够使用公知的技术。例如，能够通过在作为上述全自动切割电锯的DFD641(商标)安装适当宽度的刀片并使用来进行全切。
由此，从基板100的各划区逐一得到模制电路模块。
图5表示通过以上方法得到的模制电路模块M的剖面图，图6表示模制电路模块M的透视俯视图。
如图5所示，通过第一树脂400将模制电路模块M具备的基板100与电子部件200一起覆盖。另外，第一树脂400的上表面被第二树脂500覆盖。另外，第二树脂500的上表面、第一树脂400及第二树脂500的侧面、以及通过半切而露出的基板100的侧面被屏蔽层600覆盖。屏蔽层600如上所述包括第一金属覆盖层610和第二金属覆盖层620，它们如图5所示与基板100的内部的接地用电极110的侧面导通。关于屏蔽层600中的经由第二树脂500覆盖第一树脂400的部分，由于存在第二树脂500，所以不会发生填料从第一树脂400脱落所引起的脱落。虽然屏蔽层600中的覆盖第一树脂400的侧面的部分不经由第二树脂500覆盖第一树脂400，但由于半切处理，第一树脂400的侧面成为稍微粗糙的状态，所以屏蔽层600对第一树脂400的紧贴性高，难以从第一树脂400的侧面脱落。
另外，如图6所示，屏蔽层600在第一树脂400的侧面与在构成隔板的隔板构件300的侧壁部320中的与连接侧壁部320彼此的边对置的两个边导通。
通过侧壁部320包围电子部件200A的侧面的两面、通过屏蔽层600包围电子部件200A的侧面的两面，且通过屏蔽层600包围电子部件200A的上表面。
接下来，说明以上实施方式的模制电路模块的制造方法的变形例。
<变形例1>
变形例1的模制电路模块的制造方法大致与在上述实施方式中所说明的方法相同。进一步而言，直至通过图1(g)说明的用第二树脂500覆盖第一树脂400的上表面并使第二树脂500固化的过程与上述实施方式完全相同。
变形例1的模制电路模块的制造方法与上述实施方式不同之处在于，制造出的模制电路模块的上表面的屏蔽层600的一部分不存在而是开口的。例如，在以下情况下需要在屏蔽层600的一部分设置开口。
在电子部件200例如是发送接收器的情况下，该电子部件200必须与外部的电子部件例如利用电波进行通信。在这样的情况下，屏蔽电磁波的屏蔽层600妨碍利用电波所进行的通信。因此，通过设置上述通信所需的范围、例如设置在进行通信的电子部件200的正上方不存在屏蔽层600的范围，并将该范围作为屏蔽层600的开口，从而能够在使模制电路模块所包含的电子部件200中的进行通信的电子部件进行通信的同时，通过屏蔽层600包围其它电子部件200。
这样，根据情形在屏蔽层600形成开口是变形例1的模制电路模块的制造方法的要点。
在变形例1的模制电路模块的制造方法中，在图1(g)所示的过程之后，在第二树脂500的表面放置掩模700(图7(a))。掩模700是用于后述利用镀覆抗蚀剂形成层的模具。掩模700可以是公知的掩模，掩模700是片状，另外在要利用镀覆抗蚀剂形成层的位置设置有掩模开口710。在该变形例1中，针对各划区120的每一个划区、且在该划区120中的共同的位置设置掩模开口710。
接下来，从掩模700上涂覆镀覆抗蚀剂800(图7(b))。镀覆抗蚀剂800由在其表面不会形成屏蔽层600的原材料制成。本实施方式中的镀覆抗蚀剂800由在进行镀覆时、更详细而言在进行无电镀时镀覆不会附着于其表面的原材料制成。由于镀覆抗蚀剂是已知的，所以省略其说明。
在与掩模700的掩模开口710对应的部分，镀覆抗蚀剂800附着于第二树脂500的表面，在被掩模700覆盖的部分，镀覆抗蚀剂800不附着于第二树脂500的表面。
接下来，去除掩模700(图7(c))。由此，由镀覆抗蚀剂800形成的层留在第二树脂500的表面中的适当的部分。例如，能够使处于镀覆抗蚀剂800所存在的部分的正下方的电子部件200C为如上述发送接收器那样适合不存在屏蔽层600的电子部件200。
接下来，与在上述实施方式中说明的情况同样地进行半切处理(图7(d))。
接下来，通过与在上述实施方式中所说明的方法同样的方法，形成与在上述实施方式中所说明的屏蔽层同样的双层构造的屏蔽层600(图7(e))。屏蔽层600形成于由镀覆抗蚀剂800形成的层所不存在的部分，但不形成于由镀覆抗蚀剂800形成的层所存在的部分。
接下来，通过去除镀覆抗蚀剂800并进行与上述实施方式的情况同样的全切处理，完成在屏蔽层600的所期望的位置处具有开口630的模制电路模块(图7(f))。
<变形例2>
变形例2的模制电路模块的制造方法是与变形例1的模制电路模块的制造方法同样地制造其上表面的屏蔽层600的一部分不存在而开口的模制电路模块的方法。
变形例2的模制电路模块的制造方法大致与在上述实施方式中所说明的方法相同。特别是直至通过图1(g)说明的用第二树脂500覆盖第一树脂400的上表面并使第二树脂500固化的过程与上述实施方式大致相同。此前的过程中的变形例2的模制电路模块的制造方法与上述实施方式的模制电路模块的制造方法的不同点在于：在变形例2的模制电路模块的制造方法中不使用隔板构件300；在变形例2的模制电路模块的制造方法中，在用第一树脂400将基板100与电子部件200一起覆盖时，在第一树脂400的适当的部分设置自基板100的厚度大的***部410；以及省略使用图1(e)说明的切削第一树脂400的上方的过程(图8(a))。在变形例2中，在***部410所存在的部分形成有后述屏蔽层的开口。即，***部410设置于最好在此存在屏蔽层的开口的部分。
接下来，与在上述实施方式中说明的情况同样地进行半切处理(图8(b))。
接下来，通过与在上述实施方式中所说明的方法同样的方法，形成与在上述实施方式中所说明的屏蔽层同样的双层构造的屏蔽层600(图8(c))。
接下来，将***部410与覆盖***部410的第二树脂500以及将覆盖***部410的第二树脂500覆盖的屏蔽层600一起去除。在本实施方式中，虽然不限于此，但以使***部410所存在的部分与经由第二树脂500覆盖除***部410以外的屏蔽层600的表面成为同一平面的方式去除上述部分。然后，通过进行与上述实施方式的情况同样的全切处理，完成在屏蔽层600的所期望的位置处具有开口630的模制电路模块(图8(d))。

Claims (10)

1.一种模制电路模块的制造方法，其中，包括：
第一覆盖过程，在其一个表面具有相互邻接的多个假想的划区，并且在所述一个表面的所述划区的各个划区安装有至少一个电子部件，使用作为包含填料的树脂的第一树脂将具有接地用电极的基板的所述一个表面的整面与所述电子部件一起覆盖并固化；
第二覆盖过程，使用作为不包含填料的树脂的第二树脂将覆盖了所述基板的所述第一树脂的表面覆盖并固化；
半切过程，将包括多个所述划区的边界线上的预定宽度的所述第一树脂和所述基板去除至所述基板的预定的厚度；
屏蔽层形成过程，通过在所述第二树脂的表面、通过所述半切过程而露出的所述第一树脂的侧面、以及所述基板的侧面进行镀覆，形成作为与所述接地用电极导通的金属层的屏蔽层；以及
全切过程，通过在所述划区的边界切断所述基板，割断所述各划区，从而得到基于所述划区的各个划区的多个模制电路模块，
在所述第二覆盖过程中，通过在所述第一树脂的表面涂覆液状的第二树脂，使第二树脂的层薄到不会埋盖第一树脂的表面凹凸形状的程度而进行。
2.根据权利要求1所述的模制电路模块的制造方法，其中，
作为所述第二树脂，使用与在所述第一树脂中作为主树脂包含的树脂相同种类的树脂。
3.根据权利要求2所述的模制电路模块的制造方法，其中，
在所述第一树脂中作为主树脂包含的树脂是环氧树脂，所述第二树脂是环氧树脂。
4.根据权利要求1所述的模制电路模块的制造方法，其中，
将所述屏蔽层形成为包括由第一金属形成的第一金属覆盖层和由第二金属形成的第二金属覆盖层这两层，该第一金属是具有优良的屏蔽电场的特性的金属，该第二金属是具有优良的屏蔽磁场的特性的金属。
5.根据权利要求4所述的模制电路模块的制造方法，其中，
作为所述第一金属，使用铜或者铁。
6.根据权利要求4或者5所述的模制电路模块的制造方法，其中，
作为所述第二金属，使用镍。
7.根据权利要求1所述的模制电路模块的制造方法，其中，
在执行所述第一覆盖过程之后执行第一树脂成形过程，在该第一树脂成形过程中将固化的所述第一树脂的表面切削成该表面与所述基板的所述一个表面平行，
对通过执行所述第一树脂成形过程而制成的所述第一树脂的表面执行所述第二覆盖过程。
8.根据权利要求1所述的模制电路模块的制造方法，其中，
在所述第一覆盖过程中，在使用作为包含填料的树脂的第一树脂将基板的所述一个表面的整面与所述电子部件一起覆盖时，使用真空印刷法。
9.根据权利要求1或者8所述的模制电路模块的制造方法，其中，
作为所述第一树脂，使用如下树脂：作为固化前的特性，填料相对包含填料的第一树脂的总量的比例按重量比为80％以上，作为固化后的特性，线膨胀系数(α1)为11ppm/TMA以下、线膨胀系数(α2)为25ppm/TMA以下、25℃弹性模量为15GPa/DMA以上。
10.一种模制电路模块，其中，包括：
基板，具有接地用电极；
至少一个电子部件，安装于所述基板的一个表面上；
第一树脂层，将所述基板的一个表面与所述电子部件一起覆盖，并由作为包含填料的树脂的第一树脂形成；
第二树脂层，覆盖所述第一树脂层的表面，并由作为不包含填料的树脂的第二树脂形成；以及
屏蔽层，通过与所述接地用电极导通并覆盖所述第二树脂层的表面、所述第一树脂层的侧面、以及所述基板的侧面而形成，该屏蔽层由金属形成，
所述第二树脂层通过在所述第一树脂层的表面涂覆液状的第二树脂而薄到不会埋盖第一树脂的表面凹凸形状的程度。
CN201480084005.5A 2014-12-12 2014-12-12 模制电路模块及其制造方法 Expired - Fee Related CN107006138B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/082954 WO2016092691A1 (ja) 2014-12-12 2014-12-12 モールド回路モジュール及びその製造方法

Publications (2)

Publication Number Publication Date
CN107006138A CN107006138A (zh) 2017-08-01
CN107006138B true CN107006138B (zh) 2019-07-05

Family

ID=55530521

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480084005.5A Expired - Fee Related CN107006138B (zh) 2014-12-12 2014-12-12 模制电路模块及其制造方法

Country Status (6)

Country Link
US (1) US10665568B2 (zh)
JP (1) JP5890073B1 (zh)
CN (1) CN107006138B (zh)
DE (1) DE112014007248T5 (zh)
TW (1) TWI691260B (zh)
WO (1) WO2016092691A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180338396A1 (en) * 2017-05-16 2018-11-22 Murata Manufacturing Co., Ltd. Electronic component having electromagnetic shielding and method for producing the same
TWI791769B (zh) * 2018-02-27 2023-02-11 日商迪愛生股份有限公司 電子零件封裝及其製造方法
WO2020067299A1 (ja) * 2018-09-27 2020-04-02 株式会社村田製作所 モジュールおよびその製造方法
CN110707071B (zh) * 2019-07-26 2021-09-24 南通通富微电子有限公司 封装结构
CN110534444B (zh) * 2019-07-26 2021-04-13 南通通富微电子有限公司 封装结构的形成方法
CN110534502B (zh) * 2019-07-26 2021-12-10 南通通富微电子有限公司 封装结构
CN110718472B (zh) * 2019-07-26 2021-11-05 南通通富微电子有限公司 封装结构的形成方法
CN110504226B (zh) * 2019-07-26 2021-08-31 南通通富微电子有限公司 封装结构
CN110534445B (zh) * 2019-07-26 2021-08-27 南通通富微电子有限公司 封装结构的形成方法
US20220285287A1 (en) * 2019-07-26 2022-09-08 Nantong Tongfu Microelectronics Co., Ltd Packaging structure and fabrication method thereof
CN110783208B (zh) * 2019-07-26 2021-11-05 南通通富微电子有限公司 封装结构的形成方法
CN110504175B (zh) * 2019-07-26 2021-08-31 南通通富微电子有限公司 封装结构的形成方法
CN110459530B (zh) * 2019-07-26 2021-07-02 南通通富微电子有限公司 封装结构
CN110534443B (zh) * 2019-07-26 2021-04-13 南通通富微电子有限公司 封装结构的形成方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1591861A (zh) * 2003-08-28 2005-03-09 松下电器产业株式会社 电路元件内置模块及其制造方法
CN101048863A (zh) * 2004-10-28 2007-10-03 京瓷株式会社 电子部件模块以及无线通信设备
TW200802638A (en) * 2006-01-17 2008-01-01 Spansion Llc Semiconductor device and programming method
CN101300911A (zh) * 2005-11-28 2008-11-05 株式会社村田制作所 电路模块以及制造电路模块的方法
CN101840910A (zh) * 2009-03-16 2010-09-22 株式会社瑞萨科技 半导体器件及其制造方法
CN103299408A (zh) * 2011-01-07 2013-09-11 株式会社村田制作所 电子元器件模块的制造方法及电子元器件模块
CN103928412A (zh) * 2013-01-15 2014-07-16 富士通半导体股份有限公司 半导体装置及制造该半导体装置的方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6390845A (ja) 1986-10-03 1988-04-21 Nec Corp 半導体装置
US5600181A (en) * 1995-05-24 1997-02-04 Lockheed Martin Corporation Hermetically sealed high density multi-chip package
JP2001313350A (ja) * 2000-04-28 2001-11-09 Sony Corp チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法
TW550997B (en) * 2001-10-18 2003-09-01 Matsushita Electric Ind Co Ltd Module with built-in components and the manufacturing method thereof
JP4052955B2 (ja) * 2003-02-06 2008-02-27 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP4614278B2 (ja) * 2005-05-25 2011-01-19 アルプス電気株式会社 電子回路ユニット、及びその製造方法
JP4972391B2 (ja) * 2006-12-13 2012-07-11 新光電気工業株式会社 シールドケース付パッケージおよびシールドケース付パッケージの製造方法
WO2008093414A1 (ja) * 2007-01-31 2008-08-07 Fujitsu Microelectronics Limited 半導体装置及びその製造方法
US7989928B2 (en) * 2008-02-05 2011-08-02 Advanced Semiconductor Engineering Inc. Semiconductor device packages with electromagnetic interference shielding
US8022511B2 (en) * 2008-02-05 2011-09-20 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8350367B2 (en) * 2008-02-05 2013-01-08 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US7633015B2 (en) * 2008-03-31 2009-12-15 Apple Inc. Conforming, electro-magnetic interference reducing cover for circuit components
US7906371B2 (en) * 2008-05-28 2011-03-15 Stats Chippac, Ltd. Semiconductor device and method of forming holes in substrate to interconnect top shield and ground shield
US8110441B2 (en) * 2008-09-25 2012-02-07 Stats Chippac, Ltd. Method of electrically connecting a shielding layer to ground through a conductive via disposed in peripheral region around semiconductor die
JP5321592B2 (ja) 2008-10-07 2013-10-23 株式会社村田製作所 電子部品モジュールの製造方法
JP5324191B2 (ja) * 2008-11-07 2013-10-23 ルネサスエレクトロニクス株式会社 半導体装置
JP2010278421A (ja) 2009-04-27 2010-12-09 Murata Mfg Co Ltd 電子部品の製造方法
JP2011171436A (ja) 2010-02-17 2011-09-01 Tdk Corp 電子部品内蔵モジュール及び電子部品内蔵モジュールの製造方法
JP2012019091A (ja) 2010-07-08 2012-01-26 Sony Corp モジュールおよび携帯端末
CN103053021A (zh) * 2010-08-18 2013-04-17 株式会社村田制作所 电子元器件及其制造方法
US20120162930A1 (en) * 2010-12-23 2012-06-28 Azurewave Technologies, Inc. Module ic package structure with electrical shield function and method for making the same
JP5512566B2 (ja) * 2011-01-31 2014-06-04 株式会社東芝 半導体装置
JP5691573B2 (ja) 2011-02-02 2015-04-01 日本電気株式会社 モジュール部品の製造方法
JPWO2013077108A1 (ja) * 2011-11-24 2015-04-27 タツタ電線株式会社 シールドフィルム、シールドプリント配線板、及び、シールドフィルムの製造方法
JP2013161831A (ja) * 2012-02-01 2013-08-19 Mitsumi Electric Co Ltd 電子モジュール及びその製造方法
JP6240376B2 (ja) * 2012-07-13 2017-11-29 タツタ電線株式会社 シールドフィルム、及び、シールドプリント配線板
JP2014107372A (ja) * 2012-11-27 2014-06-09 Taiyo Yuden Co Ltd 回路モジュール及びその製造方法
JP2014175485A (ja) * 2013-03-08 2014-09-22 Ibiden Co Ltd 配線板及びその製造方法
JP5466785B1 (ja) * 2013-08-12 2014-04-09 太陽誘電株式会社 回路モジュール及びその製造方法
WO2016092695A1 (ja) 2014-12-12 2016-06-16 株式会社メイコー モールド回路モジュール及びその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1591861A (zh) * 2003-08-28 2005-03-09 松下电器产业株式会社 电路元件内置模块及其制造方法
CN101048863A (zh) * 2004-10-28 2007-10-03 京瓷株式会社 电子部件模块以及无线通信设备
CN101300911A (zh) * 2005-11-28 2008-11-05 株式会社村田制作所 电路模块以及制造电路模块的方法
TW200802638A (en) * 2006-01-17 2008-01-01 Spansion Llc Semiconductor device and programming method
CN101840910A (zh) * 2009-03-16 2010-09-22 株式会社瑞萨科技 半导体器件及其制造方法
CN103299408A (zh) * 2011-01-07 2013-09-11 株式会社村田制作所 电子元器件模块的制造方法及电子元器件模块
CN103928412A (zh) * 2013-01-15 2014-07-16 富士通半导体股份有限公司 半导体装置及制造该半导体装置的方法

Also Published As

Publication number Publication date
JPWO2016092691A1 (ja) 2017-04-27
WO2016092691A1 (ja) 2016-06-16
CN107006138A (zh) 2017-08-01
US10665568B2 (en) 2020-05-26
TWI691260B (zh) 2020-04-11
DE112014007248T5 (de) 2017-08-31
TW201640996A (zh) 2016-11-16
US20170345789A1 (en) 2017-11-30
JP5890073B1 (ja) 2016-03-22

Similar Documents

Publication Publication Date Title
CN107006138B (zh) 模制电路模块及其制造方法
CN107006139B (zh) 模制电路模块及其制造方法
CN107114005A (zh) 模制电路模块及其制造方法
KR101712288B1 (ko) 반도체 패키지 및 그 제조 방법
US9161483B2 (en) Electronic module and method of manufacturing electronic module
CN108292645A (zh) 具有基于沟槽模制的电磁干扰屏蔽的半导体封装
US8822844B1 (en) Shielding and potting for electrical circuits
KR101824726B1 (ko) 반도체 패키지
JP7434685B2 (ja) プリント回路基板及びその製造方法
US20130341075A1 (en) Printed circuit board
CN105122956B (zh) 用于生产印制电路板的半成品和用于生产其的方法
CN101395699A (zh) 将形成于衬底中的过孔平坦化的方法
EP2789578B1 (de) Bauelement mit federnden Elementen und Verfahren zur Herstellung des Bauelements
CN106658977A (zh) 电路板的线路制作方法及利用该方法制作的电路板
TW201605001A (zh) 電子封裝模組之製造方法及其結構
KR102172632B1 (ko) 반도체 패키지 모듈 제조장치 및 제조방법
CN109378276A (zh) 电子封装模块的制造方法以及电子封装模块
CN105304508B (zh) 电子封装模块的制造方法及其结构
US20110104429A1 (en) Substrate member, module, electric equipment, and manufacturing method of modules
CN108575081B (zh) 抗电磁干扰的屏蔽装置及其制作方法
CN106415826A (zh) 半导体器件和制造半导体器件的方法
CN107222981B (zh) 电子模块的制造方法
EP4135028A1 (en) Electronic component with moulded package

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190705

Termination date: 20211212