KR20140101686A - 수지 봉지형 반도체 장치 및 그 제조 방법 - Google Patents

수지 봉지형 반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20140101686A
KR20140101686A KR1020140014861A KR20140014861A KR20140101686A KR 20140101686 A KR20140101686 A KR 20140101686A KR 1020140014861 A KR1020140014861 A KR 1020140014861A KR 20140014861 A KR20140014861 A KR 20140014861A KR 20140101686 A KR20140101686 A KR 20140101686A
Authority
KR
South Korea
Prior art keywords
lead
cutting
resin
die pad
semiconductor device
Prior art date
Application number
KR1020140014861A
Other languages
English (en)
Other versions
KR102082941B1 (ko
Inventor
노리유키 기무라
Original Assignee
세이코 인스트루 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 인스트루 가부시키가이샤 filed Critical 세이코 인스트루 가부시키가이샤
Publication of KR20140101686A publication Critical patent/KR20140101686A/ko
Application granted granted Critical
Publication of KR102082941B1 publication Critical patent/KR102082941B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/89—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using at least one connector not provided for in any of the groups H01L24/81 - H01L24/86
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/85005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

[과제] 리드부 단면에 도금층이 존재하지 않아도, 반도체 장치를 프린트 기판 등의 실장 기판에 납땜의 접합제에 의해 접합했을 때에, 봉지 수지부로부터 노출된 리드부의 상면 부분을 개재하여 리드부 단면에도 납땜 필릿이 형성되는 반도체 장치 및 그 제조 방법을 제공한다.
[해결 수단] 다이패드부 위에 탑재된 반도체 소자와, 다이패드부에 그 선단부가 대향하여 배치된 복수의 리드부와, 반도체 소자의 전극과 리드부를 접속한 금속 세선과, 그들을 부분적으로 수지 봉지한 수지 봉지형 반도체 장치의 다이패드부의 저면부와 리드부의 리드 저면부와 외측면부와 상측단부를 봉지 수지로부터 노출시키고, 리드 상측단부 위에 봉지 수지가 없는 절결부를 형성한 후, 리드 저면부 및 리드 상측단부에 도금층을 실시한다.

Description

수지 봉지형 반도체 장치 및 그 제조 방법{RESIN-ENCAPSULATED SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은, QFN, DFN으로 칭해지는 논리드 타입의 수지 봉지형 반도체 장치와, 그 제조 방법에 관한 것이다. 특히, 리드 단자부의 실장 신뢰성을 향상시킨 수지 봉지형 반도체 장치와, 그 제조 방법에 관한 것이다.
근년, 전자 기기의 소형화에 대응하기 위해, 반도체 부품의 고밀도 실장이 요구되고, 그에 수반하여, 반도체 부품의 소형화, 박형화가 진행되고 있다. BGA나 CSP 패키지와 함께, 리드 프레임을 이용한 소형 패키지로서, DFN이나 QFN형의 반도체 장치가 실용화되어 있다.
도 7(a)은, 종래의 DFN 패키지의 이면도, 도 7(b)은 그 A－A선 단면도이다. DFN 패키지는, 리드부(13)와 다이패드부(12)에 탑재된 반도체 소자(11)를 봉지 수지(16)에 의해 봉지하고, 그 이면으로부터 복수의 리드부(13)와 다이패드부(12)를 노출시키고 있다. 복수의 리드부(13)는, 패키지 이면에 있어서 대향하는 2방향에 정렬되고, 그들이 외부 리드를 형성하고 있다. 또, 복수의 리드부(13)는, 봉지 수지(16) 내에 있어서 금속 세선(14)을 개재하여 반도체 소자(11)의 표면 전극에 전기적으로 접속되어 있다.
DFN 패키지는, 복수의 리드부(13)를 수지(16)로부터 외부로 돌출시키지 않기 때문에, 실장 기판으로의 실장 면적을 작게 할 수 있다고 하는 이점을 가진다. 또, 다이패드부(12)를 봉지 수지(16)로부터 노출시킴으로써, 내부의 발열을 효율적으로 외부에 방산시킬 수 있다. 단, DFN 패키지에는, 다이패드부(12)를 봉지 수지(16) 내에 봉지하는 구조도 있다. QFN 패키지는, 패키지 이면에 있어서 4방향에 외부 리드를 노출시킨 구성이다.
도 8은, 수지 봉지 후의 프레임을 위에서 본 상면도이며, 이어지는 도 9는, 도 8에 도시한 프레임의 절단 후의 B－B단면도이다. 도 8 및 도 9에 도시하는 바와 같이, 프레임 틀의 각 다이패드부(12)에 탑재된 반도체 소자(11)를 봉지 수지(16)로 봉지한 후, 절단 라인을 따라, 다이싱 장치의 회전 블레이드에 의해 봉지 수지(16)와 리드부(13)를 동시에 절단하여, 도 10에 도시하는 바와 같이 개개의 반도체 장치에 개편화하는 방법이 채용되어 있다.(예를 들어, 특허 문헌 1 참조)
일본국 특허 공표 2002-519848호 공보(제7 도)
그러나, 이런 종류의 수지 봉지형 반도체 장치는, 수지 봉지 후, 리드부(13)의 절단 개소를 회전 블레이드로 절단하고 프레임으로부터 분리하여, 개개의 반도체 장치를 얻지만, 리드부(13)를 프레임으로부터 절단하여 형성하기 때문에, 도 11에 도시하는 바와 같이 리드부(13)의 절단부의 단면에는, 도금층(17)이 존재하지 않아, 반도체 장치를 프린트 기판 등의 실장 기판(20)에 납땜(18)을 이용하여 접합했을 때에, 리드부(13)의 봉지 수지부로부터 노출된 측면 부분에는 납땜(18)에 의한 납땜 필릿이 형성되지 않으며, 실장 강도가 약해져 실장 신뢰성이 저하할 우려가 있었다.
도면을 참조하여 실장된 상태를 설명하면, 도 11은 도 10에 도시한 원내의 확대도이며, 반도체 장치의 리드부(13)를 도시하고 있다. 리드 절단된 리드부(13)의 봉지 수지(16)로부터 노출된 리드부(13)의 단면부에는, 다른 리드부(13)의 외부 표면에 형성되어 있는 도금층(17)이 존재하지 않는다. 따라서, 실장된 상태를 확대한 모식 단면도인 도 12에 도시하는 바와 같이, 반도체 장치를 실장 기판(20)에 납땜(18) 등의 접합제에 의해 실장했을 때, 리드부(13)의 단면 부분에 납땜 필릿이 형성되지 않아 실장 강도가 저하해 버린다.
본 발명은, 상기 과제를 해결하고, DFN 혹은 QFN 타입의 수지 봉지형 반도체 장치의 기판 실장의 강도 향상 및 실장 신뢰성을 높일 수 있는 반도체 장치 및 그 제조 방법을 제공하는 것이다.
상기 과제를 해결하기 위해, 이하와 같은 수단을 이용했다.
우선, 다이패드부와, 상기 다이패드부 위에 탑재된 반도체 소자와, 상기 다이패드부에 대향하여 배치된 복수의 리드부와, 상기 반도체 소자의 복수의 전극과 상기 복수의 리드부를 접속하고 있는 금속 세선과, 상기 복수의 리드부가 부분적으로 노출되도록, 상기 다이패드부, 상기 반도체 소자 및 상기 복수의 리드부를 봉지하고 있는 봉지 수지를 가지고, 상기 복수의 리드부는, 상기 봉지 수지로부터 노출된, 저면인 리드 저면부와 선단인 리드 외측면부와 상면의 일부인 리드 상측단부를 구비하고 있으며, 상기 리드 저면부는 상기 봉지 수지의 저면과 동일면 내에 있고, 상기 리드 저면부 및 상기 리드 상측단부는 도금층을 가지고 있으며, 상기 리드 상측단부의 연직 상방에는 상기 봉지 수지가 없는 절결부를 개재하여 상기 봉지 수지가 존재하는 것을 특징으로 하는 수지 봉지형 반도체 장치로 했다.
또, 상기 리드 외측면부가 상기 봉지 수지의 측면보다 외측으로 돌출되어 있는 것을 특징으로 하는 수지 봉지형 반도체 장치로 했다.
또, 상기 리드 외측면부가 상기 봉지 수지의 측면과 동일면인 것을 특징으로 하는 수지 봉지형 반도체 장치로 했다.
또, 상기 리드 저면부의 도금층 및 상기 리드 상측단부의 도금층은, 납, 비스무트, 주석, 구리, 은, 팔라듐, 금 중 어느 하나의 금속층 혹은 2개 이상의 합금층으로 이루어지는 것을 특징으로 하는 수지 봉지형 반도체 장치로 했다.
또, 상기 절결부는, コ자형인 것을 특징으로 하는 수지 봉지형 반도체 장치로 했다.
또, 상기 다이패드부의 저면부가 상기 봉지 수지로부터 노출되어 있는 것을 특징으로 하는 수지 봉지형 반도체 장치로 했다.
또, 상기 리드부가, 이너 리드부와 아우터 리드부로 이루어지고, 이너 리드부가 아우터 리드부보다 높아지도록 절곡되어 있는 것을 특징으로 하는 수지 봉지형 반도체 장치로 했다.
또, 다이패드부 및 상기 다이패드부에 대향하여 배치된 복수의 리드부를 1유닛으로 하고, 그 유닛을 복수 가진 프레임 혹은 전주 기판을 준비하는 공정과,
상기 프레임 혹은 전주 기판의 제1면에 봉지 시트를 붙이는 공정과, 상기 리드부의 상기 제1면과 반대측의 제2면에 가용성 필름을 형성하는 공정과, 상기 프레임 혹은 전주 기판의 상기 다이패드부의 각각에 반도체 소자를 탑재하고, 상기 리드부와 상기 반도체 소자 표면의 전극을 금속 세선으로 접속하는 공정과, 상기 복수의 리드부의 리드 저면부가 노출되도록, 상기 다이패드부와 상기 반도체 소자와 상기 리드부를 봉지 수지에 의해 수지 봉지하는 공정과, 상기 가용성 필름을 용해 제거하여, 공동(空洞)부를 형성하는 공정과,
상기 프레임 혹은 전주 기판을 도금욕에 담궈 상기 리드 저면부와 상기 리드 상측단부에 도금층을 형성하는 공정과, 상기 제1면측으로부터 상기 리드부에 제1 절단을 실시하여, 상기 공동부에 이르는 제1 홈을 형성하는 공정과, 상기 제1면과 반대측의 제2면측으로부터 상기 봉지 수지에 제2 절단을 실시하여, 상기 프레임 혹은 전주 기판으로부터 수지 봉지형 반도체 장치를 분리하는 공정으로 이루어지는 것을 특징으로 하는 수지 봉지형 반도체 장치의 제조 방법을 이용했다.
또, 상기 제1 절단이 펀치 절단이며, 상기 제2 절단이 회전 블레이드 절단인 것을 특징으로 하는 수지 봉지형 반도체 장치의 제조 방법을 이용했다.
또, 상기 제1 절단이 펀치 절단이며, 상기 제2 절단도 펀치 절단인 것을 특징으로 하는 수지 봉지형 반도체 장치의 제조 방법을 이용했다.
또, 상기 제1 절단이 회전 블레이드 절단이며, 상기 제2 절단이 펀치 절단인 것을 특징으로 하는 수지 봉지형 반도체 장치의 제조 방법을 이용했다.
또, 상기 회전 블레이드에 있어서의 절단폭이 상기 펀치 절단에 있어서의 절단폭보다 넓고, 상기 공동부의 폭보다 좁은 것을 특징으로 하는 수지 봉지형 반도체 장치의 제조 방법을 이용했다.
그리고, 상기 회전 블레이드에 있어서의 절단폭과 상기 펀치 절단에 있어서의 절단폭이 같고, 상기 공동부의 폭보다 좁은 것을 특징으로 하는 수지 봉지형 반도체 장치의 제조 방법을 이용했다.
상기 수단을 이용함으로써, 본 발명의 수지 봉지형 반도체 장치를 프린트 기판 등의 실장 기판의 랜드부에 납땜 접합했을 때, 리드부에 설치된 리드 상측단부의 도금층까지 납땜 필릿이 형성되기 때문에, 실장 강도가 향상하고, 실장 신뢰성을 높일 수 있다. 또한, 기판 실장시, 리드 단면부에 형상 양호한 납땜 필릿이 형성됨으로써, 실장 후의 접합부의 외관 검사시의 인식 정밀도를 향상시켜, 인식 불량을 방지할 수 있다.
도 1은 본 발명의 일 실시예의 반도체 소자를 탑재한 프레임의 상면도이다.
도 2는 본 발명의 일 실시 형태의 수지 봉지형 반도체 장치의 제조 방법을 도시하며, (a)는 상면도, (b)~(d)는 단면도이다.
도 3은 도 2에 이어지는 본 발명의 일 실시 형태의 수지 봉지형 반도체 장치의 제조 방법을 도시하는 단면도(e)~(i)이다.
도 4는 도 3에 이어지는 본 발명의 일 실시 형태의 수지 봉지형 반도체 장치의 제조 방법을 도시하는 단면도(j)~(k)이다.
도 5는 본 발명의 일 실시 형태의 수지 봉지형 반도체 장치를 도시하는 단면도이다.
도 6은 본 발명의 일 실시 형태의 수지 봉지형 반도체 장치를 도시하는 단면도(실장 상태 확대도)이다.
도 7은 종래의 수지 봉지형 반도체 장치를 도시하는 도이다.
도 8은 종래의 수지 봉지형 반도체 장치의 제조 방법을 도시하는 프레임 상면도이다.
도 9는 종래의 수지 봉지형 반도체 장치의 제조 방법을 도시하는 단면도이다.
도 10은 종래의 수지 봉지형 반도체 장치의 단면도이다.
도 11은 종래의 수지 봉지형 반도체 장치를 도시하는 단면도(리드부 확대도)이다.
도 12는 종래의 수지 봉지형 반도체 장치를 도시하는 단면도(실장 상태 확대도)이다.
도 13은 종래의 수지 봉지형 반도체 장치를 도시하는 단면도(실장 상태 확대도)이다.
이하, 본 발명의 수지 봉지형 반도체 장치 및 그 제조 방법의 일 실시 형태에 대해 도면을 참조하면서 설명한다.
우선, 본 실시예의 프레임에 대해 설명한다.
도 1은 본 실시예의 반도체 소자를 탑재한 프레임 혹은 전주 기판의 상면도이며, 도 2(a)는 반도체 소자 탑재 전의 프레임 상면도, 도 2(b)~도 4(k)는, 반도체 장치의 제조 방법을 도시하는 단면도이다. 본 실시예의 반도체 장치는, 도 1에 도시하는 바와 같이, 프레임은 구리(Cu)재로 이루어지고, 다이패드부(12) 위에 탑재된 반도체 소자(11)와, 다이패드부(12)에 그 선단부가 대향하여 배치된 복수의 리드부(13)를 1유닛으로 하고, 그 유닛을 복수 가진 구성이 된다. 도 중의 파선은, 반도체 소자(11)를 탑재하여 수지 봉지형 반도체 장치를 구성하는 경우, 봉지 수지(16)로 봉지하는 영역을 도시하고 있고, 또 이점 쇄선으로 도시한 라인은, 반도체 소자(11)를 탑재한 후, 수지 봉지하여, 수지 봉지형 반도체 장치를 구성한 후, 각각의 반도체 장치로 분리하는 절단 라인을 도시하고 있다.
다음에 본 실시예의 수지 봉지형 반도체 장치에 대해 설명한다. 도 5는, 도 1에 도시하는 프레임을 이용하여 제조된 하나의 수지 봉지형 반도체 장치를 도시하는 도이며, 도 1 내의 우측 위에 도시하는 B－B절단선을 따른 단면도이다.
도 5에 도시하는 바와 같이, 프레임의 다이패드부(12) 위에 반도체 소자(11)가 탑재되고, 그 반도체 소자(11) 위의 전극과 리드부(13)의 이너 리드부가 금속 세선(14)에 의해 전기적으로 접속되어 있다. 리드부(13)는, 이너 리드부와 아우터 리드부로 이루어지고, 이너 리드부가 아우터 리드부보다 높아지도록 절곡되어 있다. 그리고 다이패드부(12) 위의 반도체 소자(11), 금속 세선(14), 리드부(13)는 봉지 수지(16)에 의해 봉지되어 있다. 다이패드부(12)의 반도체 소자(11) 탑재면과 반대측인 이면은 봉지 수지(16)로부터 노출되고, 그 노출면은 도금층(17)에 의해 피복되어 있다. 도금층(17)은, 납, 비스무트, 주석, 구리, 은, 팔라듐, 금 중 어느 하나의 금속 혹은 복수의 금속의 합금으로 이루어지고, 전해 도금법 혹은 무전해 도금법에 의해 형성된다. 다이패드부(12)의 단면에는 다이패드의 두께를 얇게 한 박육부(25)가 설치되고, 박육부(25)의 이면에는 봉지 수지(16)가 돌아 들어가 다이패드부(12)가 봉지 수지(16)로부터 빠지기 어려운 구조로 되어 있다.
리드부(13)의 이너 리드부는 봉지 수지(16)에 의해 봉지되어 있으나, 다이패드부(12) 이면 및 봉지 수지(16) 저면과 동일 평면이 되는 아우터 리드부의 리드 저면부(19a)는 봉지 수지(16)로부터 노출되고, 그 노출면에는 도금층(17)이 피복되어 있다. 봉지 수지(16)의 측면에는 리드부(13)의 아우터 리드부의 리드 상측단부(19b)가 노출되도록 コ자형의 절결부(22)가 설치되고, 아우터 리드부의 리드 상측단부(19b) 위에도 도금층(17)이 형성되며, 피복되어 있다. 리드의 선단은 리드가 절단된 리드 외측면부(19c)이며, 도금은 되어 있지 않다.
도 6은, 도 5에 도시한 수지 봉지형 반도체 장치를 기판에 실장한 상태를 도시하는 도이다. 실장 기판(20)에는 도전성의 랜드부(21)가 설치되어 있고, 수지 봉지형 반도체 장치의 다이패드부(12)의 이면 및 리드부(13)의 아우터 리드부의 리드 저면부(19a)와 도금층(17) 및 납땜(18)을 개재하여 접합된다. 도금층(17) 표면은 납땜(18)이 젖기 쉬운 성질을 가지기 때문에 리드 저면부(19a), 리드 상측단부(19b), 리드 외측면부(19c)를 덮도록 납땜 필릿이 형성되므로, 실장 강도가 향상하고, 실장 신뢰성을 높일 수 있다. 비교를 위해, 절결부가 없는 종래의 수지 봉지형 반도체 장치를 기판 실장한 모습을 도 13에 도시한다. 이 예는 봉지 수지(16)로부터 리드부(13)가 크게 돌출하는 구조이다. 이에 대해, 도 6에 도시하는 수지 봉지형 반도체 장치의 경우는, 봉지 수지(16)의 외형(단면)으로부터 돌출하는 리드부(13)는 적으며, 수지 봉지형 반도체 장치의 소형화에도 기여하는 구조로 되어 있다. 또, 약간의 리드부 돌출은, 수지 봉지형 반도체 장치의 상면으로부터의 외관 검사에 있어서도 유효한 특징이다.
상기에서는, 이너 리드부가 아우터 리드부보다 높아지도록 절곡되어 있는 리드부를 예로 설명했는데, 리드 플랫 타입의 수지 봉지형 반도체 장치에서도 같은 구조는 채용할 수 있다.
다음에 본 실시 형태의 수지 봉지형 반도체 장치의 제조 방법에 대해 설명한다.
우선, 도 2(a)에 도시하는 바와 같이, 프레임 내에 반도체 소자가 올려놓여지는 직사각형 형상의 다이패드부(12)와 그 다이패드부(12)에 선단부가 대향하여 배치된 복수의 리드부(13)를 1유닛으로 하고, 그 유닛을 복수 가진 구리재로 이루어지는 리드 프레임을 준비한다. 리드 프레임의 저면측에는, 봉지 시트(15)가 붙어져 있고, 이 봉지 시트(15)는 리드부(13)의 저면에 봉지 수지가 돌아 들어가지 않도록 보호하며, 리드부(13)의 저면을 노출시키기 위한 기능 부재로 되어 있다.
도 2(b)는, 도 2(a)에 도시되는 C－C절단선을 따른 단면도이다. 봉지 시트(15) 위에 다이패드부(12)의 이면과 리드부(13)의 아우터 리드부의 리드 저면부가 접착되고, 이너 리드부는 아우터 리드부보다 높아지도록 절곡되며, 봉지 시트(15)에 접착되어 있지 않다.
도 2(c)는, 아우터 리드부의 상면에 수용성 테이프(23)를 선택적으로 붙인 상태를 도시하는 도이다. 여기에서는, 단면이 직사각형의 수용성 테이프(23)를 이용하고 있다. 수용성 테이프를 대신하여 레지스트나 코팅재여도 상관없다. 수용성 테이프(23)는 도 1에 있어서 파선으로 도시하는 봉지 수지(16)의 전체 폭에 걸쳐 설치한다.
도 2(d)에 도시하는 바와 같이, 리드 프레임의 각 유닛의 다이패드부(12) 위에 은페이스트 등의 접착제(도시하지 않음)에 의해, 각각 반도체 소자(11)를 다이 본딩하고, 그 후, 도 3(e)에 도시하는 바와 같이, 와이어 본딩법에 의해 반도체 소자(11) 위의 전극 패드(도시하지 않음)와 리드부(13)의 이너 리드부를 금속 세선(14)에 의해 전기적으로 접속한다.
다음에 도 3(f)에 도시하는 바와 같이, 트랜스퍼 몰드법에 의해, 에폭시계 수지로 이루어지는 봉지 수지(16)에 의해, 리드 프레임의 외위로서 다이패드부(12), 반도체 소자(11), 리드부(13)의 이너 리드부 및 아우터 리드부의 일부, 그리고 금속 세선(14)을 봉지함과 더불어, 리드 프레임의 다이패드부(12) 및 리드부(13)의 저면에 밀착시키고 있던 봉지 시트(15)를 제거한다. 이 상태에서는, 다이 패드부(12) 및 리드부(13)가 봉지 수지(16)로부터 노출되어 있다.
다음에 도 3(g)에 도시하는 바와 같이, 물처리로 수용성 테이프(23)를 용해시켜 공동부(24)를 형성한다. 단면이 직사각형의 수용성 테이프(23)를 이용했으므로, 공동부(24)의 단면도 직사각형으로 되어 있다. 수용성 테이프를 대신하여 레지스트를 사용했을 경우는 이소프로필 알코올 등의 용제로 처리함으로써 레지스트를 용해시켜 공동부(24)를 형성할 수 있다. 코팅재의 경우도 이것을 용해하는 용제를 이용함으로써 공동부(24)를 형성할 수 있다.
다음에 도 3(h)에 도시하는 바와 같이, 다이패드부(12) 이면 및 리드부(13)의 아우터 리드부의 리드 저면부, 그리고 공동부(24)에 노출되는 아우터 리드부의 상면에 도금층(17)을 형성한다. 여기에서는, 주석 100% 조성의 도금층을 전해 도금법에 의해 형성한다. 도금층(17)의 형성은, 전해 도금에 의한 방법 외에, 무전해 도금을 사용해도 된다.
다음에 도 3(i)에 도시하는 바와 같이, 아우터 리드부의 리드 저면부측으로부터 금형 펀치를 이용하여 리드부(13)의 아우터 리드부를 펀치 절단하면, 도 4(j)에 도시하는 바와 같이, 그 절단 라인은 공동부(24)에 이르는 협홈이 된다.
다음에 도 4(k)에 도시하는 바와 같이, 펀치 절단과 반대측인 봉지 수지(16)측(도에서는 하측)으로부터 회전 블레이드에 의해 컷을 하여, 공동부(24)에 도달하는 홈을 형성한다. 이때의 홈폭은 펀치 절단으로 형성된 협홈보다 넓고, 공동부(24)의 폭보다 좁은 것이 바람직하다.
이에 의해, 개개로 분리되어 도 5에 도시하는 수지 봉지형 반도체 장치가 된다. 이때, 공동부(24)는 분단되어 봉지 수지(16)의 측면에 설치되는 절결부(22)가 된다. 그리고, 펀치 절단에 의해 형성된 홈의 홈폭과 회전 블레이드에 의해 형성된 홈의 홈폭으로부터 이해할 수 있듯이, 리드부(13)의 선단인 리드 외측면부(19c)는 봉지 수지의 측면보다 약간 돌출되게 된다.
이상에서는, 회전 블레이드에 있어서의 절단폭이 펀치 절단에 있어서의 절단폭보다 넓은 경우의 실시예를 설명했는데, 아우터 리드부측으로부터의 절단과 봉지 수지측으로부터의 절단을 같은 폭으로 하거나, 이들 절단폭을 공동부의 폭보다 좁게 해도 된다. 이 경우는, 리드 외측면부가 봉지 수지의 측면과 동일면이 된다. 이를 실현하기 위해, 아우터 리드부측으로부터의 절단과 봉지 수지측으로부터의 절단 양쪽 모두를 펀치 절단한다고 하는 수법을 이용해도 되고, 양쪽 모두를 회전 블레이드 절단하는 수법을 이용해도 된다.
상기 설명에 있어서는, 단면이 직사각형의 수용성 테이프(23)를 이용한 실시예에 대해 설명했으므로, 공동부(24)의 단면도 직사각형이 되고, 절결부(22)는 コ자형이 되었다. 상기 서술한 바와 같이, 수용성 테이프(23)를 대신하여 레지스트나 코팅재를 이용하는 것도 가능하며, 그 경우, 선택적으로 배치된 레지스트나 코팅재의 단면은, 반드시 직사각형은 되지 않으며, 원 혹은 타원을 반으로 절단한 듯한 형상이 되는 경우도 있다. 따라서, 공동부(24)의 단면도 원 혹은 타원을 반으로 절단한 듯한 형상이 되며, 절결부(24)는 이들을 더욱 반으로 한, 원 혹은 타원을 4분의 1로 절단한 듯한 형상이 된다.
이상, 본 발명의 수지 봉지형 반도체 장치 및 그 제조 방법에 있어서, 수지 봉지형 반도체 장치는, 반도체 장치를 프린트 기판 등의 실장 기판(20)의 랜드부(21)에 납땜(18)에 의해 접합했을 때, 리드부(13)에 설치된 리드 상측단부(19b)에 도금층(17)을 가지고 있으므로, 리드부(13)의 측면 부분에 납땜 필릿이 형성되어, 실장 강도가 향상하고, 실장 신뢰성을 높일 수 있다. 또한, 기판 실장시, 리드 단면부에 형상 양호한 납땜 필릿이 형성됨으로써, 실장 후의 접합부의 외관 검사시의 인식 정도를 향상시켜, 인식 불량을 방지할 수 있다.
11 반도체 소자
12 다이패드부
13 리드부
14 금속 세선
15 봉지 시트
16 봉지 수지
17 도금층
18 납땜
19a 리드 저면부
19b 리드 상측단부
19c 리드 외측면부
20 실장 기판
21 랜드부
22 절결부
23 수용성 테이프
24 공동부
25 박육부

Claims (13)

  1. 다이패드부와,
    상기 다이패드부 위에 탑재된 반도체 소자와,
    상기 다이패드부의 적어도 2변에 대향하여 배치된 복수의 리드부와,
    상기 반도체 소자의 표면에 설치된 복수의 전극과 상기 복수의 리드부를 접속하고 있는 금속 세선과,
    상기 복수의 리드부가 부분적으로 노출되도록, 상기 다이패드부, 상기 반도체 소자 및 상기 복수의 리드부를 봉지하고 있는 봉지 수지를 가지고,
    상기 복수의 리드부는, 상기 봉지 수지로부터 노출된, 저면인 리드 저면부와 선단인 리드 외측면부와 상면의 일부인 리드 상측단부를 구비하고 있으며,
    상기 리드 저면부는 상기 봉지 수지의 저면과 동일면 내에 있고,
    상기 리드 저면부 및 상기 리드 상측단부는 도금층을 가지고 있으며,
    상기 리드 상측단부의 연직 상방에는 상기 봉지 수지가 없는 절결부를 개재하여 상기 봉지 수지가 존재하는 것을 특징으로 하는 수지 봉지형 반도체 장치.
  2. 청구항 1에 있어서,
    상기 절결부의 단면은 コ자형인 것을 특징으로 하는 수지 봉지형 반도체 장치.
  3. 청구항 1에 있어서,
    상기 다이패드부의 저면부가 상기 봉지 수지로부터 노출되어 있는 것을 특징으로 하는 수지 봉지형 반도체 장치.
  4. 청구항 1에 있어서,
    상기 리드 외측면부가 상기 봉지 수지의 측면보다 외측으로 돌출되어 있는 것을 특징으로 하는 수지 봉지형 반도체 장치.
  5. 청구항 1에 있어서,
    상기 리드 외측면부가 상기 봉지 수지의 측면과 동일면인 것을 특징으로 하는 수지 봉지형 반도체 장치
  6. 청구항 1에 있어서,
    상기 리드 저면부의 도금층 및 상기 리드 상측단부의 도금층은, 납, 비스무트, 주석, 구리, 은, 팔라듐 및 금 중으로부터 선택된 하나의 금속으로 이루어지는 금속층 혹은 2개 이상의 금속의 합금으로 이루어지는 합금층인 것을 특징으로 하는 수지 봉지형 반도체 장치.
  7. 청구항 1에 있어서,
    상기 복수의 리드부는, 각각 이너 리드부와 아우터 리드부로 이루어지고, 상기 이너 리드부가 상기 아우터 리드부보다 높아지도록 절곡되어 있는 것을 특징으로 하는 수지 봉지형 반도체 장치.
  8. 다이패드부 및 상기 다이패드부에 대향하여 배치된 복수의 리드부를 1유닛으로 하고, 그 유닛을 복수 가진 프레임 혹은 전주(電鑄) 기판을 준비하는 공정과,
    상기 프레임 혹은 전주 기판의 제1면에 봉지 시트를 붙이는 공정과,
    상기 복수의 리드부의 상기 제1면과 반대측의 제2면에 가용성 필름을 형성하는 공정과,
    상기 프레임 혹은 전주 기판의 상기 다이패드부의 각각에 반도체 소자를 탑재하고, 상기 복수의 리드부와 상기 반도체 소자 표면의 전극을 금속 세선으로 접속하는 공정과,
    상기 복수의 리드부의 리드 저면부가 노출되도록, 상기 다이패드부와 상기 반도체 소자와 상기 복수의 리드부를 봉지 수지에 의해 수지 봉지하는 공정과,
    상기 가용성 필름을 용해 제거하여, 상기 봉지 수지에 공동(空洞)부를 형성하는 공정과,
    상기 프레임 혹은 전주 기판을 도금욕에 담궈 상기 리드 저면부와 리드 상측단부에 도금층을 형성하는 공정과,
    상기 제1면측으로부터 상기 복수의 리드부에 제1 절단을 실시하여, 상기 공동부에 이르는 제1 홈을 형성하는 공정과,
    상기 제1면과 반대측의 제2면측으로부터 상기 봉지 수지에 제2 절단을 실시하여, 상기 프레임 혹은 전주 기판으로부터 수지 봉지형 반도체 장치를 분리하는 공정으로 이루어지는 것을 특징으로 하는 수지 봉지형 반도체 장치의 제조 방법.
  9. 청구항 8에 있어서,
    상기 제1 절단이 펀치 절단이며, 상기 제2 절단이 회전 블레이드 절단인 것을 특징으로 하는 수지 봉지형 반도체 장치의 제조 방법.
  10. 청구항 8에 있어서,
    상기 제1 절단이 펀치 절단이며, 상기 제2 절단도 펀치 절단인 것을 특징으로 하는 수지 봉지형 반도체 장치의 제조 방법.
  11. 청구항 8에 있어서,
    상기 제1 절단이 회전 블레이드 절단이며, 상기 제2 절단이 펀치 절단인 것을 특징으로 하는 수지 봉지형 반도체 장치의 제조 방법.
  12. 청구항 8에 있어서,
    상기 제2 절단에 의한 절단폭이 상기 제1 절단에 의한 절단폭보다 넓고, 상기 공동부의 폭보다 좁은 것을 특징으로 하는 수지 봉지형 반도체 장치의 제조 방법.
  13. 청구항 8에 있어서,
    상기 제2 절단에 의한 절단폭과 상기 제1 절단에 의한 절단폭이 같고, 상기 공동부의 폭보다 좁은 것을 특징으로 하는 수지 봉지형 반도체 장치의 제조 방법.
KR1020140014861A 2013-02-12 2014-02-10 수지 봉지형 반도체 장치 및 그 제조 방법 KR102082941B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013024972A JP6030970B2 (ja) 2013-02-12 2013-02-12 樹脂封止型半導体装置およびその製造方法
JPJP-P-2013-024972 2013-02-12

Publications (2)

Publication Number Publication Date
KR20140101686A true KR20140101686A (ko) 2014-08-20
KR102082941B1 KR102082941B1 (ko) 2020-02-28

Family

ID=51277603

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140014861A KR102082941B1 (ko) 2013-02-12 2014-02-10 수지 봉지형 반도체 장치 및 그 제조 방법

Country Status (5)

Country Link
US (2) US9275972B2 (ko)
JP (1) JP6030970B2 (ko)
KR (1) KR102082941B1 (ko)
CN (1) CN103985690B (ko)
TW (1) TWI591775B (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITTO20120854A1 (it) * 2012-09-28 2014-03-29 Stmicroelectronics Malta Ltd Contenitore a montaggio superficiale perfezionato per un dispositivo integrato a semiconduttori, relativo assemblaggio e procedimento di fabbricazione
JP2017079215A (ja) * 2014-02-27 2017-04-27 パナソニックＩｐマネジメント株式会社 樹脂封止型半導体装置、およびその製造方法、ならびにその実装体
JP2015176907A (ja) * 2014-03-13 2015-10-05 ルネサスエレクトロニクス株式会社 半導体装置
CN106206326B (zh) * 2015-05-28 2022-05-13 意法半导体股份有限公司 用于制造表面安装类型半导体器件的方法以及对应的半导体器件
US10403669B2 (en) * 2015-06-15 2019-09-03 Sony Corporation Semiconductor device and electronic device having a chip size package (CSP) stack
US20170047271A1 (en) * 2015-08-10 2017-02-16 Freescale Semiconductor, Inc. Method for making a semiconductor device having an interposer
US9806043B2 (en) 2016-03-03 2017-10-31 Infineon Technologies Ag Method of manufacturing molded semiconductor packages having an optical inspection feature
JP6840466B2 (ja) * 2016-03-08 2021-03-10 株式会社アムコー・テクノロジー・ジャパン 半導体パッケージ及び半導体パッケージの製造方法
WO2017168537A1 (ja) * 2016-03-29 2017-10-05 三菱電機株式会社 樹脂封止型電力半導体装置の製造方法
US10388616B2 (en) * 2016-05-02 2019-08-20 Rohm Co., Ltd. Semiconductor device and method for manufacturing the same
JP6851239B2 (ja) 2017-03-29 2021-03-31 エイブリック株式会社 樹脂封止型半導体装置およびその製造方法
JP2018206797A (ja) * 2017-05-30 2018-12-27 アオイ電子株式会社 半導体装置および半導体装置の製造方法
US10535812B2 (en) * 2017-09-04 2020-01-14 Rohm Co., Ltd. Semiconductor device
US11444048B2 (en) * 2017-10-05 2022-09-13 Texas Instruments Incorporated Shaped interconnect bumps in semiconductor devices
DE102019120886A1 (de) * 2019-08-02 2021-02-04 Infineon Technologies Ag Halbleitergehäuse mit einem Hohlraum in seinem Gehäusekörper
CN114503254A (zh) * 2019-10-15 2022-05-13 三菱电机株式会社 半导体装置
CN113035721A (zh) 2019-12-24 2021-06-25 维谢综合半导体有限责任公司 用于侧壁镀覆导电膜的封装工艺
EP4340020A1 (en) * 2022-09-16 2024-03-20 Nexperia B.V. A method for manufacturing a semiconductor package assembly as well as a semiconductor package assembly obtained with this method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950009988A (ko) * 1993-09-06 1995-04-26 오가 노리오 수지봉지형 반도체장치
KR970008530A (ko) * 1995-07-07 1997-02-24 김광호 표면 실장용 리드프레임 및 그를 이용한 반도체 패키지와 그 제조방법
JP2002519848A (ja) 1998-06-24 2002-07-02 アムコール・テクノロジー・インコーポレイテッド 集積回路プラスチックパッケージ及びその形成方法、並びにそのパッケージを形成するためのリードフレーム
KR20080034081A (ko) * 2006-10-13 2008-04-18 가부시끼가이샤 르네사스 테크놀로지 반도체 장치 및 그 제조 방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0531252U (ja) * 1991-09-30 1993-04-23 テイアツク株式会社 半導体集積回路装置
JP3405202B2 (ja) * 1998-06-26 2003-05-12 松下電器産業株式会社 リードフレームおよびそれを用いた樹脂封止型半導体装置およびその製造方法
JP4387566B2 (ja) * 2000-07-05 2009-12-16 パナソニック株式会社 樹脂封止型半導体装置
US6281047B1 (en) * 2000-11-10 2001-08-28 Siliconware Precision Industries, Co., Ltd. Method of singulating a batch of integrated circuit package units constructed on a single matrix base
CN1321455C (zh) * 2001-04-13 2007-06-13 雅马哈株式会社 半导体器件和封装及其制造方法
US6841854B2 (en) * 2002-04-01 2005-01-11 Matsushita Electric Industrial Co., Ltd. Semiconductor device
JP3915794B2 (ja) * 2003-04-02 2007-05-16 ヤマハ株式会社 半導体パッケージ、その製造方法、および、これに使用するリードフレーム
JP2005203469A (ja) * 2004-01-14 2005-07-28 Sony Corp 半導体パッケージ
US20050248259A1 (en) * 2004-05-10 2005-11-10 Roger Chang Bent lead light emitting diode device having a heat dispersing capability
US8067823B2 (en) * 2004-11-15 2011-11-29 Stats Chippac, Ltd. Chip scale package having flip chip interconnect on die paddle
JP4418764B2 (ja) * 2005-02-24 2010-02-24 三菱電機株式会社 樹脂封止型半導体パッケージの製造方法
US7262491B2 (en) * 2005-09-06 2007-08-28 Advanced Interconnect Technologies Limited Die pad for semiconductor packages and methods of making and using same
WO2008059301A1 (en) * 2006-11-14 2008-05-22 Infineon Technologies Ag An electronic component and method for its production
CN102224586B (zh) * 2008-09-25 2013-12-11 Lg伊诺特有限公司 多行引线框架和半导体封装的结构和制造方法
TWI404187B (zh) * 2010-02-12 2013-08-01 矽品精密工業股份有限公司 能避免電磁干擾之四方形扁平無引腳封裝結構及其製法
JP5959386B2 (ja) * 2012-09-24 2016-08-02 エスアイアイ・セミコンダクタ株式会社 樹脂封止型半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950009988A (ko) * 1993-09-06 1995-04-26 오가 노리오 수지봉지형 반도체장치
KR970008530A (ko) * 1995-07-07 1997-02-24 김광호 표면 실장용 리드프레임 및 그를 이용한 반도체 패키지와 그 제조방법
JP2002519848A (ja) 1998-06-24 2002-07-02 アムコール・テクノロジー・インコーポレイテッド 集積回路プラスチックパッケージ及びその形成方法、並びにそのパッケージを形成するためのリードフレーム
KR20080034081A (ko) * 2006-10-13 2008-04-18 가부시끼가이샤 르네사스 테크놀로지 반도체 장치 및 그 제조 방법

Also Published As

Publication number Publication date
TWI591775B (zh) 2017-07-11
CN103985690B (zh) 2018-09-25
JP2014154785A (ja) 2014-08-25
US20160086826A1 (en) 2016-03-24
US9275972B2 (en) 2016-03-01
KR102082941B1 (ko) 2020-02-28
JP6030970B2 (ja) 2016-11-24
US20140225239A1 (en) 2014-08-14
US9431273B2 (en) 2016-08-30
TW201448127A (zh) 2014-12-16
CN103985690A (zh) 2014-08-13

Similar Documents

Publication Publication Date Title
JP6030970B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP5959386B2 (ja) 樹脂封止型半導体装置およびその製造方法
KR100720607B1 (ko) 반도체장치
KR102227588B1 (ko) 반도체 장치 및 그 제조 방법
US8076181B1 (en) Lead plating technique for singulated IC packages
JP2005057067A (ja) 半導体装置およびその製造方法
JP7089388B2 (ja) 半導体装置および半導体装置の製造方法
JP6863846B2 (ja) 半導体素子搭載用基板及びその製造方法
US20110165729A1 (en) Method of packaging semiconductor device
US20160126169A1 (en) Leadless semiconductor device and method of making thereof
TW201911431A (zh) 側邊可焊接無引線封裝
TWI787343B (zh) 半導體元件搭載用基板及其製造方法
JP2017028200A (ja) 半導体装置及び半導体装置の製造方法
CN113614879A (zh) 具有侧壁镀层的半导体封装
US20200321228A1 (en) Method of manufacturing a lead frame, method of manufacturing an electronic apparatus, and electronic apparatus
JP6923299B2 (ja) 半導体装置及び半導体装置の製造方法
US20200357728A1 (en) Through hole side wettable flank
US9123699B1 (en) Formation of package pins in semiconductor packaging
JP2020080396A (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
KR20070064026A (ko) 부분 도금된 외부 리드를 갖는 반도체 패키지 및 그의 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant