JP2008107434A - Electro-optical device and electronic apparatus - Google Patents

Electro-optical device and electronic apparatus Download PDF

Info

Publication number
JP2008107434A
JP2008107434A JP2006288365A JP2006288365A JP2008107434A JP 2008107434 A JP2008107434 A JP 2008107434A JP 2006288365 A JP2006288365 A JP 2006288365A JP 2006288365 A JP2006288365 A JP 2006288365A JP 2008107434 A JP2008107434 A JP 2008107434A
Authority
JP
Japan
Prior art keywords
electrode
light
electro
light shielding
optical device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006288365A
Other languages
Japanese (ja)
Other versions
JP5055950B2 (en
Inventor
Junichi Masui
淳一 増井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006288365A priority Critical patent/JP5055950B2/en
Publication of JP2008107434A publication Critical patent/JP2008107434A/en
Application granted granted Critical
Publication of JP5055950B2 publication Critical patent/JP5055950B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To reduce the light leak current generated in a sampling switch constituting a sample holder circuit and the coupling capacity generated between electrodes in the sampling switch. <P>SOLUTION: Light shielding films 174a and 174b shield light so as not to irradiate a semiconductor layer 172a with the light incident from an upper side. Consequently, the light leak current generated by irradiating the sampling switch 72 can be reduced. In addition, according to the light shielding films 174a and 174b, the coupling capacity generated between a source electrode 172a and a drain electrode 172 which may cause horizontal cross-talk can be reduced and a display error, such as the horizontal cross-talk, can be more reduced as compared to the case only the optical leak current is reduced. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、例えば、液晶装置等の電気光学装置、及び該電気光学装置をライトバルブに用いたプロジェクタ等の電子機器の技術分野に関する。   The present invention relates to a technical field of, for example, an electro-optical device such as a liquid crystal device, and an electronic apparatus such as a projector using the electro-optical device as a light valve.

この種の電気光学装置の一例である液晶装置では、複数の画素から構成される表示領域に縦横に配列された多数の走査線およびデータ線、並びにこれらの各交点に対応して多数の画素電極が基板上に設けられている。このような液晶装置は、例えばＴＦＴ（Thin Film Transistor）駆動によるアクティブマトリクス駆動方式を採用しており、走査線等の配線部に加えて、サンプルホールド回路、プリチャージ回路、走査線駆動回路、データ線駆動回路、検査回路等のＴＦＴを構成要素とする各種の周辺回路がこのような基板上に設けられる。サンプルホールド回路は、例えば、基板上に形成されたＴＦＴ等のスイッチング素子によって構成されたサンプリングスイッチを有している。サンプリングスイッチは、画像信号線を介して供給された画像信号をサンプリング信号に応じて各データ線に供給する。データ線に供給された画像信号は、各画素に形成された画素スイッチング用ＴＦＴのスイッチング動作に応じて画素電極に供給され、表示領域に画像が表示される。   In a liquid crystal device which is an example of this type of electro-optical device, a large number of scanning lines and data lines arranged vertically and horizontally in a display area composed of a plurality of pixels, and a large number of pixel electrodes corresponding to the respective intersections thereof. Is provided on the substrate. Such a liquid crystal device employs, for example, an active matrix driving method by TFT (Thin Film Transistor) driving, and in addition to a wiring portion such as a scanning line, a sample hold circuit, a precharge circuit, a scanning line driving circuit, data Various peripheral circuits having a TFT as a constituent element such as a line driving circuit and an inspection circuit are provided on such a substrate. The sample hold circuit has a sampling switch constituted by a switching element such as a TFT formed on a substrate, for example. The sampling switch supplies the image signal supplied via the image signal line to each data line according to the sampling signal. The image signal supplied to the data line is supplied to the pixel electrode in accordance with the switching operation of the pixel switching TFT formed in each pixel, and an image is displayed in the display area.

通常、ＴＦＴ等の半導体素子では、チャネル領域を含む半導体層に光が照射されることによって光リーク電流が発生する。仮に、画素に形成された画素スイッチング用ＴＦＴに対する遮光が十分でなく、該ＴＦＴに光が照射された場合、画像信号に応じた所定の電位が画素電極に印加されなくなり、表示不良を発生させてしまう問題点がある。   Usually, in a semiconductor element such as a TFT, light leakage current is generated by irradiating a semiconductor layer including a channel region with light. If the pixel switching TFT formed in the pixel is not sufficiently shielded, and if the TFT is irradiated with light, a predetermined potential corresponding to the image signal is not applied to the pixel electrode, causing a display defect. There is a problem.

このような表示不良を低減するために、例えば特許文献１は、プロジェクタのライトバルブに用いられる液晶装置であって、該画素スイッチング用ＴＦＴ或いはサンプルホールド回路が有する複数のサンプリングスイッチ等の半導体素子にＴＦＴアレイ基板側から照射される戻り光を遮光するために、これら素子とＴＦＴアレイ基板との間に遮光膜が形成された液晶装置を開示している。   In order to reduce such display defects, for example, Patent Document 1 is a liquid crystal device used for a light valve of a projector, and includes a semiconductor element such as a plurality of sampling switches included in the pixel switching TFT or a sample hold circuit. In order to shield the return light irradiated from the TFT array substrate side, a liquid crystal device in which a light shielding film is formed between these elements and the TFT array substrate is disclosed.

特開平１１−１９４３６０号公報JP 11-194360 A

しかしながら、サンプリングスイッチ等の半導体素子に照射される光は、ＴＦＴアレイ基板側照射される戻り光だけでなく、ＴＦＴアレイ基板の上側である光源側からＴＦＴ等の半導体素子に照射される光もある。このような光によれば、戻り光が照射された場合と同様に、ＴＦＴ等の半導体素子によって構成されるサンプリングスイッチに光リーク電流が発生してしまい、クロストーク等の不具合を生じさせてしまう問題点がある。より具体的には、サンプリングスイッチは、通常、走査線が延びる方向に沿って、ＴＦＴアレイ基板の表示領域の周辺に位置する周辺領域に複数の形成されることが一般的であるため、上述したクロストークは、走査線が延びる方向、即ち水平方向に沿って生じる「横クロストーク」として観察される。特に、プロジェクタのライトバルブに用いられる液晶装置では、光源から強力な光が照射されるため、横クロストーク等の表示不良は戻り光が照射される場合に比べてより顕著に発生すると考えられる。   However, the light irradiated to the semiconductor element such as the sampling switch is not only the return light irradiated to the TFT array substrate side but also the light irradiated to the semiconductor element such as TFT from the light source side above the TFT array substrate. . According to such light, as in the case where the return light is irradiated, a light leakage current is generated in a sampling switch constituted by a semiconductor element such as a TFT, causing problems such as crosstalk. There is a problem. More specifically, since a plurality of sampling switches are generally formed in the peripheral region located around the display region of the TFT array substrate along the direction in which the scanning line extends, the sampling switch is generally described above. Crosstalk is observed as “lateral crosstalk” that occurs along the direction in which the scan lines extend, ie, in the horizontal direction. In particular, in a liquid crystal device used for a light valve of a projector, strong light is emitted from a light source, so that display defects such as lateral crosstalk are considered to be more prominent than when returned light is emitted.

加えて、表示領域の拡大、或いは、液晶装置のサイズの小型化に対する要請に伴う周辺回路の小型化に応じて、サンプリングスイッチとしてＴＦＴアレイ基板上に形成されたＴＦＴのソース電極及びドレイン電極間に生じる結合容量（カップリング容量）が増大した場合、サンプリングスイッチに電気的に接続されたデータ線の電位変動は、該結合容量の増大に応じて増大し、上述した横クロストークの発生はより一層顕在化する。   In addition, according to the downsizing of the peripheral circuit accompanying the demand for the enlargement of the display area or the downsizing of the liquid crystal device, the sampling electrode is connected between the source electrode and the drain electrode of the TFT formed on the TFT array substrate. When the generated coupling capacitance (coupling capacitance) increases, the potential fluctuation of the data line electrically connected to the sampling switch increases as the coupling capacitance increases, and the occurrence of the above-described lateral crosstalk is further increased. Realize.

よって、本発明は上記問題点等に鑑みてなされたものであり、例えば、横クロストーク等の表示不良を低減可能な電気光学装置、及びそのような電気光学装置を具備してなるプロジェクタ等の電子機器を提供することを課題とする。   Therefore, the present invention has been made in view of the above-described problems. For example, an electro-optical device capable of reducing display defects such as lateral crosstalk, and a projector including such an electro-optical device. It is an object to provide an electronic device.

本発明に係る電気光学装置は上記課題を解決するために、基板上の表示領域に配設された複数の走査線及び複数のデータ線と、前記複数の走査線及び前記複数のデータ線に夫々電気的に接続された複数の画素部と、画像信号線を介して供給された画像信号をサンプリング信号に応じて前記データ線に供給し、且つ（ｉ）前記画像信号線に電気的に接続されたソース電極、（ｉｉ）前記データ線に電気的に接続されたドレイン電極、及び（ｉｉｉ）前記サンプリング信号を供給するデータ線駆動回路に接続されたゲート電極を有するサンプリングスイッチを含むサンプルホールド回路と、前記基板上において、前記ソース電極及び前記ドレイン電極の夫々を互いに隔てる隙間に重なるように前記ゲート電極上に形成されており、且つ導電性を有する遮光部とを備える。   In order to solve the above-described problems, the electro-optical device according to the present invention includes a plurality of scanning lines and a plurality of data lines, a plurality of scanning lines and a plurality of data lines arranged in a display area on a substrate. A plurality of electrically connected pixel portions and an image signal supplied via an image signal line are supplied to the data line according to a sampling signal, and (i) electrically connected to the image signal line A sample and hold circuit including a sampling switch having a source electrode, (ii) a drain electrode electrically connected to the data line, and (iii) a gate electrode connected to a data line driving circuit for supplying the sampling signal; On the substrate, the gate electrode is formed on the gate electrode so as to overlap a gap separating the source electrode and the drain electrode from each other. And a that light-shielding portion.

本発明に係る電気光学装置によれば、その駆動時には、画像信号が画像信号線に供給される。画像信号の供給と並行して、例えばデータ線駆動回路によって、サンプルホールド回路が含むサンプリングスイッチ毎に、サンプリング信号が順次供給される。サンプリングスイッチは、例えば、基板上に形成されたＴＦＴ等の半導体素子である。複数のデータ線には、サンプリング信号に応じてデータ線に画像信号が順次供給される。   With the electro-optical device according to the present invention, an image signal is supplied to the image signal line during driving. In parallel with the supply of the image signal, the sampling signal is sequentially supplied to each sampling switch included in the sample hold circuit, for example, by the data line driving circuit. The sampling switch is, for example, a semiconductor element such as a TFT formed on the substrate. Image signals are sequentially supplied to the data lines in accordance with the sampling signals.

尚、画像信号は、例えばシリアル−パラレル変換されたＮ個の画像信号として、これら画像信号に対応するＮ本の画像信号線に供給され、データ線群毎に供給されてもよい。このようなＮ個の画像信号は、例えば、駆動周波数の上昇を抑えつつ高精細な画像表示を実現すべく、外部回路によって、シリアルな画像信号が、例えば３相、６相、１２相、２４相、・・・など、複数のパラレルな画像信号に変換されることによって生成される。   The image signals may be supplied to N image signal lines corresponding to the image signals, for example, as N image signals subjected to serial-parallel conversion, and may be supplied for each data line group. For example, in order to realize a high-definition image display while suppressing an increase in driving frequency, such N image signals are converted into serial image signals, for example, three-phase, six-phase, twelve-phase, and twenty-four, by an external circuit. The phase is generated by being converted into a plurality of parallel image signals.

このようにデータ線に画像信号が供給されると、各画素部では、例えば、走査線駆動回路から走査線を介して供給される走査信号に応じて画素電極が選択状態となり、スイッチング動作を行うＴＦＴ等の画素スイッチング素子を介して、データ線より画像信号が画素電極に供給される。これにより、電気光学物質の一例である液晶を含む液晶素子は供給された画像信号に基づいて画像表示を行う。   When the image signal is supplied to the data line in this way, in each pixel unit, for example, the pixel electrode is selected according to the scanning signal supplied via the scanning line from the scanning line driving circuit, and the switching operation is performed. An image signal is supplied to the pixel electrode from the data line via a pixel switching element such as a TFT. As a result, a liquid crystal element including liquid crystal, which is an example of an electro-optical material, performs image display based on the supplied image signal.

サンプリングスイッチは、画像信号線に電気的に接続されたソース電極、データ線に電気的に接続されたドレイン電極、及びサンプリング信号を供給するデータ線駆動回路に接続されたゲート電極を有している。より具体的には、ソース電極は、ソース電極と一体的に形成される、或いは電気的に接続されている。同様に、ドレイン電極も、ドレイン電極と一体的に形成される、或いはドレイン電極に電気的に接続されている。ソース電極、ゲート電極は、例えばシリコン酸化膜（ＳｉＯ２）等の絶縁膜を介してチャネル領域を含む半導体層上に形成されている。   The sampling switch has a source electrode electrically connected to the image signal line, a drain electrode electrically connected to the data line, and a gate electrode connected to a data line driving circuit for supplying a sampling signal. . More specifically, the source electrode is formed integrally with or electrically connected to the source electrode. Similarly, the drain electrode is formed integrally with the drain electrode or is electrically connected to the drain electrode. The source electrode and the gate electrode are formed on the semiconductor layer including the channel region via an insulating film such as a silicon oxide film (SiO 2).

遮光部は、基板上において、ソース電極及びドレイン電極の夫々を互いに隔てる隙間に重なるようにゲート電極上に形成されている。したがって、例えば光源、或いは光源から出射された光を導く光学系が基板上に配置されている場合、遮光部は、ソース電極及びドレイン電極を相互に隔てる隙間を介して、ゲート電極の下層側に位置する半導体層に光が照射されないように、光源或いは光学系から出射された光を遮光できる。したがって、遮光部によれば、サンプリングスイッチに光が照射されることによって該サンプリングスイッチに発生する光リーク電流を低減でき、横クロストーク等の表示不良を低減することが可能である。   The light shielding portion is formed on the gate electrode so as to overlap a gap separating the source electrode and the drain electrode from each other on the substrate. Therefore, for example, when a light source or an optical system that guides light emitted from the light source is disposed on the substrate, the light shielding portion is disposed on the lower layer side of the gate electrode through a gap separating the source electrode and the drain electrode from each other. Light emitted from the light source or the optical system can be shielded so that the semiconductor layer located is not irradiated with light. Therefore, according to the light shielding portion, it is possible to reduce the light leakage current generated in the sampling switch when the sampling switch is irradiated with light, and to reduce display defects such as lateral crosstalk.

加えて、遮光部は、導電性を有しているため、ソース電極及びドレイン電極と遮光部との間で、遮光部及びこれら電極の夫々の電位の差に応じて電界が発生する。このような電界は、ソース電極及びドレイン電極の夫々の電位の差に応じてこれら電極間に生じる結合容量を低減するように作用する。したがって、サンプルホールド回路を含む周辺回路の小型化の要請に伴って、即ち、ＴＦＴ等の半導体素子の小型化に伴ってソース電極及びドレイン電極間の間隔が狭められることによって増大する虞のあるソース電極及びドレイン電極間の結合容量を低減でき、該結合容量を一因として生じる横クロストーク等の表示不良を低減できる。   In addition, since the light shielding part has conductivity, an electric field is generated between the source electrode and the drain electrode and the light shielding part according to the potential difference between the light shielding part and each of these electrodes. Such an electric field acts to reduce the coupling capacitance generated between these electrodes in accordance with the potential difference between the source electrode and the drain electrode. Accordingly, a source that may increase due to a reduction in the distance between the source electrode and the drain electrode in accordance with a demand for downsizing of a peripheral circuit including a sample hold circuit, that is, a downsizing of a semiconductor element such as a TFT. The coupling capacitance between the electrode and the drain electrode can be reduced, and display defects such as lateral crosstalk caused by the coupling capacitance can be reduced.

尚、遮光部は、ソース電極及びドレイン電極を互いに隔てる隙間の少なくとも一部に重なるように形成されていれば、上述した半導体層に対する遮光性向上及び結合容量低減の夫々の効果は相応に得られるが、ソース電極及びドレイン電極を互いに隔てる隙間の全体に重なるように形成されているほうがより好ましい。   If the light shielding part is formed so as to overlap at least a part of the gap separating the source electrode and the drain electrode, the above-described effects of improving the light shielding property and reducing the coupling capacitance with respect to the semiconductor layer can be obtained accordingly. However, it is more preferable that it is formed so as to overlap the entire gap separating the source electrode and the drain electrode.

このように、本発明に係る電気光学装置によれば、サンプリングスイッチに発生する光リーク電流と、ソース電極及びドレイン電極間に生じる結合容量を低減できるため、横クロストーク等の表示不良を低減することが可能であり、表示品位に優れた電気光学装置を提供することが可能である。   As described above, according to the electro-optical device according to the present invention, the optical leakage current generated in the sampling switch and the coupling capacitance generated between the source electrode and the drain electrode can be reduced, so that display defects such as lateral crosstalk are reduced. Therefore, it is possible to provide an electro-optical device with excellent display quality.

本発明に係る電気光学装置の一の態様では、前記遮光部は、前記基板上に形成された回路部に電源を供給する電源線に電気的に接続されていてもよい。   In one aspect of the electro-optical device according to the present invention, the light shielding portion may be electrically connected to a power supply line that supplies power to a circuit portion formed on the substrate.

この態様によれば、通常、電源線を介して回路部に供給される電源の電位と、ソース電極及びドレイン電極の夫々の電位とは相互に異なる。したがって、遮光部及びこれら電極間に生じる電界が、これら電極間に生じる電界を低減するように作用し、ソース電極及びドレイン電極間に生じる結合容量を低減することが可能である。   According to this aspect, normally, the potential of the power supplied to the circuit unit via the power supply line is different from the potential of each of the source electrode and the drain electrode. Accordingly, the electric field generated between the light shielding portion and these electrodes acts to reduce the electric field generated between these electrodes, and the coupling capacitance generated between the source electrode and the drain electrode can be reduced.

この態様では、前記電源線は、前記回路部に供給される電源のうち最も低い電位を有する電源を供給してもよい。   In this aspect, the power supply line may supply power having the lowest potential among the power supplied to the circuit unit.

この態様によれば、遮光部と、ソース電極及びドレイン電極との間に生じる電界強度を最大にすることができ、結合容量をより一層低減することが可能である。尚、画素電極に対向するように配置された対向電極に供給された共通電位を遮光部に供給することも考えられるが、対向電極及び遮光部を電気的に接続することによって、対向電極に共通電位を変動させるノイズが乗り易くなるため、共通電位に比べてノイズによる影響が小さい電源のうち最も低い電位を有する電源を遮光部に供給することによって、電気光学装置の表示品位が低下することを避けることが可能である。   According to this aspect, the electric field strength generated between the light shielding portion and the source electrode and the drain electrode can be maximized, and the coupling capacitance can be further reduced. Although it is conceivable to supply a common potential supplied to the counter electrode arranged so as to face the pixel electrode to the light shielding part, it is common to the counter electrode by electrically connecting the counter electrode and the light shielding part. Since it is easy to ride noise that fluctuates the potential, it is possible to reduce the display quality of the electro-optical device by supplying the light source having the lowest potential among the power sources that are less affected by the noise than the common potential to the light shielding portion. It is possible to avoid it.

本発明に係る電気光学装置の他の態様では、前記ソース電極及び前記ドレイン電極は、前記基板上において前記ゲート電極の上層側に形成されており、前記遮光部は、前記前記ソース電極及び前記ドレイン電極と前記ゲート電極との間に形成された第１遮光膜、並びに、前記ソース電極及び前記ドレイン電極の上層側に形成された第２遮光膜の少なくとも一方を含んでいてもよい。   In another aspect of the electro-optical device according to the aspect of the invention, the source electrode and the drain electrode are formed on an upper layer side of the gate electrode on the substrate, and the light-shielding portion includes the source electrode and the drain It may include at least one of a first light-shielding film formed between the electrode and the gate electrode, and a second light-shielding film formed on an upper layer side of the source electrode and the drain electrode.

この態様によれば、遮光部が、第１遮光膜或いは第２遮光膜から構成されている場合、第１遮光膜或いは第２遮光膜の存在によって、半導体層に照射される光を遮光できると共に、第１遮光膜或いは第２遮光膜によって結合容量を低減できる。また、遮光部が、第１遮光膜及び第２遮光膜の両方を含んで構成されている場合には、一枚の遮光膜を設ける場合に比べて、遮光性の向上及び結合容量の低下は大きくなり、上述した横クロストークを低減する効果は一層大きくなる。   According to this aspect, in the case where the light shielding portion is configured by the first light shielding film or the second light shielding film, the presence of the first light shielding film or the second light shielding film can shield the light irradiated to the semiconductor layer. The coupling capacitance can be reduced by the first light shielding film or the second light shielding film. In addition, when the light shielding portion is configured to include both the first light shielding film and the second light shielding film, the light shielding performance is improved and the coupling capacitance is reduced as compared with the case where a single light shielding film is provided. The effect of reducing the above-described lateral crosstalk is further increased.

この態様では、前記画素部は、画素電極を有しており、前記一方は、前記画像信号に応じて前記画素電極に供給される電位を保持する保持容量の一部を構成する容量電極と同層に形成されていてもよい。   In this aspect, the pixel portion includes a pixel electrode, and one of the electrodes is the same as a capacitor electrode that forms a part of a storage capacitor that holds a potential supplied to the pixel electrode in accordance with the image signal. It may be formed in a layer.

この態様によれば、容量電極を形成する工程と共通の工程を経て一方を形成できるため、横クロストークが低減された電気光学装置を製造するプロセスを簡便にすることが可能である。   According to this aspect, since one can be formed through a step common to the step of forming the capacitor electrode, it is possible to simplify the process of manufacturing the electro-optical device with reduced lateral crosstalk.

本発明に係る電気光学装置の他の態様では、前記一方は、ＴｉＮ層及びＡｌ層が相互に積層された多層構造を有していてもよい。   In another aspect of the electro-optical device according to the invention, the one may have a multilayer structure in which a TiN layer and an Al layer are stacked on each other.

この態様によれば、ＡＬ層は、基板上に形成された他の金属膜に比べて電気抵抗が小さいため、例えば、一方が電源線に電気的に接続されている場合には、該電源線に乗るノイズを低減できる。ＴｉＮ層は、光反射率が他の材料を用いた場合に比べて低く、一方によって反射される光を低減する反射防止膜として用いられる。したがって、単に一方が遮光膜として用いられるだけでなく、光反射も低減できるため、基板上に生じる迷光を低減でき、該迷光が照射されることによってサンプリングスイッチに発生する光リーク電流も低減できる。   According to this aspect, since the AL layer has a smaller electric resistance than other metal films formed on the substrate, for example, when one of the AL layers is electrically connected to the power supply line, the power supply line Noise that rides on can be reduced. The TiN layer is used as an antireflection film that has a lower light reflectivity than other materials, and reduces the light reflected by one. Therefore, not only can one be used as a light-shielding film, but also light reflection can be reduced, so that stray light generated on the substrate can be reduced, and light leakage current generated in the sampling switch when the stray light is irradiated can also be reduced.

本発明に係る電気光学装置の他の態様では、前記ソース電極及び前記ドレイン電極は、前記基板上において前記ゲート電極の上層側に形成されており、前記遮光部は、前記ソース電極及び前記ドレイン電極と前記ゲート電極との間に形成された第１遮光膜と、前記ソース電極及び前記ドレイン電極の上層側に形成された画素電極と同層に形成された導電膜とを含んでいてもよい。   In another aspect of the electro-optical device according to the aspect of the invention, the source electrode and the drain electrode are formed on an upper layer side of the gate electrode on the substrate, and the light-shielding portion includes the source electrode and the drain electrode. And a gate electrode, and a conductive film formed in the same layer as the pixel electrode formed on the source electrode and the drain electrode.

この態様によれば、第１遮光膜によって、半導体層に照射される光を遮光できると共に、第１遮光膜及び導電膜によって結合容量を低減できる。したがって、一枚の遮光膜の場合に比べて、結合容量の低下は大きくなり、上述した横クロストークを低減する効果は一層大きくなる。加えて、導電膜をＩＴＯ等の透明導電材料からなる画素電極と同層に形成することによって、画素電極を形成する工程と共通の工程を用いて導電膜を形成でき、横クロストークが低減された電気光学装置の製造プロセスを簡便なものにできる。   According to this aspect, the light irradiated to the semiconductor layer can be shielded by the first light shielding film, and the coupling capacitance can be reduced by the first light shielding film and the conductive film. Therefore, compared with the case of a single light-shielding film, the coupling capacity is greatly reduced, and the effect of reducing the above-described lateral crosstalk is further increased. In addition, by forming the conductive film in the same layer as the pixel electrode made of a transparent conductive material such as ITO, the conductive film can be formed using the same process as the process of forming the pixel electrode, thereby reducing lateral crosstalk. In addition, the manufacturing process of the electro-optical device can be simplified.

この態様では、前記第１遮光膜は、前記画像信号に応じて前記画素電極に供給される電位を保持する保持容量の一部を構成する容量電極と同層に形成されていてもよい。   In this aspect, the first light shielding film may be formed in the same layer as a capacitor electrode that constitutes a part of a storage capacitor that holds a potential supplied to the pixel electrode in accordance with the image signal.

この態様によれば、容量電極を形成する工程と共通の工程を経て一方を形成できるため、横クロストークが低減された電気光学装置を製造するプロセスを簡便にすることが可能である。   According to this aspect, since one can be formed through a step common to the step of forming the capacitor electrode, it is possible to simplify the process of manufacturing the electro-optical device with reduced lateral crosstalk.

本発明に係る電気光学装置の他の態様では、前記第１遮光膜は、ＴｉＮ層及びＡｌ層が相互に積層された多層構造を有していてもよい。   In another aspect of the electro-optical device according to the invention, the first light shielding film may have a multilayer structure in which a TiN layer and an Al layer are stacked on each other.

この態様によれば、ＡＬ層は、基板上に形成される他の金属膜に比べて電気抵抗が小さいため、例えば、一方が電源線に電気的に接続されている場合には、該電源線に乗るノイズを低減できる。ＴｉＮ層は、光反射率が他の材料を用いた場合に比べて低く、一方によって反射される光を低減する反射防止膜として用いられる。したがって、単に一方が遮光膜として用いられるだけでなく、光反射も低減できるため、基板上に生じる迷光を低減でき、該迷光が照射されることによってサンプリングスイッチに発生する光リーク電流も低減できる。   According to this aspect, since the AL layer has a smaller electric resistance than other metal films formed on the substrate, for example, when one is electrically connected to the power supply line, the power supply line Noise that rides on can be reduced. The TiN layer is used as an antireflection film that has a lower light reflectivity than other materials, and reduces the light reflected by one. Therefore, not only can one be used as a light-shielding film, but also light reflection can be reduced, so that stray light generated on the substrate can be reduced, and light leakage current generated in the sampling switch when the stray light is irradiated can also be reduced.

本発明に係る電子機器は上記課題を解決するために、上述した本発明の電気光学装置を備えている。   In order to solve the above problems, an electronic apparatus according to the present invention includes the above-described electro-optical device of the present invention.

本発明に係る電子機器によれば、上述した本発明に係る電気光学装置を具備してなるので、高品位の表示が可能な、投射型表示装置、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルなどの各種電子機器を実現できる。また、本発明に係る電子機器として、例えば電子ペーパなどの電気泳動装置等も実現することが可能である。   According to the electronic apparatus according to the present invention, since the electro-optical device according to the present invention described above is provided, a projection display device, a mobile phone, an electronic notebook, a word processor, and a viewfinder type capable of high-quality display. Alternatively, various electronic devices such as a monitor direct-view video tape recorder, a workstation, a videophone, a POS terminal, and a touch panel can be realized. In addition, as an electronic apparatus according to the present invention, for example, an electrophoretic device such as electronic paper can be realized.

本発明のこのような作用及び他の利得は次に説明する実施形態から明らかにされる。   Such an operation and other advantages of the present invention will become apparent from the embodiments described below.

以下、図面を参照しながら、本発明に係る電気光学装置及び電子機器の各実施形態を説明する。本実施形態では、本発明に係る電気光学装置を液晶装置に適用した例を説明する。   Hereinafter, embodiments of an electro-optical device and an electronic apparatus according to the present invention will be described with reference to the drawings. In this embodiment, an example in which the electro-optical device according to the invention is applied to a liquid crystal device will be described.

＜１：電気光学装置＞
＜１−１：電気光学装置の全体構成＞
先ず、図１乃至図３を参照しながら、本実施形態に係る液晶装置の全体構成を説明する。図１は、対向基板側から見た液晶装置の平面図であり、図２は、図１のＩＩ−ＩＩ´断面図である。 <1: Electro-optical device>
<1-1: Overall Configuration of Electro-Optical Device>
First, the overall configuration of the liquid crystal device according to the present embodiment will be described with reference to FIGS. 1 to 3. FIG. 1 is a plan view of the liquid crystal device viewed from the counter substrate side, and FIG. 2 is a cross-sectional view taken along the line II-II ′ of FIG.

図１及び図２において、液晶装置１は、互いに対向するように配置されたＴＦＴアレイ基板１０及び対向基板２０を含んで構成されている。ＴＦＴアレイ基板１０と対向基板２０との間には液晶層５０が封入されており、ＴＦＴアレイ基板１０と対向基板２０とは、本発明の「表示領域」の一具体例である画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。シール材５２は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてＴＦＴアレイ基板１０上に塗布された後、紫外線照射、加熱等により硬化させられたものである。シール材５２中には、ＴＦＴアレイ基板１０と対向基板２０との間隔（基板間ギャップ）を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材が散布されている。シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。但し、このような額縁遮光膜５３の一部又は全部は、ＴＦＴアレイ基板１０側に内蔵遮光膜として設けられてもよい。   1 and 2, the liquid crystal device 1 includes a TFT array substrate 10 and a counter substrate 20 that are arranged to face each other. A liquid crystal layer 50 is sealed between the TFT array substrate 10 and the counter substrate 20, and the TFT array substrate 10 and the counter substrate 20 are image display regions 10a that are specific examples of the “display region” of the present invention. Are adhered to each other by a sealing material 52 provided in a sealing region located around the periphery of the substrate. The sealing material 52 is made of, for example, an ultraviolet curable resin, a thermosetting resin, or the like for bonding the two substrates, and is applied on the TFT array substrate 10 in the manufacturing process and then cured by ultraviolet irradiation, heating, or the like. It is. In the sealing material 52, a gap material such as glass fiber or glass beads for dispersing the distance between the TFT array substrate 10 and the counter substrate 20 (inter-substrate gap) to a predetermined value is dispersed. A light-shielding frame light-shielding film 53 that defines the frame area of the image display region 10a is provided on the counter substrate 20 side in parallel with the inside of the seal region where the seal material 52 is disposed. However, part or all of the frame light shielding film 53 may be provided as a built-in light shielding film on the TFT array substrate 10 side.

ＴＦＴアレイ基板１０上における、画像表示領域１０ａの周辺に位置する周辺領域では、データ線駆動回路１０１、外部回路接続端子１０２及び不図示のサンプルホールド回路が、ＴＦＴアレイ基板１０の一辺に沿って設けられている。走査線駆動回路１０４は、この一辺に隣接する２辺に沿い、且つ、額縁遮光膜５３に覆われるようにして設けられている。更に、このように画像表示領域１０ａの両側に設けられた二つの走査線駆動回路１０４間をつなぐため、ＴＦＴアレイ基板１０の残る一辺に沿い、且つ額縁遮光膜５３に覆われるようにして複数の配線１０５が設けられている。また、ＴＦＴアレイ基板１０及び対向基板２０の間には、両基板間の電気的導通を確保するための上下導通端子１０６が配置されている。   In the peripheral area located on the TFT array substrate 10 around the image display area 10a, the data line driving circuit 101, the external circuit connection terminal 102, and the sample hold circuit (not shown) are provided along one side of the TFT array substrate 10. It has been. The scanning line driving circuit 104 is provided along two sides adjacent to the one side so as to be covered with the frame light shielding film 53. Further, in order to connect the two scanning line driving circuits 104 provided on both sides of the image display region 10 a in this way, a plurality of the light-shielding films 53 are covered along the remaining one side of the TFT array substrate 10. A wiring 105 is provided. Further, between the TFT array substrate 10 and the counter substrate 20, a vertical conduction terminal 106 is arranged for ensuring electrical conduction between the two substrates.

図２において、ＴＦＴアレイ基板１０上には、画素スイッチング用ＴＦＴや各種配線等の上に画素電極９ａが、更にその上から配向膜が形成されている。他方、対向基板２０上の画像表示領域１０ａには、液晶層５０を介して複数の画素電極９ａと対向する対向電極２１が形成されている。即ち、夫々に電圧が印加されることで、画素電極９ａと対向電極２１との間には液晶保持容量が形成される。対向電極２１上には、格子状又はストライプ状の遮光膜２３が形成され、更にその上を配向膜が覆っている。液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。   In FIG. 2, on the TFT array substrate 10, a pixel electrode 9a is formed on a pixel switching TFT and various wirings, and an alignment film is formed thereon. On the other hand, in the image display region 10 a on the counter substrate 20, a counter electrode 21 that faces the plurality of pixel electrodes 9 a through the liquid crystal layer 50 is formed. In other words, a liquid crystal holding capacitor is formed between the pixel electrode 9 a and the counter electrode 21 by applying a voltage to each. On the counter electrode 21, a lattice-shaped or striped light-shielding film 23 is formed, and further, an alignment film covers it. The liquid crystal layer 50 is made of, for example, a liquid crystal in which one or several types of nematic liquid crystals are mixed, and takes a predetermined alignment state between the pair of alignment films.

尚、ここでは図示しないが、ＴＦＴアレイ基板１０上には、データ線駆動回路１０１、走査線駆動回路１０４の他に、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路等が形成されていてもよい。また、対向基板２０の投射光が入射する側及びＴＦＴアレイ基板１０の出射光が出射する側には各々、例えば、ＴＮ（ツイステッドネマティック）モード、ＳＴＮ（スーパーＴＮ）モード、Ｄ−ＳＴＮ（ダブル−ＳＴＮ）モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の方向で配置される。   Although not shown here, in addition to the data line driving circuit 101 and the scanning line driving circuit 104, the TFT array substrate 10 is used for inspecting the quality, defects, and the like of the liquid crystal device during manufacturing or at the time of shipment. An inspection circuit or the like may be formed. Further, for example, the TN (twisted nematic) mode, the STN (super TN) mode, and the D-STN (double- A polarizing film, a retardation film, a polarizing plate, and the like are arranged in a predetermined direction according to an operation mode such as an STN mode or a normally white mode / normally black mode.

＜１−２：電気光学装置の回路構成＞
次に、図３を参照しながら、液晶装置１の主要な回路構成を説明する。ここに、図３は、液晶装置１の要部の回路構成を示したブロック図である。 <1-2: Circuit Configuration of Electro-Optical Device>
Next, the main circuit configuration of the liquid crystal device 1 will be described with reference to FIG. FIG. 3 is a block diagram showing the circuit configuration of the main part of the liquid crystal device 1.

図３において、液晶装置１は、画素電極９ａ、走査線１１ａ、データ線６ａ、走査線駆動回路１０４、データ線駆動回路１０１、及びサンプルホールド回路７を備えている。   In FIG. 3, the liquid crystal device 1 includes a pixel electrode 9 a, a scanning line 11 a, a data line 6 a, a scanning line driving circuit 104, a data line driving circuit 101, and a sample hold circuit 7.

液晶装置１は、例えば石英基板、ガラス基板或いはシリコン基板等からなるＴＦＴアレイ基板１０と対向基板２０（ここでは図示せず）とが液晶層を介して対向配置され、画像表示領域１０ａにおいて区画配列された画素電極９ａに印加する電圧を制御し、液晶層にかかる電界を画素毎に変調する構成となっている。これにより、両基板間の透過光量が制御され、画像が階調表示される。液晶装置１はＴＦＴアクティブマトリクス駆動方式を採り、ＴＦＴアレイ基板１０における画素表示領域１０ａには、マトリクス状に配置された複数の画素電極９ａと、互いに交差して配列された複数の走査線１１ａ及びデータ線６ａとが形成され、画素に対応する画素部が構築されている。尚、ここでは図示しないが、各画素電極９ａとデータ線６ａとの間には、走査線１１ａを介して夫々供給される走査信号に応じて導通、非導通が制御される画素スイッチング用ＴＦＴや、画素電極９ａに印加した電圧を維持するための保持容量が形成されている。また、画像表示領域１０ａの周辺領域には、データ線駆動回路１０１等の駆動回路が形成されている。   In the liquid crystal device 1, for example, a TFT array substrate 10 made of, for example, a quartz substrate, a glass substrate, or a silicon substrate, and a counter substrate 20 (not shown here) are arranged to face each other with a liquid crystal layer interposed therebetween, and are partitioned in an image display region 10 a. The voltage applied to the pixel electrode 9a is controlled to modulate the electric field applied to the liquid crystal layer for each pixel. Thereby, the amount of transmitted light between the two substrates is controlled, and the image is displayed in gradation. The liquid crystal device 1 adopts a TFT active matrix driving method, and a pixel display region 10a in the TFT array substrate 10 includes a plurality of pixel electrodes 9a arranged in a matrix and a plurality of scanning lines 11a arranged in a crossing manner. A data line 6a is formed, and a pixel portion corresponding to the pixel is constructed. Although not shown here, between each pixel electrode 9a and the data line 6a, a pixel switching TFT whose conduction and non-conduction are controlled according to a scanning signal supplied through the scanning line 11a, respectively. A storage capacitor for maintaining the voltage applied to the pixel electrode 9a is formed. In addition, a drive circuit such as the data line drive circuit 101 is formed in the peripheral area of the image display area 10a.

データ線駆動回路１０１は、シフトレジスタ５１、論理回路５２、及び位相差補正回路１０８を備えて構成されている。   The data line driving circuit 101 includes a shift register 51, a logic circuit 52, and a phase difference correction circuit 108.

シフトレジスタ５１は、データ線駆動回路１０１内に入力される所定周期のＸ側クロック信号ＣＬＸ（及びその反転信号ＣＬＸＢ）、シフトレジスタスタート信号ＤＸに基づいて、各段から転送信号Ｐｉ（ｉ＝１、・・・、ｎ）を順次出力するように構成されている。液晶装置１の動作時において、シフトレジスタ５１には、電源ＶＤＤＸ及び該電源より低電位の電源ＶＳＳＸが供給され、シフトレジスタ５１を構成するトランジスタが駆動される。より具体的には、電源ＶＤＤＸは、シフトレジスタ５１を構成するトランジスタのドレインに供給される電源であり、電源ＶＳＳＸは、シフトレジスタ５１を構成するトランジスタのソースに供給される電源である。尚、電源ＶＳＳＸ及びＶＳＳＹは、電源ＶＤＤＸ及びＶＤＤＹより低電位の電源である。   The shift register 51 receives a transfer signal Pi (i = 1) from each stage based on an X-side clock signal CLX (and its inverted signal CLXB) and a shift register start signal DX input into the data line driving circuit 101. ,..., N) are sequentially output. During the operation of the liquid crystal device 1, the shift register 51 is supplied with the power supply VDDX and the power supply VSSX having a lower potential than the power supply, so that the transistors constituting the shift register 51 are driven. More specifically, the power supply VDDX is a power supply that is supplied to the drain of the transistor that forms the shift register 51, and the power supply VSSX is a power supply that is supplied to the source of the transistor that forms the shift register 51. The power supplies VSSX and VSSY are power supplies having a lower potential than the power supplies VDDX and VDDY.

論理回路５２は、パルス幅制限手段を含み、電源ＶＤＤＸ及びＶＳＳＸによって駆動される。論理回路５２は、シフトレジスタ５１から順次出力される転送信号Ｐｉを、ＮＲＧ信号に応じて信号の鈍りが低減されたイネーブル信号ＥＮＢ１乃至ＥＮＢ４に基づいて整形し、それを基にして最終的にサンプリング回路駆動信号Ｓｉを出力する。   The logic circuit 52 includes pulse width limiting means and is driven by the power supplies VDDX and VSSX. The logic circuit 52 shapes the transfer signal Pi sequentially output from the shift register 51 based on the enable signals ENB1 to ENB4 in which the bluntness of the signal is reduced according to the NRG signal, and finally samples based on the signal A circuit drive signal Si is output.

位相差補正回路１０８は、双安定回路を含んでおり、電源ＶＤＤＸ及びＶＳＳＸによって駆動される。位相差補正回路１０８は、反転クロック信号ＣＬＸＢの位相及びクロック信号ＣＬＸの位相間に位相差が生じた場合に、これら信号の位相差を補正する。   The phase difference correction circuit 108 includes a bistable circuit and is driven by the power supplies VDDX and VSSX. When a phase difference occurs between the phase of the inverted clock signal CLXB and the phase of the clock signal CLX, the phase difference correction circuit 108 corrects the phase difference between these signals.

サンプルホールド回路７は、複数のサンプリングスイッチ７２を備えて構成されている。サンプルホールド回路７は、画像信号線２１６を介して供給された画像信号ＶＩＤをサンプリング信号Ｓｉに応じてサンプリングし、データ線６ａに供給する。尚、本実施形態では、１本の画像信号線２１６を介して１系統の画像信号ＶＩＤが供給される場合を例にあげているが、シリアル−パラレル変換によって相展開された複数系統の画像信号が同時に供給されてもよい。このようにシリアルな画像信号を変換して得たパラレルな画像信号を同時供給すると、複数のデータ線を一群とするグループ毎にデータ線６ａへの画像信号入力を行うことができ、駆動周波数を抑えることが可能である。   The sample hold circuit 7 includes a plurality of sampling switches 72. The sample hold circuit 7 samples the image signal VID supplied via the image signal line 216 according to the sampling signal Si, and supplies the sampled data to the data line 6a. In this embodiment, the case where one system image signal VID is supplied via one image signal line 216 is taken as an example, but a plurality of system image signals phase-expanded by serial-parallel conversion are used. May be supplied simultaneously. When parallel image signals obtained by converting serial image signals in this way are supplied simultaneously, image signals can be input to the data lines 6a for each group of a plurality of data lines, and the drive frequency is set. It is possible to suppress.

走査線駆動回路１０４は、走査線駆動回路１０４に入力される所定周期のＹ側クロック信号ＣＬＹ、シフトレジスタスタート信号ＤＹに基づいて、各段から走査信号Ｇｉ（ｉ＝１、・・・、ｎ）を順次出力するように構成されており、電源ＶＤＤＹ及びＶＳＳＹによって駆動される。   The scanning line driving circuit 104 receives scanning signals Gi (i = 1,..., N) from each stage based on the Y-side clock signal CLY and the shift register start signal DY having a predetermined period input to the scanning line driving circuit 104. ) Are sequentially output and driven by power supplies VDDY and VSSY.

＜１−３：画素部の原理的構成＞
次に、図４を参照しながら、液晶装置１の画像表示領域１０ａにおける回路構成を詳細に説明する。図４は、液晶装置１の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図である。 <1-3: Principle Configuration of Pixel Unit>
Next, a circuit configuration in the image display region 10a of the liquid crystal device 1 will be described in detail with reference to FIG. FIG. 4 is an equivalent circuit diagram of various elements, wirings, and the like in a plurality of pixels formed in a matrix that forms the image display area of the liquid crystal device 1.

液晶装置１の画像表示領域１０ａを構成するマトリクス状に形成された複数の画素の夫々には、画素電極９ａと当該画素電極９ａをスイッチング制御するためのＴＦＴ３０とが形成されており、画像信号が供給されるデータ線６ａがＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込まれる画像信号ＶＩＤ１、ＶＩＤ２、・・・、ＶＩＤｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしてもよい。   A pixel electrode 9a and a TFT 30 for controlling the switching of the pixel electrode 9a are formed in each of the plurality of pixels formed in a matrix forming the image display region 10a of the liquid crystal device 1, and an image signal is transmitted. The supplied data line 6 a is electrically connected to the source of the TFT 30. The image signals VID1, VID2,..., VIDn written to the data lines 6a may be supplied line-sequentially in this order, or may be supplied for each group of a plurality of adjacent data lines 6a. It may be.

ＴＦＴ３０のゲートに走査線１１ａが電気的に接続されており、所定のタイミングで、走査線１１ａにパルス的に走査信号Ｇ１、Ｇ２、・・・、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号ＶＩＤ１、ＶＩＤ２、・・・、ＶＩＤｎを所定のタイミングで書き込む。   The scanning line 11a is electrically connected to the gate of the TFT 30, and the scanning signals G1, G2,..., Gm are applied to the scanning line 11a in a pulse-sequential manner in this order at a predetermined timing. It is configured. The pixel electrode 9a is electrically connected to the drain of the TFT 30, and the image signal VID1, VID2,... Supplied from the data line 6a is closed by closing the switch of the TFT 30 as a switching element for a certain period. VIDn is written at a predetermined timing.

画素電極９ａを介して液晶に書き込まれた所定レベルの画像信号ＶＩＤ１、ＶＩＤ２、・・・、ＶＩＤｎは、対向基板に形成された対向電極との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として液晶装置からは画像信号に応じたコントラストをもつ光が出射する。   A predetermined level of image signals VID1, VID2,..., VIDn written to the liquid crystal via the pixel electrode 9a is held for a certain period with the counter electrode formed on the counter substrate. The liquid crystal modulates light and enables gradation display by changing the orientation and order of the molecular assembly depending on the applied voltage level. In the normally white mode, the transmittance for incident light is reduced according to the voltage applied in units of each pixel, and in the normally black mode, the light is incident according to the voltage applied in units of each pixel. The light transmittance is increased, and light having a contrast corresponding to an image signal is emitted from the liquid crystal device as a whole.

ここで保持された画像信号がリークするのを防ぐために、画素電極９ａと対向電極との間に形成される液晶容量と並列に保持容量７０が付加されている。保持容量７０の一方の電極は、画素電極９ａと並列してＴＦＴ３０のドレインに接続され、他方の電極は、定電位となるように、電位固定の容量配線４００に電気的に接続されている。   In order to prevent the image signal held here from leaking, a holding capacitor 70 is added in parallel with the liquid crystal capacitor formed between the pixel electrode 9a and the counter electrode. One electrode of the storage capacitor 70 is connected to the drain of the TFT 30 in parallel with the pixel electrode 9a, and the other electrode is electrically connected to the capacitor wiring 400 having a fixed potential so as to have a constant potential.

＜１−４：画素部の具体的な構成＞
次に、図５乃至図８を参照しながら、液晶装置１の画素部の具体的な構成を説明する。図５乃至図７は、ＴＦＴアレイ基板１０上の画素部に係る部分構成を表す平面図である。図５及び図６の夫々は、後述する積層構造のうち下層部分（図５）と上層部分(図６)に相当する。図７は、積層構造を拡大した平面図であり、図５及び図６を重ね合わせた平面図である。図８は、図５及び図６を重ね合わせたＶＩＩＩ−ＶＩＩＩ´線断面図である。尚、図８では、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材毎に縮尺を異ならしめてある。 <1-4: Specific Configuration of Pixel Unit>
Next, a specific configuration of the pixel portion of the liquid crystal device 1 will be described with reference to FIGS. 5 to 7 are plan views showing a partial configuration relating to the pixel portion on the TFT array substrate 10. Each of FIGS. 5 and 6 corresponds to a lower layer portion (FIG. 5) and an upper layer portion (FIG. 6) in a laminated structure described later. FIG. 7 is an enlarged plan view of the laminated structure, and is a plan view in which FIGS. 5 and 6 are overlapped. FIG. 8 is a sectional view taken along line VIII-VIII ′ in which FIGS. 5 and 6 are overlapped. In FIG. 8, in order to make each layer and each member recognizable on the drawing, the scale is different for each layer and each member.

図５乃至図８では、上述した画素部の各回路要素は、下から順に、走査線１１ａを含む第１層、ＴＦＴ３０等を含む第２層、データ線６ａ等を含む第３層、保持容量７０等を含む第４層、画素電極９ａ等を含む第５層からなる。第１層−第２層間には下地絶縁膜１２、第２層−第３層間には第１層間絶縁膜４１、第３層−第４層間には第２層間絶縁膜４２、第４層−第５層間には第３層間絶縁膜４３がそれぞれ設けられ、前述の各要素間が短絡することを防止している。尚、このうち、第１層から第３層が下層部分として図５に示され、第４層から第５層が上層部分として図６に示されている。   5 to 8, each circuit element of the pixel portion described above includes, in order from the bottom, the first layer including the scanning line 11a, the second layer including the TFT 30 and the like, the third layer including the data line 6a and the like, and the storage capacitor. The fourth layer includes 70 and the like, and the fifth layer includes the pixel electrode 9a and the like. The base insulating film 12 is provided between the first layer and the second layer, the first interlayer insulating film 41 is provided between the second layer and the third layer, and the second interlayer insulating film 42 and the fourth layer are provided between the third layer and the fourth layer. A third interlayer insulating film 43 is provided between the fifth layers to prevent the above-described elements from being short-circuited. Of these, the first to third layers are shown in FIG. 5 as lower layer portions, and the fourth to fifth layers are shown in FIG. 6 as upper layer portions.

（第１層の構成―走査線等―）
第１層は、走査線１１ａで構成されている。走査線１１ａは、図５のＸ方向に沿って延びる本線部と、データ線６ａが延在する図５中のＹ方向に延びる突出部とからなる形状にパターニングされている。走査線１１ａは、例えば導電性ポリシリコンからなり、その他にもチタン（Ｔｉ）、クロム（Ｃｒ）、タングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）等の高融点金属のうちの少なくとも一つを含む金属単体、合金、金属シリサイド、ポリシリサイド又はこれらの積層体等により形成することができる。本実施形態では特に、走査線１１ａは、ＴＦＴ３０の下層側に、チャネル領域１ａ´に対向する領域を含むように配置された導電膜である。したがって、走査線１１ａは、ＴＦＴアレイ基板１０における裏面反射や、液晶装置をライトバルブとして用いて複板式のプロジェクタを構築した場合に、他の液晶装置から発せられプリズム等の合成光学系を突き抜けてくる光等の戻り光について、チャネル領域１ａ´を下層側から遮光できる。 (Structure of the first layer-scanning lines, etc.)
The first layer is composed of scanning lines 11a. The scanning line 11a is patterned into a shape including a main line portion extending along the X direction in FIG. 5 and a protruding portion extending in the Y direction in FIG. 5 where the data line 6a extends. The scanning line 11a is made of, for example, conductive polysilicon, and at least one of refractory metals such as titanium (Ti), chromium (Cr), tungsten (W), tantalum (Ta), and molybdenum (Mo). It is possible to form a single metal containing one metal, an alloy, metal silicide, polysilicide, or a laminate thereof. In the present embodiment, in particular, the scanning line 11a is a conductive film arranged on the lower layer side of the TFT 30 so as to include a region facing the channel region 1a ′. Therefore, the scanning line 11a penetrates through a synthetic optical system such as a prism emitted from another liquid crystal device when a backside reflection on the TFT array substrate 10 or a double plate projector is constructed using the liquid crystal device as a light valve. For return light such as incoming light, the channel region 1a ′ can be shielded from the lower layer side.

（第２層の構成―ＴＦＴ等―）
第２層は、ＴＦＴ３０を含んで構成されている。ＴＦＴ３０は、例えばＬＤＤ（Lightly Doped Drain）構造とされ、ゲート電極３ａ、半導体層１ａ、ゲート電極３ａと半導体層１ａを絶縁するゲート絶縁膜を含んだ絶縁膜２を備えている。ゲート電極３ａは、例えば導電性ポリシリコンで形成される。半導体層１ａは、例えばポリシリコンからなり、チャネル領域１ａ´、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ、並びに高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅからなる。尚、ＴＦＴ３０は、ＬＤＤ構造を有しているほうが好ましいが、低濃度ソース領域１ｂ、低濃度ドレイン領域１ｃに不純物打ち込みを行わないオフセット構造であってもよいし、ゲート電極３ａをマスクとして不純物を高濃度に打ち込んで高濃度ソース領域及び高濃度ドレイン領域を形成する自己整合型のＴＦＴであってもよい。 (Second layer configuration-TFT, etc.)
The second layer is configured including the TFT 30. The TFT 30 has an LDD (Lightly Doped Drain) structure, for example, and includes a gate electrode 3a, a semiconductor layer 1a, and an insulating film 2 including a gate insulating film that insulates the gate electrode 3a from the semiconductor layer 1a. The gate electrode 3a is made of, for example, conductive polysilicon. The semiconductor layer 1a is made of, for example, polysilicon, and includes a channel region 1a ′, a low concentration source region 1b and a low concentration drain region 1c, and a high concentration source region 1d and a high concentration drain region 1e. The TFT 30 preferably has an LDD structure. However, the TFT 30 may have an offset structure in which no impurity is implanted into the lightly doped source region 1b and the lightly doped drain region 1c, or impurities may be doped using the gate electrode 3a as a mask. A self-aligned TFT that forms a high concentration source region and a high concentration drain region by implanting at a high concentration may be used.

ＴＦＴ３０のゲート電極３ａは、その一部分３ｂにおいて、下地絶縁膜１２に形成されたコンタクトホール１２ｃｖを介して走査線１１ａに電気的に接続されている。下地絶縁膜１２は、例えばシリコン酸化膜等からなり、第１層と第２層の層間絶縁機能の他、ＴＦＴアレイ基板１０の全面に形成されることで、基板表面の研磨による荒れや汚れ等が惹き起こすＴＦＴ３０の素子特性の変化を防止する機能を有している。尚、本実施形態に係るＴＦＴ３０は、トップゲート型であるが、ボトムゲート型であってもかまわない。   The gate electrode 3a of the TFT 30 is electrically connected to the scanning line 11a through a contact hole 12cv formed in the base insulating film 12 in a part 3b thereof. The base insulating film 12 is made of, for example, a silicon oxide film, and is formed on the entire surface of the TFT array substrate 10 in addition to the interlayer insulating function between the first layer and the second layer. Has a function of preventing changes in the element characteristics of the TFT 30 caused by the above. The TFT 30 according to the present embodiment is a top gate type, but may be a bottom gate type.

（第３層の構成―データ線等―）
第３層は、データ線６ａ及び中継層６００を含んで構成されている。 (3rd layer configuration-data lines, etc.)
The third layer includes the data line 6a and the relay layer 600.

データ線６ａは、アルミニウム等の金属膜を含む単層或いは多層構造を有する金属膜である。また、データ線６ａは、下から順にアルミニウム、窒化チタン、窒化シリコンの３層膜として形成されていてもよい。データ線６ａは、ＴＦＴ３０のチャネル領域１ａ´を部分的に覆うように形成されている。このため、チャネル領域１ａ´に近接配置可能なデータ線６ａによって、上層側からの入射光に対して、ＴＦＴ３０のチャネル領域１ａ´を遮光できる。データ線６ａは、第１層間絶縁膜４１を貫通するコンタクトホール８１を介して、ＴＦＴ３０の高濃度ソース領域１ｄと電気的に接続されている。   The data line 6a is a metal film having a single layer or multilayer structure including a metal film such as aluminum. The data line 6a may be formed as a three-layer film of aluminum, titanium nitride, and silicon nitride in order from the bottom. The data line 6 a is formed so as to partially cover the channel region 1 a ′ of the TFT 30. For this reason, the channel region 1a ′ of the TFT 30 can be shielded against incident light from the upper layer side by the data line 6a that can be disposed close to the channel region 1a ′. The data line 6 a is electrically connected to the high concentration source region 1 d of the TFT 30 through a contact hole 81 that penetrates the first interlayer insulating film 41.

中継層６００は、データ線６ａと同一膜として形成されている。中継層６００とデータ線６ａとは、図５に示したように、夫々が分断されるように形成されている。中継層６００は、第１層間絶縁膜４１を貫通するコンタクトホール８３を介して、ＴＦＴ３０の高濃度ドレイン領域１ｅと電気的に接続されている。   The relay layer 600 is formed as the same film as the data line 6a. As shown in FIG. 5, the relay layer 600 and the data line 6a are formed so as to be separated from each other. The relay layer 600 is electrically connected to the high-concentration drain region 1 e of the TFT 30 through a contact hole 83 that penetrates the first interlayer insulating film 41.

第１層間絶縁膜４１は、例えばＮＳＧ（ノンシリケートガラス）によって形成されている。その他、第１層間絶縁膜４１には、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）等のシリケートガラス、窒化シリコンや酸化シリコン等を用いることができる。   The first interlayer insulating film 41 is made of, for example, NSG (non-silicate glass). In addition, for the first interlayer insulating film 41, silicate glass such as PSG (phosphorus silicate glass), BSG (boron silicate glass), BPSG (boron phosphorus silicate glass), silicon nitride, silicon oxide, or the like can be used.

（第４層の構成―保持容量等―）
第４層は、保持容量７０を含んで構成されている。保持容量７０は、容量電極３００と下部電極７１とが誘電体膜７５を介して対向配置された構成となっている。容量電極３００の延在部は、第２層間絶縁膜４２を貫通するコンタクトホール８４を介して、中継層６００と電気的に接続されている。 (Fourth layer configuration-holding capacity, etc.)
The fourth layer is configured to include the storage capacitor 70. The storage capacitor 70 has a configuration in which a capacitor electrode 300 and a lower electrode 71 are disposed to face each other with a dielectric film 75 interposed therebetween. The extending portion of the capacitor electrode 300 is electrically connected to the relay layer 600 through a contact hole 84 that penetrates the second interlayer insulating film 42.

容量電極３００及び下部電極７１は、例えば、Ａｌ、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ等の金属のうち少なくとも一種の金属を含む単層或いは多層構造を有する金属膜である。また容量電極３００及び下部電極７１は、合金、金属シリサイド、ポリシリサイド、ナイトライドこれらを積層したものであってもよい。データ線６ａ上に層間絶縁膜４２を介してＴＦＴ３０に近接して配置された保持容量７０は、上層側からの入射光に対してＴＦＴ３０のチャネル領域１ａ´を確実に遮光できる。   The capacitor electrode 300 and the lower electrode 71 are metal films having a single layer or a multilayer structure including at least one metal among metals such as Al, Ti, Cr, W, Ta, and Mo, for example. Further, the capacitor electrode 300 and the lower electrode 71 may be formed by stacking alloys, metal silicides, polysilicides, and nitrides. The storage capacitor 70 disposed on the data line 6a in the vicinity of the TFT 30 via the interlayer insulating film 42 can reliably shield the channel region 1a ′ of the TFT 30 against incident light from the upper layer side.

加えて、図６に示すように、容量電極３００は、ＴＦＴアレイ基板１０上で平面的に見て、下部電極７１よりも小さい領域に形成されている。即ち、下部電極７１の縁付近において、誘電体膜７５を介して対向する側に容量電極３００が形成されていないので、縁付近における製造不良でショートが生じる可能性や、電界集中により欠陥が生じる可能性を低減できる。   In addition, as shown in FIG. 6, the capacitor electrode 300 is formed in a region smaller than the lower electrode 71 when viewed in plan on the TFT array substrate 10. That is, since the capacitor electrode 300 is not formed near the edge of the lower electrode 71 through the dielectric film 75, a short circuit may occur due to a manufacturing failure near the edge, or a defect may occur due to electric field concentration. The possibility can be reduced.

図６に示すように、誘電体膜７５は、ＴＦＴアレイ基板１０上で平面的に見て画素毎の開口領域の間隙に位置する非開口領域に形成されている。即ち、誘電体膜７５は、開口領域に殆ど形成されていない。よって、誘電体膜７５が、仮に不透明な膜であっても、開口領域における光の透過率を低下させないで済む。従って、誘電体膜７５は、透過率を考慮せず、誘電率が高いシリコン窒化膜等から形成されている。このため更に、誘電体膜７５は、水分や湿気を防ぐための膜としても機能させることが可能となり、耐水性、耐湿性を高めることも可能となる。尚、誘電体膜としては、シリコン窒化膜の他、例えば、酸化ハフニュウム（ＨｆＯ２）、アルミナ（Ａｌ２Ｏ３）、酸化タンタル（Ｔａ２Ｏ５）等の単層膜又は多層膜を用いてもよい。 As shown in FIG. 6, the dielectric film 75 is formed in a non-opening region located in the gap between the opening regions for each pixel when viewed in plan on the TFT array substrate 10. That is, the dielectric film 75 is hardly formed in the opening region. Therefore, even if the dielectric film 75 is an opaque film, it is not necessary to reduce the light transmittance in the opening region. Therefore, the dielectric film 75 is formed of a silicon nitride film or the like having a high dielectric constant without considering the transmittance. For this reason, the dielectric film 75 can also function as a film for preventing moisture and moisture, and can also improve water resistance and moisture resistance. In addition to the silicon nitride film, for example, a single layer film or a multilayer film such as hafnium oxide (HfO 2 ), alumina (Al 2 O 3 ), tantalum oxide (Ta 2 O 5 ), or the like is used as the dielectric film. Also good.

（第５層の構成―画素電極等―）
第４層の全面には第３層間絶縁膜４３が形成され、更にその上に、第５層として画素電極９ａが形成されている。第３層間絶縁膜４３は、例えばＮＳＧによって形成されている。その他、第３層間絶縁膜４３には、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス、窒化シリコンや酸化シリコン等を用いることができる。第３層間絶縁膜４３の表面は、第２層間絶縁膜４２と同様にＣＭＰ等の平坦化処理がなされている。 (Fifth layer configuration-pixel electrode, etc.)
A third interlayer insulating film 43 is formed on the entire surface of the fourth layer, and a pixel electrode 9a is formed thereon as a fifth layer. The third interlayer insulating film 43 is made of, for example, NSG. In addition, the third interlayer insulating film 43 can be made of silicate glass such as PSG, BSG, or BPSG, silicon nitride, silicon oxide, or the like. The surface of the third interlayer insulating film 43 is subjected to a planarization process such as CMP similarly to the second interlayer insulating film 42.

画素電極９ａ（図６中、破線９ａ´で輪郭が示されている）は、縦横に区画配列された画素領域の各々に配置され、その境界にデータ線６ａ及び走査線１１ａが格子状に配列するように形成されている（図５及び図６参照）。画素電極９ａは、例えばＩＴＯ（Indium Tin Oxide）等の透明導電膜からなる。   The pixel electrode 9a (the outline is indicated by a broken line 9a 'in FIG. 6) is arranged in each of the pixel areas partitioned and arranged vertically and horizontally, and the data lines 6a and the scanning lines 11a are arranged in a grid at the boundary. (See FIGS. 5 and 6). The pixel electrode 9a is made of a transparent conductive film such as ITO (Indium Tin Oxide).

画素電極９ａは、層間絶縁膜４３を貫通するコンタクトホール８５を介して、容量電極３００の延在部と電気的に接続されている（図８参照）。よって、画素電極９ａの直下の導電膜である容量電極３００の電位は、画素電位となっている。従って、液晶装置１の動作時に、画素電極９ａとその下層の導電膜との間の寄生容量により、画素電位が悪影響を受けることはない。   The pixel electrode 9a is electrically connected to the extending portion of the capacitor electrode 300 through a contact hole 85 that penetrates the interlayer insulating film 43 (see FIG. 8). Therefore, the potential of the capacitor electrode 300 which is the conductive film directly below the pixel electrode 9a is the pixel potential. Accordingly, when the liquid crystal device 1 is operated, the pixel potential is not adversely affected by the parasitic capacitance between the pixel electrode 9a and the conductive film thereunder.

更に上述したように、容量電極３００の延在部及び中継層６００と、中継層６００及びＴＦＴ３０の高濃度ドレイン領域１ｅとは、夫々コンタクトホール８４及び８３を介して、電気的に接続されている。即ち、画素電極９ａとＴＦＴ３０の高濃度ドレイン領域１ｅとは、中継層６００及び容量電極３００の延在部を中継して電気的に接続されている。従って、画素電極及びドレイン間の層間距離が長くて一つのコンタクトホールで両者間を接続するのが困難となる事態を回避できる。しかも、積層構造及び製造工程の複雑化を招かない。画素電極９ａの上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。以上が、ＴＦＴアレイ基板１０側の画素部の構成である。   Further, as described above, the extended portion of the capacitor electrode 300 and the relay layer 600 are electrically connected to the relay layer 600 and the high-concentration drain region 1e of the TFT 30 through the contact holes 84 and 83, respectively. . That is, the pixel electrode 9a and the high concentration drain region 1e of the TFT 30 are electrically connected through the relay layer 600 and the extended portion of the capacitor electrode 300. Accordingly, it is possible to avoid a situation in which it is difficult to connect the pixel electrode and the drain with a single contact hole due to a long interlayer distance. In addition, the laminated structure and the manufacturing process are not complicated. An alignment film 16 that has been subjected to a predetermined alignment process such as a rubbing process is provided above the pixel electrode 9a. The above is the configuration of the pixel portion on the TFT array substrate 10 side.

他方、対向基板２０には、その対向面の全面に対向電極２１が設けられており、更にその上（図８では対向電極２１の下側）に配向膜２２が設けられている。対向電極２１は、画素電極９ａと同様、例えばＩＴＯ膜等の透明導電性膜からなる。尚、対向基板２０と対向電極２１の間には、ＴＦＴ３０における光リーク電流の発生等を防止するため、少なくともＴＦＴ３０と正対する領域を覆うように遮光膜２３が設けられている。   On the other hand, the counter substrate 20 is provided with a counter electrode 21 on the entire surface of the counter substrate 20, and an alignment film 22 is further provided thereon (under the counter electrode 21 in FIG. 8). As with the pixel electrode 9a, the counter electrode 21 is made of a transparent conductive film such as an ITO film. A light-shielding film 23 is provided between the counter substrate 20 and the counter electrode 21 so as to cover at least a region facing the TFT 30 in order to prevent generation of light leakage current in the TFT 30.

このように構成されたＴＦＴアレイ基板１０と対向基板２０の間には、液晶層５０が設けられている。液晶層５０は、基板１０及び２０の周縁部をシール材により封止して形成した空間に液晶を封入して形成される。液晶層５０は、画素電極９ａと対向電極２１との間に電界が印加されていない状態において、ラビング処理等の配向処理が施された配向膜１６及び配向膜２２によって、所定の配向状態をとるようになっている。   A liquid crystal layer 50 is provided between the TFT array substrate 10 thus configured and the counter substrate 20. The liquid crystal layer 50 is formed by sealing liquid crystal in a space formed by sealing the peripheral portions of the substrates 10 and 20 with a sealing material. The liquid crystal layer 50 takes a predetermined alignment state by the alignment film 16 and the alignment film 22 that have been subjected to an alignment process such as a rubbing process in a state where an electric field is not applied between the pixel electrode 9 a and the counter electrode 21. It is like that.

以上説明した画素部の構成は、図５及び図６に示すように、各画素部に共通である。前述の画像表示領域１０ａ（図１参照）には、かかる画素部が周期的に形成されていることになる。他方、このような液晶装置１では、画像表示領域１０ａの周囲に位置する周辺領域に、図１及び図２を参照して説明したように、走査線駆動回路１０４及びデータ線駆動回路１０１等の駆動回路が形成されている。   The configuration of the pixel portion described above is common to each pixel portion as shown in FIGS. Such pixel portions are periodically formed in the image display region 10a (see FIG. 1). On the other hand, in such a liquid crystal device 1, as described with reference to FIGS. 1 and 2, the scanning line driving circuit 104, the data line driving circuit 101, and the like are provided in the peripheral area located around the image display area 10 a. A drive circuit is formed.

＜１−５：サンプリングスイッチの具体的な構成＞
次に、図９乃至図１２を参照しながら、サンプリングスイッチ７２の具体的な構成を説明する。図９は、サンプリングスイッチ７２の平面図である。図１０は、図９のＸ−Ｘ´線断面図である。図１１は、本実施形態に係る液晶装置が備えるサンプリングスイッチの比較例の構成を示す断面図であって、図１０の比較対象となる断面図である。 <1-5: Specific configuration of sampling switch>
Next, a specific configuration of the sampling switch 72 will be described with reference to FIGS. 9 to 12. FIG. 9 is a plan view of the sampling switch 72. 10 is a cross-sectional view taken along line XX ′ in FIG. FIG. 11 is a cross-sectional view showing a configuration of a comparative example of the sampling switch provided in the liquid crystal device according to the present embodiment, and is a cross-sectional view to be compared with FIG.

図９及び図１０において、液晶装置１は、画像信号線２１６に電気的に接続されたソース電極１７２ｓ、データ線６ａに電気的に接続されたドレイン電極１７２ｄ、論理回路５２に電気的に接続されたゲート電極１７２ｇ、及びチャネル領域を含む半導体層１７２ａを有するサンプリングスイッチ７２と、遮光部１７４を構成する遮光膜１７４ａ及び１７４ｂとを備えている。   9 and 10, the liquid crystal device 1 is electrically connected to a source electrode 172 s electrically connected to the image signal line 216, a drain electrode 172 d electrically connected to the data line 6 a, and a logic circuit 52. A sampling switch 72 having a gate electrode 172g and a semiconductor layer 172a including a channel region, and light shielding films 174a and 174b constituting the light shielding portion 174.

サンプリングスイッチ７２は、ゲート電極１７２ｇに供給されたサンプリング信号Ｓｉによってオンオフが切り換えられるＴＦＴであり、サンプリング信号Ｓｉの供給に応じて、画像信号ＶＩＤをデータ線６ａに供給する。ＴＦＴアレイ基板１０上において、ソース線の一部として形成されたソース電極１７２ｓと、ドレイン線の一部として形成されたドレイン電極１７２ｄとは、ゲート線の一部であるゲート電極３ａの上層側に設けられている。ソース電極１７２ｓ及びドレイン電極１７２ｄの夫々は、コンタクトホール１７３ｓ及び１７３ｄの夫々を介して、半導体層１７２ａのソース領域及びドレイン領域の夫々に電気的に接続されている。尚、半導体層１７２ａは、画素毎に形成されたＴＦＴ３０の一部である半導体層１ａと同層に形成されており、半導体層１ａを形成する工程と共通の工程によって形成されている。   The sampling switch 72 is a TFT that is turned on and off by the sampling signal Si supplied to the gate electrode 172g, and supplies the image signal VID to the data line 6a in response to the supply of the sampling signal Si. On the TFT array substrate 10, the source electrode 172 s formed as a part of the source line and the drain electrode 172 d formed as a part of the drain line are formed on the upper layer side of the gate electrode 3 a that is a part of the gate line. Is provided. The source electrode 172s and the drain electrode 172d are electrically connected to the source region and the drain region of the semiconductor layer 172a through the contact holes 173s and 173d, respectively. The semiconductor layer 172a is formed in the same layer as the semiconductor layer 1a which is a part of the TFT 30 formed for each pixel, and is formed by a process common to the process of forming the semiconductor layer 1a.

図１０において、遮光膜１７４ａは、本発明の「第１導電膜」の一例であり、ソース電極１７２ｓ及びドレイン電極１７２ｄと、ゲート電極３ａとの間に形成されている。より具体的には、ＴＦＴアレイ基板１０上におけるサンプルホールド回路７が配置される領域において、ソース電極１７２ｓ及びドレイン電極１７２ｄは、第１層間絶縁膜４１を構成する絶縁膜４１ａ及び４１ｂのうち上層側に位置する絶縁膜４１ｂ上に形成されており、遮光膜１７４ａは、絶縁膜４１ａ上に形成されている。   In FIG. 10, the light shielding film 174a is an example of the “first conductive film” in the present invention, and is formed between the source electrode 172s and the drain electrode 172d and the gate electrode 3a. More specifically, in the region where the sample hold circuit 7 is disposed on the TFT array substrate 10, the source electrode 172 s and the drain electrode 172 d are the upper layers of the insulating films 41 a and 41 b constituting the first interlayer insulating film 41. The light shielding film 174a is formed on the insulating film 41a.

遮光膜１７４ｂは、本発明に係る「第２遮光膜」の一例であり、ソース電極１７２ｓ及びドレイン電極１７２ｄ上に形成された第２層間絶縁膜４２上に形成されている。遮光膜１７４ａ及び１７４ｂは、平面的に見てソース電極１７２ｓ及びドレイン電極１７２ｄを互いに隔てる隙間に重なるように形成されている。   The light shielding film 174b is an example of the “second light shielding film” according to the present invention, and is formed on the second interlayer insulating film 42 formed on the source electrode 172s and the drain electrode 172d. The light shielding films 174a and 174b are formed so as to overlap with a gap separating the source electrode 172s and the drain electrode 172d from each other when seen in a plan view.

ここで、図１１に示す液晶装置１の比較例では、遮光膜１７４ａ及び１７４ｂが形成されていないため、ソース電極１７２ｓ及びドレイン電極１７２ｄを互いに隔てる隙間を介してサンプリングスイッチに入射光が照射されてしまう。したがって、サンプリングスイッチを構成するＴＦＴのチャネル領域を含む半導体層に入射光が照射され、光リーク電流が発生してしまう。   Here, in the comparative example of the liquid crystal device 1 shown in FIG. 11, since the light shielding films 174a and 174b are not formed, the sampling switch is irradiated with incident light through a gap separating the source electrode 172s and the drain electrode 172d from each other. End up. Therefore, incident light is irradiated to the semiconductor layer including the channel region of the TFT constituting the sampling switch, and a light leakage current is generated.

そこで、液晶装置１では、図１０に示すように、図中上側から入射する入射光が半導体層１７２ａに照射されないように遮光膜１７４ａ及び１７４ｂが遮光する。したがって、サンプリングスイッチ７２に光が照射されることによって生じる光リーク電流が低減される。これにより、複数のサンプリングスイッチ７２の夫々の間において、画像信号に対応した電位を変動させる電荷の移動が低減される。遮光膜１７４ａ及び１７４ｂによれば、サンプリングスイッチ７２に生じる光リーク電流を低減できるため、画像表示領域１０ａに画像を表示した際に生じる横クロストーク等の表示不良を低減することが可能である。   Therefore, in the liquid crystal device 1, as shown in FIG. 10, the light shielding films 174a and 174b shield the light incident from the upper side in the drawing so that the semiconductor layer 172a is not irradiated. Therefore, the light leakage current generated when the sampling switch 72 is irradiated with light is reduced. Thereby, the movement of the electric charge which fluctuates the electric potential corresponding to the image signal between the plurality of sampling switches 72 is reduced. According to the light shielding films 174a and 174b, the light leakage current generated in the sampling switch 72 can be reduced, so that it is possible to reduce display defects such as lateral crosstalk that occurs when an image is displayed in the image display region 10a.

また、遮光膜１７４ａ及び１７４ｂは、導電性を有している。加えて、遮光膜１７４ａ及び１７４ｂは、電源ＶＤＤＸ、ＶＳＳＸ、ＶＤＤＹ、及びＶＳＳＹから選択された電源をデータ線駆動回路１０１を含む周辺回路に供給する電源線と電気的に接続されている。したがって、電源線を介して供給された電源の電位と、ソース電極１７２ｓ及びドレイン電極１７２ｄの夫々の電位との電位差に応じて、遮光膜１７４ａ及び１７４ｂと、ソース電極１７２ｓ及びドレイン電極１７２ｄの夫々との間に電界が発生する。このような電界によれば、ソース電極１７２ｓ及びドレイン電極１７２ｄ間に生じる結合容量を低減できる。したがって、遮光膜１７４ａ及び１７４ｂによれば、横クロストークの一因と考えられるソース電極１７２ｓ及びドレイン電極１７２ｄ間に生じる結合容量を低減でき、光リーク電流のみを低減する場合に比べて、より一層横クロストーク等の表示不良の発生を低減できる。   Further, the light shielding films 174a and 174b have conductivity. In addition, the light shielding films 174 a and 174 b are electrically connected to power supply lines that supply a power supply selected from the power supplies VDDX, VSSX, VDDY, and VSSY to peripheral circuits including the data line driving circuit 101. Therefore, the light shielding films 174a and 174b, the source electrode 172s, and the drain electrode 172d, respectively, according to the potential difference between the potential of the power supplied through the power supply line and the potentials of the source electrode 172s and the drain electrode 172d. An electric field is generated in between. Such an electric field can reduce the coupling capacitance generated between the source electrode 172s and the drain electrode 172d. Therefore, according to the light shielding films 174a and 174b, it is possible to reduce the coupling capacitance generated between the source electrode 172s and the drain electrode 172d, which is considered to be a cause of the lateral crosstalk, and much more than the case where only the light leakage current is reduced. The occurrence of display defects such as lateral crosstalk can be reduced.

特に、遮光膜１７４ａ及び１７４ｂによれば、サンプルホールド回路７を含む周辺回路の小型化の要請に伴って増大する虞のあるソース電極１７２ｓ及びドレイン電極１７２ｄ間の結合容量を低減できるため、ＴＦＴアレイ基板１０上において画像表示領域１０ａを拡げることができると共に、結合容量を一因として生じる横クロストーク等の表示不良を低減できる。   In particular, according to the light shielding films 174a and 174b, the coupling capacitance between the source electrode 172s and the drain electrode 172d, which may increase with a request for downsizing of the peripheral circuit including the sample hold circuit 7, can be reduced. The image display area 10a can be expanded on the substrate 10, and display defects such as lateral crosstalk caused by the coupling capacitance can be reduced.

尚、本実施形態では、遮光膜１７４ａ及び１７４ｂの両方を備えた液晶装置１を例に挙げたが、液晶装置１は、遮光膜１７４ａ及び１７４ｂの少なくとも一方を備えていればよい。このような場合でも、ソース電極１７２ｓ及びドレイン電極１７２ｄを互いに隔てる隙間に重なるように遮光膜が形成されていない場合に比べて、光リーク電流及び結合容量の夫々を低減する効果は相応に得られる。   In the present embodiment, the liquid crystal device 1 including both the light shielding films 174a and 174b has been described as an example. However, the liquid crystal device 1 may include at least one of the light shielding films 174a and 174b. Even in such a case, as compared with the case where the light shielding film is not formed so as to overlap the gap separating the source electrode 172s and the drain electrode 172d, the effects of reducing the light leakage current and the coupling capacitance can be obtained accordingly. .

遮光膜１７４ａ及び１７４ｂの両方、或いは、遮光膜１７４ａ及び１７４ｂの一方は、電源ＶＤＤＸ、ＶＳＳＸ、ＶＤＤＹ及びＶＳＳＹのうち最も低い電源を供給する電源線に電気的に接続されているほうが好ましい。より具体的には、遮光膜１７４ａ及び１７４ｂの両方、或いは、遮光膜１７４ａ及び１７４ｂの一方は、一般的に電源ＶＤＤＸ及びＶＤＤＹより低い電位である電源ＶＳＳＸ或いはＶＳＳＹの一方の電源を供給する電源線に電気的に接続されているほうがよい。   It is preferable that both the light shielding films 174a and 174b or one of the light shielding films 174a and 174b is electrically connected to a power supply line that supplies the lowest power supply among the power supplies VDDX, VSSX, VDDY, and VSSY. More specifically, both of the light shielding films 174a and 174b or one of the light shielding films 174a and 174b supplies a power supply line that supplies one of the power supply VSSX and VSSY, which is generally at a lower potential than the power supplies VDDX and VDDY. It is better to be connected electrically.

ここで、画素電極９ａに対向するように配置された対向電極２１に供給された共通電位ＬＣＣ（図３参照）を遮光膜１７４ａ等に供給することも考えられるが、対向電極２１及び遮光膜１７４ａ等を電気的に接続することによって、対向電極２１に共通電位を変動させるノイズが乗り易くなる。したがって、共通電位に比べてノイズによる影響が小さい電源のうち最も低い電位を有する電源ＶＳＳＸ又はＶＳＳＹを遮光膜１７４ａ等に供給することによって、液晶装置１の表示品位が低下することを避けることが可能である。   Here, the common potential LCC (see FIG. 3) supplied to the counter electrode 21 disposed so as to face the pixel electrode 9a may be supplied to the light shielding film 174a and the like, but the counter electrode 21 and the light shielding film 174a are also considered. Etc. are electrically connected to the counter electrode 21 so that noise that fluctuates the common potential is easily applied. Therefore, it is possible to avoid deterioration of the display quality of the liquid crystal device 1 by supplying the power supply VSSX or VSSY having the lowest potential among the power supplies that are less affected by noise than the common potential to the light shielding film 174a and the like. It is.

また、遮光膜１７４ｂは、容量電極３００と同層に形成されているため、容量電極３００を形成する工程と共通の工程によって形成される。したがって、本実施形態に係る液晶装置１によれば、横クロストークが低減された液晶装置１を製造するプロセスを簡便にすることが可能である。   Further, since the light shielding film 174b is formed in the same layer as the capacitor electrode 300, the light shielding film 174b is formed by a process common to the process of forming the capacitor electrode 300. Therefore, according to the liquid crystal device 1 according to the present embodiment, the process for manufacturing the liquid crystal device 1 with reduced lateral crosstalk can be simplified.

このような遮光膜１７４ｂは、ＴｉＮ層及びＡｌ層が相互に積層された多層構造を有して構成されているほうが好ましい。このような多層構造を有する遮光膜１７４ｂによれば、ＡＬ層は、ＴＦＴアレイ基板１０上に形成される他の金属膜に比べて電気抵抗が小さいため、遮光膜１７４ｂに電気的に接続された電源線に乗るノイズを低減できる。また、ＴｉＮ層は、光反射率が他の材料を用いた場合に比べて低いため、遮光膜１７４ｂが単に入射光を遮光するだけでなく、光反射を低減する反射防止膜としても機能する。このような遮光膜１７４ｂによれば、光反射によってＴＦＴアレイ基板１０上に生じる迷光を低減でき、該迷光が照射されることによってサンプリングスイッチ７２に発生する光リーク電流も低減できる。   Such a light shielding film 174b is preferably configured to have a multilayer structure in which a TiN layer and an Al layer are stacked on each other. According to the light-shielding film 174b having such a multilayer structure, the AL layer is electrically connected to the light-shielding film 174b because it has a lower electrical resistance than other metal films formed on the TFT array substrate 10. Noise on the power line can be reduced. Further, since the TiN layer has a lower light reflectivity than when other materials are used, the light shielding film 174b not only simply shields incident light but also functions as an antireflection film for reducing light reflection. According to such a light shielding film 174b, stray light generated on the TFT array substrate 10 due to light reflection can be reduced, and a light leakage current generated in the sampling switch 72 when the stray light is irradiated can also be reduced.

このように、本実施形態に係る液晶装置によれば、サンプリングスイッチ７２に発生する光リーク電流と、ソース電極１７２ｓ及びドレイン電極１７２ｄ間に生じる結合容量を低減できるため、横クロストーク等の表示不良を低減することが可能であり、表示品位に優れた液晶装置を提供できる。   As described above, according to the liquid crystal device according to the present embodiment, the optical leakage current generated in the sampling switch 72 and the coupling capacitance generated between the source electrode 172s and the drain electrode 172d can be reduced. Can be reduced, and a liquid crystal device with excellent display quality can be provided.

（変形例）
次に、図１２を参照しながら、本実施形態に係る液晶装置１の変形例を説明する。図１２は、本実施形態に係る液晶装置１が備えるサンプリングスイッチの変形例の構成を示した断面図である。尚、以下では、上述した液晶装置１と共通する部分に共通の参照符号を付し、詳細な説明を省略する。 (Modification)
Next, a modification of the liquid crystal device 1 according to the present embodiment will be described with reference to FIG. FIG. 12 is a cross-sectional view illustrating a configuration of a modified example of the sampling switch provided in the liquid crystal device 1 according to the present embodiment. In the following description, common reference numerals are assigned to portions common to the liquid crystal device 1 described above, and detailed description thereof is omitted.

本例に係る液晶装置は、本発明の「遮光部」の一例を構成する遮光膜１７４ａと、透明な導電膜１７４ｃとを備えている。遮光膜１７４ａは、本発明の「第１遮光膜」の一例である。導電膜１７４ｃは、ソース電極１７２ｓ及びドレイン電極１７２ｄの上層側において、これら電極を互いに隔てる隙間に重なるように形成されている。遮光膜１７４ａは、ソース電極１７２ｓ及びドレイン電極１７２ｄを互いに隔てる隙間に重なるように、これら電極とゲート電極１７２ｇとの間に形成されている。したがって、遮光膜１７４ａが、入射光が照射されないように半導体層１７２ａを遮光する。加えて、遮光膜１７４ａ及び導電膜１７４ｃによって、ソース電極１７２ｓ及びドレイン電極１７２ｄ間に生じる結合容量が低減される。このように、遮光膜１７４ａ及び導電膜１７４ｃによれば、画像表示領域１０ａに画像を表示した際に生じる横クロストーク等の表示不良を低減できる。   The liquid crystal device according to this example includes a light-shielding film 174a that constitutes an example of the “light-shielding portion” of the present invention, and a transparent conductive film 174c. The light shielding film 174a is an example of the “first light shielding film” in the present invention. The conductive film 174c is formed on the upper layer side of the source electrode 172s and the drain electrode 172d so as to overlap a gap separating the electrodes from each other. The light shielding film 174a is formed between these electrodes and the gate electrode 172g so as to overlap a gap separating the source electrode 172s and the drain electrode 172d. Therefore, the light shielding film 174a shields the semiconductor layer 172a so that incident light is not irradiated. In addition, the coupling capacitance generated between the source electrode 172s and the drain electrode 172d is reduced by the light shielding film 174a and the conductive film 174c. Thus, according to the light shielding film 174a and the conductive film 174c, it is possible to reduce display defects such as lateral crosstalk that occurs when an image is displayed in the image display region 10a.

導電膜１７４ｃは、ＩＴＯからなる透明導電膜である。導電膜１７４ｃは、ＩＴＯからなる画素電極９ａと同層に形成されているため、画素電極９ａを形成する工程と共通の工程によって形成される。したがって、本例に係る液晶装置の構成によれば、横クロストークが低減された液晶装置の製造プロセスを簡便なものにできる。   The conductive film 174c is a transparent conductive film made of ITO. Since the conductive film 174c is formed in the same layer as the pixel electrode 9a made of ITO, the conductive film 174c is formed by a process common to the process of forming the pixel electrode 9a. Therefore, according to the configuration of the liquid crystal device according to this example, the manufacturing process of the liquid crystal device with reduced lateral crosstalk can be simplified.

尚、本例では、遮光膜１７４ａは、第１層間絶縁膜４１の一部である絶縁膜４１ａ上に形成されているが、画素部の保持容量の一部を構成する容量電極が絶縁膜４１ａ上に形成されるように液晶装置が設計されている場合には、該容量電極と共通の工程によって遮光膜１７４ａを形成することもできる。このような遮光膜１７４ａは、容量電極と同一の膜構成を有することになる。より具体的には、遮光膜１７４ａは、ＴｉＮ層及びＡｌ層が互いに積層された積層構造を有していてもよい。このような積層構造によれば、遮光膜１７４ａを光反射防止膜として機能させることができると共に、周辺回路に電源を供給する電源線に遮光膜１７４ａが電気的に接続されている場合には、電源線に乗るノイズを低減することも可能である。   In this example, the light shielding film 174a is formed on the insulating film 41a which is a part of the first interlayer insulating film 41. However, the capacitor electrode constituting a part of the storage capacitor of the pixel portion is the insulating film 41a. In the case where the liquid crystal device is designed to be formed above, the light shielding film 174a can be formed by a process common to the capacitor electrode. Such a light shielding film 174a has the same film configuration as the capacitor electrode. More specifically, the light shielding film 174a may have a stacked structure in which a TiN layer and an Al layer are stacked. According to such a laminated structure, the light shielding film 174a can function as an antireflection film, and when the light shielding film 174a is electrically connected to a power supply line that supplies power to the peripheral circuit, It is also possible to reduce noise on the power line.

＜２：電子機器＞
次に、図１３を参照しながら、上述した液晶装置が適用された電子機器を説明する。図１３は、本発明に係る電子機器の一例である液晶プロジェクタの構成を示した平面図である。 <2: Electronic equipment>
Next, an electronic apparatus to which the above-described liquid crystal device is applied will be described with reference to FIG. FIG. 13 is a plan view showing a configuration of a liquid crystal projector which is an example of the electronic apparatus according to the invention.

図１３において、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６および２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇに入射される。   In FIG. 13, a projector 1100 includes a lamp unit 1102 made of a white light source such as a halogen lamp. The projection light emitted from the lamp unit 1102 is separated into three primary colors of RGB by four mirrors 1106 and two dichroic mirrors 1108 arranged in the light guide 1104, and serves as a light valve corresponding to each primary color. The light enters the liquid crystal panels 1110R, 1110B, and 1110G.

液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇの構成は、上述した液晶装置と同等の構成を有しており、画像信号処理回路から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、ＲおよびＢの光が９０度に屈折する一方、Ｇの光が直進する。したがって、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。   The configurations of the liquid crystal panels 1110R, 1110B, and 1110G have the same configuration as that of the above-described liquid crystal device, and are driven by R, G, and B primary color signals supplied from the image signal processing circuit, respectively. The light modulated by these liquid crystal panels enters the dichroic prism 1112 from three directions. In this dichroic prism 1112, R and B light is refracted at 90 degrees, while G light travels straight. Accordingly, as a result of the synthesis of the images of the respective colors, a color image is projected onto the screen or the like via the projection lens 1114.

ここで、各液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇによる表示像について着目すると、液晶パネル１１１０Ｇによる表示像は、液晶パネル１１１０Ｒ、１１１０Ｂによる表示像に対して左右反転することが必要となる。尚、液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。   Here, paying attention to the display images by the liquid crystal panels 1110R, 1110B, and 1110G, the display image by the liquid crystal panel 1110G needs to be horizontally reversed with respect to the display images by the liquid crystal panels 1110R, 1110B. Since light corresponding to the primary colors R, G, and B is incident on the liquid crystal panels 1110R, 1110B, and 1110G by the dichroic mirror 1108, it is not necessary to provide a color filter.

このようなプロジェクタ１１００によれば、プロジェクタ１１００の動作時において液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇの夫々の画像表示領域に生じる横クロストークが低減されているため、高品位の画像表示が可能である。   According to such a projector 1100, since horizontal crosstalk generated in the respective image display areas of the liquid crystal panels 1110R, 1110B, and 1110G during operation of the projector 1100 is reduced, high-quality image display is possible.

本実施形態に係る電気光学装置を対向基板側から見た平面図である。FIG. 3 is a plan view of the electro-optical device according to the present embodiment as viewed from the counter substrate side. 図１のＩＩ−ＩＩ´断面図である。It is II-II 'sectional drawing of FIG. 本実施形態に係る電気光学装置の要部の回路構成を示したブロック図である。1 is a block diagram illustrating a circuit configuration of a main part of an electro-optical device according to an embodiment. 本実施形態に係る電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図である。FIG. 6 is an equivalent circuit diagram of various elements, wirings, and the like in a plurality of pixels formed in a matrix that forms an image display region of the electro-optical device according to the embodiment. 本実施形態に係る電気光学装置の画素部の平面図（その１）である。FIG. 3 is a plan view (No. 1) of a pixel portion of the electro-optical device according to the embodiment. 本実施形態に係る電気光学装置の画素部の平面図（その２）である。FIG. 6 is a plan view (part 2) of the pixel portion of the electro-optical device according to the embodiment. 図５及び図６を重ね合わせた平面図である。FIG. 7 is a plan view in which FIGS. 5 and 6 are superimposed. 図５及び図６を重ね合わせたＶＩＩＩ−ＶＩＩＩ´線断面図である。FIG. 7 is a cross-sectional view taken along line VIII-VIII ′ in which FIGS. 5 and 6 are superimposed. 本実施形態に係る電気光学装置が備えるサンプリングスイッチ７２の平面図である。It is a top view of the sampling switch 72 with which the electro-optical apparatus which concerns on this embodiment is provided. 図９のＸ−Ｘ´線断面図である。FIG. 10 is a sectional view taken along line XX ′ in FIG. 9. 本実施形態に係る電気光学装置の比較例が備えるサンプリングスイッチの断面図である。FIG. 6 is a cross-sectional view of a sampling switch provided in a comparative example of the electro-optical device according to the embodiment. 本実施形態に係る電気光学装置の一変形例が備えるサンプリングスイッチの断面図である。FIG. 10 is a cross-sectional view of a sampling switch provided in a modification of the electro-optical device according to the embodiment. 本発明に係る電子機器の一実施形態に係る液晶プロジェクタの構成を表す断面図である。It is sectional drawing showing the structure of the liquid crystal projector which concerns on one Embodiment of the electronic device which concerns on this invention.

符号の説明Explanation of symbols

１・・・液晶装置、１０・・・ＴＦＴアレイ基板、２０・・・対向基板、７２・・・サンプリングスイッチ、１７４・・・遮光部、１７４ａ，１７４ｂ・・・遮光膜、１７４ｃ・・・導電膜   DESCRIPTION OF SYMBOLS 1 ... Liquid crystal device, 10 ... TFT array substrate, 20 ... Counter substrate, 72 ... Sampling switch, 174 ... Light shielding part, 174a, 174b ... Light shielding film, 174c ... Conductivity film

Claims (10)

基板上の表示領域に配設された複数の走査線及び複数のデータ線と、
前記複数の走査線及び前記複数のデータ線に夫々電気的に接続された複数の画素部と、
画像信号線を介して供給された画像信号をサンプリング信号に応じて前記データ線に供給し、且つ（ｉ）前記画像信号線に電気的に接続されたソース電極、（ｉｉ）前記データ電極に電気的に接続されたドレイン電極、及び（ｉｉｉ）前記サンプリング信号を供給するデータ線駆動回路に接続されたゲート電極を有するサンプリングスイッチを含むサンプルホールド回路と、
前記基板上において、前記ソース電極及び前記ドレイン電極の夫々を互いに隔てる隙間に重なるように前記ゲート電極上に形成されており、且つ導電性を有する遮光部と
を備えたことを特徴とする電気光学装置。 A plurality of scanning lines and a plurality of data lines arranged in a display area on the substrate;
A plurality of pixel portions electrically connected to the plurality of scanning lines and the plurality of data lines, respectively.
An image signal supplied via an image signal line is supplied to the data line in accordance with a sampling signal, and (i) a source electrode electrically connected to the image signal line, and (ii) an electric current to the data electrode A sample-and-hold circuit including a sampling switch having a drain electrode connected electrically, and (iii) a gate electrode connected to a data line driving circuit for supplying the sampling signal;
An electro-optic comprising: a conductive light shielding portion formed on the gate electrode so as to overlap a gap separating the source electrode and the drain electrode from each other on the substrate. apparatus. 前記遮光部は、前記基板上に形成された回路部に電源を供給する電源線に電気的に接続されていること
を特徴とする請求項１に記載の電気光学装置。 The electro-optical device according to claim 1, wherein the light shielding unit is electrically connected to a power supply line that supplies power to a circuit unit formed on the substrate. 前記電源線は、前記回路部に供給される電源のうち最も低い電位を有する電源を供給すること
を特徴とする請求項２に記載の電気光学装置。 The electro-optical device according to claim 2, wherein the power supply line supplies power having the lowest potential among power supplied to the circuit unit. 前記ソース電極及び前記ドレイン電極は、前記基板上において前記ゲート電極の上層側に形成されており、
前記遮光部は、前記前記ソース電極及び前記ドレイン電極と前記ゲート電極との間に形成された第１遮光膜、並びに、前記ソース電極及び前記ドレイン電極の上層側に形成された第２遮光膜の少なくとも一方を含んでなること
を特徴とする請求項１から３の何れか一項に記載の電気光学装置。 The source electrode and the drain electrode are formed on an upper layer side of the gate electrode on the substrate,
The light shielding portion includes a first light shielding film formed between the source electrode and the drain electrode and the gate electrode, and a second light shielding film formed on an upper layer side of the source electrode and the drain electrode. The electro-optical device according to claim 1, comprising at least one. 前記画素部は、画素電極を有しており、
前記一方は、前記画像信号に応じて前記画素電極に供給される電位を保持する保持容量の一部を構成する容量電極と同層に形成されていること
を特徴とする請求項４に記載の電気光学装置。 The pixel portion has a pixel electrode,
The one side is formed in the same layer as a capacity electrode which constitutes a part of storage capacity which holds the potential supplied to the pixel electrode according to the image signal. Electro-optic device. 前記一方は、ＴｉＮ層及びＡｌ層が相互に積層された多層構造を有すること
を特徴とする請求項４又は５に記載の電気光学装置。 The electro-optical device according to claim 4, wherein the one has a multilayer structure in which a TiN layer and an Al layer are stacked on each other. 前記ソース電極及び前記ドレイン電極は、前記基板上において前記ゲート電極の上層側に形成されており、
前記遮光部は、前記前記ソース電極及び前記ドレイン電極と前記ゲート電極との間に形成された第１遮光膜と、前記ソース電極及び前記ドレイン電極の上層側に形成された画素電極と同層に形成された導電膜とを含んでなること
を特徴とする請求項１から３の何れか一項に記載の電気光学装置。 The source electrode and the drain electrode are formed on an upper layer side of the gate electrode on the substrate,
The light shielding portion is formed in the same layer as a first light shielding film formed between the source electrode, the drain electrode, and the gate electrode, and a pixel electrode formed on an upper layer side of the source electrode and the drain electrode. The electro-optical device according to claim 1, further comprising: a formed conductive film. 前記第１遮光膜は、前記画像信号に応じて前記画素電極に供給される電位を保持する保持容量の一部を構成する容量電極と同層に形成されていること
を特徴とする請求項７に記載の電気光学装置。 The first light-shielding film is formed in the same layer as a capacitor electrode constituting a part of a storage capacitor that holds a potential supplied to the pixel electrode in accordance with the image signal. The electro-optical device according to 1. 前記第１遮光膜は、ＴｉＮ層及びＡｌ層が相互に積層された多層構造を有すること
を特徴とする請求項７又は８に記載の電気光学装置。 The electro-optical device according to claim 7, wherein the first light-shielding film has a multilayer structure in which a TiN layer and an Al layer are stacked on each other. 請求項１から９の何れか一項に記載の電気光学装置を具備してなること
を特徴とする電子機器。 An electronic apparatus comprising the electro-optical device according to claim 1.
JP2006288365A 2006-10-24 2006-10-24 Electro-optical device and electronic apparatus Expired - Fee Related JP5055950B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006288365A JP5055950B2 (en) 2006-10-24 2006-10-24 Electro-optical device and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006288365A JP5055950B2 (en) 2006-10-24 2006-10-24 Electro-optical device and electronic apparatus

Publications (2)

Publication Number Publication Date
JP2008107434A true JP2008107434A (en) 2008-05-08
JP5055950B2 JP5055950B2 (en) 2012-10-24

Family

ID=39440847

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006288365A Expired - Fee Related JP5055950B2 (en) 2006-10-24 2006-10-24 Electro-optical device and electronic apparatus

Country Status (1)

Country Link
JP (1) JP5055950B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010281856A (en) * 2009-06-02 2010-12-16 Toshiba Mobile Display Co Ltd Liquid crystal display device
JP2020148916A (en) * 2019-03-14 2020-09-17 セイコーエプソン株式会社 Electro-optical device and electronic apparatus
JP2021009395A (en) * 2020-09-14 2021-01-28 セイコーエプソン株式会社 Electro-optical device and electronic apparatus
JP2022091911A (en) * 2020-09-14 2022-06-21 セイコーエプソン株式会社 Electro-optical device and electronic apparatus

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0815670A (en) * 1994-06-28 1996-01-19 Nec Corp Active matrix type liquid crystal display device
JPH11194360A (en) * 1997-10-31 1999-07-21 Seiko Epson Corp Liquid crystal device, electronic equipment, and projection display device
JP2003005672A (en) * 2001-06-26 2003-01-08 Seiko Epson Corp Substrate device, optoelectronic device and electronic instrument
JP2004151546A (en) * 2002-10-31 2004-05-27 Sharp Corp Active matrix substrate and display apparatus

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0815670A (en) * 1994-06-28 1996-01-19 Nec Corp Active matrix type liquid crystal display device
JPH11194360A (en) * 1997-10-31 1999-07-21 Seiko Epson Corp Liquid crystal device, electronic equipment, and projection display device
JP2003005672A (en) * 2001-06-26 2003-01-08 Seiko Epson Corp Substrate device, optoelectronic device and electronic instrument
JP2004151546A (en) * 2002-10-31 2004-05-27 Sharp Corp Active matrix substrate and display apparatus

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010281856A (en) * 2009-06-02 2010-12-16 Toshiba Mobile Display Co Ltd Liquid crystal display device
JP2020148916A (en) * 2019-03-14 2020-09-17 セイコーエプソン株式会社 Electro-optical device and electronic apparatus
JP2021009395A (en) * 2020-09-14 2021-01-28 セイコーエプソン株式会社 Electro-optical device and electronic apparatus
JP7052844B2 (en) 2020-09-14 2022-04-12 セイコーエプソン株式会社 Electro-optics and electronic devices
JP2022091911A (en) * 2020-09-14 2022-06-21 セイコーエプソン株式会社 Electro-optical device and electronic apparatus
JP7140296B2 (en) 2020-09-14 2022-09-21 セイコーエプソン株式会社 electro-optical devices and electronics

Also Published As

Publication number Publication date
JP5055950B2 (en) 2012-10-24

Similar Documents

Publication Publication Date Title
KR100769069B1 (en) Electro-optical device, manufacturing method thereof, and electronic apparatus
JP5245333B2 (en) Electro-optical device and electronic apparatus
JP4640026B2 (en) Electro-optical device and electronic apparatus
JP5724531B2 (en) Electro-optical device and electronic apparatus
JP5381031B2 (en) Electro-optical device and electronic apparatus
JP4155317B2 (en) Electro-optical device and electronic apparatus including the same
JP2008191517A (en) Electrooptical device, substrate for same, and electronic equipment
JP2007213003A (en) Electro-optical device, manufacturing method thereof, and electronic apparatus
JP5125002B2 (en) Electro-optical device and electronic apparatus
JP5055950B2 (en) Electro-optical device and electronic apparatus
JP2010096966A (en) Electro-optical apparatus, method for manufacturing same, and electronic device
JP4857775B2 (en) Electro-optic device
JP5233618B2 (en) Electro-optical device and electronic apparatus
JP4973024B2 (en) Electro-optical device and electronic apparatus
JP2012155198A (en) Electro-optic device and electronic apparatus
JP2008191518A (en) Electrooptical device, substrate for same, and electronic equipment
US20100188591A1 (en) Electro-optical device and electronic apparatus
JP5145944B2 (en) Electro-optical device and electronic apparatus
JP5119875B2 (en) Electro-optical device and electronic apparatus
JP4882340B2 (en) Electro-optical device and electronic apparatus including the same
JP2010186118A (en) Electro-optical device and electronic apparatus
JP4259528B2 (en) ELECTRO-OPTICAL DEVICE AND ELECTRONIC DEVICE HAVING THE SAME
JP4185620B2 (en) Electro-optical device and projection display device
JP4973820B2 (en) Electro-optical device and electronic apparatus
JP2008282050A (en) Electro-optical device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090910

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120306

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120420

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120703

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120716

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150810

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5055950

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees