JP5145944B2 - Electro-optical device and electronic apparatus - Google Patents

Description

本発明は、例えば液晶表示装置等の電気光学装置、及び該電気光学装置を備えた、例えば液晶プロジェクタ等の電子機器の技術分野に関する。   The present invention relates to a technical field of an electro-optical device such as a liquid crystal display device and an electronic apparatus such as a liquid crystal projector provided with the electro-optical device.

この種の電気光学装置として、ＴＦＴ（Thin Film Transistor）、データ線、走査線及び画素電極等が、基板上において積層構造をなして形成されるものがある。ここで、ＴＦＴ、走査線及びデータ線等の夫々は、配置される領域によって異なる密度で形成されているため、積層構造の最表面には各部材の配置等に応じて局所的な段差が生じる場合がある。このため、ＣＭＰ（Chemical Mechanical Polishing）によって積層構造の表面を研磨することで、段差を平坦化するという技術が提案されている。例えば特許文献１では、ＣＭＰによって画素電極の表面を研磨するという技術が開示されている。   As this type of electro-optical device, there is a device in which a TFT (Thin Film Transistor), a data line, a scanning line, a pixel electrode, and the like are formed in a laminated structure on a substrate. Here, since each of the TFT, the scanning line, the data line, and the like are formed at different densities depending on the arrangement region, a local step is generated on the outermost surface of the stacked structure according to the arrangement of each member. There is a case. For this reason, a technique has been proposed in which the level difference is flattened by polishing the surface of the laminated structure by CMP (Chemical Mechanical Polishing). For example, Patent Document 1 discloses a technique of polishing the surface of a pixel electrode by CMP.

また、ＣＭＰにおいては、平坦化の精度を高めるために、研磨する層の厚みをモニタリングするという技術が提案されている。例えば特許文献２では、エリプソメトリーによって薄膜の厚みをモニタリングし、研磨条件を設定するという技術が開示されている。   Further, in CMP, a technique of monitoring the thickness of a layer to be polished has been proposed in order to improve planarization accuracy. For example, Patent Document 2 discloses a technique of monitoring the thickness of a thin film by ellipsometry and setting polishing conditions.

特開平９−７３１０３号公報JP-A-9-73103 特開２００５−３２７９３８号公報JP 2005-327938 A

しかしながら、上述したエリプソメトリーによって膜厚をモニタリングするという技術においては、光を反射するモニタ部を配置した部分の膜厚をモニタリングすることになるため、モニタ部の配置位置によっては、適切に膜厚をモニタリングできないおそれがある。このため、モニタ部を適切な位置に配置しなければ、ＣＭＰによる平坦化の精度が低下してしまい、結果的に、段差による影響で画質の低下等を招いてしまうおそれがあるという技術的問題点がある。   However, in the technique of monitoring the film thickness by ellipsometry as described above, the film thickness of the part where the monitor part that reflects light is arranged is monitored. Therefore, depending on the position of the monitor part, the film thickness is appropriately set. May not be monitored. For this reason, if the monitor unit is not arranged at an appropriate position, the accuracy of flattening by CMP is lowered, and as a result, there is a possibility that image quality may be deteriorated due to a step difference. There is a point.

本発明は、例えば上述した問題点に鑑みなされたものであり、積層構造が高い精度で平坦化されることにより、高品質な画像を表示することが可能な電気光学装置、及び該電気光学装置を備えた電子機器を提供することを課題とする。   The present invention has been made in view of the above-described problems, for example, and an electro-optical device capable of displaying a high-quality image by flattening a laminated structure with high accuracy, and the electro-optical device. It is an object to provide an electronic device including the above.

本発明の電気光学装置は上記課題を解決するために、基板と、該基板上における画素領域に複数の画素部と、前記画素領域の周辺に、前記基板の第１辺に沿って設けられたデータ線駆動回路及び前記第１辺と交差する第２辺に沿って設けられた走査線駆動回路と、前記データ線駆動回路の側方に設けられた配線と、前記画素領域及び前記画素領域の周辺を覆うように成膜された絶縁膜と、前記絶縁膜より下層側に、前記絶縁膜を介して照射された光を反射するように形成されており、平坦化処理が施された前記絶縁膜の表面の平坦度をモニタするための平坦度モニタ部とを備え、前記配線は、前記データ線駆動回路の側方において、前記データ線駆動回路の延在方向に沿って第１方向に延在する部分と、前記走査線駆動回路の延在方向に沿って前記第１方向と交差する第２方向に延在する部分とを有し、前記平坦度モニタ部は、前記データ線駆動回路と前記配線の第２方向に延在する部分との間、且つ、前記走査線駆動回路と前記配線の第１方向に延在する部分との間に形成されている。
また、前記画素領域に、データ線と、前記データ線と電気的に接続されたスイッチング素子と、前記スイッチング素子に対応して設けられた画素電極とを備え、前記平坦度モニタ部は、前記データ線と同一層に形成されている。

For the electro-optical device of the present invention to solve the above problems, a substrate, a plurality of pixel portions in the pixel area on the substrate, the periphery of the pixel region, is provided along the first side of the substrate A data line driving circuit and a scanning line driving circuit provided along a second side intersecting the first side; a wiring provided on a side of the data line driving circuit; and the pixel region and the pixel region. The insulating film formed so as to cover the periphery, and the insulating layer formed on the lower layer side of the insulating film so as to reflect the light irradiated through the insulating film and subjected to the planarization treatment A flatness monitor unit for monitoring the flatness of the surface of the film, and the wiring extends in the first direction along the extending direction of the data line driving circuit on the side of the data line driving circuit. Along the extending direction of the scanning line driving circuit. A portion extending in a second direction intersecting the first direction, and the flatness monitor unit is between the data line driving circuit and a portion extending in the second direction of the wiring, and It is formed between the scanning line driving circuit and a portion of the wiring extending in the first direction.
Further, the pixel region includes a data line, a switching element electrically connected to the data line, and a pixel electrode provided corresponding to the switching element, and the flatness monitoring unit includes the data It is formed in the same layer as the line.

本発明に係る電気光学装置によれば、基板上における画素領域に複数の画素部が作り込まれている。また、画素領域の周辺に位置する周辺領域には、複数の画素部に信号を供給する周辺回路が作り込まれている。即ち、基板上には、プレーナ技術により複数の画素部及び周辺回路が作り込まれている。画素領域及び周辺領域には、これらの領域を基板上で平面的に見て覆うように、絶縁膜が成膜されている。尚、画素領域における画素電極など、画素部は部分的に、絶縁膜の上層側に何らかの構成要素を有してもよく、同様に、周辺回路は部分的に絶縁膜の上層側に何らかの構成要素を有してもよい。   According to the electro-optical device according to the invention, the plurality of pixel portions are formed in the pixel region on the substrate. In addition, a peripheral circuit that supplies signals to a plurality of pixel portions is formed in a peripheral region located around the pixel region. That is, a plurality of pixel portions and peripheral circuits are formed on the substrate by planar technology. In the pixel area and the peripheral area, an insulating film is formed so as to cover these areas when viewed in plan on the substrate. Note that the pixel portion, such as a pixel electrode in the pixel region, may have some component on the upper side of the insulating film, and similarly, the peripheral circuit may have some component on the upper layer side of the insulating film. You may have.

絶縁膜の下層側には、平坦化処理が施された際に絶縁膜の表面の平坦度をモニタするための平坦度モニタ部が備えられている。尚、平坦化処理としては、例えばＣＭＰ等の各種研磨技術を用いることが可能である。平坦度モニタ部は、絶縁膜を介して照射された光を反射するように形成されている。即ち、平坦度モニタ部は反射型のモニタであり、例えばエリプソメトリー技術を応用することで平坦度をモニタリングする。具体的には、反射する光の位相の変化により絶縁膜の膜厚を測定することで、絶縁膜の表面の平坦度をモニタリングする。   On the lower layer side of the insulating film, a flatness monitor unit is provided for monitoring the flatness of the surface of the insulating film when the flattening process is performed. As the planarization treatment, various polishing techniques such as CMP can be used. The flatness monitor unit is formed so as to reflect the light irradiated through the insulating film. That is, the flatness monitor unit is a reflection type monitor, and monitors the flatness by applying an ellipsometry technique, for example. Specifically, the flatness of the surface of the insulating film is monitored by measuring the film thickness of the insulating film by changing the phase of the reflected light.

ここで本発明では特に、平坦度モニタ部は、周辺領域における接近領域に配置されている。接近領域とは、平坦化処理が施された際に複数の画素部に重なる表面の一部分と、平坦度モニタ部に重なる表面の他の部分との段差が所定閾値を超えないまでに画素領域に接近する領域である。尚、ここでの「段差」とは、複数の画素部及び周辺回路の夫々の密度（即ち、絶縁膜の下地における凸部の存在比率）等に応じて生じる、基板と交わる方向の段差を意味しており、画素領域が周辺領域より高くなる場合もあるし、逆に低くなる場合もある。このような段差は、典型的には、画素領域からの距離が離れる程大きくなる。また「所定閾値」とは、平坦化処理を行う際の平坦度モニタリングにおいて、画素領域における絶縁膜の平坦度を適切にモニタリングできるような値である。   Here, in the present invention, in particular, the flatness monitor unit is arranged in an approach region in the peripheral region. The approach area is defined as a pixel area before a step difference between a part of the surface that overlaps the plurality of pixel parts and the other part of the surface that overlaps the flatness monitor part when the flattening process is performed. This is the approaching area. The “step” here means a step in the direction intersecting with the substrate, which occurs according to the density of each of the plurality of pixel portions and the peripheral circuit (ie, the ratio of the protrusions on the base of the insulating film). In some cases, the pixel area may be higher than the peripheral area, or may be lower. Such a step typically increases as the distance from the pixel region increases. Further, the “predetermined threshold value” is a value that can appropriately monitor the flatness of the insulating film in the pixel region in the flatness monitoring when performing the flattening process.

仮に、平坦度モニタ部が接近領域以外の領域（例えば、画素領域に対して接近領域よりも離れた位置にある領域）に配置されているとすると、絶縁膜の表面における段差が所定閾値を超えてしまう。このため、平坦度モニタ部によってモニタリングした値には、段差に応じた比較的大きなずれが生じる。即ち、正確に平坦度をモニタリングすることが困難となってしまう。   If the flatness monitor unit is disposed in a region other than the approach region (for example, a region that is further away from the approach region than the pixel region), the step on the surface of the insulating film exceeds a predetermined threshold value. End up. For this reason, the value monitored by the flatness monitor unit has a relatively large shift corresponding to the level difference. That is, it becomes difficult to accurately monitor the flatness.

しかるに本発明では特に、上述したように、平坦度モニタ部が接近領域に配置されているため、平坦化処理が施された絶縁膜の平坦度を、より正確にモニタリングすることが可能である。よって、例えばモニタリングされた平坦度に応じて、再度平坦化処理を施すようにすれば、絶縁膜の表面に生じている段差を、より小さくするように平坦化が可能である。即ち、絶縁膜の平坦度を適切なものとすることが可能となる。   However, in the present invention, in particular, as described above, since the flatness monitor unit is arranged in the approach region, it is possible to more accurately monitor the flatness of the insulating film subjected to the flattening process. Therefore, for example, if the flattening process is performed again according to the monitored flatness, the flattening can be performed so that the level difference generated on the surface of the insulating film is further reduced. That is, the flatness of the insulating film can be made appropriate.

平坦度が適切なものとされることで、基板上の段差に起因して生ずる様々な不具合を改善することが可能である。具体的には、例えば基板を用いて液晶パネルを構成する場合において、基板上に形成される配向膜のラビングが適切に行われないことによる液晶分子の配向不良や、液晶パネルに入射される光が段差に起因して乱反射してしまうことを防止することが可能である。即ち、画質が低下してしまうことを防止できる。また、基板によって挟持される液晶セルのギャップを制御する際の精度を、より高いものとすることができる。よって、液晶セルのギャップは適切な値となり、品質の高い装置を実現することが可能である。   By making the flatness appropriate, it is possible to improve various problems caused by steps on the substrate. Specifically, for example, when a liquid crystal panel is configured using a substrate, alignment defects of liquid crystal molecules due to improper rubbing of the alignment film formed on the substrate, or light incident on the liquid crystal panel Can be prevented from being diffusely reflected due to a step. That is, it is possible to prevent the image quality from deteriorating. In addition, the accuracy in controlling the gap between the liquid crystal cells held by the substrate can be made higher. Therefore, the gap of the liquid crystal cell becomes an appropriate value, and a high-quality device can be realized.

以上説明したように、本発明に係る電気光学装置によれば、平坦度モニタ部が接近領域に配置されているため、より正確に平坦度をモニタリングすることが可能である。従って、より高品質な画像を表示させることが可能である。   As described above, according to the electro-optical device according to the present invention, since the flatness monitor unit is arranged in the approach region, it is possible to monitor the flatness more accurately. Therefore, it is possible to display a higher quality image.

本発明の電気光学装置の一態様では、前記段差をｄとし、前記基板上で平面的に見た場合の、前記複数の画素部から前記接近領域までの距離をＬとすると、前記接近領域は、Ｌ≦２０００ｄを満たす位置にある。   In one aspect of the electro-optical device according to the aspect of the invention, when the step is d and the distance from the plurality of pixel units to the access region is L when viewed in plan on the substrate, the access region is , L ≦ 2000d.

この態様によれば、平坦度モニタ部が配置される接近領域が、Ｌ≦２０００ｄを満たす位置とされている。即ち、複数の画素部を基準とした接近領域の位置は、絶縁膜の表面に生ずる段差に基づいて設定される。   According to this aspect, the approach region in which the flatness monitor unit is disposed is a position that satisfies L ≦ 2000d. That is, the position of the approaching region with the plurality of pixel portions as a reference is set based on the step generated on the surface of the insulating film.

本願発明者の研究したところによれば、平坦度モニタ部がＬ≦２０００ｄを満たす位置に配置されれば、平坦化処理が施された絶縁膜の平坦度を、より正確にモニタリングできることが判明している。言い換えれば、平坦度モニタ部が、この不等式を満たさない位置に配置されると、絶縁膜の平坦度を正確にモニタリングすることは困難となることが判明している。よって、Ｌ≦２０００ｄという数式に基づいて接近領域を設定すれば、より好適に平坦度モニタ部の配置位置を決定することが可能である。   According to the research conducted by the present inventor, it has been found that if the flatness monitor unit is arranged at a position satisfying L ≦ 2000d, the flatness of the insulating film subjected to the flattening process can be monitored more accurately. ing. In other words, it has been found that it is difficult to accurately monitor the flatness of the insulating film when the flatness monitor unit is arranged at a position that does not satisfy this inequality. Therefore, if the approach region is set based on the mathematical formula L ≦ 2000d, the arrangement position of the flatness monitor unit can be more suitably determined.

本発明の電気光学装置の他の態様では、前記周辺回路に電気的に接続されており、前記基板上に引き回された複数の配線を更に備え、前記接近領域は、前記基板上で平面的に見て、前記複数の配線より前記複数の画素部側に位置する。   In another aspect of the electro-optical device of the present invention, the electro-optical device further includes a plurality of wirings electrically connected to the peripheral circuit and routed on the substrate, and the access region is planar on the substrate. As a result, the plurality of wirings are located closer to the plurality of pixel portions than the plurality of wirings.

この態様によれば、基板上には複数の配線が引き回されている。複数の配線は、周辺回路に電気的に接続されており、例えば画像信号、クロック信号及び電源電位等の信号を周辺回路に供給する。即ち、複数の配線は、複数種類の信号を伝達する信号配線である。   According to this aspect, the plurality of wirings are routed on the substrate. The plurality of wirings are electrically connected to the peripheral circuit, and supply, for example, signals such as an image signal, a clock signal, and a power supply potential to the peripheral circuit. That is, the plurality of wirings are signal wirings that transmit a plurality of types of signals.

ここで本態様では特に、平坦度モニタ部が配置される接近領域は、基板上で平面的に見て、上述した配線より複数の画素部側に位置している。即ち、平坦度モニタ部は、複数の配線より複数の画素部側に配置される。接近領域を複数の配線より複数の画素部側とすることで、平坦度モニタ部の配置位置を、絶縁膜の表面における段差が所定閾値を超えないまでに画素領域に接近させることが容易となる。例えば、平坦度モニタ部を、複数の画素部側に対して複数の配線より離れた位置に配置する場合と比較して、容易に複数の画素部に接近させて配置することができる。従って、平坦度モニタ部によって、より好適に平坦度をモニタリングすることが可能となる。   Here, in this embodiment, in particular, the approach region in which the flatness monitor unit is arranged is positioned on the side of the plurality of pixel units with respect to the wiring described above when viewed in plan on the substrate. In other words, the flatness monitor unit is arranged on the plurality of pixel unit sides with respect to the plurality of wirings. By setting the approaching region on the side of a plurality of pixels from a plurality of wirings, it becomes easy to make the arrangement position of the flatness monitor unit approach the pixel region before the step on the surface of the insulating film does not exceed a predetermined threshold value. . For example, the flatness monitor unit can be easily placed closer to the plurality of pixel units as compared to the case where the flatness monitor unit is arranged at a position away from the plurality of wirings with respect to the plurality of pixel unit sides. Therefore, the flatness can be monitored more suitably by the flatness monitor unit.

上述した複数の配線を備える態様では、前記平坦度モニタ部は、前記複数の配線と同一膜を含んで形成されているように構成してもよい。   In the aspect including a plurality of wirings as described above, the flatness monitoring unit may be configured to include the same film as the plurality of wirings.

このように構成すれば、平坦度モニタ部が複数の配線と同一膜を含んで形成される。尚、「同一膜を含んで形成」とは、同一の成膜工程によって、即ち同一機会に形成される膜を含んでいることを意味する。平坦度モニタ部が複数の配線と同一膜を含んで形成される場合には、平坦度モニタ部及び複数の配線を、基板上で平面的に見て、互いに重なるように形成することが困難である。このような場合は特に、上述したように、接近領域を複数の配線より複数の画素部側とすることで、平坦度モニタ部を画素領域に接近させるという効果がより顕著に発揮される。従って、平坦度モニタ部によって、より好適に平坦度をモニタリングすることが可能となる。   If comprised in this way, the flatness monitor part is formed including the same film | membrane as several wiring. “Forming including the same film” means including a film formed by the same film forming process, that is, at the same opportunity. When the flatness monitor unit is formed to include the same film as the plurality of wirings, it is difficult to form the flatness monitor unit and the plurality of wirings so as to overlap each other when viewed in plan on the substrate. is there. Particularly in such a case, as described above, the effect of bringing the flatness monitor unit closer to the pixel region is more prominent by setting the approach region closer to the plurality of pixel portions than the plurality of wirings. Therefore, the flatness can be monitored more suitably by the flatness monitor unit.

本発明の電気光学装置の他の態様では、前記平坦度モニタ部はアルミニウムを含んでいる。   In another aspect of the electro-optical device according to the aspect of the invention, the flatness monitor unit includes aluminum.

この態様によれば、平坦度モニタ部はアルミニウムを含んでいるため、比較的反射率が高い。このため、絶縁膜を介して照射された光を反射する際に、より効率的に光が反射される。よって、絶縁膜の表面における平坦度を、より確実にモニタリングすることが可能である。また、アルミニウムは、基板上における配線や、電極等を形成する際に用いられるものと共通でよいので、製造工程を増加させないで済ませることも可能となる。   According to this aspect, since the flatness monitor unit contains aluminum, the reflectance is relatively high. For this reason, when reflecting the light irradiated through the insulating film, light is reflected more efficiently. Therefore, the flatness on the surface of the insulating film can be monitored more reliably. Further, since aluminum may be used in common with those used when forming wirings, electrodes, and the like on the substrate, it is possible to avoid increasing the number of manufacturing steps.

本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置（但し、その各種態様も含む）を具備する。   In order to solve the above problems, an electronic apparatus according to the present invention includes the above-described electro-optical device according to the present invention (including various aspects thereof).

本発明の電子機器によれば、上述した本発明に係る電気光学装置を具備してなるので、高品質な表示を行うことが可能な、投射型表示装置、テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルなどの各種電子機器を実現できる。また、本発明の電子機器として、例えば電子ペーパなどの電気泳動装置等も実現することも可能である。   According to the electronic apparatus of the present invention, since the electro-optical device according to the present invention described above is provided, a projection display device, a television, a mobile phone, an electronic notebook, and a word processor capable of performing high-quality display. Various electronic devices such as a viewfinder type or a monitor direct view type video tape recorder, a workstation, a videophone, a POS terminal, and a touch panel can be realized. Further, as the electronic apparatus of the present invention, for example, an electrophoretic device such as electronic paper can be realized.

本発明の作用及び他の利得は次に説明する実施するための最良の形態から明らかにされる。   The operation and other advantages of the present invention will become apparent from the best mode for carrying out the invention described below.

以下では、本発明の実施形態について図を参照しつつ説明する。以下の実施形態では、本発明の電気光学装置の一例である駆動回路内蔵型のＴＦＴアクティブマトリクス駆動方式の液晶装置を例にとる。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, a driving circuit built-in type TFT active matrix driving type liquid crystal device, which is an example of the electro-optical device of the present invention, is taken as an example.

＜全体構成＞
先ず、本実施形態に係る液晶装置の全体構成について、図１及び図２を参照して説明する。ここに図１は、本実施形態に係る液晶装置の構成を示す平面図であり、図２は、図１のＨ−Ｈ´線断面図である。尚、図１及び図２においては、後述する平坦度モニタ部を省略して図示してある。 <Overall configuration>
First, the overall configuration of the liquid crystal device according to the present embodiment will be described with reference to FIGS. 1 and 2. FIG. 1 is a plan view showing the configuration of the liquid crystal device according to this embodiment, and FIG. 2 is a cross-sectional view taken along the line HH ′ of FIG. In FIG. 1 and FIG. 2, a flatness monitor unit described later is omitted.

図１及び図２において、本実施形態に係る液晶装置では、ＴＦＴアレイ基板１０と対向基板２０とが対向配置されている。ＴＦＴアレイ基板１０は、例えば石英基板、ガラス基板、シリコン基板等の透明基板である。対向基板２０も、ＴＦＴアレイ基板１０と同様に、透明基板である。ＴＦＴアレイ基板１０と対向基板２０との間に液晶層５０が封入されている。ＴＦＴアレイ基板１０と対向基板２０とは、複数の画素電極が設けられた画素領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。   1 and 2, in the liquid crystal device according to the present embodiment, a TFT array substrate 10 and a counter substrate 20 are arranged to face each other. The TFT array substrate 10 is a transparent substrate such as a quartz substrate, a glass substrate, or a silicon substrate. The counter substrate 20 is also a transparent substrate, like the TFT array substrate 10. A liquid crystal layer 50 is sealed between the TFT array substrate 10 and the counter substrate 20. The TFT array substrate 10 and the counter substrate 20 are bonded to each other by a seal material 52 provided in a seal region located around a pixel region 10a provided with a plurality of pixel electrodes.

シール材５２は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてＴＦＴアレイ基板１０上に塗布された後、紫外線照射、加熱等により硬化させられたものである。シール材５２中には、ＴＦＴアレイ基板１０と対向基板２０との間隔（即ち、基板間ギャップ）を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材が散布されている。   The sealing material 52 is made of, for example, an ultraviolet curable resin, a thermosetting resin, or the like for bonding the two substrates, and is applied on the TFT array substrate 10 in the manufacturing process and then cured by ultraviolet irradiation, heating, or the like. It is. In the sealing material 52, a gap material such as glass fiber or glass bead is dispersed for setting the distance between the TFT array substrate 10 and the counter substrate 20 (that is, the inter-substrate gap) to a predetermined value.

シール材５２が配置されたシール領域の内側に並行して、画素領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。但し、このような額縁遮光膜５３の一部又は全部は、ＴＦＴアレイ基板１０側に内蔵遮光膜として設けられてもよい。   A light-shielding frame light-shielding film 53 that defines the frame region of the pixel region 10a is provided on the counter substrate 20 side in parallel with the inside of the seal region where the sealing material 52 is disposed. However, part or all of the frame light shielding film 53 may be provided as a built-in light shielding film on the TFT array substrate 10 side.

周辺領域のうち、シール材５２が配置されたシール領域の外側に位置する領域には、データ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられている。走査線駆動回路１０４は、この一辺に隣接する２辺に沿い、且つ、額縁遮光膜５３に覆われるようにして設けられている。更に、このように画素領域１０ａの両側に設けられた二つの走査線駆動回路１０４間をつなぐため、ＴＦＴアレイ基板１０の残る一辺に沿い、且つ、額縁遮光膜５３に覆われるようにして複数の配線１０５が設けられている。尚、ここでのデータ線駆動回路１０１及び走査線駆動回路１０４が、本発明の「周辺回路」の一例である。   A data line driving circuit 101 and an external circuit connection terminal 102 are provided along one side of the TFT array substrate 10 in a region located outside the sealing region in which the sealing material 52 is disposed in the peripheral region. The scanning line driving circuit 104 is provided along two sides adjacent to the one side so as to be covered with the frame light shielding film 53. Further, in order to connect the two scanning line driving circuits 104 provided on both sides of the pixel region 10 a in this way, a plurality of the light-shielding films 53 are covered along the remaining side of the TFT array substrate 10 and covered with the frame light shielding film 53. A wiring 105 is provided. The data line driving circuit 101 and the scanning line driving circuit 104 here are examples of the “peripheral circuit” of the present invention.

ＴＦＴアレイ基板１０上には、対向基板２０の４つのコーナー部に対向する領域に、両基板間を上下導通材１０７で接続するための上下導通端子１０６が配置されている。これらにより、ＴＦＴアレイ基板１０と対向基板２０との間で電気的な導通をとることができる。   On the TFT array substrate 10, vertical conduction terminals 106 for connecting the two substrates with the vertical conduction material 107 are arranged in regions facing the four corner portions of the counter substrate 20. Thus, electrical conduction can be established between the TFT array substrate 10 and the counter substrate 20.

図２において、ＴＦＴアレイ基板１０上には、画素スイッチング用のＴＦＴや走査線、データ線等の配線が形成された後の画素電極９ａ上に、配向膜が形成されている。画素電極９ａは、ＩＴＯ（Indium Tin Oxide）膜などの透明導電膜からなり、配向膜は、ポリイミド膜などの有機膜からなる。他方、対向基板２０上には、格子状又はストライプ状の遮光膜２３が形成された後に、その全面に亘って対向電極２１が設けられており、更には最上層部分に配向膜が形成されている。対向電極２１は、ＩＴＯ膜などの透明導電膜からなり、配向膜は、ポリイミド膜などの有機膜からなる。このように構成され、画素電極９ａと対向電極２１とが対面するように配置されたＴＦＴアレイ基板１０と対向基板２０との間には、液晶層５０が形成されている。液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で所定の配向状態をとる。   In FIG. 2, on the TFT array substrate 10, an alignment film is formed on the pixel electrode 9a after the pixel switching TFT, the scanning line, the data line and the like are formed. The pixel electrode 9a is made of a transparent conductive film such as an ITO (Indium Tin Oxide) film, and the alignment film is made of an organic film such as a polyimide film. On the other hand, on the counter substrate 20, a lattice-shaped or striped light-shielding film 23 is formed, and then a counter electrode 21 is provided over the entire surface, and an alignment film is formed on the uppermost layer portion. Yes. The counter electrode 21 is made of a transparent conductive film such as an ITO film, and the alignment film is made of an organic film such as a polyimide film. A liquid crystal layer 50 is formed between the TFT array substrate 10 and the counter substrate 20 that are configured as described above and are arranged so that the pixel electrode 9a and the counter electrode 21 face each other. The liquid crystal layer 50 is made of, for example, a liquid crystal in which one or several types of nematic liquid crystals are mixed, and takes a predetermined alignment state between the pair of alignment films.

尚、図１及び図２に示したＴＦＴアレイ基板１０上には、上述したデータ線駆動回路１０１、走査線駆動回路１０４等の駆動回路に加えて、画像信号線上の画像信号をサンプリングしてデータ線に供給するサンプリング回路、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。   In addition to the above-described drive circuits such as the data line drive circuit 101 and the scanning line drive circuit 104, the image signal on the image signal line is sampled on the TFT array substrate 10 shown in FIGS. Sampling circuit that supplies lines, precharge circuit that supplies pre-charge signals of a predetermined voltage level to multiple data lines in advance of image signals, inspection of quality, defects, etc. of the electro-optical device during production or shipment An inspection circuit or the like may be formed.

＜画素部の電気的な構成＞
次に、本実施形態に係る液晶装置の画素部の電気的な構成について、図３を参照して説明する。ここに図３は、本実施形態に係る液晶装置の画素領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図である。 <Electrical configuration of pixel portion>
Next, an electrical configuration of the pixel portion of the liquid crystal device according to the present embodiment will be described with reference to FIG. FIG. 3 is an equivalent circuit diagram of various elements, wirings, and the like in a plurality of pixels formed in a matrix that forms the pixel region of the liquid crystal device according to this embodiment.

図３において、画素領域１０ａを構成するマトリクス状に形成された複数の画素の各々には、画素電極９ａ及びＴＦＴ３０が形成されている。ＴＦＴ３０は、画素電極９ａに電気的に接続されており、本実施形態に係る液晶装置の動作時に画素電極９ａをスイッチング制御する。画像信号が供給されるデータ線６ａは、ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、・・・、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしてもよい。   In FIG. 3, a pixel electrode 9a and a TFT 30 are formed in each of a plurality of pixels formed in a matrix that constitutes the pixel region 10a. The TFT 30 is electrically connected to the pixel electrode 9a, and performs switching control of the pixel electrode 9a during the operation of the liquid crystal device according to the present embodiment. The data line 6a to which the image signal is supplied is electrically connected to the source of the TFT 30. The image signals S1, S2,..., Sn to be written to the data lines 6a may be supplied line-sequentially in this order, or may be supplied for each group to a plurality of adjacent data lines 6a. May be.

ＴＦＴ３０のゲートには、走査線３ａが電気的に接続されており、本実施形態に係る液晶装置は、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、・・・、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、・・・、Ｓｎが所定のタイミングで書き込まれる。画素電極９ａを介して電気光学物質の一例としての液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、・・・、Ｓｎは、対向基板に形成された対向電極との間で一定期間保持される。   The scanning line 3a is electrically connected to the gate of the TFT 30, and the liquid crystal device according to the present embodiment pulse-scans the scanning signals G1, G2,..., Gm to the scanning line 3a at a predetermined timing. Are applied in a line-sequential order in this order. The pixel electrode 9a is electrically connected to the drain of the TFT 30, and the image signal S1, S2,... Supplied from the data line 6a is closed by closing the switch of the TFT 30 serving as a switching element for a certain period. Sn is written at a predetermined timing. A predetermined level of image signals S1, S2,..., Sn written in the liquid crystal as an example of the electro-optical material via the pixel electrode 9a is held for a certain period with the counter electrode formed on the counter substrate. The

液晶層５０（図２参照）を構成する液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として液晶装置からは画像信号に応じたコントラストをもつ光が出射される。   The liquid crystal constituting the liquid crystal layer 50 (see FIG. 2) modulates light and enables gradation display by changing the orientation and order of the molecular assembly depending on the applied voltage level. In the normally white mode, the transmittance for incident light is reduced according to the voltage applied in units of each pixel, and in the normally black mode, the light is incident according to the voltage applied in units of each pixel. The transmittance for light is increased, and light having a contrast corresponding to an image signal is emitted from the liquid crystal device as a whole.

ここで保持された画像信号がリークすることを防ぐために、画素電極９ａと対向電極２１（図２参照）との間に形成される液晶容量と並列に蓄積容量７０が付加されている。蓄積容量７０の一方の電極は、画素電極９ａと並列してＴＦＴ３０のドレインに接続され、他方の電極は、定電位となるように電位固定の容量線３００に接続されている。蓄積容量７０については、以下の画素部の具体的な構成において詳細に説明する。   In order to prevent the image signal held here from leaking, a storage capacitor 70 is added in parallel with the liquid crystal capacitor formed between the pixel electrode 9a and the counter electrode 21 (see FIG. 2). One electrode of the storage capacitor 70 is connected to the drain of the TFT 30 in parallel with the pixel electrode 9a, and the other electrode is connected to a fixed potential capacitor line 300 so as to have a constant potential. The storage capacitor 70 will be described in detail in the specific configuration of the pixel portion below.

＜画素部の具体的な構成＞
次に、上述の動作を実現する画素部の具体的な構成について、図４及び図５を参照して説明する。ここに図４は、相隣接する複数の画素部の拡大平面図であり、図５は、図４のＡ−Ａ’線断面図である。尚、図４及び図５では、各層・各部材を図面上で認識可能な程度の大きさとするため、各層・各部材ごとに縮尺を異ならしめてある。また、説明の便宜上、画素電極９ａより上側に位置する部分の図示を省略している。 <Specific configuration of pixel portion>
Next, a specific configuration of the pixel portion that realizes the above-described operation will be described with reference to FIGS. 4 is an enlarged plan view of a plurality of adjacent pixel portions, and FIG. 5 is a cross-sectional view taken along line AA ′ of FIG. In FIGS. 4 and 5, the scale of each layer / member is different for each layer / member so that each layer / member can be recognized on the drawing. Further, for convenience of explanation, illustration of a portion located above the pixel electrode 9a is omitted.

図４において、画素電極９ａは、ＴＦＴアレイ基板１０上に、マトリクス状に複数設けられている。画素電極９ａの縦横の境界にそれぞれ沿ってデータ線６ａ及び走査線３ａが設けられている。即ち、走査線３ａは図中のＸ方向に沿って延びており、データ線６ａは、走査線３ａと交差するように、図中のＹ方向に沿って延びている。走査線３ａ及びデータ線６ａが互いに交差する箇所の各々には画素スイッチング用のＴＦＴ３０が設けられている。   In FIG. 4, a plurality of pixel electrodes 9 a are provided in a matrix on the TFT array substrate 10. Data lines 6a and scanning lines 3a are provided along the vertical and horizontal boundaries of the pixel electrode 9a. That is, the scanning line 3a extends along the X direction in the drawing, and the data line 6a extends along the Y direction in the drawing so as to intersect the scanning line 3a. A pixel switching TFT 30 is provided at each of the locations where the scanning line 3a and the data line 6a intersect each other.

走査線３ａ、データ線６ａ、蓄積容量７０、下側遮光膜１１ａ、中継層９３及びＴＦＴ３０は、ＴＦＴアレイ基板１０上で平面的に見て、画素電極９ａに対応する各画素の開口領域（即ち、各画素において、表示に実際に寄与する光が透過又は反射される領域）を囲む非開口領域内に配置されている。即ち、これらの走査線３ａ、データ線６ａ、蓄積容量７０、中継層９３、下側遮光膜１１ａ及びＴＦＴ３０は、表示の妨げとならないように、各画素の開口領域ではなく、非開口領域内に配置されている。   The scanning line 3a, the data line 6a, the storage capacitor 70, the lower light-shielding film 11a, the relay layer 93, and the TFT 30 are viewed on the TFT array substrate 10 in plan view, that is, an opening area of each pixel corresponding to the pixel electrode 9a (that is, In each pixel, the pixel is disposed in a non-opening region surrounding a region where light that actually contributes to display is transmitted or reflected. That is, the scanning line 3a, the data line 6a, the storage capacitor 70, the relay layer 93, the lower light shielding film 11a, and the TFT 30 are not in the opening area of each pixel but in the non-opening area so as not to disturb the display. Has been placed.

図４及び図５において、ＴＦＴ３０は、半導体層１ａと、走査線３ａの一部として形成されたゲート電極３ｂとを含んで構成されている。   4 and 5, the TFT 30 includes a semiconductor layer 1a and a gate electrode 3b formed as a part of the scanning line 3a.

半導体層１ａは、例えば導電性のポリシリコンからなり、Ｙ方向に沿ったチャネル長を有するチャネル領域１ａ’、データ線側ＬＤＤ領域１ｂ及び画素電極側ＬＤＤ領域１ｃ並びにデータ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅからなる。即ち、ＴＦＴ３０はＬＤＤ構造を有している。   The semiconductor layer 1a is made of, for example, conductive polysilicon, and has a channel region 1a ′ having a channel length along the Y direction, a data line side LDD region 1b, a pixel electrode side LDD region 1c, a data line side source / drain region 1d, and the like. It consists of a pixel electrode side source / drain region 1e. That is, the TFT 30 has an LDD structure.

データ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅは、チャネル領域１ａ’を基準として、Ｙ方向に沿ってほぼミラー対称に形成されている。データ線側ＬＤＤ領域１ｂは、チャネル領域１ａ’及びデータ線側ソースドレイン領域１ｄ間に形成されている。画素電極側ＬＤＤ領域１ｃは、チャネル領域１ａ’及び画素電極側ソースドレイン領域１ｅ間に形成されている。データ線側ＬＤＤ領域１ｂ、画素電極側ＬＤＤ領域１ｃ、データ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅは、例えばイオンインプランテーション法等の不純物打ち込みによって半導体層１ａに不純物を打ち込んでなる不純物領域である。データ線側ＬＤＤ領域１ｂ及び画素電極側ＬＤＤ領域１ｃは夫々、データ線側ソースドレイン領域１ｄ及び画素電極側ソースドレイン領域１ｅよりも不純物の少ない低濃度な不純物領域として形成されている。このような不純物領域によれば、ＴＦＴ３０の非動作時において、ソース領域及びドレイン領域間に流れるオフ電流を低減し、且つＴＦＴ３０の動作時に流れるオン電流の低下を抑制できる。尚、ＴＦＴ３０は、上述したＬＤＤ構造の他にも、例えばデータ線側ＬＤＤ領域１ｂ、画素電極側ＬＤＤ領域１ｃに不純物打ち込みを行わないオフセット構造や、ゲート電極をマスクとして不純物を高濃度に打ち込んでデータ線側ソースドレイン領域及び画素電極側ソースドレイン領域を形成する自己整合型等の構造をとることが可能である。   The data line side source / drain region 1d and the pixel electrode side source / drain region 1e are formed substantially in mirror symmetry along the Y direction with respect to the channel region 1a '. The data line side LDD region 1b is formed between the channel region 1a 'and the data line side source / drain region 1d. The pixel electrode side LDD region 1c is formed between the channel region 1a 'and the pixel electrode side source / drain region 1e. The data line side LDD region 1b, the pixel electrode side LDD region 1c, the data line side source / drain region 1d, and the pixel electrode side source / drain region 1e are formed by implanting impurities into the semiconductor layer 1a by an impurity implantation such as an ion implantation method. This is an impurity region. The data line side LDD region 1b and the pixel electrode side LDD region 1c are formed as low concentration impurity regions with less impurities than the data line side source / drain region 1d and the pixel electrode side source / drain region 1e, respectively. According to such an impurity region, when the TFT 30 is not operating, the off-current flowing between the source region and the drain region can be reduced, and a decrease in the on-current flowing when the TFT 30 is operating can be suppressed. In addition to the above-described LDD structure, the TFT 30 has, for example, an offset structure in which no impurity is implanted into the data line side LDD region 1b and the pixel electrode side LDD region 1c, or a high concentration of impurities implanted using the gate electrode as a mask. It is possible to adopt a self-aligned structure or the like that forms the data line side source / drain region and the pixel electrode side source / drain region.

走査線３ａのうちチャネル領域１ａ’と重なる部分は、ゲート電極３ｂとして機能する。ゲート電極３ｂ及び半導体層１ａ間は、ゲート絶縁膜２（具体的には絶縁膜２ａ及び２ｂ）によって絶縁されている。   The portion of the scanning line 3a that overlaps the channel region 1a 'functions as the gate electrode 3b. The gate electrode 3b and the semiconductor layer 1a are insulated by the gate insulating film 2 (specifically, the insulating films 2a and 2b).

図４及び図５において、ＴＦＴアレイ基板１０上のＴＦＴ３０よりも下地絶縁膜１２を介して下層側には、下側遮光膜１１ａが格子状に設けられている。下側遮光膜１１ａは、例えばＴｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）、Ｐｄ（パラジウム）等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等の遮光性材料からなる。下側遮光膜１１ａは、ＴＦＴアレイ基板１０における裏面反射や、複板式のプロジェクタ等で他の液晶装置から発せられ合成光学系を突き抜けてくる光などである、ＴＦＴアレイ基板１０側から装置内に入射する戻り光からＴＦＴ３０のチャネル領域１ａ’及びその周辺を遮光する。   4 and 5, a lower light shielding film 11a is provided in a lattice pattern on the lower layer side of the TFT 30 on the TFT array substrate 10 with the base insulating film 12 interposed therebetween. The lower light shielding film 11a includes at least one of refractory metals such as Ti (titanium), Cr (chromium), W (tungsten), Ta (tantalum), Mo (molybdenum), and Pd (palladium). It is made of a light shielding material such as a single metal, an alloy, metal silicide, polysilicide, or a laminate of these. The lower light-shielding film 11a is reflected from the back surface of the TFT array substrate 10 or light emitted from another liquid crystal device by a multi-plate projector or the like and penetrates the combined optical system, and enters the device from the TFT array substrate 10 side. The channel region 1a ′ of the TFT 30 and its surroundings are shielded from incident return light.

図５において、下地絶縁膜１２は、下側遮光膜１１ａからＴＦＴ３０を層間絶縁する機能の他、ＴＦＴアレイ基板１０の全面に形成されることにより、ＴＦＴアレイ基板１０の表面の研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用ＴＦＴ３０の特性の劣化を防止する機能を有する。   In FIG. 5, the base insulating film 12 is formed on the entire surface of the TFT array substrate 10 in addition to the function of interlayer insulating the TFT 30 from the lower light-shielding film 11 a, so that roughening during polishing of the surface of the TFT array substrate 10 can be achieved. The pixel switching TFT 30 has a function of preventing deterioration of the characteristics of the pixel switching TFT 30 due to dirt remaining after cleaning.

図５において、ＴＦＴアレイ基板１０上のＴＦＴ３０よりも第１層間絶縁膜４１を介して上層側には、蓄積容量７０が設けられている。蓄積容量７０は、下部容量電極７１と上部容量電極３００ａが誘電体膜７５を介して対向配置されることにより形成されている。   In FIG. 5, a storage capacitor 70 is provided on the upper layer side of the TFT 30 on the TFT array substrate 10 via the first interlayer insulating film 41. The storage capacitor 70 is formed by disposing the lower capacitor electrode 71 and the upper capacitor electrode 300a so as to face each other with the dielectric film 75 therebetween.

上部容量電極３００ａは、容量線３００の一部として形成されている。容量線３００は、画素電極９ａが配置された画素領域１０ａからその周囲に延設されている。上部容量電極３００ａは、容量線３００を介して定電位源と電気的に接続され、固定電位に維持された固定電位側容量電極である。上部容量電極３００ａは、例えばＡｌ（アルミニウム）、Ａｇ（銀）等の金属又は合金を含んだ非透明な金属膜から形成されており、ＴＦＴ３０を遮光する上側遮光膜（内蔵遮光膜）としても機能する。尚、上部容量電極３００ａは、例えば、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ、Ｐｄ等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等から構成されていてもよい。この場合には、上部容量電極３００ａの内臓遮光膜としての機能を高めることができる。   The upper capacitor electrode 300 a is formed as a part of the capacitor line 300. The capacitor line 300 extends from the pixel region 10a where the pixel electrode 9a is disposed to the periphery thereof. The upper capacitor electrode 300a is a fixed potential side capacitor electrode that is electrically connected to a constant potential source via the capacitor line 300 and maintained at a fixed potential. The upper capacitor electrode 300a is formed of a non-transparent metal film containing a metal or alloy such as Al (aluminum) or Ag (silver), for example, and also functions as an upper light shielding film (built-in light shielding film) that shields the TFT 30. To do. The upper capacitor electrode 300a is formed by laminating a single metal, an alloy, a metal silicide, a polysilicide, or the like including at least one of refractory metals such as Ti, Cr, W, Ta, Mo, and Pd. You may be comprised from things. In this case, the function of the upper capacitor electrode 300a as a built-in light shielding film can be enhanced.

下部容量電極７１は、ＴＦＴ３０の画素電極側ソースドレイン領域１ｅ及び画素電極９ａに電気的に接続された画素電位側容量電極である。より具体的には、下部容量電極７１は、コンタクトホール８３を介して画素電極側ソースドレイン領域１ｅと電気的に接続されると共に、コンタクトホール８４を介して中継層９３に電気的に接続されている。更に、中継層９３は、コンタクトホール８５を介して画素電極９ａに電気的に接続されている。即ち、下部容量電極７１は、中継層９３と共に画素電極側ソースドレイン領域１ｅ及び画素電極９ａ間の電気的な接続を中継する。下部容量電極７１は、導電性のポリシリコンから形成されている。よって、蓄積容量７０は、所謂ＭＩＳ構造を有している。尚、下部容量電極７１は、画素電位側容量電極としての機能の他、上側遮光膜としての上部容量電極３００ａとＴＦＴ３０との間に配置される、光吸収層或いは遮光膜としての機能も有する。   The lower capacitor electrode 71 is a pixel potential side capacitor electrode electrically connected to the pixel electrode side source / drain region 1e of the TFT 30 and the pixel electrode 9a. More specifically, the lower capacitor electrode 71 is electrically connected to the pixel electrode side source / drain region 1 e through the contact hole 83 and electrically connected to the relay layer 93 through the contact hole 84. Yes. Further, the relay layer 93 is electrically connected to the pixel electrode 9 a through the contact hole 85. That is, the lower capacitor electrode 71 relays the electrical connection between the pixel electrode side source / drain region 1e and the pixel electrode 9a together with the relay layer 93. The lower capacitor electrode 71 is made of conductive polysilicon. Therefore, the storage capacitor 70 has a so-called MIS structure. The lower capacitance electrode 71 has a function as a light absorption layer or a light shielding film disposed between the upper capacitance electrode 300a as the upper light shielding film and the TFT 30 in addition to the function as the pixel potential side capacitance electrode.

誘電体膜７５は、例えばＨＴＯ（High Temperature Oxide）膜、ＬＴＯ（Low Temperature Oxide）膜等の酸化シリコン（ＳｉＯ２）膜、或いは窒化シリコン（ＳｉＮ）膜等から構成された単層構造、或いは多層構造を有している。   The dielectric film 75 is, for example, a single layer structure or a multilayer structure formed of a silicon oxide (SiO 2) film such as an HTO (High Temperature Oxide) film, an LTO (Low Temperature Oxide) film, or a silicon nitride (SiN) film. have.

尚、下部容量電極７１を、上部容量電極３００ａと同様に金属膜から形成してもよい。即ち、蓄積容量７０を、金属膜−誘電体膜（絶縁膜）−金属膜の３層構造を有する、所謂ＭＩＭ構造を有するように形成してもよい。この場合には、導電性のポリシリコン等を用いて下部容量電極７１を構成する場合に比べて、液晶装置の駆動時に、当該液晶装置全体で消費される消費電力を低減でき、且つ各画素部における素子の高速動作が可能になる。   The lower capacitor electrode 71 may be formed of a metal film in the same manner as the upper capacitor electrode 300a. That is, the storage capacitor 70 may be formed to have a so-called MIM structure having a three-layer structure of metal film-dielectric film (insulating film) -metal film. In this case, compared to the case where the lower capacitor electrode 71 is formed using conductive polysilicon or the like, the power consumption of the entire liquid crystal device can be reduced when the liquid crystal device is driven, and each pixel unit can be reduced. The device can be operated at high speed.

図５において、ＴＦＴアレイ基板１０上の蓄積容量７０よりも第２層間絶縁膜４２を介して上層側には、データ線６ａ及び中継層９３が設けられている。第１層間絶縁膜４１及び４２間には、部分的に絶縁膜４９が介在している。   In FIG. 5, a data line 6 a and a relay layer 93 are provided on the upper layer side of the storage capacitor 70 on the TFT array substrate 10 via the second interlayer insulating film 42. An insulating film 49 is partially interposed between the first interlayer insulating films 41 and 42.

データ線６ａは、半導体層１ａのデータ線側ソースドレイン領域１ｄに、第１層間絶縁膜４１、絶縁膜４９及び第２層間絶縁膜４２を貫通するコンタクトホール８１を介して電気的に接続されている。データ線６ａ及びコンタクトホール８１内部は、例えば、Ａｌ−Ｓｉ−Ｃｕ、Ａｌ−Ｃｕ等のＡｌ含有材料、又はＡｌ単体、若しくはＡｌ層とＴｉＮ層等との多層膜からなる。データ線６ａは、ＴＦＴ３０を遮光する機能も有している。   The data line 6a is electrically connected to the data line side source / drain region 1d of the semiconductor layer 1a through a contact hole 81 penetrating the first interlayer insulating film 41, the insulating film 49, and the second interlayer insulating film. Yes. The data line 6a and the inside of the contact hole 81 are made of, for example, an Al-containing material such as Al—Si—Cu or Al—Cu, Al alone, or a multilayer film including an Al layer and a TiN layer. The data line 6a also has a function of shielding the TFT 30 from light.

中継層９３は、第２層間絶縁膜４２上においてデータ線６ａと同層に形成されている。データ線６ａ及び中継層９３は、例えば金属膜等の導電材料で構成される薄膜を第２層間絶縁膜４２上に薄膜形成法を用いて形成しておき、当該薄膜を部分的に除去、即ちパターニングすることによって相互に離間させた状態で形成される。従って、データ線６ａ及び中継層９３を同一工程で形成できるため、装置の製造プロセスを簡便にできる。   The relay layer 93 is formed on the second interlayer insulating film 42 in the same layer as the data line 6a. For the data line 6a and the relay layer 93, a thin film made of a conductive material such as a metal film is formed on the second interlayer insulating film 42 by using a thin film forming method, and the thin film is partially removed. It forms in the state mutually spaced apart by patterning. Therefore, since the data line 6a and the relay layer 93 can be formed in the same process, the manufacturing process of the device can be simplified.

図５において、画素電極９ａは、データ線６ａよりも第３層間絶縁膜４３を介して上層側に形成されている。画素電極９ａは、下部容量電極７１、コンタクトホール８３、８４及び８５並びに中継層９３を介して半導体層１ａの画素電極側ソースドレイン領域１ｅに電気的に接続されている。コンタクトホール８５は、層間絶縁層４３を貫通するように形成された孔部の内壁にＩＴＯ等の画素電極９ａを構成する導電材料が成膜されることによって形成されている。画素電極９ａの上側表面には、ラビング処理等の所定の配向処理が施された配向膜が設けられている。   In FIG. 5, the pixel electrode 9a is formed on the upper layer side through the third interlayer insulating film 43 relative to the data line 6a. The pixel electrode 9a is electrically connected to the pixel electrode side source / drain region 1e of the semiconductor layer 1a through the lower capacitor electrode 71, the contact holes 83, 84 and 85, and the relay layer 93. The contact hole 85 is formed by depositing a conductive material constituting the pixel electrode 9a such as ITO on the inner wall of a hole formed so as to penetrate the interlayer insulating layer 43. An alignment film subjected to a predetermined alignment process such as a rubbing process is provided on the upper surface of the pixel electrode 9a.

以上に説明した画素部の構成は、図４に示すように、各画素部に共通である。即ち、画素領域１０ａ（図１参照）には、かかる画素部が周期的に形成されている。また、上述した各層のうち、画素電極９ａ、走査線３ａ及びデータ線６ａ等の画素領域１０ａに特有の各種素子以外を構成する層（例えば、層間絶縁膜等）は、画素領域１０ａの周辺に位置する周辺領域を覆うように形成されている。   The configuration of the pixel portion described above is common to each pixel portion as shown in FIG. That is, such pixel portions are periodically formed in the pixel region 10a (see FIG. 1). Of the above-described layers, layers (for example, an interlayer insulating film) other than various elements peculiar to the pixel region 10a such as the pixel electrode 9a, the scanning line 3a, and the data line 6a are provided around the pixel region 10a. It is formed so as to cover the peripheral area where it is located.

加えて、周辺回路においても、図５に示したＴＦＴ、配線、電極等と同様若しくは類似の又は同一製造工程によるＴＦＴ、配線、電極等が形成される。しかしながら、画素部と周辺回路とでは、それらの性質上、素子等の形成密度は異なる。このため、画素領域と周辺領域とでは、層間絶縁膜４３の下地における凸部の存在比率が相異なるので、次に説明するように平坦化処理が施されつつ平坦度のモニタリングが実施される。   In addition, in the peripheral circuit, TFTs, wirings, electrodes, and the like that are similar to or similar to the TFTs, wirings, electrodes, and the like shown in FIG. However, the formation density of elements and the like is different between the pixel portion and the peripheral circuit due to their properties. For this reason, since the pixel area and the peripheral area have different ratios of protrusions on the base of the interlayer insulating film 43, the flatness is monitored while the flattening process is performed as described below.

＜平坦度モニタ部＞
次に、本実施形態に係る電気光学装置に設けられる平坦度モニタ部について、図６から図９を参照して説明する。 <Flatness monitor unit>
Next, a flatness monitor unit provided in the electro-optical device according to the present embodiment will be described with reference to FIGS.

先ず、平坦度モニタ部の平面的に見た場合の配置位置について、図６及び図７を参照して説明する。ここに図６は、本実施形態に係る電気光学装置における平坦度モニタ部の配置位置を示す拡大平面図であり、図７は、比較例に係る電気光学装置における平坦度モニタ部の配置位置を示す拡大平面図である。   First, an arrangement position when the flatness monitor unit is viewed in plan will be described with reference to FIGS. 6 and 7. FIG. 6 is an enlarged plan view showing the arrangement position of the flatness monitor unit in the electro-optical device according to this embodiment, and FIG. 7 shows the arrangement position of the flatness monitor unit in the electro-optical device according to the comparative example. It is an enlarged plan view shown.

図６において、本実施形態に係る電気光学装置には、周辺領域における画素領域１０ａ、データ線駆動回路１０１及び走査線駆動回路１０４の比較的近い位置に、平坦度モニタ部２００が配置されている。また本実施形態では特に、平坦度モニタ部２００を、画素領域１０ａ、データ線駆動回路１０１及び走査線駆動回路１０４により近付けて配置するために、信号配線１１０を迂回させて、信号配線１１０よりも画素領域１０ａ側に平坦度モニタ部２００を配置している。特に、この迂回させる構成により、次に示す如き高精度のモニタリングが可能な範囲内にまで、平坦度モニタ部２００を画素領域１０ａ、データ線駆動回路１０１及び走査線駆動回路１０４の三者に対して近付けることが可能となる。   In FIG. 6, in the electro-optical device according to the present embodiment, the flatness monitor unit 200 is disposed at a relatively close position of the pixel region 10a, the data line driving circuit 101, and the scanning line driving circuit 104 in the peripheral region. . In the present embodiment, in particular, the flatness monitor unit 200 is arranged closer to the pixel region 10 a, the data line driving circuit 101, and the scanning line driving circuit 104. A flatness monitor unit 200 is disposed on the pixel region 10a side. In particular, with this detouring configuration, the flatness monitor unit 200 is provided to the three regions of the pixel region 10a, the data line driving circuit 101, and the scanning line driving circuit 104 within a range where high-precision monitoring is possible as described below. Can be approached.

尚、平坦度モニタ部２００は、例えば図５に示したデータ線６ａと同一のアルミニウム膜から形成されており、そのパターニングは、データ線６ａと同一機会に行われる。但し、データ線６ａと異なる他の導電膜と同一膜や、画素部では利用されない専用の反射膜から、平坦度モニタ部２００を形成することも可能である。   The flatness monitor unit 200 is formed of, for example, the same aluminum film as the data line 6a shown in FIG. 5, and the patterning is performed at the same opportunity as the data line 6a. However, it is also possible to form the flatness monitor unit 200 from the same film as another conductive film different from the data line 6a or a dedicated reflective film that is not used in the pixel unit.

図７に示すように、平坦度モニタ部２００を、信号配線１１０より画素領域１０ａから遠い側に配置してしまうと、平坦度モニタ部２００と、画素領域１０ａ、データ線駆動回路１０１及び走査線駆動回路１０４との距離は遠くなってしまう。即ち、少なくとも信号配線１１０を配置するスペース分は遠くに配置せざるを得なくなる。よって、図７に示す比較例における画素領域１０ａ及び平坦度モニタ部２００間の距離Ｌ２は、図６に示す本実施形態に係る電気光学装置における画素領域１０ａ及び平坦度モニタ部２００間の距離Ｌ１と比べて、極めて大きい値となってしまう。尚、この距離Ｌ１及びＬ２のより具体的な値については、後に詳述する。   As shown in FIG. 7, when the flatness monitor unit 200 is arranged on the side farther from the pixel region 10 a than the signal wiring 110, the flatness monitor unit 200, the pixel region 10 a, the data line driving circuit 101, and the scanning line are arranged. The distance from the drive circuit 104 is increased. That is, at least the space for arranging the signal wiring 110 must be arranged far away. Therefore, the distance L2 between the pixel region 10a and the flatness monitor unit 200 in the comparative example illustrated in FIG. 7 is the distance L1 between the pixel region 10a and the flatness monitor unit 200 in the electro-optical device according to the present embodiment illustrated in FIG. Compared with, it becomes a very large value. More specific values of the distances L1 and L2 will be described later.

続いて、平坦度モニタ部の動作及び平坦度モニタ部のより具体的な配置位置について、図８及び図９を参照して説明する。ここに図８は、本実施形態に係る電気光学装置における平坦度モニタ部の配置位置を示す断面図であり、図９は、絶縁膜の表面に生じる段差と平坦度モニタ部の配置位置との関係を示す概念図である。尚、図８においては、説明の便宜上、平坦度モニタ部が形成される層の周辺の層のみを図示し、図５で示した他の層については省略してある。また図９においては、段差の縦横比を変更して図示してある。以下では、図５で示した層間絶縁膜のうち、データ線６ａの上層に形成される第３絶縁膜４３に対して平坦化処理が施される場合のモニタリングを例に取る。   Next, the operation of the flatness monitor unit and a more specific arrangement position of the flatness monitor unit will be described with reference to FIGS. FIG. 8 is a cross-sectional view showing the arrangement position of the flatness monitor unit in the electro-optical device according to this embodiment, and FIG. 9 shows the difference between the step generated on the surface of the insulating film and the arrangement position of the flatness monitor unit. It is a conceptual diagram which shows a relationship. In FIG. 8, for convenience of explanation, only the layers around the layer where the flatness monitor portion is formed are shown, and the other layers shown in FIG. 5 are omitted. In FIG. 9, the aspect ratio of the step is changed. Hereinafter, monitoring in the case where the third insulating film 43 formed in the upper layer of the data line 6a in the interlayer insulating film shown in FIG.

図８において、平坦度モニタ部２００は、典型的には、平坦度をモニタリングしようとする層の直下に配置される。即ち、第３絶縁膜４３の平坦度をモニタリングする際には、図に示すように、第３層間絶縁膜４３の直下に配置される。尚、平坦度モニタ部２００は、例えばＡｌ等の比較的反射率の高い材料を含んで形成されており、典型的には、図に示すような、部分的に配置される薄膜として形成される。   In FIG. 8, the flatness monitor unit 200 is typically disposed immediately below a layer whose flatness is to be monitored. That is, when the flatness of the third insulating film 43 is monitored, the third insulating film 43 is disposed immediately below the third interlayer insulating film 43 as shown in the drawing. The flatness monitor unit 200 is formed including a material having a relatively high reflectivity such as Al, and is typically formed as a partially disposed thin film as shown in the figure. .

平坦度モニタ部によって平坦度をモニタリングする際には、例えば図に示すような検出器５００が用いられる。検出器５００の動作時には、先ず照射部５１０から平坦度モニタ部２００に、第３層間絶縁膜４３を介して光が照射される。そして、平坦度モニタ部２００に到達した光は反射され、検出部５２０入射される。ここで、照射される光の位相は、第３層間絶縁膜４３内を進行する際や平坦度モニタ部２００によって反射される際に位相が変化する。このため、照射部５１０から照射される出射光の位相と、検出部５２０で検出される反射光の位相とは互いに異なる。検出器５００は、このような位相の変化から第３層間絶縁膜の膜厚を測定し、平坦度をモニタリングする。   When the flatness is monitored by the flatness monitor unit, for example, a detector 500 as shown in the figure is used. During operation of the detector 500, first, light is irradiated from the irradiation unit 510 to the flatness monitoring unit 200 through the third interlayer insulating film 43. Then, the light reaching the flatness monitor unit 200 is reflected and incident on the detection unit 520. Here, the phase of the irradiated light changes when traveling through the third interlayer insulating film 43 or when reflected by the flatness monitor unit 200. For this reason, the phase of the emitted light emitted from the irradiation unit 510 and the phase of the reflected light detected by the detection unit 520 are different from each other. The detector 500 measures the thickness of the third interlayer insulating film from such a phase change and monitors the flatness.

図９に示すように、画素領域及び周辺領域では、積層される各種素子の密度の違い等から、第３層間絶縁膜４３の表面には、局所的な段差が生じてしまう場合がある。このような段差は、典型的には、画素領域からの距離に応じて大きくなる。尚、図に示すように、周辺領域の方が画素領域に対して低くなる場合もあれば、逆に周辺領域の方が画素領域に対して高くなる場合もあるが、どちらの場合であっても、本実施形態における効果を得ることができる。   As shown in FIG. 9, in the pixel region and the peripheral region, a local step may occur on the surface of the third interlayer insulating film 43 due to a difference in the density of various elements stacked. Such a step is typically increased according to the distance from the pixel region. As shown in the figure, the peripheral area may be lower than the pixel area, and conversely, the peripheral area may be higher than the pixel area. In addition, the effect of the present embodiment can be obtained.

上述したように、平坦度モニタ部２００において平坦度をモニタリングが可能な領域は、平坦度モニタ部２００に対して光を照射した際に、照射された光及び反射された光が通過する領域である。即ち、平坦度モニタ部２００から大きく離れた領域においては、平坦度をモニタリングすることが困難である。従って、段差が大きい場合には、平坦度が正確にモニタリングされないおそれがある。   As described above, the flatness monitoring unit 200 can monitor the flatness in the region through which the irradiated light and the reflected light pass when the flatness monitoring unit 200 is irradiated with light. is there. That is, it is difficult to monitor the flatness in a region that is far away from the flatness monitoring unit 200. Therefore, when the level difference is large, the flatness may not be accurately monitored.

ここで、本願発明者の研究したところによれば、図に示すように、段差をｄとし、基板上で平面的に見た場合の、複数の画素部（即ち、画素領域の端部）から平坦度モニタ部２００が配置される位置までの距離をＬとすると、以下の数式を満たすように平坦度モニタ部２００が配置されれば、正確に平坦度をモニタリングできることが判明している。   Here, according to the study of the present inventor, as shown in the figure, the step is defined as d and from a plurality of pixel portions (that is, end portions of the pixel region) when viewed in plan on the substrate. It has been found that if the distance to the position where the flatness monitor unit 200 is arranged is L, the flatness can be accurately monitored if the flatness monitor unit 200 is arranged so as to satisfy the following formula.

Ｌ≦２０００ｄ ・・・ （１）
即ち、段差が生じている場合でも、上述した数式（１）を満たすまでに、平坦度モニタ部２００を接近させて配置すれば、正確に平坦度をモニタリングすることができる。より具体的には、例えば段差ｄが０．１μｍである場合には、距離Ｌは２００μｍ以下であれば、正確に平坦度がモニタリングできる。また実際に、図７に示すように平坦度モニタ部を配置した場合には、画素領域１０ａ及び平坦度モニタ部２００間の距離Ｌ２が６００μｍを超えてしまうのに対し、図６に示すように平坦度モニタ部を配置することで、画素領域１０ａ及び平坦度モニタ部２００間の距離Ｌ１を、２００μｍ以下とすることが可能であるという研究結果が得られている。 L ≦ 2000d (1)
That is, even when a step is generated, the flatness can be accurately monitored by placing the flatness monitor unit 200 close to the above-described formula (1). More specifically, for example, when the level difference d is 0.1 μm, the flatness can be accurately monitored if the distance L is 200 μm or less. Actually, when the flatness monitor unit is arranged as shown in FIG. 7, the distance L2 between the pixel region 10a and the flatness monitor unit 200 exceeds 600 μm, whereas as shown in FIG. A research result is obtained that the distance L1 between the pixel region 10a and the flatness monitor unit 200 can be set to 200 μm or less by arranging the flatness monitor unit.

平坦度が正確にモニタリングされていれば、ＣＭＰ等の技術によって平坦化処理を施す際に、平坦度をより適切なものとすることが可能となる。平坦度が適切なものとされることで、基板上の段差に起因して生ずる様々な不具合を改善することが可能である。具体的には、例えば液晶分子の配向不良や、光の乱反射等を防止することが可能である。即ち、画質が低下してしまうことを防止できる。また、基板によって挟持される液晶セルのギャップを制御する際の精度を、より高いものとすることができる。よって、液晶セルのギャップは適切な値となり、品質の高い装置を実現することが可能である。   If the flatness is accurately monitored, the flatness can be made more appropriate when the flattening process is performed by a technique such as CMP. By making the flatness appropriate, it is possible to improve various problems caused by steps on the substrate. Specifically, for example, alignment defects of liquid crystal molecules, irregular reflection of light, and the like can be prevented. That is, it is possible to prevent the image quality from deteriorating. In addition, the accuracy in controlling the gap between the liquid crystal cells held by the substrate can be made higher. Therefore, the gap of the liquid crystal cell becomes an appropriate value, and a high-quality device can be realized.

以上説明したように、本実施形態に係る電気光学装置によれば、平坦化する絶縁膜の表面の平坦度を正確にモニタリングできるため、より高い精度で平坦化処理を施すことが可能となる。従って、高品質な画像を表示することが可能である。   As described above, according to the electro-optical device according to the present embodiment, since the flatness of the surface of the insulating film to be flattened can be accurately monitored, the flattening process can be performed with higher accuracy. Therefore, it is possible to display a high quality image.

尚、本実施形態では、最上層である層間絶縁膜４３の平坦化及びその際における平坦度のモニタリングを行う構成及びプロセスについて説明したが、最上層以外の絶縁膜に対して平坦化処理を施し且つその際における平坦度のモニタリングを行う場合にも、上述した平坦度モニタ部を適用可能である。   In the present embodiment, the configuration and process for planarizing the interlayer insulating film 43 which is the uppermost layer and monitoring the flatness at that time have been described. However, the insulating film other than the uppermost layer is subjected to the planarization process. In addition, the flatness monitoring unit described above can also be applied when monitoring the flatness at that time.

＜電子機器＞
次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について説明する。ここに図１０は、プロジェクタの構成例を示す平面図である。以下では、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。 <Electronic equipment>
Next, the case where the liquid crystal device which is the above-described electro-optical device is applied to various electronic devices will be described. FIG. 10 is a plan view showing a configuration example of the projector. Hereinafter, a projector using the liquid crystal device as a light valve will be described.

図１０に示されるように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６及び２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇに入射される。   As shown in FIG. 10, a projector 1100 includes a lamp unit 1102 made of a white light source such as a halogen lamp. The projection light emitted from the lamp unit 1102 is separated into three primary colors of RGB by four mirrors 1106 and two dichroic mirrors 1108 arranged in the light guide 1104, and serves as a light valve corresponding to each primary color. The light enters the liquid crystal panels 1110R, 1110B, and 1110G.

液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、Ｒ及びＢの光が９０度に屈折する一方、Ｇの光が直進する。従って、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。   The configurations of the liquid crystal panels 1110R, 1110B, and 1110G are the same as those of the liquid crystal device described above, and are driven by R, G, and B primary color signals supplied from the image signal processing circuit. The light modulated by these liquid crystal panels enters the dichroic prism 1112 from three directions. In the dichroic prism 1112, R and B light is refracted at 90 degrees, while G light travels straight. Therefore, as a result of the synthesis of the images of the respective colors, a color image is projected onto the screen or the like via the projection lens 1114.

ここで、各液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇによる表示像について着目すると、液晶パネル１１１０Ｇによる表示像は、液晶パネル１１１０Ｒ、１１１０Ｂによる表示像に対して左右反転することが必要となる。   Here, paying attention to the display images by the liquid crystal panels 1110R, 1110B, and 1110G, the display image by the liquid crystal panel 1110G needs to be horizontally reversed with respect to the display images by the liquid crystal panels 1110R and 1110B.

尚、液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。   In addition, since light corresponding to each primary color of R, G, and B is incident on the liquid crystal panels 1110R, 1110B, and 1110G by the dichroic mirror 1108, it is not necessary to provide a color filter.

尚、図１０を参照して説明した電子機器の他にも、モバイル型のパーソナルコンピュータや、携帯電話、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等が挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。   In addition to the electronic device described with reference to FIG. 10, a mobile personal computer, a mobile phone, a liquid crystal television, a viewfinder type, a monitor direct-view type video tape recorder, a car navigation device, a pager, an electronic device Examples include a notebook, a calculator, a word processor, a workstation, a videophone, a POS terminal, and a device equipped with a touch panel. Needless to say, the present invention can be applied to these various electronic devices.

また、本発明は上述の各実施形態で説明した液晶装置以外にも反射型液晶装置（ＬＣＯＳ）、プラズマディスプレイ（ＰＤＰ）、電界放出型ディスプレイ（ＦＥＤ、ＳＥＤ）、有機ＥＬディスプレイ、デジタルマイクロミラーデバイス（ＤＭＤ）、電気泳動装置等にも適用可能である。   In addition to the liquid crystal devices described in the above embodiments, the present invention includes a reflective liquid crystal device (LCOS), a plasma display (PDP), a field emission display (FED, SED), an organic EL display, and a digital micromirror device. (DMD), electrophoresis apparatus and the like are also applicable.

本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置、及び該電気光学装置を備えた電子機器もまた本発明の技術的範囲に含まれるものである。   The present invention is not limited to the above-described embodiments, and can be appropriately changed without departing from the spirit or idea of the invention that can be read from the claims and the entire specification. In addition, an electronic apparatus including the electro-optical device is also included in the technical scope of the present invention.

実施形態に係る液晶装置の全体構成を示す平面図である。It is a top view which shows the whole structure of the liquid crystal device which concerns on embodiment. 図１のＨ−Ｈ´線断面図である。It is the HH 'sectional view taken on the line of FIG. 実施形態に係る液晶装置の画素領域を構成する各種素子、配線等の等価回路図である。FIG. 3 is an equivalent circuit diagram of various elements, wirings, and the like that constitute a pixel region of the liquid crystal device according to the embodiment. 相隣接する複数の画素部の拡大平面図である。It is an enlarged plan view of a plurality of pixel portions adjacent to each other. 図４のＡ−Ａ’線断面図である。FIG. 5 is a cross-sectional view taken along line A-A ′ of FIG. 4. 実施形態に係る電気光学装置における平坦度モニタ部の配置位置を示す拡大平面図である。FIG. 6 is an enlarged plan view showing an arrangement position of a flatness monitor unit in the electro-optical device according to the embodiment. 比較例に係る電気光学装置における平坦度モニタ部の配置位置を示す拡大平面図である。FIG. 6 is an enlarged plan view showing an arrangement position of a flatness monitor unit in an electro-optical device according to a comparative example. 実施形態に係る電気光学装置における平坦度モニタ部の配置位置を示す断面図である。FIG. 6 is a cross-sectional view illustrating the arrangement position of a flatness monitor unit in the electro-optical device according to the embodiment. 絶縁膜の表面に生じる段差と平坦度モニタ部の配置位置との関係を示す概念図である。It is a conceptual diagram which shows the relationship between the level | step difference which arises on the surface of an insulating film, and the arrangement position of a flatness monitor part. 電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す平面図である。It is a top view which shows the structure of the projector which is an example of the electronic device to which the electro-optical apparatus is applied.

符号の説明Explanation of symbols

３ａ…走査線、３ｂ…ゲート電極、６ａ…データ線、９ａ…画素電極、１０…ＴＦＴアレイ基板、１０ａ…画素領域、２０…対向基板、３０…ＴＦＴ、４３…第３層間絶縁膜、５０…液晶層、７０…蓄積容量、１０１…データ線駆動回路、１０２…外部回路接続端子、１０４…走査線駆動回路、１１０…信号配線、２００…平坦度モニタ部、５００…検出器、５１０…照射部、５２０…検出部   3a ... scanning line, 3b ... gate electrode, 6a ... data line, 9a ... pixel electrode, 10 ... TFT array substrate, 10a ... pixel region, 20 ... counter substrate, 30 ... TFT, 43 ... third interlayer insulating film, 50 ... Liquid crystal layer, 70 ... Storage capacitor, 101 ... Data line driving circuit, 102 ... External circuit connection terminal, 104 ... Scanning line driving circuit, 110 ... Signal wiring, 200 ... Flatness monitor unit, 500 ... Detector, 510 ... Irradiation unit 520 ... detection unit

Claims (6)

基板と、
該基板上における画素領域に複数の画素部と、
前記画素領域の周辺に、前記基板の第１辺に沿って設けられたデータ線駆動回路及び前記第１辺と交差する第２辺に沿って設けられた走査線駆動回路と、
前記データ線駆動回路の側方に設けられた配線と、
前記画素領域及び前記画素領域の周辺を覆うように成膜された絶縁膜と、
前記絶縁膜より下層側に、前記絶縁膜を介して照射された光を反射するように形成されており、平坦化処理が施された前記絶縁膜の表面の平坦度をモニタするための平坦度モニタ部とを備え、
前記配線は、前記データ線駆動回路の側方において、前記データ線駆動回路の延在方向に沿って第１方向に延在する部分と、前記走査線駆動回路の延在方向に沿って前記第１方向と交差する第２方向に延在する部分とを有し、
前記平坦度モニタ部は、前記データ線駆動回路と前記配線の第２方向に延在する部分との間、且つ、前記走査線駆動回路と前記配線の第１方向に延在する部分との間に形成されていることを特徴とする電気光学装置。 A substrate,
A plurality of pixel portions in the pixel area on the substrate,
Around the pixel region, a scanning line driving circuit provided along the second side intersecting the first data line disposed along a side drive circuit and the first side of the substrate,
Wiring provided on the side of the data line driving circuit;
An insulating film formed to cover the pixel region and the periphery of the pixel region ;
Flatness for monitoring the flatness of the surface of the insulating film that is formed on the lower layer side of the insulating film so as to reflect the light irradiated through the insulating film and has been subjected to a flattening process. A monitor unit,
The wiring has a portion extending in the first direction along the extending direction of the data line driving circuit and the first extending along the extending direction of the scanning line driving circuit on the side of the data line driving circuit. A portion extending in a second direction intersecting with one direction,
The flatness monitor section is between the data line driving circuit and a portion extending in the second direction of the wiring, and between the scanning line driving circuit and a portion extending in the first direction of the wiring. An electro-optical device formed by: 前記画素領域に、データ線と、前記データ線と電気的に接続されたスイッチング素子と、前記スイッチング素子に対応して設けられた画素電極とを備え、The pixel region includes a data line, a switching element electrically connected to the data line, and a pixel electrode provided corresponding to the switching element,
前記平坦度モニタ部は、前記データ線と同一層に形成されていることを特徴とする請求項１に記載の電気光学装置。The electro-optical device according to claim 1, wherein the flatness monitor unit is formed in the same layer as the data line. 前記複数の画素部に重なる前記絶縁膜の表面と前記平坦度モニタ部に重なる前記絶縁膜の表面との段差をｄとし、
前記基板上で平面的に見た場合の、前記複数の画素部から前記平坦度モニタ部までの距離をＬとすると、
前記平坦度モニタ部は、Ｌ≦２０００ｄを満たす位置に形成されていることを特徴とする請求項１に記載の電気光学装置。 D is a step between the surface of the insulating film overlapping the plurality of pixel portions and the surface of the insulating film overlapping the flatness monitor portion ;
When the distance from the plurality of pixel units to the flatness monitor unit when viewed in plan on the substrate is L,
The electro-optical device according to claim 1, wherein the flatness monitor unit is formed at a position satisfying L ≦ 2000d. 前記平坦度モニタ部は、前記配線と同一層に形成されていることを特徴とする請求項３に記載の電気光学装置。 The electro-optical device according to claim 3, wherein the flatness monitor unit is formed in the same layer as the wiring . 前記平坦度モニタ部は、アルミニウムを含んでいることを特徴とする請求項１から４のいずれか一項に記載の電気光学装置。 The electro-optical device according to claim 1 , wherein the flatness monitor unit includes aluminum. 請求項１から５のいずれか一項に記載の電気光学装置を具備してなることを特徴とする電子機器。   An electronic apparatus comprising the electro-optical device according to claim 1.

Images