JP5233618B2 - Electro-optical device and electronic apparatus - Google Patents

Electro-optical device and electronic apparatus Download PDF

Info

Publication number
JP5233618B2
JP5233618B2 JP2008306047A JP2008306047A JP5233618B2 JP 5233618 B2 JP5233618 B2 JP 5233618B2 JP 2008306047 A JP2008306047 A JP 2008306047A JP 2008306047 A JP2008306047 A JP 2008306047A JP 5233618 B2 JP5233618 B2 JP 5233618B2
Authority
JP
Japan
Prior art keywords
pixel electrode
conductive portion
region
electro
optical device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008306047A
Other languages
Japanese (ja)
Other versions
JP2010128421A5 (en
JP2010128421A (en
Inventor
拓則 壹岐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2008306047A priority Critical patent/JP5233618B2/en
Publication of JP2010128421A publication Critical patent/JP2010128421A/en
Publication of JP2010128421A5 publication Critical patent/JP2010128421A5/ja
Application granted granted Critical
Publication of JP5233618B2 publication Critical patent/JP5233618B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、例えば素子基板上にスイッチング素子として薄膜トランジスタが画素毎に配置された液晶装置等の電気光学装置及びその製造方法、並びに電気光学装置を備えた、例えば液晶プロジェクタ等の電子機器の技術分野に関する。   The present invention relates to an electro-optical device such as a liquid crystal device in which a thin film transistor is arranged for each pixel as a switching element on an element substrate, a manufacturing method thereof, and an electronic apparatus such as a liquid crystal projector including the electro-optical device. About.

この種の電気光学装置では、基板上に、画素電極と、該画素電極の選択的な駆動を行うための走査線、データ線、及び画素スイッチング用素子としてのＴＦＴ（Thin Film Transistor）とを備えることにより、アクティブマトリクス駆動可能に構成されている。ここで、アクティブマトリクス駆動では、走査線に走査信号を供給することで前記ＴＦＴの動作を制御すると共に、ＴＦＴがＯＮ（オン）駆動されるタイミングでデータ線に画像信号を供給することによって、画像表示が実現される。このような電気光学装置では、表示画像の高コントラスト化等を目的として、ＴＦＴと画素電極との間に蓄積容量が設けられることもある。例えば特許文献１には、蓄積容量を、容量絶縁膜を介して対向する一対の透明電極から構成することで、開口率（即ち、透過率）を確保する技術が開示されている。   In this type of electro-optical device, a pixel electrode, a scanning line for selectively driving the pixel electrode, a data line, and a TFT (Thin Film Transistor) as a pixel switching element are provided on a substrate. Thus, the active matrix driving is possible. Here, in the active matrix driving, the operation of the TFT is controlled by supplying a scanning signal to the scanning line, and an image signal is supplied to the data line at a timing when the TFT is turned on. Display is realized. In such an electro-optical device, a storage capacitor may be provided between the TFT and the pixel electrode in order to increase the contrast of the display image. For example, Patent Document 1 discloses a technique for ensuring an aperture ratio (that is, transmittance) by configuring a storage capacitor from a pair of transparent electrodes that are opposed to each other with a capacitor insulating film interposed therebetween.

特開平６−１４８６８４号公報Japanese Patent Laid-Open No. 6-148684

しかしながら、上述の背景技術によれば、画素電極及びドレイン領域が夫々離れた層に配置されている場合、画素電極及びドレイン領域間を電気的に接続するためのコンタクトホールを深く形成する必要がある。コンタクトホールを深く形成すると、コンタクトホールの形成過程において、内部に欠陥等が生じて、コンタクトホールの導電性が低下してしまう。また、深いコンタクトホールを狭い領域のみで形成することは困難を極め、微細化に向かない。特に画像信号電位が印加される画素電極及びドレイン領域間を接続するコンタクトホールに欠陥等が存在すると、画像信号にノイズが混入することによって誤差やエラーが生じ、表示画像の質が低下してしまう。   However, according to the background art described above, when the pixel electrode and the drain region are arranged in separate layers, it is necessary to form a deep contact hole for electrically connecting the pixel electrode and the drain region. . When the contact hole is formed deeply, defects and the like are generated in the contact hole forming process, and the conductivity of the contact hole is lowered. In addition, it is extremely difficult to form a deep contact hole only in a narrow region, and it is not suitable for miniaturization. In particular, if there is a defect or the like in a contact hole connecting between the pixel electrode and the drain region to which the image signal potential is applied, noise and noise are mixed in the image signal, and the quality of the display image is deteriorated. .

本発明は、例えば上述した問題点に鑑みなされたものであり、積層構造が効率的にレイアウトされており、高品位な画像表示が可能な電気光学装置、及びそのような電気光学装置を備える電子機器を提供することを課題とする。   The present invention has been made in view of the above-described problems, for example, and an electro-optical device in which a laminated structure is efficiently laid out and capable of displaying a high-quality image, and an electronic device including such an electro-optical device. It is an object to provide a device.

本発明の電気光学装置は上記課題を解決するために、複数の画素電極と、前記複数の画素電極毎に設けられた薄膜トランジスタと、前記画素電極と前記薄膜トランジスタとの間の層に配置されており、平面的に見て前記画素電極に重なる第１導電部と、前記画素電極と前記薄膜トランジスタのドレイン領域との間を電気的に接続する第２導電部とを備え、前記第１導電部は、開口領域又は切り欠き領域を有し、前記第２導電部は、前記開口領域又は前記切り欠き領域に配置されることを特徴とする。
For the electro-optical device of the present invention to solve the above problems, it is placed in a layer between the plurality of pixel electrodes, a thin film transistor provided for each of the plurality of pixel electrodes, and the thin film transistor and the pixel electrode Ri, a first conductive portion overlapping the pixel electrode when viewed in a flat plane, the a second conductive portion you electrical connection between the pixel electrode and the drain region of the thin film transistor, the first conductive The portion has an opening region or a notch region, and the second conductive portion is disposed in the opening region or the notch region .

本発明に係る電気光学装置は、例えば、一対の基板間に液晶等の電気光学物質が挟持されており、液晶の配向状態を制御することによって、例えば画像表示等の電気光学動作を行う。   In the electro-optical device according to the present invention, for example, an electro-optical material such as liquid crystal is sandwiched between a pair of substrates, and an electro-optical operation such as image display is performed by controlling the alignment state of the liquid crystal.

基板上には、例えば、走査線、データ線等の配線や画素スイッチング用のＴＦＴ等の電子素子が、絶縁膜を介して相互に絶縁されつつ必要に応じて積層されることで画素電極を駆動するための回路が構成され、その上層側に画像電極が配置されている。電気光学装置の動作時には、例えば、走査線を通じて、画素電極に電気的に接続された画素スイッチング用のＴＦＴのスイッチング動作が制御されると共に、データ線を通じて画像信号が供給されることで、該ＴＦＴを介して画素電極に対し、画像信号に応じた電圧を印加する。これにより、複数の画素電極が配列された画素領域或いは画素アレイ領域（又は「画像表示領域」とも呼ぶ）における画像表示が可能となる。   On the substrate, for example, wirings such as scanning lines and data lines, and electronic elements such as pixel switching TFTs are stacked as necessary while being insulated from each other through an insulating film, thereby driving the pixel electrodes. The circuit for this is comprised, and the image electrode is arrange | positioned at the upper layer side. During the operation of the electro-optical device, for example, the switching operation of the pixel switching TFT electrically connected to the pixel electrode is controlled through the scanning line, and an image signal is supplied through the data line. A voltage corresponding to the image signal is applied to the pixel electrode via the. As a result, it is possible to display an image in a pixel region or a pixel array region (or also referred to as an “image display region”) in which a plurality of pixel electrodes are arranged.

第１導電部は、画素電極より下層側に形成されており、画素電極が配列された画素領域で電気光学動作を行うための配線、電極及び電子素子の少なくとも一部を構成する。例えば、第１導電部は、データ線に電気的に接続された付加容量を構成する一対の容量電極のうちの一方の電極として形成される。また、第１導電部は、基板上で平面的に見て画素毎に開口領域又は切り欠き領域を有する。例えば、第１導電部は画素領域全体にベタ状に形成されており、かつ、画素毎一定の領域が開口するように（即ち、画素毎に穴が開けられるように）開口領域が形成されていてもよい。また、第１導電部は、画素毎に配置された複数の島状の導電部として形成されており、かつ、夫々の島状の導電部はその端部の一部から、導電部の内側に向かって部分的に開口領域が形成された切り欠き領域を有していいたもよい。このように第１導電部に開口領域や切り欠き領域を設けることによって、画素毎に配置された画素電極の各々を、当該開口領域又は切り欠き領域を介して、第１導電部の下層側に形成された素子又は配線等に電気的に接続することができる。   The first conductive portion is formed on a lower layer side than the pixel electrode, and constitutes at least a part of a wiring, an electrode, and an electronic element for performing an electro-optical operation in a pixel region in which the pixel electrode is arranged. For example, the first conductive portion is formed as one electrode of a pair of capacitor electrodes constituting an additional capacitor electrically connected to the data line. Further, the first conductive portion has an opening region or a cutout region for each pixel when viewed in plan on the substrate. For example, the first conductive portion is formed in a solid shape over the entire pixel region, and an opening region is formed so that a certain region is opened for each pixel (that is, a hole is formed for each pixel). May be. The first conductive portion is formed as a plurality of island-shaped conductive portions arranged for each pixel, and each of the island-shaped conductive portions extends from a part of the end portion to the inside of the conductive portion. You may have the notch area | region in which the opening area | region was partially formed toward the direction. Thus, by providing an opening region or a notch region in the first conductive portion, each of the pixel electrodes arranged for each pixel is placed on the lower layer side of the first conductive portion via the opening region or the notch region. It can be electrically connected to the formed element or wiring.

本発明では特に、次に説明する第２導電部を当該開口領域又は切り欠き領域に形成することによって、画素電極と薄膜トランジスタのドレイン領域とを電気的に接続している。つまり、第２導電部を開口領域又は切り欠きに形成することによって、画素電極の下層側に形成された第１導電部と画素電極とを電気的に絶縁しつつ、画素電極にドレイン領域から出力された画像信号電位を供給することができるように構成されている。従って、画素電極の下層側に設けられた第１導電部を、電気光学動作を行うための配線、電極及び電子素子として利用しつつ、画素電極をオン／オフ駆動することができるので、極めて効率的な配線レイアウトを有する電気光学装置を実現することができる。   Particularly in the present invention, the pixel electrode and the drain region of the thin film transistor are electrically connected by forming a second conductive portion described below in the opening region or the cutout region. In other words, by forming the second conductive portion in the opening region or notch, the first conductive portion formed on the lower layer side of the pixel electrode and the pixel electrode are electrically insulated from each other, and the pixel electrode outputs from the drain region. The image signal potential thus obtained can be supplied. Accordingly, the pixel electrode can be driven on / off while using the first conductive portion provided on the lower layer side of the pixel electrode as a wiring, an electrode, and an electronic element for performing an electro-optical operation. An electro-optical device having a typical wiring layout can be realized.

また、このように画素電極及びドレイン領域間を、第２導電部で中継接続することによって、基板上の配線レイアウトを効果的に向上させることが可能となる。仮に、画素電極及びドレイン領域間を第２導電部のような中継層を形成せずに直接接続する場合、半導体層のドレイン領域に光が照射することを防ぐために、画素電極及びドレイン領域間を接続するコンタクトホールは、画像表示領域のうち表示項が透過しない領域（以下、適宜、非透過領域という）に形成される必要がある。更にこの場合、画素電極も当該コンタクトホールに接続できるように、画素電極の一部を非透過領域まで延在させるように、形状を工夫する必要も生じる。つまり、第２導電部を設けないと、このように基板上の配線レイアウトが著しく制限される。一方、本発明のように第２導電部を形成すると、非透過領域には、第２導電部及びドレイン領域間を接続するためのコンタクトホールを設ければよく、第２導電部及び画素電極間を形成するためのコンタクトホールは非透過領域に配置してもよいし、画像表示領域のうち表示光が透過する領域（以下、適宜、透過領域という）に配置してもよい。特に当該コンタクトホールを透過領域に配置する場合には、上述のように画素電極の形状を工夫する必要性も生じない。従って、ドレイン領域及び第２導電部間を接続するためのコンタクトホールを非透過領域に形成することによって、半導体層の遮光性を良好に保ちつつ、第２導電部及び画素電極間を接続するためのコンタクトホールを配置可能な範囲が飛躍的に広がり、配線のデザインレイアウトが格段に向上する。   In addition, it is possible to effectively improve the wiring layout on the substrate by relay-connecting the pixel electrode and the drain region with the second conductive portion in this way. If the pixel electrode and the drain region are directly connected without forming a relay layer such as the second conductive portion, the pixel electrode and the drain region may be connected with each other in order to prevent light from being applied to the drain region of the semiconductor layer. The contact hole to be connected needs to be formed in a region where the display term is not transmitted in the image display region (hereinafter, referred to as a non-transmissive region as appropriate). Furthermore, in this case, it is necessary to devise the shape so that a part of the pixel electrode extends to the non-transmissive region so that the pixel electrode can be connected to the contact hole. That is, if the second conductive portion is not provided, the wiring layout on the substrate is thus significantly limited. On the other hand, when the second conductive portion is formed as in the present invention, a contact hole for connecting the second conductive portion and the drain region may be provided in the non-transmissive region, and between the second conductive portion and the pixel electrode. The contact hole for forming the light source may be disposed in a non-transmissive region, or may be disposed in a region (hereinafter, appropriately referred to as a transmissive region) through which display light is transmitted in the image display region. In particular, when the contact hole is disposed in the transmissive region, it is not necessary to devise the shape of the pixel electrode as described above. Accordingly, by forming a contact hole for connecting the drain region and the second conductive portion in the non-transmissive region, the second conductive portion and the pixel electrode can be connected while maintaining the light shielding property of the semiconductor layer. This greatly expands the range in which contact holes can be placed, and the wiring design layout is greatly improved.

尚、第２導電部及び画素電極間を接続するためのコンタクトホールを透過領域に形成する場合には、画像表示領域における透過率の低下を防止するために、ＩＴＯ等の透明な導電性材料で形成されていることが好ましい。   When a contact hole for connecting the second conductive portion and the pixel electrode is formed in the transmissive region, a transparent conductive material such as ITO is used to prevent a decrease in transmittance in the image display region. Preferably it is formed.

更に、第２導電部で画素電極及びドレイン領域間を中継接続することによって、仮に画素電極及びドレイン領域間に厚い層間絶縁膜が形成されている場合であっても、良好な導電性を有するコンタクトホールを用いて接続することができる。つまり、画素電極及びドレイン領域間を、深く形成されたコンタクトホールを介して直接接続しようとすると、本来良好な導電性を有すべきコンタクトホールの内部に、その製造過程において欠陥等が生じ、導電性が低下してしまうし、このような深いコンタクトホールは形成することに技術的な困難性が伴う。その点、本発明のように、中継接続するための第２導電部を設けることによって、画素電極とドレイン領域との間を２段階のコンタクトホール（即ち、画素電極及び第２導電部間を接続するコンタクトホール、並びに第２導電部及びドレイン領域間を接続するコンタクトホール）で接続することができる。従って、比較的深さの浅いコンタクトホールを用いて画素電極及びドレイン領域間を電気的に接続することができるので、画素電極に印加される画像信号電位にノイズが混入することによって誤差やエラーが生じることを防ぐことができ、表示画像の質を向上させることができる。   In addition, by connecting the pixel electrode and the drain region via the second conductive portion, even if a thick interlayer insulating film is formed between the pixel electrode and the drain region, the contact having good conductivity is provided. It can be connected using a hole. In other words, if the pixel electrode and the drain region are directly connected through a deeply formed contact hole, defects or the like are generated in the manufacturing process inside the contact hole that should have good conductivity. However, it is technically difficult to form such a deep contact hole. In that respect, as in the present invention, by providing a second conductive portion for relay connection, a two-stage contact hole is connected between the pixel electrode and the drain region (that is, between the pixel electrode and the second conductive portion). And a contact hole connecting between the second conductive portion and the drain region). Therefore, since the pixel electrode and the drain region can be electrically connected using a contact hole having a relatively shallow depth, an error or an error is caused by noise mixed in the image signal potential applied to the pixel electrode. This can be prevented and the quality of the display image can be improved.

以上のように、本発明によれば、第１導電部に設けた開口領域又は切り欠き領域に第２導電部を中継配線として配置することによって、画素電極及びドレイン領域間の電気的な接続を効率的な配線レイアウトで実現することができ、しかも配線レイアウトの自由度を格段に高めることができる。また、中継接続を行うための第２導電部を配置することで、画素電極及びドレイン領域間の電気的な接続に必要なコンタクトホールの深さを浅くすることができるので、画像信号へのノイズの混入を抑制し、良好な画像表示が可能な電気光学装置を実現することができる。   As described above, according to the present invention, the electrical connection between the pixel electrode and the drain region is achieved by arranging the second conductive portion as a relay wiring in the opening region or the cutout region provided in the first conductive portion. This can be realized with an efficient wiring layout, and the degree of freedom of the wiring layout can be greatly increased. Further, by arranging the second conductive portion for performing the relay connection, the depth of the contact hole necessary for the electrical connection between the pixel electrode and the drain region can be reduced, so that noise to the image signal is reduced. Therefore, it is possible to realize an electro-optical device capable of suppressing the mixing of the image and displaying a good image.

本発明の一の態様では、前記第２導電部は、前記第１導電部と同一膜からなる部分を含む。   In one aspect of the present invention, the second conductive portion includes a portion made of the same film as the first conductive portion.

この態様における「同一膜」とは、電気光学装置の製造工程における同一機会に成膜される膜を意味し、同一種類の膜である。即ち、第２導電部は、製造工程において第１導電部と同一機会に成膜される膜である。尚、本発明に係る「同一膜からなる」とは、一枚の膜として連続していることまでも要求する趣旨ではなく、基本的に、同一膜のうち相互に分断されている膜部分であれば足りる趣旨である。例えば、第１導電部が保持容量を形成する一対の容量電極の一方であり、第２導電部は第１導電部と電気的に絶縁されている画素電極及びドレイン領域間の中継配線であるように、相互に分断されていてもよい。更に、第１導電部及び第２導電部は必ずしも膜状の構造を有している必要はなく、例えば、第２導電部が画素電極及びドレイン領域間を接続するコンタクトホールと一体的に三次元的な構造を有していてもよい。   The “same film” in this embodiment means films formed on the same occasion in the manufacturing process of the electro-optical device, and are the same type of film. That is, the second conductive part is a film formed on the same occasion as the first conductive part in the manufacturing process. Note that “consisting of the same film” according to the present invention does not mean that it is continuous as a single film, but basically is a part of the same film that is separated from each other. That is enough. For example, the first conductive part is one of a pair of capacitive electrodes forming a storage capacitor, and the second conductive part is a relay wiring between the pixel electrode and the drain region that are electrically insulated from the first conductive part. In addition, they may be separated from each other. Furthermore, the first conductive portion and the second conductive portion do not necessarily have a film-like structure. For example, the second conductive portion is integrated with a contact hole connecting the pixel electrode and the drain region in a three-dimensional manner. It may have a typical structure.

このように、製造工程における特定のプロセスで第１導電部及び第２導電部を形成することによって、製造コストの削減に貢献できるだけでなく、配線レイアウトの簡素化又は効率化にも貢献することができる。   Thus, by forming the first conductive portion and the second conductive portion in a specific process in the manufacturing process, not only can the manufacturing cost be reduced, but also the wiring layout can be simplified or improved in efficiency. it can.

本発明の電気光学装置の他の態様では、前記第２導電部及び前記ドレイン領域間を中継接続するためのドレイン中継部を更に備える。   In another aspect of the electro-optical device of the present invention, the electro-optical device further includes a drain relay portion for relay connection between the second conductive portion and the drain region.

本態様によれば、画素電極及びドレイン領域間には、ドレイン中継部と本発明における第２導電部の２種類の中継部及び中継配線が形成されている。即ち、ドレイン中継部は、ドレイン領域及び第２導電部間を電気的に接続するように形成されている。このように、第２導電部及びドレイン領域間にドレイン中継部を追加することによって、画素電極及びドレイン領域間を接続するために必要なコンタクトホールの深さを、さらに浅くすることができる。その結果、より欠陥が少なく良好な導電性を有する良質なコンタクトホールを形成することができるので、画素電極に供給される画像信号電位にノイズや劣化が生じにくくなる。従って、良好な画像表示が可能な電気光学装置を実現することができる。   According to this aspect, between the pixel electrode and the drain region, the two types of relay portions and the relay wiring, that is, the drain relay portion and the second conductive portion in the present invention are formed. That is, the drain relay portion is formed so as to electrically connect the drain region and the second conductive portion. In this manner, by adding the drain relay portion between the second conductive portion and the drain region, the depth of the contact hole necessary for connecting the pixel electrode and the drain region can be further reduced. As a result, a high-quality contact hole with fewer defects and good conductivity can be formed, so that noise and deterioration are less likely to occur in the image signal potential supplied to the pixel electrode. Therefore, it is possible to realize an electro-optical device capable of displaying a good image.

上述のドレイン中継部を備える態様では、前記第２導電部及び前記ドレイン中継部は、前記第２導電部を構成するのと同一の透明な導電性材料で充填されてなる第１コンタクトホールを介して電気的に接続されている。   In the above aspect including the drain relay portion, the second conductive portion and the drain relay portion are interposed via the first contact hole filled with the same transparent conductive material as that constituting the second conductive portion. Are electrically connected.

本態様では、第２導電部及びドレイン中継部を透明な導電性材料で形成することによって、透過領域に配置可能になる。つまり、このように透明な材料で形成することにより、表示光が透過する透過領域に配置しても透過率の低下を招かない。その結果、より一層、基板上に形成される積層構造における配線レイアウトの自由度を向上させることができる。   In this aspect, by forming the second conductive portion and the drain relay portion with a transparent conductive material, it can be arranged in the transmission region. That is, by forming the transparent material in this way, the transmittance is not lowered even if the transparent light is arranged in the transmission region. As a result, the degree of freedom of wiring layout in the laminated structure formed on the substrate can be further improved.

更に、前記ドレイン中継部及び前記ドレイン領域は、前記基板上で平面的に見て前記画素領域のうち非透過領域に配置された第２コンタクトホールを介して電気的に接続してもよい。   Furthermore, the drain relay portion and the drain region may be electrically connected via a second contact hole disposed in a non-transmissive region of the pixel region as viewed in plan on the substrate.

ドレイン領域を含む薄膜トランジスタの半導体層は、光が照射されると光リーク電流が発生し、誤作動の原因となるため、非透過領域に配置される。本態様では、ドレイン領域及びドレイン領域間を電気的に接続するコンタクトホールは、基板外から光が入射しない非透過領域に配置されている。このようにコンタクトホールを非透過領域に配置することで、半導体層に光が入射することを防止することにより、光リーク電流の発生を抑制し、薄膜トランジスタの動作を安定させることができる。   The semiconductor layer of the thin film transistor including the drain region is disposed in the non-transmissive region because a light leakage current is generated when light is irradiated to cause a malfunction. In this aspect, the contact hole that electrically connects the drain region and the drain region is disposed in a non-transmissive region where light does not enter from the outside of the substrate. By disposing the contact hole in the non-transmissive region in this manner, it is possible to prevent light from entering the semiconductor layer, thereby suppressing generation of light leakage current and stabilizing the operation of the thin film transistor.

本発明の電気光学装置の他の態様では、前記画素電極及び前記第１導電部は、容量絶縁膜を介して対向配置されることにより保持容量を形成する。   In another aspect of the electro-optical device of the present invention, the pixel electrode and the first conductive portion are disposed to face each other via a capacitor insulating film, thereby forming a storage capacitor.

この態様によれば、第１導電部及び画素電極を、一対の容量電極としてそのまま用いることによって、基板上に形成された積層構造を複雑化することなく保持容量を追加形成することができる。例えば、画素電極の下層側に形成された第１導電部に固定電位を電源線等から供給することにより、画像信号が供給される画素電極に接続された保持容量を形成することができる。これにより、例えば画像信号が印加される配線の配線容量、或いは他の配線との重なり合いにより生じる容量に対し、保持容量が加わることにより、本来の画像信号が保有すべき電位に変動が生じてしまうこと、即ち、画素電極に書き込まれる画像信号電位のプッシュダウンが生じることを抑制することができる。この結果、画素電極に書き込まれる画像信号電位のプッシュダウンに起因した例えばデータ線に沿った表示ムラが発生することを低減或いは防止できる。   According to this aspect, by using the first conductive portion and the pixel electrode as they are as a pair of capacitor electrodes, a storage capacitor can be additionally formed without complicating the stacked structure formed on the substrate. For example, a storage capacitor connected to a pixel electrode to which an image signal is supplied can be formed by supplying a fixed potential to the first conductive portion formed on the lower layer side of the pixel electrode from a power supply line or the like. As a result, for example, the holding capacitance is added to the wiring capacitance of the wiring to which the image signal is applied, or the capacitance caused by the overlap with other wiring, so that the potential that the original image signal should have varies. That is, it is possible to suppress the push-down of the image signal potential written to the pixel electrode. As a result, it is possible to reduce or prevent the occurrence of display unevenness along, for example, the data line due to the push-down of the image signal potential written to the pixel electrode.

尚、保持容量の容量値は、第１導電部と画素電極との間に形成する誘電体膜の膜厚及び相対向する容量電極の面積を適切に調整することによって増減すればよい。   Note that the capacitance value of the storage capacitor may be increased or decreased by appropriately adjusting the thickness of the dielectric film formed between the first conductive portion and the pixel electrode and the area of the opposing capacitor electrode.

また、このように形成すれば、保持容量を形成するために別途容量電極用に導電層を追加形成する必要が無くなるため、積層構造が複雑にならなくてすむ。その結果、電気光学装置の製造コストの削減や、電気光学装置の全体サイズを縮小することが可能となり、高精細な電気光学装置を実現することができる。   In addition, since it is not necessary to additionally form a conductive layer for the capacitor electrode in order to form the storage capacitor, the stacked structure does not have to be complicated. As a result, the manufacturing cost of the electro-optical device can be reduced and the overall size of the electro-optical device can be reduced, and a high-definition electro-optical device can be realized.

本発明の電気光学装置の他の態様では、前記画素電極、前記第１導電部及び前記第２導電部は共に、ＩＴＯ（Indium Tin Oxide）からなる。   In another aspect of the electro-optical device of the present invention, the pixel electrode, the first conductive portion, and the second conductive portion are all made of ITO (Indium Tin Oxide).

この態様によれば、画素電極、第１導電部及び第２導電部はいずれも、ＩＴＯから形成されている。ＩＴＯは、透明な導電性材料であるので、画素毎に配置された画素電極や、画素電極の下層側に形成される第１導電部及び第２導電部に用いることによって、電気光学装置の透過率を低下させることなく、良好な信号伝達を実現することができる。このように画素電極、第１導電部及び第２導電部をＩＴＯで形成することで、透過率が高く、高品位な画像表示が可能な電気光学装置を実現することができる。   According to this aspect, the pixel electrode, the first conductive portion, and the second conductive portion are all made of ITO. Since ITO is a transparent conductive material, it is used for the pixel electrode arranged for each pixel and the first conductive portion and the second conductive portion formed on the lower layer side of the pixel electrode. Good signal transmission can be realized without reducing the rate. In this manner, by forming the pixel electrode, the first conductive portion, and the second conductive portion from ITO, an electro-optical device having high transmittance and capable of displaying a high-quality image can be realized.

尚、ＩＴＯはアルミニウム等の金属材料に比べて比較的大きい抵抗値を有しているため、ＩＴＯによって形成される第１導電部及び第２導電部は、高速動作が要求されない素子等として形成されることが好ましい。そのため、例えば、上述のような固定電位が印加される容量電極として形成するとよい。   In addition, since ITO has a relatively large resistance value compared to a metal material such as aluminum, the first conductive portion and the second conductive portion formed of ITO are formed as elements that do not require high-speed operation. It is preferable. Therefore, for example, it may be formed as a capacitor electrode to which a fixed potential as described above is applied.

本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置（但し、その各種態様を含む）を備える。   In order to solve the above problems, an electronic apparatus according to the present invention includes the above-described electro-optical device according to the present invention (including various aspects thereof).

本発明の電子機器によれば、上述した本発明の電気光学装置を備えてなるので、高品質な画像表示を行うことが可能な、投射型表示装置、テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルなどの各種電子機器を実現できる。また、本発明の電子機器として、例えば電子ペーパなどの電気泳動装置、電子放出装置（Field Emission Display及びConduction Electron-Emitter Display）、これら電気泳動装置、電子放出装置を用いた表示装置を実現することも可能である。   According to the electronic apparatus of the present invention, since it includes the electro-optical device of the present invention described above, a projection display device, a television, a mobile phone, an electronic notebook, a word processor, capable of performing high-quality image display, Various electronic devices such as a viewfinder type or a monitor direct-view type video tape recorder, a workstation, a videophone, a POS terminal, and a touch panel can be realized. In addition, as an electronic apparatus of the present invention, for example, an electrophoretic device such as electronic paper, an electron emission device (Field Emission Display and Conduction Electron-Emitter Display), and a display device using these electrophoretic device and electron emission device are realized. Is also possible.

本発明の作用及び他の利得は次に説明する実施するための最良の形態から明らかにされる。   The operation and other advantages of the present invention will become apparent from the best mode for carrying out the invention described below.

以下では、本発明の実施形態について図を参照しつつ説明する。以下の実施形態では、本発明の電気光学装置の一例である駆動回路内蔵型のＴＦＴアクティブマトリクス駆動方式の液晶装置を例にとる。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, a driving circuit built-in type TFT active matrix driving type liquid crystal device, which is an example of the electro-optical device of the present invention, is taken as an example.

＜１．液晶装置＞
先ず、本実施形態に係る液晶装置の全体構成について、図１及び図２を参照して説明する。 <1. Liquid crystal device>
First, the overall configuration of the liquid crystal device according to the present embodiment will be described with reference to FIGS. 1 and 2.

図１は、ＴＦＴアレイ基板１０を、その上に形成された各構成要素と共に、対向基板２０の側から見た液晶装置の構成を示す概略的な平面図であり、図２は、図１のＨ−Ｈ´断面図である。   FIG. 1 is a schematic plan view showing a configuration of a liquid crystal device when the TFT array substrate 10 is viewed from the counter substrate 20 side together with each component formed thereon, and FIG. 2 is a plan view of FIG. It is HH 'sectional drawing.

図１及び図２において、本実施形態に係る液晶装置は、対向配置されたＴＦＴアレイ基板１０と対向基板２０とを備えている。ＴＦＴアレイ基板１０は例えば石英基板、ガラス基板等の透明基板又はシリコン基板である。対向基板２０も例えばＴＦＴアレイ基板１０と同様の材料からなる基板である。ＴＦＴアレイ基板１０と対向基板２０との間には、液晶層５０が封入されており、ＴＦＴアレイ基板１０と対向基板２０とは、電気光学動作の行われる画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。   1 and 2, the liquid crystal device according to the present embodiment includes a TFT array substrate 10 and a counter substrate 20 that are arranged to face each other. The TFT array substrate 10 is, for example, a transparent substrate such as a quartz substrate or a glass substrate, or a silicon substrate. The counter substrate 20 is also a substrate made of the same material as the TFT array substrate 10, for example. A liquid crystal layer 50 is sealed between the TFT array substrate 10 and the counter substrate 20, and the TFT array substrate 10 and the counter substrate 20 are sealed around the image display region 10a where the electro-optical operation is performed. They are bonded to each other by a sealing material 52 provided in the region.

シール材５２は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてＴＦＴアレイ基板１０上に塗布された後、紫外線照射、加熱等により硬化させられたものである。また、例えばシール材５２中には、ＴＦＴアレイ基板１０と対向基板２０との間隔（基板間ギャップ）を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材５６が散布されている。   The sealing material 52 is made of, for example, an ultraviolet curable resin, a thermosetting resin, or the like for bonding the two substrates, and is applied on the TFT array substrate 10 in the manufacturing process and then cured by ultraviolet irradiation, heating, or the like. It is. Further, for example, in the sealing material 52, a gap material 56 such as a glass fiber or a glass bead for dispersing the distance (inter-substrate gap) between the TFT array substrate 10 and the counter substrate 20 to a predetermined value is dispersed.

シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。但し、このような額縁遮光膜５３の一部又は全部は、ＴＦＴアレイ基板１０側に内蔵遮光膜として設けられてもよい。   A light-shielding frame light-shielding film 53 that defines the frame area of the image display area 10a is provided on the counter substrate 20 side in parallel with the inside of the seal area where the sealing material 52 is disposed. However, part or all of the frame light shielding film 53 may be provided as a built-in light shielding film on the TFT array substrate 10 side.

ＴＦＴアレイ基板１０上における、画像表示領域１０ａの周辺に位置する周辺領域には、データ線駆動回路１０１、サンプリング回路７、走査線駆動回路１０４及び外部回路接続端子１０２が夫々形成されている。   A data line driving circuit 101, a sampling circuit 7, a scanning line driving circuit 104, and an external circuit connection terminal 102 are formed in the peripheral area located around the image display area 10 a on the TFT array substrate 10.

ＴＦＴアレイ基板１０上における周辺領域において、シール領域より外周側に、データ線駆動回路１０１及び複数の外部回路接続端子１０２が、ＴＦＴアレイ基板１０の一辺に夫々沿って設けられている。   In the peripheral region on the TFT array substrate 10, a data line driving circuit 101 and a plurality of external circuit connection terminals 102 are provided along one side of the TFT array substrate 10 on the outer peripheral side of the seal region.

また、ＴＦＴアレイ基板１０上の周辺領域のうちシール領域より内側に位置する領域には、ＴＦＴアレイ基板１０の一辺に沿う画像表示領域１０ａの一辺に沿って且つ額縁遮光膜５３に覆われるようにしてサンプリング回路７が配置されている。   Further, a region located on the inner side of the seal region in the peripheral region on the TFT array substrate 10 is covered with the frame light shielding film 53 along one side of the image display region 10 a along one side of the TFT array substrate 10. A sampling circuit 7 is arranged.

また、走査線駆動回路１０４は、ＴＦＴアレイ基板１０の一辺に隣接する２辺に沿い、且つ、額縁遮光膜５３に覆われるようにして設けられている。更に、このように画像表示領域１０ａの両側に設けられた二つの走査線駆動回路１０４間を電気的に接続するため、ＴＦＴアレイ基板１０の残る一辺に沿い、且つ額縁遮光膜５３に覆われるようにして複数の配線１０５が設けられている。   The scanning line driving circuit 104 is provided along two sides adjacent to one side of the TFT array substrate 10 so as to be covered with the frame light shielding film 53. Further, in order to electrically connect the two scanning line driving circuits 104 provided on both sides of the image display region 10a in this way, the TFT array substrate 10 is covered with the frame light shielding film 53 along the remaining side. A plurality of wirings 105 are provided.

また、ＴＦＴアレイ基板１０上の周辺領域において、対向基板２０の４つのコーナー部に対向する領域に、上下導通端子１０６が配置されると共に、このＴＦＴアレイ基板１０及び対向基板２０間には上下導通材が上下導通端子１０６に対応して該端子１０６に電気的に接続されて設けられている。   In the peripheral region on the TFT array substrate 10, vertical conduction terminals 106 are disposed in regions facing the four corners of the counter substrate 20, and vertical conduction is provided between the TFT array substrate 10 and the counter substrate 20. A material is provided corresponding to the vertical conduction terminal 106 and electrically connected to the terminal 106.

図２において、ＴＦＴアレイ基板１０上には、画素スイッチング用のＴＦＴや走査線、データ線等の配線が作り込まれた積層構造が形成されている。画像表示領域１０ａには、画素スイッチング用ＴＦＴや走査線、データ線等の配線の上層に画素電極９がマトリクス状に設けられている。画素電極９は、ＩＴＯ膜からなる透明電極として形成されている。画素電極９上には、配向膜１６が形成されている。   In FIG. 2, on the TFT array substrate 10, a laminated structure is formed in which wirings such as TFTs for pixel switching, scanning lines, and data lines are formed. In the image display area 10a, pixel electrodes 9 are provided in a matrix form on the upper layer of wiring such as pixel switching TFTs, scanning lines, and data lines. The pixel electrode 9 is formed as a transparent electrode made of an ITO film. An alignment film 16 is formed on the pixel electrode 9.

他方、対向基板２０におけるＴＦＴアレイ基板１０との対向面上に、遮光膜２３が形成されている。遮光膜２３は、例えば遮光性金属膜等から形成されており、対向基板２０上の画像表示領域１０ａ内で、例えば格子状等にパターニングされている。そして、遮光膜２３上（図２中遮光膜２３より下側）に、ＩＴＯ膜からなる対向電極２１が複数の画素電極９と対向して例えばベタ状に形成され、更に対向電極２１上（図２中対向電極２１より下側）には配向膜２２が形成されている。   On the other hand, a light shielding film 23 is formed on the surface of the counter substrate 20 facing the TFT array substrate 10. The light shielding film 23 is formed of, for example, a light shielding metal film or the like, and is patterned, for example, in a lattice shape in the image display region 10a on the counter substrate 20. On the light shielding film 23 (below the light shielding film 23 in FIG. 2), the counter electrode 21 made of an ITO film is formed, for example, in a solid shape so as to face the plurality of pixel electrodes 9, and further on the counter electrode 21 (FIG. 2, below the counter electrode 21), an alignment film 22 is formed.

液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。そして、液晶装置の駆動時、夫々に電圧が印加されることで、画素電極９と対向電極２１との間には液晶保持容量が形成される。   The liquid crystal layer 50 is made of, for example, a liquid crystal in which one or several types of nematic liquid crystals are mixed, and takes a predetermined alignment state between the pair of alignment films. A liquid crystal storage capacitor is formed between the pixel electrode 9 and the counter electrode 21 by applying a voltage to each of the liquid crystal devices during driving.

尚、ここでは図示しないが、ＴＦＴアレイ基板１０上には、データ線駆動回路１０１、走査線駆動回路１０４の他に、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路等が形成されていてもよい。   Although not shown here, on the TFT array substrate 10, in addition to the data line driving circuit 101 and the scanning line driving circuit 104, a plurality of data lines are precharged at a predetermined voltage level prior to the image signal. A precharge circuit to be supplied, an inspection circuit for inspecting the quality, defects, etc. of the liquid crystal device during manufacture or at the time of shipment may be formed.

次に、本実施形態に係る液晶装置の画像表示領域の電気的な構成について、図３を参照して説明する。ここに図３は、本実施形態に係る液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図である。   Next, the electrical configuration of the image display area of the liquid crystal device according to the present embodiment will be described with reference to FIG. FIG. 3 is an equivalent circuit diagram of various elements, wirings, and the like in a plurality of pixels formed in a matrix forming the image display area of the liquid crystal device according to this embodiment.

図３において、画像表示領域１０ａを構成するマトリクス状に形成された複数の画素の
各々には、画素電極９及び本発明に係る「薄膜トランジスタ」の一例としての画素スイッチング用のＴＦＴ３０が形成されている。ＴＦＴ３０は、画素電極９に電気的に接続されており、本実施形態に係る液晶装置の動作時に画素電極９をスイッチング制御する。画像信号が供給されるデータ線６は、ＴＦＴ３０のソース領域に電気的に接続されている。データ線６に書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、互いに隣り合う複数のデータ線６同士に対して、グループ毎に供給するようにしてもよい。 In FIG. 3, each of a plurality of pixels formed in a matrix forming the image display region 10 a is formed with a pixel electrode 9 and a pixel switching TFT 30 as an example of the “thin film transistor” according to the present invention. . The TFT 30 is electrically connected to the pixel electrode 9, and performs switching control of the pixel electrode 9 when the liquid crystal device according to the present embodiment operates. The data line 6 to which the image signal is supplied is electrically connected to the source region of the TFT 30. Image signals S1, S2,..., Sn to be written to the data lines 6 may be supplied line-sequentially in this order, or may be supplied for each group to a plurality of adjacent data lines 6. Good.

ＴＦＴ３０のゲートには走査線１１が電気的に接続されており、本実施形態に係る液晶装置は、所定のタイミングで、走査線１１にパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９は、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６から供給される画像信号Ｓ１、Ｓ２、…、Ｓｎが所定のタイミングで書き込まれる。画素電極９を介して液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板２０（図２参照）に形成された対向電極２１（図２参照）との間で一定期間保持される。   The scanning line 11 is electrically connected to the gate of the TFT 30, and the liquid crystal device according to the present embodiment applies the scanning signals G1, G2,..., Gm to the scanning line 11 in a pulsed manner at a predetermined timing. It is configured to apply in a line sequential order. The pixel electrode 9 is electrically connected to the drain of the TFT 30, and the image signal S1, S2,..., Sn supplied from the data line 6 is obtained by closing the switch of the TFT 30 serving as a switching element for a certain period. It is written at a predetermined timing. A predetermined level of image signals S1, S2,..., Sn written to the liquid crystal via the pixel electrode 9 is constant between the counter electrode 21 (see FIG. 2) formed on the counter substrate 20 (see FIG. 2). Hold for a period.

液晶層５０（図２参照）を構成する液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として液晶装置からは画像信号に応じたコントラストをもつ光が出射される。   The liquid crystal constituting the liquid crystal layer 50 (see FIG. 2) modulates light and enables gradation display by changing the orientation and order of the molecular assembly depending on the applied voltage level. In the normally white mode, the transmittance for incident light is reduced according to the voltage applied in units of each pixel, and in the normally black mode, the light is incident according to the voltage applied in units of each pixel. The transmittance for light is increased, and light having a contrast corresponding to an image signal is emitted from the liquid crystal device as a whole.

ここで保持された画像信号がリークすることを防ぐために、画素電極９と対向電極２１（図２参照）との間に形成される液晶容量に対して電気的に並列に蓄積容量７０が付加されている。   In order to prevent the image signal held here from leaking, a storage capacitor 70 is added electrically in parallel with the liquid crystal capacitor formed between the pixel electrode 9 and the counter electrode 21 (see FIG. 2). ing.

次に、本実施形態に係る液晶装置において、画像表示領域１０ａにおける具体的な積層構造について詳しく説明する。   Next, in the liquid crystal device according to the present embodiment, a specific stacked structure in the image display region 10a will be described in detail.

図４は、本実施形態に係る液晶装置の画像表示領域１０ａにおける、電気光学動作を行うために配置された電極及び配線等の位置関係を透過的に示した模式図である。尚、図４では、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。   FIG. 4 is a schematic diagram transparently showing the positional relationship between electrodes and wirings arranged for performing an electro-optical operation in the image display region 10a of the liquid crystal device according to the present embodiment. In FIG. 4, in order to make each layer and each member recognizable on the drawing, the scale is different for each layer and each member.

ＴＦＴアレイ基板１０上には、走査線１１及びデータ線６が、夫々Ｘ方向及びＹ方向に沿って配置されており、データ線６と走査線１１の交差付近にＴＦＴ３０（即ち、半導体層３０ａ及びゲート電極３０ｂ）が形成されている。走査線１１は、遮光性の導電材料、例えば、Ｗ（タングステン）、Ｔｉ（チタン）、ＴｉＮ（窒化チタン）等から形成されており、ＴＦＴ３０の半導体層３０aを含むように半導体層ａより幅広に形成されている。ここで、後述するように、走査線１１は半導体層３０ａより下層側に配置されているので、このように走査線１１をＴＦＴ３０の半導体層３０ａよりも幅広に形成することによって、ＴＦＴアレイ基板１０における裏面反射や、複板式のプロジェクタ等で他の液晶装置から発せられ合成光学系を突き抜けてくる光などの、戻り光に対してＴＦＴ３０のチャネル領域３０ｂを殆ど或いは完全に遮光できる。その結果、液晶装置の動作時に、ＴＦＴ３０における光リーク電流は低減され、コントラスト比を向上させることができ、高品位の画像表示が可能となる。   On the TFT array substrate 10, scanning lines 11 and data lines 6 are arranged along the X direction and the Y direction, respectively. The TFTs 30 (that is, the semiconductor layers 30 a and A gate electrode 30b) is formed. The scanning line 11 is made of a light-shielding conductive material, for example, W (tungsten), Ti (titanium), TiN (titanium nitride) or the like, and is wider than the semiconductor layer a so as to include the semiconductor layer 30a of the TFT 30. Is formed. Here, as will be described later, since the scanning line 11 is arranged on the lower layer side than the semiconductor layer 30 a, the TFT array substrate 10 is formed by forming the scanning line 11 wider than the semiconductor layer 30 a of the TFT 30 in this way. The channel region 30b of the TFT 30 can be almost or completely shielded from the return light, such as the back-surface reflection of light and the light emitted from other liquid crystal devices by a multi-plate projector or the like and penetrating the composite optical system. As a result, the light leakage current in the TFT 30 is reduced during the operation of the liquid crystal device, the contrast ratio can be improved, and high-quality image display can be performed.

ＴＦＴ３０は、半導体層３０ａと、ゲート電極３０ｂとを有して構成されている。半導体層３０ａは、ソース領域３０ａ１、チャネル領域３０ａ２、ドレイン領域３０ａ３含んで形成されている。ここで、 チャネル領域３０ａ２とソース領域３０ａ１、又は、チャネル領域３０ａ２とドレイン領域３０ａ３との界面にはＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域が形成されていてもよい。   The TFT 30 includes a semiconductor layer 30a and a gate electrode 30b. The semiconductor layer 30a is formed including a source region 30a1, a channel region 30a2, and a drain region 30a3. Here, an LDD (Lightly Doped Drain) region may be formed at the interface between the channel region 30a2 and the source region 30a1 or between the channel region 30a2 and the drain region 30a3.

ゲート電極３０ｂは、ＴＦＴアレイ基板１０上で平面的に見て、半導体層３０ａのチャネル領域と重なる領域にゲート絶縁膜を介して形成されている。図４では図示を省略しているが、ゲート電極３０ｂは、下層側に配置された走査線１１にコンタクトホール３４を介して電気的に接続されており、走査信号が印加されることによってＴＦＴ３０をオン／オフ制御している。   The gate electrode 30b is formed through a gate insulating film in a region overlapping the channel region of the semiconductor layer 30a when viewed in plan on the TFT array substrate 10. Although not shown in FIG. 4, the gate electrode 30b is electrically connected to the scanning line 11 arranged on the lower layer side via the contact hole 34, and the TFT 30 is formed by applying a scanning signal. ON / OFF control.

ＴＦＴ３０のソース領域３０ａ１は、コンタクトホール３１を介して上層側に形成されているデータ線６に電気的に接続されている。一方、ドレイン領域３０ａ３は、コンタクトホール３２及び３３に形成された第１ドレイン中継配線（図４において省略）及び第２ドレイン中継配線（図４において省略）を介して、画素電極９に電気的に接続されている。後述するように、特にコンタクトホール３３及び第２ドレイン中継配線は透明な導電性材料であるＩＴＯで形成されているので、画素表示領域１０ａのうち透過領域に配置されている。   The source region 30 a 1 of the TFT 30 is electrically connected to the data line 6 formed on the upper layer side through the contact hole 31. On the other hand, the drain region 30a3 is electrically connected to the pixel electrode 9 via the first drain relay wiring (omitted in FIG. 4) and the second drain relay wiring (omitted in FIG. 4) formed in the contact holes 32 and 33. It is connected. As will be described later, in particular, since the contact hole 33 and the second drain relay wiring are formed of ITO, which is a transparent conductive material, they are arranged in the transmissive region of the pixel display region 10a.

画素電極９は、画素毎に島状に形成されている。本実施形態では、各画素はデータ線６及び走査線１１によってマトリクス状に区分けされている。そして、図４において点線のライン９ａで示したように、画素電極９は各画素において、その端部がＴＦＴアレイ基板１０上で平面的に見たときに、データ線６及び走査線１１に部分的に重畳するように配置されている。   The pixel electrode 9 is formed in an island shape for each pixel. In the present embodiment, each pixel is divided into a matrix by the data lines 6 and the scanning lines 11. Then, as indicated by the dotted line 9 a in FIG. 4, the pixel electrode 9 is part of the data line 6 and the scanning line 11 when the end of the pixel electrode 9 is viewed on the TFT array substrate 10 in each pixel. Are arranged so as to overlap each other.

続いて、図５を参照して、図４のＡ−Ａ´線断面における積層構造について説明する。ＴＦＴアレイ基板１０上には、上述した走査線１１が、上層側に形成されたＴＦＴ３０の半導体層３０ａよりも幅広に形成されている。走査線１１は下地絶縁膜１２によって覆われており、その表面が平坦化されている。尚、下地絶縁膜１２は、ＴＦＴアレイ基板１０の表面研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用のＴＦＴ３０の特性変化を防止する機能も有している。   Next, the laminated structure in the cross section taken along the line AA ′ of FIG. 4 will be described with reference to FIG. On the TFT array substrate 10, the scanning line 11 described above is formed wider than the semiconductor layer 30a of the TFT 30 formed on the upper layer side. The scanning line 11 is covered with a base insulating film 12, and the surface thereof is flattened. The underlying insulating film 12 also has a function of preventing changes in the characteristics of the TFT 30 for pixel switching due to roughness during the surface polishing of the TFT array substrate 10 and dirt remaining after cleaning.

ＴＦＴ３０は、半導体層３０ａ（即ち、ソース領域３０ａ１、チャネル領域３０ａ２及びドレイン領域３０ａ３）及びゲート電極３０ｂから構成されている。特にゲート電極３０ｂは、例えば導電性ポリシリコンから形成されており、ゲート絶縁膜１３に開口されたコンタクトホール（図５において図示省略）を介して、走査線１１に電気的に接続されている。   The TFT 30 includes a semiconductor layer 30a (that is, a source region 30a1, a channel region 30a2, and a drain region 30a3) and a gate electrode 30b. In particular, the gate electrode 30b is made of, for example, conductive polysilicon, and is electrically connected to the scanning line 11 through a contact hole (not shown in FIG. 5) opened in the gate insulating film 13.

画像信号が供給されるデータ線６は、ゲート絶縁膜１３及び第１層間絶縁膜１４に開口されたコンタクトホール３１を介してソース領域３０ａ１と電気的に接続されている。一方、ドレイン領域３０ａ３は、上層側に形成された画素電極９に電気的に接続されている。より具体的には、ドレイン領域３０ａ３は、ゲート絶縁膜１３及び第１層間絶縁膜１４に開口されたコンタクトホール３２に形成された第１ドレイン中継配線７、並びに第２層間絶縁膜１５に開口されたコンタクトホール３３に形成された第２ドレイン中継配線８を経由して、画素電極９に電気的に接続されている。   The data line 6 to which the image signal is supplied is electrically connected to the source region 30a1 through the contact hole 31 opened in the gate insulating film 13 and the first interlayer insulating film 14. On the other hand, the drain region 30a3 is electrically connected to the pixel electrode 9 formed on the upper layer side. More specifically, the drain region 30 a 3 is opened in the first drain relay wiring 7 formed in the contact hole 32 opened in the gate insulating film 13 and the first interlayer insulating film 14 and the second interlayer insulating film 15. The pixel electrode 9 is electrically connected via the second drain relay wiring 8 formed in the contact hole 33.

画素電極９の下層側には、容量絶縁膜７２を介して、容量電極７１が形成されている。つまり、画素電極９及び容量電極７１間に容量絶縁膜７２を挟持することによって、蓄積容量７０を形成している。このように蓄積容量７０を画素電極９と一体的に設けることによって、画素電極９の電圧を、実際に画像信号が印加されている時間よりも、例えば３桁も長い時間だけ保持することが可能となる。その結果、液晶素子の保持特性が改善される結果、高コントラスト比を有する液晶装置を実現することができる。   A capacitor electrode 71 is formed on the lower layer side of the pixel electrode 9 with a capacitor insulating film 72 interposed therebetween. That is, the storage capacitor 70 is formed by sandwiching the capacitor insulating film 72 between the pixel electrode 9 and the capacitor electrode 71. By thus providing the storage capacitor 70 integrally with the pixel electrode 9, it is possible to hold the voltage of the pixel electrode 9 for a time that is, for example, three orders of magnitude longer than the time during which the image signal is actually applied. It becomes. As a result, the liquid crystal device having a high contrast ratio can be realized as a result of improving the holding characteristics of the liquid crystal element.

本実施形態では、画素電極９、容量電極７１及び第２ドレイン中継配線８は共に、ＩＴＯを材料として形成されている。ＩＴＯは、透明な導電性材料であるので、画像表示領域１０ａの開口領域に配置される画素電極９や、画素電極の下層側に形成される容量電極７１に用いることによって、液晶装置の透過率を低下させることなく、良好に画像信号を伝達させることができ、高品位な画像表示を実現することができる。また、画素電極９と同じ材料で容量電極７１及び第２ドレイン中継配線８を形成することによって、液晶装置の製造プロセスを簡略化することができるし、異なるイオン化傾向を有する導電性材料同士が接触することによって製造時に生じる電蝕が起こることを防ぐこともできる。   In the present embodiment, the pixel electrode 9, the capacitor electrode 71, and the second drain relay wiring 8 are all made of ITO. Since ITO is a transparent conductive material, it is used for the pixel electrode 9 disposed in the opening region of the image display region 10a and the capacitor electrode 71 formed on the lower layer side of the pixel electrode, so that the transmittance of the liquid crystal device can be obtained. The image signal can be transmitted satisfactorily without lowering the image quality, and high-quality image display can be realized. Further, by forming the capacitor electrode 71 and the second drain relay wiring 8 with the same material as the pixel electrode 9, the manufacturing process of the liquid crystal device can be simplified, and conductive materials having different ionization tendencies are in contact with each other. By doing so, it is also possible to prevent the occurrence of electrolytic corrosion that occurs during manufacturing.

また、このようにコンタクトホール３３を含む第２ドレイン中継配線８が透明な導電性材料であるＩＴＯから形成されるので、図４に示すように、コンタクトホール３３は画素領域のうち光が透過する透過領域に設けることができる。このように透過領域にコンタクトホール３３を配置しても、透明な導電性材料で形成されているので、液晶装置の透過率を低下させることもない。従って、液晶装置の透過率を低下させないために非透明な導電性材料でコンタクトホールを非透過領域に形成する場合に比べて、積層構造中の配線レイアウトの自由度を格段に向上させることができる。   In addition, since the second drain relay wiring 8 including the contact hole 33 is formed of ITO, which is a transparent conductive material, the contact hole 33 transmits light in the pixel region as shown in FIG. It can be provided in the transmission region. Thus, even if the contact hole 33 is arranged in the transmissive region, the transmittance of the liquid crystal device is not lowered because it is formed of a transparent conductive material. Therefore, the degree of freedom of the wiring layout in the stacked structure can be significantly improved as compared with the case where the contact hole is formed in the non-transmissive region with a non-transparent conductive material in order not to reduce the transmittance of the liquid crystal device. .

一方、ドレイン領域３０ａ３を含む半導体層３０ａは、光が照射されると光リーク電流が発生し、誤作動の原因となるため、非透過領域に配置されている。仮に、コンタクトホール３２を透過領域に配置すると、コンタクトホール３２に直接接続されているドレイン領域３０ａ３もまた透過領域に露出してしまい光リーク電流が発生するので、本実施形態では、コンタクトホール３２は光が入射しない非透過領域に（即ち、平面的に見て走査線１１に重なるように）配置されている。   On the other hand, the semiconductor layer 30a including the drain region 30a3 is disposed in the non-transmissive region because light leakage current is generated when light is irradiated to cause malfunction. If the contact hole 32 is disposed in the transmissive region, the drain region 30a3 directly connected to the contact hole 32 is also exposed to the transmissive region, and a light leakage current is generated. It is arranged in a non-transmission area where light does not enter (that is, it overlaps the scanning line 11 in plan view).

本実施形態における容量電極７１及び第２ドレイン中継配線８は、同一膜からなる。即ち、容量電極７１及び第２ドレイン中継配線８は、本実施形態に係る液晶装置の製造工程における同一機会に成膜される同一種類の膜である。このように容量電極７１及び第２ドレイン中継配線８を同一膜から形成することによって、製造工程における特定のプロセスで両者をまとめて形成することができるので、より製造コストの削減に貢献でき、配線レイアウトの簡素化又は効率化にも貢献することができる。   The capacitor electrode 71 and the second drain relay wiring 8 in the present embodiment are made of the same film. That is, the capacitor electrode 71 and the second drain relay wiring 8 are the same type of film formed on the same occasion in the manufacturing process of the liquid crystal device according to the present embodiment. By forming the capacitor electrode 71 and the second drain relay wiring 8 from the same film in this way, both can be formed together in a specific process in the manufacturing process, so that the manufacturing cost can be further reduced and the wiring can be reduced. It can also contribute to the simplification or efficiency of the layout.

尚、ＩＴＯはアルミニウム等の金属材料に比べて比較的大きい抵抗値を有しているため、高速動作が要求される素子等に用いられると電気信号の伝搬に遅延が生じるおそれがあるが、本実施形態のように高速動作が求められない容量電極７１に用いる場合にはそのようなおそれもない。   Since ITO has a relatively large resistance value compared to a metal material such as aluminum, there is a risk that the propagation of an electric signal may be delayed when used in an element that requires high-speed operation. In the case where the capacitor electrode 71 is not required to operate at high speed as in the embodiment, there is no such fear.

尚、図５では図示を省略しているが、画素電極９上には液晶５０の配向状態を規制する配向膜が積層されている。   Although not shown in FIG. 5, an alignment film that regulates the alignment state of the liquid crystal 50 is laminated on the pixel electrode 9.

続いて、図６を参照して、ＴＦＴアレイ基板１０上に形成された容量電極７１及び第２ドレイン中継配線８の構造について詳細に説明する。   Next, with reference to FIG. 6, the structure of the capacitor electrode 71 and the second drain relay wiring 8 formed on the TFT array substrate 10 will be described in detail.

図６は、ＴＦＴアレイ基板１０上における、容量電極７１及び第２ドレイン中継配線８が配置された様子をデータ線６及び走査線１１と共に示した模式図である。図６では、説明の便宜上、容量電極７１及び第２ドレイン中継配線８の下層側に形成されているデータ線６及び走査線１１を透過的に示しており、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。   FIG. 6 is a schematic diagram showing the arrangement of the capacitor electrode 71 and the second drain relay wiring 8 on the TFT array substrate 10 together with the data lines 6 and the scanning lines 11. In FIG. 6, for convenience of explanation, the data line 6 and the scanning line 11 formed on the lower layer side of the capacitor electrode 71 and the second drain relay wiring 8 are transparently shown, and each layer and each member are recognized on the drawing. In order to make the size as large as possible, the scale is different for each layer and each member.

データ線６及び走査線１１は夫々、Ｙ方向及びＸ方向に延在している。各画素は、データ線６及び走査線１１によって区分けされている。本発明の「第１導電部」たる容量電極７１は、画素電極９（図６において図示省略）より下層側に形成されており、画素毎に開口領域５ａを有している。そして、開口領域５ａの内側には、画素電極９及びドレイン領域３０ａ３間を電気的に接続する第２ドレイン中継配線８がコンタクトホール３３と一体的に形成されている。即ち、このように画素毎に設けた開口領域５ａに中継配線を形成することによって、画素電極９を容量電極７１の下層側に形成されたＴＦＴ３０のドレイン領域３０ａ３に電気的に接続できるように構成されている。従って、第２ドレイン中継配線８を開口領域５ａに設けることによって、画素電極９の下層側に形成された容量電極７１に電気的に短絡することなく、画素電極９にドレイン領域３０ａ３から出力される画像信号電位を供給することができる。その結果、画素電極９の下層側に容量電極７１を設けつつ、画素電極９をオン／オフ駆動することができるので、極めて効率的な配線レイアウトを有する液晶装置を実現することができる。   The data line 6 and the scanning line 11 extend in the Y direction and the X direction, respectively. Each pixel is divided by a data line 6 and a scanning line 11. The capacitor electrode 71 as the “first conductive portion” of the present invention is formed on the lower layer side than the pixel electrode 9 (not shown in FIG. 6), and has an opening region 5a for each pixel. A second drain relay wiring 8 that electrically connects the pixel electrode 9 and the drain region 30a3 is formed integrally with the contact hole 33 inside the opening region 5a. That is, by forming the relay wiring in the opening region 5a provided for each pixel in this way, the pixel electrode 9 can be electrically connected to the drain region 30a3 of the TFT 30 formed on the lower layer side of the capacitor electrode 71. Has been. Accordingly, by providing the second drain relay wiring 8 in the opening region 5a, the drain electrode 30a3 outputs to the pixel electrode 9 without being electrically short-circuited to the capacitor electrode 71 formed on the lower layer side of the pixel electrode 9. An image signal potential can be supplied. As a result, since the pixel electrode 9 can be driven on / off while providing the capacitor electrode 71 on the lower layer side of the pixel electrode 9, a liquid crystal device having an extremely efficient wiring layout can be realized.

尚、本実施形態では、容量電極７１及び第２ドレイン中継配線８は、画素電極９の下層側に形成されるため、液晶装置の透過率の低下の原因とならないように、透明な導電性材料であるＩＴＯで形成されている。   In this embodiment, since the capacitor electrode 71 and the second drain relay wiring 8 are formed on the lower layer side of the pixel electrode 9, a transparent conductive material is used so as not to cause a decrease in the transmittance of the liquid crystal device. It is made of ITO.

ここで、図５に示すように、本実施形態では、画素電極９とドレイン領域３０ａとを、２つの中継配線（即ち、第１ドレイン中継配線７及び第２ドレイン中継配線８）を介して電気的に接続している。仮に画素電極９及びドレイン領域３０ａ３間を直接接続しようとすると、両者の層間に存在する絶縁膜（即ち、ゲート絶縁膜１３、第１層間絶縁膜１４及び第２層間絶縁膜）の膜厚が大きいために、良好な電気的接続を行うことが困難である。つまり、画素電極９及びドレイン領域３０ａ３が夫々離れた層に形成されているため、深い一つのコンタクトホールを介して直接接続しようとすると、本来良好な導電性を有すべきコンタクトホールにその製造過程において欠陥等が生じ、コンタクトホールの導電性が低下してしまう。その点、本実施形態のように、２つの中継配線（即ち、第１ドレイン中継配線７及び第２ドレイン中継配線８）を設けることによって、深さの浅いコンタクトホール（即ち、コンタクトホール３２及び３３）を用いて画素電極９及びドレイン領域３０ａ３間の電気的な接続を良好な状態に形成することができる。   Here, as shown in FIG. 5, in the present embodiment, the pixel electrode 9 and the drain region 30a are electrically connected via two relay lines (that is, the first drain relay line 7 and the second drain relay line 8). Connected. If an attempt is made to directly connect the pixel electrode 9 and the drain region 30a3, the thickness of the insulating film (that is, the gate insulating film 13, the first interlayer insulating film 14, and the second interlayer insulating film) existing between the two layers is large. Therefore, it is difficult to make a good electrical connection. In other words, since the pixel electrode 9 and the drain region 30a3 are formed in separate layers, when a direct connection is made through a deep contact hole, the manufacturing process of the contact hole that should originally have good conductivity is performed. In this case, defects or the like occur, and the conductivity of the contact hole decreases. In this regard, as in the present embodiment, by providing two relay wirings (that is, the first drain relay wiring 7 and the second drain relay wiring 8), contact holes having a shallow depth (that is, contact holes 32 and 33). The electrical connection between the pixel electrode 9 and the drain region 30a3 can be formed in a good state.

以上のように、本実施形態によれば、容量電極７１に開口領域５ａを設け、当該開口領域５ａに中継配線を形成することで、画素電極９及びドレイン領域３０ａ３間の電気的な接続を効率的な配線レイアウトで実現できると同時に、配線レイアウトの自由度を格段に向上させることができる。また、それと同時に、中継配線を複数用いることで、画素電極９及びドレイン領域３０ａ間の電気的な接続に必要なコンタクトホールの深さを浅くし、良好な導電性を有するコンタクトホールを形成することができる。その結果、画像信号電位のロスや欠陥が少ない良好な画像表示を行うことができる液晶装置を実現することができる。   As described above, according to the present embodiment, the opening region 5a is provided in the capacitor electrode 71, and the relay wiring is formed in the opening region 5a, thereby efficiently connecting the pixel electrode 9 and the drain region 30a3. This can be realized with a typical wiring layout, and at the same time, the degree of freedom of wiring layout can be greatly improved. At the same time, by using a plurality of relay lines, the depth of the contact hole necessary for electrical connection between the pixel electrode 9 and the drain region 30a is reduced, and a contact hole having good conductivity is formed. Can do. As a result, it is possible to realize a liquid crystal device that can perform good image display with little loss of image signal potential and defects.

＜変形例＞
以上の実施形態では、容量電極７１は、ＴＦＴアレイ基板１０上に概ねベタ状に（即ちベタ一面に）形成されている。しかし、蓄積容量７０の容量値が十分である場合等には、容量電極７１は、図７に示すように画素毎に島状に形成され、複数の容量電極７１が所定電位に落とされた容量線に接続されるように構成されてもよい。この場合、画素毎に配置された夫々の容量電極７１は、例えば下層側に別途設けられた配線等（図７において省略）によって互いに電気的に接続されることによって、互いに所定電位に保持されている。この場合、容量電極７１における、第２ドレイン中継配線８に対向する領域に、開口領域５ａに代えて切り欠き部を設ければ、第２ドレイン中継配線８を中継しての上下導通は、上述した実施形態の場合と同様に実現できる。 <Modification>
In the above embodiment, the capacitor electrode 71 is formed on the TFT array substrate 10 in a substantially solid shape (that is, on the entire surface). However, when the capacitance value of the storage capacitor 70 is sufficient, etc., the capacitor electrode 71 is formed in an island shape for each pixel as shown in FIG. 7, and a plurality of capacitor electrodes 71 are dropped to a predetermined potential. It may be configured to be connected to a line. In this case, the respective capacitor electrodes 71 arranged for each pixel are held at a predetermined potential by being electrically connected to each other by, for example, wirings (not shown in FIG. 7) separately provided on the lower layer side. Yes. In this case, if a cutout portion is provided in the capacitor electrode 71 in the region facing the second drain relay wiring 8 instead of the opening region 5a, the vertical conduction through the second drain relay wiring 8 is as described above. This can be realized in the same manner as in the above embodiment.

＜電子機器＞
次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について説明する。 <Electronic equipment>
Next, the case where the liquid crystal device which is the above-described electro-optical device is applied to various electronic devices will be described.

図８は、プロジェクタの構成例を示す平面図である。以下では、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。   FIG. 8 is a plan view showing a configuration example of the projector. Hereinafter, a projector using the liquid crystal device as a light valve will be described.

図８に示されるように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６及び２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇに入射される。   As shown in FIG. 8, a projector 1100 includes a lamp unit 1102 made of a white light source such as a halogen lamp. The projection light emitted from the lamp unit 1102 is separated into three primary colors of RGB by four mirrors 1106 and two dichroic mirrors 1108 arranged in the light guide 1104, and serves as a light valve corresponding to each primary color. The light enters the liquid crystal panels 1110R, 1110B, and 1110G.

液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、Ｒ及びＢの光が９０度に屈折する一方、Ｇの光が直進する。従って、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。   The configurations of the liquid crystal panels 1110R, 1110B, and 1110G are the same as those of the liquid crystal device described above, and are driven by R, G, and B primary color signals supplied from the image signal processing circuit. The light modulated by these liquid crystal panels enters the dichroic prism 1112 from three directions. In the dichroic prism 1112, R and B light is refracted at 90 degrees, while G light travels straight. Therefore, as a result of the synthesis of the images of the respective colors, a color image is projected onto the screen or the like via the projection lens 1114.

ここで、各液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇによる表示像について着目すると、液晶パネル１１１０Ｇによる表示像は、液晶パネル１１１０Ｒ、１１１０Ｂによる表示像に対して左右反転することが必要となる。   Here, paying attention to the display images by the liquid crystal panels 1110R, 1110B, and 1110G, the display image by the liquid crystal panel 1110G needs to be horizontally reversed with respect to the display images by the liquid crystal panels 1110R and 1110B.

尚、液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。   In addition, since light corresponding to each primary color of R, G, and B is incident on the liquid crystal panels 1110R, 1110B, and 1110G by the dichroic mirror 1108, it is not necessary to provide a color filter.

尚、図８を参照して説明した電子機器の他にも、モバイル型のパーソナルコンピュータや、携帯電話、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等が挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。   In addition to the electronic device described with reference to FIG. 8, a mobile personal computer, a mobile phone, a liquid crystal television, a viewfinder type, a monitor direct-view type video tape recorder, a car navigation device, a pager, an electronic device Examples include a notebook, a calculator, a word processor, a workstation, a videophone, a POS terminal, and a device equipped with a touch panel. Needless to say, the present invention can be applied to these various electronic devices.

また、本発明は上述の各実施形態で説明した液晶装置以外にも反射型液晶装置（ＬＣＯＳ）、プラズマディスプレイ（ＰＤＰ）、電界放出型ディスプレイ（ＦＥＤ、ＳＥＤ）、有機ＥＬディスプレイ、デジタルマイクロミラーデバイス（ＤＭＤ）、電気泳動装置等にも適用可能である。   In addition to the liquid crystal devices described in the above embodiments, the present invention includes a reflective liquid crystal device (LCOS), a plasma display (PDP), a field emission display (FED, SED), an organic EL display, and a digital micromirror device. (DMD), electrophoresis apparatus and the like are also applicable.

本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置、及び該電気光学装置を備えた電子機器もまた本発明の技術的範囲に含まれるものである。   The present invention is not limited to the above-described embodiment, and can be appropriately changed without departing from the spirit or idea of the invention that can be read from the claims and the entire specification, and an electro-optical device with such a change, In addition, an electronic apparatus including the electro-optical device is also included in the technical scope of the present invention.

本実施形態に係る液晶装置の全体構成を示す平面図である。It is a top view which shows the whole structure of the liquid crystal device which concerns on this embodiment. 図１のＨ−Ｈ´断面図である。It is HH 'sectional drawing of FIG. 本実施形態に係る液晶装置の電気的な構成を示す回路図である。It is a circuit diagram which shows the electrical structure of the liquid crystal device which concerns on this embodiment. 本実施形態に係る液晶装置の画像表示領域１０ａにおける配線等の位置関係を透過的に示す模式図である。It is a schematic diagram which shows transparently the positional relationship of wiring etc. in the image display area 10a of the liquid crystal device which concerns on this embodiment. 図４のＡ−Ａ´断面図である。It is AA 'sectional drawing of FIG. 本実施形態に係る液晶装置の基板上における容量電極及び第２ドレイン中継配線の位置関係を周辺配線と共に透過的に示した模式図である。It is the schematic diagram which showed transparently the positional relationship of the capacitive electrode and 2nd drain relay wiring on the board | substrate of the liquid crystal device which concerns on this embodiment with a peripheral wiring. 変形例に係る液晶装置の基板上における容量電極及び第２ドレイン中継配線の位置関係を周辺配線と共に透過的に示した模式図である。It is the schematic diagram which showed transparently the positional relationship of the capacitive electrode and 2nd drain relay wiring on the board | substrate of the liquid crystal device which concerns on a modification with peripheral wiring. 本実施形態の電気光学装置を適用した電子機器の例である。It is an example of an electronic apparatus to which the electro-optical device of the present embodiment is applied.

符号の説明Explanation of symbols

５ａ 開口領域、 ６ データ線、 ７ 第１ドレイン中継配線、 ８ 第２ドレイン中継配線、 ９ 画素電極、 １０ ＴＦＴアレイ基板、 １０ａ 画像表示領域、 １１ 走査線、 １２ 下地絶縁膜、 ３０ ＴＦＴ、 ３０ａ 半導体層、 ３０ａ１ ソース領域、 ３０ａ２ チャネル領域、 ３０ａ３ ドレイン領域、 ３０ｂ ゲート電極、 ５０ 液晶、 ７０ 蓄積容量、 ７１ 容量電極、 ７２ 容量絶縁膜   5a Open area, 6 Data line, 7 First drain relay wiring, 8 Second drain relay wiring, 9 Pixel electrode, 10 TFT array substrate, 10a Image display area, 11 Scan line, 12 Base insulating film, 30 TFT, 30a Semiconductor Layer, 30a1 source region, 30a2 channel region, 30a3 drain region, 30b gate electrode, 50 liquid crystal, 70 storage capacitor, 71 capacitor electrode, 72 capacitor insulating film

Claims (6)

基板と、A substrate,
前記基板の上方に設けられた画素電極と、A pixel electrode provided above the substrate;
前記基板と前記画素電極との間の層に設けられ、前記基板の面に平行な第１の方向に沿って延在し、遮光性の導電材料を含む走査線と、  A scanning line provided in a layer between the substrate and the pixel electrode, extending along a first direction parallel to the surface of the substrate, and including a light-shielding conductive material;
前記基板と前記画素電極との間の層に設けられたスイッチング素子と、A switching element provided in a layer between the substrate and the pixel electrode;
前記画素電極と前記スイッチング素子との間の層に設けられ、光を透過する透明な導電材料で構成された第１導電部と、A first conductive portion provided in a layer between the pixel electrode and the switching element and made of a transparent conductive material that transmits light;
前記第１導電部と同一の層に設けられ、光を透過する透明な導電材料で構成された第２導電部と、を有し、A second conductive portion provided in the same layer as the first conductive portion and made of a transparent conductive material that transmits light;
前記第１導電部は、前記画素電極と重なる部分を含み、かつ、前記画素電極と重なる部分において保持容量を形成しており、The first conductive portion includes a portion overlapping the pixel electrode, and forms a storage capacitor in the portion overlapping the pixel electrode,
前記第２導電部は、前記基板の面に平行、かつ、前記第１の方向と交差する第２の方向に向けて、前記走査線から突出する部分を有し、The second conductive portion includes a portion that protrudes from the scanning line in a second direction that is parallel to the surface of the substrate and intersects the first direction.
前記画素電極と前記第２導電部とは、前記突出する部分に配置されたコンタクトホールを介して電気的に接続されていることを特徴とする電気光学装置。The electro-optical device, wherein the pixel electrode and the second conductive portion are electrically connected through a contact hole disposed in the protruding portion. 請求項１に記載の電気光学装置において、The electro-optical device according to claim 1.
前記画素電極は、光を透過する透明導電材料で構成されていることを特徴とする電気光学装置。The electro-optical device, wherein the pixel electrode is made of a transparent conductive material that transmits light. 請求項１または２に記載の電気光学装置において、The electro-optical device according to claim 1,
前記画素電極、前記第１導電部及び前記第２導電部は、いずれもＩＴＯ（Indium Tin Oxide）を含むことを特徴とする電気光学装置。The pixel electrode, the first conductive portion, and the second conductive portion all include ITO (Indium Tin Oxide). 請求項１乃至３のいずれかに記載の電気光学装置において、The electro-optical device according to any one of claims 1 to 3,
前記第１導電部は、前記基板に垂直な方向からみた平面視において、開口部を備え、The first conductive portion includes an opening in a plan view as viewed from a direction perpendicular to the substrate,
前記第２導電部は、前記開口部の中に位置していることを特徴とする電気光学装置。The electro-optical device, wherein the second conductive portion is located in the opening. 請求項１乃至４のいずれかに記載の電気光学装置において、The electro-optical device according to any one of claims 1 to 4,
さらに、前記スイッチング素子と前記第２導電部との間の層に設けられ、光を透過しない遮光性の材料を含む第３導電部と、を有し、And a third conductive portion that is provided in a layer between the switching element and the second conductive portion and includes a light-shielding material that does not transmit light.
前記第３導電部は、前記スイッチング素子と前記第２導電部とを電気的に接続していることを特徴とする電気光学装置。The electro-optical device, wherein the third conductive portion electrically connects the switching element and the second conductive portion. 請求項１から５のいずれか一項に記載の電気光学装置を具備してなることを特徴とする電子機器。 An electronic device characterized by being provided with the electro-optical device according to claim 1, any one of 5.
JP2008306047A 2008-12-01 2008-12-01 Electro-optical device and electronic apparatus Active JP5233618B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008306047A JP5233618B2 (en) 2008-12-01 2008-12-01 Electro-optical device and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008306047A JP5233618B2 (en) 2008-12-01 2008-12-01 Electro-optical device and electronic apparatus

Publications (3)

Publication Number Publication Date
JP2010128421A JP2010128421A (en) 2010-06-10
JP2010128421A5 JP2010128421A5 (en) 2012-01-26
JP5233618B2 true JP5233618B2 (en) 2013-07-10

Family

ID=42328827

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008306047A Active JP5233618B2 (en) 2008-12-01 2008-12-01 Electro-optical device and electronic apparatus

Country Status (1)

Country Link
JP (1) JP5233618B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5754207B2 (en) * 2011-03-29 2015-07-29 セイコーエプソン株式会社 Liquid crystal device and electronic device
CN104635988A (en) * 2015-02-10 2015-05-20 京东方科技集团股份有限公司 Touch substrate and manufacturing of touch substrate, touch display panel and display device
JP6756560B2 (en) * 2016-09-27 2020-09-16 株式会社ジャパンディスプレイ Display device
JP7367414B2 (en) 2019-09-10 2023-10-24 セイコーエプソン株式会社 Electro-optical device, method for manufacturing electro-optical device, and electronic equipment

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3838332B2 (en) * 2000-01-24 2006-10-25 日本電気株式会社 Transmission type liquid crystal display device and liquid crystal projector device
JP4821183B2 (en) * 2005-06-24 2011-11-24 セイコーエプソン株式会社 ELECTRO-OPTICAL DEVICE AND ELECTRONIC DEVICE HAVING THE SAME
JP4857775B2 (en) * 2006-01-18 2012-01-18 セイコーエプソン株式会社 Electro-optic device
JP4245008B2 (en) * 2006-05-10 2009-03-25 セイコーエプソン株式会社 Electro-optical device substrate, electro-optical device, and electronic apparatus

Also Published As

Publication number Publication date
JP2010128421A (en) 2010-06-10

Similar Documents

Publication Publication Date Title
JP5589359B2 (en) Electro-optical device and electronic apparatus
JP5217752B2 (en) Electro-optical device and electronic apparatus
JP5245333B2 (en) Electro-optical device and electronic apparatus
JP4306737B2 (en) Electro-optical device substrate, electro-optical device, and electronic apparatus
JP5532568B2 (en) Electro-optical device and electronic apparatus
JP5381031B2 (en) Electro-optical device and electronic apparatus
JP2009047967A (en) Electro-optical device and electronic apparatus
JP5287100B2 (en) Electro-optical device and electronic apparatus
JP5445115B2 (en) Electro-optical device and electronic apparatus
JP5233618B2 (en) Electro-optical device and electronic apparatus
JP2010096966A (en) Electro-optical apparatus, method for manufacturing same, and electronic device
JP5278129B2 (en) Electro-optical device and electronic apparatus
JP5104140B2 (en) Electro-optical device and electronic apparatus
JP2008040399A (en) Substrate for electrooptical device, electrooptical device, and electronic apparatus
JP2010191163A (en) Electrooptical device and electronic device
JP5182116B2 (en) Electro-optical device and electronic apparatus
JP2010191408A (en) Electro-optical device and electronic apparatus
JP2010067879A (en) Thin-film transistor, electro-optical device, and electronic apparatus
JP5195455B2 (en) ELECTRO-OPTICAL DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE
JP5470894B2 (en) Electro-optical device and electronic apparatus
JP2008191518A (en) Electrooptical device, substrate for same, and electronic equipment
JP2011075773A (en) Electro-optical apparatus and electric apparatus
JP5176852B2 (en) Electro-optical device and electronic apparatus
JP2010186118A (en) Electro-optical device and electronic apparatus
JP2010039209A (en) Electrooptical device and method for manufacturing the same, and electronic equipment

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111125

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20111125

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111125

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111125

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111129

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121211

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121212

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130311

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160405

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350