JP2010281856A

JP2010281856A - Liquid crystal display device

Info

Publication number: JP2010281856A
Application number: JP2009132806A
Authority: JP
Inventors: Tetsuya Shibata; 哲弥柴田; Masahito Hiramatsu; 雅人平松; So Watakabe; 創渡壁
Original assignee: Toshiba Mobile Display Co Ltd
Current assignee: Japan Display Central Inc
Priority date: 2009-06-02
Filing date: 2009-06-02
Publication date: 2010-12-16
Anticipated expiration: 2029-06-02
Also published as: JP5371555B2

Abstract

PROBLEM TO BE SOLVED: To provide a liquid crystal display device suppressing leakage of light caused by signal lines and exhibiting excellent contrast. SOLUTION: A liquid crystal layer is held in between an array substrate 2 and a counter substrate 3. A switching element is formed according to each pixel on the array substrate 2, and scanning lines Y and signal lines X are formed connected to the switching elements. Scanning lines (gate lines 22) and signal lines 21 are formed in the respective wiring layers different from each other. A light-shielding pattern 24 is formed in an underlay wiring layer including the gate lines 22 in such a manner that on projecting an image, the light-shielding pattern covers at least an edge of the signal lines 21 formed as an upper layer wiring layer. COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、表示領域に信号線が形成されてなる液晶表示装置に関するものであり、信号線の形成に起因して発生する光漏れを解消する技術に関する。 The present invention relates to a liquid crystal display device in which signal lines are formed in a display area, and relates to a technique for eliminating light leakage that occurs due to the formation of signal lines.

液晶表示装置は、薄型、軽量、低消費電力等の優れた特徴を有する平面表示装置であることから、いわゆるＰＤＡや携帯電話等のようなモバイル機器や、パーソナルコンピュータの表示部、さらには液晶テレビ等、広範な用途に用いられている。 Since a liquid crystal display device is a flat display device having excellent characteristics such as thinness, light weight, and low power consumption, it is a mobile device such as a so-called PDA or a mobile phone, a display unit of a personal computer, and a liquid crystal television. It is used for a wide range of applications.

前記液晶表示装置は、液晶層が一対の表示パネル基板、すなわちアレイ基板及び対向基板間に挟持された構造の液晶表示パネルを有しており、前記アレイ基板と対向基板の間に画素毎に選択的に電圧を印加することで液晶層が制御され、画像の表示が行われる。ここで、例えばアクティブマトリクス型液晶表示パネルでは、アレイ基板に、アモルファスシリコンやポリシリコン半導体を用いて薄膜トランジスタ（ＴＦＴ）がスイッチング素子として形成されるとともに、このスイッチング素子と接続される画素電極、走査線、信号線等が形成される。一方、対向基板には、酸化錫インジウム（ＩＴＯ）等からなる対向電極やカラーフィルター等が形成される。 The liquid crystal display device includes a liquid crystal display panel having a structure in which a liquid crystal layer is sandwiched between a pair of display panel substrates, that is, an array substrate and a counter substrate, and is selected for each pixel between the array substrate and the counter substrate. In addition, the liquid crystal layer is controlled by applying a voltage to display an image. Here, for example, in an active matrix liquid crystal display panel, thin film transistors (TFTs) are formed as switching elements using amorphous silicon or polysilicon semiconductor on an array substrate, and pixel electrodes and scanning lines connected to the switching elements. , Signal lines and the like are formed. On the other hand, a counter electrode made of indium tin oxide (ITO) or the like, a color filter, or the like is formed on the counter substrate.

前述の構成を有する液晶表示装置においては、駆動回路の集積化に伴い、回路遅延や書き込み不足といった問題があり、信号線等の配線の低抵抗化が求められている。そこで、一般的には、信号線等の配線の膜厚を厚くすることが行われており、これにより配線の低抵抗化を実現するようにしている。ただし、配線の膜厚を厚くした場合、配線段差が形成され、様々な問題を引き起こすおそれがある。 The liquid crystal display device having the above-described configuration has problems such as circuit delay and insufficient writing due to the integration of the drive circuit, and a reduction in resistance of wiring such as signal lines is required. Therefore, in general, the thickness of the wiring such as a signal line is increased, and thereby the resistance of the wiring is reduced. However, when the thickness of the wiring is increased, a wiring step is formed, which may cause various problems.

そこで、配線による段差を解消する技術が提案されている（例えば、特許文献１等を参照）。特許文献１記載の発明では、グレイトーン露光技術を用いて、部分的に厚さの異なる配線を工程数を増加させることなく形成し、走査線や信号線といった電気配線の交差する部分において、配線段差を低減するようにしている。特許文献１記載の発明では、配線段差を低減することで、絶縁膜の段差被覆性が改善され、配線間の短絡や断線等の不良が低減される。また、ゲート絶縁膜を従来よりも薄くすることが可能となるので、薄膜トランジスタのＯＮ電流が増加する。 Therefore, a technique for eliminating a step due to wiring has been proposed (see, for example, Patent Document 1). In the invention described in Patent Document 1, wirings with partially different thicknesses are formed without increasing the number of processes using a gray-tone exposure technique, and wirings are formed at portions where electrical wirings such as scanning lines and signal lines intersect. The steps are reduced. In the invention described in Patent Document 1, by reducing the wiring step, the step coverage of the insulating film is improved, and defects such as a short circuit or disconnection between the wirings are reduced. Further, since the gate insulating film can be made thinner than before, the ON current of the thin film transistor increases.

特開２００２−１９０５９８号公報JP 2002-190598 A

ところで、液晶表示装置では、信号線の上に平坦化膜や画素電極（ＩＴＯ）、液晶配向膜等が積層されているが、低抵抗化を目的に信号線の膜厚を厚くすると、光漏れが顕著になるという問題が生じている。例えば、回路の集積化により信号線の側面の傾斜角度が高くなり、前記低抵抗化で信号線の膜厚が厚くなると、信号線端面での反射光が増加し、光漏れの原因となる。さらに、液晶表示装置の高精細化に伴い、信号線のライン数が増加するが、信号線のライン数が増加すれば信号線端面での反射漏れによる光漏れ量が多くなる。 By the way, in a liquid crystal display device, a flattening film, a pixel electrode (ITO), a liquid crystal alignment film, etc. are laminated on a signal line. If the signal line is made thicker for the purpose of reducing resistance, light leakage will occur. Has become a problem. For example, when the inclination angle of the side surface of the signal line is increased due to the integration of the circuit and the film thickness of the signal line is increased due to the low resistance, the reflected light on the end surface of the signal line increases, which causes light leakage. Furthermore, the number of signal lines increases with the increase in definition of the liquid crystal display device. However, if the number of signal lines increases, the amount of light leakage due to reflection leakage at the end face of the signal line increases.

前記光漏れが発生すると、液晶表示装置のコントラストが低下するといった問題が生ずる。このような光漏れの問題は、特許文献１に記載されるような部分的に厚さの異なる配線を形成することでは回避することができず、新たな対策が待たれている。 When the light leakage occurs, there arises a problem that the contrast of the liquid crystal display device is lowered. Such a problem of light leakage cannot be avoided by forming wirings partially different in thickness as described in Patent Document 1, and a new countermeasure is awaited.

本発明は、前述の従来の実情に鑑みて提案されたものであり、信号線に起因して生ずる光漏れを抑制することができ、コントラストを向上することが可能な液晶表示装置を提供することを目的とする。 The present invention has been proposed in view of the above-described conventional situation, and provides a liquid crystal display device capable of suppressing light leakage caused by signal lines and improving contrast. With the goal.

前述の目的を達成するために、本発明の液晶表示装置は、アレイ基板と対向基板間に液晶層が挟持され、アレイ基板上に各画素に対応してスイッチング素子が形成されるとともに、これらスイッチング素子に接続される走査線及び信号線が形成されてなる液晶表示装置であって、前記走査線と信号線が異なる配線層として形成されており、前記走査線を含む下層配線層には、投影した際に上層配線層として形成される信号線の少なくとも端縁を覆うように遮光パターンが形成されていることを特徴とする。 In order to achieve the above-described object, the liquid crystal display device of the present invention has a liquid crystal layer sandwiched between an array substrate and a counter substrate, and switching elements are formed on the array substrate corresponding to each pixel. A liquid crystal display device in which a scanning line and a signal line connected to an element are formed, wherein the scanning line and the signal line are formed as different wiring layers, and projected onto a lower wiring layer including the scanning line In this case, a light-shielding pattern is formed so as to cover at least the edge of the signal line formed as the upper wiring layer.

本発明によれば、画素領域において、信号線の端面での反射光を低減することができ、光漏れを抑制することで、液晶表示装置のコントラストを向上させることが可能である。また、信号線の膜厚を必要に応じて十分に厚くし、信号線の側壁の傾斜角度も垂直に近い状態とすることができるので、低抵抗化や高集積化を実現することができる。 According to the present invention, it is possible to reduce the reflected light at the end face of the signal line in the pixel region, and it is possible to improve the contrast of the liquid crystal display device by suppressing light leakage. In addition, since the signal line can be sufficiently thick as necessary, and the inclination angle of the side wall of the signal line can be made almost vertical, low resistance and high integration can be realized.

液晶表示パネルの概略構成を示す斜視図である。It is a perspective view which shows schematic structure of a liquid crystal display panel. アレイ基板の駆動回路の一例を示す回路図である。It is a circuit diagram which shows an example of the drive circuit of an array board | substrate. 画素領域の信号線及びゲート（走査）線の形成状態を示す要部概略平面図である。It is a principal part schematic plan view which shows the formation state of the signal line and gate (scanning) line of a pixel area. 遮光パターンと信号線の積層構造を示す概略断面図である。It is a schematic sectional drawing which shows the laminated structure of a light shielding pattern and a signal line. （ａ）は信号線のみを形成した場合の入射光の反射の様子を模式的に示す概略断面図であり、（ｂ）は遮光パターンを形成した場合の入射光の反射の様子を模式的に示す概略断面図である。(A) is a schematic sectional view schematically showing a state of reflection of incident light when only a signal line is formed, and (b) is a diagram schematically showing a state of reflection of incident light when a light shielding pattern is formed. It is a schematic sectional drawing shown. （ａ）は従来構造の液晶表示装置の視野角特性を示す図であり、（ｂ）は本実施形態の液晶表示装置の視野角特性を示す図である。(A) is a figure which shows the viewing angle characteristic of the liquid crystal display device of a conventional structure, (b) is a figure which shows the viewing angle characteristic of the liquid crystal display device of this embodiment. 遮光パターンを分割形成した例を示す概略断面図である。It is a schematic sectional drawing which shows the example which divided and formed the light-shielding pattern.

以下、本発明を適用した液晶表示装置について、図面を参照して詳細に説明する。 Hereinafter, a liquid crystal display device to which the present invention is applied will be described in detail with reference to the drawings.

先ず、液晶表示装置の概略構成について説明する。液晶表示装置は、図１に示すように、アレイ基板２と対向基板３により構成される液晶表示パネル１を備え、これらアレイ基板２と対向基板３の間の液晶層を、アレイ基板２上に形成された薄膜トランジスタ（画素トランジスタ）をスイッチング素子として駆動することで、画像の表示が行われる。 First, a schematic configuration of the liquid crystal display device will be described. As shown in FIG. 1, the liquid crystal display device includes a liquid crystal display panel 1 including an array substrate 2 and a counter substrate 3, and a liquid crystal layer between the array substrate 2 and the counter substrate 3 is placed on the array substrate 2. An image is displayed by driving the formed thin film transistor (pixel transistor) as a switching element.

ここで、表示部である表示領域Ｈにおいては、アレイ基板２に各画素に対応して画素電極がマトリクス状に形成されるとともに、画素電極の行方向に沿って走査線が形成され、列方向に沿って信号線が形成されている。さらに、各走査線と信号線の交差位置に前記画素トランジスタが形成されている。 Here, in the display region H that is a display unit, pixel electrodes are formed in a matrix corresponding to each pixel on the array substrate 2, and scanning lines are formed along the row direction of the pixel electrodes. A signal line is formed along the line. Further, the pixel transistor is formed at the intersection of each scanning line and signal line.

一方、アレイ基板２の周辺領域（液晶表示パネル１の額縁領域）には、アレイ基板２に配列形成される信号線に駆動信号を供給する信号線駆動回路４や、走査線に駆動信号を供給する走査線駆動回路５等の駆動回路が形成されている。これら駆動回路は、複数の薄膜トランジスタと、これら薄膜トランジスタ接続される配線等から構成されている。 On the other hand, in the peripheral area of the array substrate 2 (the frame area of the liquid crystal display panel 1), a signal line drive circuit 4 that supplies drive signals to the signal lines arrayed on the array substrate 2 and a drive signal is supplied to the scanning lines. A driving circuit such as the scanning line driving circuit 5 is formed. These drive circuits are composed of a plurality of thin film transistors and wirings connected to these thin film transistors.

図２は、前記液晶表示装置の概略的な回路構造の一例を示すものである。液晶表示装置は、前述の通り、液晶表示パネル１を備えており、さらにはこの液晶表示パネル１を制御する外部制御回路１１を備える。液晶表示パネル１は、液晶層ＬＱが一対の表示パネル基板、すなわちアレイ基板２及び対向基板３間に保持される構造を有し、外部制御回路１１は、本例の場合、液晶表示パネル１から独立した回路基板上に配置されている。 FIG. 2 shows an example of a schematic circuit structure of the liquid crystal display device. As described above, the liquid crystal display device includes the liquid crystal display panel 1, and further includes an external control circuit 11 that controls the liquid crystal display panel 1. The liquid crystal display panel 1 has a structure in which the liquid crystal layer LQ is held between a pair of display panel substrates, that is, the array substrate 2 and the counter substrate 3, and the external control circuit 11 is connected to the liquid crystal display panel 1 in this example. Arranged on a separate circuit board.

アレイ基板２は、マトリクス状に配置されるｍ×ｎ個の画素電極ＰＥ、複数の画素電極ＰＥの行に沿って形成されるｍ本の走査線Ｙ（Ｙ１〜Ｙｍ）、それぞれの画素電極ＰＥの列に沿って形成されるｎ本の信号線Ｘ（Ｘ１〜Ｘｎ）、信号線Ｘ１〜Ｘｎ及び走査線Ｙ１〜Ｙｍの交差位置近傍にそれぞれ配置され例えばＮチャネルポリシリコン薄膜トランジスタからなるｍ×ｎ個の画素スイッチ１２、走査線Ｙ１〜Ｙｍに平行に配置され各々対応行の画素電極ＰＥに容量結合した補助容量線ＣＳ、走査線Ｙ１〜Ｙｍを駆動する走査線駆動回路３、並びに信号線Ｘ１〜Ｘｎを駆動する信号線駆動回路４、及び外部制御回路１１とアレイ基板２間の接続に用いられる複数の外部接続パッドＯＬＢを含む。 The array substrate 2 includes m × n pixel electrodes PE arranged in a matrix, m scanning lines Y (Y1 to Ym) formed along a row of the plurality of pixel electrodes PE, and each pixel electrode PE. Mxn composed of, for example, N-channel polysilicon thin film transistors arranged near the intersections of the n signal lines X (X1 to Xn), the signal lines X1 to Xn, and the scanning lines Y1 to Ym formed along the column Each pixel switch 12, an auxiliary capacitance line CS that is arranged in parallel to the scanning lines Y1 to Ym and capacitively coupled to the pixel electrodes PE of the corresponding rows, a scanning line driving circuit 3 that drives the scanning lines Y1 to Ym, and a signal line X1 ˜Xn, and a plurality of external connection pads OLB used for connection between the external control circuit 11 and the array substrate 2.

対向基板３は、ｍ×ｎ個の画素電極ＰＥに対向して配置されコモン電位Ｖｃｏｍに設定される単一の対向電極ＣＥを含む。このコモン電位Ｖｃｏｍは例えば補助容量線ＣＳにも印加される。 The counter substrate 3 includes a single counter electrode CE that is arranged to face the m × n pixel electrodes PE and is set to the common potential Vcom. This common potential Vcom is also applied to the auxiliary capacitance line CS, for example.

外部制御回路１１は、例えばモバイル機器等の処理回路から供給されるデジタル映像信号及び同期信号を受取り、画素表示信号Ｖｐｉｘ、垂直走査制御信号ＹＣＴ及び水平走査制御信号ＸＣＴを発生する。垂直走査制御信号ＹＣＴは走査線駆動回路３に供給され、水平走査制御信号ＸＣＴは表示信号Ｖｐｉｘと共に信号線駆動回路４に供給される。走査線駆動回路３は走査信号を１垂直走査（フレーム）期間毎に走査線Ｙ１〜Ｙｍに順次供給するよう垂直走査制御信号ＹＣＴによって制御される。信号線駆動回路４は、走査信号により駆動される１水平走査期間（１Ｈ）において入力されるデジタル映像信号を直並列変換し、さらにデジタル・アナログ変換した表示信号Ｖｐｉｘをアナログ形式で信号線Ｘ１〜Ｘｎにそれぞれ供給するように水平走査制御信号ＸＣＴによって制御される。 The external control circuit 11 receives a digital video signal and a synchronization signal supplied from a processing circuit such as a mobile device, and generates a pixel display signal Vpix, a vertical scanning control signal YCT, and a horizontal scanning control signal XCT. The vertical scanning control signal YCT is supplied to the scanning line driving circuit 3, and the horizontal scanning control signal XCT is supplied to the signal line driving circuit 4 together with the display signal Vpix. The scanning line driving circuit 3 is controlled by the vertical scanning control signal YCT so as to sequentially supply the scanning signal to the scanning lines Y1 to Ym every vertical scanning (frame) period. The signal line driving circuit 4 performs serial-parallel conversion on the digital video signal input in one horizontal scanning period (1H) driven by the scanning signal, and further converts the display signal Vpix converted from digital to analog into the signal lines X1 to X1 in analog form. It is controlled by a horizontal scanning control signal XCT so as to be supplied to Xn.

この液晶表示装置では、液晶層ＬＱがｍ×ｎ個の画素電極ＰＥにそれぞれ対応してｍ×ｎ個の表示画素ＰＸに区画され、各表示画素ＰＸが２本の隣接走査線Ｙと２本の隣接信号線Ｘとの間にほぼ規定される。表示画面はこれらｍ×ｎ個の表示画素ＰＸにより構成される。走査線駆動回路３及び信号線駆動回路４は、図１及び図２に示すように、ｍ×ｎ個の表示画素ＰＸの外側に配置され、複数の外部接続パッドＯＬＢはアレイ基板２の周縁に配置される。信号線駆動回路４は、これら外部接続パッドＯＬＢよりも内側に配置される。各画素スイッチ１２は対応走査線Ｙからの走査信号に応答して対応信号線Ｘからの表示信号Ｖｐｉｘをサンプリングして対応画素電極ＰＥに印加し、この画素電極ＰＥの電位と対向電極ＣＥの電位との電位差に基づいて対応表示画素ＰＸの光透過率を制御する。 In this liquid crystal display device, the liquid crystal layer LQ is partitioned into m × n display pixels PX corresponding to the m × n pixel electrodes PE, and each display pixel PX includes two adjacent scanning lines Y and two. Between the two adjacent signal lines X. The display screen is constituted by these m × n display pixels PX. As shown in FIGS. 1 and 2, the scanning line driving circuit 3 and the signal line driving circuit 4 are arranged outside the m × n display pixels PX, and the plurality of external connection pads OLB are arranged on the periphery of the array substrate 2. Be placed. The signal line driving circuit 4 is disposed inside these external connection pads OLB. Each pixel switch 12 samples the display signal Vpix from the corresponding signal line X in response to the scanning signal from the corresponding scanning line Y and applies it to the corresponding pixel electrode PE, and the potential of the pixel electrode PE and the potential of the counter electrode CE. The light transmittance of the corresponding display pixel PX is controlled on the basis of the potential difference between them.

前述の構成を有する液晶表示装置では、駆動回路の集積化に伴い、回路遅延や書き込み不足といった問題が生ずるおそれがあり、信号線Ｘ１〜Ｘｎを極力低抵抗化することが求められている。信号線Ｘ１〜Ｘｎを低抵抗化するには、信号線Ｘ１〜Ｘｎの膜厚を厚くする必要がある。ただし、信号線Ｘ１〜Ｘｎの膜厚を厚くすると、信号線の側壁でバックライト光が反射されて光漏れが発生する。 In the liquid crystal display device having the above-described configuration, problems such as circuit delay and insufficient writing may occur with the integration of the drive circuit, and it is required to reduce the resistance of the signal lines X1 to Xn as much as possible. In order to reduce the resistance of the signal lines X1 to Xn, it is necessary to increase the film thickness of the signal lines X1 to Xn. However, if the film thickness of the signal lines X1 to Xn is increased, the backlight light is reflected by the side walls of the signal lines, and light leakage occurs.

そこで、本実施形態の液晶表示装置では、画素領域において、投影した時に上層配線層である信号線の端縁を覆う形で下層配線層に遮光パターンを形成し、バックライト光の信号線側壁での反射を抑制し、光漏れの発生を防ぐようにしている。 Therefore, in the liquid crystal display device of this embodiment, in the pixel region, a light-shielding pattern is formed in the lower wiring layer so as to cover the edge of the signal line that is the upper wiring layer when projected, and on the signal line side wall of the backlight light The reflection of light is suppressed and the occurrence of light leakage is prevented.

図３は、画素領域に形成される信号線２１とゲート線（走査線）２２，補助容量線２３の概略平面図である。画素領域においては、信号線２１が図中縦方向に、ゲート線２２や補助容量線２３は図中横方向に形成されている。また、信号線２１が上層配線層であり、ゲート線２２や補助容量線２３が下層配線層である。 FIG. 3 is a schematic plan view of the signal lines 21, gate lines (scanning lines) 22, and auxiliary capacitance lines 23 formed in the pixel region. In the pixel region, the signal line 21 is formed in the vertical direction in the drawing, and the gate line 22 and the auxiliary capacitance line 23 are formed in the horizontal direction in the drawing. Further, the signal line 21 is an upper wiring layer, and the gate line 22 and the auxiliary capacitance line 23 are lower wiring layers.

本実施形態の場合、下層配線層の形成に際し、前記ゲート線２２や補助容量線２３と同時に遮光パターン２４をパターニング形成している。この遮光パターン２４は、前記ゲート線２２や補助容量線２３とは電気的に接続されておらず、いわゆるダミーパターンとして形成されるものである。 In the case of this embodiment, when forming the lower wiring layer, the light shielding pattern 24 is formed by patterning simultaneously with the gate line 22 and the auxiliary capacitance line 23. The light shielding pattern 24 is not electrically connected to the gate line 22 or the auxiliary capacitance line 23, and is formed as a so-called dummy pattern.

前記遮光パターン２４は、前記信号線２１と平行に信号線２１と重なるように形成されており、前記遮光パターン２４の線幅Ｗ１が前記信号線２１の線幅Ｗ２よりも大とされ、例えば基板２０側から投影した場合に、前記遮光パターン２４が信号線２１の両端縁を覆い隠す形になっている。なお、前記遮光パターン２４は、信号線２１の全てと重なるように形成することが理想的であるが、ゲート線２２の形成領域や信号線２１の半導体層との接続領域ＣＨには遮光パターン２４を形成することはできない。したがって、本実施形態の場合、遮光パターン２４がゲート線２２の形成領域や信号線２１の半導体層との接続領域で分断され、島状に形成されている。 The light shielding pattern 24 is formed so as to overlap the signal line 21 in parallel with the signal line 21, and the line width W1 of the light shielding pattern 24 is larger than the line width W2 of the signal line 21, for example, a substrate When projected from the 20 side, the light shielding pattern 24 covers the both end edges of the signal line 21. The light shielding pattern 24 is ideally formed so as to overlap all of the signal lines 21, but the light shielding pattern 24 is formed in the region where the gate line 22 is formed and the connection region CH of the signal line 21 with the semiconductor layer. Can not form. Therefore, in the case of this embodiment, the light shielding pattern 24 is divided by the formation region of the gate line 22 and the connection region of the signal line 21 with the semiconductor layer, and is formed in an island shape.

図４は、前記遮光パターン２４と信号線２１の積層状態を示すものである。遮光パターン２４は、ゲート線２２や補助容量線２３と同じく下層配線層の一部として基板２０上に形成されており、この上に層間絶縁膜２５を介して上層配線層である信号線２１が形成されている。また、信号線２１は平坦化膜２６で被覆することにより平坦化され、さらにその上に前記画素電極ＰＥとなるＩＴＯ膜２７や配向膜となるポリイミド膜２８が形成されている。 FIG. 4 shows a laminated state of the light shielding pattern 24 and the signal line 21. The light shielding pattern 24 is formed on the substrate 20 as a part of the lower wiring layer like the gate line 22 and the auxiliary capacitance line 23, and the signal line 21 which is an upper wiring layer is formed thereon via an interlayer insulating film 25. Is formed. Further, the signal line 21 is flattened by being covered with a flattening film 26, and an ITO film 27 serving as the pixel electrode PE and a polyimide film 28 serving as an alignment film are formed thereon.

ここで、前記の通り、遮光パターン２４が信号線２１と重なるように形成され、信号線２１の両端縁を覆い隠す形になっているので、信号線２１の側壁での反射による光漏れを抑制することが可能である。 Here, as described above, the light shielding pattern 24 is formed so as to overlap the signal line 21 and covers both edges of the signal line 21, thereby suppressing light leakage due to reflection on the side wall of the signal line 21. Is possible.

図５（ａ）は、信号線２１のみを形成した場合の入射光（バックライト光）が反射する様子を模式的に示すものである。信号線２１は、低抵抗化するための膜厚を厚くする必要がある。また、高精細化に対応して、信号線２１の側壁は垂直に近い傾斜角度とされている。さらに、信号線２１には、アルミニウム等の反射率の高い材料が使用され、例えばＴｉ等からなるバリアメタル層を上下に積層形成した場合にも、配線の主体はＡｌ層である。このような要件を満たす信号線２１においては、図５（ａ）に破線矢印で示すように、比較的垂直に近い角度で入射されるバックライト光も側壁２１Ａで反射され、反射光量が多くなる。 FIG. 5A schematically shows how incident light (backlight) is reflected when only the signal line 21 is formed. The signal line 21 needs to have a large film thickness for reducing the resistance. Corresponding to high definition, the side wall of the signal line 21 has an inclination angle close to vertical. Furthermore, the signal line 21 is made of a material having high reflectivity such as aluminum. Even when barrier metal layers made of, for example, Ti are stacked on top and bottom, the main component of the wiring is the Al layer. In the signal line 21 satisfying such a requirement, as shown by a broken line arrow in FIG. 5A, the backlight light incident at a relatively near-vertical angle is also reflected by the side wall 21A, and the amount of reflected light increases. .

これに対して、信号線２１の両端縁を覆い隠すように遮光パターン２４を形成した場合、図５（ｂ）に示すように、垂直に近い角度で入射されるバックライト光は遮光パターン２４で反射され、信号線２１に到達することはない。一方、広角で入射する光は、遮光パターン２４で反射されたとしても、さらに信号線２１で反射され、戻り光となる。したがって、光漏れとなる光量が大幅に削減される。 On the other hand, when the light shielding pattern 24 is formed so as to cover both edges of the signal line 21, the backlight light incident at an angle close to the vertical is transmitted by the light shielding pattern 24 as shown in FIG. It is reflected and does not reach the signal line 21. On the other hand, even if light incident at a wide angle is reflected by the light shielding pattern 24, it is further reflected by the signal line 21 and becomes return light. Therefore, the amount of light that causes light leakage is greatly reduced.

なお、前述の遮光パターン２４は、側壁の傾斜角度が小さいことが好ましい。前記傾斜角度を小さくすることで、遮光パターン２４の側壁での反射による光漏れを抑えることが可能である。具体的には、遮光パターン２４の側壁の傾斜角度をθ１、信号線２１の側壁の傾斜角度をθ２とした時に、θ１＜θ２とすることが好ましい。このような設定にすることにより、光漏れを効果的に低減することが可能である。 Note that the light shielding pattern 24 described above preferably has a small side wall inclination angle. By reducing the tilt angle, it is possible to suppress light leakage due to reflection on the side wall of the light shielding pattern 24. Specifically, when the inclination angle of the side wall of the light shielding pattern 24 is θ1, and the inclination angle of the side wall of the signal line 21 is θ2, it is preferable that θ1 <θ2. With such a setting, it is possible to effectively reduce light leakage.

前述のように遮光パターン２４の側壁の傾斜角度θ１を信号線２１の側壁の傾斜角度θ２よりも小さな角度とするためには、例えば、遮光パターン２４をエッチングによりパターニングする際に形成するレジストパターンの露光条件を調整すればよい。フォトリソ技術を用いて遮光パターン２４やゲート線２２，補助容量線２３をエッチングする場合、各パターンに応じてレジストパターンを形成し、これをマスクとしてエッチングを行う。この時、露光量を制御することでエッチング形成される遮光パターン２４の側壁の傾斜角度を制御することができ、レジストパターンを形成する際の露光量を小さくすれば、エッチン形成される遮光パターン２４の側壁の傾斜角度を小さくすることができる。 As described above, in order to make the inclination angle θ1 of the side wall of the light shielding pattern 24 smaller than the inclination angle θ2 of the side wall of the signal line 21, for example, the resist pattern formed when the light shielding pattern 24 is patterned by etching is used. What is necessary is just to adjust exposure conditions. When the light shielding pattern 24, the gate line 22, and the auxiliary capacitance line 23 are etched using the photolithography technique, a resist pattern is formed according to each pattern, and etching is performed using this as a mask. At this time, by controlling the exposure amount, the inclination angle of the side wall of the light shielding pattern 24 formed by etching can be controlled. If the exposure amount at the time of forming the resist pattern is reduced, the light shielding pattern 24 formed by etching is formed. The inclination angle of the side wall can be reduced.

また、遮光パターン２４については、前記側壁の傾斜角度の他、反射率も小さいことが好ましい。遮光パターン２４の反射率が大きいと、遮光パターン２４の側壁での反射による光漏れが問題となるおそれがある。したがって、遮光パターン２４の反射率をＲ１、信号線２１の反射率をＲ２とした時に、Ｒ１＜Ｒ２であることが好ましい。通常の液晶表示装置においては、信号線２１には前述の通りアルミニウムが使用され、ゲート線２２にはタングステン（Ｗ）等が使用される。アルミニウムとタングステンでは、タングステンの方が反射率が低く、したがって信号線２１やゲート線２２を通常通りの材料で形成すれば、自ずと前記要件を満たすことになる。 Further, the light shielding pattern 24 preferably has a low reflectance in addition to the inclination angle of the side wall. If the light shielding pattern 24 has a high reflectance, light leakage due to reflection on the side wall of the light shielding pattern 24 may be a problem. Therefore, when the reflectance of the light shielding pattern 24 is R1 and the reflectance of the signal line 21 is R2, it is preferable that R1 <R2. In a normal liquid crystal display device, aluminum is used for the signal line 21 as described above, and tungsten (W) or the like is used for the gate line 22. Among aluminum and tungsten, tungsten has a lower reflectance, and therefore, if the signal line 21 and the gate line 22 are formed of a normal material, the above-described requirements are naturally satisfied.

以上の構成を採用することにより、光漏れによるコントラストの低下を防止することができる。実際、従来構造の液晶表示装置［図５（ａ）に示すように、信号線２１の下に遮光パターン２４が形成されていない構造の液晶表示装置］と本実施形態の液晶表示装置［図５（ｂ）に示すように、信号線２１の下に信号線２１の端縁を覆い隠す形で遮光パターン２４が形成された構造の液晶表示装置］とでコントラスト値を比較したところ、従来構造の液晶表示装置ではコントラスト値６８０であったのに対して、本実施形態の液晶表示装置ではコントラスト値７５０であり、本実施形態の液晶表示装置においてコントラストの大幅な改善が見られた。 By adopting the above configuration, it is possible to prevent a decrease in contrast due to light leakage. Actually, a liquid crystal display device having a conventional structure [a liquid crystal display device having a structure in which the light shielding pattern 24 is not formed under the signal line 21 as shown in FIG. 5A] and the liquid crystal display device of the present embodiment [FIG. As shown in (b), the contrast value was compared with a liquid crystal display device having a structure in which the light shielding pattern 24 was formed so as to cover the edge of the signal line 21 under the signal line 21. The contrast value was 680 in the liquid crystal display device, whereas the contrast value was 750 in the liquid crystal display device of the present embodiment, and the contrast was greatly improved in the liquid crystal display device of the present embodiment.

また、図６（ａ）に従来構造の液晶表示装置の視野角を、図６（ｂ）に本実施形態の液晶表示装置の視野角をそれぞれ示す。これら図面を比較すると明らかなように、従来構造の液晶表示装置では左右視野角が特に狭いのに対して、本実施形態の液晶表示装置では視野角も大幅に改善されていた。 FIG. 6A shows a viewing angle of a liquid crystal display device having a conventional structure, and FIG. 6B shows a viewing angle of the liquid crystal display device of this embodiment. As is clear from comparison of these drawings, the liquid crystal display device of the conventional structure has a particularly narrow left-right viewing angle, whereas the liquid crystal display device of the present embodiment has greatly improved the viewing angle.

以上の説明からも明らかなように、本発明によれば、信号線２１の厚さを厚くして低抵抗化を図った場合にも、信号線２１の側壁でのバックライト光の反射による光漏れを抑え、コントラストの改善を図ることが可能である。また、信号線２１の厚さを厚くするとともに、信号線２１の側壁の傾斜角度θ２を大きくすることができるので、高精細化を図る上でも有利である。さらに、前記遮光パターン２４は、下層配線層としてゲート線２２や補助容量線２３と同時にパターニング形成することができるので、製造工程において工数を増やす必要がなく、生産性を低下する等のおそれもない。 As is clear from the above description, according to the present invention, even when the thickness of the signal line 21 is increased to reduce the resistance, the light due to the reflection of the backlight light on the side wall of the signal line 21 It is possible to suppress leakage and improve contrast. Further, since the thickness of the signal line 21 can be increased and the inclination angle θ2 of the side wall of the signal line 21 can be increased, it is advantageous in achieving high definition. Further, since the light shielding pattern 24 can be formed by patterning simultaneously with the gate line 22 and the auxiliary capacitance line 23 as a lower wiring layer, it is not necessary to increase the number of steps in the manufacturing process, and there is no possibility of reducing productivity. .

以上、本発明の実施形態について説明してきたが、本発明が前述の実施形態に限定されるものでないことは言うまでもなく、本発明の要旨を逸脱しない範囲で種々の変更が可能である。 As mentioned above, although embodiment of this invention has been described, it cannot be overemphasized that this invention is not what is limited to the above-mentioned embodiment, A various change is possible in the range which does not deviate from the summary of this invention.

例えば、前述の実施形態においては、遮光パターン２４を信号線２１よりも幅広とすることにより信号線２１の両端縁を遮光パターン２４で覆うようにしたが、図７に示すように、遮光パターン２４を平行な２本のパターン２４Ａ，２４Ｂとして形成し、信号線２１の両端縁を覆い隠すことも可能である。本例の場合、パターン２４Ａによって信号線２１の図中左側の端縁を覆い隠し、パターン２４Ｂによって信号線２１の図中右側の端縁を覆い隠すようにしている。 For example, in the above-described embodiment, the light shielding pattern 24 is made wider than the signal line 21 so that both edges of the signal line 21 are covered with the light shielding pattern 24. However, as shown in FIG. Can be formed as two parallel patterns 24A and 24B, and both end edges of the signal line 21 can be covered. In this example, the pattern 24A covers the left edge of the signal line 21 in the drawing, and the pattern 24B covers the right edge of the signal line 21 in the drawing.

図７に示す例においても、垂直に近い角度で入射されるバックライト光はパターン２４Ａ，２４Ｂで反射され、信号線２１に到達することはない。広角で入射する光は、パターン２４Ａ，２４Ｂで反射されたとしても、ブラックマトリクスによって遮光される。さらに、パターン２４Ａ，２４Ｂ間を通過した光は、信号線２１によって反射される。これらのことから、遮光パターン２４を平行な２本のパターン２４Ａ，２４Ｂとして形成した場合にも、光漏れを大幅に抑制することが可能である。 Also in the example shown in FIG. 7, the backlight light incident at an angle close to perpendicular is reflected by the patterns 24 A and 24 B and does not reach the signal line 21. Light incident at a wide angle is blocked by the black matrix even if it is reflected by the patterns 24A and 24B. Further, the light that has passed between the patterns 24A and 24B is reflected by the signal line 21. Therefore, even when the light shielding pattern 24 is formed as two parallel patterns 24A and 24B, it is possible to greatly suppress light leakage.

なお、遮光パターン２４を平行な２本のパターン２４Ａ，２４Ｂとして形成した場合にも、各パターン２４Ａ，２４Ｂの側壁の傾斜角度は信号線２１の側壁の傾斜角度より小さくすることが望ましい。また、各パターン２４Ａ，２４Ｂの反射率を信号線２１の反射率よりも小さくすることが望ましい。 Even when the light shielding pattern 24 is formed as two parallel patterns 24 A and 24 B, it is desirable that the inclination angle of the side walls of the patterns 24 A and 24 B be smaller than the inclination angle of the side walls of the signal lines 21. Further, it is desirable that the reflectance of each pattern 24A, 24B be smaller than the reflectance of the signal line 21.

１液晶表示パネル、２アレイ基板、３対向基板、４信号線駆動回路、５走査線駆動回路、１１外部制御回路、１２画素スイッチ、２１信号線、２１Ａ側壁、２２ゲート線、２３補助容量線、２４遮光パターン DESCRIPTION OF SYMBOLS 1 Liquid crystal display panel, 2 Array substrate, 3 Opposite substrate, 4 Signal line drive circuit, 5 Scan line drive circuit, 11 External control circuit, 12 Pixel switch, 21 Signal line, 21A Side wall, 22 Gate line, 23 Auxiliary capacity line, 24 Shading pattern

Claims

アレイ基板と対向基板間に液晶層が挟持され、アレイ基板上に各画素に対応してスイッチング素子が形成されるとともに、これらスイッチング素子に接続される走査線及び信号線が形成されてなる液晶表示装置であって、
前記走査線と信号線が異なる配線層として形成されており、前記走査線を含む下層配線層には、投影した際に上層配線層として形成される信号線の少なくとも端縁を覆うように遮光パターンが形成されていることを特徴とする液晶表示装置。 A liquid crystal layer in which a liquid crystal layer is sandwiched between an array substrate and a counter substrate, switching elements are formed corresponding to each pixel on the array substrate, and scanning lines and signal lines connected to these switching elements are formed. A device,
The scanning line and the signal line are formed as different wiring layers, and a light shielding pattern is formed on the lower wiring layer including the scanning line so as to cover at least an edge of the signal line formed as an upper wiring layer when projected. A liquid crystal display device comprising:

前記遮光パターンの線幅が前記信号線の線幅よりも広いことを特徴とする請求項１記載の液晶表示装置。 2. The liquid crystal display device according to claim 1, wherein a line width of the light shielding pattern is wider than a line width of the signal line.

前記遮光パターンの側壁の傾斜角度をθ１、前記信号線の側壁の傾斜角度をθ２としたときに、θ１＜θ２であることを特徴とする請求項１または２記載の液晶表示装置。 3. The liquid crystal display device according to claim 1, wherein θ1 <θ2 when the inclination angle of the side wall of the light shielding pattern is θ1 and the inclination angle of the side wall of the signal line is θ2.

前記遮光パターンの反射率をＲ１、前記信号線を構成する主要な金属層の反射率をＲ２としたときに、Ｒ１＜Ｒ２であることを特徴とする請求項１から３のいずれか１項記載の液晶表示装置。 4. The R1 <R2 when the reflectance of the light shielding pattern is R1 and the reflectance of a main metal layer constituting the signal line is R2. Liquid crystal display device.