JP2012155198A - Electro-optic device and electronic apparatus - Google Patents
Electro-optic device and electronic apparatus Download PDFInfo
- Publication number
- JP2012155198A JP2012155198A JP2011015305A JP2011015305A JP2012155198A JP 2012155198 A JP2012155198 A JP 2012155198A JP 2011015305 A JP2011015305 A JP 2011015305A JP 2011015305 A JP2011015305 A JP 2011015305A JP 2012155198 A JP2012155198 A JP 2012155198A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- capacitor
- electrically connected
- storage capacitor
- pixel electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
Description
本発明は、例えば液晶装置等の電気光学装置、及び該電気光学装置を備えた、例えば液晶プロジェクター等の電子機器の技術分野に関する。 The present invention relates to a technical field of an electro-optical device such as a liquid crystal device and an electronic apparatus such as a liquid crystal projector including the electro-optical device.
この種の電気光学装置の一例である液晶装置は、基板上に、画素電極、この画素電極の選択的な駆動を行うための走査線、データ線、及び画素スイッチング用のＴＦＴ（Thin Film Transistor）が層間絶縁膜を介して積層構造として作り込まれ、アクティブマトリクス駆動可能に構成される。画素電極は、基板上の積層構造における最上層に配置される。また、高コントラスト化等を目的として、画素スイッチング用のＴＦＴと画素電極との間に蓄積容量が設けられることがある（例えば特許文献１から４参照）。例えば特許文献１には、蓄積容量を構成する一対の容量電極の一方が、容量線を介して定電位源に電気的に接続される構成が開示されている。例えば特許文献２から４には、蓄積容量を構成する一対の容量電極の一方が、当該蓄積容量に電気的に接続された画素スイッチング用のＴＦＴのゲートに電気的に接続された走査線に隣り合う走査線に電気的に接続される構成が開示されている。
A liquid crystal device as an example of this type of electro-optical device includes a pixel electrode, a scanning line for selectively driving the pixel electrode, a data line, and a TFT (Thin Film Transistor) for pixel switching on a substrate. Is formed as a laminated structure through an interlayer insulating film, and is configured to be capable of active matrix driving. The pixel electrode is disposed on the uppermost layer in the stacked structure on the substrate. In addition, for the purpose of increasing the contrast, a storage capacitor may be provided between the pixel switching TFT and the pixel electrode (see, for example,
前述したような積層構造をとることにより、液晶装置は、小型でありながらも高精細な画像を表示することが可能となる。 By adopting the laminated structure as described above, the liquid crystal device can display a high-definition image while being small.
しかしながら、前述したような積層構造をとる液晶装置においては、層の数が増加することにより装置構成が複雑化してしまい、製造工程の複雑高度化、製造期間の長期化及びコストの増大等を招いてしまうという技術的問題点がある。 However, in the liquid crystal device having the laminated structure as described above, the configuration of the device becomes complicated due to the increase in the number of layers, leading to an increase in the complexity of the manufacturing process, an increase in the manufacturing period, and an increase in cost. There is a technical problem.
本発明は、例えば前述した問題点に鑑みなされたものであり、例えば、アクティブマトリクス方式で駆動される液晶装置等の電気光学装置であって、比較的少ない層で構成されており、高品質な表示を可能とする電気光学装置、及び該電気光学装置を具備してなる電子機器を提供することを課題とする。 The present invention has been made in view of, for example, the above-described problems. For example, the present invention is an electro-optical device such as a liquid crystal device driven by an active matrix method, which is configured with relatively few layers and has high quality. It is an object of the present invention to provide an electro-optical device that enables display and an electronic apparatus including the electro-optical device.
本発明の電気光学装置は上記課題を解決するために、基板上に、互いに交差するデータ線及び複数の走査線と、前記複数のデータ線及び複数の走査線の交差に対応して設けられた画素電極と、チャネル領域、前記データ線に電気的に接続された第１ソースドレイン領域、及び前記画素電極に電気的に接続された第２ソースドレイン領域を含んでなる半導体層と、該半導体層と前記画素電極との間に前記チャネル領域に対向するように配置され、前記複数の走査線のうち一の走査線に電気的に接続されたゲート電極とを有するトランジスターと、前記一の走査線走査線に隣り合う走査線に電気的に接続された第２トランジスターのゲート電極が延在してなる第１容量電極と、前記第１容量電極と前記画素電極との間に前記第１容量電極に対向するように設けられるとともに前記第２ソースドレイン領域に電気的に接続された第２容量電極とを有する蓄積容量と、を備え、前記蓄積容量は、前記半導体層と前記ゲート電極との間の絶縁膜及び前記半導体層と前記基板との間の絶縁膜を貫通するとともに前記基板に設けられた溝内の少なくとも一部に設けられている。 In order to solve the above-described problems, the electro-optical device of the present invention is provided on the substrate in correspondence with the data lines and the plurality of scanning lines intersecting each other and the intersection of the plurality of data lines and the plurality of scanning lines. A semiconductor layer including a pixel electrode, a channel region, a first source / drain region electrically connected to the data line, and a second source / drain region electrically connected to the pixel electrode; and the semiconductor layer A transistor having a gate electrode disposed between the pixel electrode and the pixel electrode, the gate electrode being electrically connected to one of the plurality of scanning lines, and the one scanning line A first capacitor electrode formed by extending a gate electrode of a second transistor electrically connected to a scan line adjacent to the scan line; and the first capacitor electrode between the first capacitor electrode and the pixel electrode. Opposite And a storage capacitor having a second capacitor electrode electrically connected to the second source / drain region, wherein the storage capacitor is an insulating film between the semiconductor layer and the gate electrode And penetrating through an insulating film between the semiconductor layer and the substrate and provided in at least a part of a groove provided in the substrate.
本発明の電気光学装置によれば、その動作時には、例えば、データ線から画素電極へ画像信号が制御され、いわゆるアクティブマトリクス方式による画像表示が可能となる。この際、蓄積容量によって、画素電極における電位保持特性が向上し、表示の高コントラスト化が可能となる。なお、画像信号は、データ線及び画素電極間に電気的に接続されたトランジスターが走査線を介して供給される走査信号に応じてオンオフされることによって、所定のタイミングでデータ線からトランジスターを介して画素電極に供給される。画素電極は、典型的には、基板上の積層構造における最上層側に配置される。また、データ線は、典型的には、基板上の積層構造におけるトランジスターよりも上層側であって画素電極よりも下層側に配置される。画素電極、トランジスター及び蓄積容量は、基板上における複数のデータ線及び複数の走査線の交差に対応して例えばマトリクス状に規定される画素毎に設けられる。 According to the electro-optical device of the present invention, during the operation, for example, an image signal is controlled from the data line to the pixel electrode, and an image display by a so-called active matrix method can be performed. At this time, the storage capacitor improves the potential holding characteristic of the pixel electrode, and the display can have high contrast. The image signal is turned on and off in accordance with a scanning signal supplied via the scanning line by a transistor electrically connected between the data line and the pixel electrode, so that the image signal passes through the transistor at a predetermined timing. And supplied to the pixel electrode. The pixel electrode is typically disposed on the uppermost layer side in the stacked structure on the substrate. The data line is typically disposed on the upper layer side of the transistor in the stacked structure on the substrate and on the lower layer side of the pixel electrode. The pixel electrode, the transistor, and the storage capacitor are provided for each pixel defined in a matrix, for example, corresponding to the intersection of the plurality of data lines and the plurality of scanning lines on the substrate.
本発明では特に、蓄積容量の第１容量電極は、当該蓄積容量の第２容量電極が電気的に接続されたトランジスターのゲート電極に電気的に接続された一の走査線に隣り合う走査線に電気的に接続された第２トランジスターのゲート電極が延在してなる。即ち、蓄積容量の第１容量電極は、複数の走査線のうち当該蓄積容量が電気的に接続されたトランジスターのゲート電極が電気的に接続された一の走査線に隣り合う走査線に電気的に接続されている。即ち、例えば、基板上に設けられたｍ本（但し、ｍは自然数）の走査線のうち第ｉ番目（ｉ＝１、…、ｍ）に走査信号が供給される第ｉ番の走査線に対応する画素に設けられた蓄積容量の第１容量電極は、第ｉ番目の走査線に隣り合うとともに第ｉ−１番目に走査信号が供給される第ｉ−１番の走査線に電気的に接続されている。よって、例えば、蓄積容量の第１容量電極に所定電位を供給するための所定電位線を、基板上の積層構造において走査線とは別個の層として設ける場合と比較して、基板上の積層構造の単純化を図ることができる。つまり、本発明によれば、例えば、蓄積容量が電気的に接続されたトランジスターのゲート電極が電気的に接続された走査線に隣り合う走査線が、該蓄積容量の第１容量電極に所定電位を供給するための所定電位線を兼ねるので、基板上の積層構造の単純化を図ることができる。基板上の積層構造が単純になることで、画素の微細化を図ることが容易となり、高品位な表示を行うことが可能となる。 Particularly in the present invention, the first capacitor electrode of the storage capacitor is connected to the scan line adjacent to the one scan line electrically connected to the gate electrode of the transistor to which the second capacitor electrode of the storage capacitor is electrically connected. The gate electrode of the second transistor electrically connected is extended. That is, the first capacitor electrode of the storage capacitor is electrically connected to the scan line adjacent to the one scan line to which the gate electrode of the transistor to which the storage capacitor is electrically connected is connected. It is connected to the. That is, for example, of the m scanning lines provided on the substrate (where m is a natural number), the i-th scanning line to which the scanning signal is supplied is supplied to the i-th scanning line (i = 1,..., M). The first capacitor electrode of the storage capacitor provided in the corresponding pixel is electrically connected to the (i-1) th scanning line adjacent to the ith scanning line and supplied with the i-1th scanning signal. It is connected. Therefore, for example, compared with the case where the predetermined potential line for supplying a predetermined potential to the first capacitor electrode of the storage capacitor is provided as a layer separate from the scanning line in the stacked structure on the substrate, the stacked structure on the substrate Can be simplified. That is, according to the present invention, for example, a scanning line adjacent to a scanning line to which a gate electrode of a transistor to which a storage capacitor is electrically connected is electrically connected has a predetermined potential applied to the first capacitor electrode of the storage capacitor. Therefore, the laminated structure on the substrate can be simplified. By simplifying the laminated structure on the substrate, it becomes easy to reduce the size of the pixels, and high-quality display can be performed.
更に、本発明では特に、蓄積容量の第１容量電極は、第２トランジスターのゲート電極が延在してなる。言い換えれば、蓄積容量の第１容量電極は、第２のトランジスターのゲート電極と同一層からなる。ここで「同一層」とは、同一の成膜工程によって形成される層を意味する。例えば、ゲート電極及び第１容量電極は、例えば導電性ポリシリコン等の導電材料で構成される薄膜を形成した後、当該薄膜を部分的に除去、即ちパターニングすることによって形成される。ゲート電極と第１容量電極とを同一の成膜工程によって形成することにより、仮にゲート電極と第１容量電極とをそれぞれ別個の成膜工程によって形成する場合と比較して、製造プロセスの長期化及び複雑高度化等を防止することが可能となる。 Further, particularly in the present invention, the first capacitor electrode of the storage capacitor is formed by extending the gate electrode of the second transistor. In other words, the first capacitor electrode of the storage capacitor is made of the same layer as the gate electrode of the second transistor. Here, the “same layer” means a layer formed by the same film forming process. For example, the gate electrode and the first capacitor electrode are formed by forming a thin film made of a conductive material such as conductive polysilicon and then partially removing the thin film, that is, patterning. By forming the gate electrode and the first capacitor electrode by the same film formation process, the manufacturing process can be prolonged as compared with the case where the gate electrode and the first capacitor electrode are formed by separate film formation processes. In addition, it is possible to prevent complicated sophistication.
加えて、本発明では特に、蓄積容量は、半導体層とゲート電極との間の絶縁膜及び半導体層と基板との間の絶縁膜を貫通するとともに基板に設けられた溝内の少なくとも一部に設けられている。よって、蓄積容量がいわゆるトレンチ構造を有する容量素子として形成されるので、蓄積容量の容量値を向上させることができる。即ち、例えば溝が形成されていない平坦な基板上に蓄積容量を設ける場合と比較して、蓄積容量の容量値を、蓄積容量が溝内部分（溝内の少なくとも一部に設けられた部分）を有する分だけ大きくすることができる。 In addition, in the present invention, in particular, the storage capacitor penetrates through the insulating film between the semiconductor layer and the gate electrode and the insulating film between the semiconductor layer and the substrate, and at least in a groove provided in the substrate. Is provided. Therefore, since the storage capacitor is formed as a capacitor element having a so-called trench structure, the capacitance value of the storage capacitor can be improved. That is, for example, as compared with the case where the storage capacitor is provided on a flat substrate on which no groove is formed, the storage capacitor has a capacitance value in the groove portion (a portion provided in at least a part of the groove). It can be enlarged by having
以上説明したように、本発明によれば、基板上の積層構造の単純化を図ることができ、高品位な表示を行うことが可能となる。 As described above, according to the present invention, the laminated structure on the substrate can be simplified, and high-quality display can be performed.
本発明の電気光学装置の一態様では、前記第２容量電極は透明材料で形成され、前記第２ソースドレイン領域に電気的に接続される領域から前記画素電極と重なるように延在し、前記データ線と重なる部分で前記蓄積容量を形成する。 In one aspect of the electro-optical device according to the aspect of the invention, the second capacitor electrode is formed of a transparent material, and extends from a region electrically connected to the second source / drain region so as to overlap the pixel electrode. The storage capacitor is formed at a portion overlapping the data line.
この態様によれば、基板上における光を透過しない非開口領域が第２容量電極の存在によって大きくなってしまうこと（言い換えれば、基板上における光を透過する開口領域が第２容量電極の存在によって小さくなってしまうこと）を低減或いは防止できる。 According to this aspect, the non-opening region that does not transmit light on the substrate becomes large due to the presence of the second capacitive electrode (in other words, the open region that transmits light on the substrate is caused by the presence of the second capacitive electrode. Can be reduced or prevented.
本発明の電気光学装置の他の態様では、前記走査線は、前記半導体層と前記基板との間に配置され、前記半導体層は、前記走査線が延在する方向に沿って延びるように且つ前記走査線に重なるように形成される。 In another aspect of the electro-optical device according to the aspect of the invention, the scanning line is disposed between the semiconductor layer and the substrate, and the semiconductor layer extends along a direction in which the scanning line extends and It is formed so as to overlap the scanning line.
この態様によれば、基板における裏面反射や、複板式のプロジェクター等で他の装置から発せられ合成光学系を突き抜けてくる光などの戻り光に対して、半導体層を走査線によって殆ど或いは完全に遮光できる。即ち、走査線を戻り光に対する遮光膜として機能させることができる。この結果、トランジスターにおける光リーク電流を低減でき、コントラスト比を向上させることができる。 According to this aspect, the semiconductor layer is almost or completely covered by the scanning line with respect to the return light such as the back surface reflection on the substrate or the light emitted from another device by a multi-plate projector or the like and penetrating the composite optical system. Can be shielded from light. In other words, the scanning line can function as a light shielding film for the return light. As a result, the light leakage current in the transistor can be reduced and the contrast ratio can be improved.
更に、この態様によれば、走査線のうち半導体層のチャネル領域に対向する部分をトランジスターのゲート電極として機能させることができる。よって、基板上の積層構造の複雑化を殆ど招くことなく、トランジスターのオン電流を増大させることができる。 Furthermore, according to this aspect, the portion of the scanning line that faces the channel region of the semiconductor layer can function as the gate electrode of the transistor. Therefore, the on-state current of the transistor can be increased with almost no complication of the stacked structure on the substrate.
本発明の電子機器は上記課題を解決するために、前述した本発明の電気光学装置（但し、その各種態様も含む）を備える。 In order to solve the above problems, an electronic apparatus according to the present invention includes the electro-optical device according to the present invention described above (including various aspects thereof).
本発明の電子機器によれば、前述した本発明の電気光学装置を備えるので、高品位な表示を行うことが可能な、投射型表示装置、テレビ、携帯電話、電子手帳、ワードプロセッサー、ビューファインダー型又はモニター直視型のビデオテープレコーダー、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルなどの各種電子機器を実現できる。また、本発明の電子機器として、例えば電子ペーパーなどの電気泳動装置、電子放出装置（Field Emission Display及びConduction Electron-Emitter Display）、これら電気泳動装置、電子放出装置を用いた表示装置を実現することも可能である。 According to the electronic apparatus of the present invention, since the electro-optical device of the present invention described above is provided, a projection display device, a television, a mobile phone, an electronic notebook, a word processor, and a viewfinder type capable of performing high-quality display. Alternatively, various electronic devices such as a monitor direct-view video tape recorder, a workstation, a videophone, a POS terminal, and a touch panel can be realized. Also, as an electronic apparatus of the present invention, for example, an electrophoretic device such as electronic paper, an electron emission device (Field Emission Display and Conduction Electron-Emitter Display), and a display device using these electrophoretic device and electron emission device are realized. Is also possible.
本発明の作用及び他の利得は次に説明する発明を実施するための形態から明らかにされる。 The effect | action and other gain of this invention are clarified from the form for implementing invention demonstrated below.
以下では、本発明の実施形態について図を参照しつつ説明する。以下の実施形態では、本発明の電気光学装置の一例であるＴＦＴアクティブマトリクス駆動方式の液晶装置を例にとる。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, a TFT active matrix driving type liquid crystal device which is an example of the electro-optical device of the present invention is taken as an example.
＜第１実施形態＞
第１実施形態に係る液晶装置について、図１から図８を参照して説明する。
<First Embodiment>
The liquid crystal device according to the first embodiment will be described with reference to FIGS.
先ず、本実施形態に係る液晶装置の全体構成について、図１及び図２を参照して説明する。 First, the overall configuration of the liquid crystal device according to the present embodiment will be described with reference to FIGS. 1 and 2.
図１は、本実施形態に係る液晶装置の全体構成を示す平面図であり、図２は、図１のII−II’線断面図である。 FIG. 1 is a plan view showing the overall configuration of the liquid crystal device according to the present embodiment, and FIG. 2 is a cross-sectional view taken along the line II-II ′ of FIG.
図１及び図２において、本実施形態に係る液晶装置１００では、ＴＦＴアレイ基板１０と対向基板２０とが互いに対向するように配置されている。ＴＦＴアレイ基板１０と対向基板２０との間に液晶層５０が封入されており、ＴＦＴアレイ基板１０と対向基板２０とは、画像表示領域１０ａの周囲に位置するシール領域５２ａに設けられたシール材５２により相互に接着されている。なお、ＴＦＴアレイ基板１０は本発明に係る「基板」の一例である。
1 and 2, in the
図１において、シール材５２が配置されたシール領域５２ａの内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。画像表示領域１０ａの周辺に位置する周辺領域のうち、シール材５２が配置されたシール領域５２ａの外側に位置する領域には、データ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられている。この一辺に沿ったシール領域５２ａよりも内側に、サンプリング回路７が額縁遮光膜５３に覆われるようにして設けられている。また、走査線駆動回路１０４は、この一辺に隣接する２辺に沿ったシール領域の内側に、額縁遮光膜５３に覆われるようにして設けられている。また、ＴＦＴアレイ基板１０上には、対向基板２０の４つのコーナー部に対向する領域に、両基板間を上下導通材１０７で接続するための上下導通端子１０６が配置されている。これらにより、ＴＦＴアレイ基板１０と対向基板２０との間で電気的な導通をとることができる。
In FIG. 1, a light-shielding frame light-shielding
ＴＦＴアレイ基板１０上には、外部回路接続端子１０２と、データ線駆動回路１０１、走査線駆動回路１０４、上下導通端子１０６等とを電気的に接続するための引回配線９０が形成されている。
On the
図２において、ＴＦＴアレイ基板１０上には、画素スイッチング用のＴＦＴや走査線、データ線等の配線が作り込まれた積層構造が形成されている。画像表示領域１０ａには、画素スイッチング用のＴＦＴや走査線、データ線等の配線の上層に、ＩＴＯ（Indium Tin Oxide）等の透明導電材料からなる画素電極９がマトリクス状に設けられている。画素電極９上には、配向膜が形成されている。他方、対向基板２０におけるＴＦＴアレイ基板１０との対向面上に、遮光膜２３が形成されている。遮光膜２３は、例えば遮光性金属膜等から形成されており、対向基板２０上の画像表示領域１０ａ内で、例えば格子状等にパターニングされている。そして、遮光膜２３上に、ＩＴＯ等の透明導電材料からなる対向電極２１が複数の画素電極９と対向してベタ状に形成されている。対向電極２１上には配向膜が形成されている。また、液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。
In FIG. 2, on the
なお、ここでは図示しないが、ＴＦＴアレイ基板１０上には、データ線駆動回路１０１、走査線駆動回路１０４の他に、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路、検査用パターン等が形成されていてもよい。
Although not shown here, in addition to the data line driving
次に、液晶装置１００の画像表示領域１０ａにおける電気的な構成について、図３を参照して説明する。
Next, an electrical configuration in the
図３は、本実施形態に係る液晶装置１００の電気的な構成を示す回路図である。
FIG. 3 is a circuit diagram showing an electrical configuration of the
図３において、本実施形態に係る液晶装置１００は、ＴＦＴアレイ基板１０における画像表示領域１０ａに、複数の画素９００と、互いに交差するように配線されたｍ＋１本の走査線１１（即ち、走査線Ｇ０、Ｇ１、…、Ｇｍ）及びｎ本のデータ線６とを備えている。ここで、ｍ、ｎはそれぞれ自然数である。
In FIG. 3, the
画素９００は、画像表示領域１０ａにｍ行×ｎ列のマトリクス状に２次元に配置されている。より具体的には、画素９００は、画像表示領域１０ａにおける左側から第１列、第２列、…、第ｎ列で、上側から第１行、第２行、…、第ｍ行のマトリクス状に配置されている。即ち、走査線Ｇ１、…、Ｇｍとｎ本のデータ線６との交点に対応して単位表示素子である画素９００が設けられている。
The
画素９００は、ＴＦＴ３０、液晶容量Ｃｌｃ及び蓄積容量７０を備えている。
The
液晶容量Ｃｌｃは、画素電極９、対向電極２１及び液晶層５０（図２参照）による容量である。対向電極２１には所定の基準電位が供給される。
The liquid crystal capacitance Clc is a capacitance due to the pixel electrode 9, the
ＴＦＴ３０は、本発明に係る「トランジスター」の一例としてのＮチャネル型又はＰチャネル型のＴＦＴである。ＴＦＴ３０のソースはデータ線６に電気的に接続されている。ＴＦＴ３０のゲートは走査線１１に電気的に接続されている。より具体的には、第ｉ行（但し、ｉ＝１、…、ｍ）をなす画素９００のＴＦＴ３０のゲートは、第ｉ番の走査線Ｇｉ（但し、ｉ＝１、…、ｍ）に電気的に接続されている。ＴＦＴ３０は、走査線線駆動回路１０４から供給される走査信号によってオンオフが切り換えられる。ＴＦＴ３０のドレインは、液晶容量Ｃｌｃ及び蓄積容量７０の各々の一端に電気的に接続されている。
The
蓄積容量７０は、保持された画像信号がリークするのを防ぐために、液晶容量Ｃｌｃに並列に電気的に接続されている。なお、本実施形態では、第ｉ行−第ｋ列（但し、ｉ＝１、…、ｍ、ｋ＝１、…、ｎ）の画素９００の蓄積容量７０を「蓄積容量Ｃｓｉｋ」と適宜称する。
The
蓄積容量７０を構成する一対の容量電極の一方は、ＴＦＴ３０のドレインに電気的に接続されている。蓄積容量７０を構成する一対の容量電極の他方は、該蓄積容量７０が電気的に接続されたＴＦＴ３０のゲートが電気的に接続された走査線１１に隣り合う走査線１１に電気的に接続されている。より具体的には、第ｉ行をなす画素９００の蓄積容量７０は、第ｉ−１番の走査線Ｇｉ−１に電気的に接続されている。即ち、第１行をなす画素９００の蓄積容量Ｃｓ１１、Ｃｓ１２、…、Ｃｓ１ｎは、走査線Ｇ０に電気的に接続され、第２行をなす画素９００の蓄積容量Ｃｓ２１、Ｃｓ２２、…、Ｃｓ２ｎは、走査線Ｇ１に電気的に接続され、…、第ｍ行をなす画素９００の蓄積容量Ｃｓｍ１、Ｃｓｍ２、…、Ｃｓｍｎは、走査線Ｇｍ−１に電気的に接続されている。
One of the pair of capacitor electrodes constituting the
ＴＦＴ３０のゲートに走査信号が入力されてＴＦＴ３０がオン状態になると、データ線６に電気的に接続されたＴＦＴ３０のソースに印加されている電圧が液晶容量Ｃｌｃ及び蓄積容量７０に印加され、供給された画像信号の電位が維持される。これにより、画像表示が行われる際に画素９００に供給された画像信号の電位を長時間保持することが可能となる。なお、データ線６に書き込む画像信号ＶＳ１、ＶＳ２、…、ＶＳｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６同士に対して、グループ毎に供給するようにしてもよい。
When the scanning signal is input to the gate of the
次に、液晶装置１００の画像信号の書き込み動作について、図４及び図５を参照して説明する。
Next, an image signal writing operation of the
図４は、本実施形態に係る液晶装置１００の走査線Ｇ０、…、Ｇｍの電位の経時変化を示すタイミングチャートである。
FIG. 4 is a timing chart showing temporal changes in the potentials of the scanning lines G0,..., Gm of the
図４に示すように、液晶装置１００の動作時には、走査線Ｇ０、Ｇ１、…、Ｇｍに対してこの順にパルス状の走査信号が供給され、走査線Ｇ０、Ｇ１、…、Ｇｍは、この順に、所定期間だけ、ＴＦＴ３０をオン状態にするための電位（例えば１５．５ボルト）とされる。走査線Ｇ０、Ｇ１、…、Ｇｍは、走査信号が供給される期間以外の期間では、ＴＦＴ３０をオフ状態にするための電位（例えば０ボルト）に維持される。
As shown in FIG. 4, during operation of the
図５は、走査線１１の電位と蓄積容量７０の保持電位との関係の一例を示す表である。なお、本実施形態では、いわゆる面反転駆動方式が採用されており、画像信号は、所定周期で、基準電位（例えば７ボルト）に対して高位側の正極性と低位側の負極性とで極性反転される。即ち、各画素９００には、正極性の電位（即ち、プラスフィールドの電位、例えば１２ボルト）と、負極性の電位（即ち、マイナスフィールドの電位、例えば２ボルト）とが交互に供給される。より具体的には、画像信号は、一のフレームに対応する表示を行う間、画素９００には基準電位に対して正極性の電位で供給され、これに続く次のフレームに対応する表示を行う間は、逆に画素９００には基準電位に対して負極性の電位で供給されるように、電位が極性反転される。
FIG. 5 is a table showing an example of the relationship between the potential of the
ここでは、説明の便宜上、全ての画素９００に２ボルト（Ｖ）又は１２ボルト（Ｖ）の画像信号が書き込まれた状態を初期状態として説明する。即ち、全ての蓄積容量７０（具体的には、蓄積容量７０を構成する一対の容量電極のうち画素電極９に電気的に接続された容量電極）に２Ｖ又は１２Ｖの画像信号の電位が保持されている状態を初期状態として説明する。
Here, for convenience of explanation, a state where an image signal of 2 volts (V) or 12 volts (V) is written in all the
図５において、走査線Ｇ１に走査信号が供給されると（即ち、Ｇ１走査時）、走査線Ｇ１の電位は１５．５Ｖとなる。これにより、蓄積容量Ｃｓ１１（即ち、第１行−第１列の画素９００の蓄積容量７０）には、オン状態とされたＴＦＴ３０を介してデータ線６から１２Ｖ又は２Ｖの画像信号が書き込まれる。この際、蓄積容量Ｃｓ２１（即ち、第２行−第１列の画素９００の蓄積容量７０）を構成する一対の容量電極のうち走査線Ｇ１に電気的に接続された容量電極の電位が、走査線Ｇ１の電位の変化（即ち、０Ｖから１５．５Ｖへの変化）に応じて変化することにより、蓄積容量Ｃｓ２１の保持電位（即ち、蓄積容量Ｃｓ２１を構成する一対の容量電極のうち画素電極９に電気的に接続された容量電極の電位）が２Ｖから１７．５Ｖへ又は１２Ｖから２７．５Ｖへと変化することが考えられる。なお、この際、蓄積容量Ｃｓ３１、Ｃ４１、…、Ｃｍ１は、初期状態のまま維持される。
In FIG. 5, when a scanning signal is supplied to the scanning line G1 (that is, during G1 scanning), the potential of the scanning line G1 becomes 15.5V. As a result, a 12V or 2V image signal is written from the
次に、走査線Ｇ２に走査信号が供給されると（即ち、Ｇ２走査時）、走査線Ｇ２の電位は１５．５Ｖとなる。これにより、蓄積容量Ｃｓ２１には、オン状態とされたＴＦＴ３０を介してデータ線６から１２Ｖ又は２Ｖの画像信号が書き込まれる。即ち、Ｇ１走査時に、走査線Ｇ１の電位の変化に応じて、蓄積容量Ｃｓ２１の保持電位が２Ｖから１７．５Ｖへ又は１２Ｖから２７．５Ｖへと変化したとしても、続くＧ２走査時に蓄積容量Ｃｓ２１に１２Ｖ又は２Ｖの画像信号が書き込まれる。よって、走査線Ｇ１の電位の変化に応じて、蓄積容量Ｃｓ２１の保持電位が２Ｖから１７．５Ｖへ又は１２Ｖから２７．５Ｖへと変化したとしても、その期間は極僅か（例えば、走査線１１の本数が１０８０本であるフルハイビジョン表示の場合、せいぜい１フレーム期間の１０８０分の１倍程度）であるため、表示上の不具合として視認されることは殆ど或いは全くない。
Next, when a scanning signal is supplied to the scanning line G2 (that is, during G2 scanning), the potential of the scanning line G2 becomes 15.5V. As a result, a 12V or 2V image signal is written from the
走査線Ｇ３、Ｇ４、…、Ｇｍについても同様の動作が繰り返される。 The same operation is repeated for the scanning lines G3, G4,.
次に、液晶装置１００の画素９００の具体的な構成について、図６から図８を参照して説明する。
Next, a specific configuration of the
図６及び図７は、ＴＦＴアレイ基板１０上の画素９００の構成を示す平面図であり、それぞれ、後述する積層構造のうち下層部分（図６）と上層部分(図７)に相当する。図８は、図６及び図７を重ね合わせた場合のVIII−VIII’線断面図である。なお、図６から図８においては、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。
6 and 7 are plan views showing the configuration of the
図６から図８では、図３を参照して前述した画素の各回路要素が、パターン化され、積層された導電膜としてＴＦＴアレイ基板１０上に構築されている。各回路要素は、下から順に、走査線１１等を含む第１層、ＴＦＴ３０、蓄積容量７０等を含む第２層、データ線６等を含む第３層、シールド層８、中継層８１等を含む第４層、画素電極９等を含む第５層からなる。また、第１層−第２層間には下地絶縁膜１２、第２層−第３層間には層間絶縁膜４２、第３層−第４層間には層間絶縁膜４３、第４層−第５層間には層間絶縁膜４４がそれぞれ設けられ、前述した各要素間が短絡することを防止している。なお、このうち、第１層から第２層までが下層部分として図６に示され、第３層から第５層までが上層部分として図７に示されている。画素電極９は、層間絶縁膜４４上に例えばマトリクス状に配列されている。
6 to 8, each circuit element of the pixel described above with reference to FIG. 3 is structured on the
図６から図８では、互いに隣接する第ｉ行の画素９００及び第ｉ−１行の画素９００の構成が示されている。なお、本実施形態では、第ｉ行の画素９００のＴＦＴ３０及び蓄積容量７０をそれぞれ「ＴＦＴ３０ｉ」及び「蓄積容量７０ｉ」と適宜称し、第ｉ−１行の画素９００のＴＦＴ３０及び蓄積容量７０をそれぞれ「ＴＦＴ３０ｉ−１」及び「蓄積容量７０ｉ−１」と適宜称する。
FIGS. 6 to 8 show the configuration of the
（第１層の構成―走査線等―）
図６及び図８において、第１層として走査線１１が設けられている。走査線１１は、ＴＦＴアレイ基板１０上に配置され、例えばタングステン（Ｗ）、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）等の高融点金属材料等の遮光性の導電材料からなる。走査線１１は、図６に示すように、Ｘ方向に沿って延びるように、且つ、ＴＦＴ３０のチャネル領域３０ａ１及び画素電極側ＬＤＤ領域３０ａ５に対向する領域を含むように形成されている。このような走査線１１によれば、ＴＦＴアレイ基板１０における裏面反射や、複板式のプロジェクタ等で他の液晶装置から発せられ合成光学系を突き抜けてくる光などの、戻り光に対してＴＦＴ３０のチャネル領域３０ａ１及び画素電極側ＬＤＤ領域３０ａ５を殆ど遮光できる。即ち、走査線１１は、ＴＦＴ３０に走査信号を供給する走査線としての機能に加えて、ＴＦＴアレイ基板１０側から入射される光を遮光する遮光膜としても機能することが可能である。更に、このような走査線１１によれば、走査線１１の形成後に、高温プロセスを行うことが可能である。即ち、例えば、走査線１１より上層側にＴＦＴ３０の一部を構成する半導体層３０ａを形成する際、半導体層３０ａを、減圧ＣＶＤ（Chemical Vapor Deposition）法等の比較的高温な環境下で行われるプロセスで形成することが可能である。
(Structure of the first layer-scanning lines, etc.)
6 and 8, the
下地絶縁膜１２は、例えばシリコン酸化膜等からなる。下地絶縁膜１２は、ＴＦＴアレイ基板１０上のほぼ全面に形成されている。下地絶縁膜１２は、走査線１１から半導体層３０ａを層間絶縁する機能の他、半導体層３０ａの下地として形成されることにより、ＴＦＴアレイ基板１０の表面の研磨時における荒れや、洗浄後に残る汚れ等によるＴＦＴ３０の特性の劣化を防止する機能を有する。
The
（第２層の構成―ＴＦＴ、蓄積容量等―）
図６及び図８において、第２層としてＴＦＴ３０及び蓄積容量７０が設けられている。
(Configuration of the second layer-TFT, storage capacitor, etc.)
6 and 8, the
ＴＦＴ３０は、半導体層３０ａ及びゲート電極３０ｂを備えている。
The
半導体層３０ａは、例えばポリシリコンからなり、チャネル領域３０ａ１、データ線側ソースドレイン領域３０ａ２、画素電極側ソースドレイン領域３０ａ３、データ線側ＬＤＤ領域３０ａ４及び画素電極側ＬＤＤ領域３０ａ５を含んで構成されている。即ち、ＴＦＴ３０はＬＤＤ構造を有している。尚、データ線側ソースドレイン領域３０ａ２は、本発明に係る「第１ソースドレイン領域」の一例であり、画素電極側ソースドレイン領域３０ａ３は、本発明に係る「第２ソースドレイン領域」の一例である。
The
データ線側ソースドレイン領域３０ａ２及び画素電極側ソースドレイン領域３０ａ３は、チャネル領域３０ａ１を基準として、半導体層３０ａが延びる方向（即ち、Ｘ方向）に沿ってほぼミラー対称に形成されている。データ線側ＬＤＤ領域３０ａ４は、チャネル領域３０ａ１及びデータ線側ソースドレイン領域３０ａ２間に形成されている。画素電極側ＬＤＤ領域３０ａ５は、チャネル領域３０ａ１及び画素電極側ソースドレイン領域３０ａ３間に形成されている。データ線側ＬＤＤ領域３０ａ４、画素電極側ＬＤＤ領域３０ａ５、データ線側ソースドレイン領域３０ａ２及び画素電極側ソースドレイン領域３０ａ３は、例えばイオンインプランテーション法等の不純物打ち込みによって半導体層３０ａに不純物を打ち込んでなる不純物領域である。データ線側ＬＤＤ領域３０ａ４及び画素電極側ＬＤＤ領域３０ａ５はそれぞれ、データ線側ソースドレイン領域３０ａ２及び画素電極側ソースドレイン領域３０ａ３よりも不純物の少ない低濃度な不純物領域として形成されている。このような不純物領域によれば、ＴＦＴ３０の非動作時において、データ線側ソースドレイン領域３０ａ２及び画素電極側ソースドレイン領域３０ａ３間に流れるオフ電流を低減し、且つＴＦＴ３０の動作時に流れるオン電流の低下を抑制できる。なお、ＴＦＴ３０は、本実施形態に係る液晶装置１００のようにＬＤＤ構造を有することが好ましいが、データ線側ＬＤＤ領域３０ａ４、画素電極側ＬＤＤ領域３０ａ５に不純物打ち込みを行わないオフセット構造であってもよいし、ゲート電極３ｂ１をマスクとして不純物を高濃度に打ち込んでデータ線側ソースドレイン領域及び画素電極側ソースドレイン領域を形成する自己整合型であってもよい。
The data line side source / drain region 30a2 and the pixel electrode side source / drain region 30a3 are formed substantially in mirror symmetry along the direction in which the
半導体層３０ａは、ＴＦＴアレイ基板１０上で平面的に見て、走査線１１が延在する方向（即ち、図６のＸ方向）に沿って延びるように且つ走査線１１に重なるように形成されている。よって、走査線１１のうち半導体層３０ａのチャネル領域３０ａ１に対向する部分が、ＴＦＴ３０のゲート電極として機能する。よって、ＴＦＴアレイ基板１０上の積層構造の複雑化を殆ど招くことなく、ＴＦＴ３０のオン電流を増大させることができる。
The
ゲート電極３０ｂは、ゲート絶縁膜１３を介して半導体層３０ａの上層側に、ＴＦＴアレイ基板１０上で平面的に見て、半導体層３０ａのチャネル領域３０ａ１と重なるように形成されている。ゲート電極３０ｂ１は、例えば導電性ポリシリコンから形成されており、ゲート絶縁膜１３及び下地絶縁膜１２を貫通するコンタクトホール３１を介して走査線１１に電気的に接続されている。コンタクトホール３１は、半導体層３０ａの両脇に形成されている。ゲート電極３０ｂは、遮光性を有しており、図６に示すように、画素電極側ＬＤＤ領域３０ａ５の両脇を囲うように形成されている。よって、画素電極側ＬＤＤ領域３０ａ５に対して両脇から入射する光は、ゲート電極３０ｂによって遮光される。このため、ゲート電極３ｂ１は、ゲート本来の機能を果たすことを条件として、例えば反射率が高い又は光吸収率が高いなど、遮光性に優れた不透明のポリシリコン膜、金属膜、金属シリサイド膜等の単一層又は多層から構成されているのが好ましい。但し、ゲート電極３ｂの材料に若干なりとも遮光能力（即ち、光反射能力又は光吸収能力）が備わっていれば、前述の如き独自の形状及び配置を有する限りにおいて、前述の如き画素電極側ＬＤＤ領域３０ａ５に対して斜めに入射する光を遮光する機能は相応に得られる。
The
蓄積容量７０は、容量電極７１、誘電体膜７２及び容量電極７３から構成されている。蓄積容量７０は、いわゆるトレンチ構造を有しており、ゲート絶縁膜１３、下地絶縁膜１２及びＴＦＴアレイ基板１０に形成されたトレンチ９１内に形成されたトレンチ内部分７０ａを有している。トレンチ９１は、半導体層３０ａとゲート電極３０ｂとの間のゲート絶縁膜１３及び半導体層３０ａとＴＦＴアレイ基板１０との間の下地絶縁膜１２を貫通するとともにＴＦＴアレイ基板１０に設けられている。なお、トレンチ９１は本発明に係る「溝」の一例であり、トレンチ内部分７０ａは本発明に係る「溝内部分」の一例である。
The
容量電極７３は、本発明に係る「第１容量電極」の一例であり、ＴＦＴアレイ基板１０上で平面的に見て、トレンチ９１に重なるように形成されている。容量電極７３は、ゲート電極３０ｂと同一層（即ち、例えば導電性ポリシリコン）からなるとともにゲート電極３０ｂが電気的に接続された走査線Ｇｉに隣り合う走査線Ｇｉ−１に電気的に接続されている。
The
容量電極７１は、本発明に係る「第２容量電極」の一例であり、誘電体膜７２を介して容量電極７１に対向するように設けられている。容量電極７３は、例えばＩＴＯ等の透明導電材料から形成されている。容量電極７１は、誘電体膜７１及びゲート絶縁膜１３を貫通するコンタクトホール３２（図６参照）を介して半導体層３０ａの画素電極側ソースドレイン領域３０ａ３に電気的に接続されている。なお、容量電極７１は例えばＩＴＯ等の透明導電材料から形成されているので、開口領域を殆ど或いは実践上全く低下させることはない。
The
誘電体膜７２は、例えば窒化シリコン等の透明な誘電性材料から形成されている。誘電体膜７２は、画像表示領域１０ａの略全体に重なるように形成されている。なお、誘電体膜７２は例えば窒化シリコン等の透明な誘電性材料で構成されるため、誘電体膜７２を、画像表示領域１０ａに広く形成しても、開口領域における光透過率を殆ど或いは実践上全く低下させることはない。
The
層間絶縁膜４２は、例えばＮＳＧ（ノンシリケートガラス）によって形成されている。その他、層間絶縁膜４２には、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）等のシリケートガラス、窒化シリコンや酸化シリコン等を用いることができる。層間絶縁膜４２の表面は、化学的研磨処理（Chemical Mechanical Polishing：ＣＭＰ）や研磨処理、スピンコート処理、凹への埋め込み処理等の平坦化処理がなされている。
The
（第３層の構成―データ線等―）
図７及び図８において、第３層として、データ線６及び中継層８１が設けられている。
(3rd layer configuration-data lines, etc.)
7 and 8, the
データ線６は、例えばＡｌ（アルミニウム）等から形成されている。データ線６は、走査線１１と交差するように（即ち、図７のＹ方向に沿って延びるように）且つＴＦＴ３０のチャネル領域３０ａ１及び画素電極側ＬＤＤ領域３０ａ５を覆うように形成されている。データ線６は、層間絶縁膜４２、誘電体膜７１及びゲート絶縁膜１３を貫通するコンタクトホール３３（図７参照）を介して、ＴＦＴ３０のデータ線側ソースドレイン領域３０ａ２に電気的に接続されている。
The
層間絶縁膜４３は、例えばＮＳＧによって形成されている。その他、層間絶縁膜４３には、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス、窒化シリコンや酸化シリコン等を用いることができる。層間絶縁膜４４の表面は、ＣＭＰ等の平坦化処理がなされている。
The
（第４層の構成―シールド層、中継層等―）
図７及び図８において、第４層として、シールド層８及び中継層８１（図７参照）が設けられている。
(Fourth layer configuration-shield layer, relay layer, etc.)
7 and 8, a
シールド層８は、例えばＡｌ等から形成されている。シールド層８は、データ線６に沿って延びるように（即ち、図７のＹ方向に沿って延びるように）且つＴＦＴアレイ基板１０上で平面的に見てデータ線６の一部に重なるように形成されている。シールド層８には所定電位が供給される。シールド層８によって、当該シールド層８の下層側（例えばデータ線６など）と当該シールド層８の上層側に設けられる画素電極９との電気的或いは電磁気的なカップリングを防止できる。したがって、画素電極９における電位変動等が生じる可能性を低減できる。
The
中継層８１は、シールド層８と同一層（即ち、例えばＡｌ等）から形成されている。中継層８１は、ＴＦＴアレイ基板１０上で平面的に見て、半導体層３０ａの画素電極側ソースドレイン領域３０ａ３の一部に重なるように形成されている。中継層８１は、層間絶縁膜４３及び４２を貫通するコンタクトホール３４（図７参照）を介して、容量電極７１に電気的に接続されている。また、中継層８１は、層間絶縁膜４４を貫通するコンタクトホール３５を介して画素電極９に電気的に接続されている。即ち、中継層８１は、画素電極側ソースドレイン領域３０ａ３に電気的に接続された容量電極７１と画素電極９とを電気的に中継接続する機能を有している。
The
層間絶縁膜４４は、例えばＮＳＧによって形成されている。その他、層間絶縁膜４４には、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス、窒化シリコンや酸化シリコン等を用いることができる。層間絶縁膜４４の表面は、ＣＭＰ等の平坦化処理がなされている。
The
（第５層の構成―画素電極等―）
第５層として、画素電極９（図７参照）が層間絶縁膜４４上に設けられている。
(Fifth layer configuration-pixel electrode, etc.)
As the fifth layer, the pixel electrode 9 (see FIG. 7) is provided on the
画素電極９は、縦横に区画配列された画素領域の各々に配置され、その境界にデータ線６及び走査線１１が格子状に配列するように形成されている（図６及び図７参照）。また、画素電極９は、例えばＩＴＯ等の透明導電材料からなる。
The pixel electrode 9 is arranged in each of the pixel areas partitioned and arranged in the vertical and horizontal directions, and the
画素電極９は、コンタクトホール３５（図７参照）を介して、中継層８１と電気的に接続されている。更に前述したように、中継層８１と容量電極７１とはコンタクトホール３４を介して互いに電気的に接続され、容量電極７１と画素電極側ソースドレイン領域３０ａ３とはコンタクトホール３２を介して互いに電気的に接続されている。即ち、画素電極９とＴＦＴ３０の画素電極側ソースドレイン領域３０ａ３とは、中継層８１及び容量電極７１を中継して互いに電気的に接続されている。
The pixel electrode 9 is electrically connected to the
なお、画素電極９の上側には、ラビング処理等の所定の配向処理が施された配向膜が設けられている。 Note that an alignment film subjected to a predetermined alignment process such as a rubbing process is provided on the upper side of the pixel electrode 9.
以上説明した画素の構成は、各画素に共通である。前述した画像表示領域１０ａ（図１参照）には、かかる画素が周期的に形成されていることになる。
The pixel configuration described above is common to each pixel. Such pixels are periodically formed in the
図３、図６及び図８において、本実施形態では特に、蓄積容量７０ｉの容量電極７３は、蓄積容量７０ｉの容量電極７２が電気的に接続されたＴＦＴ３０ｉのゲート電極３０ｂに電気的に接続された一の走査線Ｇｉに隣り合う走査線Ｇｉ−１に電気的に接続されたＴＦＴ３０ｉ−１のゲート電極３０ｂが延在してなる。即ち、蓄積容量７０ｉの容量電極７３は、複数の走査線１１のうち蓄積容量７０ｉが電気的に接続されたＴＦＴ３０ｉのゲート電極３０ｂが電気的に接続された走査線Ｇｉに隣り合う走査線Ｇｉ−１に電気的に接続されている。即ち、ＴＦＴアレイ基板１０上に設けられた第ｉ番の走査線Ｇｉに対応する画素９００（言い換えれば、第ｉ行をなす画素９００）に設けられた蓄積容量７０ｉの容量電極７３は、第ｉ−１番の走査線Ｇｉ−１に電気的に接続されている。よって、例えば、仮に、蓄積容量７０の容量電極７３に所定電位を供給するための所定電位線を、ＴＦＴアレイ基板１０上の積層構造において走査線１１とは別個の層として設ける場合と比較して、ＴＦＴアレイ基板１０上の積層構造の単純化を図ることができる。つまり、本実施形態によれば、走査線Ｇｉ−１が、第ｉ行をなす画素９００の蓄積容量７０ｉの容量電極７３に所定電位を供給するための所定電位線を兼ねるので、ＴＦＴアレイ基板１０上の積層構造の単純化を図ることができる。ＴＦＴアレイ基板１０上の積層構造が単純になることで、画素の微細化を図ることが容易となり、高品位な表示を行うことが可能となる。
3, 6 and 8, in this embodiment, in particular, the
更に、本実施形態では特に、蓄積容量７０ｉの容量電極７３は、ＴＦＴ３０ｉ−１のゲート電極３０ｂが延在してなる。言い換えれば、蓄積容量７０の容量電極７３は、ゲート電極３０ｂと同一層からなる。即ち、ゲート電極３０ｂ及び容量電極７３は、例えば導電性ポリシリコン等の導電材料で構成される薄膜を形成した後、当該薄膜を部分的に除去、即ちパターニングすることによって形成される。ゲート電極３０ｂと容量電極７３とを同一の成膜工程によって形成することにより、仮にゲート電極３０ｂと容量電極７３とをそれぞれ別個の成膜工程によって形成する場合と比較して、製造プロセスの長期化及び複雑高度化等を防止することが可能となる。
Further, in this embodiment, in particular, the
加えて、本実施形態では特に、蓄積容量７０は、いわゆるトレンチ構造を有しており、ＴＦＴアレイ基板１０に掘られたトレンチ９１内に設けられたトレンチ内部分７０ａを有している。よって、例えばトレンチが形成されていない平坦なＴＦＴアレイ基板１０上に蓄積容量７０を設ける場合と比較して、蓄積容量７０の容量値を、蓄積容量７０がトレンチ内部分７０ａを有する分だけ大きくすることができる。言い換えれば、蓄積容量７０がトレンチ内部分７０ａを有さない場合（即ち、蓄積容量７０が平面的にのみ形成される場合）と比較して、製品に要求される表示性能を実現する容量値を有する蓄積容量７０を、ＴＦＴアレイ基板１０上の狭い領域に作り込むことができる。したがって、画像表示におけるフリッカや画素ムラを低減でき、更には、装置の小型化を実現できる。
In addition, particularly in the present embodiment, the
更に加えて、本実施形態では特に、容量電極７１はＩＴＯ等の透明導電材料で形成され、画素電極側ソースドレイン領域３０ａ３に電気的に接続される領域から画素電極９と重なるように延在し、データ線６と重なる部分で蓄積容量７０を形成する。よって、ＴＦＴアレイ基板１０上における光を透過しない非開口領域が容量電極７１の存在によって大きくなってしまうこと（言い換えれば、ＴＦＴアレイ基板１０上における光を透過する開口領域が容量電極７１の存在によって小さくなってしまうこと）を低減或いは防止できる。
In addition, in this embodiment, in particular, the
以上説明したように、本発明によれば、ＴＦＴアレイ基板１０上の積層構造の単純化を図ることができ、高品位な表示を行うことが可能となる。
As described above, according to the present invention, the laminated structure on the
＜電子機器＞
次に、前述した電気光学装置である液晶装置を各種の電子機器に適用する場合について説明する。
<Electronic equipment>
Next, the case where the above-described liquid crystal device, which is an electro-optical device, is applied to various electronic devices will be described.
図９は、プロジェクターの構成例を示す平面図である。以下では、この液晶装置をライトバルブとして用いたプロジェクターについて説明する。 FIG. 9 is a plan view illustrating a configuration example of the projector. Hereinafter, a projector using the liquid crystal device as a light valve will be described.
図９に示されるように、プロジェクター１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６及び２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇに入射される。
As shown in FIG. 9, a
液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、Ｒ及びＢの光が９０度に屈折する一方、Ｇの光が直進する。従って、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。
The configurations of the
ここで、各液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇによる表示像について着目すると、液晶パネル１１１０Ｇによる表示像は、液晶パネル１１１０Ｒ、１１１０Ｂによる表示像に対して左右反転することが必要となる。
Here, paying attention to the display images by the
なお、液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルターを設ける必要はない。
In addition, since light corresponding to each primary color of R, G, and B is incident on the
なお、図９を参照して説明した電子機器の他にも、モバイル型のパーソナルコンピューターや、携帯電話、液晶テレビや、ビューファインダー型、モニター直視型のビデオテープレコーダー、カーナビゲーション装置、ページャー、電子手帳、電卓、ワードプロセッサー、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等が挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。 In addition to the electronic devices described with reference to FIG. 9, mobile personal computers, mobile phones, liquid crystal televisions, viewfinder type, monitor direct-view type video tape recorders, car navigation devices, pagers, electronic Examples include notebooks, calculators, word processors, workstations, videophones, POS terminals, and devices with touch panels. Needless to say, the present invention can be applied to these various electronic devices.
また、本発明は上述の各実施形態で説明した液晶装置以外にも反射型液晶装置（ＬＣＯＳ）、プラズマディスプレイ（ＰＤＰ）、電界放出型ディスプレイ（ＦＥＤ、ＳＥＤ）、有機ＥＬディスプレイ、デジタルマイクロミラーデバイス（ＤＭＤ）、電気泳動装置等にも適用可能である。 In addition to the liquid crystal devices described in the above embodiments, the present invention includes a reflective liquid crystal device (LCOS), a plasma display (PDP), a field emission display (FED, SED), an organic EL display, and a digital micromirror device. (DMD), electrophoresis apparatus and the like are also applicable.
本発明は、前述した実施形態に限られるものではなく、特許請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置、及び該電気光学装置を備えてなる電子機器もまた本発明の技術的範囲に含まれるものである。 The present invention is not limited to the above-described embodiments, and can be appropriately changed without departing from the spirit or idea of the invention that can be read from the claims and the entire specification, and an electro-optical device with such a change. In addition, an electronic apparatus including the electro-optical device is also included in the technical scope of the present invention.
６…データ線、９…画素電極、１０…ＴＦＴアレイ基板、１０ａ…画像表示領域、１１…走査線、２０…対向基板、２１…対向電極、３０…ＴＦＴ、３０ａ…半導体層、３０ｂ…ゲート電極、５０…液晶層、７０…蓄積容量、７０…トレンチ内部分、７１、７３…容量電極、７２…誘電体膜、９１…トレンチ。 6 ... Data line, 9 ... Pixel electrode, 10 ... TFT array substrate, 10a ... Image display area, 11 ... Scanning line, 20 ... Counter substrate, 21 ... Counter electrode, 30 ... TFT, 30a ... Semiconductor layer, 30b ... Gate electrode , 50... Liquid crystal layer, 70... Storage capacitor, 70... Trench portion, 71, 73... Capacitance electrode, 72.
Claims (4)
互いに交差するデータ線及び複数の走査線と、
前記複数のデータ線及び複数の走査線の交差に対応して設けられた画素電極と、
チャネル領域、前記データ線に電気的に接続された第１ソースドレイン領域、及び前記画素電極に電気的に接続された第２ソースドレイン領域を含んでなる半導体層と、該半導体層と前記画素電極との間に前記チャネル領域に対向するように配置され、前記複数の走査線のうち一の走査線に電気的に接続されたゲート電極とを有するトランジスターと、
前記一の走査線に隣り合う走査線に電気的に接続された第２トランジスターのゲート電極が延在してなる第１容量電極と、前記第１容量電極と前記画素電極との間に前記第１容量電極に対向するように設けられるとともに前記第２ソースドレイン領域に電気的に接続された第２容量電極とを有する蓄積容量と、を備え、
前記蓄積容量は、前記半導体層と前記ゲート電極との間の絶縁膜及び前記半導体層と前記基板との間の絶縁膜を貫通するとともに前記基板に設けられた溝内の少なくとも一部に設けられている
ことを特徴とする電気光学装置。 On the board
A data line and a plurality of scanning lines intersecting each other;
A pixel electrode provided corresponding to the intersection of the plurality of data lines and the plurality of scanning lines;
A semiconductor layer including a channel region, a first source / drain region electrically connected to the data line, and a second source / drain region electrically connected to the pixel electrode; the semiconductor layer and the pixel electrode; A transistor having a gate electrode disposed between and facing the channel region and electrically connected to one of the plurality of scanning lines, and
A first capacitor electrode formed by extending a gate electrode of a second transistor electrically connected to a scan line adjacent to the one scan line, and the first capacitor electrode between the first capacitor electrode and the pixel electrode. A storage capacitor having a second capacitor electrode provided so as to face one capacitor electrode and electrically connected to the second source / drain region,
The storage capacitor passes through an insulating film between the semiconductor layer and the gate electrode and an insulating film between the semiconductor layer and the substrate, and is provided in at least a part of a groove provided in the substrate. An electro-optical device.
前記半導体層は、前記走査線が延在する方向に沿って延びるように且つ前記走査線に重なるように形成される
ことを特徴とする請求項１又は２に記載の電気光学装置。 The scanning line is disposed between the semiconductor layer and the substrate;
The electro-optical device according to claim 1, wherein the semiconductor layer is formed so as to extend along a direction in which the scanning line extends and to overlap the scanning line.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011015305A JP2012155198A (en) | 2011-01-27 | 2011-01-27 | Electro-optic device and electronic apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011015305A JP2012155198A (en) | 2011-01-27 | 2011-01-27 | Electro-optic device and electronic apparatus |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2012155198A true JP2012155198A (en) | 2012-08-16 |
Family
ID=46836962
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011015305A Withdrawn JP2012155198A (en) | 2011-01-27 | 2011-01-27 | Electro-optic device and electronic apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2012155198A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014103902A1 (en) * | 2012-12-28 | 2014-07-03 | シャープ株式会社 | Conductive structure, method for producing conductive structure, and display device |
| JP2014137526A (en) * | 2013-01-18 | 2014-07-28 | Seiko Epson Corp | Substrate for electro-optic device, electro-optic device, and electronic apparatus |
| CN104122723A (en) * | 2014-07-01 | 2014-10-29 | 深圳市华星光电技术有限公司 | Array substrate and manufacturing method thereof |
| WO2018157563A1 (en) * | 2017-03-03 | 2018-09-07 | Boe Technology Group Co., Ltd. | Array substrate, fabrication method and display device |
-
2011
- 2011-01-27 JP JP2011015305A patent/JP2012155198A/en not_active Withdrawn
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014103902A1 (en) * | 2012-12-28 | 2014-07-03 | シャープ株式会社 | Conductive structure, method for producing conductive structure, and display device |
| JP2014137526A (en) * | 2013-01-18 | 2014-07-28 | Seiko Epson Corp | Substrate for electro-optic device, electro-optic device, and electronic apparatus |
| CN104122723A (en) * | 2014-07-01 | 2014-10-29 | 深圳市华星光电技术有限公司 | Array substrate and manufacturing method thereof |
| WO2016000288A1 (en) * | 2014-07-01 | 2016-01-07 | 深圳市华星光电技术有限公司 | Array substrate and manufacturing method therefor |
| WO2018157563A1 (en) * | 2017-03-03 | 2018-09-07 | Boe Technology Group Co., Ltd. | Array substrate, fabrication method and display device |
| CN108536324A (en) * | 2017-03-03 | 2018-09-14 | 京东方科技集团股份有限公司 | Array substrate and preparation method thereof, display device |
| US10545594B2 (en) | 2017-03-03 | 2020-01-28 | Boe Technology Group Co., Ltd. | Array substrate, fabrication method and display device |
| CN108536324B (en) * | 2017-03-03 | 2020-07-17 | 京东方科技集团股份有限公司 | Array substrate, manufacturing method thereof and display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5024110B2 (en) | Electro-optical device and electronic apparatus | |
| JP5245333B2 (en) | Electro-optical device and electronic apparatus | |
| JP4306737B2 (en) | Electro-optical device substrate, electro-optical device, and electronic apparatus | |
| JP5423548B2 (en) | Electro-optical device and electronic apparatus | |
| JP5445239B2 (en) | Electro-optical device and electronic apparatus | |
| JP2009122253A (en) | Electro-optical device and electronic equipment | |
| JP2009047967A (en) | Electro-optical device and electronic apparatus | |
| JP5488136B2 (en) | Electro-optical device, electronic device, and transistor | |
| JP2011237776A (en) | Electro-optic device and electronic apparatus | |
| JP2010079038A (en) | Electro-optical apparatus, electronic device, and transistor | |
| JP2008191517A (en) | Electrooptical device, substrate for same, and electronic equipment | |
| JP3707472B2 (en) | Electro-optical device and electronic apparatus | |
| JP2009122256A (en) | Electro-optical device and electronic equipment | |
| JP2009048064A (en) | Electrooptical device and electronic equipment | |
| JP5909919B2 (en) | Electro-optical device and electronic apparatus | |
| JP2010096966A (en) | Electro-optical apparatus, method for manufacturing same, and electronic device | |
| JP2012155198A (en) | Electro-optic device and electronic apparatus | |
| JP4857775B2 (en) | Electro-optic device | |
| JP2011133607A (en) | Electro-optical device and electronic apparatus | |
| JP5707970B2 (en) | Electro-optical device and electronic apparatus | |
| JP2008191518A (en) | Electrooptical device, substrate for same, and electronic equipment | |
| JP5182116B2 (en) | Electro-optical device and electronic apparatus | |
| JP2012155197A (en) | Electro-optic device and electronic apparatus | |
| JP2011180524A (en) | Electro-optical device and electronic equipment | |
| JP2009300477A (en) | Electro-optical device and electronic apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20140401 |