JPH11194360A - Liquid crystal device, electronic equipment, and projection display device - Google Patents
Liquid crystal device, electronic equipment, and projection display deviceInfo
- Publication number
- JPH11194360A JPH11194360A JP8466198A JP8466198A JPH11194360A JP H11194360 A JPH11194360 A JP H11194360A JP 8466198 A JP8466198 A JP 8466198A JP 8466198 A JP8466198 A JP 8466198A JP H11194360 A JPH11194360 A JP H11194360A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- light
- crystal device
- substrate
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、薄膜トランジスタ
（以下適宜、ＴＦＴと称す）駆動によるアクティブマト
リクス駆動方式の液晶装置及びこれを用いた電子機器の
技術分野に属し、特に、液晶プロジェクタ等に用いられ
る、ＴＦＴの下側に遮光層を設けた形式の液晶装置及び
これを用いた電子機器の技術分野に属する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention belongs to the technical field of a liquid crystal device of an active matrix drive system by driving a thin film transistor (hereinafter, appropriately referred to as a TFT) and an electronic apparatus using the same, and is particularly used for a liquid crystal projector and the like. The present invention belongs to a technical field of a liquid crystal device in which a light shielding layer is provided below a TFT and an electronic apparatus using the same.
【０００２】[0002]
【従来の技術】従来、この種の液晶装置が液晶プロジェ
クタ等にライトバルブとして用いられる場合には一般
に、液晶層を挟んでＴＦＴアレイ基板に対向配置される
対向基板の側から投射光が入射される。ここで、投射光
がＴＦＴのアモルファスシリコン膜やポリシリコン膜か
ら構成されたチャネル形成用の領域に入射すると、この
領域において光電変換効果により光電流が発生してしま
いＴＦＴのトランジスタ特性が劣化する。このため、対
向基板には、各ＴＦＴに夫々対向する位置に、Ｃｒ（ク
ロム）などの金属材料や樹脂ブラックなどから遮光層が
形成されるのが一般的である。2. Description of the Related Art Conventionally, when a liquid crystal device of this type is used as a light valve in a liquid crystal projector or the like, generally, projection light is incident from the side of a counter substrate which is disposed opposite to a TFT array substrate with a liquid crystal layer interposed therebetween. You. Here, when the projected light enters a region for forming a channel formed of an amorphous silicon film or a polysilicon film of the TFT, a photoelectric current is generated in this region due to a photoelectric conversion effect, and the transistor characteristics of the TFT deteriorate. For this reason, a light-shielding layer is generally formed from a metal material such as Cr (chromium) or resin black on the opposite substrate at a position facing each TFT.
【０００３】更に、この種の液晶装置においては、特に
トップゲート構造（即ち、ＴＦＴアレイ基板上において
ゲート電極がチャネルの上側に設けられた構造）を採る
正スタガ型又はコプラナー型のアモルファスシリコン又
はポリシリコンＴＦＴを用いる場合には、投射光の一部
が液晶プロジェクタ内の投射光学系により戻り光とし
て、ＴＦＴアレイ基板の側からＴＦＴのチャネルに入射
するのを防ぐ必要がある。同様に、投射光が通過する際
のＴＦＴアレイ基板の表面からの反射光や、更にカラー
用に複数の液晶装置を組み合わせて使用する場合の他の
液晶装置から出射した後に投射光学系を突き抜けてくる
投射光の一部が、戻り光としてＴＦＴアレイ基板の側か
らＴＦＴのチャネル領域に入射するのを防ぐ必要もあ
る。このために、特開平９−１２７４９７号公報、特公
平３−５２６１１号公報、特開平３−１２５１２３号公
報、特開平８−１７１１０１号公報等では、石英基板等
からなるＴＦＴアレイ基板上においてＴＦＴに対向する
位置（即ち、ＴＦＴの下側）にも、例えば不透明な高融
点金属から遮光層を形成した液晶装置を提案している。Further, in this type of liquid crystal device, a regular staggered or coplanar amorphous silicon or polycrystalline silicon having a top gate structure (ie, a structure in which a gate electrode is provided above a channel on a TFT array substrate) is used. In the case of using a silicon TFT, it is necessary to prevent a part of the projection light from entering the TFT channel from the TFT array substrate side as return light by the projection optical system in the liquid crystal projector. Similarly, the reflected light from the surface of the TFT array substrate when the projected light passes therethrough, or when it is emitted from another liquid crystal device when a plurality of liquid crystal devices are used in combination for color, passes through the projection optical system after being emitted. It is also necessary to prevent a part of the incoming projection light from entering the TFT channel region from the TFT array substrate side as return light. For this purpose, Japanese Patent Application Laid-Open No. 9-127497, Japanese Patent Publication No. 3-52611, Japanese Patent Application Laid-Open No. 3-125123, and Japanese Patent Application Laid-Open No. 8-171101 disclose TFTs on a TFT array substrate made of a quartz substrate or the like. For example, a liquid crystal device in which a light-shielding layer is formed of an opaque high-melting point metal at an opposing position (that is, below the TFT) has been proposed.
【０００４】他方で、この種の液晶装置においては、走
査線駆動回路、データ線駆動回路、プリチャージ回路、
サンプリング回路、検査回路などのＴＦＴを構成要素と
する各種の周辺回路が、このようなＴＦＴアレイ基板の
上に設けられる場合がある。On the other hand, in this type of liquid crystal device, a scanning line driving circuit, a data line driving circuit, a precharge circuit,
Various peripheral circuits, such as a sampling circuit and an inspection circuit, each including a TFT as a component may be provided on such a TFT array substrate.
【０００５】これらの周辺回路のうち、プリチャージ回
路は、コントラスト比の向上、データ線の電位レベルの
安定、表示画面上のラインむらの低減等を目的として、
データ線に対し、データ線駆動回路から供給される画像
信号に先行するタイミングで、プリチャージ信号（画像
補助信号）を供給することにより、画像信号をデータ線
に書き込む際の負荷を軽減する回路である。特に液晶を
交流駆動するために通常行われるデータ線の電圧極性を
所定周期で反転して駆動する所謂１Ｈ反転駆動方式にお
いては、プリチャージ信号をデータ線に予め書き込んで
おけば、画像信号をデータ線に書き込む際に必要な電気
量を顕著に少なくできる。例えば、特開平７−２９５５
２０号公報に、このようなプリチャージ回路の一例が開
示されている。Among these peripheral circuits, a precharge circuit is used to improve a contrast ratio, stabilize a potential level of a data line, reduce line unevenness on a display screen, and the like.
By supplying a precharge signal (image auxiliary signal) to the data line at a timing preceding the image signal supplied from the data line driving circuit, a circuit for reducing the load when the image signal is written to the data line. is there. In particular, in a so-called 1H inversion driving method in which a voltage polarity of a data line, which is usually performed for AC driving of a liquid crystal, is inverted at a predetermined cycle, a precharge signal is written in the data line in advance, so that an image signal is converted to a data signal. The amount of electricity required to write a line can be significantly reduced. For example, Japanese Patent Application Laid-Open No. Hei 7-2955
Japanese Patent Publication No. 20 discloses an example of such a precharge circuit.
【０００６】サンプリング回路は、高周波数の画像信号
を各データ線に所定のタイミングで安定的に走査信号と
同期して供給するために、画像信号をサンプリングする
回路である。また、検査回路は、製造途中や出荷時の液
晶装置の品質、欠陥等を検査するための回路である。そ
の外にも、液晶表示における画質の向上、消費電力の低
減、コストの低減等の観点から、ＴＦＴ等を用いた各種
の周辺回路をＴＦＴアレイ基板上に設けることも可能で
ある。The sampling circuit is a circuit for sampling an image signal in order to stably supply a high-frequency image signal to each data line at a predetermined timing in synchronization with a scanning signal. The inspection circuit is a circuit for inspecting the quality, defects, and the like of the liquid crystal device during manufacturing or shipping. In addition, various peripheral circuits using TFTs or the like can be provided on the TFT array substrate from the viewpoints of improving image quality in liquid crystal displays, reducing power consumption, reducing costs, and the like.
【０００７】ところで、この種の液晶装置内に封止され
た液晶に直流電圧を印加すると、液晶の劣化を招くこと
が知られている。このため一般には、液晶を直流駆動す
ることは行われておらず、各画素に対する画像信号を例
えば１フィールド毎などの所定周期で電圧極性反転する
ことにより、液晶を交流駆動するようにしている。しか
るに前述の周辺回路を、液晶に面する基板部分に設ける
と、周辺回路における直流電圧成分が大なり小なり液晶
に印加されてしまい、上記直流駆動した場合と同様に液
晶の劣化を招いてしまう。従って、これらの周辺回路を
液晶に面する基板部分に設けることは一般的ではない。
また、周辺回路を液晶に面する基板部分に設けること
は、有効表示面積を相対的に減じてしまう観点からも一
般的ではない。このため、これらの周辺回路は、プラス
チック等からなる遮光性のケースの内部に納められるＴ
ＦＴアレイ基板の周辺部分に設けられている。従って、
これらの周辺回路を構成するＴＦＴに対しては、前述の
画素電極を駆動するＴＦＴのように、投射光に対する遮
光層を対向基板側に設けたり、戻り光に対する遮光層を
ＴＦＴアレイ基板側に設けることはない。It is known that applying a DC voltage to a liquid crystal sealed in a liquid crystal device of this type causes deterioration of the liquid crystal. Therefore, in general, the liquid crystal is not driven by a direct current, but the liquid crystal is driven by an alternating current by inverting the voltage polarity of an image signal for each pixel at a predetermined period, for example, every one field. However, if the above-described peripheral circuit is provided on the substrate portion facing the liquid crystal, the DC voltage component in the peripheral circuit becomes larger or smaller and is applied to the liquid crystal. . Therefore, it is not common to provide these peripheral circuits on the substrate portion facing the liquid crystal.
Providing the peripheral circuit on the substrate portion facing the liquid crystal is not common from the viewpoint of relatively reducing the effective display area. For this reason, these peripheral circuits are stored in a light-shielding case made of plastic or the like.
It is provided on the periphery of the FT array substrate. Therefore,
For the TFTs constituting these peripheral circuits, a light-shielding layer for projection light is provided on the counter substrate side, and a light-shielding layer for return light is provided on the TFT array substrate side, like the TFT for driving the pixel electrode described above. Never.
【０００８】[0008]
【発明が解決しようとする課題】液晶装置においては、
周辺回路を加えた液晶モジュールのサイズが同じであれ
ば、マトリクス状に配置された複数の画素電極により規
定される画面表示領域、即ち液晶装置上で実際に液晶の
配向状態の変化により画像が表示される領域は、大きい
程よいという一般的な要請がある。SUMMARY OF THE INVENTION In a liquid crystal device,
If the size of the liquid crystal module to which the peripheral circuits are added is the same, an image is displayed by a screen display area defined by a plurality of pixel electrodes arranged in a matrix, that is, a change in the alignment state of the liquid crystal actually on the liquid crystal device. There is a general demand that the larger the area, the better.
【０００９】しかしながら、前述の周辺回路を遮光性の
ケースに納められた基板の周辺部分に設ける構成では、
必然的にこのケース部分の幅が増してしまい、上記一般
的な要請に答えることが出来ない。逆に、これらの周辺
回路を無理に、狭く細長い周辺部分に設けると、特定の
仕様に沿うようにこれら周辺回路を設計することが困難
になるという問題点がある。However, in the configuration in which the above-described peripheral circuit is provided in the peripheral portion of the substrate housed in the light-shielding case,
Inevitably, the width of this case part is increased, and the above general request cannot be answered. Conversely, if these peripheral circuits are forcibly provided in a narrow and narrow peripheral portion, there is a problem that it becomes difficult to design these peripheral circuits so as to meet specific specifications.
【００１０】また、画面表示領域にある液晶に面する基
板部分に周辺回路を設けたのでは、周辺回路を構成する
ＴＦＴに対向基板側から投射光が入射したり、ＴＦＴア
レイ基板側から戻り光が入射してしまう。このため、光
電流が発生してＴＦＴのトランジスタ特性が劣化してし
まうという問題点がある。これに加えて、画面表示領域
にある液晶に面する基板部分に周辺回路を設けたので
は、有効表示面積の減少を招くと共に、直流電圧が周辺
回路から液晶に印加されるのを防ぐための特殊構成が必
要となるという問題点もある。Further, when the peripheral circuit is provided on the substrate portion facing the liquid crystal in the screen display area, the projection light enters the TFT constituting the peripheral circuit from the counter substrate side, and the return light from the TFT array substrate side. Is incident. Therefore, there is a problem that a photocurrent is generated and the transistor characteristics of the TFT are deteriorated. In addition, the provision of the peripheral circuit on the substrate portion facing the liquid crystal in the screen display area not only reduces the effective display area but also prevents the DC voltage from being applied to the liquid crystal from the peripheral circuit. There is also a problem that a special configuration is required.
【００１１】本発明は上述した問題点に鑑みなされたも
のであり、プリチャージ回路、サンプリング回路、検査
回路等の周辺回路が有するＴＦＴ等のスイッチング素子
の下側からの戻り光等の光に対する遮光性能が高く、優
れたスイッチング特性により高品質の画像表示が可能な
液晶装置及び当該液晶装置を備えた電子機器を提供する
ことを課題とする。SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems, and has an object to shield light such as return light from below a switching element such as a TFT included in peripheral circuits such as a precharge circuit, a sampling circuit, and an inspection circuit. It is an object to provide a liquid crystal device capable of displaying high-quality images with high performance and excellent switching characteristics, and an electronic device including the liquid crystal device.
【００１２】[0012]
【課題を解決するための手段】請求項１に記載の液晶装
置は上記課題を解決するために、一対の第１及び第２基
板との間に液晶が挟持されてなり、前記第１基板上に
は、複数の走査線と、前記複数の走査線に交差する複数
のデータ線と、前記複数の走査線とデータ線に接続され
た複数の第１スイッチング素子と、前記複数の第１スイ
ッチング素子に接続された複数の画素電極とを有し、複
数の第２スイッチング素子により画像信号をサンプリン
グして前記複数のデータ線に供給するサンプリング回路
と、複数の第３スイッチング素子により前記複数のデー
タ線に所定電圧レベルのプリチャージ信号を前記画像信
号に先行して夫々供給するプリチャージ回路とのうち少
なくとも一方の回路が前記第１基板に配置されており、
前記第１スイッチング素子並びに前記少なくとも一方の
回路が有する前記第２及び第３スイッチング素子のうち
の少なくとも一方の素子に夫々対向する位置において、
前記第１基板と前記第１スイッチング素子及び該一方の
素子との間に夫々設けられた遮光層を更に備えたことを
特徴とする。According to a first aspect of the present invention, there is provided a liquid crystal device comprising a pair of first and second substrates, wherein a liquid crystal is sandwiched between the first and second substrates. A plurality of scanning lines, a plurality of data lines intersecting the plurality of scanning lines, a plurality of first switching elements connected to the plurality of scanning lines and the data lines, and a plurality of first switching elements. A plurality of pixel electrodes connected to each other, a sampling circuit for sampling an image signal by a plurality of second switching elements and supplying the image signals to the plurality of data lines, and a plurality of data lines by a plurality of third switching elements. At least one of a precharge circuit and a precharge circuit that supplies a precharge signal of a predetermined voltage level prior to the image signal, respectively, is disposed on the first substrate;
At positions respectively opposed to at least one of the second and third switching elements of the first switching element and the at least one circuit,
A light shielding layer is further provided between the first substrate, the first switching element, and the one element.
【００１３】請求項１に記載の液晶装置によれば、サン
プリング回路は、例えばＴＦＴ等からなる複数の第２ス
イッチング素子により画像信号をサンプリングして複数
のデータ線に供給する。プリチャージ回路は、例えばＴ
ＦＴ等からなる複数の第３スイッチング素子により複数
のデータ線に所定電圧レベルのプリチャージ信号を画像
信号に先行して夫々供給する。これらのサンプリング回
路とプリチャージ回路とのうち少なくとも一方の回路
は、第１基板に設けられている。ここで、第１スイッチ
ング素子並びに該少なくとも一方の回路が有する第２及
び第３スイッチング素子のうちの少なくとも一方の素子
に夫々対向する位置には、遮光層が、第１基板と第１ス
イッチング素子及び該一方の素子との間に夫々設けられ
ている。従って、仮に第１基板の側から戻り光等が入射
しても、例えばＴＦＴ等からなる第１、第２及び第３ス
イッチング素子に入射する以前に、これらに対向する位
置に夫々形成された遮光層により、この戻り光等は遮光
される。このため、例えばＴＦＴ等からなる第１、第２
及び第３スイッチング素子において光電変換効果により
光電流が発生してスイッチング特性が劣化する事態は未
然に防止される。更にこのように、サンプリング回路や
プリチャージ回路についての遮光が施されているため、
これらの回路を従来のように遮光性のケースに入れられ
た第１基板の周辺部分に配置する必要性はなくなる。例
えば、これらの回路を第２基板に形成された遮光性の周
辺見切りに対向する第１基板部分に配置することもでき
る。According to the liquid crystal device of the first aspect, the sampling circuit samples the image signal by the plurality of second switching elements, such as TFTs, and supplies the image signal to the plurality of data lines. The precharge circuit is, for example, T
Precharge signals of a predetermined voltage level are respectively supplied to a plurality of data lines by a plurality of third switching elements made of FT or the like prior to the image signals. At least one of the sampling circuit and the precharge circuit is provided on the first substrate. Here, at a position facing each of the first switching element and at least one of the second and third switching elements included in the at least one circuit, a light-shielding layer includes the first substrate, the first switching element, Each is provided between the one element. Therefore, even if return light or the like enters from the side of the first substrate, before the light enters the first, second, and third switching elements composed of, for example, a TFT, the light shielding formed at a position facing each of the first and second switching elements. The return light and the like are shielded by the layer. For this reason, for example, the first and second
In addition, a situation in which a photocurrent is generated by the photoelectric conversion effect in the third switching element and the switching characteristics are degraded is prevented. Further, since the sampling circuit and the precharge circuit are shielded from light as described above,
There is no need to dispose these circuits around the first substrate in a light-shielding case as in the related art. For example, these circuits can be arranged on the first substrate portion facing the light-shielding peripheral partition formed on the second substrate.
【００１４】請求項２に記載の液晶装置は上記課題を解
決するために請求項１に記載の液晶装置において、前記
第１、第２及び第３スイッチング素子のうち少なくとも
一つは、薄膜トランジスタからなり、前記遮光層上に絶
縁膜を介して形成された該薄膜トランジスタを構成する
半導体層を含むことを特徴とする。According to a second aspect of the present invention, there is provided a liquid crystal device according to the first aspect, wherein at least one of the first, second, and third switching elements comprises a thin film transistor. And a semiconductor layer constituting the thin film transistor formed on the light shielding layer via an insulating film.
【００１５】請求項２に記載の液晶装置によれば、第
１、第２及び第３スイッチング素子のうち少なくとも一
つは、遮光層上に絶縁膜を介して形成された薄膜トラン
ジスタ（ＴＦＴ）を構成する半導体層を含むが、仮に第
１基板の側から戻り光等が入射しても、該半導体層に入
射する以前に、これに対向する位置に形成された遮光層
により、この戻り光等は遮光される。このため、該半導
体層において光電変換効果により光電流が発生して、Ｔ
ＦＴのトランジスタ特性が劣化する事態は未然に防止さ
れる。According to the liquid crystal device of the present invention, at least one of the first, second, and third switching elements constitutes a thin film transistor (TFT) formed on the light shielding layer via an insulating film. Even if return light or the like enters from the side of the first substrate, the return light or the like is formed by a light-shielding layer formed at a position facing the semiconductor layer before the light enters the semiconductor layer. It is shaded. Therefore, a photocurrent is generated in the semiconductor layer by a photoelectric conversion effect, and T
Deterioration of the transistor characteristics of the FT is prevented beforehand.
【００１６】請求項３に記載の液晶装置は上記課題を解
決するために請求項１又は２に記載の液晶装置におい
て、前記第１、第２及び第３スイッチング素子のうち少
なくとも一つは、ＬＤＤ構造の薄膜トランジスタからな
り、前記遮光層は少なくとも該薄膜トランジスタのチャ
ネル領域及びＬＤＤ領域に対向する位置に設けられてい
ることを特徴とする。According to a third aspect of the present invention, there is provided a liquid crystal device according to the first or second aspect, wherein at least one of the first, second, and third switching elements is an LDD. The light shielding layer is provided at least at a position facing a channel region and an LDD region of the thin film transistor.
【００１７】請求項３に記載の液晶装置によれば、第
１、第２及び第３スイッチング素子のうち少なくとも一
つは、ＬＤＤ構造のＴＦＴからなるが、遮光層は少なく
とも該ＴＦＴのチャネル領域及びＬＤＤ領域に対向する
位置に設けられているので、仮に第１基板の側から戻り
光等が入射しても、該チャネル領域及びＬＤＤ領域に入
射する以前に、これらに対向する位置に形成された遮光
層により、この戻り光等は遮光される。このため、該チ
ャネル領域及びＬＤＤ領域において光電変換効果により
光電流が発生して、ＴＦＴのトランジスタ特性が劣化す
る事態は未然に防止される。According to the liquid crystal device of the third aspect, at least one of the first, second, and third switching elements is formed of a TFT having an LDD structure, and the light-shielding layer is formed of at least a channel region and a TFT of the TFT. Since it is provided at a position facing the LDD region, even if return light or the like enters from the side of the first substrate, it is formed at a position facing the channel region and the LDD region before entering the channel region and the LDD region. The return light and the like are shielded by the light shielding layer. Therefore, a situation in which a photocurrent is generated in the channel region and the LDD region due to a photoelectric conversion effect and the transistor characteristics of the TFT are deteriorated is prevented beforehand.
【００１８】請求項４に記載の液晶装置は上記課題を解
決するために請求項１から３のいずれか一項に記載の液
晶装置において、前記遮光層は全域に渡って同一の薄膜
形成工程により同一材料から形成されていることを特徴
とする。According to a fourth aspect of the present invention, there is provided a liquid crystal device as set forth in any one of the first to third aspects, wherein the light shielding layer is formed by the same thin film forming process over the entire area. It is characterized by being formed from the same material.
【００１９】請求項４に記載の液晶装置によれば、遮光
層は各種のスイッチング素子に対して設けられている
が、遮光層はその全域に渡って同一の薄膜形成工程によ
り同一材料から形成されている。即ちこの場合、当該液
晶装置の製造工程においては、各種のスイッチング素子
に対する遮光層を同一の工程により形成することが可能
となる。According to the liquid crystal device of the present invention, the light-shielding layer is provided for each of the various switching elements. ing. That is, in this case, in the manufacturing process of the liquid crystal device, it is possible to form the light shielding layers for various switching elements by the same process.
【００２０】請求項５に記載の液晶装置は上記課題を解
決するために請求項１から４のいずれか一項に記載の液
晶装置において、前記遮光層は、定電位源に接続されて
いることを特徴とする。According to a fifth aspect of the present invention, there is provided a liquid crystal device according to any one of the first to fourth aspects, wherein the light shielding layer is connected to a constant potential source. It is characterized by.
【００２１】請求項５に記載の液晶装置によれば、遮光
層は定電位源に接続されているので、遮光層は定電位と
される。従って、遮光層に対向配置されるＴＦＴ等のス
イッチング素子に対し遮光層の電位変動が悪影響を及ぼ
すことはない。According to the liquid crystal device of the present invention, since the light shielding layer is connected to the constant potential source, the light shielding layer is kept at the constant potential. Therefore, the fluctuation of the potential of the light-shielding layer does not adversely affect the switching element such as the TFT disposed opposite to the light-shielding layer.
【００２２】請求項６に記載の液晶装置は上記課題を解
決するために請求項５に記載の液晶装置において、前記
定電位源の定電位は、接地電位に等しいことを特徴とす
る。According to a sixth aspect of the present invention, there is provided a liquid crystal device according to the fifth aspect, wherein the constant potential of the constant potential source is equal to a ground potential.
【００２３】請求項６に記載の液晶装置によれば、遮光
層は接地電位とされるので、遮光層に対向配置されるＴ
ＦＴ等のスイッチング素子に対し遮光層の電位変動が悪
影響を及ぼすことはない。According to the liquid crystal device of the present invention, since the light-shielding layer is set to the ground potential, T is disposed opposite to the light-shielding layer.
The fluctuation of the potential of the light shielding layer does not adversely affect the switching element such as the FT.
【００２４】請求項７に記載の液晶装置は上記課題を解
決するために請求項５に記載の液晶装置において、前記
第２基板の前記液晶に対面する側に設けられた対向電極
を更に備えており、前記定電位源の定電位は、前記対向
電極の電位に等しいことを特徴とする。According to a seventh aspect of the present invention, there is provided a liquid crystal device according to the fifth aspect, further comprising a counter electrode provided on a side of the second substrate facing the liquid crystal. The constant potential of the constant potential source is equal to the potential of the counter electrode.
【００２５】請求項７に記載の液晶装置によれば、遮光
層は対向電極の電位とされるので、遮光層に対向配置さ
れるＴＦＴ等のスイッチング素子に対し遮光層の電位変
動が悪影響を及ぼすことはない。According to the liquid crystal device of the present invention, since the light-shielding layer is set at the potential of the counter electrode, the potential fluctuation of the light-shielding layer adversely affects a switching element such as a TFT disposed opposite to the light-shielding layer. Never.
【００２６】請求項８に記載の液晶装置は上記課題を解
決するために請求項１から７のいずれか一項に記載の液
晶装置において、前記第１、第２及び第３スイッチング
素子のうち少なくとも一つは、Ｎチャネル型、Ｐチャネ
ル型及び相補型のうちのいずれか一つの型の薄膜トラン
ジスタからなることを特徴とする。According to a eighth aspect of the present invention, there is provided a liquid crystal device according to any one of the first to seventh aspects, wherein at least one of the first, second, and third switching elements is provided. One is formed of a thin film transistor of one of N-channel type, P-channel type and complementary type.
【００２７】請求項８に記載の液晶装置によれば、第
１、第２及び第３スイッチング素子のうち少なくとも一
つは、 Ｎチャネル型、Ｐチャネル型及び相補型のうち
のいずれか一つの型のＴＦＴからなるが、遮光層は少な
くとも該ＴＦＴに対向する位置に設けられているので、
仮に第１基板の側から戻り光等が入射しても、該ＴＦＴ
に入射する以前に、これに対向する位置に形成された遮
光層により、この戻り光等は遮光される。このため、該
ＴＦＴにおいて光電変換効果により光電流が発生して、
ＴＦＴのトランジスタ特性が劣化する事態は未然に防止
される。According to the liquid crystal device of the eighth aspect, at least one of the first, second, and third switching elements is any one of an N-channel type, a P-channel type, and a complementary type. Since the light shielding layer is provided at least at a position facing the TFT,
Even if return light or the like enters from the first substrate side, the TFT
Before returning to the light, the return light and the like are shielded by a light shielding layer formed at a position facing the light. Therefore, a photocurrent is generated in the TFT due to a photoelectric conversion effect,
Deterioration of the transistor characteristics of the TFT is prevented.
【００２８】請求項９に記載の液晶装置は上記課題を解
決するために請求項１から８のいずれか一項に記載の液
晶装置において、前記第１及び第２基板に平行な平面上
で前記複数の画素電極により規定される画面表示領域の
周囲において前記第１及び第２基板を貼り合わせて前記
液晶を包囲するシール部材と、前記平面上で前記シール
部材と前記画面表示領域との間において前記画面表示領
域の輪郭に沿って前記第２基板に形成された遮光性の周
辺見切りとを更に備えており、前記少なくとも一方の回
路は、前記周辺見切りに対向する位置に設けられたこと
を特徴とする。According to a ninth aspect of the present invention, there is provided a liquid crystal device according to any one of the first to eighth aspects, wherein the liquid crystal device is provided on a plane parallel to the first and second substrates. A sealing member that surrounds the liquid crystal by bonding the first and second substrates around a screen display area defined by a plurality of pixel electrodes, and between the seal member and the screen display area on the plane. And a light-shielding peripheral parting formed on the second substrate along the outline of the screen display area, wherein the at least one circuit is provided at a position facing the peripheral parting. And
【００２９】請求項９に記載の液晶装置によれば、遮光
性の周辺見切りは、液晶を包囲するシール部材と画面表
示領域との間において画面表示領域の輪郭に沿って第２
基板に形成されている。ここで、サンプリング回路及び
プリチャージ回路のうち少なくとも一方の回路は、周辺
見切りに対向する位置に設けられているので、周辺見切
りという言わばデッドスペースの有効利用を図ることが
できる。この場合特に、周辺見切りは遮光性であるの
で、投射光等が第２基板の側から入射しても、これらの
サンプリング回路やプリチャージ回路が有するスイッチ
ング素子に入射する以前に、周辺見切りにより、この投
射光等は遮光される。従って、投射光等に起因して、ス
イッチング素子において光電変換効果により光電流が発
生してスイッチング特性が劣化する不都合はない。この
ように周辺見切りに対向する位置にサンプリング回路や
プリチャージ回路を配置すると、第２基板側からの光に
対する遮光を施す必要がないので大変有利である。According to the liquid crystal device of the ninth aspect, the light-shielding peripheral parting is performed along the contour of the screen display area between the seal member surrounding the liquid crystal and the screen display area.
Formed on the substrate. Here, at least one of the sampling circuit and the precharge circuit is provided at a position facing the peripheral parting, so that a so-called peripheral parting can be used effectively. In particular, in this case, since the peripheral parting is light-shielding, even if the projection light or the like enters from the side of the second substrate, the peripheral parting is performed by the peripheral parting before entering the switching elements of these sampling circuits and precharge circuits. This projection light or the like is shielded. Therefore, there is no inconvenience that the switching characteristic is deteriorated due to the photoelectric conversion effect generated in the switching element due to the projection light or the like. The arrangement of the sampling circuit and the precharge circuit at the position facing the peripheral partition in this way is very advantageous because it is not necessary to shield light from the second substrate side.
【００３０】請求項１０に記載の液晶装置は上記課題を
解決するために請求項１から９のいずれか一項に記載の
液晶装置において、前記プリチャージ回路が設けられて
おり、前記複数のデータ線は、前記データ線の一方側か
ら前記画像信号が供給されると共に、他方側から前記プ
リチャージ信号が供給されることを特徴とする。According to a tenth aspect of the present invention, there is provided a liquid crystal device according to any one of the first to ninth aspects, wherein the precharge circuit is provided, and The line is characterized in that the image signal is supplied from one side of the data line and the precharge signal is supplied from the other side.
【００３１】請求項１０に記載の液晶装置によれば、複
数のデータ線は、前記データ線の一方側から画像信号が
供給され、前記データ線の他方側からプリチャージ信号
が供給される。従って、プリチャージ回路を、画像信号
を供給するためのデータ線駆動回路、サンプリング回路
等と画面表示領域を挟んで反対の側に設けることができ
る。According to the liquid crystal device of the tenth aspect, the plurality of data lines are supplied with an image signal from one side of the data lines, and are supplied with a precharge signal from the other side of the data lines. Therefore, the precharge circuit can be provided on the opposite side of the screen display area from the data line driving circuit for supplying the image signal, the sampling circuit, and the like.
【００３２】請求項１１に記載の液晶装置は上記課題を
解決するために請求項１から１０のいずれか一項に記載
の液晶装置において、当該液晶装置に対し所定の検査を
行うための第４スイッチング素子を含む検査回路が前記
第１基板に更に設けられており、前記遮光層は、前記第
４スイッチング素子に対向する位置において前記第１基
板と前記第４スイッチング素子との間に更に設けられた
ことを特徴とする。In order to solve the above-mentioned problems, the liquid crystal device according to claim 11 is the liquid crystal device according to any one of claims 1 to 10, wherein a fourth inspection for performing a predetermined inspection on the liquid crystal device is performed. An inspection circuit including a switching element is further provided on the first substrate, and the light shielding layer is further provided between the first substrate and the fourth switching element at a position facing the fourth switching element. It is characterized by having.
【００３３】請求項１１に記載の液晶装置によれば、検
査回路が有する第４スイッチング素子に対向する位置に
は、遮光層が、第１基板と該第４スイッチング素子との
間に設けられている。従って、仮に第１基板の側から戻
り光等が入射しても、例えばＴＦＴ等からなる第４スイ
ッチング素子に入射する以前に、これに対向する位置に
夫々形成された遮光層により、この戻り光等は遮光され
る。このため、例えばＴＦＴ等からなる第４スイッチン
グ素子において光電変換効果により光電流が発生し、ス
イッチング特性が劣化する事態は未然に防止される。更
にこのように、検査回路についての遮光が施されている
ため、例えば第２基板に形成された遮光性の周辺見切り
に対向する第１基板部分に配置することもできる。According to the liquid crystal device of the eleventh aspect, a light shielding layer is provided between the first substrate and the fourth switching element at a position facing the fourth switching element of the inspection circuit. I have. Therefore, even if return light or the like enters from the side of the first substrate, before the light enters the fourth switching element formed of, for example, a TFT or the like, the return light or the like is formed by the light-shielding layer formed at a position facing the fourth switching element. Are shaded. For this reason, a situation in which a photocurrent is generated by the photoelectric conversion effect in the fourth switching element formed of, for example, a TFT and the switching characteristics are degraded is prevented beforehand. Further, since the inspection circuit is shielded from light in this manner, it can be arranged, for example, on the first substrate portion facing the light-shielding peripheral partition formed on the second substrate.
【００３４】請求項１２に記載の液晶装置は上記課題を
解決するために請求項１に記載の液晶装置において、前
記少なくとも一方の回路に代えて、当該液晶装置を動作
させるための電圧保持用の第５スイッチング素子を含む
周辺回路が前記第１基板に設けられており、前記遮光層
は、前記第５スイッチング素子に対向する位置において
前記第１基板と前記第５スイッチング素子との間に設け
られたことを特徴とする。According to a twelfth aspect of the present invention, there is provided a liquid crystal device according to the first aspect, wherein the at least one circuit is replaced with a voltage holding circuit for operating the liquid crystal device. A peripheral circuit including a fifth switching element is provided on the first substrate, and the light-shielding layer is provided between the first substrate and the fifth switching element at a position facing the fifth switching element. It is characterized by having.
【００３５】請求項１２に記載の液晶装置によれば、周
辺回路が有する第５スイッチング素子に対向する位置に
は、遮光層が、第１基板と該第５スイッチング素子との
間に設けられている。従って、仮に第１基板の側から戻
り光等が入射しても、例えばＴＦＴ等からなる第５スイ
ッチング素子に入射する以前に、これに対向する位置に
夫々形成された遮光層により、この戻り光等は遮光され
る。このため、例えばＴＦＴ等からなる第５スイッチン
グ素子において光電変換効果により光電流が発生してス
イッチング特性が劣化して保持電圧が変化してしまう事
態は未然に防止される。更にこのように、周辺回路につ
いての遮光が施されているため、例えば第２基板に形成
された遮光性の周辺見切りに対向する第１基板部分に配
置することもできる。According to the liquid crystal device of the twelfth aspect, a light shielding layer is provided between the first substrate and the fifth switching element at a position facing the fifth switching element of the peripheral circuit. I have. Therefore, even if return light or the like enters from the side of the first substrate, before the light enters the fifth switching element made of, for example, a TFT or the like, the return light or the like is formed by the light-shielding layer formed at a position facing the fifth switching element. Are shaded. For this reason, it is possible to prevent a situation in which a photocurrent is generated due to a photoelectric conversion effect in the fifth switching element made of, for example, a TFT, and the switching characteristics are degraded and the holding voltage is changed. Further, since the peripheral circuit is shielded from light in this manner, it can be arranged, for example, on the first substrate portion facing the light-shielding peripheral partition formed on the second substrate.
【００３６】請求項１３に記載の電子機器は上記課題を
解決するために請求項１から１２に記載の液晶装置を備
えたことを特徴とする。According to a thirteenth aspect of the present invention, there is provided an electronic apparatus including the liquid crystal device according to the first to twelfth aspects.
【００３７】請求項１３に記載の電子機器によれば、電
子機器は、上述した本願発明の液晶装置を備えており、
戻り光等に対する遮光性能が高く優れたスイッチング特
性を持つスイッチング素子により各種の動作が行われる
ので、高品位の画像表示が可能となる。According to a thirteenth aspect of the present invention, an electronic apparatus includes the above-described liquid crystal device of the present invention,
Since various operations are performed by the switching element having a high light-shielding performance against return light and the like and excellent switching characteristics, high-quality image display is possible.
【００３８】請求項１４に記載の投射型表示装置は、光
源と、該光源から出射される光が入射されて画像情報に
対応した変調を施す液晶ライトバルブと、前記液晶ライ
トバルブにより変調された光を投射する投射手段とを有
する投射型表示装置において、前記液晶ライトバルブ
は、光の入射側に配置された第１基板及び出射側に配置
された第２基板との間に液晶が挟持された液晶装置と、
前記第１基板の外側に配置された第１偏光手段と、前記
第２基板の外側に配置された第２偏光手段とからなり、
前記第２基板上には、複数の走査線と、前記複数の走査
線に交差する複数のデータ線と、前記複数の走査線とデ
ータ線に接続された複数の第１薄膜トランジスタと、前
記複数の第１薄膜トランジスタに接続された複数の画素
電極とを有し、前記第２基板と前記第１薄膜トランジス
タとの間には前記第１薄膜トランジスタの少なくともチ
ャネル領域に対応して遮光層が配置されてなり、前記第
２偏光手段と前記液晶装置との間には空間が形成されて
なることを特徴とする。According to a fourteenth aspect of the present invention, there is provided a projection type display device, wherein a light source, a liquid crystal light valve which receives light emitted from the light source and modulates the light in accordance with image information, and a light modulated by the liquid crystal light valve. In a projection type display device having a projection unit for projecting light, the liquid crystal light valve has a liquid crystal sandwiched between a first substrate disposed on a light incident side and a second substrate disposed on a light exit side. Liquid crystal device,
A first polarizing means disposed outside the first substrate, and a second polarizing means disposed outside the second substrate;
On the second substrate, a plurality of scanning lines, a plurality of data lines intersecting the plurality of scanning lines, a plurality of first thin film transistors connected to the plurality of scanning lines and the data lines, A plurality of pixel electrodes connected to a first thin film transistor; and a light blocking layer is arranged between the second substrate and the first thin film transistor corresponding to at least a channel region of the first thin film transistor; A space is formed between the second polarizing means and the liquid crystal device.
【００３９】請求項１４に記載の投射型表示装置によれ
ば、第２基板と第１薄膜トランジスタとの間に遮光層を
形成することにより、戻り光によるリーク電流を防ぐこ
とができる。また戻り光による液晶ライトバルブへの影
響を防ぐことができるため、従来のように反射防止膜付
き偏光手段を液晶装置に貼り付けなくても良い。従って
第２偏光手段を液晶装置に貼り付けることなく、離間形
成が可能であるため、液晶ライトバルブの温度上昇を防
止することができる。According to the projection display device of the present invention, by forming the light shielding layer between the second substrate and the first thin film transistor, it is possible to prevent a leak current due to return light. Further, since the influence of the return light on the liquid crystal light valve can be prevented, it is not necessary to attach a polarizing means with an antireflection film to the liquid crystal device as in the related art. Therefore, it is possible to form the gap without attaching the second polarizing means to the liquid crystal device, and it is possible to prevent the temperature of the liquid crystal light valve from rising.
【００４０】請求項１５に記載の投射型表示装置は、光
源と、該光源から出射される光束を少なくとも２色の色
光束に分離する色分離手段と、前記色分離手段によって
分離された各色の光束に対して画像情報に対応した変調
を施す液晶ライトバルブと、前記液晶ライトバルブによ
り変調された光を合成する合成手段と、前記合成手段か
ら出射された合成光束を投射する投射手段とを有する投
射型表示装置において、前記液晶ライトバルブは、光の
入射側に配置された第１基板及び光の出射側に配置され
た第２基板との間に液晶が挟持されてなる液晶装置と、
前記第１基板の外側に配置された第１偏光手段と、前記
第２基板の外側に配置された第２偏光手段とを有し、前
記第２基板上には、複数の走査線と、前記複数の走査線
に交差する複数のデータ線と、前記複数の走査線とデー
タ線に接続された複数の第１薄膜トランジスタと、前記
複数の第１薄膜トランジスタに接続された複数の画素電
極とを有し、前記第２基板と前記第１薄膜トランジスタ
との間には前記第１薄膜トランジスタの少なくともチャ
ネル領域に対応して遮光層が配置されてなり、前記第２
偏光手段は、前記合成手段に貼りつけられていることを
特徴とする。According to a fifteenth aspect of the present invention, there is provided a projection type display device, comprising: a light source; a color separation unit for separating a light beam emitted from the light source into at least two color light beams; A liquid crystal light valve that modulates the light beam in accordance with image information; a combining unit that combines light modulated by the liquid crystal light valve; and a projection unit that projects a combined light beam emitted from the combining unit. In the projection display device, the liquid crystal light valve includes a liquid crystal device in which a liquid crystal is sandwiched between a first substrate disposed on a light incident side and a second substrate disposed on a light exit side.
A first polarizing unit disposed outside the first substrate, and a second polarizing unit disposed outside the second substrate; a plurality of scanning lines on the second substrate; A plurality of data lines intersecting a plurality of scanning lines; a plurality of first thin film transistors connected to the plurality of scanning lines and the data lines; and a plurality of pixel electrodes connected to the plurality of first thin film transistors. A light-shielding layer is arranged between the second substrate and the first thin-film transistor at least corresponding to a channel region of the first thin-film transistor;
The polarizing means is attached to the synthesizing means.
【００４１】請求項１５に記載の投射型表示装置によれ
ば、第２偏光手段が合成手段に貼り付けられているた
め、液晶装置と第２偏光手段との間には空間が形成され
る。従って、液晶装置の温度上昇を避けることができ、
液晶ライトバルブの誤動作を防ぐことができる。According to the projection display device of the present invention, since the second polarizing means is attached to the synthesizing means, a space is formed between the liquid crystal device and the second polarizing means. Therefore, a rise in the temperature of the liquid crystal device can be avoided,
Malfunction of the liquid crystal light valve can be prevented.
【００４２】請求項１６に記載の投射型表示装置は、請
求項１５に記載の投射型表示装置において、前記合成手
段がプリズムユニットからなることを特徴とする。According to a sixteenth aspect of the present invention, in the projection type display device according to the fifteenth aspect, the combining means comprises a prism unit.
【００４３】請求項１６に記載の投射型表示装置によれ
ば、前記合成手段がプリズムユニットからなり、第２偏
光手段はプリズムユニットに貼り付けられている。プリ
ズムユニットは熱容量が大きいため、第２偏光手段の熱
容量をプリズムユニットで吸収することができ、液晶ラ
イトバルブの温度上昇を防ぐために効果的である。According to the projection type display apparatus of the present invention, the synthesizing means comprises a prism unit, and the second polarizing means is attached to the prism unit. Since the prism unit has a large heat capacity, the heat capacity of the second polarizing means can be absorbed by the prism unit, which is effective for preventing a temperature rise of the liquid crystal light valve.
【００４４】請求項１７に記載の投射型表示装置は、請
求項１５又は請求項１６に記載の投射型表示装置におい
て、前記液晶装置と、前記第２偏光手段との間に冷風を
送る冷却手段を更に備えたことを特徴とする。According to a seventeenth aspect of the present invention, in the projection type display device according to the fifteenth or sixteenth aspect, cooling means for sending cool air between the liquid crystal device and the second polarizing means. Is further provided.
【００４５】請求項１７に記載の投射型表示装置によれ
ば、例えば合成手段の上側あるいは下側の一方に冷却手
段を設け、冷却手段から液晶装置と偏光手段との間に冷
風を送ることにより、液晶ライトバルブの温度上昇をさ
らに防ぐことができ、液晶ライトバルブの誤動作を防ぐ
ことができる。According to the projection type display device of the present invention, for example, a cooling means is provided on one of the upper side and the lower side of the synthesizing means, and cool air is sent from the cooling means between the liquid crystal device and the polarizing means. In addition, the temperature of the liquid crystal light valve can be further prevented from rising, and malfunction of the liquid crystal light valve can be prevented.
【００４６】本発明のこのような作用及び他の利得は次
に説明する実施の形態から明らかにする。The operation and other advantages of the present invention will become more apparent from the embodiments explained below.
【００４７】[0047]
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。Embodiments of the present invention will be described below with reference to the drawings.
【００４８】（液晶装置の構成）液晶装置の実施の形態
の構成について図１から図５に基づいて説明する。(Structure of Liquid Crystal Device) The structure of the embodiment of the liquid crystal device will be described with reference to FIGS.
【００４９】先ず、液晶装置の全体構成について、図１
から図３を参照して説明する。図１は、液晶装置の実施
の形態におけるＴＦＴアレイ基板上に設けられた各種配
線、周辺回路等の構成を示すブロック図であり、図２
は、ＴＦＴアレイ基板をその上に形成された各構成要素
と共に対向基板の側から見た平面図であり、図３は、対
向基板を含めて示す図２のＨ−Ｈ’断面図である。First, the overall structure of the liquid crystal device will be described with reference to FIG.
3 will be described with reference to FIG. FIG. 1 is a block diagram showing a configuration of various wirings, peripheral circuits, and the like provided on a TFT array substrate in the embodiment of the liquid crystal device.
FIG. 3 is a plan view of the TFT array substrate together with components formed thereon viewed from the counter substrate side, and FIG. 3 is a cross-sectional view taken along the line HH ′ of FIG. 2 including the counter substrate.
【００５０】図１において、液晶装置２００は、例えば
石英基板、ハードガラス、シリコン基板等からなるＴＦ
Ｔアレイ基板１を備えている。ＴＦＴアレイ基板１上に
は、マトリクス状に設けられた複数の画素電極１１と、
Ｘ方向に複数配列されており夫々がＹ方向に沿って伸び
るデータ線３５と、Ｙ方向に複数配列されており夫々が
Ｘ方向に沿って伸びる走査線３１と、各データ線３５と
画素電極１１との間に夫々介在すると共に該間における
導通状態及び非導通状態を、走査線３１を介して夫々供
給される走査信号に応じて夫々制御するスイッチング素
子の一例としての複数のＴＦＴ３０とが形成されてい
る。またＴＦＴアレイ基板１上には、後述の蓄積容量
（図６参照）のための配線である容量線３１’（第２蓄
積容量電極）が、走査線３１と平行に形成されている。In FIG. 1, a liquid crystal device 200 is a TF made of, for example, a quartz substrate, a hard glass, a silicon substrate, or the like.
A T-array substrate 1 is provided. A plurality of pixel electrodes 11 provided in a matrix on the TFT array substrate 1;
A plurality of data lines 35 arranged in the X direction, each extending along the Y direction, a plurality of scanning lines 31 arranged in the Y direction, each extending along the X direction, each data line 35 and the pixel electrode 11 And a plurality of TFTs 30 as an example of a switching element that respectively control the conducting state and the non-conducting state therebetween in accordance with a scanning signal supplied via the scanning line 31. ing. On the TFT array substrate 1, a capacitance line 31 ′ (second storage capacitance electrode), which is a wiring for a storage capacitor (see FIG. 6) described later, is formed in parallel with the scanning line 31.
【００５１】ＴＦＴアレイ基板１上には更に、複数のデ
ータ線３５に所定電圧レベルのプリチャージ信号を画像
信号に先行して夫々供給するプリチャージ回路２０１
と、画像信号をサンプリングして複数のデータ線３５に
夫々供給するサンプリング回路３０１と、データ線駆動
回路１０１と、走査線駆動回路１０４とが形成されてい
る。On the TFT array substrate 1, a precharge circuit 201 for supplying a precharge signal of a predetermined voltage level to a plurality of data lines 35 in advance of an image signal, respectively.
And a sampling circuit 301 that samples an image signal and supplies the data signal to the plurality of data lines 35, a data line driving circuit 101, and a scanning line driving circuit 104.
【００５２】走査線駆動回路１０４は、外部制御回路か
ら供給される電源、基準クロック等に基づいて、所定タ
イミングで走査線３１に走査信号をパルス的に線順次で
印加する。The scanning line driving circuit 104 applies a scanning signal to the scanning lines 31 in a pulse-wise line-sequential manner at a predetermined timing based on a power supply, a reference clock and the like supplied from an external control circuit.
【００５３】データ線駆動回路１０１は、外部制御回路
から供給される電源、基準クロック信号等に基づいて、
走査線駆動回路１０４が走査信号を印加するタイミング
に合わせて、たとえば６つの画像信号線３０４夫々につ
いて、データ線３５毎にサンプリング回路駆動信号をサ
ンプリング回路３０１にサンプリング回路駆動信号線３
０６を介して所定タイミングで順次供給する。The data line driving circuit 101 is based on a power supply supplied from an external control circuit, a reference clock signal, and the like.
In accordance with the timing at which the scanning line driving circuit 104 applies the scanning signal, for example, for each of the six image signal lines 304, the sampling circuit driving signal is sent to the sampling circuit 301 for each data line 35 for the sampling circuit driving signal line 3.
06 and sequentially supplied at a predetermined timing.
【００５４】プリチャージ回路２０１は、ＴＦＴ２０２
を各データ線３５毎に備えており、プリチャージ信号線
２０４がＴＦＴ２０２のソース電極に接続されており、
プリチャージ回路駆動信号線２０６がＴＦＴ２０２のゲ
ート電極に接続されている。そして、プリチャージ信号
線２０４を介して、外部電源からプリチャージ信号（Ｎ
ＲＳ）を書き込むために必要な所定電圧の電源が供給さ
れ、プリチャージ回路駆動信号線２０６を介して、各デ
ータ線３５について画像信号（ＶＩＤ１〜ＶＩＤ６）に
先行するタイミングでプリチャージ信号を書き込むよう
に、外部制御回路からプリチャージ回路駆動信号（ＮＲ
Ｇ）が供給される。プリチャージ回路２０１は、好まし
くは中間階調レベルの画素データに相当するプリチャー
ジ信号（画像補助信号）を供給する。The precharge circuit 201 includes a TFT 202
Is provided for each data line 35, the precharge signal line 204 is connected to the source electrode of the TFT 202,
The precharge circuit drive signal line 206 is connected to the gate electrode of the TFT 202. Then, a precharge signal (N
RS) is supplied at a predetermined voltage necessary to write the image signal (VID1 to VID6) at a timing preceding the image signals (VID1 to VID6) for each data line 35 via the precharge circuit drive signal line 206. The precharge circuit drive signal (NR
G) is supplied. The precharge circuit 201 preferably supplies a precharge signal (image auxiliary signal) corresponding to pixel data of an intermediate gradation level.
【００５５】サンプリング回路３０１は、ＴＦＴ３０２
を各データ線３５毎に備えており、画像信号線３０４が
ＴＦＴ３０２のソース電極に接続されており、サンプリ
ング回路駆動信号線３０６がＴＦＴ３０２のゲート電極
に接続されている。そして、画像信号線３０４を介し
て、６つのパラレルな画像信号（ＶＩＤ１〜ＶＩＤ６）
が入力されると、これらの画像信号（ＶＩＤ１〜ＶＩＤ
６）をサンプリングする。また、サンプリング回路駆動
信号線３０６を介して、データ線駆動回路１０１からサ
ンプリング回路駆動信号が入力されると、６つの画像信
号線３０４夫々についてサンプリングされた画像信号
を、データ線３に順次印加する。即ち、データ線駆動回
路１０１とサンプリング回路３０１とは、画像信号線３
０４から入力された６相展開されたパラレルな画像信号
（ＶＩＤ１〜ＶＩＤ６）をデータ線３５に供給するよう
に構成されている。本実施の形態ではデータ線３５を１
本毎に順次選択していく方式を述べたが、例えば、隣接
する６つのデータ線３５に接続されるサンプリング回路
３０１を同時に選択し、６つのデータ線３５からなるグ
ループ毎に順次転送していく方式でもよい。データ線３
５の選択は、相隣接する２、３、…、５本或いは７本以
上を同時に選択してもよい。また、データ線３５に供給
される画像信号の相展開数は６相のみならず、サンプリ
ング回路３０１を構成するＴＦＴ３０２の書き込み特性
が良ければ、５相以下でもよいし、画像信号のドット周
波数が高ければ、７相以上に増やしてもよい。この際、
少なくとも画像信号の相展開数だけ画像画像入力信号線
が必要なことは言うまでもない。The sampling circuit 301 includes a TFT 302
Are provided for each data line 35, the image signal line 304 is connected to the source electrode of the TFT 302, and the sampling circuit drive signal line 306 is connected to the gate electrode of the TFT 302. Then, through the image signal line 304, six parallel image signals (VID1 to VID6)
Are input, these image signals (VID1 to VID
6) is sampled. When a sampling circuit drive signal is input from the data line drive circuit 101 via the sampling circuit drive signal line 306, the image signals sampled for each of the six image signal lines 304 are sequentially applied to the data lines 3. . That is, the data line driving circuit 101 and the sampling circuit 301 are connected to the image signal line 3
The configuration is such that parallel image signals (VID1 to VID6) expanded from the six phases input from 04 are supplied to the data lines 35. In the present embodiment, the data line 35 is set to 1
The method of sequentially selecting the data for each book has been described. For example, the sampling circuits 301 connected to the six adjacent data lines 35 are simultaneously selected and sequentially transferred for each group of the six data lines 35. The method may be used. Data line 3
The selection of 5 may be such that adjacent two, three,..., Five or seven or more are simultaneously selected. Further, the number of phase expansions of the image signal supplied to the data line 35 is not limited to six, but may be five or less if the writing characteristics of the TFT 302 constituting the sampling circuit 301 are good, or if the dot frequency of the image signal is high. For example, the number of phases may be increased to seven or more. On this occasion,
Needless to say, image image input signal lines are required at least for the number of phase expansions of image signals.
【００５６】本実施の形態では特に、各画素に設けられ
たＴＦＴ３０、プリチャージ回路２０１が有するＴＦＴ
２０２及びサンプリング回路３０１が有するＴＦＴ３０
２の下側には夫々遮光層３（後述する）が設けられてい
る。従って、仮にＴＦＴアレイ基板１の側から戻り光等
が入射しても、ＴＦＴ３０、２０２及び３０２に入射す
る以前に、これらに対向する位置に夫々形成された遮光
層３により、この戻り光等は遮光される。このため、Ｔ
ＦＴ３０、２０２及び３０２において光電変換効果によ
り光電流が発生してトランジスタ特性が劣化する事態は
未然に防止され、フリッカーやクロストーク等の画質品
位を著しく損なう不良は発生しない。尚、遮光層３の具
体的な層構成については後述する。In the present embodiment, in particular, the TFT 30 provided in each pixel and the TFT included in the precharge circuit 201
TFT 30 included in 202 and sampling circuit 301
Light-shielding layers 3 (described later) are provided below the respective 2. Therefore, even if return light or the like enters from the side of the TFT array substrate 1, before the light enters the TFTs 30, 202, and 302, the return light or the like is formed by the light-shielding layers 3 formed at positions opposed to these. It is shaded. Therefore, T
In the FTs 30, 202, and 302, a situation in which a photocurrent is generated due to a photoelectric conversion effect and transistor characteristics are degraded is prevented beforehand, and a defect such as flicker or crosstalk that significantly impairs image quality is not generated. The specific layer configuration of the light shielding layer 3 will be described later.
【００５７】また、本実施の形態ではＴＦＴ３０、２０
２及び３０２の少なくともチャネル領域下に形成された
遮光層３は、接地電位のような定電位線と電気的に接続
するようにする。これは、ＴＦＴ３０、２０２及び３０
２の各端子間に不安定な電位差が生じることにより起こ
るトランジスタ特性の変化を防ぐためである。定電位線
としては、例えば、データ線駆動回路１０１や走査線駆
動回路１０４等に供給される正電位或いは負電位の電源
や、対向基板２に対向電極電位を供給する配線と電気的
に接続してもよい。図１に示すように、走査線駆動回路
１０４の負電位の電源等から延設された定電位線５０１
は、画面表示領域の周辺で遮光層３に電気的に接続され
ている。また、画素の蓄積容量を形成するための容量線
３１’へ供給する定電位線５０１と共用してもよい。こ
のような構成を採れば、引き回し配線が１本で済むた
め、周辺回路を作り込むスペースが広がったり、液晶装
置を小型化する際に有利である。また、専用の外部入力
端子を必要としないので、スペースに余裕ができ、実装
部材のコストダウンが図れる。但し、専用の外部入力端
子と配線を設けて、定電位を供給してもよいことは言う
までもない。In this embodiment, the TFTs 30 and 20 are used.
The light-shielding layer 3 formed at least under the channel region of the gate electrodes 2 and 302 is electrically connected to a constant potential line such as a ground potential. This is because TFTs 30, 202 and 30
This is for preventing a change in transistor characteristics caused by the occurrence of an unstable potential difference between the respective terminals of the second transistor. As the constant potential line, for example, a power supply of a positive potential or a negative potential supplied to the data line driving circuit 101, the scanning line driving circuit 104, or the like, or a wiring for supplying a counter electrode potential to the counter substrate 2 is electrically connected. You may. As shown in FIG. 1, a constant potential line 501 extending from a negative potential power source of the scanning line driving circuit 104 or the like.
Are electrically connected to the light shielding layer 3 around the screen display area. Further, it may be shared with the constant potential line 501 supplied to the capacitance line 31 'for forming the storage capacitance of the pixel. With such a configuration, only one wiring is required, which is advantageous when a space for forming a peripheral circuit is widened or when the size of the liquid crystal device is reduced. Further, since a dedicated external input terminal is not required, a sufficient space can be provided, and the cost of the mounting member can be reduced. However, it goes without saying that a constant potential may be supplied by providing a dedicated external input terminal and wiring.
【００５８】更にこのように、プリチャージ回路２０１
やサンプリング回路３０１について、ＴＦＴアレイ基板
１の側からの戻り光に対して遮光が施されているため、
これらの回路を従来のように遮光性のケースに入れられ
たＴＦＴアレイ基板１の周辺部分に配置する必要性はな
くなる。そこで、本実施の形態では図１中斜線領域で示
すように且つ図２及び図３に示すように、プリチャージ
回路２０１及びサンプリング回路３０１は、対向基板２
に形成された遮光性の周辺見切り５３に対向する位置に
おいてＴＦＴアレイ基板１上に設けられている。他方、
データ線駆動回路１０１及び走査線駆動回路１０４は、
液晶層５０に面しないＴＦＴアレイ基板１の狭く細長い
周辺部分上に設けられている。Further, as described above, the precharge circuit 201
And the sampling circuit 301 are shielded from the return light from the TFT array substrate 1 side.
There is no need to arrange these circuits around the TFT array substrate 1 housed in a light-shielding case as in the related art. Therefore, in the present embodiment, as shown by the hatched area in FIG. 1 and as shown in FIGS. 2 and 3, the precharge circuit 201 and the sampling circuit 301
Is provided on the TFT array substrate 1 at a position opposing the light-shielding peripheral partition 53 formed in the TFT array substrate 1. On the other hand,
The data line driving circuit 101 and the scanning line driving circuit 104
It is provided on a narrow and elongated peripheral portion of the TFT array substrate 1 not facing the liquid crystal layer 50.
【００５９】図２及び図３において、ＴＦＴアレイ基板
１の上には、複数の画素電極１１により規定される画面
表示領域（即ち、実際に液晶層５０の配向状態変化によ
り画像が表示される液晶装置の領域）の周囲において両
基板を貼り合わせて液晶層５０を包囲するシール部材の
一例としての光硬化性樹脂からなるシール材５２が、画
面表示領域に沿って設けられている。そして、対向基板
２上における画面表示領域とシール材５２との間には、
遮光性の周辺見切り５３が設けられている。2 and 3, on the TFT array substrate 1, a screen display area defined by a plurality of pixel electrodes 11 (ie, a liquid crystal on which an image is actually displayed due to a change in the alignment state of the liquid crystal layer 50). A seal member 52 made of a photocurable resin is provided along the screen display area as an example of a seal member that surrounds the liquid crystal layer 50 by bonding the two substrates together around the (area of the device). Then, between the screen display area on the counter substrate 2 and the sealing material 52,
A light-shielding peripheral parting 53 is provided.
【００６０】周辺見切り５３は、後に画面表示領域に対
応して開口部が設けられた遮光性のケースにＴＦＴアレ
イ基板１が入れられた場合に、当該画面表示領域が製造
誤差等により当該ケースの開口の縁に隠れてしまわない
ように、即ち、例えばＴＦＴアレイ基板１のケースに対
する数百μｍ程度のずれを許容するように、画面表示領
域の周囲に５００μｍ以上の幅を持つ帯状の遮光性材料
から形成されたものである。このような遮光性の周辺見
切り５３は、例えば、Ｃｒ（クロム）、Ｎｉ（ニッケ
ル）、Ａｌ（アルミニウム）などの金属材料を用いたス
パッタリング、フォトリソグラフィ及びエッチングによ
り対向基板２に形成される。或いは、カーボンやＴｉ
（チタン）をフォトレジストに分散した樹脂ブラックな
どの材料から形成される。When the TFT array substrate 1 is later placed in a light-shielding case provided with an opening corresponding to the screen display area, the peripheral parting 53 may cause the screen display area to be out of the case due to a manufacturing error or the like. A strip-shaped light-shielding material having a width of 500 μm or more around the screen display area so as not to be hidden by the edge of the opening, that is, to allow a shift of about several hundred μm with respect to the case of the TFT array substrate 1, for example. It is formed from Such a light-shielding peripheral partition 53 is formed on the opposing substrate 2 by sputtering, photolithography, and etching using a metal material such as Cr (chromium), Ni (nickel), or Al (aluminum). Alternatively, carbon or Ti
It is formed from a material such as resin black in which (titanium) is dispersed in a photoresist.
【００６１】シール材５２の外側の領域には、画面表示
領域の下辺に沿ってデータ線駆動回路１０１及び実装端
子１０２が設けられており、画面表示領域の左右の２辺
に沿って走査線駆動回路１０４が設けられている。更に
画面表示領域の上辺には、画面表示領域の両側に設けら
れた走査線駆動回路１０４間をつなぐための複数の配線
１０５が設けられている。また、対向基板２のコーナー
部の少なくとも一箇所において、ＴＦＴアレイ基板１と
対向基板２との間で電気的導通をとるための導通材から
なる銀点１０６が設けられている。そして、シール材５
２とほぼ同じ輪郭を持つ対向基板２が当該シール材５２
によりＴＦＴアレイ基板１に固着されている。The data line driving circuit 101 and the mounting terminals 102 are provided along the lower side of the screen display area in the area outside the seal material 52, and the scanning line driving circuit is provided along the left and right sides of the screen display area. A circuit 104 is provided. Further, a plurality of wirings 105 for connecting the scanning line driving circuits 104 provided on both sides of the screen display area are provided on an upper side of the screen display area. At least one corner of the counter substrate 2 is provided with a silver dot 106 made of a conductive material for establishing electrical conduction between the TFT array substrate 1 and the counter substrate 2. And sealing material 5
The counter substrate 2 having substantially the same contour as the sealing material 52
To the TFT array substrate 1.
【００６２】プリチャージ回路２０１及びサンプリング
回路３０１は、基本的に交流駆動の回路である。このた
め、シール材５２により包囲され両基板間に挟持された
液晶層５０に面するＴＦＴアレイ基板１部分にこれらの
プリチャージ回路２０１及びサンプリング回路３０１を
設けても、直流電圧印加による液晶層５０の劣化という
問題は生じない。これに対して、データ線駆動回路１０
１及び走査線駆動回路１０４は、液晶層５０に面するこ
とのないＴＦＴアレイ基板１の周辺部分に設けられてい
る。従って、液晶層５０に、特に直流駆動されるデータ
線駆動回路１０１や走査線駆動回路１０４からの直流電
圧成分が、漏れ込んで印加されることを未然に防止でき
る。The precharge circuit 201 and the sampling circuit 301 are basically AC driven circuits. Therefore, even if the precharge circuit 201 and the sampling circuit 301 are provided in the portion of the TFT array substrate 1 facing the liquid crystal layer 50 surrounded by the sealing material 52 and sandwiched between the two substrates, the liquid crystal layer 50 is not There is no problem of deterioration. On the other hand, the data line driving circuit 10
1 and the scanning line driving circuit 104 are provided on the periphery of the TFT array substrate 1 which does not face the liquid crystal layer 50. Therefore, it is possible to prevent a DC voltage component from the data line driving circuit 101 and the scanning line driving circuit 104, which are DC-driven in particular, from leaking and being applied to the liquid crystal layer 50 beforehand.
【００６３】このように周辺見切り５３下に、プリチャ
ージ回路２０１及びサンプリング回路３０１を設けるこ
とで、走査線駆動回路１０４やデータ線駆動回路１０１
をＴＦＴアレイ基板１の周辺部分に余裕を持って形成す
ることができ、特定の仕様に沿うようにこれらの周辺回
路を設計することが容易になる。また、言わばデッドス
ペースである周辺見切り５３下に、プリチャージ回路２
０１やサンプリング回路３０１を設けることで、液晶装
置２００における有効表示面積の減少を招くこともな
い。By providing the precharge circuit 201 and the sampling circuit 301 below the peripheral parting 53, the scanning line driving circuit 104 and the data line driving circuit 101 are provided.
Can be formed with a margin in the peripheral portion of the TFT array substrate 1, and it becomes easy to design these peripheral circuits so as to meet specific specifications. In addition, the precharge circuit 2 is located below the peripheral parting 53 which is a so-called dead space.
By providing the sampling circuit 301 and the sampling circuit 301, the effective display area of the liquid crystal device 200 is not reduced.
【００６４】そして一方で、周辺見切り５３は遮光性で
あるので、対向基板２の側から入射する投射光等に対す
る遮光手段をプリチャージ回路２０１やサンプリング回
路３０１（即ち、ＴＦＴ２０２及び３０２）の上に別途
設ける必要は無い。他方で、遮光層がプリチャージ回路
２０１やサンプリング回路３０１（即ち、ＴＦＴ２０２
及び３０２）の少なくともチャネル領域下に設けられて
いるので、ＴＦＴアレイ基板１の側から入射する戻り光
等をプリチャージ回路２０１やサンプリング回路３０１
（即ち、ＴＦＴ２０２及び３０２）に届く前に遮光でき
る。これにより、プリチャージ回路２０１のＴＦＴ２０
２、或いはサンプリング回路３０１のＴＦＴ３０２の少
なくともチャネル領域に光が照射されることがないの
で、この領域において光電変換効果により光電流が発生
し、ＴＦＴ２０２、３０２のトランジスタ特性は劣化す
ることがない。従って、本実施の形態は、液晶装置のど
ちらの側から光が入射しようとも、確実に遮光できると
いう長所があり、フリッカーやクロストーク等の画質品
位を著しく低下させる不良をなくすことができる。On the other hand, since the peripheral parting 53 is light-shielding, light-shielding means for projecting light or the like incident from the counter substrate 2 is provided on the precharge circuit 201 and the sampling circuit 301 (ie, the TFTs 202 and 302). There is no need to provide it separately. On the other hand, the light shielding layer serves as the precharge circuit 201 or the sampling circuit 301 (that is, the TFT 202).
And 302) at least below the channel region, so that the return light or the like incident from the side of the TFT array substrate 1
(That is, light can be shielded before reaching the TFTs 202 and 302). Thereby, the TFT 20 of the precharge circuit 201
2, or at least the channel region of the TFT 302 of the sampling circuit 301 is not irradiated with light. Therefore, a photocurrent is generated by a photoelectric conversion effect in this region, and the transistor characteristics of the TFTs 202 and 302 are not deteriorated. Therefore, the present embodiment has an advantage that light can be reliably blocked no matter which side of the liquid crystal device is incident on the liquid crystal device, and it is possible to eliminate defects such as flicker and crosstalk that significantly degrade image quality.
【００６５】加えて、シール材５２に面するＴＦＴアレ
イ基板１部分にプリチャージ回路２０１やサンプリング
回路３０１を形成する訳ではないので、これらの回路を
構成するＴＦＴ２０２及び３０２をシール材５２に混入
されたスペーサにより破壊する恐れはなく、更に、シー
ル材５２を光硬化させる工程で両基板側から光を十分に
照射できる。In addition, since the precharge circuit 201 and the sampling circuit 301 are not formed in the portion of the TFT array substrate 1 facing the sealing material 52, the TFTs 202 and 302 constituting these circuits are mixed in the sealing material 52. There is no risk of destruction by the spacers, and furthermore, light can be sufficiently irradiated from both substrate sides in the step of photo-curing the sealing material 52.
【００６６】図１に示したように本実施の形態では、複
数のデータ線３５は、画面表示領域の下辺にある一端か
ら画像信号が供給され、他方の側にある他端からプリチ
ャージ信号が供給される。従って、プリチャージ回路２
０１を、画像信号を供給するためのデータ線駆動回路１
０１及びサンプリング回路３０１と画面表示領域を挟ん
で反対の側に設けることができ、周辺見切り５３下のス
ペースをバランス良く有効に利用できる。As shown in FIG. 1, in this embodiment, the plurality of data lines 35 are supplied with an image signal from one end on the lower side of the screen display area and a precharge signal from the other end on the other side. Supplied. Therefore, the precharge circuit 2
01 is a data line driving circuit 1 for supplying an image signal.
01 and the sampling circuit 301 can be provided on the opposite side of the screen display area, and the space below the peripheral partition 53 can be effectively used in a well-balanced manner.
【００６７】次に、プリチャージ回路２０１及びサンプ
リング回路３０１を構成するＴＦＴ２０２及び３０２の
具体的な回路構成について図４及び図５を参照して夫々
説明する。尚、図４は、プリチャージ回路２０１のＴＦ
Ｔ２０２を構成する各種のＴＦＴを示す回路図であり、
図５は、サンプリング回路３０１のＴＦＴ３０２を構成
する各種のＴＦＴを示す回路図である。Next, a specific circuit configuration of the TFTs 202 and 302 constituting the precharge circuit 201 and the sampling circuit 301 will be described with reference to FIGS. 4 and 5, respectively. FIG. 4 shows the TF of the precharge circuit 201.
FIG. 4 is a circuit diagram showing various TFTs constituting T202;
FIG. 5 is a circuit diagram showing various TFTs constituting the TFT 302 of the sampling circuit 301.
【００６８】図４（１）に示すようにプリチャージ回路
２０１のＴＦＴ２０２（図１参照）は、Ｎチャネル型Ｔ
ＦＴ２０２ａから構成されてもよいし、図４（２）に示
すようにＰチャネル型ＴＦＴ２０２ｂから構成されても
よいし、図４（３）に示すようにＮチャネル型ＴＦＴ及
びＰチャネル型ＴＦＴから成る相補型ＴＦＴ２０２ｃか
ら構成されてもよい。なお、図４（１）から図４（３）
において、図１に示したプリチャージ回路駆動信号線２
０６を介して入力されるプリチャージ回路駆動信号２０
６ａ、２０６ｂは、ゲート電圧として各ＴＦＴ２０２ａ
〜２０２ｃに入力される。同じく図１に示したプリチャ
ージ信号線２０４を介して入力されるプリチャージ信号
ＮＲＳは、ソース電圧として各ＴＦＴ２０２ａ〜２０２
ｃに入力される。Ｎチャネル型ＴＦＴ２０２ａにゲート
電圧として印加されるプリチャージ回路駆動信号２０６
ａと、Ｐチャネル型ＴＦＴ２０２ｂにゲート電圧として
印加されるプリチャージ回路駆動信号２０６ｂとは、相
互に反転信号である。従って、プリチャージ回路２０１
を相補型ＴＦＴ２０２ｃで構成する場合には、プリチャ
ージ回路駆動信号線２０６が少なくとも２本以上必要と
なる。このようにプリチャージ回路駆動信号線２０６が
２本以上になる場合、画面表示領域の一方の側に集中し
て配線してもよいし、プリチャージ信号線２０４と組み
合わせて、画面表示領域の両側から配線してもよい。或
いは、例えば、相補型ＴＦＴ２０２ｃの手前でプリチャ
ージ回路駆動信号２０６ａをインバータにより反転させ
て、プリチャージ回路駆動信号２０６ｂを形成してもよ
い。As shown in FIG. 4A, the TFT 202 (see FIG. 1) of the precharge circuit 201 is an N-channel type TFT.
It may be composed of an FT 202a, may be composed of a P-channel TFT 202b as shown in FIG. 4 (2), or may be composed of an N-channel TFT and a P-channel TFT as shown in FIG. 4 (3). It may be composed of a complementary TFT 202c. 4 (1) to 4 (3)
In FIG. 1, the precharge circuit drive signal line 2 shown in FIG.
Precharge circuit drive signal 20 input through
6a and 206b are each a TFT 202a as a gate voltage.
To 202c. The precharge signal NRS input via the precharge signal line 204 also shown in FIG.
c. Precharge circuit drive signal 206 applied as gate voltage to N-channel TFT 202a
a and the precharge circuit drive signal 206b applied as a gate voltage to the P-channel type TFT 202b are mutually inverted signals. Therefore, the precharge circuit 201
Is composed of complementary TFTs 202c, at least two or more precharge circuit drive signal lines 206 are required. When the number of the precharge circuit drive signal lines 206 is two or more as described above, wiring may be concentrated on one side of the screen display area, or in combination with the precharge signal line 204, on both sides of the screen display area. May be wired. Alternatively, for example, the precharge circuit drive signal 206a may be inverted by an inverter before the complementary TFT 202c to form the precharge circuit drive signal 206b.
【００６９】図５（１）に示すようにサンプリング回路
３０１のＴＦＴ３０２（図１参照）は、Ｎチャネル型Ｔ
ＦＴ３０２Ａから構成されてもよいし、図５（２）に示
すようにＰチャネル型ＴＦＴ３０２Ｂから構成されても
よいし、図５（３）に示すように相補型ＴＦＴ３０２Ｃ
から構成されてもよい。なお、図５（１）から図５
（３）において、図１に示した画像信号線３０４を介し
て入力される画像信号ＶＩＤは、ソース電圧として各Ｔ
ＦＴ３０２ａ〜３０２ｃに入力される。同じく図１に示
したデータ線駆動回路１０１からサンプリング回路駆動
信号線３０６を介して入力されるサンプリング回路駆動
信号３０６ａ、３０６ｂは、ゲート電圧として各ＴＦＴ
３０２ａ〜３０２ｃに入力される。また、サンプリング
回路３０１においても、前述のプリチャージ回路２０１
の場合と同様に、Ｎチャネル型ＴＦＴ３０２ａにゲート
電圧として印加されるサンプリング回路駆動信号３０６
ａと、Ｐチャネル型ＴＦＴ３０２Ｂにゲート電圧として
印加されるサンプリング回路駆動信号３０６ｂとは、相
互に反転信号である。従って、サンプリング回路３０１
を相補型ＴＦＴ３０２Ｃで構成する場合には、サンプリ
ング回路駆動信号３０６ａ、３０６ｂ用のサンプリング
回路駆動信号線３０６が少なくとも２本以上必要とな
る。As shown in FIG. 5A, the TFT 302 (see FIG. 1) of the sampling circuit 301 is an N-channel type TFT.
It may be composed of an FT 302A, a P-channel TFT 302B as shown in FIG. 5B, or a complementary TFT 302C as shown in FIG.
May be configured. It should be noted that FIG.
In (3), the image signal VID input via the image signal line 304 shown in FIG.
Input to FTs 302a to 302c. Similarly, sampling circuit drive signals 306a and 306b input from the data line drive circuit 101 shown in FIG. 1 via the sampling circuit drive signal line 306 are used as gate voltages for each TFT.
302a to 302c. Also, in the sampling circuit 301, the precharge circuit 201 described above is used.
As in the case of (1), the sampling circuit drive signal 306 applied as a gate voltage to the N-channel TFT 302a
a and the sampling circuit drive signal 306b applied as a gate voltage to the P-channel TFT 302B are mutually inverted signals. Therefore, the sampling circuit 301
Is composed of complementary TFTs 302C, at least two or more sampling circuit drive signal lines 306 for the sampling circuit drive signals 306a and 306b are required.
【００７０】（液晶装置の構成）次に、液晶装置２００
が含む液晶装置部分の具体的構成について図６から図８
を参照して説明する。ここに、図７は図１において円で
囲まれたＤの領域を拡大した平面図であり、図６は図７
におけるＴＦＴ３０のＡ−Ａ’に沿った断面図と、プリ
チャージ回路２０１のＴＦＴ２０２のＢ−Ｂ’に沿った
断面図を表している。尚、図６においては、各層や各部
材を図面上で認識可能な程度の大きさとするため、各層
や各部材毎に縮尺を異ならしめてある。(Structure of Liquid Crystal Device) Next, the liquid crystal device 200
FIGS. 6 to 8 show a specific configuration of a liquid crystal device portion included in FIG.
This will be described with reference to FIG. 7 is an enlarged plan view of a region D surrounded by a circle in FIG. 1, and FIG.
2 shows a cross-sectional view taken along line AA ′ of the TFT 30 and a cross-sectional view taken along line BB ′ of the TFT 202 of the precharge circuit 201. In FIG. 6, the scale of each layer and each member is different for each layer and each member in order to make the size recognizable in the drawing.
【００７１】図６の断面図において、液晶装置２００
は、各画素に設けられるＴＦＴ３０部分において、ＴＦ
Ｔアレイ基板１並びにその上に積層された遮光層３、第
１層間絶縁層４１、半導体層３２、ゲート絶縁層３３、
走査線３１（ゲート電極）、第２層間絶縁層４２、デー
タ線３５（ソース電極）、第３層間絶縁層４３、画素電
極１１及び配向膜１２を備えている。液晶装置２００は
また、例えばガラス基板から成る対向基板２並びにその
上に積層された共通電極２１、配向膜２２及び第２遮光
層２３を備えている。液晶装置２００は更に、これらの
両基板間に挟持された液晶層５０を備えている。In the sectional view of FIG.
Represents TF in the portion of the TFT 30 provided for each pixel.
T array substrate 1 and light-shielding layer 3 laminated thereon, first interlayer insulating layer 41, semiconductor layer 32, gate insulating layer 33,
It includes a scanning line 31 (gate electrode), a second interlayer insulating layer 42, a data line 35 (source electrode), a third interlayer insulating layer 43, a pixel electrode 11, and an alignment film 12. The liquid crystal device 200 further includes a counter substrate 2 made of, for example, a glass substrate, and a common electrode 21, an alignment film 22, and a second light-shielding layer 23 laminated thereon. The liquid crystal device 200 further includes a liquid crystal layer 50 sandwiched between these two substrates.
【００７２】ここでは先ず、これらの層のうち、ＴＦＴ
３０を除く各層の構成について順に説明する。Here, first, of these layers, the TFT
The configuration of each layer except for 30 will be described in order.
【００７３】ＴＦＴ３０に夫々対向する位置においてＴ
ＦＴアレイ基板１上には、遮光層３が夫々設けられてい
る。 遮光層３は、Ｔｉ（チタン）、Ｃｒ（クロム）、
Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブ
デン）及びＰｄ（鉛）等の少なくとも一つを含む金属、
或いは金属シリサイド（例えば、タングステンシリサイ
ドＷＳｉ）等の金属合金からなる。遮光膜３を高融点金
属シリサイドから構成すると、即ち、シリコンを遮光層
３の材料に含ませると、シリコンを含んでなるＴＦＴア
レイ基板１や第１層間絶縁層４１との熱的相性が良くな
る。At positions opposing the TFTs 30, T
Light shielding layers 3 are provided on the FT array substrate 1 respectively. The light shielding layer 3 is made of Ti (titanium), Cr (chromium),
A metal containing at least one of W (tungsten), Ta (tantalum), Mo (molybdenum), and Pd (lead);
Alternatively, it is made of a metal alloy such as metal silicide (for example, tungsten silicide WSi). When the light-shielding film 3 is made of a refractory metal silicide, that is, when silicon is included in the material of the light-shielding layer 3, thermal compatibility with the TFT array substrate 1 and the first interlayer insulating layer 41 containing silicon is improved. .
【００７４】また、遮光層３は、図７に示すようにコン
タクトホール５０３を介して定電位線５０１を経て、接
地されているか又は定電位源に接続されている。定電位
線５０１としては、データ線駆動回路１０１や走査線駆
動回路１０４等の周辺回路に供給される電源等の配線を
延設するとよい。このため、遮光層３の電位が変化する
ことにより、ＴＦＴ３０のスイッチング特性等に悪影響
を及ぼすことがない。例えば、遮光層３は接地されても
よいし、或いは共通電極２１に接続されて共通電極２１
の電位にされてもよい。但し、遮光層３は電気的に浮遊
していてもよい。また遮光層３を後述の蓄積容量（図６
参照）用の配線として使用することも可能である。The light shielding layer 3 is grounded or connected to a constant potential source via a constant potential line 501 via a contact hole 503 as shown in FIG. As the constant potential line 501, wiring such as a power supply supplied to peripheral circuits such as the data line driving circuit 101 and the scanning line driving circuit 104 is preferably extended. Therefore, a change in the potential of the light shielding layer 3 does not adversely affect the switching characteristics and the like of the TFT 30. For example, the light shielding layer 3 may be grounded, or may be connected to the common electrode 21 to
May be applied. However, the light shielding layer 3 may be electrically floating. Further, the light-shielding layer 3 is connected to a storage capacitor (see FIG.
(See Reference).
【００７５】更に、遮光層３と複数のＴＦＴ３０との間
には、第１層間絶縁層４１が設けられている。第１層間
絶縁層４１は、例えば、ＮＳＧ（ノンドープシリケート
ガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ
（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシ
リケートガラス）などのシリケートガラス膜、窒化シリ
コン膜や酸化シリコン膜等からなり、ＴＦＴ３０を構成
する半導体層３２を遮光層３から電気的絶縁するために
設けられるものである。更に、第１層間絶縁層４１は、
ＴＦＴアレイ基板１の全面に形成されることにより、Ｔ
ＦＴ３０のための下地膜としての機能をも有する。即
ち、ＴＦＴアレイ基板１の表面の研磨時における荒れ
や、洗浄後に残る汚れ等でＴＦＴ３０の特性の劣化を防
止する機能を有する。Further, a first interlayer insulating layer 41 is provided between the light shielding layer 3 and the plurality of TFTs 30. The first interlayer insulating layer 41 is made of, for example, NSG (non-doped silicate glass), PSG (phosphorus silicate glass), BSG
(Borosilicate glass), a silicate glass film such as BPSG (boron phosphorus silicate glass), a silicon nitride film, a silicon oxide film, and the like. Things. Further, the first interlayer insulating layer 41 includes:
By being formed on the entire surface of the TFT array substrate 1, T
It also has a function as a base film for the FT 30. In other words, it has a function of preventing deterioration of the characteristics of the TFT 30 due to roughening of the surface of the TFT array substrate 1 during polishing, dirt remaining after washing, and the like.
【００７６】第２層間絶縁層４２及び第３層間絶縁層４
３は夫々、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシ
リケートガラス膜、窒化シリコン膜や酸化シリコン膜等
からなる。Second interlayer insulating layer 42 and third interlayer insulating layer 4
Numeral 3 comprises a silicate glass film such as NSG, PSG, BSG, BPSG, etc., a silicon nitride film, a silicon oxide film or the like.
【００７７】画素電極１１は例えば、ＩＴＯ膜（インジ
ウム・ティン・オキサイド膜）などの透明導電性薄膜か
らなる。尚、当該液晶装置２００を反射型の液晶装置に
用いる場合には、Ａｌ等の反射率の高い不透明な材料か
ら画素電極１１を形成してもよい。The pixel electrode 11 is made of, for example, a transparent conductive thin film such as an ITO film (indium tin oxide film). When the liquid crystal device 200 is used for a reflection type liquid crystal device, the pixel electrode 11 may be formed from an opaque material having a high reflectance such as Al.
【００７８】配向膜１２は例えば、ポリイミド薄膜など
の有機薄膜からなり、所定のプレティルト角を持つよう
に且つ所定方向でラビング処理が施されている。The alignment film 12 is made of, for example, an organic thin film such as a polyimide thin film, and is subjected to a rubbing treatment so as to have a predetermined pretilt angle and in a predetermined direction.
【００７９】共通電極２１は、対向基板２の全面に渡っ
てＩＴＯ膜等から形成されている。The common electrode 21 is formed of an ITO film or the like over the entire surface of the counter substrate 2.
【００８０】配向膜２２は、例えば、ポリイミド薄膜な
どの有機薄膜からなり、所定のプレティルト角を持つよ
うに且つ所定方向でラビング処理が施されている。The alignment film 22 is made of, for example, an organic thin film such as a polyimide thin film, and is subjected to a rubbing treatment so as to have a predetermined pretilt angle and in a predetermined direction.
【００８１】第２遮光層２３は、ＴＦＴ３０に対向する
所定領域にＣｒやＮｉなどの金属材料やカーボンやＴｉ
をフォトレジストに分散した樹脂ブラックなどの材料か
ら形成されている。第２遮光層２３は、ＴＦＴ３０の半
導体層３２に対する遮光の他に、コントラストの向上、
色材の混色防止などの機能を有する。The second light-shielding layer 23 is provided in a predetermined region facing the TFT 30 in a metal material such as Cr or Ni, carbon or Ti.
Is formed from a material such as resin black in which is dispersed in a photoresist. The second light-shielding layer 23 not only shields the semiconductor layer 32 of the TFT 30 but also improves the contrast,
It has a function of preventing color mixing of coloring materials.
【００８２】液晶層５０は、画素電極１１と共通電極２
１とが対面するように配置されたＴＦＴアレイ基板１と
対向基板２との間において、シール材５２（図２及び図
３参照）により囲まれた空間に液晶が真空吸引等により
封入されることにより形成される。液晶層５０は、画素
電極１１からの電界が印加されていない状態で配向膜１
２及び２２により所定の配向状態を採る。液晶層５０
は、例えば一種又は数種類のネマティック液晶を混合し
た液晶からなる。シール材５２は、二つの基板１及び２
をそれらの周辺で貼り合わせるための、例えば光硬化性
樹脂や熱硬化性樹脂からなる接着剤であり、両基板間の
距離を所定値とするためのスペーサが混入されている。The liquid crystal layer 50 includes the pixel electrode 11 and the common electrode 2
Liquid crystal is sealed by vacuum suction or the like in a space surrounded by a sealing material 52 (see FIGS. 2 and 3) between the TFT array substrate 1 and the opposing substrate 2 which are disposed so as to face each other. Formed by The liquid crystal layer 50 holds the alignment film 1 in a state where no electric field from the pixel electrode 11 is applied.
A predetermined orientation state is taken by 2 and 22. Liquid crystal layer 50
Is composed of, for example, a liquid crystal in which one or several kinds of nematic liquid crystals are mixed. The sealing material 52 includes two substrates 1 and 2
Are bonded to each other at the periphery thereof, for example, an adhesive made of a photo-curable resin or a thermo-curable resin, and a spacer for mixing the distance between the two substrates to a predetermined value is mixed.
【００８３】次に、ＴＦＴ３０に係る各層の構成につい
て順に説明する。Next, the structure of each layer of the TFT 30 will be described in order.
【００８４】ＴＦＴ３０は、走査線３１（ゲート電
極）、走査線３１からの電界によりチャネルが形成され
る半導体層３２、走査線３１と半導体層３２とを絶縁す
るゲート絶縁層３３、半導体層３２に形成されたソース
領域３４、データ線３５（ソース電極）、及び半導体層
３２に形成されたドレイン領域３６を備えている。ドレ
イン領域３６には、複数の画素電極１１のうちの対応す
る一つが接続されている。ソース領域３４及びドレイン
領域３６は後述のように、半導体層３２に対し、Ｎ型又
はＰ型のＴＦＴを形成するかに応じて所定濃度のＮ型用
又はＰ型用のドーパントをドープすることにより形成さ
れている。Ｎ型チャネルのＴＦＴは、動作速度が速いと
いう利点があり、画素のスイッチング素子であるＴＦＴ
３０として用いられることが多い。The TFT 30 includes a scan line 31 (gate electrode), a semiconductor layer 32 in which a channel is formed by an electric field from the scan line 31, a gate insulating layer 33 that insulates the scan line 31 from the semiconductor layer 32, and a semiconductor layer 32. It has a source region 34 formed, a data line 35 (source electrode), and a drain region 36 formed in the semiconductor layer 32. A corresponding one of the plurality of pixel electrodes 11 is connected to the drain region 36. The source region 34 and the drain region 36 are formed by doping the semiconductor layer 32 with a predetermined concentration of N-type or P-type dopant depending on whether an N-type or P-type TFT is formed, as described later. Is formed. The N-type channel TFT has an advantage that the operation speed is high, and the TFT which is a pixel switching element
Often used as 30.
【００８５】ＴＦＴ３０は、好ましくはＬＤＤ構造を持
つ。但し、ＴＦＴ３０は、ＬＤＤ構造における低濃度の
ソース・ドレイン領域にイオン注入を行わないオフセッ
ト構造を持ってもよいし、ゲート電極３１をマスクとし
て自己整合的にソース領域３４及びドレイン領域３６を
形成してもよい。セルフアライン型のＴＦＴであっても
よい。また、本実施の形態では、ＴＦＴ３０をシングル
ゲート構造で示したが、ソース領域３４とドレイン領域
３６の間にゲート電極３１を２個直列に配設したデュア
ルゲート構造でもよいし、ゲート電極３１を３個以上配
設してもよい。このような構造を採れば、ＴＦＴ３０の
オフ時のリーク電流が低減されるため、画質品位の劣化
を引き起こすことがない。The TFT 30 preferably has an LDD structure. However, the TFT 30 may have an offset structure in which ions are not implanted into the low-concentration source / drain regions in the LDD structure, or form the source region 34 and the drain region 36 in a self-aligned manner using the gate electrode 31 as a mask. You may. It may be a self-aligned TFT. In the present embodiment, the TFT 30 has a single gate structure. However, the TFT 30 may have a dual gate structure in which two gate electrodes 31 are arranged in series between the source region 34 and the drain region 36. You may arrange three or more. With such a structure, the leakage current when the TFT 30 is turned off is reduced, so that the image quality does not deteriorate.
【００８６】走査線３１（ゲート電極）は、好ましくは
ポリシリコン膜から形成される。或いは、ＷやＭｏ等の
高融点金属膜又は金属シリサイド膜から形成されてもよ
い。この場合、走査線３１（ゲート電極）を、第２遮光
層２３が覆う領域の一部又は全部に対応する遮光膜とし
て配置すれば、金属膜や金属シリサイド膜の持つ遮光性
により、第２遮光層２３の一部又は全部を省略すること
も可能となる。この場合特に、対向基板２とＴＦＴアレ
イ基板１との貼り合わせずれによる画素開口率の低下を
防ぐことが出来る利点がある。The scanning lines 31 (gate electrodes) are preferably formed from a polysilicon film. Alternatively, it may be formed from a refractory metal film such as W or Mo or a metal silicide film. In this case, if the scanning line 31 (gate electrode) is arranged as a light-shielding film corresponding to a part or the whole of the area covered by the second light-shielding layer 23, the second light-shielding property of the metal film or the metal silicide film is obtained. Some or all of the layer 23 can be omitted. In this case, in particular, there is an advantage that the pixel aperture ratio can be prevented from lowering due to misalignment between the opposing substrate 2 and the TFT array substrate 1.
【００８７】ゲート絶縁層３３は、比較的薄い厚さの熱
酸化膜からなる。尚、８インチ以上の大型基板を使用す
る場合、熱による基板のそりを防止するために、熱酸化
時間を短くして、熱酸化膜を薄くし、この熱酸化膜上に
高温酸化シリコン膜（ＨＴＯ膜）や窒化シリコン膜をＣ
ＶＤ法等で堆積して、２層以上の多層ゲート絶縁膜構造
を形成してもよい。The gate insulating layer 33 is made of a relatively thin thermal oxide film. When a large substrate of 8 inches or more is used, the thermal oxidation time is shortened, the thermal oxide film is thinned, and a high-temperature silicon oxide film ( HTO film) and silicon nitride film
Deposition may be performed by a VD method or the like to form a multilayer gate insulating film structure of two or more layers.
【００８８】一般にチャネルが形成される半導体層３２
は、光が入射するとポリシリコン膜が有する光電変換効
果により光電流が発生してしまいＴＦＴ３０のトランジ
スタ特性が劣化するが、本実施の形態では、対向基板２
側からの投射光等の光に対しては、対向基板２に各ＴＦ
Ｔ３０に夫々対向する位置に複数の第２遮光層２３が形
成されているので、投射された入射光が半導体層３２の
少なくともチャネル領域に入射することが防止される。
ところで、対向基板２上に形成される第２遮光層２３を
ＴＦＴアレイ基板１上に形成してもよい。この場合、デ
ータ線３５と画素電極１１との間にそれぞれ絶縁膜を介
してＴｉ（チタン）等を形成すれば、対向基板２上の第
２遮光層２３は省略できる。従って、対向基板２とＴＦ
Ｔアレイ基板１との組立時のアライメント精度を考慮す
る必要がないため、透過率のばらつきがない液晶装置を
提供できる。Generally, a semiconductor layer 32 in which a channel is formed
Is that when light enters, a photocurrent is generated due to the photoelectric conversion effect of the polysilicon film, and the transistor characteristics of the TFT 30 are deteriorated.
For the light such as the projection light from the side, each TF
Since the plurality of second light-blocking layers 23 are formed at positions facing the respective T30, the projected incident light is prevented from entering at least the channel region of the semiconductor layer 32.
Incidentally, the second light-shielding layer 23 formed on the counter substrate 2 may be formed on the TFT array substrate 1. In this case, if Ti (titanium) or the like is formed between the data line 35 and the pixel electrode 11 via an insulating film, the second light shielding layer 23 on the counter substrate 2 can be omitted. Therefore, the counter substrate 2 and the TF
Since there is no need to consider the alignment accuracy when assembling with the T-array substrate 1, it is possible to provide a liquid crystal device having no variation in transmittance.
【００８９】データ線３５（ソース電極）は、画素電極
１１と同様にＩＴＯ膜等の透明導電性薄膜から形成して
もよい。或いは、Ａｌ等の低抵抗金属や金属シリサイド
等から形成してもよい。The data line 35 (source electrode) may be formed of a transparent conductive thin film such as an ITO film as in the case of the pixel electrode 11. Alternatively, it may be formed from a low-resistance metal such as Al or a metal silicide.
【００９０】更にこれに加えて又は代えて、走査線３１
の一部からなるＴＦＴ３０のゲート電極を上側から覆う
ようにデータ線３５（ソース電極）をＡｌ等の不透明な
金属薄膜から形成すれば、第２遮光層２３と共に又は単
独で、半導体層３２の少なくともチャネル領域への入射
光（即ち、図６で上側からの光）の照射を効果的に防ぐ
ことが出来る。ここで、データ線３５は、ＴＦＴ３０に
おいて、少なくとも半導体層３２のチャネル領域とソー
ス・ドレイン領域３４及び３６との接合部と、これらの
下方に配設される遮光層３を覆うように形成するとよ
い。これは、対向基板２側から入射した光が、遮光層３
の表面で反射して、チャネル領域を照射するのを防ぐた
めである。他方、ＴＦＴアレイ基板１側からの戻り光等
の光に対しては、ＴＦＴアレイ基板１に各ＴＦＴ３０に
夫々対向する位置に複数の遮光層３が形成されているの
で、戻り光等が半導体層３２の少なくともチャネル領域
に入射することが防止される。In addition to or instead of this, the scanning line 31
If the data line 35 (source electrode) is formed from an opaque metal thin film such as Al so as to cover the gate electrode of the TFT 30 composed of a part of the semiconductor layer 32 from above, at least the semiconductor layer 32 may be used together with the second light shielding layer 23 or alone. Irradiation of incident light (that is, light from above in FIG. 6) to the channel region can be effectively prevented. Here, the data line 35 may be formed so as to cover at least the junction between the channel region of the semiconductor layer 32 and the source / drain regions 34 and 36 and the light-shielding layer 3 disposed below the junction in the TFT 30. . This is because light incident from the counter substrate 2 side is
This is to prevent the channel region from being reflected and reflected to the channel region. On the other hand, with respect to light such as return light from the TFT array substrate 1 side, since a plurality of light shielding layers 3 are formed on the TFT array substrate 1 at positions opposed to the respective TFTs 30, the return light etc. 32 is prevented from entering at least the channel region.
【００９１】また、第２層間絶縁層４２には、ソース領
域３４へ通じるコンタクトホール３７及びドレイン領域
３６へ通じるコンタクトホール３８が夫々形成されてい
る。このソース領域３４へのコンタクトホール３７を介
して、データ線３５（ソース電極）はソース領域３４に
電気的接続される。更に、第３層間絶縁層４３には、ド
レイン領域３６へのコンタクトホール３８が形成されて
いる。このドレイン領域３６へのコンタクトホール３８
を介して、画素電極１１はドレイン領域３６に電気的接
続される。前述の画素電極１１は、このように構成され
た第３層間絶縁層４３の上面に設けられている。In the second interlayer insulating layer 42, a contact hole 37 leading to the source region 34 and a contact hole 38 leading to the drain region 36 are respectively formed. The data line 35 (source electrode) is electrically connected to the source region 34 via a contact hole 37 to the source region 34. Further, a contact hole 38 to the drain region 36 is formed in the third interlayer insulating layer 43. Contact hole 38 to this drain region 36
, The pixel electrode 11 is electrically connected to the drain region 36. The above-described pixel electrode 11 is provided on the upper surface of the third interlayer insulating layer 43 configured as described above.
【００９２】ここで、図７の平面図に示すように、以上
のように構成された画素電極１１は、ＴＦＴアレイ基板
１上にマトリクス状に配列され、各画素電極１１に隣接
してＴＦＴ３０が設けられており、また画素電極１１の
縦横の境界に夫々沿ってデータ線３５（ソース電極）及
び走査線３１（ゲート電極）が設けられている。また、
遮光層３がＴＦＴ３０のチャネル部分等を下から覆って
いるのが分かる。図７において、Ｃ方向に位置する走査
線駆動回路１０４の負電位の電源から延設された定電位
線５０１は、画面表示領域の直近まで配設される。ここ
で、遮光層３とコンタクトホール５０３を介して電気的
に接続される。遮光層３は、走査線３１に沿って平行に
その下方に配設される。また、プリチャージ回路２０１
のＴＦＴ２０２の少なくとも半導体層３２”のチャネル
領域下を覆うように遮光層３”が形成され、画面表示領
域の一方端から反対側の端まで、走査線３１と平行に配
線される。更にトランジスタ特性が劣化しないように定
電位線５０１にコンタクトホール５０３を介して電気的
に接続する。また、定電位線５０１、プリチャージ回路
２０１、プリチャージ回路駆動信号線２０６、プリチャ
ージ信号線２０４等を従来デッドスペースであった周辺
見切り５３下に形成することにより、周辺回路を作り込
む領域を拡大できたり、液晶装置の小型化が実現でき
る。尚、図７は、説明の都合上、画素電極１１のマトリ
クス状配列等を簡略化して示すためのものであり、実際
の各電極は層間絶縁層の間や上をコンタクトホール等を
介して配線されており、図６から分かるように３次元的
により複雑な構成を有している。Here, as shown in the plan view of FIG. 7, the pixel electrodes 11 configured as described above are arranged in a matrix on the TFT array substrate 1, and the TFT 30 is arranged adjacent to each pixel electrode 11. The data line 35 (source electrode) and the scanning line 31 (gate electrode) are provided along the vertical and horizontal boundaries of the pixel electrode 11. Also,
It can be seen that the light shielding layer 3 covers the channel portion and the like of the TFT 30 from below. In FIG. 7, a constant potential line 501 extending from a negative potential power supply of the scanning line driving circuit 104 located in the C direction is provided up to the immediate vicinity of the screen display area. Here, the light shielding layer 3 is electrically connected via the contact hole 503. The light-shielding layer 3 is provided below and in parallel with the scanning lines 31. Also, the precharge circuit 201
A light-shielding layer 3 "is formed so as to cover at least a channel region of the semiconductor layer 32" of the TFT 202, and is wired in parallel with the scanning line 31 from one end to the opposite end of the screen display area. Further, the transistor is electrically connected to the constant potential line 501 through the contact hole 503 so that the transistor characteristics are not deteriorated. Further, by forming the constant potential line 501, the precharge circuit 201, the precharge circuit drive signal line 206, the precharge signal line 204, and the like under the peripheral partition 53, which is a dead space in the related art, an area where the peripheral circuit is formed is provided. It can be enlarged and the size of the liquid crystal device can be reduced. FIG. 7 is a diagram for simplifying the matrix arrangement of the pixel electrodes 11 and the like, for the sake of explanation, and actual electrodes are provided between and above the interlayer insulating layers via contact holes and the like. As can be seen from FIG. 6, it has a three-dimensionally more complicated configuration.
【００９３】再び図６において、画素電極１１には蓄積
容量７０が夫々設けられている。この蓄積容量７０は、
より具体的には、半導体層３２のドレイン領域３６から
延設形成された第１蓄積容量電極３２’、ゲート絶縁層
３３と同一工程により形成される絶縁層３３’、走査線
３１と同一工程により形成される容量線３１’（第２蓄
積容量電極）、第２及び第３層間絶縁層４２及び４３、
並びに第２及び第３層間絶縁層４２及び４３を介して容
量線３１’に対向する画素電極１１の一部から構成され
ている。このように蓄積容量７０が設けられているた
め、デューティー比が小さくても高精細な表示が可能と
される。また、図７に示すように、走査線駆動回路１０
４から延設された定電位線５０１と容量線３１’をコン
タクトホール５０２において電気的に接続することによ
り、定電位供給源として利用できる。これにより、遮光
層３と定電位線を共用できるため、配線が１本で済み、
配線の引き回しにおいて有利である。更に、専用の外部
入力端子を設ける必要がないので、入力端子数を減らす
ことができる。Referring again to FIG. 6, the pixel electrodes 11 are provided with storage capacitors 70, respectively. This storage capacity 70 is
More specifically, the first storage capacitor electrode 32 ′ extending from the drain region 36 of the semiconductor layer 32, the insulating layer 33 ′ formed in the same step as the gate insulating layer 33, and the scanning line 31 in the same step The formed capacitor line 31 ′ (second storage capacitor electrode), the second and third interlayer insulating layers 42 and 43,
The pixel electrode 11 includes a part of the pixel electrode 11 opposed to the capacitance line 31 ′ via the second and third interlayer insulating layers 42 and 43. Since the storage capacitor 70 is provided in this manner, high-definition display can be performed even when the duty ratio is small. In addition, as shown in FIG.
By electrically connecting the constant potential line 501 and the capacitance line 31 ′ extending from 4 through the contact hole 502, it can be used as a constant potential supply source. As a result, the light shielding layer 3 and the constant potential line can be shared, so that only one wire is required.
This is advantageous in wiring routing. Furthermore, since it is not necessary to provide a dedicated external input terminal, the number of input terminals can be reduced.
【００９４】図６において、液晶装置２００には、プリ
チャージ回路２０１のＴＦＴ２０２（図１参照）がデー
タ線３５毎に設けられている。このＴＦＴ２０２は、よ
り具体的には、半導体層３２と同一工程により形成され
る半導体層３２”、ゲート絶縁層３３と同一工程により
形成されるゲート絶縁層３３”及び走査線３１（ゲート
電極）と同一工程により形成されるプリチャージ回路駆
動信号線２０６（ゲート電極）を備えている。半導体層
３２”には、ＴＦＴ３０の場合と同様に、ソース領域３
４”及びドレイン領域３６”が設けられ、第２層間絶縁
層４２に開けられたコンタクトホール３８”を通じてド
レイン領域３６”にはデータ線３５が接続されている。
また、第２層間絶縁層４２に開けられたコンタクトホー
ル３７”を通じてソース領域３４”にはプリチャージ信
号線２０４が接続されている。そして、このような層構
造を持つＴＦＴ２０２に対向する位置においてＴＦＴア
レイ基板１上に、遮光層３と同一工程により形成される
遮光層３”が少なくとも半導体層３２”のチャネル領域
下を覆うように設けられている。しかも、ＴＦＴ２０２
は、対向基板２に設けられた遮光性の周辺見切り５３に
対向する位置において、ＴＦＴアレイ基板１上に設けら
れている。これにより、光が透過する開口領域の直近に
周辺回路を形成することが可能となる。In FIG. 6, a TFT 202 (see FIG. 1) of a precharge circuit 201 is provided for each data line 35 in the liquid crystal device 200. More specifically, the TFT 202 includes a semiconductor layer 32 ″ formed in the same step as the semiconductor layer 32, a gate insulating layer 33 ″ formed in the same step as the gate insulating layer 33, and a scanning line 31 (gate electrode). A precharge circuit drive signal line 206 (gate electrode) formed by the same process is provided. In the semiconductor layer 32 ″, similarly to the case of the TFT 30, the source region 3
4 "and a drain region 36" are provided, and a data line 35 is connected to the drain region 36 "through a contact hole 38" formed in the second interlayer insulating layer 42.
Further, a precharge signal line 204 is connected to the source region 34 ″ through a contact hole 37 ″ formed in the second interlayer insulating layer 42. Then, at a position facing the TFT 202 having such a layer structure, the light-shielding layer 3 ″ formed by the same process as the light-shielding layer 3 on the TFT array substrate 1 so as to cover at least below the channel region of the semiconductor layer 32 ″. Is provided. Moreover, the TFT 202
Is provided on the TFT array substrate 1 at a position facing the light-shielding peripheral partition 53 provided on the counter substrate 2. This makes it possible to form a peripheral circuit immediately near the opening area through which light passes.
【００９５】図７の平面図に示すように、プリチャージ
回路２０１は、プリチャージ信号線２０４、プリチャー
ジ回路駆動信号線２０６及びデータ線３５が平行に配置
されている。尚、パターンレイアウトは必ずしも平行に
配置する必要はない。プリチャージ信号線２０４は、各
コンタクトホール３７”を介して各ＴＦＴ２０２のソー
ス領域に電気的接続されており、データ線３５は各コン
タクトホール３８”を介して各ＴＦＴ２０２のドレイン
領域に電気的接続されている。また、プリチャージ回路
駆動信号線２０６はＴＦＴ２０２のゲート電極として、
これらのソース領域とドレイン領域とを結ぶチャネル部
分にゲート絶縁膜を介して対向配置されている。そし
て、チャネル部分をゲート電極と共に平面図で覆うよう
に遮光層３”が設けられている。As shown in the plan view of FIG. 7, in the precharge circuit 201, a precharge signal line 204, a precharge circuit drive signal line 206 and a data line 35 are arranged in parallel. Note that the pattern layout does not necessarily need to be arranged in parallel. The precharge signal line 204 is electrically connected to the source region of each TFT 202 via each contact hole 37 ", and the data line 35 is electrically connected to the drain region of each TFT 202 via each contact hole 38". ing. The precharge circuit drive signal line 206 serves as a gate electrode of the TFT 202,
A channel portion connecting these source region and drain region is opposed to each other with a gate insulating film interposed therebetween. A light-shielding layer 3 ″ is provided so as to cover the channel portion together with the gate electrode in a plan view.
【００９６】尚、図７には図示していないが、サンプリ
ング回路３０１のＴＦＴ３０２（図１参照）は、プリチ
ャージ回路２０１のＴＦＴ２０２と同様に構成されてお
り、ＴＦＴ３０２に対向する位置においてＴＦＴアレイ
基板１上に、遮光層３”が設けられている。しかも、Ｔ
ＦＴ３０２は、対向基板２に設けられた遮光性の周辺見
切り５３に対向する位置において、ＴＦＴアレイ基板１
上に設けられている。Although not shown in FIG. 7, the TFT 302 (see FIG. 1) of the sampling circuit 301 is configured similarly to the TFT 202 of the precharge circuit 201, and the TFT array substrate is located at a position facing the TFT 302. 1 is provided with a light-shielding layer 3 ″.
The FT 302 is located at a position facing the light-shielding peripheral partition 53 provided on the counter substrate 2.
It is provided above.
【００９７】本実施の形態では特に、ＴＦＴ３０はポリ
シリコン膜を半導体層とするＴＦＴであるので、ＴＦＴ
３０の形成時に同一薄膜形成工程で、サンプリング回路
２０１、プリチャージ回路３０１、データ線駆動回路１
０１、走査線駆動回路１０４等の周辺回路を形成できる
ので製造上有利である。例えば、データ線駆動回路１０
１及び走査線駆動回路１０４は、図４（３）及び図５
（３）に示したプリチャージ回路２０１やサンプリング
回路３０１の場合と同様に、Ｎチャネル型ＴＦＴ及びＰ
チャネル型ＴＦＴから構成される相補構造の複数のＴＦ
ＴからＴＦＴアレイ基板１上の周辺部分に形成される。In this embodiment, in particular, the TFT 30 is a TFT using a polysilicon film as a semiconductor layer.
In the same thin film forming process when forming the semiconductor device 30, the sampling circuit 201, the precharge circuit 301, and the data line driving circuit 1
01, which is advantageous in manufacturing because peripheral circuits such as the scanning line driving circuit 104 can be formed. For example, the data line driving circuit 10
1 and the scanning line driving circuit 104 are shown in FIGS.
As in the case of the precharge circuit 201 and the sampling circuit 301 shown in (3), the N-channel TFT and the P
Plural TFs of complementary structure composed of channel type TFT
From T, it is formed in a peripheral portion on the TFT array substrate 1.
【００９８】このように本実施の形態では、ＴＦＴ３
０、２０２及び３０２の少なくともチャネル領域下側に
遮光層３が夫々設けられているので、前述のように戻り
光等による悪影響が低減されるため、ＴＦＴ３０のトラ
ンジスタ特性が改善され、最終的には、液晶装置２００
により、高コントラストで高画質の画像を表示すること
が可能となる。As described above, in the present embodiment, the TFT 3
Since the light-shielding layer 3 is provided at least below the channel regions of the channels 0, 202, and 302, as described above, adverse effects due to return light and the like are reduced, so that the transistor characteristics of the TFT 30 are improved, and finally, , Liquid crystal device 200
Thereby, a high-contrast, high-quality image can be displayed.
【００９９】尚、図６には示されていないが、対向基板
２の投射光が入射する側及びＴＦＴアレイ基板１の投射
光が出射する側には夫々、例えば、ＴＮ（ツイステッド
ネマティック）モード、 ＳＴＮ（スーパーＴＮ）モー
ド、Ｄ−ＳＴＮ（ダブル−ＳＴＮ）モード等の動作モー
ドや、ノーマリーホワイトモード／ノーマリーブラック
モードの別に応じて、偏光フィルム、位相差フィルム、
偏光手段などが所定の方向で配置される。Although not shown in FIG. 6, for example, a TN (twisted nematic) mode is provided on the side of the opposite substrate 2 on which the projected light is incident and on the side of the TFT array substrate 1 on which the projected light is emitted. Depending on operation modes such as STN (super TN) mode, D-STN (double-STN) mode, and normally white mode / normally black mode, a polarizing film, a retardation film,
Polarizing means and the like are arranged in a predetermined direction.
【０１００】以上説明した液晶装置２００は、カラー液
晶プロジェクタに適用されるため、３つの液晶装置２０
０がＲＧＢ用のライトバルブとして夫々用いられ、各液
晶装置には夫々ＲＧＢ色分解用のダイクロイックミラー
を介して分解された各色の光が入射光として夫々入射さ
れることになる。従って、各実施の形態では、対向基板
２に、カラーフィルタは設けられていない。しかしなが
ら、液晶装置２００においてもブラックマトリックス２
３の形成されていない画素電極１１に対向する所定領域
にＲＧＢのカラーフィルタをその保護膜と共に、対向基
板２上に形成してもよい。このようにすれば、液晶プロ
ジェクタ以外の直視型や反射型のカラー液晶テレビなど
のカラー液晶装置に本実施の形態の液晶装置を適用でき
る。更に、対向基板２上に１画素1個対応するようにマ
イクロレンズを形成してもよい。このようにすれば、入
射光の集光効率を向上することで、明るい液晶装置が実
現できる。更にまた、対向基板２上に、何層もの屈折率
の相違する干渉層を堆積することで、光の干渉を利用し
て、ＲＧＢ色を作り出すダイクロイックフィルタを形成
してもよい。このダイクロイックフィルタ付き対向基板
によれば、より明るいカラー液晶装置が実現できる。Since the liquid crystal device 200 described above is applied to a color liquid crystal projector, three liquid crystal devices 20 are used.
0 is used as a light valve for RGB, and light of each color separated through a dichroic mirror for RGB color separation is incident on each liquid crystal device as incident light. Therefore, in each embodiment, the counter substrate 2 is not provided with a color filter. However, even in the liquid crystal device 200, the black matrix 2
An RGB color filter may be formed on the opposing substrate 2 together with its protective film in a predetermined area facing the pixel electrode 11 where the pixel electrode 3 is not formed. In this way, the liquid crystal device of the present embodiment can be applied to a color liquid crystal device such as a direct-view or reflection type color liquid crystal television other than the liquid crystal projector. Further, a micro lens may be formed on the counter substrate 2 so as to correspond to one pixel. In this case, a bright liquid crystal device can be realized by improving the efficiency of collecting incident light. Furthermore, a dichroic filter that produces RGB colors using light interference may be formed by depositing many layers of interference layers having different refractive indices on the counter substrate 2. According to the counter substrate with the dichroic filter, a brighter color liquid crystal device can be realized.
【０１０１】液晶装置２００では、従来と同様に入射光
を対向基板２の側から入射することとしたが、遮光層３
及び３”が存在するので、ＴＦＴアレイ基板１の側から
入射光を入射し、対向基板２の側から出射するようにし
ても良い。即ち、このように液晶装置２００を液晶プロ
ジェクタに取り付けても、チャネル形成用の半導体層３
２及び３２”の少なくともチャネル領域に光が入射する
ことを防ぐことが出来、高画質の画像を表示することが
可能である。ここで従来は、ＴＦＴアレイ基板１の裏面
側での反射を防止するために、反射防止用のＡＲ被膜さ
れた偏光手段を別途配置したり、ＡＲフィルムを貼り付
ける必要があった。しかし、本実施の形態では、ＴＦＴ
アレイ基板１の表面と半導体層層３２及び３２”の少な
くともチャネル領域との間に遮光層３が形成されている
ため、このようなＡＲ被膜された偏光手段やＡＲフィル
ムを用いたり、ＴＦＴアレイ基板１そのものをＡＲ処理
した基板を使用する必要が無くなる。従って、本実施の
形態によれば、材料コストを削減でき、また偏光手段貼
り付け時に、ごみ、傷等により、歩留まりを落とすこと
がなく大変有利である。In the liquid crystal device 200, the incident light is made incident from the side of the counter substrate 2 as in the related art, but the light shielding layer 3
And 3 ″, the incident light may be made incident from the TFT array substrate 1 side and emitted from the counter substrate 2 side. That is, even if the liquid crystal device 200 is attached to the liquid crystal projector in this manner. Semiconductor layer 3 for channel formation
Light can be prevented from being incident on at least the channel region of the TFT array substrate 2 and 32 ", and a high-quality image can be displayed. Here, conventionally, reflection on the back surface side of the TFT array substrate 1 is prevented. In order to achieve this, it is necessary to separately arrange an anti-reflection AR-coated polarizing means or attach an AR film.
Since the light-shielding layer 3 is formed between the surface of the array substrate 1 and at least the channel region of the semiconductor layer layers 32 and 32 ″, such an AR-coated polarizing means or AR film can be used. Therefore, it is not necessary to use a substrate obtained by subjecting the substrate 1 itself to an AR treatment.Accordingly, according to the present embodiment, it is possible to reduce the material cost and to reduce the yield due to dust, scratches and the like when attaching the polarizing means. It is advantageous.
【０１０２】また、液晶装置２００のスイッチング素子
は、正スタガ型又はコプラナー型構造のＴＦＴであると
して説明したが、逆スタガ型構造のＴＦＴや他の形式の
ＴＦＴに対しても、本実施の形態は有効である。The switching element of the liquid crystal device 200 has been described as a TFT having a normal staggered structure or a coplanar structure. Is valid.
【０１０３】更に、液晶装置２００においては、一例と
して液晶層５０をネマティック液晶から構成したが、液
晶を高分子中に微小粒として分散させた高分子分散型液
晶を用いれば、配向膜１２及び２２、並びに前述の偏光
フィルム、偏光手段等が不要となり、光利用効率が高ま
ることによる液晶装置の高輝度化や低消費電力化の利点
が得られる。更に、画素電極１１をＡｌ等の反射率の高
い金属膜から構成することにより、液晶装置２００を反
射型液晶装置に適用する場合には、電圧無印加状態で液
晶分子がほぼ垂直配向されたＳＨ（スーパーホメオトロ
ピック）型液晶などを用いても良い。更にまた、液晶装
置２００においては、液晶層５０に対し垂直な電界（縦
電界）を印加するように対向基板２の側に共通電極２１
を設けているが、液晶層５０に平行な電界（横電界）を
印加するように一対の横電界発生用の電極から画素電極
１１を夫々構成する（即ち、対向基板２の側には縦電界
発生用の電極を設けることなく、ＴＦＴアレイ基板１の
側に横電界発生用の電極を設ける）ことも可能である。
このように横電界を用いると、縦電界を用いた場合より
も視野角を広げる上で有利である。その他、各種の液晶
材料（液晶相）、動作モード、液晶配列、駆動方法等に
本実施の形態を適用することが可能である。Further, in the liquid crystal device 200, the liquid crystal layer 50 is made of, for example, a nematic liquid crystal. However, if a polymer dispersed liquid crystal in which the liquid crystal is dispersed as fine particles in a polymer is used, the alignment films 12 and 22 can be formed. In addition, the above-described polarizing film, polarizing means, and the like are not required, and the advantages of higher brightness and lower power consumption of the liquid crystal device due to an increase in light use efficiency can be obtained. Further, by forming the pixel electrode 11 from a metal film having a high reflectivity such as Al, when the liquid crystal device 200 is applied to a reflection type liquid crystal device, the SH in which the liquid crystal molecules are almost vertically aligned without applying a voltage is applied. (Super homeotropic) type liquid crystal may be used. Furthermore, in the liquid crystal device 200, the common electrode 21 is provided on the side of the counter substrate 2 so as to apply a vertical electric field (vertical electric field) to the liquid crystal layer 50.
However, the pixel electrode 11 is composed of a pair of electrodes for generating a horizontal electric field so as to apply a parallel electric field (horizontal electric field) to the liquid crystal layer 50 (that is, a vertical electric field is provided on the counter substrate 2 side). It is also possible to provide an electrode for generating a lateral electric field on the side of the TFT array substrate 1 without providing an electrode for generation.
The use of the horizontal electric field is advantageous in widening the viewing angle as compared with the case of using the vertical electric field. In addition, the present embodiment can be applied to various liquid crystal materials (liquid crystal phases), operation modes, liquid crystal alignment, a driving method, and the like.
【０１０４】（検査回路の動作）以上説明した実施の形
態では、プリチャージ回路２０１及びサンプリング回路
３０１を設けるようにしたが、これらに代えて又は加え
て周辺見切り５３下に、製造途中や出荷時の当該液晶装
置の品質、欠陥等を検査するための所定の検査を行うた
めのＴＦＴを有する検査回路を設けてもよい。図９に、
このような検査回路の一例を示す。(Operation of Inspection Circuit) In the above-described embodiment, the precharge circuit 201 and the sampling circuit 301 are provided. An inspection circuit having a TFT for performing a predetermined inspection for inspecting the quality, defect, and the like of the liquid crystal device may be provided. In FIG.
An example of such an inspection circuit will be described.
【０１０５】図９において、検査回路４０１は、複数の
ＴＦＴ４０２を備えている。ＴＦＴ４０２のゲートに
は、検査回路駆動信号ＴＸ１及びＴＸ２を夫々供給する
ための駆動信号線４０３ａ及び４０３ｂが接続されてい
る。ＴＦＴ４０２のソースには、検査信号ＣＸ１〜ＣＸ
４を夫々供給するための検査信号線４０４ａ〜４０４ｄ
が接続されている。そして、 ＴＦＴ４０２のドレイン
には、データ線３５が接続されている。検査の際には、
検査回路駆動信号ＴＸ１及びＴＸ２によりＴＦＴ４０２
が、選択的にオンオフされ、所定電圧の検査信号ＣＸ１
〜ＣＸ４、所定電圧のプリチャージ信号及び所定電圧の
画像信号が印加される。そして、検査信号線４０４ａ〜
４０４ｄに流れる電流値が測定され、予め経験的又は理
論的に得られた無欠陥品における電流値と比較される。
この結果、所定種類の組み合わせでこれらの印加電圧を
印加して電流を測定することにより、例えば配線間にお
ける断線の検査、配線間におけるショート（短絡）の検
査、プリチャージ回路２０１やサンプリング回路３０１
における回路リークの検査等を比較的簡単に行うことが
できる。Referring to FIG. 9, the inspection circuit 401 includes a plurality of TFTs 402. Drive signal lines 403a and 403b for supplying test circuit drive signals TX1 and TX2, respectively, are connected to the gate of the TFT 402. The inspection signals CX1 to CX are provided to the source of the TFT 402.
Test signal lines 404a to 404d for supplying
Is connected. The data line 35 is connected to the drain of the TFT 402. During the inspection,
Inspection circuit drive signals TX1 and TX2 cause TFT 402
Are selectively turned on and off, and a test signal CX1 having a predetermined voltage is provided.
To CX4, a precharge signal of a predetermined voltage and an image signal of a predetermined voltage are applied. Then, the inspection signal lines 404a to
The value of the current flowing through 404d is measured and compared with the current value of a defect-free product obtained empirically or theoretically in advance.
As a result, by applying these applied voltages in a predetermined combination and measuring the current, for example, inspection of disconnection between wirings, inspection of short-circuit (short circuit) between wirings, precharge circuit 201 and sampling circuit 301
Inspection of circuit leaks and the like can be performed relatively easily.
【０１０６】このように、検査回路を設ける場合にも、
検査回路が有するＴＦＴの少なくともチャネル領域下に
遮光層３を設け、且つ検査回路を遮光層３と周辺見切り
５３との間に設けるようにすれば、両基板側からの光に
対する遮光がなされているため、光によりトランジスタ
特性が劣化することはない。従って、通常に画面を表示
する際には使用しない検査回路からのリーク電流により
画質品位が著しく低下することはない。これに加えて、
走査線駆動回路１０４やデータ線駆動回路１０１をＴＦ
Ｔアレイ基板１の周辺部分に余裕を持って形成すること
ができ、液晶装置における有効表示面積の減少を招くこ
ともない。尚、図９のような検査回路を設ける代わり
に、図９のような検査回路の機能を兼ね備えた検査回路
兼用のプリチャージ回路を設けるようにしてもよい。As described above, even when the inspection circuit is provided,
If the light-shielding layer 3 is provided at least below the channel region of the TFT included in the inspection circuit, and the inspection circuit is provided between the light-shielding layer 3 and the peripheral partition 53, light from both substrates is shielded. Therefore, the transistor characteristics do not deteriorate due to light. Therefore, the image quality is not significantly reduced due to the leak current from the inspection circuit not used when displaying the screen normally. In addition to this,
Scan line driving circuit 104 and data line driving circuit 101 are TF
The liquid crystal device can be formed with a margin around the T-array substrate 1 without causing a reduction in the effective display area. Instead of providing the inspection circuit as shown in FIG. 9, a precharge circuit which also has the function of the inspection circuit as shown in FIG. 9 and is also used as an inspection circuit may be provided.
【０１０７】更に、プリチャージ回路２０１及びサンプ
リング回路３０１に代えて又は加えて周辺見切り５３下
に、図８に示すように当該液晶装置を動作させるため
の、データ線駆動回路１０１や走査線駆動回路１０４等
の電圧保持用のＴＦＴを有する周辺回路を設けてもよ
い。これらの周辺回路はその全て、或いは一部が周辺見
切り５３に重なるように形成する。このような構成を採
れば、シール領域は周辺回路の外側、すなわちＴＦＴア
レイ基板１の最外周に設けるようにすれば、周辺回路領
域を拡大することができる。この場合も、周辺回路が有
するＴＦＴの少なくともチャネル領域下に遮光層３を設
けるようにする。このように周辺回路を遮光層３と周辺
見切り５３との間に設ければ、両基板側からの光に対す
る遮光がなされているため、光によりトランジスタ特性
が劣化すること（例えば、保持電圧がリークしてしまう
こと）はない。特に、このような周辺回路を交流駆動の
回路とすれば、周辺見切り５３下に配置しても、前述の
直流電圧印加による液晶層５０の劣化という問題は生じ
ない。Further, instead of or in addition to the precharge circuit 201 and the sampling circuit 301, below the peripheral parting line 53, a data line driving circuit 101 and a scanning line driving circuit for operating the liquid crystal device as shown in FIG. A peripheral circuit having a voltage holding TFT such as 104 may be provided. All or some of these peripheral circuits are formed so as to overlap the peripheral parting 53. With such a configuration, if the seal region is provided outside the peripheral circuit, that is, on the outermost periphery of the TFT array substrate 1, the peripheral circuit region can be expanded. Also in this case, the light shielding layer 3 is provided at least below the channel region of the TFT included in the peripheral circuit. If the peripheral circuit is provided between the light-shielding layer 3 and the peripheral partition 53 as described above, light is shielded from light from both substrates, so that the transistor characteristics are deteriorated by light (for example, the holding voltage is leaked). There is no). In particular, if such a peripheral circuit is an AC-driven circuit, the problem of deterioration of the liquid crystal layer 50 due to the above-described application of the DC voltage does not occur even if the peripheral circuit is disposed below the peripheral partition 53.
【０１０８】また、データ線駆動回路１０１及び走査線
駆動回路１０４をＴＦＴアレイ基板１の上に設ける代わ
りに、例えばＴＡＢ（テープオートメイテッドボンディ
ング基板）上に実装された駆動用ＬＳＩに、ＴＦＴアレ
イ基板１の周辺部に設けられた異方性導電フィルムを介
して電気的及び機械的に接続するようにしてもよい。Further, instead of providing the data line driving circuit 101 and the scanning line driving circuit 104 on the TFT array substrate 1, for example, a driving LSI mounted on a TAB (tape automated bonding substrate) is mounted on the TFT array substrate. 1 may be electrically and mechanically connected via an anisotropic conductive film provided in a peripheral portion.
【０１０９】（製造プロセス）次に、プリチャージ回路
２０１及びサンプリング回路３０１を含む液晶装置２０
０の製造プロセスについて図１０から図１２を参照して
説明する。(Manufacturing Process) Next, the liquid crystal device 20 including the precharge circuit 201 and the sampling circuit 301
0 will be described with reference to FIGS.
【０１１０】先ず、遮光層３がＴＦＴアレイ基板１側に
設けられたＴＦＴ３０部分の形成について図１０及び図
１１を参照して説明する。First, the formation of the TFT 30 in which the light shielding layer 3 is provided on the TFT array substrate 1 will be described with reference to FIGS.
【０１１１】図１０の工程（１）に示すように、石英基
板、ハードガラス、シリコン基板等のＴＦＴアレイ基板
１を用意する。ここで、好ましくはＮ2（窒素）等の不
活性ガス雰囲気且つ約９００〜１３００℃の高温でアニ
ール処理し、後に実施される高温プロセスにおけるＴＦ
Ｔアレイ基板１に生じる歪みが少なくなるように前処理
しておく。即ち、製造プロセスにおける最高温で高温処
理される温度に合わせて、事前にＴＦＴアレイ基板１を
同じ温度かそれ以上の温度で熱処理しておく。As shown in step (1) of FIG. 10, a TFT array substrate 1 such as a quartz substrate, hard glass, or silicon substrate is prepared. Here, anneal treatment is preferably performed in an inert gas atmosphere such as N 2 (nitrogen) and a high temperature of about 900 to 1300 ° C.
The pre-processing is performed so that distortion generated in the T array substrate 1 is reduced. That is, the TFT array substrate 1 is preliminarily heat-treated at the same temperature or a higher temperature in accordance with the highest temperature at the highest temperature in the manufacturing process.
【０１１２】このように処理されたＴＦＴアレイ基板１
の全面に、スパッタリング等により、Ｔｉ、Ｃｒ、Ｗ、
Ｔａ、Ｍｏ及びＰｄ等の少なくとも一つを含む金属、或
いは金属シリサイド等の金属合金から成り、１０００〜
５０００Å程度の層厚の遮光膜を形成する。続いて、該
形成された遮光膜上にフォトリソグラフィにより遮光層
３のパターンに対応するマスクを形成し、該マスクを介
して遮光膜に対しエッチングを行うことにより、遮光層
３を形成する。The TFT array substrate 1 thus processed
Ti, Cr, W,
A metal containing at least one of Ta, Mo and Pd, or a metal alloy such as metal silicide;
A light-shielding film having a thickness of about 5000 ° is formed. Subsequently, a mask corresponding to the pattern of the light shielding layer 3 is formed on the formed light shielding film by photolithography, and the light shielding film is etched through the mask to form the light shielding layer 3.
【０１１３】尚、遮光層３は、少なくともＴＦＴ３０の
半導体層３２のうちチャンネル形成用の領域、ソース領
域３４及びドレイン領域３６をＴＦＴアレイ基板１の裏
面から見て覆うように形成される。The light-shielding layer 3 is formed so as to cover at least the channel forming region, the source region 34 and the drain region 36 in the semiconductor layer 32 of the TFT 30 as viewed from the back surface of the TFT array substrate 1.
【０１１４】次に図１０の工程（２）に示すように、遮
光層３の上に、例えば、常圧又は減圧ＣＶＤ法等により
ＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガ
ス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、Ｔ
ＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガス
等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどの
シリケートガラス膜、窒化シリコン膜や酸化シリコン膜
等からなる第１層間絶縁層４１を形成する。第１層間絶
縁層４１の層厚は、約５００〜１５０００Åが好まし
い。或いは、熱酸化膜を形成した後、更に減圧ＣＶＤ法
等により高温酸化シリコン膜（ＨＴＯ膜）や窒化シリコ
ン膜を約５００Åの比較的薄い厚さに堆積し、厚さ約２
０００Åの多層構造を持つ第１層間絶縁層４１を形成し
てもよい。更に、このようなシリケートガラス膜に重ね
て又は代えて、ＳＯＧ（スピンオンガラス：紡糸状ガラ
ス）をスピンコートして又はＣＭＰ（Ｃｈｅｍｉｃａｌ
Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理を
施すことにより、平坦な膜を形成してもよい。このよう
に、第１層間絶縁層４１の上面をスピンコート処理又は
ＣＭＰ処理により平坦化しておけば、後に上側にＴＦＴ
３０を形成し易いという利点が得られる。Next, as shown in step (2) of FIG. 10, a TEOS (tetra-ethyl-ortho-silicate) gas and a TEB (tetra- Ethyl boat rate) gas, T
The first interlayer insulating layer 41 made of a silicate glass film such as NSG, PSG, BSG, or BPSG, a silicon nitride film, a silicon oxide film, or the like is formed by using an MOP (tetra methyl oxy phosphate) gas or the like. The thickness of the first interlayer insulating layer 41 is preferably about 500-15000 °. Alternatively, after forming a thermal oxide film, a high-temperature silicon oxide film (HTO film) or a silicon nitride film is further deposited by a low pressure CVD method or the like to a relatively small thickness of about 500 ° and a thickness of about 2 mm.
The first interlayer insulating layer 41 having a multilayer structure of 000 ° may be formed. Further, SOG (spin-on glass: spun glass) is spin-coated on or in place of such a silicate glass film, or CMP (Chemical).
By performing a Mechanical Polishing process, a flat film may be formed. In this way, if the upper surface of the first interlayer insulating layer 41 is flattened by spin coating or CMP, the TFT
The advantage that 30 can be easily formed is obtained.
【０１１５】尚、第１層間絶縁層４１に対し、約９００
℃のアニール処理を施すことにより、汚染を防ぐと共に
平坦化してもよい。The first interlayer insulating layer 41 has a thickness of about 900
By performing an annealing process at a temperature of ° C., contamination may be prevented and planarization may be performed.
【０１１６】次に図１０の工程（３）に示すように、第
１層間絶縁層４１の上に、約４５０〜５５０℃、好まし
くは約５００℃の比較的低温環境中で、流量約４００〜
６００ｃｃ／ｍｉｎのモノシランガス、ジシランガス等
を用いた減圧ＣＶＤ（例えば、圧力約２０〜４０Ｐａの
ＣＶＤ）により、アモルファスシリコン膜を形成する。
その後、窒素雰囲気中で、約６００〜７００℃にて約１
〜１０時間、好ましくは、４〜６時間のアニール処理を
施することにより、ポリシリコン膜を約５００〜２００
０Åの厚さ、好ましくは約１０００Åの厚さとなるまで
固相成長させる。この際、Ｎチャネル型のＴＦＴを作成
する場合には、Ｓｂ（アンチモン）、Ａｓ（砒素）、Ｐ
（リン）などのＶ族元素のドーパントを僅かにイオン注
入等によりドープしても良い。また、ＴＦＴをＰチャネ
ル型とする場合には、Ａｌ（アルミニウム）、Ｂ（ボロ
ン）、Ｇａ（ガリウム）、Ｉｎ（インジウム）などのII
I族元素のドーパントを僅かにイオン注入等によりドー
プする。尚、アモルファスシリコン膜を経ないで、減圧
ＣＶＤ法等によりポリシリコン膜を直接形成しても良
い。或いは、減圧ＣＶＤ法等により堆積したポリシリコ
ン膜にシリコンイオンを打ち込んで一旦非晶質化（アモ
ルファス化）し、その後アニール処理等により再結晶化
させてポリシリコン膜を形成しても良い。Next, as shown in step (3) of FIG. 10, a flow rate of about 400 to 550 ° C., preferably about 500 ° C. is applied on the first interlayer insulating layer 41 in a relatively low temperature environment.
An amorphous silicon film is formed by low-pressure CVD (for example, CVD at a pressure of about 20 to 40 Pa) using a monosilane gas, a disilane gas, or the like at 600 cc / min.
Thereafter, in a nitrogen atmosphere at about 600 to 700 ° C. for about 1 hour.
By performing an annealing treatment for 10 to 10 hours, preferably 4 to 6 hours, the polysilicon film is formed to about 500 to 200 hours.
The solid phase is grown to a thickness of 0 °, preferably about 1000 °. At this time, when an N-channel type TFT is formed, Sb (antimony), As (arsenic), P
A dopant of a group V element such as (phosphorus) may be slightly doped by ion implantation or the like. In the case where the TFT is a P-channel type, an Al (aluminum), B (boron), Ga (gallium), In (indium) or other II
A group I element dopant is slightly doped by ion implantation or the like. Note that a polysilicon film may be directly formed by a low pressure CVD method or the like without passing through the amorphous silicon film. Alternatively, a polysilicon film may be formed by implanting silicon ions into a polysilicon film deposited by a low-pressure CVD method or the like to make the polysilicon film once amorphous (amorphized), and then recrystallize by annealing or the like.
【０１１７】次に図１０の工程（４）に示すように、半
導体層３２を約９００〜１３００℃の温度、好ましくは
約１０００℃の温度により熱酸化することにより、約３
００Åの比較的薄い厚さの熱酸化膜を形成し、更に減圧
ＣＶＤ法等により高温酸化シリコン膜（ＨＴＯ膜）や窒
化シリコン膜を約５００Åの比較的薄い厚さに堆積し、
多層構造を持つゲート絶縁層３３を形成する。この結
果、半導体層３２の厚さは、約３００〜１５００Åの厚
さ、好ましくは約３５０〜４５０Åの厚さとなり、ゲー
ト絶縁層３３の厚さは、約２００〜１５００Åの厚さ、
好ましくは約３００Åの厚さとなる。このように高温熱
酸化時間を短くすることにより、特に８インチ程度の大
型基板を使用する場合に熱によるそりを防止することが
できる。但し、半導体層３２を熱酸化することのみによ
り、単一層構造を持つゲート絶縁層３３を形成してもよ
い。Next, as shown in step (4) of FIG. 10, the semiconductor layer 32 is thermally oxidized at a temperature of about 900 to 1300 ° C., preferably about 1000 ° C.
Forming a thermal oxide film having a relatively thin thickness of about 00 .ANG., And further depositing a high-temperature silicon oxide film (HTO film) or a silicon nitride film to a relatively thin thickness of about 500 .ANG.
A gate insulating layer 33 having a multilayer structure is formed. As a result, the thickness of the semiconductor layer 32 is about 300 to 1500 °, preferably about 350 to 450 °, and the thickness of the gate insulating layer 33 is about 200 to 1500 °,
Preferably, it has a thickness of about 300 °. By shortening the high-temperature thermal oxidation time in this way, warpage due to heat can be prevented particularly when a large substrate of about 8 inches is used. However, the gate insulating layer 33 having a single-layer structure may be formed only by thermally oxidizing the semiconductor layer 32.
【０１１８】次に図１０の工程（５）に示すように、半
導体層３２上にゲート絶縁層３３を介して、減圧ＣＶＤ
法等によりポリシリコン膜を堆積した後、フォトリソグ
ラフィ工程、エッチング工程等により、ゲート電極３１
（走査線）を形成する。Next, as shown in step (5) of FIG. 10, low-pressure CVD is performed on the semiconductor layer 32 via the gate insulating layer 33.
After a polysilicon film is deposited by a method or the like, a gate electrode 31 is formed by a photolithography process, an etching process, or the like.
(Scan lines) are formed.
【０１１９】但し、ゲート電極３１（走査線）を、ポリ
シリコン膜ではなく、高融点金属膜又は金属シリサイド
膜とｐ−Ｓｉ膜を組み合わせて多層に形成してもよい。
この場合、ゲート電極３１（走査線）を、第２遮光層２
３が覆う領域の一部又は全部に対応する遮光膜として配
置すれば、金属膜や金属シリサイド膜の持つ遮光性によ
り、第２遮光層２３の一部又は全部を省略することも可
能となる。この場合特に、対向基板２とＴＦＴアレイ基
板１との貼り合わせずれによる画素開口率の低下を防ぐ
ことが出来る利点がある。However, instead of the polysilicon film, the gate electrode 31 (scanning line) may be formed in a multilayer structure by combining a refractory metal film or a metal silicide film with a p-Si film.
In this case, the gate electrode 31 (scanning line) is
By arranging as a light-shielding film corresponding to part or all of the region covered by 3, it is possible to omit part or all of the second light-shielding layer 23 due to the light-shielding properties of the metal film or the metal silicide film. In this case, in particular, there is an advantage that the pixel aperture ratio can be prevented from lowering due to misalignment between the opposing substrate 2 and the TFT array substrate 1.
【０１２０】次に図１１の工程（６）に示すように、Ｔ
ＦＴ３０をＬＤＤ構造を持つＮチャネル型のＴＦＴとす
る場合、半導体層３２に、先ずソース領域３４及びドレ
イン領域３６のうちチャネル側に夫々隣接する一部を構
成する低濃度ドープ領域を形成するために、ゲート電極
３１を拡散マスクとして、ＰなどのＶ族元素のドーパン
トを低濃度で（例えば、Ｐイオンを１〜３×１０13／ｃ
ｍ2のドーズ量にて）ドープし、続いて、ゲート電極３
１よりも幅の広いマスクでレジスト層をゲート電極３１
上に形成した後、同じくＰなどのＶ族元素のドーパント
を高濃度で（例えば、Ｐイオンを１〜３×１０15／ｃｍ
2のドーズ量にて）ドープする。また、ＴＦＴ３０をＰ
チャネル型とする場合、半導体層３２に、ソース領域３
４及びドレイン領域３６を形成するために、ＢなどのII
I族元素のドーパントを用いてドープする。このように
ＬＤＤ構造とした場合、ショートチャネル効果を低減で
きる利点が得られる。尚、このように低濃度と高濃度の
２段階に分けて、ドープを行わなくても良い。例えば、
低濃度のドープを行わずに、オフセット構造のＴＦＴと
してもよく、ゲート電極３１をマスクとして、Ｐイオ
ン、Ｂイオン等を用いたイオン注入技術によりセルフア
ライン型のＴＦＴとしてもよい。Next, as shown in step (6) of FIG.
When the FT 30 is an N-channel TFT having an LDD structure, first, in the semiconductor layer 32, in order to form a low-concentration doped region constituting a part of the source region 34 and the drain region 36 adjacent to the channel side, respectively. Using the gate electrode 31 as a diffusion mask, a dopant of a group V element such as P is used at a low concentration (for example, P ions are added at 1 to 3 × 10 13 / c).
m 2 ), followed by a gate electrode 3
The resist layer is formed on the gate electrode 31 with a mask wider than 1.
After being formed thereon, a dopant of a group V element such as P is also added at a high concentration (for example, P ions are formed at 1 to 3 × 10 15 / cm 3).
Doping at a dose of 2 ). Further, the TFT 30 is set to P
In the case of the channel type, the source region 3
4 and drain region 36 to form II
Doping is performed using a group I element dopant. When the LDD structure is used as described above, an advantage that the short channel effect can be reduced can be obtained. Note that doping may not be performed in two stages of low concentration and high concentration. For example,
A TFT having an offset structure may be used without performing low-concentration doping, and a self-aligned TFT may be formed by an ion implantation technique using P ions, B ions, or the like using the gate electrode 31 as a mask.
【０１２１】これらの工程と並行して、Ｎチャネル型Ｔ
ＦＴ及びＰチャネル型ＴＦＴから構成される相補型構造
を持つデータ線駆動回路１０１及び走査線駆動回路１０
４をＴＦＴアレイ基板１上の周辺部に形成する。 この
ように、ＴＦＴ３０はポリシリコンＴＦＴであるので、
ＴＦＴ３０の形成時に同一工程で、データ線駆動回路１
０１及び走査線駆動回路１０４を形成することができ、
製造上有利である。In parallel with these steps, an N-channel type T
Data line drive circuit 101 and scan line drive circuit 10 having complementary structure composed of FT and P-channel TFT
4 is formed on the peripheral portion of the TFT array substrate 1. Thus, since the TFT 30 is a polysilicon TFT,
In the same step when forming the TFT 30, the data line driving circuit 1
01 and the scanning line driving circuit 104 can be formed,
This is advantageous in manufacturing.
【０１２２】次に図１１の工程（７）に示すように、ゲ
ート電極３１（走査線）を覆うように、例えば、常圧又
は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、Ｐ
ＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒
化シリコン膜や酸化シリコン膜等からなる第２層間絶縁
層４２を形成する。第２層間絶縁層４２の層厚は、約５
０００〜１５０００Åが好ましい。そして、ソース領域
３４及びドレイン領域３６を活性化するために約１００
０℃のアニール処理を２０分程度行った後、ソース電極
３５（データ線）に対するコンタクトホール３７を、反
応性エッチング、反応性イオンビームエッチング等のド
ライエッチングにより形成する。この際、反応性エッチ
ング、反応性イオンビームエッチングのような異方性エ
ッチングにより、コンタクトホール３７を開孔した方
が、開孔形状をマスク形状とほぼ同じにできるという利
点がある。但し、ドライエッチングとウエットエッチン
グとを組み合わせて開孔すれば、コンタクトホール３７
をテーパ状にできるので、配線接続時の断線を防止でき
るという利点が得られる。また、ゲート電極３１（走査
線）を図示しない配線と接続するためのコンタクトホー
ルも、コンタクトホール３７と同一の工程により第２層
間絶縁層４２に開ける。Next, as shown in the step (7) of FIG. 11, the NSG, PSG, and the like are used to cover the gate electrode 31 (scanning line) using, for example, normal pressure or reduced pressure CVD, TEOS gas, or the like.
A second interlayer insulating layer made of a silicate glass film such as SG, BSG, or BPSG, a silicon nitride film, a silicon oxide film, or the like is formed. The thickness of the second interlayer insulating layer 42 is about 5
000 to 15000 ° is preferred. In order to activate the source region 34 and the drain region 36, about 100
After annealing at 0 ° C. for about 20 minutes, a contact hole 37 for the source electrode 35 (data line) is formed by dry etching such as reactive etching or reactive ion beam etching. At this time, there is an advantage that opening the contact hole 37 by anisotropic etching such as reactive etching or reactive ion beam etching can make the opening shape almost the same as the mask shape. However, if the dry etching and the wet etching are performed in combination, the contact holes 37 can be formed.
Can be tapered, so that there is an advantage that disconnection at the time of wiring connection can be prevented. Further, a contact hole for connecting the gate electrode 31 (scanning line) to a wiring (not shown) is also formed in the second interlayer insulating layer 42 in the same process as the contact hole 37.
【０１２３】次に図１１の工程（８）に示すように、第
２層間絶縁層４２の上に、スパッタリング処理等によ
り、Ａｌ等の低抵抗金属や金属シリサイド等を、約１０
００〜５０００Åの厚さに堆積し、更にフォトリソグラ
フィ工程、エッチング工程等により、ソース電極３５
（データ線）を形成する。Next, as shown in step (8) of FIG. 11, a low-resistance metal such as Al or a metal silicide is deposited on the second interlayer insulating layer 42 by sputtering or the like for about 10 minutes.
The source electrode 35 is deposited to a thickness of 100 to 5000 に よ り and further subjected to a photolithography process, an etching process, and the like.
(Data lines) are formed.
【０１２４】この場合、ソース電極３５（データ線）
を、第２遮光層２３が覆う領域の一部又は全部に対応す
る遮光膜として配置すれば、Ａｌ等の金属膜や金属シリ
サイド膜の持つ遮光性により、第２遮光層２３の一部又
は全部を省略することも可能となる。この場合特に、対
向基板２とＴＦＴアレイ基板１との貼り合わせずれによ
る画素開口率の低下を防ぐことが出来る利点がある。ま
た、少なくとも半導体層３２のチャネル領域を覆うよう
にソース電極３５を形成し、更に、半導体層３２のチャ
ネル領域下方に配設された遮光層３の表面に入射光が直
接照射されないようにソース電極３５で覆うようにす
る。これにより、入射光及び戻り光から半導体層３２の
チャネル領域を保護できることから、ポリシリコン膜の
光電変換効果によるＴＦＴのリーク電流を低減できる。In this case, the source electrode 35 (data line)
Is disposed as a light-shielding film corresponding to a part or the whole of the region covered by the second light-shielding layer 23, a part or all of the second light-shielding layer 23 is formed by the light-shielding property of a metal film such as Al or a metal silicide film. Can be omitted. In this case, in particular, there is an advantage that the pixel aperture ratio can be prevented from lowering due to misalignment between the opposing substrate 2 and the TFT array substrate 1. Further, a source electrode 35 is formed so as to cover at least the channel region of the semiconductor layer 32, and a source electrode 35 is formed so that incident light is not directly applied to the surface of the light shielding layer 3 disposed below the channel region of the semiconductor layer 32. Cover with 35. Thus, the channel region of the semiconductor layer 32 can be protected from incident light and return light, so that the leakage current of the TFT due to the photoelectric conversion effect of the polysilicon film can be reduced.
【０１２５】次に図１１の工程（９）に示すように、ソ
ース電極３５（データ線）上を覆うように、例えば、常
圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳ
Ｇ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス
膜、窒化シリコン膜や酸化シリコン膜等からなる第３層
間絶縁層４３を形成する。第３層間絶縁層４３の層厚
は、約５０００〜１５０００Åが好ましい。或いは、こ
のようなシリケートガラス膜に代えて又は重ねて、有機
膜やＳＯＧ（スピンオンガラス）をスピンコートして、
若しくは又はＣＭＰ処理を施して、平坦な膜を形成して
もよい。Next, as shown in step (9) of FIG. 11, the NS or NS gas is applied to cover the source electrode 35 (data line) using, for example, normal pressure or low pressure CVD, TEOS gas, or the like.
A third interlayer insulating layer 43 made of a silicate glass film such as G, PSG, BSG, or BPSG, a silicon nitride film, a silicon oxide film, or the like is formed. The thickness of the third interlayer insulating layer 43 is preferably about 5000-15000 °. Alternatively, instead of or in place of such a silicate glass film, an organic film or SOG (spin-on glass) is spin-coated,
Alternatively, a flat film may be formed by performing a CMP process.
【０１２６】更に、画素電極１１とドレイン領域３６と
を電気的接続するためのコンタクトホール３８を、反応
性エッチング、反応性イオンビームエッチング等のドラ
イエッチングにより形成する。この際、反応性エッチン
グ、反応性イオンビームエッチングのような異方性エッ
チングにより、コンタクトホール３８を開孔した方が、
開孔形状をマスク形状とほぼ同じにできるという利点が
得られる。但し、ドライエッチングとウエットエッチン
グとを組み合わせて開孔すれば、コンタクトホール３８
をテーパ状にできるので、配線接続時の断線を防止でき
るという利点が得られる。Further, a contact hole 38 for electrically connecting the pixel electrode 11 and the drain region 36 is formed by dry etching such as reactive etching or reactive ion beam etching. At this time, it is better to open the contact hole 38 by anisotropic etching such as reactive etching and reactive ion beam etching.
This has the advantage that the opening shape can be made substantially the same as the mask shape. However, if the dry etching and the wet etching are performed in combination, the contact hole 38 is formed.
Can be tapered, so that there is an advantage that disconnection at the time of wiring connection can be prevented.
【０１２７】次に図１１の工程（１０）に示すように、
第３層間絶縁層４３の上に、スパッタリング処理等によ
り、ＩＴＯ膜等の透明導電性薄膜を、約５００〜２００
０Åの厚さに堆積し、更にフォトリソグラフィ工程、エ
ッチング工程等により、画素電極１１を形成する。尚、
当該液晶装置２００を反射型の液晶装置に用いる場合に
は、Ａｌ等の反射率の高い不透明な材料から画素電極１
１を形成してもよい。Next, as shown in step (10) of FIG.
A transparent conductive thin film such as an ITO film is formed on the third interlayer insulating layer 43 by sputtering or the like for about 500 to 200
The pixel electrode 11 is formed by depositing a thickness of 0 ° and performing a photolithography process, an etching process, and the like. still,
When the liquid crystal device 200 is used for a reflection type liquid crystal device, the pixel electrode 1 is made of an opaque material having high reflectivity such as Al.
1 may be formed.
【０１２８】続いて、画素電極１１の上にポリイミド系
の配向膜の塗布液を塗布した後、所定のプレティルト角
を持つように且つ所定方向でラビング処理を施すこと等
により、図１に示した配向膜１２が形成される。Subsequently, a coating liquid of a polyimide-based alignment film was applied on the pixel electrode 11 and then rubbed in a predetermined direction so as to have a predetermined pretilt angle, as shown in FIG. An alignment film 12 is formed.
【０１２９】次に、遮光層３”がＴＦＴアレイ基板１側
に設けられたプリチャージ回路２０１のＴＦＴ２０２部
分の形成について図８のＢ−Ｂ’断面図に基づいて図１
２を参照して説明する。Next, the formation of the TFT 202 portion of the precharge circuit 201 in which the light shielding layer 3 ″ is provided on the TFT array substrate 1 side will be described with reference to FIG.
This will be described with reference to FIG.
【０１３０】プリチャージ回路２０１のＴＦＴ２０２部
分の形成については、図１０及び図１１を参照して説明
したＴＦＴ３０部分の形成と図１０の工程（１）から図
１１の工程（６）までは、同一の薄膜形成工程で行われ
る。従って、その説明は省略する。The formation of the TFT 202 portion of the precharge circuit 201 is the same as the formation of the TFT 30 portion described with reference to FIGS. 10 and 11 from the step (1) of FIG. 10 to the step (6) of FIG. In the step of forming a thin film. Therefore, the description is omitted.
【０１３１】この場合、第２層間絶縁層４２にアニール
処理を施すまでは図１１の工程（７）と同様であるが、
その後、図１２の工程（７）に示すように、プリチャー
ジ信号線２０４に対するコンタクトホール３７”と共に
データ線３５に対するコンタクトホール３８”を、図１
１の工程（７）と並行して、反応性エッチング、反応性
イオンビームエッチング等のドライエッチングにより形
成する。In this case, the process up to the annealing treatment on the second interlayer insulating layer 42 is the same as the process (7) in FIG.
Thereafter, as shown in step (7) of FIG. 12, a contact hole 37 "for the data line 35 is formed together with a contact hole 37" for the precharge signal line 204 in FIG.
In parallel with the first step (7), it is formed by dry etching such as reactive etching and reactive ion beam etching.
【０１３２】次に図１２の工程（８）に示すように、図
１１の工程（８）と同一の薄膜形成工程により、第２層
間絶縁層４２の上に、スパッタリング処理等により、Ａ
ｌ等の低抵抗金属や金属シリサイド等を堆積する。更に
図１１の工程（８）と並行して、フォトリソグラフィ工
程、エッチング工程等により、所定パターンを夫々持つ
プリチャージ信号線２０４及びデータ線３５を形成す
る。Next, as shown in step (8) of FIG. 12, in the same thin film forming step as step (8) of FIG. 11, A is formed on the second interlayer insulating layer 42 by sputtering or the like.
A low resistance metal such as 1 or metal silicide is deposited. Further, in parallel with the step (8) in FIG. 11, a precharge signal line 204 and a data line 35 each having a predetermined pattern are formed by a photolithography step, an etching step, and the like.
【０１３３】次に図１２の工程（９）に示すように、図
１１の工程（９）と同一の薄膜形成工程により、データ
線３５及びプリチャージ信号線２０４上を覆うようにシ
リケートガラス等からなる第３層間絶縁層４３を形成す
る。そして、図１１の工程（１０）の薄膜形成工程によ
り、第３層間絶縁層４３の上に堆積されるＩＴＯ膜等の
透明導電性薄膜については、エッチング処理等により全
て除去する。Next, as shown in step (9) of FIG. 12, by the same thin film forming step as step (9) of FIG. 11, silicate glass or the like is used to cover the data lines 35 and the precharge signal lines 204. A third interlayer insulating layer 43 is formed. Then, the transparent conductive thin film such as the ITO film deposited on the third interlayer insulating layer 43 in the thin film forming step of the step (10) in FIG. 11 is completely removed by etching or the like.
【０１３４】尚、遮光層３”がＴＦＴアレイ基板１側に
設けられたサンプリング回路３０１のＴＦＴ３０２部分
の形成については上述のプリチャージ回路２０１のＴＦ
Ｔ２０２部分の形成と同様であるので、その説明は省略
する。The formation of the TFT 302 portion of the sampling circuit 301 in which the light-shielding layer 3 ″ is provided on the TFT array substrate 1 side is described with reference to the TF of the precharge circuit 201 described above.
Since this is the same as the formation of the T202 portion, its description is omitted.
【０１３５】（電子機器）次に、以上詳細に説明した液
晶装置２００を備えた電子機器の実施の形態について図
１３から図１８を参照して説明する。(Electronic Apparatus) Next, an embodiment of an electronic apparatus including the liquid crystal device 200 described in detail above will be described with reference to FIGS.
【０１３６】先ず図１３に、このように液晶装置２００
を備えた電子機器の概略構成を示す。First, as shown in FIG.
1 shows a schematic configuration of an electronic device provided with.
【０１３７】図１３において、電子機器は、表示情報出
力源１０００、表示情報処理回路１００２、前述の走査
線駆動回路１０４及びデータ線駆動回路１０１を含む駆
動回路１００４、前述のように構成されたプリチャージ
回路及びサンプリング回路が設けられた液晶装置２０
０、クロック発生回路１００８並びに電源回路１０１０
を備えて構成されている。表示情報出力源１０００は、
ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Acce
ss Memory）、光ディスク装置などのメモリ、同調回路
等を含み、クロック発生回路１００８からのクロック信
号に基づいて、所定フォーマットの画像信号などの表示
情報を表示情報処理回路１００２に出力する。表示情報
処理回路１００２は、増幅・極性反転回路、相展開回
路、ローテーション回路、ガンマ補正回路、クランプ回
路等の周知の各種処理回路を含んで構成されており、ク
ロック信号に基づいて入力された表示情報からデジタル
信号を順次生成し、クロック信号CLKと共に駆動回路１
００４に出力する。駆動回路１００４は、走査線駆動回
路１０４及びデータ線駆動回路１０１によって前述の駆
動方法により液晶装置２００を駆動する。電源回路１０
１０は、上述の各回路に所定電源を供給する。尚、液晶
装置２００を構成するＴＦＴアレイ基板の上に、駆動回
路１００４を搭載してもよく、これに加えて表示情報処
理回路１００２を搭載してもよい。In FIG. 13, the electronic apparatus includes a display information output source 1000, a display information processing circuit 1002, a driving circuit 1004 including the above-described scanning line driving circuit 104 and data line driving circuit 101, and a pre-configured circuit as described above. Liquid crystal device 20 provided with charge circuit and sampling circuit
0, clock generation circuit 1008 and power supply circuit 1010
It is provided with. The display information output source 1000
ROM (Read Only Memory), RAM (Random Acce
ss Memory), a memory such as an optical disk device, a tuning circuit, and the like, and outputs display information such as an image signal in a predetermined format to the display information processing circuit 1002 based on a clock signal from the clock generation circuit 1008. The display information processing circuit 1002 includes various well-known processing circuits such as an amplification / polarity inversion circuit, a phase expansion circuit, a rotation circuit, a gamma correction circuit, and a clamp circuit. A digital signal is sequentially generated from information, and a driving circuit 1 is generated together with a clock signal CLK.
004. The driving circuit 1004 drives the liquid crystal device 200 by the above-described driving method using the scanning line driving circuit 104 and the data line driving circuit 101. Power supply circuit 10
Reference numeral 10 supplies a predetermined power to each of the above-described circuits. Note that the drive circuit 1004 may be mounted on the TFT array substrate included in the liquid crystal device 200, and in addition, the display information processing circuit 1002 may be mounted.
【０１３８】次に図１４から図１８に、このように構成
された電子機器の具体例を夫々示す。Next, FIG. 14 to FIG. 18 show specific examples of the electronic device thus configured.
【０１３９】図１４には、液晶プロジェクタ１１００
は、上述した駆動回路１００４がＴＦＴアレイ基板上に
搭載された液晶装置を含む液晶モジュールを３個用意
し、夫々ＲＧＢ用の液晶装置９６２Ｒ、９６２Ｇ及び９
６２Ｂとして用いた投射型プロジェクタの光学系の概略
構成図を示し、図１５は、図１４のＥ−Ｅ’断面図であ
る。本例の投射型表示装置の光学系には、前述した光源
装置９２０と、均一照明光学系９２３が採用されてい
る。そして、投射型表示装置は、この均一照明光学系９
２３から出射される光束Ｗを赤（Ｒ）、緑（Ｇ）、青
（Ｂ）に分離する色分離手段としての色分離光学系９２
４と、各色光束Ｒ、Ｇ、Ｂを変調する変調手段としての
３つのライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂと、
変調された後の色光束を再合成する色合成手段としての
色合成プリズム９１０と、合成された光束を投射面１０
０の表面に拡大投射する投射手段としての投射レンズユ
ニット６を備えている。また、青色光束Ｂを対応するラ
イトバルブ９２５Ｂに導く導光系９２７をも備えてい
る。FIG. 14 shows a liquid crystal projector 1100.
Prepares three liquid crystal modules each including a liquid crystal device in which the above-described driving circuit 1004 is mounted on a TFT array substrate, and respectively controls the liquid crystal devices 962R, 962G, and 9G for RGB.
FIG. 15 is a schematic configuration diagram of an optical system of a projection type projector used as 62B, and FIG. 15 is a cross-sectional view taken along the line EE ′ of FIG. The light source device 920 and the uniform illumination optical system 923 described above are adopted as the optical system of the projection display device of this example. Then, the projection display apparatus uses the uniform illumination optical system 9.
A color separation optical system 92 as a color separation unit that separates the light flux W emitted from the light into red (R), green (G), and blue (B).
4, three light valves 925R, 925G, and 925B as modulation means for modulating the color light beams R, G, and B;
A color synthesizing prism 910 as a color synthesizing unit for re-synthesizing the modulated color luminous flux, and a projection surface 10
A projection lens unit 6 is provided as projection means for projecting an enlarged image on the surface of the lens. Further, a light guide system 927 for guiding the blue light flux B to the corresponding light valve 925B is also provided.
【０１４０】均一照明光学系９２３は、２つのレンズ板
９２１、９２２と反射ミラー９３１を備えており、反射
ミラー９３１を挟んで２つのレンズ板９２１、９２２が
直交する状態に配置されている。均一照明光学系９２３
の２つのレンズ板９２１、９２２は、それぞれマトリク
ス状に配置された複数の矩形レンズを備えている。光源
装置９２０から出射された光束は、第１のレンズ板９２
１の矩形レンズによって複数の部分光束に分割される。
そして、これらの部分光束は、第２のレンズ板９２２の
矩形レンズによって３つのライトバルブ９２５Ｒ、９２
５Ｇ、９２５Ｂ付近で重畳される。従って、均一照明光
学系９２３を用いることにより、光源装置９２０が出射
光束の断面内で不均一な照度分布を有している場合で
も、３つのライトバルブ９２５Ｒ、９２５Ｇ、９２５Ｂ
を均一な照明光で照明することが可能となる。The uniform illumination optical system 923 includes two lens plates 921 and 922 and a reflection mirror 931. The two lens plates 921 and 922 are arranged so as to be orthogonal to each other with the reflection mirror 931 interposed therebetween. Uniform illumination optical system 923
The two lens plates 921 and 922 each include a plurality of rectangular lenses arranged in a matrix. The light beam emitted from the light source device 920 is transmitted to the first lens plate 92.
The light is split into a plurality of partial light beams by one rectangular lens.
Then, these partial light beams are divided into three light valves 925R and 925R by the rectangular lens of the second lens plate 922.
Superimposed around 5G and 925B. Therefore, by using the uniform illumination optical system 923, even when the light source device 920 has an uneven illuminance distribution in the cross section of the emitted light beam, the three light valves 925R, 925G, and 925B are used.
Can be illuminated with uniform illumination light.
【０１４１】各色分離光学系９２４は、青緑反射ダイク
ロイックミラー９４１と、緑反射ダイクロイックミラー
９４２と、反射ミラー９４３から構成される。まず、青
緑反射ダイクロイックミラー９４１において、光束Ｗに
含まれている青色光束Ｂおよび緑色光束Ｇが直角に反射
され、緑反射ダイクロイックミラー９４２の側に向か
う。赤色光束Ｒはこのミラー９４１を通過して、後方の
反射ミラー９４３で直角に反射されて、赤色光束Ｒの出
射部９４４からプリズムユニット９１０の側に出射され
る。Each color separation optical system 924 includes a blue-green reflecting dichroic mirror 941, a green reflecting dichroic mirror 942, and a reflecting mirror 943. First, in the blue-green reflecting dichroic mirror 941, the blue light beam B and the green light beam G included in the light beam W are reflected at right angles, and head toward the green reflecting dichroic mirror 942. The red light beam R passes through the mirror 941, is reflected at a right angle by the rear reflection mirror 943, and is emitted from the emission unit 944 of the red light beam R to the prism unit 910 side.
【０１４２】次に、緑反射ダイクロイックミラー９４２
において、青緑反射ダイクロイックミラー９４１におい
て反射された青色、緑色光束Ｂ、Ｇのうち、緑色光束Ｇ
のみが直角に反射されて、緑色光束Ｇの出射部９４５か
ら色合成光学系の側に出射される。緑反射ダイクロイッ
クミラー９４２を通過した青色光束Ｂは、青色光束Ｂの
出射部９４６から導光系９２７の側に出射される。本例
では、均一照明光学素子の光束Ｗの出射部から、色分離
光学系９２４における各色光束の出射部９４４、９４
５、９４６までの距離がほぼ等しくなるように設定され
ている。Next, the green reflection dichroic mirror 942
Of the blue and green light fluxes B and G reflected by the blue-green reflection dichroic mirror 941,
Only the green light beam G is reflected at a right angle, and is emitted from the emission unit 945 of the green light beam G to the color combining optical system side. The blue light flux B that has passed through the green reflection dichroic mirror 942 is emitted from the emission section 946 of the blue light flux B to the light guide system 927 side. In this example, the emission portions 944 and 94 of the color light beams in the color separation optical system 924 from the emission portion of the light beam W of the uniform illumination optical element.
The distances to 5,946 are set to be substantially equal.
【０１４３】色分離光学系９２４の赤色、緑色光束Ｒ、
Ｇの出射部９４４、９４５の出射側には、それぞれ集光
レンズ９５１、９５２が配置されている。したがって、
各出射部から出射した赤色、緑色光束Ｒ、Ｇは、これら
の集光レンズ９５１、９５２に入射して平行化される。The red and green luminous flux R of the color separation optical system 924
Condensing lenses 951 and 952 are arranged on the emission sides of the G emission sections 944 and 945, respectively. Therefore,
The red and green luminous fluxes R and G emitted from the respective emission sections are incident on these condenser lenses 951 and 952 and are parallelized.
【０１４４】このように平行化された赤色、緑色光束
Ｒ、Ｇは、ライトバルブ９２５Ｒ、９２５Ｇに入射して
変調され、各色光に対応した画像情報が付加される。す
なわち、これらの液晶装置は、不図示の駆動手段によっ
て画像情報に応じてスイッチング制御されて、これによ
り、ここを通過する各色光の変調が行われる。このよう
な駆動手段は公知の手段をそのまま使用することができ
る。一方、青色光束Ｂは、導光系９２７を介して対応す
るライトバルブ９２５Ｂに導かれ、ここにおいて、同様
に画像情報に応じて変調が施される。尚、本例のライト
バルブ９２５Ｒ、９２５Ｇ、９２５Ｂは、それぞれさら
に入射側偏光手段９６０Ｒ、９６０Ｇ、９６０Ｂと、出
射側偏光手段９６１Ｒ、９６1G、９６１Ｂと、これらの
間に配置された液晶装置９６２Ｒ、９６２Ｇ、９６２Ｂ
とからなる液晶ライトバルブである。The red and green luminous fluxes R and G thus collimated enter the light valves 925R and 925G and are modulated to add image information corresponding to each color light. That is, the switching of these liquid crystal devices is controlled by driving means (not shown) in accordance with the image information, whereby each color light passing therethrough is modulated. As such a driving means, a known means can be used as it is. On the other hand, the blue light flux B is guided to the corresponding light valve 925B via the light guide system 927, where it is similarly modulated according to image information. The light valves 925R, 925G, and 925B of the present example further include an incident-side polarizing unit 960R, 960G, and 960B, an outgoing-side polarizing unit 961R, 961G, and 961B, and liquid crystal devices 962R and 962G disposed therebetween. , 962B
A liquid crystal light valve comprising:
【０１４５】導光系９２７は、青色光束Ｂの出射部９４
６の出射側に配置した集光レンズ９５４と、入射側反射
ミラー９７１と、出射側反射ミラー９７２と、これらの
反射ミラーの間に配置した中間レンズ９７３と、ライト
バルブ９２５Ｂの手前側に配置した集光レンズ９５３と
から構成されている。集光レンズ９４６から出射された
青色光束Ｂは、導光系９２７を介して液晶装置９６２Ｂ
に導かれて変調される。各色光束の光路長、すなわち、
光束Ｗの出射部から各液晶装置９６２Ｒ、９６２Ｇ、９
６２Ｂまでの距離は青色光束Ｂが最も長くなり、したが
って、青色光束の光量損失が最も多くなる。しかし、導
光系９２７を介在させることにより、光量損失を抑制す
ることができる。The light guide system 927 includes a light emitting section 94 for the blue light beam B.
No. 6, a condenser lens 954 disposed on the exit side, an incident-side reflection mirror 971, an exit-side reflection mirror 972, an intermediate lens 973 disposed between these reflection mirrors, and a front side of the light valve 925B. And a condenser lens 953. The blue light flux B emitted from the condenser lens 946 is transmitted through the light guide system 927 to the liquid crystal device 962B.
And modulated. The optical path length of each color beam, that is,
Each liquid crystal device 962R, 962G, 9
The distance to 62B is the longest for the blue luminous flux B, and therefore the loss of light quantity of the blue luminous flux is the largest. However, by interposing the light guide system 927, the loss of light amount can be suppressed.
【０１４６】各ライトバルブ９２５Ｒ、９２５Ｇ、９２
５Ｂを通って変調された各色光束Ｒ、Ｇ、Ｂは、色合成
プリズム９１０に入射され、ここで合成される。そし
て、この色合成プリズム９１０によって合成された光が
投射レンズユニット９０６を介して所定の位置にある投
射面１００の表面に拡大投射されるようになっている。Each light valve 925R, 925G, 92
The color light fluxes R, G, and B modulated through 5B are incident on a color combining prism 910, where they are combined. The light combined by the color combining prism 910 is enlarged and projected on the surface of the projection surface 100 at a predetermined position via the projection lens unit 906.
【０１４７】本実施の形態では、液晶装置９６２Ｒ、９
６２Ｇ、９６２Ｂには、ＴＦＴの下側に遮光層が設けら
れているため、当該液晶装置９６２Ｒ、９６２Ｇ、９６
２Ｂからの投射光に基づく液晶プロジェクタ内の投射光
学系による反射光、投射光が通過する際のＴＦＴアレイ
基板の表面からの反射光、他の液晶装置から出射した後
に投射光学系を突き抜けてくる投射光の一部等が、戻り
光としてＴＦＴアレイ基板の側から入射しても、画素電
極のスイッチング用のＴＦＴ、あるいはサンプリング回
路のＴＦＴ、プリチャージング回路のＴＦＴ、検査回路
のＴＦＴ、或いはデータ線駆動回路や走査線駆動回路等
の周辺回路等のチャネルに対する遮光を十分に行うこと
ができる。In the present embodiment, the liquid crystal devices 962R and 962R
In 62G and 962B, since a light shielding layer is provided below the TFT, the liquid crystal devices 962R, 962G, 96
The reflected light from the projection optical system in the liquid crystal projector based on the projected light from 2B, the reflected light from the surface of the TFT array substrate when the projected light passes, and passes through the projection optical system after being emitted from another liquid crystal device. Even if a part of the projected light is incident as return light from the side of the TFT array substrate, a switching TFT of a pixel electrode, a TFT of a sampling circuit, a TFT of a precharging circuit, a TFT of an inspection circuit, or data. Channels of peripheral circuits such as a line drive circuit and a scan line drive circuit can be sufficiently shielded from light.
【０１４８】このため、小型化に適したプリズムユニッ
トを投射光学系に用いても、各液晶装置９６２Ｒ、９６
２Ｇ、９６２Ｂとプリズムユニットとの間において、戻
り光防止用のフィルムを別途配置したり、偏光手段に戻
り光防止処理を施したりすることが不要となるので、構
成を小型且つ簡易化する上で大変有利である。Therefore, even if a prism unit suitable for miniaturization is used for the projection optical system, each of the liquid crystal devices 962R, 96
It is not necessary to separately arrange a film for preventing return light between the 2G, 962B and the prism unit, or to perform a return light prevention process on the polarizing means, so that the configuration can be reduced in size and simplified. It is very advantageous.
【０１４９】また、本実施の形態では、戻り光によるＴ
ＦＴのチャネル領域への影響を抑えることができるた
め、液晶装置に直接戻り光防止処理を施した偏光手段を
貼り付けなくてもよい。そこで、図１４及び図１５に示
されるように、偏光手段を液晶装置から離して形成、よ
り具体的には、一方の偏光手段９６１Ｒ、９６１Ｇ、９
６１Ｂはプリズムユニット９１０に貼り付け、他方の偏
光手段９６０Ｒ、９６０Ｇ、９６０Ｂは集光レンズ９５
３、９４５、９４４に貼り付けることが可能である。こ
のように、偏光手段をプリズムユニットに貼り付けるこ
とにより、偏光手段の熱は、プリズムユニットで吸収さ
れるため、液晶装置の温度上昇を防止することができ
る。Further, in the present embodiment, T
Since it is possible to suppress the influence of the FT on the channel region, it is not necessary to attach a polarizing means which has been directly subjected to a return light preventing process to the liquid crystal device. Therefore, as shown in FIGS. 14 and 15, the polarizing means is formed separately from the liquid crystal device, and more specifically, one of the polarizing means 961R, 961G, 9
61B is attached to the prism unit 910, and the other polarizing means 960R, 960G, 960B is a condensing lens 95
3, 945, 944. Thus, by attaching the polarizing means to the prism unit, the heat of the polarizing means is absorbed by the prism unit, so that a rise in the temperature of the liquid crystal device can be prevented.
【０１５０】また、図１５に示されるように、液晶装置
と偏光手段と間を離して形成することにより、液晶装置
と偏光手段との間には空気層ができるため、例えばプリ
ズムユニットの上側あるいは下側の一方に冷却手段を設
け、冷却手段から液晶装置と偏光手段との間に冷風等の
送風を送風口９９０から送り込むことにより、液晶装置
の温度上昇をさらに防ぐことができ、液晶装置の温度上
昇による誤動作を防ぐことができる。Further, as shown in FIG. 15, when the liquid crystal device and the polarizing means are formed apart from each other, an air layer is formed between the liquid crystal device and the polarizing means. By providing a cooling means on one side on the lower side, and sending a blow such as cool air from the cooling means between the liquid crystal device and the polarizing means from the blowing port 990, it is possible to further prevent the temperature of the liquid crystal device from rising, and Malfunction due to temperature rise can be prevented.
【０１５１】図１６において、電子機器の他の例たるラ
ップトップ型のパーソナルコンピュータ１２００は、上
述した液晶装置２００がトップカバーケース内に備えら
れており、更にＣＰＵ、メモリ、モデム等を収容すると
共にキーボード１２０２が組み込まれた本体１２０４を
備えている。In FIG. 16, a laptop personal computer 1200, which is another example of electronic equipment, has the above-mentioned liquid crystal device 200 provided in a top cover case, and further contains a CPU, a memory, a modem, and the like. A main body 1204 incorporating a keyboard 1202 is provided.
【０１５２】図１７において、電子機器の他の例たるペ
ージャ１３００は、金属フレーム１３０２内に前述の駆
動回路１００４がＴＦＴアレイ基板上に搭載されて液晶
モジュールをなす液晶装置２００が、バックライト１３
０６ａを含むライトガイド１３０６、回路基板１３０
８、第１及び第２のシールド板１３１０及び１３１２、
二つの弾性導電体１３１４及び１３１６、並びにフィル
ムキャリアテープ１３１８と共に収容されている。この
例の場合、前述の表示情報処理回路１００２（図１３参
照）は、回路基板１３０８に搭載してもよく、液晶装置
２００のＴＦＴアレイ基板上に搭載してもよい。更に、
前述の駆動回路１００４を回路基板１３０８上に搭載す
ることも可能である。In FIG. 17, a pager 1300, which is another example of the electronic equipment, includes a liquid crystal device 200 in which a driving circuit 1004 is mounted on a TFT array substrate in a metal frame 1302 to form a liquid crystal module.
Light guide 1306 including 06a, circuit board 130
8, first and second shield plates 1310 and 1312,
It is housed together with two elastic conductors 1314 and 1316 and a film carrier tape 1318. In this example, the above-described display information processing circuit 1002 (see FIG. 13) may be mounted on a circuit board 1308 or on a TFT array substrate of the liquid crystal device 200. Furthermore,
The above-described drive circuit 1004 can be mounted on a circuit board 1308.
【０１５３】また図１８に示すように、駆動回路１００
４や表示情報処理回路１００２を搭載しない液晶装置２
００の場合には、駆動回路１００４や表示情報処理回路
１００２を含むＩＣ１３２４がポリイミドテープ１３２
２上に実装されたＴＣＰ（Tape Carrier Package）１
３２０に、ＴＦＴアレイ基板１の周辺部に設けられた異
方性導電フィルムを介して物理的且つ電気的に接続し
て、液晶装置として、生産、販売、使用等することも可
能である。Also, as shown in FIG.
Liquid crystal device 2 which does not mount the display information processing circuit 1002 or the display information processing circuit 1002
In the case of 00, the IC 1324 including the drive circuit 1004 and the display information processing circuit 1002
TCP (Tape Carrier Package) 1 mounted on 2
320 can be physically, electrically connected via an anisotropic conductive film provided on the periphery of the TFT array substrate 1 to produce, sell, use, etc. as a liquid crystal device.
【０１５４】以上図１４から図１８を参照して説明した
電子機器の他にも、液晶テレビ、ビューファインダ型又
はモニタ直視型のビデオテープレコーダ、カーナビゲー
ション装置、電子手帳、電卓、ワードプロセッサ、ワー
クステーション、携帯電話、テレビ電話、ＰＯＳ端末、
タッチパネルを備えた装置等などが図１３に示した電子
機器の例として挙げられる。In addition to the electronic devices described above with reference to FIGS. 14 to 18, a liquid crystal television, a viewfinder type or a monitor direct-view type video tape recorder, a car navigation device, an electronic organizer, a calculator, a word processor, a workstation , Mobile phones, videophones, POS terminals,
A device equipped with a touch panel or the like is an example of the electronic device shown in FIG.
【０１５５】以上説明したように、本実施の形態によれ
ば、戻り光等に対する遮光性能が高く、優れたトランジ
スタ特性を持つＴＦＴにより、高品位の画像表示が可能
な液晶装置を備えた各種の電子機器を実現できる。As described above, according to the present embodiment, various types of liquid crystal devices provided with a liquid crystal device capable of displaying high-quality images by using TFTs having high light-shielding performance against return light and the like and excellent transistor characteristics. Electronic devices can be realized.
【０１５６】[0156]
【発明の効果】本発明によれば、例えばＴＦＴ等からな
る第１、第２及び第３スイッチング素子において戻り光
等に起因して光電流が発生してスイッチング特性が劣化
する事態は未然に防止されるので、優れたスイッチング
特性を持つスイッチング素子により、高品位の画像表示
が可能となる。更にサンプリング回路やプリチャージ回
路を従来のように遮光性のケースに入れられた第１基板
の周辺部分に配置する必要性はないので、例えば、これ
らの回路を周辺見切り下に配置することにより、周辺見
切りの下というデッドスペースを有効利用することも可
能となる。According to the present invention, it is possible to prevent a situation in which the first, second, and third switching elements composed of, for example, TFTs, etc., degrade switching characteristics due to generation of photocurrent due to return light or the like. Therefore, a high-quality image display can be performed by the switching element having excellent switching characteristics. Further, since it is not necessary to arrange the sampling circuit and the precharge circuit in the peripheral portion of the first substrate placed in the light-shielding case unlike the related art, for example, by arranging these circuits below the peripheral part, It is also possible to make effective use of the dead space under the peripheral parting.
【０１５７】また、戻り光等に起因して半導体層に光電
流が発生してＴＦＴのトランジスタ特性が劣化する事態
は未然に防止されるので、優れたトランジスタ特性を持
つＴＦＴにより、高品位の画像表示が可能となる。Further, since a situation in which a photocurrent is generated in the semiconductor layer due to return light or the like and the transistor characteristics of the TFT are degraded is prevented, a high quality image can be obtained by the TFT having excellent transistor characteristics. Display becomes possible.
【図１】 液晶装置の実施の形態におけるＴＦＴアレイ
基板上に形成された各種配線、周辺回路等のブロック図
である。FIG. 1 is a block diagram of various wirings, peripheral circuits, and the like formed on a TFT array substrate in an embodiment of a liquid crystal device.
【図２】 図１の液晶装置の全体構成を示す平面図であ
る。FIG. 2 is a plan view showing an overall configuration of the liquid crystal device of FIG.
【図３】 図１の液晶装置の全体構成を示す断面図であ
る。FIG. 3 is a cross-sectional view illustrating an overall configuration of the liquid crystal device of FIG.
【図４】 液晶装置に設けられたプリチャージ回路を構
成するＴＦＴの回路図である。FIG. 4 is a circuit diagram of a TFT constituting a precharge circuit provided in the liquid crystal device.
【図５】 液晶装置に設けられたサンプリング回路を構
成するＴＦＴの回路図である。FIG. 5 is a circuit diagram of a TFT constituting a sampling circuit provided in a liquid crystal device.
【図６】 液晶装置を構成する画素スイッチング用ＴＦ
Ｔ及びプリチャージ回路用ＴＦＴを示す断面図である。FIG. 6 is a pixel switching TF constituting a liquid crystal device.
It is sectional drawing which shows T and TFT for precharge circuits.
【図７】 図６の液晶装置のＴＦＴアレイ基板の画面表
示領域のコーナー部を示す平面図である。7 is a plan view showing a corner portion of a screen display area of a TFT array substrate of the liquid crystal device of FIG.
【図８】 図１の液晶装置の実施の形態におけるＴＦＴ
アレイ基板上に形成された各種配線、周辺回路等の応用
例のブロック図である。8 is a diagram showing a TFT in the embodiment of the liquid crystal device shown in FIG.
FIG. 14 is a block diagram of an application example of various wirings, peripheral circuits, and the like formed on an array substrate.
【図９】 検査回路の一例の回路図である。FIG. 9 is a circuit diagram of an example of an inspection circuit.
【図１０】 図６の液晶装置の一部分における製造プロ
セスを順を追って示す工程図（その１）である。10 is a process chart (1) showing a manufacturing process in a part of the liquid crystal device in FIG. 6 in order.
【図１１】 図６の液晶装置の一部分における製造プロ
セスを順を追って示す工程図（その２）である。FIG. 11 is a process diagram (part 2) for sequentially illustrating the manufacturing process in a part of the liquid crystal device in FIG. 6;
【図１２】 図６の液晶装置の他部分における製造プロ
セスを順を追って示す工程図である。12 is a process chart sequentially showing a manufacturing process in another part of the liquid crystal device of FIG. 6;
【図１３】 本発明による電子機器の実施の形態の概略
構成を示すブロック図である。FIG. 13 is a block diagram illustrating a schematic configuration of an embodiment of an electronic device according to the present invention.
【図１４】 電子機器の一例としての液晶プロジェクタ
を示す断面図である。FIG. 14 is a cross-sectional view illustrating a liquid crystal projector as an example of an electronic apparatus.
【図１５】 図１４のＥ−Ｅ’断面図である。15 is a sectional view taken along line E-E 'of FIG.
【図１６】 電子機器の他の例としてのパーソナルコン
ピュータを示す正面図である。FIG. 16 is a front view showing a personal computer as another example of the electronic apparatus.
【図１７】 電子機器の一例としてのページャを示す分
解斜視図である。FIG. 17 is an exploded perspective view showing a pager as an example of an electronic apparatus.
【図１８】 電子機器の一例としてのＴＣＰを用いた液
晶装置を示す斜視図である。FIG. 18 is a perspective view illustrating a liquid crystal device using TCP as an example of an electronic apparatus.
１…ＴＦＴアレイ基板 ２…対向基板 ３、３”…遮光層 １１…画素電極 １２…配向膜 ２１…共通電極 ２２…配向膜 ２３…第２遮光層 ３０、２０２、３０２…ＴＦＴ ３１…走査線（ゲート電極） ３２、３２”…半導体層 ３３、３３”…ゲート絶縁層 ３４、３４”…ソース領域 ３５…データ線（ソース電極） ３６、３６”…ドレイン領域 ３７、３７”、３８、３８”…コンタクトホール ４１…第１層間絶縁層 ４２…第２層間絶縁層 ４３…第３層間絶縁層 ５０…液晶層 ５２…シール材 ５３…周辺見切り ７０…蓄積容量 １０１…データ線駆動回路 １０４…走査線駆動回路 ２００…液晶装置 ２０１…プリチャージ回路 ２０２…ＴＦＴ ２０４…プリチャージ信号線 ２０６…プリチャージ回路駆動信号線 ３０１…サンプリング回路 ３０２…ＴＦＴ ４０１…検査回路 ４０２…ＴＦＴ DESCRIPTION OF SYMBOLS 1 ... TFT array substrate 2 ... Counter substrate 3, 3 "... Light shielding layer 11 ... Pixel electrode 12 ... Alignment film 21 ... Common electrode 22 ... Alignment film 23 ... Second light shielding layer 30, 202, 302 ... TFT 31 ... Scan line ( Gate electrode) 32, 32 ″ semiconductor layer 33, 33 ″ gate insulating layer 34, 34 ″ source region 35 data line (source electrode) 36, 36 ″ drain region 37, 37 ″, 38, 38 ″ Contact hole 41 first interlayer insulating layer 42 second interlayer insulating layer 43 third interlayer insulating layer 50 liquid crystal layer 52 sealing material 53 peripheral parting 70 storage capacitor 101 data line driving circuit 104 scanning line driving Circuit 200 Liquid crystal device 201 Precharge circuit 202 TFT 204 Precharge signal line 206 Precharge circuit drive signal line 301 Sampling circuit 302 … TFT 401… Inspection circuit 402… TFT
Claims (17)
挟持されてなり、 前記第１基板上には、複数の走査線と、前記複数の走査
線に交差する複数のデータ線と、前記複数の走査線とデ
ータ線に接続された複数の第１スイッチング素子と、前
記複数の第１スイッチング素子に接続された複数の画素
電極とを有し、 複数の第２スイッチング素子により画像信号をサンプリ
ングして前記複数のデータ線に供給するサンプリング回
路と、複数の第３スイッチング素子により前記複数のデ
ータ線に所定電圧レベルのプリチャージ信号を前記画像
信号に先行して夫々供給するプリチャージ回路とのうち
少なくとも一方の回路が前記第１基板に配置されてお
り、 前記第１スイッチング素子並びに前記少なくとも一方の
回路が有する前記第２及び第３スイッチング素子のうち
の少なくとも一方の素子に夫々対向する位置において、
前記第１基板と前記第１スイッチング素子及び該一方の
素子との間に夫々設けられた遮光層を更に備えたことを
特徴とする液晶装置。1. A liquid crystal is sandwiched between a pair of first and second substrates. A plurality of scanning lines and a plurality of data lines intersecting the plurality of scanning lines are provided on the first substrate. And a plurality of first switching elements connected to the plurality of scanning lines and data lines; and a plurality of pixel electrodes connected to the plurality of first switching elements. A sampling circuit that samples a signal and supplies the plurality of data lines to the plurality of data lines; and a precharge circuit that supplies a precharge signal of a predetermined voltage level to the plurality of data lines by a plurality of third switching elements prior to the image signal. At least one of the circuits is disposed on the first substrate, and the second switching switch and the second and third switches included in the at least one circuit. At a position facing each of at least one of the chining elements,
A liquid crystal device further comprising a light shielding layer provided between the first substrate, the first switching element, and the one element.
子のうち少なくとも一つは、薄膜トランジスタからな
り、前記遮光層上に絶縁膜を介して形成された該薄膜ト
ランジスタを構成する半導体層を含むことを特徴とする
請求項１に記載の液晶装置。2. At least one of the first, second and third switching elements comprises a thin film transistor, and includes a semiconductor layer forming the thin film transistor formed on the light shielding layer via an insulating film. The liquid crystal device according to claim 1, wherein:
子のうち少なくとも一つは、ＬＤＤ（Lightly Doped
Drain）構造の薄膜トランジスタからなり、前記遮光層
は少なくとも該薄膜トランジスタのチャネル領域及びＬ
ＤＤ領域に対向する位置に設けられていることを特徴と
する請求項１又は２に記載の液晶装置。3. The method of claim 1, wherein at least one of the first, second, and third switching elements is an LDD (Lightly Doped).
Drain) structured thin film transistor, wherein the light-shielding layer has at least a channel region of the thin film transistor and L
The liquid crystal device according to claim 1, wherein the liquid crystal device is provided at a position facing the DD region.
成工程により同一材料から形成されていることを特徴と
する請求項１から３のいずれか一項に記載の液晶装置。4. The liquid crystal device according to claim 1, wherein the light-shielding layer is formed of the same material by the same thin film forming process over the entire area.
ることを特徴とする請求項１から４のいずれか一項に記
載の液晶装置。5. The liquid crystal device according to claim 1, wherein the light shielding layer is connected to a constant potential source.
しいことを特徴とする請求項５に記載の液晶装置。6. The liquid crystal device according to claim 5, wherein the constant potential of the constant potential source is equal to a ground potential.
設けられた対向電極を更に備えており、 前記定電位源の定電位は、前記対向電極の電位に等しい
ことを特徴とする請求項５に記載の液晶装置。7. The device according to claim 1, further comprising a counter electrode provided on a side of said second substrate facing said liquid crystal, wherein a constant potential of said constant potential source is equal to a potential of said counter electrode. Item 6. The liquid crystal device according to item 5.
子のうち少なくとも一つは、Ｎチャネル型、Ｐチャネル
型及び相補型のうちのいずれか一つの型の薄膜トランジ
スタからなることを特徴とする請求項１から７のいずれ
か一項に記載の液晶装置。8. The method of claim 1, wherein at least one of the first, second, and third switching elements comprises a thin film transistor of one of an N-channel type, a P-channel type, and a complementary type. The liquid crystal device according to claim 1.
前記複数の画素電極により規定される画面表示領域の周
囲において前記第１及び第２基板を貼り合わせて前記液
晶を包囲するシール部材と、 前記平面上で前記シール部材と前記画面表示領域との間
において前記画面表示領域の輪郭に沿って前記第２基板
に形成された遮光性の周辺見切りとを更に備えており、 前記少なくとも一方の回路は、前記周辺見切りに対向す
る位置に設けられたことを特徴とする請求項１から８の
いずれか一項に記載の液晶装置。9. A seal surrounding the liquid crystal by bonding the first and second substrates around a screen display area defined by the plurality of pixel electrodes on a plane parallel to the first and second substrates. A member, and a light-shielding peripheral parting formed on the second substrate along an outline of the screen display area between the seal member and the screen display area on the plane; 9. The liquid crystal device according to claim 1, wherein one of the circuits is provided at a position facing the peripheral parting.
り、 前記複数のデータ線は、前記データ線の一方側から前記
画像信号が供給されると共に、他方側から前記プリチャ
ージ信号が供給されることを特徴とする請求項１から９
のいずれか一項に記載の液晶装置。10. The precharge circuit is provided, wherein the plurality of data lines are supplied with the image signal from one side of the data lines and the precharge signal from the other side. 10. The method according to claim 1, wherein
The liquid crystal device according to claim 1.
ための第４スイッチング素子を含む検査回路が前記第１
基板に更に設けられており、 前記遮光層は、前記第４スイッチング素子に対向する位
置において前記第１基板と前記第４スイッチング素子と
の間に更に設けられたことを特徴とする請求項１から１
０のいずれか一項に記載の液晶装置。11. An inspection circuit including a fourth switching element for performing a predetermined inspection on the liquid crystal device is provided by the first circuit.
The light shielding layer is further provided on the substrate, and the light shielding layer is further provided between the first substrate and the fourth switching element at a position facing the fourth switching element. 1
0. The liquid crystal device according to any one of 0.
作させるための電圧保持用の第５スイッチング素子を含
む周辺回路が前記第１基板に設けられており、 前記遮光層は、前記第５スイッチング素子に対向する位
置において前記第１基板と前記第５スイッチング素子と
の間に設けられたことを特徴とする液晶装置。12. The liquid crystal device according to claim 1, wherein a peripheral circuit including a fifth switching element for holding a voltage for operating the liquid crystal device is provided on the first substrate instead of the at least one circuit. The liquid crystal device according to claim 1, wherein the light shielding layer is provided between the first substrate and the fifth switching element at a position facing the fifth switching element.
備えたことを特徴とする電子機器。13. An electronic apparatus comprising the liquid crystal device according to claim 1.
射されて画像情報に対応した変調を施す液晶ライトバル
ブと、前記液晶ライトバルブにより変調された光を投射
する投射手段とを有する投射型表示装置において、 前記液晶ライトバルブは、光の入射側に配置された第１
基板及び出射側に配置された第２基板との間に液晶が挟
持された液晶装置と、前記第１基板の外側に配置された
第１偏光手段と、前記第２基板の外側に配置された第２
偏光手段とを有し、 前記第２基板上には、複数の走査線と、前記複数の走査
線に交差する複数のデータ線と、前記複数の走査線とデ
ータ線に接続された複数の第１薄膜トランジスタと、前
記複数の第１薄膜トランジスタに接続された複数の画素
電極とを有し、 前記第２基板と前記第１薄膜トランジスタとの間には前
記第１薄膜トランジスタの少なくともチャネル領域に対
応して遮光層が配置されてなり、 前記第２偏光手段と前記液晶装置との間には空間が形成
されてなることを特徴とする投射型表示装置。14. A projection system comprising: a light source; a liquid crystal light valve that receives light emitted from the light source and modulates the light according to image information; and a projection unit that projects the light modulated by the liquid crystal light valve. In the display device, the liquid crystal light valve may include a first liquid crystal light valve disposed on a light incident side.
A liquid crystal device in which liquid crystal is sandwiched between a substrate and a second substrate disposed on the emission side; a first polarizing unit disposed outside the first substrate; and a liquid crystal device disposed outside the second substrate. Second
A polarizing unit, a plurality of scanning lines, a plurality of data lines intersecting the plurality of scanning lines, and a plurality of second lines connected to the plurality of scanning lines and the data lines on the second substrate. One thin film transistor; and a plurality of pixel electrodes connected to the plurality of first thin film transistors, wherein light is shielded between the second substrate and the first thin film transistor corresponding to at least a channel region of the first thin film transistor. A projection type display device, comprising a layer, and a space formed between the second polarizing means and the liquid crystal device.
少なくとも２色の色光束に分離する色分離手段と、前記
色分離手段によって分離された各色の光束に対して画像
情報に対応した変調を施す液晶ライトバルブと、前記液
晶ライトバルブにより変調された光を合成する合成手段
と、前記合成手段から出射された合成光束を投射する投
射手段とを有する投射型表示装置において、 前記液晶ライトバルブは、光の入射側に配置された第１
基板及び光の出射側に配置された第２基板との間に液晶
が挟持されてなる液晶装置と、前記第１基板の外側に配
置された第１偏光手段と、前記第２基板の外側に配置さ
れた第２偏光手段とを有し、 前記第２基板上には、複数の走査線と、前記複数の走査
線に交差する複数のデータ線と、前記複数の走査線とデ
ータ線に接続された複数の第１薄膜トランジスタと、前
記複数の第１薄膜トランジスタに接続された複数の画素
電極とを有し、 前記第２基板と前記第１薄膜トランジスタとの間には前
記第１薄膜トランジスタの少なくともチャネル領域に対
応して遮光層が配置されてなり、 前記第２偏光手段は、前記合成手段に貼りつけられてい
ることを特徴とする投射型表示装置。15. A light source, color separation means for separating a light beam emitted from the light source into at least two color light beams, and modulation corresponding to image information on each color light beam separated by the color separation means. A liquid crystal light valve, a combining unit for combining light modulated by the liquid crystal light valve, and a projecting unit for projecting a combined light beam emitted from the combining unit. Is a first light source disposed on the light incident side.
A liquid crystal device in which liquid crystal is sandwiched between a substrate and a second substrate disposed on the light emission side; a first polarizing unit disposed outside the first substrate; and a liquid crystal device disposed outside the second substrate. And a plurality of scanning lines, a plurality of data lines intersecting the plurality of scanning lines, and a connection to the plurality of scanning lines and the data lines on the second substrate. A plurality of first thin film transistors, and a plurality of pixel electrodes connected to the plurality of first thin film transistors, wherein at least a channel region of the first thin film transistors is provided between the second substrate and the first thin film transistors A projection type display device, wherein a light-shielding layer is disposed in correspondence with the second polarization means, and the second polarization means is attached to the synthesis means.
なることを特徴とする請求項１５に記載の投射型表示装
置。16. The projection type display device according to claim 15, wherein said combining means comprises a prism unit.
の間に風を送るための送風手段を更に備えたことを特徴
とする請求項１４乃至請求項１６のいずれか一項に記載
の投射型表示装置。17. The apparatus according to claim 14, further comprising a blower for blowing air between the liquid crystal device and the second polarizing unit. Projection display device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8466198A JP4050377B2 (en) | 1997-10-31 | 1998-03-30 | Liquid crystal device, electronic apparatus, and projection display device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30125097 | 1997-10-31 | ||
| JP9-301250 | 1997-10-31 | ||
| JP8466198A JP4050377B2 (en) | 1997-10-31 | 1998-03-30 | Liquid crystal device, electronic apparatus, and projection display device |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002323932A Division JP2003195356A (en) | 1997-10-31 | 2002-11-07 | Liquid crystal device, electronic equipment, and projection type display device |
| JP2005240874A Division JP4396599B2 (en) | 1997-10-31 | 2005-08-23 | Liquid crystal device, electronic apparatus, and projection display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11194360A true JPH11194360A (en) | 1999-07-21 |
| JP4050377B2 JP4050377B2 (en) | 2008-02-20 |
Family
ID=26425655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8466198A Expired - Lifetime JP4050377B2 (en) | 1997-10-31 | 1998-03-30 | Liquid crystal device, electronic apparatus, and projection display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4050377B2 (en) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003050182A (en) * | 2001-08-07 | 2003-02-21 | Matsushita Electric Ind Co Ltd | Testing method of image display panel member, image display panel member, image display panel, drive method of the image display panel, and image display |
| US6683592B1 (en) | 1999-08-20 | 2004-01-27 | Seiko Epson Corporation | Electro-optical device |
| US7061567B2 (en) * | 2001-10-04 | 2006-06-13 | Seiko Epson Corporation | Electro-optical device with a plurality of first and second sets of frame shielding films that defines the image display region |
| US7113245B2 (en) | 2000-05-19 | 2006-09-26 | Seiko Epson Corporation | Electro-optical device comprising a precharge circuit |
| US7190422B2 (en) | 2003-02-07 | 2007-03-13 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
| JP2007101701A (en) * | 2005-09-30 | 2007-04-19 | Epson Imaging Devices Corp | Liquid crystal display device |
| JP2007242895A (en) * | 2006-03-08 | 2007-09-20 | Mitsubishi Electric Corp | Thin-film transistor device and its manufacturing method |
| JP2008107434A (en) * | 2006-10-24 | 2008-05-08 | Seiko Epson Corp | Electro-optical device and electronic apparatus |
| JP2008165028A (en) * | 2006-12-28 | 2008-07-17 | Toshiba Matsushita Display Technology Co Ltd | Liquid crystal display |
| JP2009157354A (en) * | 2007-12-05 | 2009-07-16 | Semiconductor Energy Lab Co Ltd | Display device and method for manufacturing the same |
| US7800718B2 (en) | 2007-08-02 | 2010-09-21 | Seiko Epson Corporation | Electro-optical device and electronic apparatus having a light-shielding film at least partially overlapping with a transistor in plan view and having a plurality of openings overlapping with the transistor |
| US7804096B2 (en) | 2005-01-21 | 2010-09-28 | Seiko Epson Corporation | Semiconductor device comprising planarized light-shielding island films for thin-film transistors |
| US8049694B2 (en) | 2006-11-27 | 2011-11-01 | Seiko Epson Corporation | Electro-optical device and electronic apparatus including the same |
| WO2016190187A1 (en) * | 2015-05-25 | 2016-12-01 | シャープ株式会社 | Drive circuit for display device |
| US9780121B2 (en) | 2014-03-07 | 2017-10-03 | Semiconductor Energy Laboratory Co., Ltd. | Touch sensor, touch panel, and manufacturing method of touch panel |
| JP2019083341A (en) * | 1999-08-31 | 2019-05-30 | 株式会社半導体エネルギー研究所 | Semiconductor device |
-
1998
- 1998-03-30 JP JP8466198A patent/JP4050377B2/en not_active Expired - Lifetime
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6683592B1 (en) | 1999-08-20 | 2004-01-27 | Seiko Epson Corporation | Electro-optical device |
| US7064735B2 (en) | 1999-08-20 | 2006-06-20 | Seiko Epson Corporation | Electro-optical device |
| JP2019083341A (en) * | 1999-08-31 | 2019-05-30 | 株式会社半導体エネルギー研究所 | Semiconductor device |
| US7113245B2 (en) | 2000-05-19 | 2006-09-26 | Seiko Epson Corporation | Electro-optical device comprising a precharge circuit |
| JP2003050182A (en) * | 2001-08-07 | 2003-02-21 | Matsushita Electric Ind Co Ltd | Testing method of image display panel member, image display panel member, image display panel, drive method of the image display panel, and image display |
| US7362397B2 (en) | 2001-10-04 | 2008-04-22 | Seiko Epson Corporation | Electro-optical device with a gap of the light shielding layer being in a non-overlapping condition with the drain and the source in plan view |
| US7233372B2 (en) | 2001-10-04 | 2007-06-19 | Seiko Epson Corporation | Electro-optical device with a gap of the light shielding layer being in a non-overlapping condition with the drain and the source in plan view |
| US7061567B2 (en) * | 2001-10-04 | 2006-06-13 | Seiko Epson Corporation | Electro-optical device with a plurality of first and second sets of frame shielding films that defines the image display region |
| US7190422B2 (en) | 2003-02-07 | 2007-03-13 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
| CN100445851C (en) * | 2003-02-07 | 2008-12-24 | 精工爱普生株式会社 | Electrooptical device and electronic device |
| US7804096B2 (en) | 2005-01-21 | 2010-09-28 | Seiko Epson Corporation | Semiconductor device comprising planarized light-shielding island films for thin-film transistors |
| JP2007101701A (en) * | 2005-09-30 | 2007-04-19 | Epson Imaging Devices Corp | Liquid crystal display device |
| JP4517296B2 (en) * | 2005-09-30 | 2010-08-04 | エプソンイメージングデバイス株式会社 | Liquid crystal display |
| JP2007242895A (en) * | 2006-03-08 | 2007-09-20 | Mitsubishi Electric Corp | Thin-film transistor device and its manufacturing method |
| JP2008107434A (en) * | 2006-10-24 | 2008-05-08 | Seiko Epson Corp | Electro-optical device and electronic apparatus |
| US8049694B2 (en) | 2006-11-27 | 2011-11-01 | Seiko Epson Corporation | Electro-optical device and electronic apparatus including the same |
| JP2008165028A (en) * | 2006-12-28 | 2008-07-17 | Toshiba Matsushita Display Technology Co Ltd | Liquid crystal display |
| US7800718B2 (en) | 2007-08-02 | 2010-09-21 | Seiko Epson Corporation | Electro-optical device and electronic apparatus having a light-shielding film at least partially overlapping with a transistor in plan view and having a plurality of openings overlapping with the transistor |
| JP2009157354A (en) * | 2007-12-05 | 2009-07-16 | Semiconductor Energy Lab Co Ltd | Display device and method for manufacturing the same |
| US8878184B2 (en) | 2007-12-05 | 2014-11-04 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for manufacturing the same |
| US9780121B2 (en) | 2014-03-07 | 2017-10-03 | Semiconductor Energy Laboratory Co., Ltd. | Touch sensor, touch panel, and manufacturing method of touch panel |
| WO2016190187A1 (en) * | 2015-05-25 | 2016-12-01 | シャープ株式会社 | Drive circuit for display device |
| JPWO2016190187A1 (en) * | 2015-05-25 | 2018-03-01 | シャープ株式会社 | Display device drive circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4050377B2 (en) | 2008-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6433767B1 (en) | Electrooptical apparatus, method of producing the same and electronic apparatus | |
| JP3900714B2 (en) | Electro-optical device and electronic apparatus | |
| US6912020B2 (en) | Electro-optical apparatus, electronic device, substrate for use in an electro-optical apparatus, method of producing a substrate for use in an electro-optical apparatus, and light shielding film | |
| WO1999023530A1 (en) | Electro-optical device and electronic apparatus | |
| JP4396599B2 (en) | Liquid crystal device, electronic apparatus, and projection display device | |
| JP4050377B2 (en) | Liquid crystal device, electronic apparatus, and projection display device | |
| JP3589005B2 (en) | Electro-optical devices and electronic equipment | |
| JP3786515B2 (en) | Liquid crystal device, method for manufacturing the same, and electronic device | |
| JPH11265162A (en) | Electro-optical device and electronic equipment | |
| JP2002131778A (en) | Substrate for electro-optic device as well as electro- optic device and electronic equipment having the same | |
| JP5168254B2 (en) | Liquid crystal device and electronic device | |
| JP2003195356A (en) | Liquid crystal device, electronic equipment, and projection type display device | |
| JP3674273B2 (en) | Liquid crystal device and electronic device, TFT array substrate for liquid crystal device | |
| JP2002122857A (en) | Electro-optical device, electronic equipment substrate for electro-optical device, method of manufacturing substrate for electro-optical device, and light shielding film | |
| JP3792375B2 (en) | Liquid crystal device and electronic device | |
| JP3633255B2 (en) | Electro-optical device drive circuit, electro-optical device, and electronic apparatus | |
| JP3826591B2 (en) | Electro-optical device and electronic apparatus | |
| JP4544239B2 (en) | Electro-optical device and electronic apparatus | |
| JPH11183934A (en) | Liquid crystal panel and manufacture thereof and electronic equipment | |
| JP3564990B2 (en) | Electro-optical devices and electronic equipment | |
| JP3671971B2 (en) | Liquid crystal device and electronic device | |
| JP2003131263A (en) | Liquid crystal panel, electronic equipment, and tft array substrate | |
| JP3674618B2 (en) | Liquid crystal device and electronic device, TFT array substrate for liquid crystal device | |
| JPH11160692A (en) | Liquid crystal panel and electronic equipment | |
| JP3988734B2 (en) | Electro-optical device and electronic apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050127 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050201 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050401 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050628 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050823 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050831 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20051007 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071015 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071029 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071129 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121207 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121207 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131207 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |