CN110246837B - 一种双二极管esd保护电路 - Google Patents
一种双二极管esd保护电路 Download PDFInfo
- Publication number
- CN110246837B CN110246837B CN201910500481.5A CN201910500481A CN110246837B CN 110246837 B CN110246837 B CN 110246837B CN 201910500481 A CN201910500481 A CN 201910500481A CN 110246837 B CN110246837 B CN 110246837B
- Authority
- CN
- China
- Prior art keywords
- circuit
- diode
- esd
- protected
- parasitic pnp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000003071 parasitic effect Effects 0.000 claims abstract description 55
- 239000000758 substrate Substances 0.000 claims description 25
- 239000004065 semiconductor Substances 0.000 claims description 13
- 230000015556 catabolic process Effects 0.000 claims description 12
- 230000003321 amplification Effects 0.000 claims description 10
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 4
- 238000004364 calculation method Methods 0.000 claims description 3
- 230000005684 electric field Effects 0.000 claims description 3
- 238000000034 method Methods 0.000 claims description 2
- 239000004020 conductor Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提出了一种双二极管ESD保护电路,包括高端二极管、低端二极管、ESD主通路和寄生PNP三极管。所述高端二极管阳极、低端二极管阴极和寄生PNP三极管发射极与待保护电路IO相连,所述高端二极管阴极、ESD主通路正极和寄生PNP三极管基极与待保护电路VDD相连,所述低端二极管阳极、ESD主通路负极和寄生PNP三极管集电极与待保护电路GND相连。本发明通过寄生PNP三极管释放IO对GND的ESD电流,即增加了一条IO对GND的ESD电流释放路径,相比相同面积的双二极管ESD保护电路,有效地提高了电路的失效电流。
Description
技术领域
本发明属于集成电路与半导体技术领域,涉及一种双二极管ESD保护电路,可用于集成电路中芯片级和***级的ESD保护。
技术背景
随着科技革命的不断推进,半导体工艺和集成电路技术同样取得了巨大的进步,使得芯片面积不断减小,运算速度不断提高。然而,高集成度以及高运算速度使得集成电路和电子器件更容易受到ESD的损毁。因此,ESD是集成电路可靠性的重要组成部分。集成电路的ESD保护主要应用ESD保护电路实现。在工业界中,失效电流是ESD保护电路的重要指标。ESD保护电路分为两种,在待保护电路运算速度或频率较低的情况下,一般在待保护电路IO和GND之间挂接ESD保护模块,释放ESD电流。该电路设计简单,然而由于ESD保护模块尺寸较大,占用了大量的芯片面积,并且具有很大的寄生电容和泄漏电流,不适用于速度或频率较高电路的ESD保护。高频或高速集成电路要求其ESD保护电路具有较小的电路面积以及较低的寄生电容和泄漏电流。双二极管ESD保护电路由于其占用面积小,寄生电容和泄漏电流低等特点同样被广泛地应用于工业界中。双二极管ESD保护电路基本结构如图1所示,包括高端二极管、低端二极管和ESD主通路。其中,高端二极管用于释放待保护电路IO对VDD的ESD电流,低端二极管用于释放待保护电路GND对IO的ESD电流,ESD主通路用于释放待保护电路VDD对GND的ESD电流,待保护电路IO到GND的ESD电流通过高端二极管从IO释放至VDD,再通过ESD主通路从VDD释放至GND。双二极管ESD保护电路应用二极管的正向导通释放ESD电流,因此具有较小的电路面积、寄生电容以及泄漏电流,被广泛地应用于射频、高速和数字电路的ESD保护中。
双二极管ESD保护电路以其低泄漏电流和低寄生电容等特点备受国内外研究人员的关注。为提高双二极管ESD保护电路的失效电流,设计人员一般增加电路面积或设计具有更高失效电流的ESD主通路。此外,近年来也不断有学者提出其他的方法,例如2018年Chun-Yu Lin等人在“IEEE Transactions on Device and Materials Reliability”发表的名为“Low-C ESD Protection Design with Dual Resistor-Triggered SCRs in CMOSTechnology”的论文中,提出了一种低寄生电容的双二极管保护电路,其结构如图2所示,该保护电路应用电阻和两个高端二极管的串联代替基本电路的高端二极管,应用电阻和两个低端二极管的串联代替基本电路的低端二极管,进一步降低了电路的寄生电容。然而,对于相同的电路面积,电路的失效电流并未得到有效的提高。同时,由于增加了一个高端二极管、一个低端二极管和两个电阻,提高了电路的开启电压,不适用于低压电路的ESD保护。
发明内容
本发明的目的在于针对上述现有技术存在的不足,提出了一种双二极管ESD保护电路,用于解决现有技术中存在的失效电流较低的技术问题。
为实现上述目的,本发明采取的技术方案为:
一种双二极管ESD保护电路,包括高端二极管、低端二极管和ESD主通路,所述高端二极管阳极和低端二极管阴极与待保护电路IO相连,所述高端二极管阴极和ESD主通路正极与待保护电路VDD相连,所述低端二极管阳极和ESD主通路负极与待保护电路GND相连,所述高端二极管用于释放待保护电路IO对VDD的ESD电流,所述低端二极管用于释放待保护电路GND对IO的ESD电流;所述ESD主通路用于释放待保护电路VDD对GND的ESD电流;还包括寄生PNP三极管,所述寄生PNP三极管的发射极与待保护电路IO相连,基极与待保护电路VDD相连,集电极与待保护电路GND相连。
上述一种双二极管ESD保护电路,所述高端二极管为N阱P+二极管。
上述一种双二极管ESD保护电路,所述寄生PNP三极管,其发射极采用P+结构,基极采用N阱结构,集电极采用P衬底结构,该寄生PNP三极管的开启电压BVCEO由N阱和P衬底的反向击穿电压以及该寄生PNP三极管的电流放大倍数决定,计算公式为:
其中,BVCBO为寄生PNP三极管集电极-基极反向击穿电压,即N阱与P衬底间的反向击穿电压,β为寄生PNP三极管电流放大倍数,n为制造电路的半导体材料决定的常数,BVCBO和β的计算公式分别为:
其中,Ecrit为雪崩击穿临界电场,ND为半导体掺杂浓度,即N阱和P衬底浓度,WE和NE分别表示发射极的宽度和浓度,即P+的宽度和浓度,WB和NB分别表示基极的宽度和浓度,即P+到P衬底的距离和N阱的浓度,ni为本征半导体浓度。
上述一种双二极管ESD保护电路,所述寄生PNP三极管,导通电阻由其电流放大倍数β以及集电极宽度即N阱到P衬底电极的距离决定。
本发明与现有技术相比,具有如下优点:
1.本发明采用的寄生PNP三极管,其发射极与待保护电路IO相连,基极与待保护电路VDD相连,集电极与待保护电路GND相连,IO和GND之间ESD电流可经由该寄生PNP三极管的发射极、基极到集电极释放,即增加了一条IO到GND的ESD电流释放路径,相比相同面积的双二极管ESD保护电路,有效地提高了电路的失效电流。
2.本发明通过调整寄生PNP三极管的发射极、基极和集电极宽度以及N阱和P衬底浓度可有效地减小其开启电压和导通电阻,相比现有技术,本发明不仅适用于高压电路的ESD保护,还适用于低压电路的ESD保护。
3.本发明在基本双二极管ESD保护电路的结构上增加了寄生PNP三极管,在保证保护电路泄漏电流低和占用面积小的前提下,相比现有技术增加高端二极管、低端二极管和电阻,其结构更加简单。
附图说明
图1是现有的双二极管ESD保护电路的基本结构示意图;
图2为现有技术的结构示意图;
图3为本发明的结构示意图;
图4为本发明采用的寄生PNP三极管的结构示意图。
具体实施方式
以下结合附图和具体实施例,对本发明作进一步详细说明。
参照图3,本发明包括高端二极管、低端二极管、ESD主通路和寄生PNP三极管。所述高端二极管阳极、低端二极管阴极和寄生PNP三极管发射极与待保护电路IO相连,所述高端二极管阴极、ESD主通路正极和寄生PNP三极管基极与待保护电路VDD相连,所述低端二极管阳极、ESD主通路负极和寄生PNP三极管集电极与待保护电路GND相连。
高端二极管可采用深N阱P+二极管、N型隔离二极管和N阱二极管等,由于N阱二极管制造简单且在半导体制造工艺中最为常见,本施例采用N阱P+二极管。
低端二极管可采用P衬底二极管、N型隔离二极管和P阱N+二极管,本施例采用P衬底二极管。
ESD主通路可采用GGNMOS、RGNMOS或SCR等结构,本施例采用SCR结构。
寄生PNP三极管可采用发射极可采用P+,基极可采用深N阱、N埋层或N阱等,集电极可采用P阱或P衬底等,由于本施例已采用N阱P+二极管,为缩小电路面积,寄生PNP三极管发射极可直接采用N阱P+二极管的P+,基极可直接采用N阱P+二极管的N阱,集电极可直接采用半导体制造工艺中的P衬底。综上所述,参照图4,本施例的寄生PNP三极管采用发射极为P+,基极为N阱,集电极为P衬底的结构。由于寄生PNP三极管可直接采用高端二极管的N阱和P+作为基极和发射极,电路并未增加其他半导体层。而现有技术增加一个高端二极管、一个低端二极管和两个电阻,至少需要增加一个N阱以及制造电阻的半导体层。因此,相比现有技术,本发明的结构更为简单。
寄生PNP三极管开启电压BVCEO由N阱和P衬底的反向击穿电压以及该寄生PNP三极管的电流放大倍数决定,计算公式为:
其中,BVCBO为寄生PNP三极管集电极-基极反向击穿电压,即N阱与P衬底间的反向击穿电压,β为寄生PNP三极管电流放大倍数,n为制造电路的半导体材料决定的常数。因此,可通过减小BVCBO和增大β减小BVCEO。BVCBO和β的计算公式分别为:
其中,Ecrit为雪崩击穿临界电场,ND为半导体掺杂浓度,即N阱和P衬底浓度,WE和NE分别表示发射极的宽度和浓度,WB和NB分别表示基极的宽度和浓度,ni为本征半导体浓度;所述的发射极宽度和浓度即为P+的宽度和浓度;所述的基极宽度和浓度分别为P+到P衬底的距离和N阱的浓度。因此,可通过增大N阱或P衬底的浓度减小BVCBO,以此减小BVCEO;也可通过减小WB或增大WE增大β,以此减小BVCEO。综上,可通过调整N阱和P衬底的浓度以及寄生PNP三极管的发射极和基极宽度调整寄生PNP三极管的开启电压,令其即可应用于高压电路的ESD保护,也可应用于低压电路的ESD保护。此外,寄生PNP三极管的导通电阻由其电流放大倍数β以及集电极宽度即N阱到P衬底电极的距离决定。可通过增大β或减小N阱到P衬底电极的距离减小寄生PNP三极管的导通电阻。
本发明的保护原理为:当ESD事件发生时,待保护电路IO对VDD的ESD电流通过高端二极管释放,待保护电路VDD对GND的ESD电流通过ESD主通路释放,待保护电路GND对IO的ESD电流通过低端二极管释放,待保护电路IO对GND的电流通过高端二极管和ESD主通路释放。进一步,ESD事件产生的电压使得IO和GND之间的电压达到寄生PNP三极管的开启电压BVCEO,因此IO对GND的ESD电流还可经由寄生PNP三极管的发射极、基极到集电极释放,即增加了一条IO对GND的ESD电流释放路径,相比相同面积的双二极管ESD保护电路,有效地提高了电路的失效电流。
以上描述仅是本发明的优选实施方式,并不对本发明构成限制,对于本领域的普通技术人员来说,均可在不脱离本发明创新构思的前提下所做出的若干变形和改进,但这些改变均属于本发明的保护范围。
Claims (4)
1.一种双二极管ESD保护电路,包括高端二极管、低端二极管和ESD主通路,所述高端二极管阳极和低端二极管阴极与待保护电路IO相连,所述高端二极管阴极和ESD主通路正极与待保护电路VDD相连,所述低端二极管阳极和ESD主通路负极与待保护电路GND相连,所述高端二极管用于释放待保护电路IO对VDD的ESD电流,所述低端二极管用于释放待保护电路GND对IO的ESD电流;所述ESD主通路用于释放待保护电路VDD对GND的ESD电流;其特征在于:还包括寄生PNP三极管,所述寄生PNP三极管的发射极与待保护电路IO相连,基极与待保护电路VDD相连,集电极与待保护电路GND相连。
2.根据权利要求1所述的一种双二极管ESD保护电路,其特征在于,所述高端二极管,采用N阱P+二极管。
3.根据权利要求1所述的一种双二极管ESD保护电路,其特征在于,所述寄生PNP三极管,其发射极采用P+结构,基极采用N阱结构,集电极采用P衬底结构,该寄生PNP三极管的开启电压BVCEO由N阱和P衬底的反向击穿电压以及该寄生PNP三极管的电流放大倍数决定,计算公式为:
其中,BVCBO为寄生PNP三极管集电极-基极反向击穿电压,即N阱与P衬底间的反向击穿电压,β为寄生PNP三极管电流放大倍数,n为制造电路的半导体材料决定的常数,BVCBO和β的计算公式分别为:
其中,Ecrit为雪崩击穿临界电场,ND为半导体掺杂浓度,即N阱和P衬底浓度,WE和NE分别表示P+的宽度和浓度,WB表示P+到P衬底的距离,NB表示N阱的浓度,ni为本征半导体浓度。
4.根据权利要求3所述的一种双二极管ESD保护电路,其特征在于,所述寄生PNP三极管,导通电阻由其电流放大倍数β以及集电极宽度即N阱到P衬底电极的距离决定。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910500481.5A CN110246837B (zh) | 2019-06-11 | 2019-06-11 | 一种双二极管esd保护电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910500481.5A CN110246837B (zh) | 2019-06-11 | 2019-06-11 | 一种双二极管esd保护电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110246837A CN110246837A (zh) | 2019-09-17 |
CN110246837B true CN110246837B (zh) | 2021-04-27 |
Family
ID=67886537
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910500481.5A Active CN110246837B (zh) | 2019-06-11 | 2019-06-11 | 一种双二极管esd保护电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110246837B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111696982B (zh) * | 2020-06-09 | 2023-10-03 | 深圳能芯半导体有限公司 | 一种基体分离n型功率管esd电路和设置方法 |
CN116864503A (zh) * | 2023-07-19 | 2023-10-10 | 上海帝迪集成电路设计有限公司 | 一种esd自保护的高压隔离环 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103022030A (zh) * | 2011-09-27 | 2013-04-03 | 半导体元件工业有限责任公司 | 半导体装置 |
CN103427407A (zh) * | 2012-05-21 | 2013-12-04 | 南亚科技股份有限公司 | 静电放电保护装置及电路 |
JP2015103605A (ja) * | 2013-11-22 | 2015-06-04 | 株式会社メガチップス | Esd保護回路 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008099317A1 (en) * | 2007-02-12 | 2008-08-21 | Nxp B.V. | Esd-protection device, a semiconductor device and an integrated system in a package comprising such a device |
-
2019
- 2019-06-11 CN CN201910500481.5A patent/CN110246837B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103022030A (zh) * | 2011-09-27 | 2013-04-03 | 半导体元件工业有限责任公司 | 半导体装置 |
CN103427407A (zh) * | 2012-05-21 | 2013-12-04 | 南亚科技股份有限公司 | 静电放电保护装置及电路 |
JP2015103605A (ja) * | 2013-11-22 | 2015-06-04 | 株式会社メガチップス | Esd保護回路 |
Also Published As
Publication number | Publication date |
---|---|
CN110246837A (zh) | 2019-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8455315B2 (en) | Symmetric blocking transient voltage suppressor (TVS) using bipolar transistor base snatch | |
CN107017248B (zh) | 一种基于浮空阱触发的低触发电压scr结构 | |
US8803276B2 (en) | Electrostatic discharge (ESD) device and method of fabricating | |
CN108520875B (zh) | 一种高维持电压npnpn型双向可控硅静电防护器件 | |
US5021860A (en) | Integrated device for shielding the injection of charges into the substrate | |
JP2004221569A (ja) | トリプル・ウェル半導体デバイスの静電放電保護回路 | |
US20070241421A1 (en) | Semiconductor structure and method of manufacture | |
JP5265951B2 (ja) | 保護回路 | |
US10930641B2 (en) | Series connected ESD protection circuit | |
US7235846B2 (en) | ESD protection structure with SiGe BJT devices | |
KR0147454B1 (ko) | 반도체 보호회로 및 그 장치 | |
CN110491875B (zh) | 一种双向可控硅静电保护器件 | |
CN110246837B (zh) | 一种双二极管esd保护电路 | |
CN108336085B (zh) | 一种栅极嵌入小岛式可控硅静电防护器件 | |
CN100514678C (zh) | 在接合焊盘下的低电容静电放电保护结构 | |
CN102569292B (zh) | 具有可调节设计窗口的esd保护器件 | |
KR101489328B1 (ko) | 높은 홀딩 전압을 갖는 스택형 실리콘 제어 정류기를구비한 정전기 방전 보호소자 | |
US20140302647A1 (en) | Symmetric blocking transient voltage suppressor (tvs) using bipolar npn and pnp transistor base snatch | |
CN1774805A (zh) | 用于硅绝缘体技术上的静电放电(esd)保护的低电压可控硅整流器(scr) | |
US8546917B2 (en) | Electrostatic discharge protection having parallel NPN and PNP bipolar junction transistors | |
US8648386B2 (en) | Semiconductor structure and manufacturing method for the same and ESD circuit | |
CN114551435A (zh) | 双向静电放电保护装置 | |
CN111403382A (zh) | 一种双向硅控整流器及其制备方法 | |
CN111403383A (zh) | 一种双向硅控整流器及其制备方法 | |
CN112447703A (zh) | 静电放电防护元件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |